JP3418676B2 - 液晶駆動回路 - Google Patents
液晶駆動回路Info
- Publication number
- JP3418676B2 JP3418676B2 JP10160198A JP10160198A JP3418676B2 JP 3418676 B2 JP3418676 B2 JP 3418676B2 JP 10160198 A JP10160198 A JP 10160198A JP 10160198 A JP10160198 A JP 10160198A JP 3418676 B2 JP3418676 B2 JP 3418676B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- reference voltage
- liquid crystal
- digital signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置等に
おける多階調表示のために用いられ、特に、その中で
も、アクティブマトリックス型の液晶表示装置に用いら
れる液晶駆動回路に関するものである。
おける多階調表示のために用いられ、特に、その中で
も、アクティブマトリックス型の液晶表示装置に用いら
れる液晶駆動回路に関するものである。
【０００２】
【従来の技術】従来より、液晶表示装置において多階調
を表示するための液晶駆動回路が、例えば、特開平６−
１１８９０８号公報に開示されている。この液晶駆動回
路は、階調段階に応じて液晶材料の光学特性に合った折
れ線特性であるγ補正されたアナログ電圧を出力するよ
うになっている。この駆動技術により多階調を実現する
ための回路構成を、図１５に示す。図１５に示す液晶駆
動回路は、デジタル信号６入力、アナログ信号１出力の
回路であり、多階調表示のためのデジタル信号を、液晶
パネルにおいて多階調表示するためのアナログ信号に変
換して出力する回路である。
を表示するための液晶駆動回路が、例えば、特開平６−
１１８９０８号公報に開示されている。この液晶駆動回
路は、階調段階に応じて液晶材料の光学特性に合った折
れ線特性であるγ補正されたアナログ電圧を出力するよ
うになっている。この駆動技術により多階調を実現する
ための回路構成を、図１５に示す。図１５に示す液晶駆
動回路は、デジタル信号６入力、アナログ信号１出力の
回路であり、多階調表示のためのデジタル信号を、液晶
パネルにおいて多階調表示するためのアナログ信号に変
換して出力する回路である。
【０００３】この液晶駆動回路には、複数の基準電圧を
入力するための基準電圧入力端子２１、デジタル信号入
力上位２ビットでオン／オフするアナログスイッチング
素子２２、デジタル信号入力下位４ビットでオン／オフ
するアナログスイッチング素子２３、基本容量の２0 〜
２3 倍の重み付けを行った容量アレイ２４、デジタル／
アナログ変換回路の初期化を行うアナログスイッチング
素子２５ａ・２５ｂ、基本容量の２0 倍の調整容量２
６、基本容量の２3 倍の帰還容量２７、および、差動増
幅回路である演算増幅器２８が設けられている。上記ア
ナログスイッチング素子２３・２５ａ・２５ｂは、ＭＯ
Ｓトランジスタからなっている。
入力するための基準電圧入力端子２１、デジタル信号入
力上位２ビットでオン／オフするアナログスイッチング
素子２２、デジタル信号入力下位４ビットでオン／オフ
するアナログスイッチング素子２３、基本容量の２0 〜
２3 倍の重み付けを行った容量アレイ２４、デジタル／
アナログ変換回路の初期化を行うアナログスイッチング
素子２５ａ・２５ｂ、基本容量の２0 倍の調整容量２
６、基本容量の２3 倍の帰還容量２７、および、差動増
幅回路である演算増幅器２８が設けられている。上記ア
ナログスイッチング素子２３・２５ａ・２５ｂは、ＭＯ
Ｓトランジスタからなっている。
【０００４】以下に、簡単に、上記回路の動作を説明す
る。基準電圧入力端子２１から入力された電圧は、デジ
タル信号入力上位２ビットでオン／オフするアナログス
イッチング素子２２で、隣り合う２本の各電圧のみが選
択され、アナログスイッチング素子２３に出力される。
アナログスイッチング素子２３は、デジタル信号入力下
位４ビットに応じて、出力された２つの各基準電圧の
内、何れか一方の基準電圧を容量アレイ２４に送出す
る。
る。基準電圧入力端子２１から入力された電圧は、デジ
タル信号入力上位２ビットでオン／オフするアナログス
イッチング素子２２で、隣り合う２本の各電圧のみが選
択され、アナログスイッチング素子２３に出力される。
アナログスイッチング素子２３は、デジタル信号入力下
位４ビットに応じて、出力された２つの各基準電圧の
内、何れか一方の基準電圧を容量アレイ２４に送出す
る。
【０００５】初期化のためのアナログスイッチング素子
２５ａ・２５ｂは、初期化の際、全てのＳＷ−Ａがオン
し、全てのＳＷ−Ｂがオフすることで、全ての容量の電
荷を放電して初期化を行う。その後、デジタル−アナロ
グ変換（以下、ＤＡ変換と略す）を行う際に全てのＳＷ
−Ａがオフされ、全てのＳＷ−Ｂがオンする。
２５ａ・２５ｂは、初期化の際、全てのＳＷ−Ａがオン
し、全てのＳＷ−Ｂがオフすることで、全ての容量の電
荷を放電して初期化を行う。その後、デジタル−アナロ
グ変換（以下、ＤＡ変換と略す）を行う際に全てのＳＷ
−Ａがオフされ、全てのＳＷ−Ｂがオンする。
【０００６】アナログスイッチング素子２３により選択
された基準電圧が、容量アレイ２４の各容量の一端に印
加されて電位が変化することで、容量アレイ２４、調整
容量２６および帰還容量２７の間で電荷の再配分が行わ
れる。容量アレイ２４の各容量値は、予めデジタル信号
入力の重み付けに合わせて基本容量の２0 〜２3 倍にそ
れぞれ設定してあるため、変換後の出力電圧Ｖout は、
デジタル信号入力のビットに応じたアナログ電圧となっ
ている。
された基準電圧が、容量アレイ２４の各容量の一端に印
加されて電位が変化することで、容量アレイ２４、調整
容量２６および帰還容量２７の間で電荷の再配分が行わ
れる。容量アレイ２４の各容量値は、予めデジタル信号
入力の重み付けに合わせて基本容量の２0 〜２3 倍にそ
れぞれ設定してあるため、変換後の出力電圧Ｖout は、
デジタル信号入力のビットに応じたアナログ電圧となっ
ている。
【０００７】上記回路では、デジタル信号入力下位４ビ
ットに対して、線形なＤＡ変換が行われる一方、デジタ
ル信号入力上位２ビットは、基準電圧の選択のために使
用されている。したがって、入力された各基準電圧の中
間電圧を任意に設定することで、２4 ＝１６階調毎にＤ
Ａ変換特性の異なる折れ線電圧を出力できることから、
液晶材料の光学特性に合わせて、γ補正されたアナログ
電圧を出力することが可能となっている。
ットに対して、線形なＤＡ変換が行われる一方、デジタ
ル信号入力上位２ビットは、基準電圧の選択のために使
用されている。したがって、入力された各基準電圧の中
間電圧を任意に設定することで、２4 ＝１６階調毎にＤ
Ａ変換特性の異なる折れ線電圧を出力できることから、
液晶材料の光学特性に合わせて、γ補正されたアナログ
電圧を出力することが可能となっている。
【０００８】
【発明が解決しようとする課題】近年、液晶パネルの高
精細化、多階調化がより求められる一方、液晶パネルを
含む液晶モジュールの価格競争も激化している。これに
伴い、液晶パネル以外の周辺部品の一つである液晶パネ
ルを駆動するための駆動回路も同様にコストダウンが強
く要望されている。
精細化、多階調化がより求められる一方、液晶パネルを
含む液晶モジュールの価格競争も激化している。これに
伴い、液晶パネル以外の周辺部品の一つである液晶パネ
ルを駆動するための駆動回路も同様にコストダウンが強
く要望されている。
【０００９】ところが、図１５に示すような従来の技術
による駆動回路では、液晶パネルの多階調化の階調数増
加に伴い、容量アレイ２４の合計容量の増加や、容量数
の増加が必要となり、よって、駆動回路の回路規模は等
比級数的に拡大するため、集積回路化した場合のチップ
サイズの急激な増大や、大きなコストアップという問題
を生じている。
による駆動回路では、液晶パネルの多階調化の階調数増
加に伴い、容量アレイ２４の合計容量の増加や、容量数
の増加が必要となり、よって、駆動回路の回路規模は等
比級数的に拡大するため、集積回路化した場合のチップ
サイズの急激な増大や、大きなコストアップという問題
を生じている。
【００１０】例えば図１５に示した回路で、１出力回路
当たりに必要な容量の合計は、基本容量の２0 ＋２0 ＋
２1 ＋２2 ＋２3 ＋２4 ＝１＋１＋２＋４＋８＋１６＝
３２倍となる。かつ、この回路はＤＡ変換の精度を保証
するために容量間の比精度が重要であり、生産時のバラ
ツキを考慮して、重み付けの比率を精度よく実現するた
めに、ある程度以上の基本容量の大きさを確保しなけれ
ばならない。
当たりに必要な容量の合計は、基本容量の２0 ＋２0 ＋
２1 ＋２2 ＋２3 ＋２4 ＝１＋１＋２＋４＋８＋１６＝
３２倍となる。かつ、この回路はＤＡ変換の精度を保証
するために容量間の比精度が重要であり、生産時のバラ
ツキを考慮して、重み付けの比率を精度よく実現するた
めに、ある程度以上の基本容量の大きさを確保しなけれ
ばならない。
【００１１】したがって、図１５の例は６ビットの場合
であるが、さらに多階調を行うためにデジタル信号のビ
ット数を増加させると、容量アレイ２４部分の合計容量
と、帰還容量２７の容量値を急激に大きく設定する必要
があるので、ＬＳＩのチップサイズを増大させると共に
コストアップを招来するという問題を生じている。
であるが、さらに多階調を行うためにデジタル信号のビ
ット数を増加させると、容量アレイ２４部分の合計容量
と、帰還容量２７の容量値を急激に大きく設定する必要
があるので、ＬＳＩのチップサイズを増大させると共に
コストアップを招来するという問題を生じている。
【００１２】また、例えば、上記従来の技術では、多階
調表示を示すデジタル信号の下位４ビットをＤＡ変換に
用いる場合、容量アレイ２４において５個の容量が必要
となる。すなわち、下位ｍビット（ｍは１以上の整数）
に対して、（ｍ＋１）個の容量が必要となり、液晶パネ
ルの多階調化の階調数増加に伴い、容量数の増加が不可
避となり、チップサイズの急激な増大や、大きなコスト
アップを生じる。
調表示を示すデジタル信号の下位４ビットをＤＡ変換に
用いる場合、容量アレイ２４において５個の容量が必要
となる。すなわち、下位ｍビット（ｍは１以上の整数）
に対して、（ｍ＋１）個の容量が必要となり、液晶パネ
ルの多階調化の階調数増加に伴い、容量数の増加が不可
避となり、チップサイズの急激な増大や、大きなコスト
アップを生じる。
【００１３】
【課題を解決するための手段】本発明の液晶駆動回路
は、以上の課題を解決するために、複数の基準電圧をそ
れぞれ入力するための複数の各基準電圧入力端子と、多
階調表示のためのＮビットのデジタル信号によって、前
記各基準電圧から第１基準電圧および第２基準電圧を選
択して出力する基準電圧選択手段と、各第１電極が互い
に接続された第１容量および第２容量と、前記第１容量
および第２容量の互いに接続されていない他方の各第２
電極同志を断接する第１スイッチと、前記第１容量の第
２電極に対し、前記第１基準電圧および第２基準電圧の
何れか一方を前記デジタル信号によって選択して印加す
る選択スイッチと、前記第１電極に対し、前記第２基準
電圧を断接する第２スイッチと、非反転入力端子に、前
記第２基準電圧が接続され、前記デジタル信号に応じ
た、多階調表示のためのアナログ信号を出力端子から出
力する差動増幅回路と、前記差動増幅回路の反転入力端
子に一方の電極が接続された帰還容量と、前記第１電極
に対し、前記帰還容量の他方の電極を断接する第３スイ
ッチと、前記帰還容量の他方の電極と前記差動増幅回路
の非反転入力端子とを断接する第４スイッチと、前記差
動増幅回路における出力端子と反転入力端子とを断接す
る第５スイッチと、前記第２容量の第２電極と前記差動
増幅回路の出力端子とを断接する第６スイッチとを有す
ることを特徴としている。
は、以上の課題を解決するために、複数の基準電圧をそ
れぞれ入力するための複数の各基準電圧入力端子と、多
階調表示のためのＮビットのデジタル信号によって、前
記各基準電圧から第１基準電圧および第２基準電圧を選
択して出力する基準電圧選択手段と、各第１電極が互い
に接続された第１容量および第２容量と、前記第１容量
および第２容量の互いに接続されていない他方の各第２
電極同志を断接する第１スイッチと、前記第１容量の第
２電極に対し、前記第１基準電圧および第２基準電圧の
何れか一方を前記デジタル信号によって選択して印加す
る選択スイッチと、前記第１電極に対し、前記第２基準
電圧を断接する第２スイッチと、非反転入力端子に、前
記第２基準電圧が接続され、前記デジタル信号に応じ
た、多階調表示のためのアナログ信号を出力端子から出
力する差動増幅回路と、前記差動増幅回路の反転入力端
子に一方の電極が接続された帰還容量と、前記第１電極
に対し、前記帰還容量の他方の電極を断接する第３スイ
ッチと、前記帰還容量の他方の電極と前記差動増幅回路
の非反転入力端子とを断接する第４スイッチと、前記差
動増幅回路における出力端子と反転入力端子とを断接す
る第５スイッチと、前記第２容量の第２電極と前記差動
増幅回路の出力端子とを断接する第６スイッチとを有す
ることを特徴としている。
【００１４】上記構成によれば、第２スイッチ、第４ス
イッチ、および第５スイッチを接続状態とし、かつ、第
３スイッチおよび第６スイッチを遮断状態とした状態に
おいて、デジタル信号を、例えば時系列的（シリアル）
に入力することによって上記第１スイッチおよび選択ス
イッチを、例えば交互に断接すると、第１容量への充電
・放電、および第１容量と第２容量との間での電荷の分
配をそれぞれ行って、多階調の階調度を示すデジタル信
号に応じた電荷量を第２容量に蓄積することができる。
イッチ、および第５スイッチを接続状態とし、かつ、第
３スイッチおよび第６スイッチを遮断状態とした状態に
おいて、デジタル信号を、例えば時系列的（シリアル）
に入力することによって上記第１スイッチおよび選択ス
イッチを、例えば交互に断接すると、第１容量への充電
・放電、および第１容量と第２容量との間での電荷の分
配をそれぞれ行って、多階調の階調度を示すデジタル信
号に応じた電荷量を第２容量に蓄積することができる。
【００１５】続いて、上記構成では、第２スイッチ、第
４スイッチ、および第５スイッチを遮断状態とし、か
つ、第３スイッチおよび第６スイッチを接続状態とする
ことにより、上記第２容量および帰還容量の電荷量に応
じたアナログ信号を差動増幅回路から出力できる。
４スイッチ、および第５スイッチを遮断状態とし、か
つ、第３スイッチおよび第６スイッチを接続状態とする
ことにより、上記第２容量および帰還容量の電荷量に応
じたアナログ信号を差動増幅回路から出力できる。
【００１６】このことから、上記構成では、例えば同じ
容量値の、第１容量および第２容量のみを使用して上記
デジタル信号に基づく多階調化したアナログ信号を差動
増幅回路から出力するＤＡ変換を行うことができるの
で、より一層の多階調を実現した場合でも、回路規模の
増大化およびコストアップを抑制できる。
容量値の、第１容量および第２容量のみを使用して上記
デジタル信号に基づく多階調化したアナログ信号を差動
増幅回路から出力するＤＡ変換を行うことができるの
で、より一層の多階調を実現した場合でも、回路規模の
増大化およびコストアップを抑制できる。
【００１７】また、上記構成では、デジタル信号の、例
えば上位ビットを用い、ＤＡ変換に使用する第１基準電
圧および第２基準電圧を基準電圧選択手段によってそれ
ぞれ選択できるため、第１基準電圧および第２基準電圧
の間の電位差を互いに異なるように設定できて、液晶材
料の光学特性に合った折れ線特性のＤＡ変換が可能とな
る。
えば上位ビットを用い、ＤＡ変換に使用する第１基準電
圧および第２基準電圧を基準電圧選択手段によってそれ
ぞれ選択できるため、第１基準電圧および第２基準電圧
の間の電位差を互いに異なるように設定できて、液晶材
料の光学特性に合った折れ線特性のＤＡ変換が可能とな
る。
【００１８】本発明の液晶駆動回路は、前記各基準電圧
入力端子の内、２つ以上の端子間に１つ以上の抵抗が、
前記基準電圧を生成するように設けられていることが好
ましい。
入力端子の内、２つ以上の端子間に１つ以上の抵抗が、
前記基準電圧を生成するように設けられていることが好
ましい。
【００１９】上記構成によれば、基準電圧入力端子間を
１つ以上の抵抗で互いに接続することにより、最小２本
の基準電圧入力端子に各基準電圧をそれぞれ与えること
で、液晶材料の光学特性に合った折れ線特性のＤＡ変換
が可能であり、外部電源回路の構成を簡素化することが
可能である。
１つ以上の抵抗で互いに接続することにより、最小２本
の基準電圧入力端子に各基準電圧をそれぞれ与えること
で、液晶材料の光学特性に合った折れ線特性のＤＡ変換
が可能であり、外部電源回路の構成を簡素化することが
可能である。
【００２０】本発明の液晶駆動回路は、前記差動増幅回
路の出力端子と駆動される液晶パネルとの間を断接する
第７スイッチが設けられていることが望ましい。
路の出力端子と駆動される液晶パネルとの間を断接する
第７スイッチが設けられていることが望ましい。
【００２１】上記構成によれば、出力端子と液晶パネル
の間の第７スイッチをＤＡ変換中にオフしておくことに
より、差動増幅回路と液晶パネルによる負荷とが切り離
されるから、上記負荷に依存せずに常に高速のＤＡ変換
を行うことができる。
の間の第７スイッチをＤＡ変換中にオフしておくことに
より、差動増幅回路と液晶パネルによる負荷とが切り離
されるから、上記負荷に依存せずに常に高速のＤＡ変換
を行うことができる。
【００２２】本発明の液晶駆動回路は、前記基準電圧選
択手段が、Ｎビットの内、上位Ｍビット（Ｎ＞Ｍ）のデ
ジタル信号により、第１基準電圧および第２基準電圧を
選択すると共に、選択スイッチは、残りの残余ビット
（Ｎ−Ｍ）のデジタル信号により選択するものであるこ
とが好ましい。
択手段が、Ｎビットの内、上位Ｍビット（Ｎ＞Ｍ）のデ
ジタル信号により、第１基準電圧および第２基準電圧を
選択すると共に、選択スイッチは、残りの残余ビット
（Ｎ−Ｍ）のデジタル信号により選択するものであるこ
とが好ましい。
【００２３】上記構成によれば、ＤＡ変換の前に、第１
基準電圧および第２基準電圧を選択するから、液晶材料
の光学特性に合った折れ線特性のＤＡ変換が、より確実
に可能となる。
基準電圧および第２基準電圧を選択するから、液晶材料
の光学特性に合った折れ線特性のＤＡ変換が、より確実
に可能となる。
【００２４】本発明の液晶駆動回路は、前記選択スイッ
チが、第１スイッチに対し、時系列に操作されるもので
あることが望ましい。
チが、第１スイッチに対し、時系列に操作されるもので
あることが望ましい。
【００２５】上記構成によれば、選択スイッチは、第１
スイッチに対し、時系列に、つまり時間の経過に沿って
交互に操作されることにより、選択スイッチによる第１
容量の充電または放電と、第１スイッチによる第１容量
と第２容量との間での電荷の分配とを確実に行うことが
できて、ＤＡ変換をより一層安定化できる。
スイッチに対し、時系列に、つまり時間の経過に沿って
交互に操作されることにより、選択スイッチによる第１
容量の充電または放電と、第１スイッチによる第１容量
と第２容量との間での電荷の分配とを確実に行うことが
できて、ＤＡ変換をより一層安定化できる。
【００２６】
【発明の実施の形態】本発明の実施の形態について図１
ないし図１４に基づいて説明すれば、以下の通りであ
る。
ないし図１４に基づいて説明すれば、以下の通りであ
る。
【００２７】本発明に係る液晶駆動回路は、液晶表示装
置の液晶パネルを多階調に駆動するために、多階調表示
のためのデジタル信号を、液晶パネルを多階調表示する
ためのアナログ信号に変換して出力するＤＡ変換回路で
あって、例えば図１に示すような、シリアルデータであ
るデジタル信号６ビット入力、アナログ信号１出力のＤ
Ａ変換回路である。本実施の形態では、液晶駆動回路
の、下記の他の回路部分は周知技術であるため、その説
明を省略した。
置の液晶パネルを多階調に駆動するために、多階調表示
のためのデジタル信号を、液晶パネルを多階調表示する
ためのアナログ信号に変換して出力するＤＡ変換回路で
あって、例えば図１に示すような、シリアルデータであ
るデジタル信号６ビット入力、アナログ信号１出力のＤ
Ａ変換回路である。本実施の形態では、液晶駆動回路
の、下記の他の回路部分は周知技術であるため、その説
明を省略した。
【００２８】上記ＤＡ変換回路では、基準電圧入力端子
１、デジタル信号入力上位２ビットでオン／オフするス
イッチ（基準電圧選択手段）２、デジタル信号入力下位
４ビットでオン／オフするスイッチ（選択スイッチ）
３、基本容量の大きさを有する充電容量（第１容量）
４、上記充電容量４と同じ容量値を有する分配容量（第
２容量）５が設けられている。上記充電容量４および分
配容量５は、それらの各電極（第１電極、第２電極）の
間に、電位差、つまり電圧印加によって電荷を蓄積する
コンデンサーである。
１、デジタル信号入力上位２ビットでオン／オフするス
イッチ（基準電圧選択手段）２、デジタル信号入力下位
４ビットでオン／オフするスイッチ（選択スイッチ）
３、基本容量の大きさを有する充電容量（第１容量）
４、上記充電容量４と同じ容量値を有する分配容量（第
２容量）５が設けられている。上記充電容量４および分
配容量５は、それらの各電極（第１電極、第２電極）の
間に、電位差、つまり電圧印加によって電荷を蓄積する
コンデンサーである。
【００２９】さらに、上記ＤＡ変換回路には、ＤＡ変換
回路の変換動作を行うスイッチ（第１スイッチ）６、分
配容量５の電荷量に応じた、多階調表示のためのアナロ
グ信号を出力する演算増幅器（差動増幅回路、変換回
路）１３、上記デジタル信号によって、第１スイッチお
よび選択スイッチを交互にそれぞれ断接するように制御
するコントローラ（スイッチ制御手段）１５が設けられ
ている。
回路の変換動作を行うスイッチ（第１スイッチ）６、分
配容量５の電荷量に応じた、多階調表示のためのアナロ
グ信号を出力する演算増幅器（差動増幅回路、変換回
路）１３、上記デジタル信号によって、第１スイッチお
よび選択スイッチを交互にそれぞれ断接するように制御
するコントローラ（スイッチ制御手段）１５が設けられ
ている。
【００３０】上記ＤＡ変換回路には、ＤＡ変換回路の初
期化を行うためのスイッチ（第２ないし第６スイッチ）
７〜１１、補正容量（帰還容量）１２が設けられてい
る。上記コントローラ１５は、多階調表示のためのＤＡ
変換するときに、各スイッチ７〜１１の断接を、それぞ
れ、ＤＡ変換中と、それ以外のときとの間で、制御する
ようにもなっている。上記各スイッチ２・３・６〜１１
は、ＭＯＳトランジスタからなるアナログスイッチング
素子である。
期化を行うためのスイッチ（第２ないし第６スイッチ）
７〜１１、補正容量（帰還容量）１２が設けられてい
る。上記コントローラ１５は、多階調表示のためのＤＡ
変換するときに、各スイッチ７〜１１の断接を、それぞ
れ、ＤＡ変換中と、それ以外のときとの間で、制御する
ようにもなっている。上記各スイッチ２・３・６〜１１
は、ＭＯＳトランジスタからなるアナログスイッチング
素子である。
【００３１】図２および図３に、図１に示したＤＡ変換
回路の要部を示し、その動作説明を以下に示す。図４
に、図１の回路のタイミングチャートを示す。図４に示
した信号名は、図１のスイッチ素子に付記した記号に対
応している。
回路の要部を示し、その動作説明を以下に示す。図４
に、図１の回路のタイミングチャートを示す。図４に示
した信号名は、図１のスイッチ素子に付記した記号に対
応している。
【００３２】以下に、この液晶駆動回路の動作を詳細に
説明する。ここでは、スイッチの動作として正論理を用
い、全てのスイッチは信号が "Ｈ”レベルのときにオン
するものとして記述してあるが、負論理の場合でも同様
に動作することは周知の通りである。
説明する。ここでは、スイッチの動作として正論理を用
い、全てのスイッチは信号が "Ｈ”レベルのときにオン
するものとして記述してあるが、負論理の場合でも同様
に動作することは周知の通りである。
【００３３】図１において、スイッチ２の一群の各スイ
ッチの内、ＳＷＶには、６ビットのデジタル信号入力に
おける、上位の１番目のビットの信号の "Ｈ”または "
Ｌ”を示す信号が入力される。ＳＷＮＶには、デジタル
信号入力における１ビット目の信号の反転信号が入力さ
れる。同様に、ＳＷIVには、デジタル信号入力の上位の
２ビット目の信号が入力される。ＳＷＮIVには、デジタ
ル信号入力の２ビット目の反転信号が入力される。
ッチの内、ＳＷＶには、６ビットのデジタル信号入力に
おける、上位の１番目のビットの信号の "Ｈ”または "
Ｌ”を示す信号が入力される。ＳＷＮＶには、デジタル
信号入力における１ビット目の信号の反転信号が入力さ
れる。同様に、ＳＷIVには、デジタル信号入力の上位の
２ビット目の信号が入力される。ＳＷＮIVには、デジタ
ル信号入力の２ビット目の反転信号が入力される。
【００３４】基準電圧入力端子１から入力された５つの
各基準電圧から、スイッチ２により、１ビット目および
２ビット目の信号で決まる、互いに隣り合う２つの各基
準電圧が、スイッチ３にそれぞれ出力される。ここで
は、これら２つの各基準電圧の内、一方をＶａ（第１基
準電圧）とし、他方をＶｂ（第２基準電圧）とする。
各基準電圧から、スイッチ２により、１ビット目および
２ビット目の信号で決まる、互いに隣り合う２つの各基
準電圧が、スイッチ３にそれぞれ出力される。ここで
は、これら２つの各基準電圧の内、一方をＶａ（第１基
準電圧）とし、他方をＶｂ（第２基準電圧）とする。
【００３５】このように上位２ビットにより、各基準電
圧ＶREF0ないしＶREF4の互いに隣り合う各基準電圧の組
み合わせである図１４に示す領域Ａ〜Ｄが下記の表１の
ように選択される。
圧ＶREF0ないしＶREF4の互いに隣り合う各基準電圧の組
み合わせである図１４に示す領域Ａ〜Ｄが下記の表１の
ように選択される。
【００３６】
【表１】
【００３７】次に、各スイッチ７〜１１における、ＳＷ
Ｉは、ＤＡ変換中オン信号が与えられ、変換終了後、直
ちにオフする。逆に、各スイッチ７〜１１における、Ｓ
ＷＮＩは、ＳＷＩの動作と同期して、ＤＡ変換中オフ信
号が与えられ、変換終了後、直ちにオンする。スイッチ
６であるＳＷＡは、ＳＷＩのオン状態に同期して、最初
に１回、ＳＷＩのオン期間より短い期間オンした後、オ
フ状態となり、ＤＡ変換中、つまりＳＷＩのオン期間中
に、さらに４回のパルスにより、それぞれオンとなる。
Ｉは、ＤＡ変換中オン信号が与えられ、変換終了後、直
ちにオフする。逆に、各スイッチ７〜１１における、Ｓ
ＷＮＩは、ＳＷＩの動作と同期して、ＤＡ変換中オフ信
号が与えられ、変換終了後、直ちにオンする。スイッチ
６であるＳＷＡは、ＳＷＩのオン状態に同期して、最初
に１回、ＳＷＩのオン期間より短い期間オンした後、オ
フ状態となり、ＤＡ変換中、つまりＳＷＩのオン期間中
に、さらに４回のパルスにより、それぞれオンとなる。
【００３８】スイッチ３であるＳＷＤおよびＳＷＮＤ
は、ＤＡ変換中のＳＷＡの４回のパルスによるオンの前
に、それぞれ、入力されたデジタル信号のビット０から
ビット３の順番で、それぞれ、各ビットのデータが "
Ｈ”ならば、ＳＷＤがオンして、ＳＷＮＤがオフのまま
であり、データが "Ｌ”ならば、ＳＷＮＤがオンして、
ＳＷＤがオフのままとなっている。
は、ＤＡ変換中のＳＷＡの４回のパルスによるオンの前
に、それぞれ、入力されたデジタル信号のビット０から
ビット３の順番で、それぞれ、各ビットのデータが "
Ｈ”ならば、ＳＷＤがオンして、ＳＷＮＤがオフのまま
であり、データが "Ｌ”ならば、ＳＷＮＤがオンして、
ＳＷＤがオフのままとなっている。
【００３９】ここで、図４のタイミングチャートによる
動作をしたときのＤＡ変換動作を図２および図３を用い
て説明する。いま、図２において、ＶREF ＝Ｖａ−Ｖｂ
とする。また、デジタルデータのビットｊをＤｊ（ｊ＝
0,1,2,3 ）とする。
動作をしたときのＤＡ変換動作を図２および図３を用い
て説明する。いま、図２において、ＶREF ＝Ｖａ−Ｖｂ
とする。また、デジタルデータのビットｊをＤｊ（ｊ＝
0,1,2,3 ）とする。
【００４０】ここで、Ｄｊは、データが、 "Ｈ”の場合
は、 '１' 、データが "Ｌ”の場合は、 '０' の整数値
を取るものとする。図２は、ＳＷＡがオフし、ＳＷＤお
よびＳＷＮＤにデジタルデータＤｊがそれぞれ与えられ
た状態を示す。このときの分配容量５の電圧をＶｊとす
る。充電容量４の両端に印加される電位差である電圧
は、Ｄｊ＝１のとき、ＶａであるＶREF であり、また、
Ｄｊ＝０のとき、０である。
は、 '１' 、データが "Ｌ”の場合は、 '０' の整数値
を取るものとする。図２は、ＳＷＡがオフし、ＳＷＤお
よびＳＷＮＤにデジタルデータＤｊがそれぞれ与えられ
た状態を示す。このときの分配容量５の電圧をＶｊとす
る。充電容量４の両端に印加される電位差である電圧
は、Ｄｊ＝１のとき、ＶａであるＶREF であり、また、
Ｄｊ＝０のとき、０である。
【００４１】したがって、充電容量４の両端の電圧Ｖｃ
は、Ｖｃ＝Ｄｊ・ＶREF と表される。一方、分配容量５
の電圧はＶｊであるから、充電容量４および分配容量５
の容量値をＣ0 とすると、それぞれの充電容量４および
分配容量５に蓄積されている電荷量Ｑ4J、Ｑ5Jは、 Ｑ4J＝Ｃ0 ・Ｄｊ・ＶREF Ｑ5J＝Ｃ0 ・Ｖｊ となる。
は、Ｖｃ＝Ｄｊ・ＶREF と表される。一方、分配容量５
の電圧はＶｊであるから、充電容量４および分配容量５
の容量値をＣ0 とすると、それぞれの充電容量４および
分配容量５に蓄積されている電荷量Ｑ4J、Ｑ5Jは、 Ｑ4J＝Ｃ0 ・Ｄｊ・ＶREF Ｑ5J＝Ｃ0 ・Ｖｊ となる。
【００４２】次に、ＳＷＤおよびＳＷＮＤが両方ともオ
フし、ＳＷＡがオンするように各スイッチが変化した状
態を図３に示す。このときの充電容量４および分配容量
５の電圧をＶｊ＋１とすると、電荷保存の関係から、 Ｑ4J＋Ｑ5J＝Ｃ0 ・Ｄｊ・ＶREF ＋Ｃ0 ・Ｖｊ＝２Ｃ0
・Ｖｊ＋１ が得られる。この式を整理すると、次の漸化式（１）と
なる。
フし、ＳＷＡがオンするように各スイッチが変化した状
態を図３に示す。このときの充電容量４および分配容量
５の電圧をＶｊ＋１とすると、電荷保存の関係から、 Ｑ4J＋Ｑ5J＝Ｃ0 ・Ｄｊ・ＶREF ＋Ｃ0 ・Ｖｊ＝２Ｃ0
・Ｖｊ＋１ が得られる。この式を整理すると、次の漸化式（１）と
なる。
【００４３】
【数１】
【００４４】この漸化式（１）から、一般項を求める
と、
と、
【００４５】
【数２】
【００４６】となる。ここで、Ｖ0 は分配容量５の初期
電圧である。ｎは、ＤＡ変換を行うビット数を表してお
り、本実施の形態では、ｎは、４に設定されている。予
め、図４に示すように、ＳＷＡとＳＷＤとを同時にオン
することで初期化を行い、Ｖ0の初期値としてＶ0 ＝ＶR
EF を与えたとすると、上記の漸化式（２）は、
電圧である。ｎは、ＤＡ変換を行うビット数を表してお
り、本実施の形態では、ｎは、４に設定されている。予
め、図４に示すように、ＳＷＡとＳＷＤとを同時にオン
することで初期化を行い、Ｖ0の初期値としてＶ0 ＝ＶR
EF を与えたとすると、上記の漸化式（２）は、
【００４７】
【数３】
【００４８】となり、デジタル信号によって、（1/16）
ＶREF から、ＶREF まで、（1/16）ＶREF 毎の１６通り
の線形なアナログ電圧が得られる。例えば、（6/16）Ｖ
REF に対応したアナログ電圧を生成する場合を、図６お
よび図７に示す。
ＶREF から、ＶREF まで、（1/16）ＶREF 毎の１６通り
の線形なアナログ電圧が得られる。例えば、（6/16）Ｖ
REF に対応したアナログ電圧を生成する場合を、図６お
よび図７に示す。
【００４９】また、別の初期化の方法として、予め、Ｓ
ＷＡとＳＷＮＤとを同時にオンすることで初期化を行
い、Ｖ0 の初期値としてＶ0 ＝０を与えたとすると、上
記の漸化式（２）は、
ＷＡとＳＷＮＤとを同時にオンすることで初期化を行
い、Ｖ0 の初期値としてＶ0 ＝０を与えたとすると、上
記の漸化式（２）は、
【００５０】
【数４】
【００５１】となり、デジタル信号によって、０から
（15/16)ＶREF まで、（1/16）ＶREF 毎の１６通りの線
形なアナログ電圧が得られる。例えば、（5/16）ＶREF
に対応したアナログ電圧を生成する場合を、図８および
図９に示す。
（15/16)ＶREF まで、（1/16）ＶREF 毎の１６通りの線
形なアナログ電圧が得られる。例えば、（5/16）ＶREF
に対応したアナログ電圧を生成する場合を、図８および
図９に示す。
【００５２】これら、２通りの変換電圧は、初期化の行
い方によって任意に選択することが可能である。図３に
示す出力電圧Ｖout は、Ｖout ＝Ｖｂ＋Ｖ4 で与えられ
ることから、以上の構成により、Ｖｂを基準とし、Ｖａ
とＶｂとの間を均等に１６分割するアナログ電圧を出力
できる。
い方によって任意に選択することが可能である。図３に
示す出力電圧Ｖout は、Ｖout ＝Ｖｂ＋Ｖ4 で与えられ
ることから、以上の構成により、Ｖｂを基準とし、Ｖａ
とＶｂとの間を均等に１６分割するアナログ電圧を出力
できる。
【００５３】本発明による液晶駆動回路は、各充電容量
４および分配容量５に蓄積する電荷量によって、演算増
幅器１３からの出力電圧を設定するため、出力電圧が変
化するたびに初期化が必要である。図２に示す部分の初
期化は、上記の通りである。以下に図１を用いて、その
他の部分の初期化について述べる。
４および分配容量５に蓄積する電荷量によって、演算増
幅器１３からの出力電圧を設定するため、出力電圧が変
化するたびに初期化が必要である。図２に示す部分の初
期化は、上記の通りである。以下に図１を用いて、その
他の部分の初期化について述べる。
【００５４】図１において、各スイッチ７、８、９は、
ＤＡ変換中オンしており、一方、スイッチ１０、１１
は、ＤＡ変換中オフしている。スイッチ９がオンする
と、差動増幅回路である演算増幅器１３はボルテージフ
ォロワとして動作する。同時に、スイッチ８がオンする
ため、補正容量１２には演算増幅器１３の入出力電圧の
差が印加される。この電圧を偏差ΔＶとする。ΔＶは、
「０」であることが理想であるが、製造バラツキ等によ
って、通常は一定のバラツキ分布を有する電圧になる。
このとき、スイッチ１０、１１は、オフしており、ＤＡ
変換回路と、演算増幅器１３とは互いに切り離され、互
いに独立して動作する。
ＤＡ変換中オンしており、一方、スイッチ１０、１１
は、ＤＡ変換中オフしている。スイッチ９がオンする
と、差動増幅回路である演算増幅器１３はボルテージフ
ォロワとして動作する。同時に、スイッチ８がオンする
ため、補正容量１２には演算増幅器１３の入出力電圧の
差が印加される。この電圧を偏差ΔＶとする。ΔＶは、
「０」であることが理想であるが、製造バラツキ等によ
って、通常は一定のバラツキ分布を有する電圧になる。
このとき、スイッチ１０、１１は、オフしており、ＤＡ
変換回路と、演算増幅器１３とは互いに切り離され、互
いに独立して動作する。
【００５５】ＤＡ変換動作完了後、コントローラ１５に
よって、スイッチ７、８、９がオフし、スイッチ１０、
１１がオンする。この結果、補正容量１２には、演算増
幅器１３の偏差ΔＶが記憶され、この補正容量１２と直
列に、ＤＡ変換されたアナログ電圧を記憶している分配
容量５が接続される。この２つの容量は、演算増幅器１
３の帰還回路として働き、演算増幅器１３の出力電圧
は、非反転入力電圧Ｖｂに、ＤＡ変換電圧Ｖ4 と偏差Δ
Ｖとを加えたものになる。すなわち、Ｖout ＝Ｖｂ＋Ｖ
4 ＋ΔＶとなる。
よって、スイッチ７、８、９がオフし、スイッチ１０、
１１がオンする。この結果、補正容量１２には、演算増
幅器１３の偏差ΔＶが記憶され、この補正容量１２と直
列に、ＤＡ変換されたアナログ電圧を記憶している分配
容量５が接続される。この２つの容量は、演算増幅器１
３の帰還回路として働き、演算増幅器１３の出力電圧
は、非反転入力電圧Ｖｂに、ＤＡ変換電圧Ｖ4 と偏差Δ
Ｖとを加えたものになる。すなわち、Ｖout ＝Ｖｂ＋Ｖ
4 ＋ΔＶとなる。
【００５６】このようにして、本発明によれば、Ｎビッ
ト、例えば６ビットデジタル信号の上位Ｍビット、例え
ば２ビットにて各基準電圧を選択し、上記デジタル信号
の残余ビット（Ｎ−Ｍ）となる下位ビット、例えば下位
４ビットにて線形なＤＡ変換を、２つの充電容量４およ
び分配容量５のみによって行い、γ補正に対応した折れ
線特性を有する液晶パネルの駆動用の多階調電圧出力
を、図１４に示すように、容易に得ることが可能であ
る。上記Ｎ，Ｍは正の整数であり、Ｎ＞Ｍとなるように
設定されている。
ト、例えば６ビットデジタル信号の上位Ｍビット、例え
ば２ビットにて各基準電圧を選択し、上記デジタル信号
の残余ビット（Ｎ−Ｍ）となる下位ビット、例えば下位
４ビットにて線形なＤＡ変換を、２つの充電容量４およ
び分配容量５のみによって行い、γ補正に対応した折れ
線特性を有する液晶パネルの駆動用の多階調電圧出力
を、図１４に示すように、容易に得ることが可能であ
る。上記Ｎ，Ｍは正の整数であり、Ｎ＞Ｍとなるように
設定されている。
【００５７】この結果、本発明の液晶駆動回路では、時
系列的に入力されるデジタル信号と、２つの充電容量４
および分配容量５のみとを用いることにより、多階調の
表示のためのアナログ信号を出力でき、また、多階調の
程度を上記のように６４階調から例えば１２８階調に増
加させる場合でも上記デジタル信号のビット数を「６」
から「７」に増加させるだけで、可能となるので、より
一層の多階調とした場合でも、従来のような合計容量の
増加等を抑制できて、回路規模の増大化やコストアップ
を回避できる。
系列的に入力されるデジタル信号と、２つの充電容量４
および分配容量５のみとを用いることにより、多階調の
表示のためのアナログ信号を出力でき、また、多階調の
程度を上記のように６４階調から例えば１２８階調に増
加させる場合でも上記デジタル信号のビット数を「６」
から「７」に増加させるだけで、可能となるので、より
一層の多階調とした場合でも、従来のような合計容量の
増加等を抑制できて、回路規模の増大化やコストアップ
を回避できる。
【００５８】次に、本発明の一変形例を図５に示す。図
５に示した液晶駆動回路では、図１に示した液晶駆動回
路に対して、基準電圧入力端子１の間を複数の抵抗１ａ
でそれぞれ接続し、この抵抗値の比率で中間の基準電圧
を発生しているため、外部からの入力電圧を、最上位電
圧と最下位電圧の２本にできて、外部電源回路を簡素化
できる。
５に示した液晶駆動回路では、図１に示した液晶駆動回
路に対して、基準電圧入力端子１の間を複数の抵抗１ａ
でそれぞれ接続し、この抵抗値の比率で中間の基準電圧
を発生しているため、外部からの入力電圧を、最上位電
圧と最下位電圧の２本にできて、外部電源回路を簡素化
できる。
【００５９】また、図５には、演算増幅器１３の出力端
子と液晶パネル（図示せず）へと接続される端子との間
にスイッチ（第７スイッチ）１４が挿入されている。ス
イッチ１４は、スイッチ１０、１１と同時にオン／オフ
し、ＤＡ変換の間、本発明の液晶駆動回路と液晶パネル
の負荷容量とを切り離すため、液晶駆動回路の動作に対
して、上記負荷容量の影響を防止することができ、いか
なる条件の負荷が液晶駆動回路に接続されていても、上
記液晶駆動回路において、常に、高速な動作が可能とな
る。
子と液晶パネル（図示せず）へと接続される端子との間
にスイッチ（第７スイッチ）１４が挿入されている。ス
イッチ１４は、スイッチ１０、１１と同時にオン／オフ
し、ＤＡ変換の間、本発明の液晶駆動回路と液晶パネル
の負荷容量とを切り離すため、液晶駆動回路の動作に対
して、上記負荷容量の影響を防止することができ、いか
なる条件の負荷が液晶駆動回路に接続されていても、上
記液晶駆動回路において、常に、高速な動作が可能とな
る。
【００６０】なお、上記実施の形態では、充電容量４お
よび分配容量５の各容量値を互いに同一に設定した例を
挙げたが、ＶａとＶｂとの間を均等に、例えば１６分割
する必要が無い場合では、充電容量４と分配容量５とを
互いに異なる容量値を有するように設定してもよい。
よび分配容量５の各容量値を互いに同一に設定した例を
挙げたが、ＶａとＶｂとの間を均等に、例えば１６分割
する必要が無い場合では、充電容量４と分配容量５とを
互いに異なる容量値を有するように設定してもよい。
【００６１】また、上記実施の形態では、デジタル信号
の下位４ビットを用いたＤＡ変換の例を挙げたが、例え
ば、デジタル信号の下位３ビットを用い、前述した２通
りの初期化を用いた、それぞれのＤＡ変換の例を、図１
０ないし図１３に示した。
の下位４ビットを用いたＤＡ変換の例を挙げたが、例え
ば、デジタル信号の下位３ビットを用い、前述した２通
りの初期化を用いた、それぞれのＤＡ変換の例を、図１
０ないし図１３に示した。
【００６２】以上のように、本実施の形態の液晶駆動回
路は、電圧印加によって電荷を蓄積すると共に、第１電
極および第２電極をそれぞれ有する第１容量および第２
容量が第１容量および第２容量の各第１電極を互いに接
続して設けられ、第１容量および第２容量の第２電極間
を断接する第１スイッチが設けられ、第１容量の第２電
極に対して、第１基準電圧の印加と、第１容量の第１電
極に印加されている第２基準電圧とを選択して断接する
選択スイッチが設けられ、多階調表示のためのアナログ
信号を出力する変換回路が、第２容量の電荷量および第
２基準電圧に応じて上記アナログ信号を出力するように
設けられ、スイッチ制御手段が、多階調表示のためのデ
ジタル信号によって第１スイッチおよび選択スイッチを
交互にそれぞれ制御するように設けられている。
路は、電圧印加によって電荷を蓄積すると共に、第１電
極および第２電極をそれぞれ有する第１容量および第２
容量が第１容量および第２容量の各第１電極を互いに接
続して設けられ、第１容量および第２容量の第２電極間
を断接する第１スイッチが設けられ、第１容量の第２電
極に対して、第１基準電圧の印加と、第１容量の第１電
極に印加されている第２基準電圧とを選択して断接する
選択スイッチが設けられ、多階調表示のためのアナログ
信号を出力する変換回路が、第２容量の電荷量および第
２基準電圧に応じて上記アナログ信号を出力するように
設けられ、スイッチ制御手段が、多階調表示のためのデ
ジタル信号によって第１スイッチおよび選択スイッチを
交互にそれぞれ制御するように設けられている。
【００６３】上記構成によれば、スイッチ制御手段は、
多階調表示のためのデジタル信号によって、第１スイッ
チおよび選択スイッチを交互にそれぞれ制御して、第１
容量での充電・放電、および第１容量および第２容量間
での電荷量の分配を交互に、例えば繰り返すことによ
り、上記デジタル信号に応じた上記電荷量および第２基
準電圧に基づいたアナログ信号を変換回路から出力する
ことができる。
多階調表示のためのデジタル信号によって、第１スイッ
チおよび選択スイッチを交互にそれぞれ制御して、第１
容量での充電・放電、および第１容量および第２容量間
での電荷量の分配を交互に、例えば繰り返すことによ
り、上記デジタル信号に応じた上記電荷量および第２基
準電圧に基づいたアナログ信号を変換回路から出力する
ことができる。
【００６４】したがって、上記構成では、デジタル信号
を時系列的（シリアル）に入力することによって上記第
１スイッチおよび選択スイッチを交互に制御すること
で、上記デジタル信号に基づく多階調化したアナログ信
号を変換回路から出力するＤＡ変換を行うことができ
る。
を時系列的（シリアル）に入力することによって上記第
１スイッチおよび選択スイッチを交互に制御すること
で、上記デジタル信号に基づく多階調化したアナログ信
号を変換回路から出力するＤＡ変換を行うことができ
る。
【００６５】このことから、上記構成では、時系列なデ
ジタル信号を与え、かつ、２つの第１容量および第２容
量のみを用いることにより、上記ＤＡ変換が可能となる
ので、多階調を実現した場合でも、回路規模の増大化お
よびコストアップを抑制できる。
ジタル信号を与え、かつ、２つの第１容量および第２容
量のみを用いることにより、上記ＤＡ変換が可能となる
ので、多階調を実現した場合でも、回路規模の増大化お
よびコストアップを抑制できる。
【００６６】また、本実施の形態の液晶駆動回路は、さ
らに、デジタル信号によって、第１ 基準電圧および第２
基準電圧の設定を変更して出力する基準電圧選択手段が
設けられていることが好ましい。
らに、デジタル信号によって、第１ 基準電圧および第２
基準電圧の設定を変更して出力する基準電圧選択手段が
設けられていることが好ましい。
【００６７】上記構成によれば、デジタル信号の、例え
ば上位ビットを用い、ＤＡ変換に使用する第１基準電圧
および第２基準電圧を基準電圧選択手段によって変更で
きるため、液晶材料の光学特性に合った折れ線特性のＤ
Ａ変換が可能となる。
ば上位ビットを用い、ＤＡ変換に使用する第１基準電圧
および第２基準電圧を基準電圧選択手段によって変更で
きるため、液晶材料の光学特性に合った折れ線特性のＤ
Ａ変換が可能となる。
【００６８】
【発明の効果】本発明の液晶駆動回路は、以上のよう
に、多階調表示のためのＮビットのデジタル信号によっ
て、複数の基準電圧から第１基準電圧および第２基準電
圧を選択して出力する基準電圧選択手段と、各第１電極
が互いに接続された第１容量および第２容量と、前記第
１容量および第２容量の互いに接続されていない他方の
各第２電極同志を断接する第１スイッチと、前記第１容
量の第２電極に対し、前記第１基準電圧および第２基準
電圧の何れか一方を前記デジタル信号によって選択して
印加する選択スイッチと、非反転入力端子に、前記第２
基準電圧が接続され、反転入力端子に接続された第２容
量における、前記デジタル信号に応じた電荷量に基づい
て多階調表示のためのアナログ信号を出力端子から出力
する差動増幅回路とを有する構成である。
に、多階調表示のためのＮビットのデジタル信号によっ
て、複数の基準電圧から第１基準電圧および第２基準電
圧を選択して出力する基準電圧選択手段と、各第１電極
が互いに接続された第１容量および第２容量と、前記第
１容量および第２容量の互いに接続されていない他方の
各第２電極同志を断接する第１スイッチと、前記第１容
量の第２電極に対し、前記第１基準電圧および第２基準
電圧の何れか一方を前記デジタル信号によって選択して
印加する選択スイッチと、非反転入力端子に、前記第２
基準電圧が接続され、反転入力端子に接続された第２容
量における、前記デジタル信号に応じた電荷量に基づい
て多階調表示のためのアナログ信号を出力端子から出力
する差動増幅回路とを有する構成である。
【００６９】それゆえ、上記構成は、第１容量および第
２容量を用いて、時系列的にデジタル信号を与えること
により、デジタル信号からアナログ信号に変換するＤＡ
変換を行うため、多階調化した場合でも回路規模が増大
することを回避でき、また基準電圧選択手段にデジタル
信号を用いて、ＤＡ変換に使用する基準電圧を選択する
ため、液晶材料の光学特性に合った折れ線特性のＤＡ変
換が可能である。
２容量を用いて、時系列的にデジタル信号を与えること
により、デジタル信号からアナログ信号に変換するＤＡ
変換を行うため、多階調化した場合でも回路規模が増大
することを回避でき、また基準電圧選択手段にデジタル
信号を用いて、ＤＡ変換に使用する基準電圧を選択する
ため、液晶材料の光学特性に合った折れ線特性のＤＡ変
換が可能である。
【００７０】この結果、上記構成では、デジタル信号
と、例えば同じ容量値の２つの第１容量および第２容量
のみを使用することにより、多階調表示のためのアナロ
グ信号を得ることができて、従来のような合計容量およ
び容量数の増大化やコストアップを回避できるという効
果を奏する。
と、例えば同じ容量値の２つの第１容量および第２容量
のみを使用することにより、多階調表示のためのアナロ
グ信号を得ることができて、従来のような合計容量およ
び容量数の増大化やコストアップを回避できるという効
果を奏する。
【００７１】本発明の他の液晶駆動回路は、さらに、前
記各基準電圧入力端子の内、２つ以上の端子間に１つ以
上の抵抗が、前記基準電圧を生成するように設けられて
いる構成である。
記各基準電圧入力端子の内、２つ以上の端子間に１つ以
上の抵抗が、前記基準電圧を生成するように設けられて
いる構成である。
【００７２】それゆえ、上記構成は、各基準電圧入力端
子間を１つ以上の抵抗で互いに接続することにより、最
小２本の各基準電圧入力端子に各基準電圧をそれぞれ与
えることで、液晶材料の光学特性に合った折れ線特性の
ＤＡ変換が可能となり、外部電源回路を簡素化できるの
で、さらにコストアップを回避できるという効果を奏す
る。
子間を１つ以上の抵抗で互いに接続することにより、最
小２本の各基準電圧入力端子に各基準電圧をそれぞれ与
えることで、液晶材料の光学特性に合った折れ線特性の
ＤＡ変換が可能となり、外部電源回路を簡素化できるの
で、さらにコストアップを回避できるという効果を奏す
る。
【００７３】本発明のさらに他の液晶駆動回路は、さら
に、前記差動増幅回路の出力端子と駆動される液晶パネ
ルとの間を断接する第７スイッチが設けられている構成
である。
に、前記差動増幅回路の出力端子と駆動される液晶パネ
ルとの間を断接する第７スイッチが設けられている構成
である。
【００７４】それゆえ、上記構成は、出力端子と液晶パ
ネルとの間の第７スイッチをＤＡ変換中にオフしておく
ことにより、差動増幅回路と液晶パネルによる負荷とを
切り離すことができるから、負荷に依存せず常に高速の
ＤＡ変換を行うことができるという効果を奏する。
ネルとの間の第７スイッチをＤＡ変換中にオフしておく
ことにより、差動増幅回路と液晶パネルによる負荷とを
切り離すことができるから、負荷に依存せず常に高速の
ＤＡ変換を行うことができるという効果を奏する。
【００７５】本発明のさらに他の液晶駆動回路は、さら
に、前記基準電圧選択手段が、Ｎビットの内、上位Ｍビ
ット（Ｎ＞Ｍ）のデジタル信号により、第１基準電圧お
よび第２基準電圧を選択すると共に、選択スイッチは、
残りの残余ビット（Ｎ−Ｍ）のデジタル信号により選択
する構成である。
に、前記基準電圧選択手段が、Ｎビットの内、上位Ｍビ
ット（Ｎ＞Ｍ）のデジタル信号により、第１基準電圧お
よび第２基準電圧を選択すると共に、選択スイッチは、
残りの残余ビット（Ｎ−Ｍ）のデジタル信号により選択
する構成である。
【００７６】それゆえ、上記構成では、ＤＡ変換の前
に、第１基準電圧および第２基準電圧を選択するから、
液晶材料の光学特性に合った折れ線特性を有するＤＡ変
換が、より確実に可能となるという効果を奏する。
に、第１基準電圧および第２基準電圧を選択するから、
液晶材料の光学特性に合った折れ線特性を有するＤＡ変
換が、より確実に可能となるという効果を奏する。
【００７７】本発明のさらに他の液晶駆動回路は、前記
選択スイッチが、第１スイッチに対し、時系列に操作さ
れるものである構成である。
選択スイッチが、第１スイッチに対し、時系列に操作さ
れるものである構成である。
【００７８】それゆえ、上記構成では、選択スイッチ
は、第１スイッチに対し、時系列に、つまり時間の経過
に沿って交互に操作することにより、選択スイッチによ
る第１容量の充電または放電と、第１スイッチによる第
１容量と第２容量との間での電荷の分配とを確実に行う
ことができて、ＤＡ変換をより一層安定化できるという
効果を奏する。
は、第１スイッチに対し、時系列に、つまり時間の経過
に沿って交互に操作することにより、選択スイッチによ
る第１容量の充電または放電と、第１スイッチによる第
１容量と第２容量との間での電荷の分配とを確実に行う
ことができて、ＤＡ変換をより一層安定化できるという
効果を奏する。
【図１】本発明の液晶駆動回路の回路図である。
【図２】上記回路図の充電容量への充電または放電を示
す説明図である。
す説明図である。
【図３】上記回路図の充電容量および分配容量との間で
の電荷の分配を示す説明図である。
の電荷の分配を示す説明図である。
【図４】上記液晶駆動回路における動作例を示すタイミ
ングチャートである。
ングチャートである。
【図５】上記液晶駆動回路の一変形例を示す回路図であ
る。
る。
【図６】上記液晶駆動回路における動作例を示すタイミ
ングチャートである。
ングチャートである。
【図７】上記タイミングチャートによる充電容量および
分配容量での各状態を示す説明図である。
分配容量での各状態を示す説明図である。
【図８】上記液晶駆動回路における動作の他の例を示す
タイミングチャートである。
タイミングチャートである。
【図９】上記タイミングチャートによる充電容量および
分配容量での各状態を示す説明図である。
分配容量での各状態を示す説明図である。
【図１０】上記液晶駆動回路における動作のさらに他の
例を示すタイミングチャートである。
例を示すタイミングチャートである。
【図１１】上記タイミングチャートによる充電容量およ
び分配容量での各状態を示す説明図である。
び分配容量での各状態を示す説明図である。
【図１２】上記液晶駆動回路における動作のさらに他の
例を示すタイミングチャートである。
例を示すタイミングチャートである。
【図１３】上記タイミングチャートによる充電容量およ
び分配容量での各状態を示す説明図である。
び分配容量での各状態を示す説明図である。
【図１４】上記液晶駆動回路における、得られたアナロ
グ信号の折れ線特性を示すグラフである。
グ信号の折れ線特性を示すグラフである。
【図１５】従来の液晶駆動回路の回路図である。
１ 基準電圧入力端子
２ スイッチ（基準電圧選択手段）
３ スイッチ（選択スイッチ）
４ 充電容量（第１容量）
５ 分配容量（第２容量）
６ スイッチ（第１スイッチ）
７ スイッチ（第２スイッチ）
８ スイッチ（第４スイッチ）
９ スイッチ（第５スイッチ）
１０ スイッチ（第６スイッチ）
１１ スイッチ（第３スイッチ）
１２ 補正容量（帰還容量）
１３ 演算増幅器（差動増幅回路、変換回路）
１４ スイッチ（第７スイッチ）
Claims (5)
- 【請求項１】複数の基準電圧をそれぞれ入力するための
複数の各基準電圧入力端子と、 多階調表示のためのＮビットのデジタル信号によって、
前記各基準電圧から第１基準電圧および第２基準電圧を
選択して出力する基準電圧選択手段と、 各第１電極が互いに接続された第１容量および第２容量
と、 前記第１容量および第２容量の互いに接続されていない
他方の各第２電極同志を断接する第１スイッチと、 前記第１容量の第２電極に対し、前記第１基準電圧およ
び第２基準電圧の何れか一方を前記デジタル信号によっ
て選択して印加する選択スイッチと、 前記第１電極に対し、前記第２基準電圧を断接する第２
スイッチと、 非反転入力端子に、前記第２基準電圧が接続され、前記
デジタル信号に応じた、多階調表示のためのアナログ信
号を出力端子から出力する差動増幅回路と、 前記差動増幅回路の反転入力端子に一方の電極が接続さ
れた帰還容量と、 前記第１電極に対し、前記帰還容量の他方の電極を断接
する第３スイッチと、 前記帰還容量の他方の電極と前記差動増幅回路の非反転
入力端子とを断接する第４スイッチと、 前記差動増幅回路における出力端子と反転入力端子とを
断接する第５スイッチと、 前記第２容量の第２電極と前記差動増幅回路の出力端子
とを断接する第６スイッチとを有することを特徴とする
液晶駆動回路。 - 【請求項２】前記各基準電圧入力端子の内、２つ以上の
端子間に１つ以上の抵抗が、前記基準電圧を生成するよ
うに設けられていることを特徴とする請求項１記載の液
晶駆動回路。 - 【請求項３】前記差動増幅回路の出力端子と駆動される
液晶パネルとの間を断接する第７スイッチが設けられて
いることを特徴とする請求項１または２に記載の液晶駆
動回路。 - 【請求項４】前記基準電圧選択手段は、Ｎビットの内、
上位Ｍビット（Ｎ＞Ｍ）のデジタル信号により、第１基
準電圧および第２基準電圧を選択すると共に、選択スイ
ッチは、残りの残余ビット（Ｎ−Ｍ）のデジタル信号に
より選択するものであることを特徴とする請求項１記載
の液晶駆動回路。 - 【請求項５】前記選択スイッチは、第１スイッチに対
し、時系列に操作されるものであることを特徴とする請
求項１記載の液晶駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10160198A JP3418676B2 (ja) | 1998-04-13 | 1998-04-13 | 液晶駆動回路 |
| TW088104831A TW428159B (en) | 1998-04-13 | 1999-03-26 | Liquid crystal driving circuit |
| KR1019990012012A KR100296204B1 (ko) | 1998-04-13 | 1999-04-07 | 액정 구동 회로 |
| US09/290,612 US6310593B1 (en) | 1998-04-13 | 1999-04-13 | Liquid crystal driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10160198A JP3418676B2 (ja) | 1998-04-13 | 1998-04-13 | 液晶駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11296147A JPH11296147A (ja) | 1999-10-29 |
| JP3418676B2 true JP3418676B2 (ja) | 2003-06-23 |
Family
ID=14304920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10160198A Expired - Fee Related JP3418676B2 (ja) | 1998-04-13 | 1998-04-13 | 液晶駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6310593B1 (ja) |
| JP (1) | JP3418676B2 (ja) |
| KR (1) | KR100296204B1 (ja) |
| TW (1) | TW428159B (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000023977A1 (en) * | 1998-10-16 | 2000-04-27 | Seiko Epson Corporation | Driver circuit of electro-optical device, driving method, d/a converter, signal driver, electro-optical panel, projection display, and electronic device |
| EP1319223A2 (en) * | 2000-09-11 | 2003-06-18 | Koninklijke Philips Electronics N.V. | Active matrix display devices |
| JP2002236474A (ja) * | 2001-02-09 | 2002-08-23 | Nec Corp | 液晶表示装置及びその駆動方法 |
| DE10303427A1 (de) * | 2002-02-06 | 2003-10-16 | Nec Corp Tokio Tokyo | Verstärker-Schaltung, Treiber-Schaltung für ein Anzeigegerät , tragbares Telefon und tragbares elektronisches Gerät |
| JP4207865B2 (ja) | 2004-08-10 | 2009-01-14 | セイコーエプソン株式会社 | インピーダンス変換回路、駆動回路及び制御方法 |
| JP4676183B2 (ja) * | 2004-09-24 | 2011-04-27 | パナソニック株式会社 | 階調電圧生成装置，液晶駆動装置，液晶表示装置 |
| JP4798753B2 (ja) * | 2005-02-28 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 表示制御回路および表示制御方法 |
| JP2007101630A (ja) * | 2005-09-30 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 電圧駆動装置 |
| KR100769448B1 (ko) * | 2006-01-20 | 2007-10-22 | 삼성에스디아이 주식회사 | 디지털-아날로그 변환기 및 이를 채용한 데이터 구동회로와평판 디스플레이 장치 |
| KR100776489B1 (ko) * | 2006-02-09 | 2007-11-16 | 삼성에스디아이 주식회사 | 데이터 구동회로 및 그 구동방법 |
| KR100776488B1 (ko) * | 2006-02-09 | 2007-11-16 | 삼성에스디아이 주식회사 | 데이터 구동회로 및 이를 구비한 평판 표시장치 |
| KR100805587B1 (ko) * | 2006-02-09 | 2008-02-20 | 삼성에스디아이 주식회사 | 디지털-아날로그 변환기 및 이를 채용한 데이터 구동회로와평판 표시장치 |
| JP2007279186A (ja) * | 2006-04-04 | 2007-10-25 | Nec Electronics Corp | 増幅回路、及び駆動回路 |
| KR100796140B1 (ko) * | 2006-09-22 | 2008-01-21 | 삼성에스디아이 주식회사 | 구동회로 및 이를 이용한 유기전계발광표시장치 |
| JP2008102344A (ja) * | 2006-10-19 | 2008-05-01 | Nec Electronics Corp | 表示装置の駆動回路およびそのテスト方法 |
| KR100815754B1 (ko) * | 2006-11-09 | 2008-03-20 | 삼성에스디아이 주식회사 | 구동회로 및 이를 이용한 유기전계발광표시장치 |
| JP5332150B2 (ja) * | 2006-11-30 | 2013-11-06 | セイコーエプソン株式会社 | ソースドライバ、電気光学装置及び電子機器 |
| US8558852B2 (en) | 2006-11-30 | 2013-10-15 | Seiko Epson Corporation | Source driver, electro-optical device, and electronic instrument |
| US7714758B2 (en) | 2007-05-30 | 2010-05-11 | Samsung Electronics Co., Ltd. | Digital-to-analog converter and method thereof |
| KR100926803B1 (ko) * | 2007-10-05 | 2009-11-12 | 주식회사 실리콘웍스 | 디스플레이 구동 ｉｃ 및 디스플레이 구동시스템 |
| US7598894B2 (en) * | 2007-10-19 | 2009-10-06 | Himax Technologies Limited | Source driver and digital-to-analog converter thereof |
| TWI595471B (zh) * | 2013-03-26 | 2017-08-11 | 精工愛普生股份有限公司 | 放大電路、源極驅動器、光電裝置及電子機器 |
| JP7787705B2 (ja) * | 2021-12-15 | 2025-12-17 | 日清紡マイクロデバイス株式会社 | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2622724B1 (fr) * | 1987-10-30 | 1993-02-12 | Thomson Csf | Dispositif de generation de niveaux de brillance sur un ecran de visualisation |
| JPH02245793A (ja) * | 1989-03-20 | 1990-10-01 | Hitachi Ltd | マトリックス表示装置 |
| JPH02267591A (ja) * | 1989-04-10 | 1990-11-01 | Hitachi Ltd | 多色カラー表示方式および装置 |
| US5495287A (en) * | 1992-02-26 | 1996-02-27 | Hitachi, Ltd. | Multiple-tone display system |
| JP2792360B2 (ja) | 1992-10-06 | 1998-09-03 | 松下電器産業株式会社 | 液晶駆動装置 |
| KR0140041B1 (ko) * | 1993-02-09 | 1998-06-15 | 쯔지 하루오 | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 |
| JP3613799B2 (ja) * | 1994-07-14 | 2005-01-26 | セイコーエプソン株式会社 | 電源回路，液晶表示装置及び電子機器 |
| JP3277106B2 (ja) * | 1995-08-02 | 2002-04-22 | シャープ株式会社 | 表示装置の駆動装置 |
| JP3518086B2 (ja) * | 1995-09-07 | 2004-04-12 | ソニー株式会社 | 映像信号処理装置 |
| JP3569922B2 (ja) * | 1997-03-28 | 2004-09-29 | セイコーエプソン株式会社 | 電源回路、表示装置及び電子機器 |
-
1998
- 1998-04-13 JP JP10160198A patent/JP3418676B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-26 TW TW088104831A patent/TW428159B/zh not_active IP Right Cessation
- 1999-04-07 KR KR1019990012012A patent/KR100296204B1/ko not_active Expired - Fee Related
- 1999-04-13 US US09/290,612 patent/US6310593B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990083003A (ko) | 1999-11-25 |
| TW428159B (en) | 2001-04-01 |
| US6310593B1 (en) | 2001-10-30 |
| JPH11296147A (ja) | 1999-10-29 |
| KR100296204B1 (ko) | 2001-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3418676B2 (ja) | 液晶駆動回路 | |
| JP3656833B2 (ja) | デジタルアナログコンバータおよびアクティブマトリクス液晶ディスプレイ | |
| US9666156B2 (en) | Two-stage DAC architecture for LCD source driver utilizing one-bit serial charge redistribution DAC | |
| JP3594125B2 (ja) | Ｄａ変換器およびそれを用いた液晶駆動装置 | |
| KR100293962B1 (ko) | 액정표시패널을구동하는액정구동회로 | |
| CN101316103B (zh) | 数模转换器及其方法 | |
| US7425941B2 (en) | Source driver of liquid crystal display | |
| JP2000183747A (ja) | Ｄａ変換器およびそれを用いた液晶駆動装置 | |
| US6225931B1 (en) | D/A converter with a gamma correction circuit | |
| EP1437833A1 (en) | Auto-calibrated digital-to-analog converter for a video display | |
| JP4644760B2 (ja) | Ｄａコンバータ | |
| US20050285767A1 (en) | Digital-to-analog converter with switched capacitor network | |
| JP5020102B2 (ja) | アクティブマトリクス配列装置及びデジタル−アナログ変換器回路構成 | |
| JPH0973283A (ja) | 液晶表示装置の階調電圧発生回路 | |
| JP4237347B2 (ja) | Ｄ／ａ変換方法及びｄ／ａコンバータ | |
| JP3166603B2 (ja) | Ｄ／ａ変換器 | |
| JP2792360B2 (ja) | 液晶駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |