JP3569922B2 - 電源回路、表示装置及び電子機器 - Google Patents
電源回路、表示装置及び電子機器 Download PDFInfo
- Publication number
- JP3569922B2 JP3569922B2 JP54143798A JP54143798A JP3569922B2 JP 3569922 B2 JP3569922 B2 JP 3569922B2 JP 54143798 A JP54143798 A JP 54143798A JP 54143798 A JP54143798 A JP 54143798A JP 3569922 B2 JP3569922 B2 JP 3569922B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- signal
- circuit
- power supply
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3644—Control of matrices with row and column drivers using a passive matrix with the matrix divided into sections
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
［技術分野］
本発明は電源回路、表示装置及び電子機器に関する。
［背景技術］
近年、携帯電話やページャ等の携帯用電子機器の分野では、小型化、軽量化の他に、電池を交換をしないで表示できる時間の延長の要求が高まっている。従って、携帯用電子機器に搭載される表示装置には、低消費電力であることが厳しく求められる。
本発明者は、表示装置の１つである液晶表示装置について、消費電力低減の観点から種々の検討を行った。
その結果、従来の液晶表示装置では、電源電圧を供給する電源回路自身が消費する電力が非常に大きく、液晶表示装置の消費電力の例えば1/3程度が電源回路自身の消費電力であることが判明した。
本発明は以上のような技術的課題を解決するためになされたものであり、その目的とするところは、電源回路自身の消費電力を低減し、これによりこの電源回路を用いる表示装置、電子機器の消費電力を低減することにある。
［発明の開示］
上記課題を解決するために本発明は、電圧変換を行い、変換された電圧を電源電圧として供給する電源回路であって、第１のキャパシタ、第２のキャパシタ、所与の電圧に基づき前記第１のキャパシタに電荷を蓄積するための第１のスイッチング手段及び前記第１のキャパシタに蓄積された電荷を前記第２のキャパシタに転送するための第２のスイッチング手段とを有する少なくとも１つのチャージポンプ回路と、前記第１、第２のスイッチング手段を制御するための複数のスイッチング信号を生成するスイッチング信号生成回路とを含み、前記第１のスイッチング手段が、一端が互いに異なる電位に電気的に接続され他端が前記第１のキャパシタの少なくとも一端に電気的に接続される複数のスイッチング素子を含み、前記スイッチング信号生成回路が、昇圧比及び降圧比の少なくとも一方を制御するための少なくとも１つの所与の第１の制御信号を受け、前記複数のスイッチング素子の中で該第１の制御信号に基づき特定される１つのスイッチング素子をオン、オフ制御し他のスイッチング素子をオフするスイッチング信号を生成することを特徴とする。
本発明によれば、例えば、第１のスイッチング手段が、一端が第１、第２、第３の電位に接続される第１、第２、第３のスイッチング素子を含み、第１の制御信号が第１の昇圧比（或いは降圧比）を設定するものであった場合には、第１のスイッチング素子がオン、オフ制御され、第２、第３のスイッチング素子はオフされる。これにより第１のキャパシタは第１の電位に基づき充電されることになる。一方、第１の制御信号が第２の昇圧比を設定するものであった場合には、第２のスイッチング素子がオン、オフ制御され、第１、第３のスイッチング素子はオフされる。これにより第１のキャパシタは第２の電位に基づき充電されることになるため、第１の電位を用いて電圧変換を行った場合とは異なる変換電圧を得ることができる。同様に第１の制御信号が第３の昇圧比を設定するものであった場合には、第１のキャパシタは第３の電位に基づき充電されることになるため、第１、第２の電位を用いて電圧変換を行った場合とは異なる変換電圧を得ることができる。このように本発明によれば、第１の制御信号に基づき、昇圧比や降圧比を可変に制御できる。しかも本発明には、新たなスイッチング素子の追加に伴う電源回路の出力インピーダンスの増加や回路の大規模化などの事態を有効に防止しながら、昇圧比や降圧比を可変に制御できるという利点がある。
なお複数のスイッチング素子は第１のキャパシタの少なくとも一端に接続されていればよく、第１のキャパシタの両端に複数のスイッチング素子を接続する構成も本発明に含まれる。
また本発明は、前記スイッチング信号生成回路が、基本スイッチング信号を生成する回路と、前記第１の制御信号をデコードするデコーダと、前記基本スイッチング信号及び前記デコーダの出力を受け、オン、オフ制御するスイッチング素子に対しては前記基本スイッチング信号に基づき生成されたスイッチング信号を出力し、オン、オフ制御しないスイッチング素子に対しては所与の電位に固定されたスイッチング信号を出力する出力回路とを含むことを特徴とする。このようにすることで、１つのスイッチング素子をオン、オフ制御し他のスイッチング素子をオフするスイッチング信号を簡易に生成することが可能となる。しかもデコーダ内の配線等を変更するだけで、種々の形態のスイッチング信号を生成できるという利点もある。
また本発明は、前記出力回路が、前記基本スイッチング信号の振幅を、基準電位及び前記チャージポンプ回路からのチャージポンプ電位に基づいて変換するレベルシフタを含むことを特徴とする。このようにすることで、スイッチング素子をオン、オフ制御するのに必要な振幅を持つスイッチング信号を生成できる。
また本発明は、前記スイッチング信号生成回路が、基準電位及び前記チャージポンプ回路からのチャージポンプ電位を受け、前記第１、第２のスイッチング手段が含むスイッチングトランジスタに出力されるスイッチング信号のオフ期間での電位を、スイッチングトランジスタのソースに供給される前記基準電位及び前記チャージポンプ電位のいずれかの電位に設定することを特徴とする。このようにすることで、オフ期間においてスイッチングトランジスタを適切にオフできると共に、無駄な電力の消費を防止できる。
また本発明に係る表示装置は上記のいずれかの電源回路と、該電源回路からの電源電圧に基づいて、走査信号、データ信号を出力する駆動回路と、前記走査信号が入力される走査線、前記データ信号が入力されるデータ線及び該走査線及び該データ線により駆動される表示素子を有するパネルとを含み、前記パネルのデューティ比に応じて前記第１の制御信号を変化させ昇圧比及び降圧比の少なくとも一方を変化させることを特徴とする。このようにすれば、デューティ比に合わせて昇圧比、降圧比を制御できるため、無駄な電力の消費を効果的に低減できる。
また本発明に係る表示装置は、Ｎ本の前記走査線の中のＫ（Ｎ＜Ｋ）本を選択の対象とし他の（Ｎ−Ｋ）本を選択の対象から除外するパーシャル表示を所与の第２の制御信号に基づいて行うと共に、該パーシャル表示の際に、選択する走査線の数に応じて前記第１の制御信号を変化させ昇圧比及び降圧比の少なくとも一方を変化させることを特徴とする。このようにすれば、表示エリアと非表示エリアとに画面を分けるパーシャル表示が可能になると共に、このパーシャル表示の際に無駄な電力が消費されるのを効果的に防止できる。
また本発明に係る電子機器は、上記の表示装置と、前記第１、第２の制御信号の設定のための処理を行う中央制御手段とを含むことを特徴とする。このようにすれば、電子機器が持つCPU、MPU等の中央制御手段上で、例えばソフトウェアにより第１、第２の制御信号を設定することが可能となる。
また本発明は、電圧変換を行い、変換された電圧を電源電圧として供給する電源回路であって、第１のキャパシタ、第２のキャパシタ、所与の電圧に基づき前記第１のキャパシタに電荷を蓄積するための第１のスイッチング手段及び前記第１のキャパシタに蓄積された電荷を前記第２のキャパシタに転送するための第２のスイッチング手段とを有する少なくとも１つのチャージポンプ回路と、前記第１、第２のスイッチング手段を制御するための複数のスイッチング信号を生成するスイッチング信号生成回路とを含み、前記スイッチング信号生成回路が、基準電位及び前記チャージポンプ回路からのチャージポンプ電位を受け、前記第１、第２のスイッチング手段が含むスイッチングトランジスタに出力されるスイッチング信号のオフ期間での電位を、スイッチングトランジスタのソースに供給される前記基準電位及び前記チャージポンプ電位のいずれかの電位に設定することを特徴とする。
本発明によれば、スイッチングトランジスタに入力されるスイッチング信号のオフ期間での電位が、そのスイッチングトランジスタのソースに供給される基準電位やソースに供給されるチャージポンプ電位と等しくなる。これによりスイッチングトランジスタを適切にオフできる。またスイッチング信号の振幅を小さくできるため、無駄な電力が消費されるのを効果的に防止できる。
また本発明は、前記スイッチング信号生成回路が、複数のチャージポンプ回路からの複数のチャージポンプ電位に基づいて、スイッチング信号のオフ期間での電位を設定することを特徴とする。このようにすれば、複数のチャージポンプ回路を用いて最終的な変換電圧を得る場合に、各々のチャージポンプ回路により生成された電位の有効利用を図ることができる。
また本発明は、前記スイッチング信号生成回路が、基本スイッチング信号を生成する回路と、該基本スイッチング信号の振幅を、前記基準電位及び前記チャージポンプ電位に基づいて変換するレベルシフタとを含むことを特徴とする。このようなレベルシフタを用いることで、スイッチングトランジスタをオン、オフ制御できると共にオフ期間における電位がソース供給電位に等しくなるスイッチング信号を、簡易に生成することが可能となる。
また本発明に係る表示装置は、上記の電源回路と、該電源回路からの電源電圧に基づいて、走査信号、データ信号を出力する駆動回路と、前記操作信号が入力される走査線、前記データ信号が入力されるデータ線及び該走査線及び該データ線により駆動される表示素子を有するパネルとを含むことを特徴とする。このようにすれば、消費電力の極めて低い表示装置を提供できる。
また本発明に係る電子機器は、上記の表示装置と、前記表示装置の表示制御のための処理を行う中央制御信号とを含むことを特徴とする。このようにすれば、例えば携帯電話、プリンター、パーソナルコンピュータ、ページャ、プロジェクタなどの電子機器において、装置の低消費電力化、電池の長寿命化を図ることができる。
【図面の簡単な説明】
図1A、図1Bは、チャージポンプ方式について説明するための図であり、図1C、図1Dは、昇圧比を可変にする種々の手法について説明するための図である。
図2A、図2B、図2C、図2Dは、実施例１の原理について説明するための図である。
図3A、図3B、図3C、図3Dも、実施例１の原理について説明するための図である。
図４は、液晶表示装置の構成例を示す図である。
図5A、図5Bは、デューティ比と昇圧比の関係について説明するための図である。
図６は、パーシャル表示について説明するための図である。
図7A、図7B、図7Cも、パーシャル表示について説明するための図である。
図８は、実施例１の全体構成を示す図である。
図9A、図9Bは、７倍、６倍の昇圧原理について説明するための図である。
図10A、図10B、図10Cは、５倍、４倍、３倍の昇圧原理について説明するための図である。
図11A、図11Bは、７倍昇圧時のスイッチング素子の具体的動作について説明するための図である。
図12A、図12Bは、６昇圧時のスイッチング素子の具体的動作について説明するための図である。
図13A、図13Bは、５倍昇圧時のスイッチング素子の具体的動作について説明するための図である。
図14A、図14Bは、４倍昇圧時のスイッチング素子の具体的動作について説明するための図である。
図15A、図15Bは、３倍昇圧時のスイッチング素子の具体的動作について説明するための図である。
図16は、実施例１のチャージポンプ部の具体的構成例を示す図である。
図17は、Ｐ基板を用いた場合のチャージポンプ部の具体的構成例を示す図である。
図18は、実施例１のスイッチング信号生成回路の構成例を示す図である。
図19は、７倍昇圧時のスイッチング信号の波形例を示す図である。
図20は、６倍昇圧時のスイッチング信号の波形例を示す図である。
図21は、５倍昇圧時のスイッチング信号の波形例を示す図である。
図22は、４倍昇圧時のスイッチング信号の波形例を示す図である。
図23は、３倍昇圧時のスイッチング信号の波形例を示す図である。
図24は、レベルシフタの構成例である。
図25は、実施例２の全体構成例を示す図である。
図26は、通常のチャージポンプ方式を用いた場合のチャージポンプ部の構成例である。
図27は、図26の回路のスイッチング信号の波形例を示す図である。
図28A、図28B、図28Cは、実施例２の原理を説明するための図である。
図29は、実施例２のチャージポンプ部の具体的構成例を示す図である。
図30は、実施例２のスイッチング信号の波形例を示す図である。
図31は、実施例２のスイッチング信号生成回路の構成例を示す図である。
図32は、実施例３のチャージポンプ部の具体的構成例を示す図である。
図33は、実施例３のスイッチング信号生成回路の構成例を示す図である。
図34は、実施例４の電子機器の構成例を示すブロック図である。
図35A、図35Bは、電子機器の１つである携帯電話の通常使用時、特殊使用時の正面図である。
図36A、図36Bは、電子機器の１つである携帯型電子辞書の斜視図である。
図37A、図37Bは、電子機器の１つである携帯型電子翻訳機の斜視図である。
図38は、電子機器の１つである携帯電話の外形を示す図である。
［発明を実施するための最良の形態］
以下、本発明の実施の形態について図面を用いて説明する。
（実施例１）
1.本実施例の原理
まず本実施例の原理について説明する。本実施例の電源回路ではチャージポンプ方式で電圧を変換している。このチャージポンプ方式についてまず説明する。
チャージポンプ方式では、図1Aに示すようにチャージ期間において、スイッチング素子SW11、SW12を含む第１のスイッチング部10（第１のスイッチング手段）が、端子14、16に与えられるVDD、VSSに基づきキャパシタCP（第１のキャパシタ）に電荷を蓄積する。そしてポンプ期間では図1Bに示すように、スイッチング素子SW21、SW22を含む第２のスイッチング部12（第２のスイッチング手段）が、CPに蓄積された電荷をキャパシタCB（第２のキャパシタ）に転送する。そして図1A、図1Bでは端子16が端子18に接続されているため、結局、VL＝VSS−VDDの電位が端子20に出力され、負方向の１倍昇圧（反転昇圧）が行われることになる（なお以下では、VSSを基準として昇圧比を規定することにする。例えばVDDを基準にした場合には図1A、図1Bは負方向の２倍昇圧になる）。
しかしながらこのチャージポンプ方式では、昇圧比RB（＝（VSS−VL）／（VDD−VSS））を可変に制御することが困難であるという課題がある。
例えば昇圧比RBを可変に制御する第１の手法として図1Cに示す手法が考えられる。この手法ではスイッチング素子SWSを有する電位切り替え部22を設け、このSWSをスイッチングし端子14に供給される電位VDD、VE1を切り替えることで、昇圧比RBを可変に制御する。
しかしながらこの手法では、VDD又はVE1とCPとの間に２つのスイッチング素子SWS、SW11が介在する。従って、SWS、SW11がスイッチングトランジスタである場合を例にとると、これらのスイッチングトランジスタのオン抵抗によりCPを充電する能力が低下し、電源回路の出力インピーダンスの増加を招く。そして出力インピーダンスが増加すると、負荷電流による電圧ドロップが大きくなり、電源回路を用いる液晶表示装置の表示特性の劣化を招く。逆に出力インピーダンスの増加を防ぐべく、SW11、SWSのトランジスタサイズを大きくすると、電源回路が形成されるICチップ面積が増大する。特にスイッチングトランジスタのサイズは、オン抵抗をなるべく小さくするために例えばチャネル長Ｌが４μｍ、チャネル幅Ｗが数十mm程度の巨大なサイズのものを用いる場合が多く、スイッチングトランジスタの占有面積はチップ面積の大部分を占めている。従ってスイッチングトランジスタのサイズの増加がチップ面積の増大化に与える影響は極めて大きく、このためSWS、SW11を直列に接続する図1Cの手法は現実的でない。
また昇圧比RBを可変に制御する第２の手法として図1Dに示す手法も考えられる。この手法では電源回路のIC26の外部において、外部配線32、34を変更し端子24に接続される端子を28又は30に切り替えることで、昇圧比RBを可変に制御する。
しかしながら、この手法では、RBを可変に制御するために外部配線32、34を変更する作業が必要になる。従って、CPU（MPU）上で動作するソフトウェアにより昇圧比RBを制御することはできないという問題がある。
そこで本実施例では以下に説明する手法を採用している。
即ち図2A、図2B、図2C、図2Dに示すように、第１のスイッチング部40に、一端が互いに異なる電位VDD、VE1に接続され他端がキャパシタCPの一端に接続される複数のスイッチング素子SW11A、SW11Bを設ける。なお第２のスイッチング部42の構成は図1A、図1Bと同様である。ここで図中の丸印は、これにより囲まれるスイッチング素子がオン、オフ制御されることを示し、図中の二重丸印は、これにより囲まれるスイッチング素子が常にオフになることを示す。
本実施例の特徴は、図2A〜図2Dに示すように、オン、オフ制御されるスイッチング素子と常にオフとなるスイッチング素子とを切り替えて、昇圧比RBを可変に制御する点にある。即ち図2A、図2BではSW11A（丸印）がオン、オフ制御され、SW11B（二重丸印）が常にオフになるのに対して、図2C、図2Dでは、SW11B（丸印）がオン、オフ制御され、SW11A（二重丸印）が常にオフになる。そして図2A、図2BではキャパシタCPがVDD、VSSにより充電されるのに対して、図2C、図2DではCPがVE1、VSSにより充電される。従って、図2A、図2Bにより得られるVLはVSS−VDDとなり、図2C、図2Dにより得られるVLはVSS−VE1となり、両者を異なるレベルにすることができる。即ち昇圧比RBを可変に制御できる。
ここでSW11A、SW11Bのどちらをオン、オフ制御するかは、所与の昇圧制御信号（第１の制御信号）に基づいて特定される。例えば昇圧制御信号がVLをVSS−VDDにする昇圧動作を設定するものである場合には、SW11Aがオン、オフ制御される。一方、昇圧制御信号がVLをVSS−VE1にする昇圧動作を設定するものである場合には、SW11Bがオン、オフ制御される。なお以上のようなスイッチング制御を行うスイッチング信号の生成は、後述するスイッチング信号生成回路が行うことになる。
前述の図1Cでは、VDD又はVE1とCPとの間に２つのスイッチング素子SWS、SW11が介在するという問題があった。これに対して本実施例では、VDD又はVE1とCPとの間には１つのスイッチング素子SW11A又はSW11Bしか介在しない。従って、スイッチング素子の寄生抵抗（オン抵抗）を原因とする出力インピーダンスの増加、表示特性の劣化等の問題を効果的に防止できる。
また図1Dでは、CPU上で動作するソフトウェアにより昇圧比RBを可変に制御できないという問題があった。これに対して本実施例では、CPU上で動作するソフトウェアは、デジタル信号の昇圧制御信号を制御することでRBを可変に制御できる。従って、後述するパーシャル表示の際の電源電圧の制御等を、ソフトウェアにより行うことが可能となる。
なお図2A〜図2Dでは、キャパシタCPの一端に２つのスイッチング素子SW11A、SW11Bが接続されているが、図3A、図3Bに示すように３つのスイッチング素子SW11A、SW11B、SW11Cを接続したり、４つ以上のスイッチング素子を接続してもよい。
また図3C、図3Dに示すようにキャパシタCPの両端の各々に複数のスイッチング素子を接続してもよい。
また図2A〜図2D、図3A〜図3Dでは、負方向昇圧の場合を例にとり説明したが、正方向昇圧や降圧の場合にも本実施例は適用できる。そして降圧動作を行う場合には第１の制御信号は降圧比制御信号になる。
2.液晶表示装置の例
次に本実施例の電源回路を含む液晶表示装置の例について説明する。図４に本実施例の電源回路50を含む液晶表示装置の全体ブロック図の例を示す。電源回路50からの電源電圧は、走査ドライバ54〜57及びデータドライバ58〜61を含む駆動回路52に供給される。駆動回路52は、これらの電源電圧に基づいて走査信号、データ信号を生成し、パネル62に出力する。パネル62は、走査信号が入力される走査線、データ信号が入力されるデータ線、これらの走査線及び信号線により駆動される液晶素子を有する。
図４の液晶表示装置では、マルチライン駆動法（MLS駆動法、例えば特願平４−84007号公報、特開平５−46127号公報、特開平６−130910号公報を参照）により液晶を駆動している。MLS駆動法では、複数の走査線が同時に選択され、これにより走査線の駆動電圧を低くできる。電源回路50は、この走査線の駆動電圧を生成するためのVH（正極性の高電位）、VL（負極性の高電位）を走査ドライバ54〜57に供給している。そしてVDD、VSSからこれらのVH、VLを生成するために、図2A〜図3Dで説明した手法による電圧変換を行っている。
図5Aに、４ライン同時選択のMLS駆動法におけるデューティ比（フレーム周期に対する走査信号の選択期間の割合）と最適昇圧比RBOとの関係を示し、図5Bに電位関係図を示す。デューティ比1/Nが決まると、最適なコントラストを得る最適の昇圧比RBOが一意的に決まる。ここでRBO＝（VH−VC）／（V3−VC）＝（VH−VC）／（VDD−VSS）＝（VC−VL）／（VDD−VSS）の関係が成り立つ。従って例えばデューティ比が1/120の場合には最適昇圧比RB0は2.74となるため、電源回路の昇圧比RBを３倍にすることが望ましい。同様にデューティ比が1/160、1/200、1/240、1/320、1/480となった場合には、これに応じて昇圧比も、４倍、４倍、４倍、５倍、６倍に変化させることが望ましい。
ところがデューティ比の変化に伴い昇圧比を変化させないと、例えばデューティ比1/480用の６倍昇圧の電源回路によりデューティ比1/120の駆動を行った場合に、実際は３倍昇圧で十分なのに６倍昇圧で液晶を駆動することになる。このため、電源回路自身が無駄な電力を消費することになり、液晶表示装置や電子機器の消費電力が増加し、電池寿命の短縮化等の問題を招く。
一方、図1C、図1Dで説明した手法を用いて、デューティ比の変化に伴い昇圧比RBを変化させると、表示特性の劣化やチップ面積の増大化等の種々の問題が生じる。
これに対して本実施例では、表示特性の劣化やチップ面積の増大化を最小限に抑えながら、昇圧比RBを可変に制御できる。従って、デューティ比の変化に伴い、各デューティ比に応じた適切な昇圧比になるようにRBを制御できる。
特に本実施例の電源回路は、図６に示すように、Ｎ本の走査線の中のＫ本を選択の対象とし他の（Ｎ−Ｋ）本を選択の対象から除外するパーシャル表示を行う場合に有効である。図６では、表示制御信号（第２の制御信号）DOFF0はインアクティブとなりDOFF1〜DOFF3はアクティブになっている。これにより走査ドライバ54は通常の走査信号を出力する一方で、走査ドライバ55〜57の出力は例えばVC（図5B参照）に固定される。これによりパネル62の画面を、画像表示に使用するエリア64と画像表示に使用しないエリア66に区画することができ、パーシャル表示が可能になる。
そしてこのようなパーシャル表示を行った場合には、デューティ比が1/Nから1/Kに変化するため、図5Aから明らかなように昇圧比RBも変化させることが望ましい。そこで本実施例では、昇圧制御信号（第１の制御信号）STP0〜STP2を変化させて、VH、VLのレベルを変化させている。これにより電源回路50は、デューティ比（パーシャル表示するエリアの面積）に応じた最適なVH、VLを走査ドライバ54〜57に供給でき、パーシャル表示の際の無駄な電力の消費を格段に低減できる。特に本実施例では、昇圧制御信号STP0〜STP2及び表示制御信号DOFF0〜DOFF7の両方を、例えばCPU上で動作するソフトウェアによりデジタル的に制御できるため、パーシャル表示に必要な制御のほとんど全てをソフトウェアにより実現できるという利点がある。
なおDOFF4、DOFF5、DOFF6又はDOFF7がアクティブになると、データドライバ58、59、60又は61の出力が例えばVCに固定される。これによりデータ線方向に境界を持つパーシャル表示が可能となる。
またパーシャル表示の実施形態としては、例えば図7A、図7B、図7Cに示すような種々の形態を考えることができる。図7Aでは、パネル62の中間付近に、画像表示に使用するエリア64が設定され、図7Bでは、画像表示に使用するエリア64が２つに分割されている。また図7Cでは、走査ドライバ側のみならずデータドライバ側の表示制御信号DOFF4〜DOFF7も制御して、走査線方向の境界及びデータ線方向の境界の両方を持つパーシャル表示が行われている。
3.電源回路の詳細
次に本実施例の電源回路の詳細について説明する。図８に示すように本実施例の電源回路50はスイッチング信号生成回路70とチャージポンプ部72を含む。
スイッチング信号生成回路70は、入力電位VDD、VSS、クロック信号CLK、昇圧制御信号STP0〜STP2及びチャージポンプ部72からのVLに基づいて、種々のスイッチング信号XBB、AB、AVL、BVL、XBVL、BVLX34、XBVLX567、BVLX35、BVLX46、XBVLX7を生成し、チャージポンプ部72に出力する。この場合、これらのスイッチング信号は、図2A〜図3Dで説明した原理に基づき生成される。
チャージポンプ部72は、複数のチャージポンプ回路を含み、スイッチング信号生成回路70からのスイッチング信号に基づきVH、VL、V2、−V2、−V3を生成し、走査ドライバやデータドライバに出力する。そして本実施例では、昇圧制御信号STP0〜STP2に基づいて昇圧比が変化し、VH、VLのレベルが変化することになる。
次に本実施例の昇圧原理について説明する。図9Aは、７倍昇圧（以下、適宜X7と表す）の昇圧原理を示すものであり、同様に図9B、図10A、図10B、図10Cは、各々、６倍昇圧（X6）、５倍昇圧（X5）、４倍昇圧（X4）、３倍昇圧（X3）の昇圧原理を示すものである。本実施例では、STP0〜STP2を制御することで、昇圧比を７倍〜３倍の範囲で制御できる。
図9Aの７倍昇圧（X7）について説明する。キャパシタCP2は、タイミングＢ（チャージ期間）ではVDD、VSSに、タイミングＡ（ポンプ期間）ではVSS、VE2に接続される。これによりVSSを基準とする負方向１倍昇圧（VDDを基準とする場合には負方向２倍昇圧）の電位VE2が生成される。またキャパシタCP4は、タイミングＢではVDD、VE2に、タイミングＡではVE2、VE4に接続される。これにより負方向３倍昇圧の電位VE4が生成される。またキャパシタCPVLは、タイミングＢではVDD、VE4に、タイミングＡではVE4、VLに接続される。これにより負方向７倍昇圧の電位VLが生成される。またCPVHは、タイミングＢではVH、VSSに、タイミングＡではVSS、VLに接続される。これにより正方向７倍昇圧の電位VHが生成される。なおキャパシタCB2、CB4、CBVL、CBVHは、各々、CP2、CP4、CPVL、CPVHに対応する、電圧を保持するためのキャパシタである。
図9Bの６倍昇圧（X6）では、CPVLに接続される電位が図9Aと異なっている。即ちタイミングＢにおいてCPVLは、図9AではＥに示すようにVDD、VE4に接続されるのに対して、図9BではＦに示すようにVSS、VE4に接続される。VSSはVDDに比べてVDD−VSSだけ電位が低いため、図9Aで７倍昇圧であったものが、図9BではVDD−VSS分だけ昇圧比が下がり６倍昇圧になる。そしてCPVLの一端に接続される電位のVDDからVSSへの変更は、図2A〜図3Dで説明した手法により行われることになる。
図10Aの５倍昇圧（X5）では、図9AのＥと異なり、タイミングＢにおいてCPVLはＧに示すようにVE2、VE4に接続される。これにより昇圧比を更に下げることができる。また図10Bの４倍昇圧（X4）では、タイミングＢにおいてCP4、CPVLは、各々、Ｈ、Ｉに示すようにVSS、VE2間、VSS、VE4間に接続される。更に図10Cの３倍昇圧（X3）では、タイミングＢにおいてCP4、CPVLが、各々、Ｊ、Ｋに示すようにVSS、VE2間、VE2、VE4間に接続される。
本実施例では、以上のような昇圧原理により電源回路の昇圧比を７倍〜３倍の範囲で可変に制御している。
次に図11A〜図15Bを用いて本実施例のスイッチング素子の具体的な動作について説明する。
図11A、図11Bは、７倍昇圧（X7）でのスイッチング素子の動作を説明するための図である。図2A〜図3Dと同様に、図中の丸印は、これにより囲まれるスイッチング素子がオン、オフ制御されることを示し、図中の二重丸印は、これにより囲まれるスイッチング素子が常にオフになることを示す。図11A、図11Bでは、スイッチング素子SW567及びSW7がオン、オフ制御され、SW34、SW35及びSW46が常にオフになっている。これによりタイミングＢにおいてCP4にはVDDからI1の経路で電荷が蓄積されることになる。一方、CPVLにはVDDからI2の経路で電荷が蓄積されることになる。即ち図9Aで既に説明したように、タイミングＢにおいてCP4はVDD、VE2により充電され、CPVLはVDD、VE4により充電されることになる。
なお、SW567の表記の中の"567"は、５、６、７倍昇圧時にオン、オフ制御され、それ以外の時にはオフになることを示す。従ってSW34は３、４倍昇圧時に、SW7は７倍昇圧時に、SW46は４、６倍昇圧時に、SW35は３、５倍昇圧時にオン、オフ制御され、それら以外の時にはオフになる。
６倍昇圧時（X6）においては、図12A、図12Bに示すように、SW567、SW46がオン、オフ制御され、SW34、SW7、SW35が常にオフになる。これによりCP4、CPVLには、各々、VDD、VSSからI3、I4の経路で電荷が蓄積されることになる。即ち図11A、図11Bと比較して、CPVLへの経路がI2からI4に変更されている。
５倍昇圧時（X5）においては、図13A、図13Bに示すように、SW567、SW35がオン、オフ制御され、SW34、SW7、SW46が常にオフになる。これによりCP4、CPVLには、各々、VDD、VE2からI5、I6の経路で電荷が蓄積されることになる。即ち図11A、図11Bと比較して、CPVLへの経路がI2からI6に変更されている。
４倍昇圧時（X4）においては、図14A、図14Bに示すように、SW34、SW46がオン、オフ制御され、SW567、SW7、SW35が常にオフになる。これによりCP4、CPVLには、各々、VSSからI7、I8の経路で電荷が蓄積されることになる。即ち図11A、図11Bと比較して、CP4、CPVLへの経路がI1、I2からI7、I8に変更されている。
３倍昇圧時（X3）においては、図15A、図15Bに示すように、SW34、SW35がオン、オフ制御され、SW567、SW7、SW46が常にオフになる。これによりCP4、CPVLには、各々、VSS、VE2からI9、I10の経路で電荷が蓄積されることになる。即ち図11A、図11Bと比較して、CP4、CPVLへの経路がI1、I2からI9、I10に変更されている。
以上のように、本実施例では、他端が異なる電位VDD、VSSに接続されるSW567及びSW34を、CP4の一端に接続する。そして要求される昇圧比に応じて、オン、オフ制御されるスイッチング素子を切り替える。即ち５、６、７倍昇圧の時にはSW567を、３、４倍昇圧の時にはSW34をオン、オフ制御する。同様に、他端が異なる電位VDD、VSS、VE2に接続されるSW7、SW46及びSW35を、CPVLの一端に接続する。そして７倍昇圧の時にはSW7を、４、６倍昇圧の時はSW46を、３、５倍昇圧の時にはSW35をオン、オフ制御する。このようにすることで、表示特性の劣化、チップ面積の増大化を最小限に抑えながら昇圧化を可変に制御できるようになる。
図16に、本実施例の電源回路をCMOSトランジスタを用いて実現した例を示す。スイッチングトランジスタ80、82、84、86、88が、各々、図11A〜図15BのSW567、SW34、SW7、SW46、SW35に相当する。図16では、VDD、VHにソースが接続されるトランジスタ以外は全てＮ型のトランジスタとなっている。
なお図16において点線89の上の部分の回路は、電源回路が形成されるICの外付け部品になる。
また図16では、移動度の大きいＮ型トランジスタを使用し且つ基板バイアス効果によるしきい値電圧の上昇を防ぐために、分離されたＰウェルを有するＮ基板構造を採用している。例えばＰ基板構造を採用する場合には図17に示すように回路構成とすればよい。図17の場合には、正方向の昇圧によりVE2、VE4、VHを順次生成し、生成されたVHを負方向に昇圧することでVLを得ている。
さて図16において、各スイッチングトランジスタのゲートに入力されるスイッチング信号の表記の意味は以下のようになっている。
但し、上記のＡアクティブ、Ｂアクティブとは、各々、タイミングＡ、タイミングＢでスイッチング信号がアクティブになることを示す。また振幅Ｂ、VLとは、各々、振幅がVDD−VSS、VDD−VLであることを表す。
これらのスイッチング信号を生成するスイッチング信号生成回路70（図８参照）の構成例を図18に示す。また７、６、５、４、３倍昇圧時のスイッチング信号の波形例を、各々、図19、図20、図21、図22、図23に示す。
図18に示すように、このスイッチング信号生成回路は、基本スイッチング信号Ａ、Ｂを生成する基本スイッチング信号生成回路90と、昇圧制御信号STP0〜STP2をデコードして、信号ML34、ML567、ML35、ML46、ML7を出力するデコーダ96と、出力回路98とを含む。
基本スイッチング信号生成回路90はディレイ部92、94を含み、クロック信号CLKに基づいて、図19に示すようなノンオーバーラップの基本スイッチング信号Ａ、Ｂを生成する。信号ＡはタイミングＡでアクティブになり信号ＢはタイミングＢでアクティブになる。
デコーダ96は昇圧制御信号STP0〜STP2をデコードし、STP0〜STP2が３、４、５、６、７倍昇圧を指定するものである場合に、各々、信号XML3、XML4、XML5、XML6、XML7をアクティブにする。デコーダ96はこれらのXML3〜XML7を更にデコードし、３、４倍昇圧、５、６、７倍昇圧、３、５倍昇圧、４、６倍昇圧、７倍昇圧の場合に、各々、信号ML34、ML567、ML35、ML46、ML7をアクティブにする。
出力回路98は、基本スイッチング信号Ａ、Ｂ及びデコーダ96の出力信号ML34〜ML7を受け、オン、オフ制御するスイッチング素子に対しては、基本スイッチング信号Ａ、Ｂに基づき生成されたスイッチング信号を出力し、オン、オフ制御しないスイッチング素子に対しては、電位VDD又はVLに固定されたスイッチング信号を出力する。
なお出力回路98は、図24にその構成を示すレベルシフタ99−１〜99−７を含んでいる。そしてこれらのレベルシフタ99−１〜99−７は、基本スイッチング信号Ａ、Ｂの振幅を、基準電位VDD及びチャージポンプ電位VLに基づいて変換する。
例えば７倍昇圧時においては図19に示すように、スイッチング信号BVLX34、BVLX35、BVLX46は電位VLに固定され、スイッチング信号AVL等は基本スイッチング信号Ａ又はＢの振幅をレベルシフタにより８倍に変換することにより得られる。
また６倍昇圧時においては図20に示すように、スイッチング信号BVLX34、BVLX35は電位VLに、XBVLX7は電位VDDに固定され、スイッチング信号AVL等は基本スイッチング信号Ａ又はＢの振幅をレベルシフタにより７倍に変換することにより得られる。
また５倍昇圧時においては図21に示すように、スイッチング信号BVLX34、BVLX46は電位VLに、XBVLX7は電位VDDに固定され、スイッチング信号AVL等は基本スイッチング信号Ａ又はＢの振幅をレベルシフタにより６倍に変換することにより得られる。
また４倍昇圧時においては図22に示すように、スイッチング信号BVLX35は電位VLに、XBVLX567、XBVLX7は電位VDDに固定され、スイッチング信号AVL等は基本スイッチング信号Ａ又はＢの振幅をレベルシフタにより５倍に変換することにより得られる。
また３倍昇圧時においては図23に示すように、スイッチング信号BVLX46は電位VLに、XBVLX567、XBVLX7は電位VDDに固定され、スイッチング信号AVL等は基本スイッチング信号Ａ又はＢの振幅をレベルシフタにより４倍に変換することにより得られる。
以上に説明したようなスイッチング信号を、昇圧制御信号STP0〜STP2に基づいてスイッチング信号生成回路が生成することで、表示品質の劣化、チップ面積の増大化を最小限に抑えながら、昇圧比を可変に制御することが可能となる。これにより電源回路の自己消費電力の低減化、電池の長寿命化、デューティ比に応じた昇圧比の設定、低消費電力のパーシャル表示の実現などが可能となる。
（実施例２）
実施例２は、スイッチングトランジスタがオフとなる期間でのスイッチング信号の電位を適正な電位に設定して、電源回路の自己消費電力の低減化を図る実施例である。
図25に示すように、実施例２の電源回路50はスイッチング信号生成回路110とチャージポンプ部112を含む。そして図８と異なり、チャージポンプ部112からスイッチング信号生成回路110に対して、電位VLのみならず電位VE2、VE4も帰還される。スイッチング信号生成回路110は、これらのVL、VE2、VE4（チャージポンプ電位）やVDD、VSS（基準電位）に基づいて、オフ期間でのスイッチング信号の電位を生成することになる。
図26に、通常のチャージポンプ方式によりVH、VLを得る回路の例を示し、図27に、この回路において各スイッチングトランジスタに与えられるスイッチング信号の波形例を示す。この回路では信号AB、XBBが与えられるスイッチングトランジスタ202、204以外のスイッチングトランジスタには、信号AVL、BVL又はXBVLが与えられる。これらの信号AVL、BVL、XBVLは図27に示すように、高電位側がVDD、低電位側がVLで振幅が７（VDD−VSS）の信号となっている。例えば図26のスイッチングトランジスタ206を例にとると、図28Aに示すように、オン期間にVDD、オフ期間にVLとなるスイッチング信号AVLがゲートに対して与えられている。
しかしながら、スイッチングトランジスタ206がオフする条件はVGS（ゲート・ソース電圧）＜VTH（しきい値電圧）であるため、オフ期間でのAVLの電位は、少なくともVSS＋VTH（スイッチングトランジスタ206のしきい値電圧）よりも低ければ十分である。従って、オフ期間にAVLの電位がVLになりゲート・ソース間に余分な電圧が印加される図28Aの手法は、電力の無駄な消費を招く。
即ちCMOSトランジスタの回路の消費電力Ｐは、信号のクロック周波数ｆ、ゲート容量や配線容量などの寄生容量Ｃ、信号の振幅Ｖにより主に支配され、Ｐ＝fCV2と表せる。従って、オフ期間に振幅Ｖが７（VDD−VSS）となる図28Aの手法は、電力を無駄に消費していることになる。特に、チャージポンプ方式の電源回路においては出力インピーダンスを低くすべくスイッチングトランジスタのオン抵抗を低くする必要がある。このため例えばチャネル長Ｌが４μｍ、チャネル幅Ｗが数十mmというような巨大なサイズのスイッチングトランジスタが用いられ、スイッチングトランジスタのゲート容量が大きい。従って、ゲートを駆動する信号の振幅が大きい図28Aの手法では、ゲート容量に起因する電力消費が非常に大きくなってしまう。
実施例２は、このような課題を解決するためになされたものであり、図29にその構成例を示し、図30に、各スイッチングトランジスタに与えられるスイッチング信号の波形例を示す。
図26と図29の違いは、図26では、202、204を除く全てのスイッチングトランジスタに対してVDD−VL＝７（VDD−VSS）の振幅を持つスイッチング信号AVL、BVL又はXBVLが与えられるのに対して、図29では、各スイッチングトランジスタに対して各々のスイッチングトランジスタに最適な振幅を持つスイッチング信号が与えられる点にある。
例えばスイッチングトランジスタ120に対しては、図30に示すように（VDD−VSS）の振幅を持つスイッチング信号AVCが与えられる。
またスイッチングトランジスタ122、124、126に対してはVDD−VE2＝２（VDD−VSS）の振幅を持つ信号AVE2又はBVE2が与えられる。
またスイッチングトランジスタ128、130、132、134に対してはVDD−VE4＝４（VDD−VSS）の振幅を持つ信号AVE4又はBVE4が与えられる。
またスイッチングトランジスタ136、138、140、142、144、146に対してはVDD−VL＝７（VDD−VSS）の振幅を持つ信号AVL又はBVL又はXBVLが与えられる。
即ち図28Bに示すように、スイッチングトランジスタ120に対しては、オン期間にVDD、オフ期間にVSSとなるスイッチング信号AVCがゲートに対して与えられる。即ちオフ期間でのスイッチング信号の電位が、スイッチングトランジスタ120のソースに供給される電位VSSと等しくなっている。
またスイッチングトランジスタ122、124に対しては、図28Cに示すように、オン期間にVDD、オフ期間にVE2となるスイッチング信号BVE2、AVE2がゲートに対して与えられる。即ちオフ期間でのスイッチング信号の電位が、スイッチングトランジスタ122、124のソースに供給される電位VE2と等しくなっている。
以上のように本実施例では、オフ期間でのスイッチング信号の電位を、スイッチングトランジスタのソースに供給される電位に等しくしている。このようにすればVGS（ゲート・ソース電圧）＜VTH（しきい値）の条件が満たされるため、オフ期間においてスイッチングトランジスタを適正にオフできる。そして図28Aではオフ期間にゲート・ソース間に余分な電圧が印加され無駄な電力の消費を招いていたが、図28B、図28Cではオフ期間にスイッチングトランジスタをオフさせるのに必要最小限の電圧がゲート・ソース間に印加されるため、無駄な電力の消費を最小限に抑えることができる。これにより電源回路の自己消費電力を低減でき、この電源回路を使用する表示装置や電子機器の低消費電力化、電池の長寿命化等を図れる。
さて図29において、各スイッチングトランジスタのゲートに入力されるスイッチング信号の表記の意味は以下のようになっている。
但し振幅Ｂ、VCとは振幅がVDD−VSSであることを表し、振幅VE2、VE4、VLとは、各々、振幅がVDD−VE2、VDD−VE4、VDD−VLであることを表す。
これらのスイッチング信号を生成するスイッチング信号生成回路110（図25参照）の構成例を図31に示す。図31に示すように、このスイッチング信号生成回路は、基本スイッチング信号Ａ、Ｂを生成する基本スイッチング信号生成回路150と、レベルシフタ160−１〜160−６を含む。
レベルシフタ160−１、160−２は、基本スイッチング信号Ａ、Ｂの振幅を、基準電位VDDとチャージポンプ電位VE2に基づいて変換し、スイッチング信号AVE2、BVE2を出力する。
レベルシフタ160−３、160−４は、基本スイッチング信号Ａ、Ｂの振幅を、基準電位VDDと上記VE2とは異なるチャージポンプ電位VE4に基づいて変換し、AVE4、BVE4を出力する。
レベルシフタ160−５、160−６は、基本スイッチング信号Ａ、Ｂの振幅を、基準電位VDDと上記VE2及び上記VE4とは異なるチャージポンプ電位VLに基づいて変換し、AVL、BVL、XBVLを出力する。
このように本実施例の１つの特徴は、複数のチャージポンプ回路からのチャージポンプ電位VE2、VE4、VLの中から、スイッチング信号のオフ期間に使用するのに適切な電位を選択し、スイッチング信号AVE2等を生成している点にある。即ち最終的な昇圧電位VLの生成の際に得られるVE2、VE4の存在に着目し、これらのVE2、VE4をスイッチング信号のオフ期間の電位として有効利用している点にある。
なお本実施例では、スイッチングトランジスタのオン期間でのスイッチング信号の電位はVDDとなっている。これはオン期間においてはゲート・ソース間電圧が大きいほどトランジスタの電流供給能力が大きくなるからである。但し低消費電力化を優先する場合には、オン期間でのスイッチング信号の電位も低くする等の制御を行うことが望ましい。
（実施例３）
実施例３は、実施例１、２を組み合わせたものであり、図32にその構成例を示す。ここで各スイッチングトランジスタのゲートに入力されるスイッチング信号の表記の意味は以下のようになっている。
図16の実施例１では、一部以外の全てのスイッチングトランジスタに対してVDD−VLの振幅を持つスイッチング信号が与えられていた。これに対して、図32では、スイッチングトランジスタ168に対してはVDD−VSSの振幅を持つスイッチング信号AVCが与えられている。同様に、スイッチングトランジスタ170、172、174、176に対しては、VDD−VE2の振幅を持つスイッチング信号BLE2、AVE2、BVE2X34、AVE2が、スイッチングトランジスタ178、180、182、184、186に対しては、VDD−VE4の振幅を持つスイッチング信号BVE4、AVE4、BVE4X35、AVE4、AVE4が与えられる。これにより、実施例２で説明したように、電源回路自身が消費する無駄な電力を低減できる。そして実施例３では、これに加えて、デューティ比に応じた昇圧比の設定ができるため、電源回路の自己消費電力を更に低減化できる。
図33に実施例３のスイッチング信号生成回路の構成例を示す。このスイッチング信号生成回路は、基本スイッチング信号生成回路200、デコーダ210、出力回路212を含む。図18の実施例１のスイッチング信号生成回路との大きな相違点は、図33では、出力回路212に対してチャージポンプ電位VE2、VE4、VLが入力されている点である。これにより出力回路212内の各レベルシフタ220−１〜220−11は、オフ期間の電位がスイッチングトランジスタのソースに供給される電位と等しくなるようなスイッチング信号を生成することが可能となる。これにより、実施例２で説明したように、オフ期間にゲート・ソース間に余分な電圧が印加されることが防止され、電源回路の自己消費電力を低減できる。
（実施例４）
実施例４は、実施例１、２、３の電源回路や表示装置を利用した電子機器に関する実施例であり、図34にその構成例を示す。
図34の電子機器は、CPU（MPU）400、クロック発生回路410、メモり（ROM、RAM）420、実施例１、２、３の電源回路430、画像処理回路（表示コントローラ）440、駆動回路450及びパネル460を含む。画像処理回路440は、CPU400からの指示、クロック発生回路410からのクロック信号、メモリ420からの画像情報等に基づいて、画像表示のために必要な各種の処理を行う。このような処理としては電源回路430や駆動回路450を制御する処理、ガンマ補正のための処理等が考えられる。駆動回路450は、走査ドライバ、データドライバ等を含みパネル460の駆動を行う。電源回路430は、上述の各回路に電源を供給する。
昇圧制御信号（第１の制御信号）、表示制御信号（第２の制御信号）の設定は、例えばCPU400（中央制御手段）上で動作するソフトウェアにより行われる。そしてこれらの制御信号は、CPU400が直接に、或いはCPU400の指示を受けた画像処理回路400が電源回路430に対して出力することになる。
このような構成の電子機器としては、携帯電話（セルラーフォン）、PHS、ページャ、プリンタ、オーディオ機器、電子手帳、電子卓上計算機、POS端末、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、パーソナルコンピュータ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置などを挙げることができる。
例えば図35Aは携帯電話の通常使用時の外観を示し、図35Bは携帯電話を携帯用端末として使用する場合の概観を示す。
携帯電話は、画面1000および画面1010と、アンテナ1100と、タッチキー1200及びマイク1300が設けられる操作パネル1400とを有する。画面1000および画面1010は、一つの液晶パネルにより構成される。
図35A、図35Bから明らかなように、通常の使用時では、画面1010は操作パネル1400の下に隠れている。したがって、通常使用時においては、画面1010は、表示制御信号（図６のDOFF0〜DOFF7）を用いて表示オフモードに設定されている。
そして、携帯用端末として使用する場合には、図35Bに示すように、操作パネル1400が下側に折り返され、画面1010が現れる。この状態では、画面1010についての表示オフモードは解除されており、したがって、画面1000および画面1010を用いた多彩な画像表示が可能となる。
図36A、図36Bは、携帯用電子辞書の使用態様を示す図である。
携帯用電子辞書1500は、通常は、図36Aのような形態で使用され、このときは、画面1510を用いて所望の表示がなされる。
そして、画面1510では表示エリアが足りない場合には、図36Bに示すように、画面1520が上側に押し出され、表示エリアが拡大される。図36Aの状態では、画面1520は、本体内部に隠れて見えないため表示制御信号を用いて表示オフモードに設定されている。
図37A、図37Bは、携帯型電子翻訳機の使用状態を示す図である。
携帯型電子翻訳機1700の画面1710には、図37Aに示されるように、翻訳するべき英単語が示されている。そして、図37Bに示すように、カバー1720をスライドさせると、その英単語の日本語訳が画面1730に表示される。画面のうちの、カバー1720の下に隠れて見えない部分は、表示オフモードに設定されている。なお図37A、図37Bでは、カバー1720が左右方向にスライド可能になっているが、上下方向にスライド可能にしてもよい。
図38の携帯電話では、待機時において、表示パネルの表示画面を、エリア「Ａ」とエリア「Ｂ」に区分し、エリア「Ａ」にアイコン等の簡単な画像を表示し、エリア「Ｂ」は表示オフモードにする。
以上の電子機器では、表示に寄与しないエリアを部分的に表示オフモードとすることにより、極めて低い消費電力で所望の画像表示を行うことができる。そしてこの表示オフモードの際に、デューティ比に合うように昇圧比を変更することで、無駄な電力の消費を防止でき、電子機器全体の低消費電力化を図れる。
なお、本発明は上記実施例１、２、３、４に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
例えば本発明の電源回路には複数のチャージポンプ回路を含めることが特に望ましいが、１つのみとすることも可能である。また本発明は昇圧による電圧変換に適用することが特に望ましいが、降圧による電圧変換に適用することもできる。
また本発明の電源回路は表示装置の電源として使用することが特に望ましいが、それ以外の用途にも使用できる。
また本発明の電源回路は、液晶素子を用いた表示装置に用いることが特に望ましいが、これに限らず、EL（エレクトロ・ルミネッセンス）、VFD（蛍光表示管）等、本発明の要旨の範囲内で種々の表示素子を用いた表示装置に適用できる。
また本実施例ではMLS駆動法の液晶表示装置に本発明を適用した場合について説明したが、APT法（IEEE TRANSACTIONS OF ELECTRON DEVICE,VOL,ED−21,No2,REBRUARY 1974 P146−155"SCANNING LIMITATIONS OF LIQUID−CRYSTAL DISPLAYS"P.ALT,P.PLESHKO、ALT＆PLESHKO TECHNIC）や、Smart Addressing（LCD International'95,日経BP社主催の液晶ディスプレイ・セミナー,C−４講演番号（１），鳥取三洋電気，松下氏）等、種々の駆動法を用いた液晶表示装置に適用できる。
本発明は電源回路、表示装置及び電子機器に関する。
［背景技術］
近年、携帯電話やページャ等の携帯用電子機器の分野では、小型化、軽量化の他に、電池を交換をしないで表示できる時間の延長の要求が高まっている。従って、携帯用電子機器に搭載される表示装置には、低消費電力であることが厳しく求められる。
本発明者は、表示装置の１つである液晶表示装置について、消費電力低減の観点から種々の検討を行った。
その結果、従来の液晶表示装置では、電源電圧を供給する電源回路自身が消費する電力が非常に大きく、液晶表示装置の消費電力の例えば1/3程度が電源回路自身の消費電力であることが判明した。
本発明は以上のような技術的課題を解決するためになされたものであり、その目的とするところは、電源回路自身の消費電力を低減し、これによりこの電源回路を用いる表示装置、電子機器の消費電力を低減することにある。
［発明の開示］
上記課題を解決するために本発明は、電圧変換を行い、変換された電圧を電源電圧として供給する電源回路であって、第１のキャパシタ、第２のキャパシタ、所与の電圧に基づき前記第１のキャパシタに電荷を蓄積するための第１のスイッチング手段及び前記第１のキャパシタに蓄積された電荷を前記第２のキャパシタに転送するための第２のスイッチング手段とを有する少なくとも１つのチャージポンプ回路と、前記第１、第２のスイッチング手段を制御するための複数のスイッチング信号を生成するスイッチング信号生成回路とを含み、前記第１のスイッチング手段が、一端が互いに異なる電位に電気的に接続され他端が前記第１のキャパシタの少なくとも一端に電気的に接続される複数のスイッチング素子を含み、前記スイッチング信号生成回路が、昇圧比及び降圧比の少なくとも一方を制御するための少なくとも１つの所与の第１の制御信号を受け、前記複数のスイッチング素子の中で該第１の制御信号に基づき特定される１つのスイッチング素子をオン、オフ制御し他のスイッチング素子をオフするスイッチング信号を生成することを特徴とする。
本発明によれば、例えば、第１のスイッチング手段が、一端が第１、第２、第３の電位に接続される第１、第２、第３のスイッチング素子を含み、第１の制御信号が第１の昇圧比（或いは降圧比）を設定するものであった場合には、第１のスイッチング素子がオン、オフ制御され、第２、第３のスイッチング素子はオフされる。これにより第１のキャパシタは第１の電位に基づき充電されることになる。一方、第１の制御信号が第２の昇圧比を設定するものであった場合には、第２のスイッチング素子がオン、オフ制御され、第１、第３のスイッチング素子はオフされる。これにより第１のキャパシタは第２の電位に基づき充電されることになるため、第１の電位を用いて電圧変換を行った場合とは異なる変換電圧を得ることができる。同様に第１の制御信号が第３の昇圧比を設定するものであった場合には、第１のキャパシタは第３の電位に基づき充電されることになるため、第１、第２の電位を用いて電圧変換を行った場合とは異なる変換電圧を得ることができる。このように本発明によれば、第１の制御信号に基づき、昇圧比や降圧比を可変に制御できる。しかも本発明には、新たなスイッチング素子の追加に伴う電源回路の出力インピーダンスの増加や回路の大規模化などの事態を有効に防止しながら、昇圧比や降圧比を可変に制御できるという利点がある。
なお複数のスイッチング素子は第１のキャパシタの少なくとも一端に接続されていればよく、第１のキャパシタの両端に複数のスイッチング素子を接続する構成も本発明に含まれる。
また本発明は、前記スイッチング信号生成回路が、基本スイッチング信号を生成する回路と、前記第１の制御信号をデコードするデコーダと、前記基本スイッチング信号及び前記デコーダの出力を受け、オン、オフ制御するスイッチング素子に対しては前記基本スイッチング信号に基づき生成されたスイッチング信号を出力し、オン、オフ制御しないスイッチング素子に対しては所与の電位に固定されたスイッチング信号を出力する出力回路とを含むことを特徴とする。このようにすることで、１つのスイッチング素子をオン、オフ制御し他のスイッチング素子をオフするスイッチング信号を簡易に生成することが可能となる。しかもデコーダ内の配線等を変更するだけで、種々の形態のスイッチング信号を生成できるという利点もある。
また本発明は、前記出力回路が、前記基本スイッチング信号の振幅を、基準電位及び前記チャージポンプ回路からのチャージポンプ電位に基づいて変換するレベルシフタを含むことを特徴とする。このようにすることで、スイッチング素子をオン、オフ制御するのに必要な振幅を持つスイッチング信号を生成できる。
また本発明は、前記スイッチング信号生成回路が、基準電位及び前記チャージポンプ回路からのチャージポンプ電位を受け、前記第１、第２のスイッチング手段が含むスイッチングトランジスタに出力されるスイッチング信号のオフ期間での電位を、スイッチングトランジスタのソースに供給される前記基準電位及び前記チャージポンプ電位のいずれかの電位に設定することを特徴とする。このようにすることで、オフ期間においてスイッチングトランジスタを適切にオフできると共に、無駄な電力の消費を防止できる。
また本発明に係る表示装置は上記のいずれかの電源回路と、該電源回路からの電源電圧に基づいて、走査信号、データ信号を出力する駆動回路と、前記走査信号が入力される走査線、前記データ信号が入力されるデータ線及び該走査線及び該データ線により駆動される表示素子を有するパネルとを含み、前記パネルのデューティ比に応じて前記第１の制御信号を変化させ昇圧比及び降圧比の少なくとも一方を変化させることを特徴とする。このようにすれば、デューティ比に合わせて昇圧比、降圧比を制御できるため、無駄な電力の消費を効果的に低減できる。
また本発明に係る表示装置は、Ｎ本の前記走査線の中のＫ（Ｎ＜Ｋ）本を選択の対象とし他の（Ｎ−Ｋ）本を選択の対象から除外するパーシャル表示を所与の第２の制御信号に基づいて行うと共に、該パーシャル表示の際に、選択する走査線の数に応じて前記第１の制御信号を変化させ昇圧比及び降圧比の少なくとも一方を変化させることを特徴とする。このようにすれば、表示エリアと非表示エリアとに画面を分けるパーシャル表示が可能になると共に、このパーシャル表示の際に無駄な電力が消費されるのを効果的に防止できる。
また本発明に係る電子機器は、上記の表示装置と、前記第１、第２の制御信号の設定のための処理を行う中央制御手段とを含むことを特徴とする。このようにすれば、電子機器が持つCPU、MPU等の中央制御手段上で、例えばソフトウェアにより第１、第２の制御信号を設定することが可能となる。
また本発明は、電圧変換を行い、変換された電圧を電源電圧として供給する電源回路であって、第１のキャパシタ、第２のキャパシタ、所与の電圧に基づき前記第１のキャパシタに電荷を蓄積するための第１のスイッチング手段及び前記第１のキャパシタに蓄積された電荷を前記第２のキャパシタに転送するための第２のスイッチング手段とを有する少なくとも１つのチャージポンプ回路と、前記第１、第２のスイッチング手段を制御するための複数のスイッチング信号を生成するスイッチング信号生成回路とを含み、前記スイッチング信号生成回路が、基準電位及び前記チャージポンプ回路からのチャージポンプ電位を受け、前記第１、第２のスイッチング手段が含むスイッチングトランジスタに出力されるスイッチング信号のオフ期間での電位を、スイッチングトランジスタのソースに供給される前記基準電位及び前記チャージポンプ電位のいずれかの電位に設定することを特徴とする。
本発明によれば、スイッチングトランジスタに入力されるスイッチング信号のオフ期間での電位が、そのスイッチングトランジスタのソースに供給される基準電位やソースに供給されるチャージポンプ電位と等しくなる。これによりスイッチングトランジスタを適切にオフできる。またスイッチング信号の振幅を小さくできるため、無駄な電力が消費されるのを効果的に防止できる。
また本発明は、前記スイッチング信号生成回路が、複数のチャージポンプ回路からの複数のチャージポンプ電位に基づいて、スイッチング信号のオフ期間での電位を設定することを特徴とする。このようにすれば、複数のチャージポンプ回路を用いて最終的な変換電圧を得る場合に、各々のチャージポンプ回路により生成された電位の有効利用を図ることができる。
また本発明は、前記スイッチング信号生成回路が、基本スイッチング信号を生成する回路と、該基本スイッチング信号の振幅を、前記基準電位及び前記チャージポンプ電位に基づいて変換するレベルシフタとを含むことを特徴とする。このようなレベルシフタを用いることで、スイッチングトランジスタをオン、オフ制御できると共にオフ期間における電位がソース供給電位に等しくなるスイッチング信号を、簡易に生成することが可能となる。
また本発明に係る表示装置は、上記の電源回路と、該電源回路からの電源電圧に基づいて、走査信号、データ信号を出力する駆動回路と、前記操作信号が入力される走査線、前記データ信号が入力されるデータ線及び該走査線及び該データ線により駆動される表示素子を有するパネルとを含むことを特徴とする。このようにすれば、消費電力の極めて低い表示装置を提供できる。
また本発明に係る電子機器は、上記の表示装置と、前記表示装置の表示制御のための処理を行う中央制御信号とを含むことを特徴とする。このようにすれば、例えば携帯電話、プリンター、パーソナルコンピュータ、ページャ、プロジェクタなどの電子機器において、装置の低消費電力化、電池の長寿命化を図ることができる。
【図面の簡単な説明】
図1A、図1Bは、チャージポンプ方式について説明するための図であり、図1C、図1Dは、昇圧比を可変にする種々の手法について説明するための図である。
図2A、図2B、図2C、図2Dは、実施例１の原理について説明するための図である。
図3A、図3B、図3C、図3Dも、実施例１の原理について説明するための図である。
図４は、液晶表示装置の構成例を示す図である。
図5A、図5Bは、デューティ比と昇圧比の関係について説明するための図である。
図６は、パーシャル表示について説明するための図である。
図7A、図7B、図7Cも、パーシャル表示について説明するための図である。
図８は、実施例１の全体構成を示す図である。
図9A、図9Bは、７倍、６倍の昇圧原理について説明するための図である。
図10A、図10B、図10Cは、５倍、４倍、３倍の昇圧原理について説明するための図である。
図11A、図11Bは、７倍昇圧時のスイッチング素子の具体的動作について説明するための図である。
図12A、図12Bは、６昇圧時のスイッチング素子の具体的動作について説明するための図である。
図13A、図13Bは、５倍昇圧時のスイッチング素子の具体的動作について説明するための図である。
図14A、図14Bは、４倍昇圧時のスイッチング素子の具体的動作について説明するための図である。
図15A、図15Bは、３倍昇圧時のスイッチング素子の具体的動作について説明するための図である。
図16は、実施例１のチャージポンプ部の具体的構成例を示す図である。
図17は、Ｐ基板を用いた場合のチャージポンプ部の具体的構成例を示す図である。
図18は、実施例１のスイッチング信号生成回路の構成例を示す図である。
図19は、７倍昇圧時のスイッチング信号の波形例を示す図である。
図20は、６倍昇圧時のスイッチング信号の波形例を示す図である。
図21は、５倍昇圧時のスイッチング信号の波形例を示す図である。
図22は、４倍昇圧時のスイッチング信号の波形例を示す図である。
図23は、３倍昇圧時のスイッチング信号の波形例を示す図である。
図24は、レベルシフタの構成例である。
図25は、実施例２の全体構成例を示す図である。
図26は、通常のチャージポンプ方式を用いた場合のチャージポンプ部の構成例である。
図27は、図26の回路のスイッチング信号の波形例を示す図である。
図28A、図28B、図28Cは、実施例２の原理を説明するための図である。
図29は、実施例２のチャージポンプ部の具体的構成例を示す図である。
図30は、実施例２のスイッチング信号の波形例を示す図である。
図31は、実施例２のスイッチング信号生成回路の構成例を示す図である。
図32は、実施例３のチャージポンプ部の具体的構成例を示す図である。
図33は、実施例３のスイッチング信号生成回路の構成例を示す図である。
図34は、実施例４の電子機器の構成例を示すブロック図である。
図35A、図35Bは、電子機器の１つである携帯電話の通常使用時、特殊使用時の正面図である。
図36A、図36Bは、電子機器の１つである携帯型電子辞書の斜視図である。
図37A、図37Bは、電子機器の１つである携帯型電子翻訳機の斜視図である。
図38は、電子機器の１つである携帯電話の外形を示す図である。
［発明を実施するための最良の形態］
以下、本発明の実施の形態について図面を用いて説明する。
（実施例１）
1.本実施例の原理
まず本実施例の原理について説明する。本実施例の電源回路ではチャージポンプ方式で電圧を変換している。このチャージポンプ方式についてまず説明する。
チャージポンプ方式では、図1Aに示すようにチャージ期間において、スイッチング素子SW11、SW12を含む第１のスイッチング部10（第１のスイッチング手段）が、端子14、16に与えられるVDD、VSSに基づきキャパシタCP（第１のキャパシタ）に電荷を蓄積する。そしてポンプ期間では図1Bに示すように、スイッチング素子SW21、SW22を含む第２のスイッチング部12（第２のスイッチング手段）が、CPに蓄積された電荷をキャパシタCB（第２のキャパシタ）に転送する。そして図1A、図1Bでは端子16が端子18に接続されているため、結局、VL＝VSS−VDDの電位が端子20に出力され、負方向の１倍昇圧（反転昇圧）が行われることになる（なお以下では、VSSを基準として昇圧比を規定することにする。例えばVDDを基準にした場合には図1A、図1Bは負方向の２倍昇圧になる）。
しかしながらこのチャージポンプ方式では、昇圧比RB（＝（VSS−VL）／（VDD−VSS））を可変に制御することが困難であるという課題がある。
例えば昇圧比RBを可変に制御する第１の手法として図1Cに示す手法が考えられる。この手法ではスイッチング素子SWSを有する電位切り替え部22を設け、このSWSをスイッチングし端子14に供給される電位VDD、VE1を切り替えることで、昇圧比RBを可変に制御する。
しかしながらこの手法では、VDD又はVE1とCPとの間に２つのスイッチング素子SWS、SW11が介在する。従って、SWS、SW11がスイッチングトランジスタである場合を例にとると、これらのスイッチングトランジスタのオン抵抗によりCPを充電する能力が低下し、電源回路の出力インピーダンスの増加を招く。そして出力インピーダンスが増加すると、負荷電流による電圧ドロップが大きくなり、電源回路を用いる液晶表示装置の表示特性の劣化を招く。逆に出力インピーダンスの増加を防ぐべく、SW11、SWSのトランジスタサイズを大きくすると、電源回路が形成されるICチップ面積が増大する。特にスイッチングトランジスタのサイズは、オン抵抗をなるべく小さくするために例えばチャネル長Ｌが４μｍ、チャネル幅Ｗが数十mm程度の巨大なサイズのものを用いる場合が多く、スイッチングトランジスタの占有面積はチップ面積の大部分を占めている。従ってスイッチングトランジスタのサイズの増加がチップ面積の増大化に与える影響は極めて大きく、このためSWS、SW11を直列に接続する図1Cの手法は現実的でない。
また昇圧比RBを可変に制御する第２の手法として図1Dに示す手法も考えられる。この手法では電源回路のIC26の外部において、外部配線32、34を変更し端子24に接続される端子を28又は30に切り替えることで、昇圧比RBを可変に制御する。
しかしながら、この手法では、RBを可変に制御するために外部配線32、34を変更する作業が必要になる。従って、CPU（MPU）上で動作するソフトウェアにより昇圧比RBを制御することはできないという問題がある。
そこで本実施例では以下に説明する手法を採用している。
即ち図2A、図2B、図2C、図2Dに示すように、第１のスイッチング部40に、一端が互いに異なる電位VDD、VE1に接続され他端がキャパシタCPの一端に接続される複数のスイッチング素子SW11A、SW11Bを設ける。なお第２のスイッチング部42の構成は図1A、図1Bと同様である。ここで図中の丸印は、これにより囲まれるスイッチング素子がオン、オフ制御されることを示し、図中の二重丸印は、これにより囲まれるスイッチング素子が常にオフになることを示す。
本実施例の特徴は、図2A〜図2Dに示すように、オン、オフ制御されるスイッチング素子と常にオフとなるスイッチング素子とを切り替えて、昇圧比RBを可変に制御する点にある。即ち図2A、図2BではSW11A（丸印）がオン、オフ制御され、SW11B（二重丸印）が常にオフになるのに対して、図2C、図2Dでは、SW11B（丸印）がオン、オフ制御され、SW11A（二重丸印）が常にオフになる。そして図2A、図2BではキャパシタCPがVDD、VSSにより充電されるのに対して、図2C、図2DではCPがVE1、VSSにより充電される。従って、図2A、図2Bにより得られるVLはVSS−VDDとなり、図2C、図2Dにより得られるVLはVSS−VE1となり、両者を異なるレベルにすることができる。即ち昇圧比RBを可変に制御できる。
ここでSW11A、SW11Bのどちらをオン、オフ制御するかは、所与の昇圧制御信号（第１の制御信号）に基づいて特定される。例えば昇圧制御信号がVLをVSS−VDDにする昇圧動作を設定するものである場合には、SW11Aがオン、オフ制御される。一方、昇圧制御信号がVLをVSS−VE1にする昇圧動作を設定するものである場合には、SW11Bがオン、オフ制御される。なお以上のようなスイッチング制御を行うスイッチング信号の生成は、後述するスイッチング信号生成回路が行うことになる。
前述の図1Cでは、VDD又はVE1とCPとの間に２つのスイッチング素子SWS、SW11が介在するという問題があった。これに対して本実施例では、VDD又はVE1とCPとの間には１つのスイッチング素子SW11A又はSW11Bしか介在しない。従って、スイッチング素子の寄生抵抗（オン抵抗）を原因とする出力インピーダンスの増加、表示特性の劣化等の問題を効果的に防止できる。
また図1Dでは、CPU上で動作するソフトウェアにより昇圧比RBを可変に制御できないという問題があった。これに対して本実施例では、CPU上で動作するソフトウェアは、デジタル信号の昇圧制御信号を制御することでRBを可変に制御できる。従って、後述するパーシャル表示の際の電源電圧の制御等を、ソフトウェアにより行うことが可能となる。
なお図2A〜図2Dでは、キャパシタCPの一端に２つのスイッチング素子SW11A、SW11Bが接続されているが、図3A、図3Bに示すように３つのスイッチング素子SW11A、SW11B、SW11Cを接続したり、４つ以上のスイッチング素子を接続してもよい。
また図3C、図3Dに示すようにキャパシタCPの両端の各々に複数のスイッチング素子を接続してもよい。
また図2A〜図2D、図3A〜図3Dでは、負方向昇圧の場合を例にとり説明したが、正方向昇圧や降圧の場合にも本実施例は適用できる。そして降圧動作を行う場合には第１の制御信号は降圧比制御信号になる。
2.液晶表示装置の例
次に本実施例の電源回路を含む液晶表示装置の例について説明する。図４に本実施例の電源回路50を含む液晶表示装置の全体ブロック図の例を示す。電源回路50からの電源電圧は、走査ドライバ54〜57及びデータドライバ58〜61を含む駆動回路52に供給される。駆動回路52は、これらの電源電圧に基づいて走査信号、データ信号を生成し、パネル62に出力する。パネル62は、走査信号が入力される走査線、データ信号が入力されるデータ線、これらの走査線及び信号線により駆動される液晶素子を有する。
図４の液晶表示装置では、マルチライン駆動法（MLS駆動法、例えば特願平４−84007号公報、特開平５−46127号公報、特開平６−130910号公報を参照）により液晶を駆動している。MLS駆動法では、複数の走査線が同時に選択され、これにより走査線の駆動電圧を低くできる。電源回路50は、この走査線の駆動電圧を生成するためのVH（正極性の高電位）、VL（負極性の高電位）を走査ドライバ54〜57に供給している。そしてVDD、VSSからこれらのVH、VLを生成するために、図2A〜図3Dで説明した手法による電圧変換を行っている。
図5Aに、４ライン同時選択のMLS駆動法におけるデューティ比（フレーム周期に対する走査信号の選択期間の割合）と最適昇圧比RBOとの関係を示し、図5Bに電位関係図を示す。デューティ比1/Nが決まると、最適なコントラストを得る最適の昇圧比RBOが一意的に決まる。ここでRBO＝（VH−VC）／（V3−VC）＝（VH−VC）／（VDD−VSS）＝（VC−VL）／（VDD−VSS）の関係が成り立つ。従って例えばデューティ比が1/120の場合には最適昇圧比RB0は2.74となるため、電源回路の昇圧比RBを３倍にすることが望ましい。同様にデューティ比が1/160、1/200、1/240、1/320、1/480となった場合には、これに応じて昇圧比も、４倍、４倍、４倍、５倍、６倍に変化させることが望ましい。
ところがデューティ比の変化に伴い昇圧比を変化させないと、例えばデューティ比1/480用の６倍昇圧の電源回路によりデューティ比1/120の駆動を行った場合に、実際は３倍昇圧で十分なのに６倍昇圧で液晶を駆動することになる。このため、電源回路自身が無駄な電力を消費することになり、液晶表示装置や電子機器の消費電力が増加し、電池寿命の短縮化等の問題を招く。
一方、図1C、図1Dで説明した手法を用いて、デューティ比の変化に伴い昇圧比RBを変化させると、表示特性の劣化やチップ面積の増大化等の種々の問題が生じる。
これに対して本実施例では、表示特性の劣化やチップ面積の増大化を最小限に抑えながら、昇圧比RBを可変に制御できる。従って、デューティ比の変化に伴い、各デューティ比に応じた適切な昇圧比になるようにRBを制御できる。
特に本実施例の電源回路は、図６に示すように、Ｎ本の走査線の中のＫ本を選択の対象とし他の（Ｎ−Ｋ）本を選択の対象から除外するパーシャル表示を行う場合に有効である。図６では、表示制御信号（第２の制御信号）DOFF0はインアクティブとなりDOFF1〜DOFF3はアクティブになっている。これにより走査ドライバ54は通常の走査信号を出力する一方で、走査ドライバ55〜57の出力は例えばVC（図5B参照）に固定される。これによりパネル62の画面を、画像表示に使用するエリア64と画像表示に使用しないエリア66に区画することができ、パーシャル表示が可能になる。
そしてこのようなパーシャル表示を行った場合には、デューティ比が1/Nから1/Kに変化するため、図5Aから明らかなように昇圧比RBも変化させることが望ましい。そこで本実施例では、昇圧制御信号（第１の制御信号）STP0〜STP2を変化させて、VH、VLのレベルを変化させている。これにより電源回路50は、デューティ比（パーシャル表示するエリアの面積）に応じた最適なVH、VLを走査ドライバ54〜57に供給でき、パーシャル表示の際の無駄な電力の消費を格段に低減できる。特に本実施例では、昇圧制御信号STP0〜STP2及び表示制御信号DOFF0〜DOFF7の両方を、例えばCPU上で動作するソフトウェアによりデジタル的に制御できるため、パーシャル表示に必要な制御のほとんど全てをソフトウェアにより実現できるという利点がある。
なおDOFF4、DOFF5、DOFF6又はDOFF7がアクティブになると、データドライバ58、59、60又は61の出力が例えばVCに固定される。これによりデータ線方向に境界を持つパーシャル表示が可能となる。
またパーシャル表示の実施形態としては、例えば図7A、図7B、図7Cに示すような種々の形態を考えることができる。図7Aでは、パネル62の中間付近に、画像表示に使用するエリア64が設定され、図7Bでは、画像表示に使用するエリア64が２つに分割されている。また図7Cでは、走査ドライバ側のみならずデータドライバ側の表示制御信号DOFF4〜DOFF7も制御して、走査線方向の境界及びデータ線方向の境界の両方を持つパーシャル表示が行われている。
3.電源回路の詳細
次に本実施例の電源回路の詳細について説明する。図８に示すように本実施例の電源回路50はスイッチング信号生成回路70とチャージポンプ部72を含む。
スイッチング信号生成回路70は、入力電位VDD、VSS、クロック信号CLK、昇圧制御信号STP0〜STP2及びチャージポンプ部72からのVLに基づいて、種々のスイッチング信号XBB、AB、AVL、BVL、XBVL、BVLX34、XBVLX567、BVLX35、BVLX46、XBVLX7を生成し、チャージポンプ部72に出力する。この場合、これらのスイッチング信号は、図2A〜図3Dで説明した原理に基づき生成される。
チャージポンプ部72は、複数のチャージポンプ回路を含み、スイッチング信号生成回路70からのスイッチング信号に基づきVH、VL、V2、−V2、−V3を生成し、走査ドライバやデータドライバに出力する。そして本実施例では、昇圧制御信号STP0〜STP2に基づいて昇圧比が変化し、VH、VLのレベルが変化することになる。
次に本実施例の昇圧原理について説明する。図9Aは、７倍昇圧（以下、適宜X7と表す）の昇圧原理を示すものであり、同様に図9B、図10A、図10B、図10Cは、各々、６倍昇圧（X6）、５倍昇圧（X5）、４倍昇圧（X4）、３倍昇圧（X3）の昇圧原理を示すものである。本実施例では、STP0〜STP2を制御することで、昇圧比を７倍〜３倍の範囲で制御できる。
図9Aの７倍昇圧（X7）について説明する。キャパシタCP2は、タイミングＢ（チャージ期間）ではVDD、VSSに、タイミングＡ（ポンプ期間）ではVSS、VE2に接続される。これによりVSSを基準とする負方向１倍昇圧（VDDを基準とする場合には負方向２倍昇圧）の電位VE2が生成される。またキャパシタCP4は、タイミングＢではVDD、VE2に、タイミングＡではVE2、VE4に接続される。これにより負方向３倍昇圧の電位VE4が生成される。またキャパシタCPVLは、タイミングＢではVDD、VE4に、タイミングＡではVE4、VLに接続される。これにより負方向７倍昇圧の電位VLが生成される。またCPVHは、タイミングＢではVH、VSSに、タイミングＡではVSS、VLに接続される。これにより正方向７倍昇圧の電位VHが生成される。なおキャパシタCB2、CB4、CBVL、CBVHは、各々、CP2、CP4、CPVL、CPVHに対応する、電圧を保持するためのキャパシタである。
図9Bの６倍昇圧（X6）では、CPVLに接続される電位が図9Aと異なっている。即ちタイミングＢにおいてCPVLは、図9AではＥに示すようにVDD、VE4に接続されるのに対して、図9BではＦに示すようにVSS、VE4に接続される。VSSはVDDに比べてVDD−VSSだけ電位が低いため、図9Aで７倍昇圧であったものが、図9BではVDD−VSS分だけ昇圧比が下がり６倍昇圧になる。そしてCPVLの一端に接続される電位のVDDからVSSへの変更は、図2A〜図3Dで説明した手法により行われることになる。
図10Aの５倍昇圧（X5）では、図9AのＥと異なり、タイミングＢにおいてCPVLはＧに示すようにVE2、VE4に接続される。これにより昇圧比を更に下げることができる。また図10Bの４倍昇圧（X4）では、タイミングＢにおいてCP4、CPVLは、各々、Ｈ、Ｉに示すようにVSS、VE2間、VSS、VE4間に接続される。更に図10Cの３倍昇圧（X3）では、タイミングＢにおいてCP4、CPVLが、各々、Ｊ、Ｋに示すようにVSS、VE2間、VE2、VE4間に接続される。
本実施例では、以上のような昇圧原理により電源回路の昇圧比を７倍〜３倍の範囲で可変に制御している。
次に図11A〜図15Bを用いて本実施例のスイッチング素子の具体的な動作について説明する。
図11A、図11Bは、７倍昇圧（X7）でのスイッチング素子の動作を説明するための図である。図2A〜図3Dと同様に、図中の丸印は、これにより囲まれるスイッチング素子がオン、オフ制御されることを示し、図中の二重丸印は、これにより囲まれるスイッチング素子が常にオフになることを示す。図11A、図11Bでは、スイッチング素子SW567及びSW7がオン、オフ制御され、SW34、SW35及びSW46が常にオフになっている。これによりタイミングＢにおいてCP4にはVDDからI1の経路で電荷が蓄積されることになる。一方、CPVLにはVDDからI2の経路で電荷が蓄積されることになる。即ち図9Aで既に説明したように、タイミングＢにおいてCP4はVDD、VE2により充電され、CPVLはVDD、VE4により充電されることになる。
なお、SW567の表記の中の"567"は、５、６、７倍昇圧時にオン、オフ制御され、それ以外の時にはオフになることを示す。従ってSW34は３、４倍昇圧時に、SW7は７倍昇圧時に、SW46は４、６倍昇圧時に、SW35は３、５倍昇圧時にオン、オフ制御され、それら以外の時にはオフになる。
６倍昇圧時（X6）においては、図12A、図12Bに示すように、SW567、SW46がオン、オフ制御され、SW34、SW7、SW35が常にオフになる。これによりCP4、CPVLには、各々、VDD、VSSからI3、I4の経路で電荷が蓄積されることになる。即ち図11A、図11Bと比較して、CPVLへの経路がI2からI4に変更されている。
５倍昇圧時（X5）においては、図13A、図13Bに示すように、SW567、SW35がオン、オフ制御され、SW34、SW7、SW46が常にオフになる。これによりCP4、CPVLには、各々、VDD、VE2からI5、I6の経路で電荷が蓄積されることになる。即ち図11A、図11Bと比較して、CPVLへの経路がI2からI6に変更されている。
４倍昇圧時（X4）においては、図14A、図14Bに示すように、SW34、SW46がオン、オフ制御され、SW567、SW7、SW35が常にオフになる。これによりCP4、CPVLには、各々、VSSからI7、I8の経路で電荷が蓄積されることになる。即ち図11A、図11Bと比較して、CP4、CPVLへの経路がI1、I2からI7、I8に変更されている。
３倍昇圧時（X3）においては、図15A、図15Bに示すように、SW34、SW35がオン、オフ制御され、SW567、SW7、SW46が常にオフになる。これによりCP4、CPVLには、各々、VSS、VE2からI9、I10の経路で電荷が蓄積されることになる。即ち図11A、図11Bと比較して、CP4、CPVLへの経路がI1、I2からI9、I10に変更されている。
以上のように、本実施例では、他端が異なる電位VDD、VSSに接続されるSW567及びSW34を、CP4の一端に接続する。そして要求される昇圧比に応じて、オン、オフ制御されるスイッチング素子を切り替える。即ち５、６、７倍昇圧の時にはSW567を、３、４倍昇圧の時にはSW34をオン、オフ制御する。同様に、他端が異なる電位VDD、VSS、VE2に接続されるSW7、SW46及びSW35を、CPVLの一端に接続する。そして７倍昇圧の時にはSW7を、４、６倍昇圧の時はSW46を、３、５倍昇圧の時にはSW35をオン、オフ制御する。このようにすることで、表示特性の劣化、チップ面積の増大化を最小限に抑えながら昇圧化を可変に制御できるようになる。
図16に、本実施例の電源回路をCMOSトランジスタを用いて実現した例を示す。スイッチングトランジスタ80、82、84、86、88が、各々、図11A〜図15BのSW567、SW34、SW7、SW46、SW35に相当する。図16では、VDD、VHにソースが接続されるトランジスタ以外は全てＮ型のトランジスタとなっている。
なお図16において点線89の上の部分の回路は、電源回路が形成されるICの外付け部品になる。
また図16では、移動度の大きいＮ型トランジスタを使用し且つ基板バイアス効果によるしきい値電圧の上昇を防ぐために、分離されたＰウェルを有するＮ基板構造を採用している。例えばＰ基板構造を採用する場合には図17に示すように回路構成とすればよい。図17の場合には、正方向の昇圧によりVE2、VE4、VHを順次生成し、生成されたVHを負方向に昇圧することでVLを得ている。
さて図16において、各スイッチングトランジスタのゲートに入力されるスイッチング信号の表記の意味は以下のようになっている。
これらのスイッチング信号を生成するスイッチング信号生成回路70（図８参照）の構成例を図18に示す。また７、６、５、４、３倍昇圧時のスイッチング信号の波形例を、各々、図19、図20、図21、図22、図23に示す。
図18に示すように、このスイッチング信号生成回路は、基本スイッチング信号Ａ、Ｂを生成する基本スイッチング信号生成回路90と、昇圧制御信号STP0〜STP2をデコードして、信号ML34、ML567、ML35、ML46、ML7を出力するデコーダ96と、出力回路98とを含む。
基本スイッチング信号生成回路90はディレイ部92、94を含み、クロック信号CLKに基づいて、図19に示すようなノンオーバーラップの基本スイッチング信号Ａ、Ｂを生成する。信号ＡはタイミングＡでアクティブになり信号ＢはタイミングＢでアクティブになる。
デコーダ96は昇圧制御信号STP0〜STP2をデコードし、STP0〜STP2が３、４、５、６、７倍昇圧を指定するものである場合に、各々、信号XML3、XML4、XML5、XML6、XML7をアクティブにする。デコーダ96はこれらのXML3〜XML7を更にデコードし、３、４倍昇圧、５、６、７倍昇圧、３、５倍昇圧、４、６倍昇圧、７倍昇圧の場合に、各々、信号ML34、ML567、ML35、ML46、ML7をアクティブにする。
出力回路98は、基本スイッチング信号Ａ、Ｂ及びデコーダ96の出力信号ML34〜ML7を受け、オン、オフ制御するスイッチング素子に対しては、基本スイッチング信号Ａ、Ｂに基づき生成されたスイッチング信号を出力し、オン、オフ制御しないスイッチング素子に対しては、電位VDD又はVLに固定されたスイッチング信号を出力する。
なお出力回路98は、図24にその構成を示すレベルシフタ99−１〜99−７を含んでいる。そしてこれらのレベルシフタ99−１〜99−７は、基本スイッチング信号Ａ、Ｂの振幅を、基準電位VDD及びチャージポンプ電位VLに基づいて変換する。
例えば７倍昇圧時においては図19に示すように、スイッチング信号BVLX34、BVLX35、BVLX46は電位VLに固定され、スイッチング信号AVL等は基本スイッチング信号Ａ又はＢの振幅をレベルシフタにより８倍に変換することにより得られる。
また６倍昇圧時においては図20に示すように、スイッチング信号BVLX34、BVLX35は電位VLに、XBVLX7は電位VDDに固定され、スイッチング信号AVL等は基本スイッチング信号Ａ又はＢの振幅をレベルシフタにより７倍に変換することにより得られる。
また５倍昇圧時においては図21に示すように、スイッチング信号BVLX34、BVLX46は電位VLに、XBVLX7は電位VDDに固定され、スイッチング信号AVL等は基本スイッチング信号Ａ又はＢの振幅をレベルシフタにより６倍に変換することにより得られる。
また４倍昇圧時においては図22に示すように、スイッチング信号BVLX35は電位VLに、XBVLX567、XBVLX7は電位VDDに固定され、スイッチング信号AVL等は基本スイッチング信号Ａ又はＢの振幅をレベルシフタにより５倍に変換することにより得られる。
また３倍昇圧時においては図23に示すように、スイッチング信号BVLX46は電位VLに、XBVLX567、XBVLX7は電位VDDに固定され、スイッチング信号AVL等は基本スイッチング信号Ａ又はＢの振幅をレベルシフタにより４倍に変換することにより得られる。
以上に説明したようなスイッチング信号を、昇圧制御信号STP0〜STP2に基づいてスイッチング信号生成回路が生成することで、表示品質の劣化、チップ面積の増大化を最小限に抑えながら、昇圧比を可変に制御することが可能となる。これにより電源回路の自己消費電力の低減化、電池の長寿命化、デューティ比に応じた昇圧比の設定、低消費電力のパーシャル表示の実現などが可能となる。
（実施例２）
実施例２は、スイッチングトランジスタがオフとなる期間でのスイッチング信号の電位を適正な電位に設定して、電源回路の自己消費電力の低減化を図る実施例である。
図25に示すように、実施例２の電源回路50はスイッチング信号生成回路110とチャージポンプ部112を含む。そして図８と異なり、チャージポンプ部112からスイッチング信号生成回路110に対して、電位VLのみならず電位VE2、VE4も帰還される。スイッチング信号生成回路110は、これらのVL、VE2、VE4（チャージポンプ電位）やVDD、VSS（基準電位）に基づいて、オフ期間でのスイッチング信号の電位を生成することになる。
図26に、通常のチャージポンプ方式によりVH、VLを得る回路の例を示し、図27に、この回路において各スイッチングトランジスタに与えられるスイッチング信号の波形例を示す。この回路では信号AB、XBBが与えられるスイッチングトランジスタ202、204以外のスイッチングトランジスタには、信号AVL、BVL又はXBVLが与えられる。これらの信号AVL、BVL、XBVLは図27に示すように、高電位側がVDD、低電位側がVLで振幅が７（VDD−VSS）の信号となっている。例えば図26のスイッチングトランジスタ206を例にとると、図28Aに示すように、オン期間にVDD、オフ期間にVLとなるスイッチング信号AVLがゲートに対して与えられている。
しかしながら、スイッチングトランジスタ206がオフする条件はVGS（ゲート・ソース電圧）＜VTH（しきい値電圧）であるため、オフ期間でのAVLの電位は、少なくともVSS＋VTH（スイッチングトランジスタ206のしきい値電圧）よりも低ければ十分である。従って、オフ期間にAVLの電位がVLになりゲート・ソース間に余分な電圧が印加される図28Aの手法は、電力の無駄な消費を招く。
即ちCMOSトランジスタの回路の消費電力Ｐは、信号のクロック周波数ｆ、ゲート容量や配線容量などの寄生容量Ｃ、信号の振幅Ｖにより主に支配され、Ｐ＝fCV2と表せる。従って、オフ期間に振幅Ｖが７（VDD−VSS）となる図28Aの手法は、電力を無駄に消費していることになる。特に、チャージポンプ方式の電源回路においては出力インピーダンスを低くすべくスイッチングトランジスタのオン抵抗を低くする必要がある。このため例えばチャネル長Ｌが４μｍ、チャネル幅Ｗが数十mmというような巨大なサイズのスイッチングトランジスタが用いられ、スイッチングトランジスタのゲート容量が大きい。従って、ゲートを駆動する信号の振幅が大きい図28Aの手法では、ゲート容量に起因する電力消費が非常に大きくなってしまう。
実施例２は、このような課題を解決するためになされたものであり、図29にその構成例を示し、図30に、各スイッチングトランジスタに与えられるスイッチング信号の波形例を示す。
図26と図29の違いは、図26では、202、204を除く全てのスイッチングトランジスタに対してVDD−VL＝７（VDD−VSS）の振幅を持つスイッチング信号AVL、BVL又はXBVLが与えられるのに対して、図29では、各スイッチングトランジスタに対して各々のスイッチングトランジスタに最適な振幅を持つスイッチング信号が与えられる点にある。
例えばスイッチングトランジスタ120に対しては、図30に示すように（VDD−VSS）の振幅を持つスイッチング信号AVCが与えられる。
またスイッチングトランジスタ122、124、126に対してはVDD−VE2＝２（VDD−VSS）の振幅を持つ信号AVE2又はBVE2が与えられる。
またスイッチングトランジスタ128、130、132、134に対してはVDD−VE4＝４（VDD−VSS）の振幅を持つ信号AVE4又はBVE4が与えられる。
またスイッチングトランジスタ136、138、140、142、144、146に対してはVDD−VL＝７（VDD−VSS）の振幅を持つ信号AVL又はBVL又はXBVLが与えられる。
即ち図28Bに示すように、スイッチングトランジスタ120に対しては、オン期間にVDD、オフ期間にVSSとなるスイッチング信号AVCがゲートに対して与えられる。即ちオフ期間でのスイッチング信号の電位が、スイッチングトランジスタ120のソースに供給される電位VSSと等しくなっている。
またスイッチングトランジスタ122、124に対しては、図28Cに示すように、オン期間にVDD、オフ期間にVE2となるスイッチング信号BVE2、AVE2がゲートに対して与えられる。即ちオフ期間でのスイッチング信号の電位が、スイッチングトランジスタ122、124のソースに供給される電位VE2と等しくなっている。
以上のように本実施例では、オフ期間でのスイッチング信号の電位を、スイッチングトランジスタのソースに供給される電位に等しくしている。このようにすればVGS（ゲート・ソース電圧）＜VTH（しきい値）の条件が満たされるため、オフ期間においてスイッチングトランジスタを適正にオフできる。そして図28Aではオフ期間にゲート・ソース間に余分な電圧が印加され無駄な電力の消費を招いていたが、図28B、図28Cではオフ期間にスイッチングトランジスタをオフさせるのに必要最小限の電圧がゲート・ソース間に印加されるため、無駄な電力の消費を最小限に抑えることができる。これにより電源回路の自己消費電力を低減でき、この電源回路を使用する表示装置や電子機器の低消費電力化、電池の長寿命化等を図れる。
さて図29において、各スイッチングトランジスタのゲートに入力されるスイッチング信号の表記の意味は以下のようになっている。
これらのスイッチング信号を生成するスイッチング信号生成回路110（図25参照）の構成例を図31に示す。図31に示すように、このスイッチング信号生成回路は、基本スイッチング信号Ａ、Ｂを生成する基本スイッチング信号生成回路150と、レベルシフタ160−１〜160−６を含む。
レベルシフタ160−１、160−２は、基本スイッチング信号Ａ、Ｂの振幅を、基準電位VDDとチャージポンプ電位VE2に基づいて変換し、スイッチング信号AVE2、BVE2を出力する。
レベルシフタ160−３、160−４は、基本スイッチング信号Ａ、Ｂの振幅を、基準電位VDDと上記VE2とは異なるチャージポンプ電位VE4に基づいて変換し、AVE4、BVE4を出力する。
レベルシフタ160−５、160−６は、基本スイッチング信号Ａ、Ｂの振幅を、基準電位VDDと上記VE2及び上記VE4とは異なるチャージポンプ電位VLに基づいて変換し、AVL、BVL、XBVLを出力する。
このように本実施例の１つの特徴は、複数のチャージポンプ回路からのチャージポンプ電位VE2、VE4、VLの中から、スイッチング信号のオフ期間に使用するのに適切な電位を選択し、スイッチング信号AVE2等を生成している点にある。即ち最終的な昇圧電位VLの生成の際に得られるVE2、VE4の存在に着目し、これらのVE2、VE4をスイッチング信号のオフ期間の電位として有効利用している点にある。
なお本実施例では、スイッチングトランジスタのオン期間でのスイッチング信号の電位はVDDとなっている。これはオン期間においてはゲート・ソース間電圧が大きいほどトランジスタの電流供給能力が大きくなるからである。但し低消費電力化を優先する場合には、オン期間でのスイッチング信号の電位も低くする等の制御を行うことが望ましい。
（実施例３）
実施例３は、実施例１、２を組み合わせたものであり、図32にその構成例を示す。ここで各スイッチングトランジスタのゲートに入力されるスイッチング信号の表記の意味は以下のようになっている。
図33に実施例３のスイッチング信号生成回路の構成例を示す。このスイッチング信号生成回路は、基本スイッチング信号生成回路200、デコーダ210、出力回路212を含む。図18の実施例１のスイッチング信号生成回路との大きな相違点は、図33では、出力回路212に対してチャージポンプ電位VE2、VE4、VLが入力されている点である。これにより出力回路212内の各レベルシフタ220−１〜220−11は、オフ期間の電位がスイッチングトランジスタのソースに供給される電位と等しくなるようなスイッチング信号を生成することが可能となる。これにより、実施例２で説明したように、オフ期間にゲート・ソース間に余分な電圧が印加されることが防止され、電源回路の自己消費電力を低減できる。
（実施例４）
実施例４は、実施例１、２、３の電源回路や表示装置を利用した電子機器に関する実施例であり、図34にその構成例を示す。
図34の電子機器は、CPU（MPU）400、クロック発生回路410、メモり（ROM、RAM）420、実施例１、２、３の電源回路430、画像処理回路（表示コントローラ）440、駆動回路450及びパネル460を含む。画像処理回路440は、CPU400からの指示、クロック発生回路410からのクロック信号、メモリ420からの画像情報等に基づいて、画像表示のために必要な各種の処理を行う。このような処理としては電源回路430や駆動回路450を制御する処理、ガンマ補正のための処理等が考えられる。駆動回路450は、走査ドライバ、データドライバ等を含みパネル460の駆動を行う。電源回路430は、上述の各回路に電源を供給する。
昇圧制御信号（第１の制御信号）、表示制御信号（第２の制御信号）の設定は、例えばCPU400（中央制御手段）上で動作するソフトウェアにより行われる。そしてこれらの制御信号は、CPU400が直接に、或いはCPU400の指示を受けた画像処理回路400が電源回路430に対して出力することになる。
このような構成の電子機器としては、携帯電話（セルラーフォン）、PHS、ページャ、プリンタ、オーディオ機器、電子手帳、電子卓上計算機、POS端末、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、パーソナルコンピュータ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置などを挙げることができる。
例えば図35Aは携帯電話の通常使用時の外観を示し、図35Bは携帯電話を携帯用端末として使用する場合の概観を示す。
携帯電話は、画面1000および画面1010と、アンテナ1100と、タッチキー1200及びマイク1300が設けられる操作パネル1400とを有する。画面1000および画面1010は、一つの液晶パネルにより構成される。
図35A、図35Bから明らかなように、通常の使用時では、画面1010は操作パネル1400の下に隠れている。したがって、通常使用時においては、画面1010は、表示制御信号（図６のDOFF0〜DOFF7）を用いて表示オフモードに設定されている。
そして、携帯用端末として使用する場合には、図35Bに示すように、操作パネル1400が下側に折り返され、画面1010が現れる。この状態では、画面1010についての表示オフモードは解除されており、したがって、画面1000および画面1010を用いた多彩な画像表示が可能となる。
図36A、図36Bは、携帯用電子辞書の使用態様を示す図である。
携帯用電子辞書1500は、通常は、図36Aのような形態で使用され、このときは、画面1510を用いて所望の表示がなされる。
そして、画面1510では表示エリアが足りない場合には、図36Bに示すように、画面1520が上側に押し出され、表示エリアが拡大される。図36Aの状態では、画面1520は、本体内部に隠れて見えないため表示制御信号を用いて表示オフモードに設定されている。
図37A、図37Bは、携帯型電子翻訳機の使用状態を示す図である。
携帯型電子翻訳機1700の画面1710には、図37Aに示されるように、翻訳するべき英単語が示されている。そして、図37Bに示すように、カバー1720をスライドさせると、その英単語の日本語訳が画面1730に表示される。画面のうちの、カバー1720の下に隠れて見えない部分は、表示オフモードに設定されている。なお図37A、図37Bでは、カバー1720が左右方向にスライド可能になっているが、上下方向にスライド可能にしてもよい。
図38の携帯電話では、待機時において、表示パネルの表示画面を、エリア「Ａ」とエリア「Ｂ」に区分し、エリア「Ａ」にアイコン等の簡単な画像を表示し、エリア「Ｂ」は表示オフモードにする。
以上の電子機器では、表示に寄与しないエリアを部分的に表示オフモードとすることにより、極めて低い消費電力で所望の画像表示を行うことができる。そしてこの表示オフモードの際に、デューティ比に合うように昇圧比を変更することで、無駄な電力の消費を防止でき、電子機器全体の低消費電力化を図れる。
なお、本発明は上記実施例１、２、３、４に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
例えば本発明の電源回路には複数のチャージポンプ回路を含めることが特に望ましいが、１つのみとすることも可能である。また本発明は昇圧による電圧変換に適用することが特に望ましいが、降圧による電圧変換に適用することもできる。
また本発明の電源回路は表示装置の電源として使用することが特に望ましいが、それ以外の用途にも使用できる。
また本発明の電源回路は、液晶素子を用いた表示装置に用いることが特に望ましいが、これに限らず、EL（エレクトロ・ルミネッセンス）、VFD（蛍光表示管）等、本発明の要旨の範囲内で種々の表示素子を用いた表示装置に適用できる。
また本実施例ではMLS駆動法の液晶表示装置に本発明を適用した場合について説明したが、APT法（IEEE TRANSACTIONS OF ELECTRON DEVICE,VOL,ED−21,No2,REBRUARY 1974 P146−155"SCANNING LIMITATIONS OF LIQUID−CRYSTAL DISPLAYS"P.ALT,P.PLESHKO、ALT＆PLESHKO TECHNIC）や、Smart Addressing（LCD International'95,日経BP社主催の液晶ディスプレイ・セミナー,C−４講演番号（１），鳥取三洋電気，松下氏）等、種々の駆動法を用いた液晶表示装置に適用できる。
Claims (11)
- 電圧変換を行い、変換された電圧を電源電圧として供給する電源回路であって、
第１のキャパシタ、第２のキャパシタ、所与の電圧に基づき前記第１のキャパシタに電荷を蓄積するための第１のスイッチング手段及び前記第１のキャパシタに蓄積された電荷を前記第２のキャパシタに転送するための第２のスイッチング手段とを有する少なくとも１つのチャージポンプ回路と、
前記第１、第２のスイッチング手段を制御するための複数のスイッチング信号を生成するスイッチング信号生成回路とを含み、
前記第１のスイッチング手段が、
一端が互いに異なる電位に電気的に接続された他端が前記第１のキャパシタの少なくとも一端に電気的に接続される複数のスイッチング素子を含み、
前記スイッチング信号生成回路が、
昇圧比及び降圧比の少なくとも一方を制御するための少なくとも１つの所与の第１の制御信号を受け、前記複数のスイッチング素子の中で該第１の制御信号に基づき特定される１つのスイッチング素子をオン、オフ制御し他のスイッチング素子をオフするスイッチング信号を生成すると共に、
前記スイッチング信号生成回路が、
基本スイッチング信号を生成する回路と、
前記第１の制御信号をデコードするデコーダと、
前記基本スイッチング信号及び前記デコーダの出力を受 け、オン、オフ制御するスイッチング素子に対しては前 記基本スイッチング信号に基づき生成されたスイッチン グ信号を出力し、オン、オフ制御しないスイッチング素 子に対しては所与の電位に固定されたスイッチング信号 を出力する出力回路とを含むことを特徴とする電源回路。 - 請求項１において、
前記出力回路が、
前記基本スイッチング信号の振幅を、基準電位及び前記チャージポンプ回路からのチャージポンプ電位に基づいて変換するレベルシフタを含むことを特徴とする電源回路。 - 電圧変換を行い、変換された電圧を電源電圧として供給する電源回路であって、
第１のキャパシタ、第２のキャパシタ、所与の電圧に基づき前記第１のキャパシタに電荷を蓄積するための第１のスイッチング手段及び前記第１のキャパシタに蓄積された電荷を前記第２のキャパシタに転送するための第２のスイッチング手段とを有する少なくとも１つのチャージポンプ回路と、
前記第１、第２のスイッチング手段を制御するための複数のスイッチング信号を生成するスイッチング信号生成回路とを含み、
前記第１のスイッチング手段が、
一端が互いに異なる電位に電気的に接続され他端が前記第１のキャパシタの少なくとも一端に電気的に接続される複数のスイッチング素子を含み、
前記スイッチング信号生成回路が、
昇圧比及び降圧比の少なくとも一方を制御するための少なくとも１つの所与の第１の制御信号を受け、前記複数のスイッチング素子の中で該第１の制御信号に基づき特定される１つのスイッチング素子をオン、オフ制御し他のスイッチング素子をオフするスイッチング信号を生成すると共に、
前記スイッチング信号生成回路が、
基準電位及び前記チャージポンプ回路からのチャージポ ンプ電位を受け、前記第１、第２のスイッチング手段が 含むスイッチングトランジスタに出力されるスイッチン グ信号のオフ期間での電位を、スイッチングトランジス タのソースに供給される前記基準電位及び前記チャージ ポンプ電位のいずれかの電位に設定することを特徴とする電源回路。 - 請求項１乃至３のいずれかの電源回路と、
該電源回路からの電源電圧に基づいて、走査信号、データ信号を出力する駆動回路と、
前記走査信号が入力される走査線、前記データ信号が入力されるデータ線及び該走査線及び該データ線により駆動される表示素子を有するパネルとを含み、
前記パネルのデューティ比に応じて前記第１の制御信号を変化させ昇圧比及び降圧比の少なくとも一方を変化させることを特徴とする表示装置。 - 電源回路と、該電源回路からの電源電圧に基づいて、走査信号、データ信号を出力する駆動回路と、前記走査信号が入力される走査線、前記データ信号が入力されるデータ線及び該走査線及び該データ線により駆動される表示素子を有するパネルとを含む表示装置 であって、
前記電源回路が、
第１のキャパシタ、第２のキャパシタ、所与の電圧に基 づき前記第１のキャパシタに電荷を蓄積するための第１ のスイッチング手段及び前記第１のキャパシタに蓄積さ れた電荷を前記第２のキャパシタに転送するための第２ のスイッチング手段とを有する少なくとも１つのチャー ジポンプ回路と、
前記第１、第２のスイッチング手段を制御するための複 数のスイッチング信号を生成するスイッチング信号生成 回路とを含み、
前記第１のスイッチング手段が、
一端が互いに異なる電位に電気的に接続され他端が前記 第１のキャパシタの少なくとも一端に電気的に接続され る複数のスイッチング素子を含み、
前記スイッチング信号生成回路が、
昇圧比及び降圧比の少なくとも一方を制御するための少 なくとも１つの所与の第１の制御信号を受け、前記複数 のスイッチング素子の中で該第１の制御信号に基づき特 定される１つのスイッチング素子をオン、オフ制御し他 のスイッチング素子をオフするスイッチング信号を生成 し、
Ｎ本の前記走査線の中のＫ（Ｋ＜Ｎ）本を選択の対象と し他の（Ｎ−Ｋ）本を選択の対象から除外するパーシャ ル表示を所与の第２の制御信号に基づいて行うと共に、 該パーシャル表示の際に、選択する走査線の数に応じて 前記第１の制御信号を変化させ昇圧比及び降圧比の少な くとも一方を変化させることを特徴とする表示装置。 - 請求項４又は５の表示装置と、
前記第１、第２の制御信号の設定のための処理を行う中央制御手段とを含むことを特徴とする電子機器。 - 電圧変換を行い、変換された電圧を電源電圧として供給する電源回路であって、
第１のキャパシタ、第２のキャパシタ、所与の電圧に基づき前記第１のキャパシタに電荷を蓄積するための第１のスイッチング手段及び前記第１のキャパシタに蓄積された電荷を前記第２のキャパシタに転送するための第２のスイッチング手段とを有する少なくとも１つのチャージポンプ回路と、
前記第１、第２のスイッチング手段を制御するための複数のスイッチング信号を生成するスイッチング信号生成回路とを含み、
前記スイッチング信号生成回路が、
基準電位及び前記チャージポンプ回路からのチャージポンプ電位を受け、前記第１、第２のスイッチング手段が含むスイッチングトランジスタに出力されるスイッチング信号のオフ期間での電位を、スイッチングトランジスタのソースに供給される前記基準電位及び前記チャージポンプ電位のいずれかの電位に設定することを特徴とする電源回路。 - 請求項７において、
前記スイッチング信号生成回路が、
複数のチャージポンプ回路からの複数のチャージポンプ電位に基づいて、スイッチング信号のオフ期間での電位を設定することを特徴とする電源回路。 - 請求項７において、
前記スイッチング信号生成回路が、
基本スイッチング信号を生成する回路と、
該基本スイッチング信号の振幅を、前記基準電位及び前記チャージポンプ電位に基づいて変換するレベルシフタとを含むことを特徴とする電源回路。 - 請求項７乃至９のいずれかの電源回路と、
該電源回路からの電源電圧に基づいて、走査信号、データ信号を出力する駆動回路と、
前記走査信号が入力される走査線、前記データ信号が入力されるデータ線及び該走査線及び該データ線により駆動される表示素子を有するパネルとを含むことを特徴とする表示装置。 - 請求項10の表示装置と、
前記表示装置の表示制御のための処理を行う中央制御手段とを含むことを特徴とする電子機器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9489397 | 1997-03-28 | ||
| PCT/JP1998/001394 WO1998044621A1 (fr) | 1997-03-28 | 1998-03-27 | Circuit d'alimentation en energie, unite d'affichage et equipement electronique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3569922B2 true JP3569922B2 (ja) | 2004-09-29 |
Family
ID=14122726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54143798A Expired - Fee Related JP3569922B2 (ja) | 1997-03-28 | 1998-03-27 | 電源回路、表示装置及び電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US6236394B1 (ja) |
| JP (1) | JP3569922B2 (ja) |
| WO (1) | WO1998044621A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101197463B1 (ko) * | 2010-08-18 | 2012-11-09 | 주식회사 실리콘웍스 | 액정표시장치의 전원공급 회로 |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3418676B2 (ja) * | 1998-04-13 | 2003-06-23 | シャープ株式会社 | 液晶駆動回路 |
| DE60042772D1 (de) | 1999-01-08 | 2009-10-01 | Seiko Epson Corp | Flüssigkristallanzeige, elektronische vorrichtung sowie schaltung zur ansteurung einer flüssigkristallanzeige |
| JP2000221468A (ja) * | 1999-01-29 | 2000-08-11 | Citizen Watch Co Ltd | 液晶駆動装置 |
| JP2001286126A (ja) * | 2000-03-31 | 2001-10-12 | Sanyo Electric Co Ltd | チャージポンプ型電源回路及びこれを用いた表示装置用駆動装置及び表示装置 |
| US7106318B1 (en) * | 2000-04-28 | 2006-09-12 | Jps Group Holdings, Ltd. | Low power LCD driving scheme employing two or more power supplies |
| TWI238375B (en) * | 2000-05-31 | 2005-08-21 | Toshiba Corp | Pumping circuit and flat panel display device |
| JP2002023681A (ja) * | 2000-07-12 | 2002-01-23 | Matsushita Electric Ind Co Ltd | 表示装置及び駆動方法 |
| JP4212791B2 (ja) * | 2000-08-09 | 2009-01-21 | シャープ株式会社 | 液晶表示装置ならびに携帯電子機器 |
| DE10050496B4 (de) * | 2000-10-11 | 2015-04-02 | Texas Instruments Deutschland Gmbh | Gleichspannungswandler |
| WO2002035507A1 (fr) * | 2000-10-27 | 2002-05-02 | Matsushita Electric Industrial Co., Ltd. | Affichage |
| CN1592866A (zh) * | 2000-11-08 | 2005-03-09 | 西铁城时计株式会社 | 液晶显示装置 |
| JP2002175049A (ja) * | 2000-12-06 | 2002-06-21 | Sony Corp | アクティブマトリクス型表示装置およびこれを用いた携帯端末 |
| JP4696353B2 (ja) * | 2000-12-07 | 2011-06-08 | ソニー株式会社 | アクティブマトリクス型表示装置およびこれを用いた携帯端末 |
| JP3744826B2 (ja) * | 2001-06-04 | 2006-02-15 | セイコーエプソン株式会社 | 表示制御回路、電気光学装置、表示装置及び表示制御方法 |
| JP3726041B2 (ja) | 2001-07-24 | 2005-12-14 | エルピーダメモリ株式会社 | 昇圧回路およびその駆動方法 |
| TW519611B (en) * | 2001-08-01 | 2003-02-01 | Au Optronics Corp | Driving method of power-saving type thin film transistor |
| KR100470207B1 (ko) * | 2001-08-13 | 2005-02-04 | 엘지전자 주식회사 | 평면 전계방출 표시소자의 구동장치 및 방법 |
| JP2005510900A (ja) * | 2001-08-24 | 2005-04-21 | ディアローク・セミコンダクター・ゲーエムベーハー | 完全に集積化されたソリッドステート撮像素子およびカメラ回路 |
| US20030048257A1 (en) * | 2001-09-06 | 2003-03-13 | Nokia Mobile Phones Ltd. | Telephone set having a touch pad device |
| EP3611716B1 (en) * | 2001-09-07 | 2021-07-14 | Joled Inc. | El display panel, method of driving the same, and el display device |
| US11302253B2 (en) | 2001-09-07 | 2022-04-12 | Joled Inc. | El display apparatus |
| JP3541826B2 (ja) * | 2001-09-21 | 2004-07-14 | セイコーエプソン株式会社 | 電源回路及びその制御方法 |
| WO2003027998A1 (fr) * | 2001-09-25 | 2003-04-03 | Matsushita Electric Industrial Co., Ltd. | Ecran electroluminescent et dispositif d'affichage electroluminescent comprenant celui-ci |
| JP4213376B2 (ja) * | 2001-10-17 | 2009-01-21 | パナソニック株式会社 | アクティブマトリクス型表示装置及びその駆動方法と携帯情報端末 |
| JP3866577B2 (ja) * | 2002-01-18 | 2007-01-10 | シャープ株式会社 | 表示駆動装置 |
| KR20050004175A (ko) * | 2002-05-24 | 2005-01-12 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 전기 이동 디스플레이 디바이스와 그 구동 방법 |
| US20030222866A1 (en) * | 2002-05-30 | 2003-12-04 | Eastman Kodak Company | Display driver and method for driving an emissive video display in an image displaying device |
| JP3970110B2 (ja) * | 2002-06-27 | 2007-09-05 | カシオ計算機株式会社 | 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置 |
| WO2004049296A1 (en) * | 2002-11-25 | 2004-06-10 | Koninklijke Philips Electronics N.V. | Multi output dc/dc converter for liquid crystal display device |
| JP2004180364A (ja) * | 2002-11-25 | 2004-06-24 | Seiko Epson Corp | 電源回路 |
| JP4042627B2 (ja) * | 2003-05-20 | 2008-02-06 | ソニー株式会社 | 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末 |
| JP3675457B2 (ja) * | 2003-06-19 | 2005-07-27 | セイコーエプソン株式会社 | 昇圧クロック生成回路及び半導体装置 |
| US7102612B2 (en) * | 2003-06-27 | 2006-09-05 | Au Optronics Corp. | Power-saving circuits and methods for driving active matrix display elements |
| ATE416415T1 (de) * | 2004-03-18 | 2008-12-15 | Koninkl Philips Electronics Nv | Scanning-display-vorrichtung |
| KR100569603B1 (ko) * | 2004-08-04 | 2006-04-10 | 신코엠 주식회사 | 멀티 레벨 전압 발생 회로 |
| JP2007058158A (ja) * | 2005-07-26 | 2007-03-08 | Sanyo Epson Imaging Devices Corp | 電気光学装置、電気光学装置の駆動方法、および電子機器 |
| TWI335570B (en) * | 2006-04-17 | 2011-01-01 | Au Optronics Corp | Active matrix organic light emitting diode display capable of driving pixels according to display resolution and related driving method |
| KR20080010789A (ko) * | 2006-07-28 | 2008-01-31 | 삼성전자주식회사 | 표시 장치 및 표시 장치의 구동 방법 |
| GB2447426B (en) * | 2006-12-22 | 2011-07-13 | Wolfson Microelectronics Plc | Charge pump circuit and methods of operation thereof |
| GB2444984B (en) * | 2006-12-22 | 2011-07-13 | Wolfson Microelectronics Plc | Charge pump circuit and methods of operation thereof |
| JP4149494B2 (ja) * | 2007-02-16 | 2008-09-10 | 松下電器産業株式会社 | アクティブマトリクス型表示装置。 |
| US9425747B2 (en) * | 2008-03-03 | 2016-08-23 | Qualcomm Incorporated | System and method of reducing power consumption for audio playback |
| JP5564871B2 (ja) * | 2009-09-18 | 2014-08-06 | ヤマハ株式会社 | 半導体集積回路およびチャージポンプ |
| JP5333111B2 (ja) * | 2009-09-18 | 2013-11-06 | ヤマハ株式会社 | 増幅装置 |
| KR101716781B1 (ko) * | 2010-08-20 | 2017-03-16 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 전원 공급 방법 |
| KR101746685B1 (ko) * | 2010-11-10 | 2017-06-14 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
| US8717211B2 (en) | 2010-11-30 | 2014-05-06 | Qualcomm Incorporated | Adaptive gain adjustment system |
| TW201426691A (zh) * | 2012-12-19 | 2014-07-01 | Chyng Hong Electronic Co Ltd | 無變壓器且無電磁干擾之真空螢光顯示器電源電路 |
| US9484807B2 (en) * | 2013-07-26 | 2016-11-01 | Maxlinear, Inc. | High efficiency switched capacitor voltage regulator |
| KR102348666B1 (ko) * | 2015-06-30 | 2022-01-07 | 엘지디스플레이 주식회사 | 표시장치와 이를 이용한 모바일 단말기 |
| CN105390108B (zh) * | 2015-12-08 | 2018-01-23 | 深圳市华星光电技术有限公司 | 驱动电路 |
| KR20220151075A (ko) * | 2021-05-04 | 2022-11-14 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 구동 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57142128A (en) | 1981-02-26 | 1982-09-02 | Casio Computer Co Ltd | Power source supply system |
| FR2660760B1 (fr) * | 1990-04-04 | 1992-06-19 | Commissariat Energie Atomique | Sonde a rmn compacte. |
| JP2686563B2 (ja) | 1990-07-25 | 1997-12-08 | シャープ株式会社 | 温風暖房機およびこれに用いるバーナ |
| JPH04113314A (ja) * | 1990-09-03 | 1992-04-14 | Sharp Corp | 液晶表示装置 |
| JPH0546127A (ja) | 1991-08-16 | 1993-02-26 | Asahi Glass Co Ltd | 液晶表示素子の駆動法 |
| JP2912480B2 (ja) * | 1991-08-22 | 1999-06-28 | シャープ株式会社 | 表示装置の駆動回路 |
| JPH05111241A (ja) | 1991-10-18 | 1993-04-30 | Fujitsu Ltd | Ｄｃ−ｄｃコンバータ |
| JP3582082B2 (ja) | 1992-07-07 | 2004-10-27 | セイコーエプソン株式会社 | マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
| KR950000754B1 (ko) * | 1992-04-30 | 1995-01-28 | 삼성전관 주식회사 | 강유전성 액정의 구동방법 및 바이어스 전압회로 |
| JPH07120718A (ja) * | 1993-08-31 | 1995-05-12 | Sharp Corp | 液晶表示装置の駆動電圧発生装置 |
| KR960705252A (ko) * | 1994-07-14 | 1996-10-09 | 야스까와 히데아끼 | 전원 회로, 액정 표시 장치 및 전자기기(Power source circuit, liquid crystal display device, and electronic device) |
-
1998
- 1998-03-27 US US09/194,444 patent/US6236394B1/en not_active Expired - Lifetime
- 1998-03-27 JP JP54143798A patent/JP3569922B2/ja not_active Expired - Fee Related
- 1998-03-27 WO PCT/JP1998/001394 patent/WO1998044621A1/ja active Application Filing
-
2001
- 2001-03-16 US US09/809,281 patent/US6377252B2/en not_active Expired - Lifetime
-
2002
- 2002-02-21 US US10/078,411 patent/US20020154109A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101197463B1 (ko) * | 2010-08-18 | 2012-11-09 | 주식회사 실리콘웍스 | 액정표시장치의 전원공급 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010020939A1 (en) | 2001-09-13 |
| US6377252B2 (en) | 2002-04-23 |
| US20020154109A1 (en) | 2002-10-24 |
| US6236394B1 (en) | 2001-05-22 |
| WO1998044621A1 (fr) | 1998-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3569922B2 (ja) | 電源回路、表示装置及び電子機器 | |
| US10424390B2 (en) | Pulse output circuit, shift register and display device | |
| US7106319B2 (en) | Power supply circuit, voltage conversion circuit, semiconductor device, display device, display panel, and electronic equipment | |
| KR100860169B1 (ko) | 전원회로를 내장한 반도체 집적회로, 액정표시 제어장치 및 휴대용 전자기기 | |
| US7030869B2 (en) | Signal drive circuit, display device, electro-optical device, and signal drive method | |
| US7307610B2 (en) | Display driving device and display using the same | |
| US7061481B2 (en) | Power supply circuit, operational amplifier circuit, liquid crystal device and electronic instrument | |
| JP3675454B2 (ja) | 昇圧回路、半導体装置及び表示装置 | |
| JP3428380B2 (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
| JP2005024583A (ja) | 液晶駆動装置 | |
| US20100026679A1 (en) | Booster circuit, display panel driver, and display device | |
| JPWO2004057760A1 (ja) | シフトレジスタ及びその駆動方法 | |
| JP2001286126A (ja) | チャージポンプ型電源回路及びこれを用いた表示装置用駆動装置及び表示装置 | |
| JP4462844B2 (ja) | 電源回路 | |
| JP3570405B2 (ja) | 電圧変換回路、これを用いた表示装置及び電子機器 | |
| JP4039310B2 (ja) | 昇圧回路 | |
| JP3675456B2 (ja) | 半導体装置及び表示装置 | |
| JP3744827B2 (ja) | 半導体装置、表示装置、表示パネル及び電子機器 | |
| WO2000058777A1 (fr) | Procede d'attaque pour dispositif a cristaux liquides, dispositif a cristaux liquides et equipement electronique | |
| JP2009003243A (ja) | 基準電圧選択回路、表示ドライバ、電気光学装置及び電子機器 | |
| CN107256698B (zh) | 显示面板的驱动电路及其驱动模块与显示设备和制造方法 | |
| JP3642343B2 (ja) | 表示装置の駆動回路 | |
| JP3572860B2 (ja) | 電源回路、表示装置及び電子機器 | |
| US20070052649A1 (en) | Liquid crystal display device and mobile terminal | |
| JP2005010532A (ja) | 素子駆動回路、表示素子、素子駆動方法および電圧供給回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |