JP3572860B2

JP3572860B2 - 電源回路、表示装置及び電子機器

Info

Publication number: JP3572860B2
Application number: JP08438497A
Authority: JP
Inventors: 博之梅田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1997-03-18
Filing date: 1997-03-18
Publication date: 2004-10-06
Anticipated expiration: 2017-03-18
Also published as: JPH10262366A

Description

【０００１】
【発明の属する技術分野】
本発明は電源回路、表示装置及び電子機器に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
例えば液晶表示装置に使用される電源回路としては、国際公開ＷＯ９６／０２８６５号公報等に開示される従来技術が知られている。液晶表示装置においては、良好な表示特性を得るために、液晶素子を駆動する際に高電圧の電源を必要とする。このため液晶表示装置に使用される電源回路は、液晶素子を駆動する駆動回路に対して高電圧の電源を供給する必要がある。上記従来技術では、この高電圧を生成するために、チャージポンプ回路を用いて電圧を昇圧している。例えば５Ｖの電源電圧に基づき、チャージポンプ回路を用いて、正側に昇圧した電圧や負側に昇圧した電圧（反転昇圧電圧）を生成する。
【０００３】
しかしながら、上記従来技術で使用されるチャージポンプ回路は、一般的に、出力インピーダンスが高い。従って液晶のパネルのサイズが大きくなり、パネルの駆動の際に例えば数十ｍＡの負荷電流が流れる場合等には、チャージポンプ回路を用いる上記従来技術では、駆動電圧を適正なレベルに保てず、変換効率も低下してしまうおそれがある。
【０００４】
一方、このような問題を解決する１つの手法として、例えば昇圧チョッパー回路（スイッチングレギュレータ）を用いて昇圧電圧を得ると共に、この昇圧チョッパー回路と別個に設けられた反転昇圧チョッパー回路を用いて反転昇圧電圧を得る手法も考えられる。しかしながら、この手法によれば、上記の負荷電流の問題を解決できるが、回路規模が大きくなりエネルギー損失も大きいという問題がある。
【０００５】
本発明は、以上のような課題を解決するためになされたものであり、その目的とするところは、適正な昇圧電圧、反転昇圧電圧を、少ない回路規模で得ることができる電源回路、これを用いた表示装置、電子機器を提供することにある。
【０００６】
また本発明の他の目的は、容量性の表示素子の交流駆動に最適な電源回路、これを用いた表示装置、電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために本発明は、第１、第２の端子の間に与えられる入力電圧に基づいて、第３の端子に昇圧電圧を出力し第４の端子に反転昇圧電圧を出力する電源回路であって、所与の制御信号に基づきオン、オフする第１のスイッチング素子と、一端が前記第１の端子に電気的に接続され、他端が前記第１のスイッチング素子の一端に電気的に接続される第１のインダクタ素子と、一端が前記第２の端子に電気的に接続され、他端が前記第１のスイッチング素子の他端に電気的に接続される第２のインダクタ素子と、一端が前記第１のインダクタ素子の他端に電気的に接続され、他端が前記第３の端子に電気的に接続され、前記第１のスイッチング素子がオフする期間にオンする第２のスイッチング素子と、一端が前記第２のインダクタ素子の他端に電気的に接続され、他端が前記第４の端子に電気的に接続され、前記第１のスイッチング素子がオフする期間にオンする第３のスイッチング素子と、前記第３、第４の端子の前記昇圧電圧、前記反転昇圧電圧を平滑する手段とを含むことを特徴とする。
【０００８】
本発明によれば、第１のスイッチング素子がオンする期間では、第１のインダクタ素子から第１のスイッチング素子を介して第２のインダクタ素子に至る経路に電流が流れ、誘導起電力を発生するためのエネルギーが第１、第２のインダクタ素子に蓄えられる。そして第１のスイッチング素子がオフすると、第２、第３のスイッチング素子がオンし、第１、第２のインダクタ素子に蓄えられたエネルギーにより発生した誘導起電力により、第３の端子には昇圧電圧が第４の端子には反転昇圧電圧が発生する。本発明によれば、第１、第２のインダクタ素子にエネルギーを蓄えるためのスイッチング素子が第１のスイッチング素子の１つのみでよいため、回路の小規模化、製品の低コスト化を図れる。また電力を損失する電流経路に寄生するインピーダンスを小さくできるため、電力変換効率を高めることができる。
【０００９】
また本発明では、前記第２のスイッチング素子が、アノード端子が前記第１のインダクタ素子の他端に電気的に接続され、カソード端子が前記第３の端子に電気的に接続されるダイオードを含み、前記第３のスイッチング素子が、カソード端子が前記第２のインダクタ素子の他端に電気的に接続され、アノード端子が前記第４の端子に電気的に接続されるダイオードを含むことを特徴とする。このようにすることで、第１、第２のインダクタ素子に蓄えられたエネルギーにより発生した誘導起電力を、第１のスイッチング素子がオフした時に、第３、第４の端子に伝えることが可能となる。
【００１０】
また本発明は、前記昇圧電圧及び前記反転昇圧電圧のいずれか一方の電圧に基づいて、該一方の電圧が安定化するように前記第１のスイッチング素子のオン、オフを制御する前記所与の制御信号を生成する電圧安定化回路を含むことを特徴とする。このようにすることで、第１のスイッチング素子の制御信号を生成する電圧安定化回路を１つのみ設けるだけで、昇圧電圧及び反転昇圧電圧の両方を安定化できる。従って回路の小規模化、製品の低コスト化、制御の簡易化を図りながら、適正な昇圧電圧、反転昇圧電圧を得ることができる。
【００１１】
また本発明は、前記電源回路からの前記昇圧電圧及び前記反転昇圧電圧に基づいて、走査信号、データ信号を出力する駆動回路と、前記走査信号が入力される走査電極、前記データ信号が入力されるデータ電極及び該走査電極及び該データ電極により交流駆動される容量性の表示素子を含むパネルとを含むことを特徴とする。液晶素子などの容量性の表示素子を交流駆動する場合には、昇圧電圧の端子から流れ出る負荷電流と、反転昇圧電圧の端子に流れ込む負荷電流とが同等になると考えられる。従って、昇圧電圧及び反転昇圧電圧のいずれか一方の電圧が安定化するように第１のスイッチング素子のオン、オフを制御するだけで、他方の電圧を安定化することが可能となる。
【００１２】
また本発明に係る電子機器は、上記の表示装置と、前記パネルを用いて表示される画像の情報を供給する手段と、該画像情報に所与の処理を施す手段とを含むことを特徴とする。このようにすれば、例えば携帯電話、プリンター、パーソナルコンピュータ、ページャ、プロジェクタなどの電子機器において、装置の小規模化、低コスト化を図りながら良好な特性の表示を得ることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【００１４】
（実施例１）
図１に本実施例の電源回路の構成例を示す。この電源回路は、第１、第２の端子の間に与えられるＶＤＤ（入力電圧）に基づいて、第３の端子にＶＨ（昇圧電圧）を出力し、第４の端子にＶＬ（反転昇圧電圧）を出力するものである。
【００１５】
ここでトランジスタ１０（第１のスイッチング素子）は、所与の制御信号ＶＧに基づいてオン、オフする。またコイルＬ１（第１のインダクタ素子）は、一端が、第１の端子に接続され、他端が、トランジスタ１０の一端に接続されている。またコイルＬ２（第２のインダクタ素子）は、一端が、第２の端子に接続され、他端が、トランジスタ１０の他端に接続されている。またトランジスタ１０がオフする期間に導通状態になるダイオード１２（第２のスイッチング素子）は、アノード端子がコイルＬ１に接続され、カソード端子が第３の端子に接続されている。またトランジスタ１０がオフする期間に導通状態になるダイオード１４（第３のスイッチング素子）は、カソード端子がコイルＬ２に接続され、アノード端子が第４の端子に接続されている。そして、第３、第４の端子の昇圧電圧ＶＨ、反転昇圧電圧ＶＬは、キャパシターＣ１、Ｃ２により平滑化される。
【００１６】
なお、例えばコイルＬ１とトランジスタ１０の間、コイルＬ２とトランジスタ１０の間、コイルＬ１とダイオード１２の間、コイルＬ２とダイオード１４の間は、少なくとも電気的に接続されていればよく、これらの間に他の素子が介在等しても構わない。
【００１７】
またトランジスタ１０は、少なくとも、制御信号ＶＧに基づいてオン、オフし、ノード２０と２２の間を導通、非導通できるものであればよく、例えばＣＭＯＳ構造のトランジスタ１０以外にも、バイポーラ構造のトランジスタなどの種々のスイッチング素子を採用できる。
【００１８】
またダイオード１２、１４も、少なくとも、トランジスタ１０がオフしている期間にオンし、ノード２０と２４の間、ノード２２と２６の間を導通できるものであればよく、ダイオード以外にも種々のスイッチング素子を採用できる。例えば図２では、ノード２０と２４の間に、ダイオード１２に並列にトランジスタ１６を設けると共に、ノード２２とノード２６の間に、ダイオード１４に並列にトランジスタ１８を設けている。これらのトランジスタ１６、１８は同期整流用のトランジスタであり、トランジスタ１０がオフしている期間にオンする。そしてトランジスタ１０とトランジスタ１６及び１８とが同時にオンすることがないように、制御信号ＶＧとＶＧ２とは互いにノンオーバラップの関係となっている。
【００１９】
また昇圧電圧ＶＨ、反転昇圧電圧ＶＬを平滑する手段も、図１、図２に示すような形態で接続されたキャパシタＣ１、Ｃ２に限られるものではない。例えば図１、図２では、キャパシタＣ１、Ｃ２のノード２８はＧＮＤに接続されているが、ノード２８を他の電位に接続してもよい。
【００２０】
図３（Ａ）に、本実施例の比較例として、トランジスタ９０２、コイルＬ３、ダイオード９０４、キャパシターＣ３により構成される昇圧チョッパー回路９００と、トランジスタ９１２、コイルＬ４、ダイオード９１４、キャパシタＣ４により構成される反転昇圧チョッパー回路９１０とを別々に設けて、昇圧電圧ＶＨ及び反転昇圧電圧ＶＬを生成する電源回路を示す。
【００２１】
この電源回路では、コイルに誘導起電力を生じさせるためのトランジスタとして、２つのトランジスタ９０２、９１２を設ける必要がある。特に、これらのトランジスタ９０２、９１２のオン抵抗は、電力変換効率を高めるために十分に小さいものでなければならなく、このためトランジスタ９０２、９１２の各々のトランジスタサイズは非常に大きくなる。従って、このような大きなサイズのトランジスタを２つ設けなければならない図３（Ａ）の構成は、回路の大規模化を招く。
【００２２】
これに対して図１、図２の本実施例では、コイルに誘導起電力を生じさせるためのトランジスタは、トランジスタ１０の１つだけである。従って、図３（Ａ）に比べて回路を大幅に小規模化できる。
【００２３】
また図３（Ａ）では、ＶＤＤからコイルＬ３、トランジスタ９０２を介してＧＮＤに至る電流経路、ＶＤＤからトランジスタ９１２、コイルＬ４を介してＧＮＤに至る電流経路というように、電力を損失する電流経路が２つ存在する。そしてこれらの各々の電流経路には寄生インピーダンスが存在するため、電流経路が１つの場合に比べて寄生インピーダンスが大きくなる。従ってこの寄生インピーダンスにより損失されるエネルギーも大きくなり、電力変換効率が低くなる。
【００２４】
これに対して図１、図２の本実施例では、電力を損失する電流経路は、ＶＤＤからコイルＬ１、トランジスタ１０、コイルＬ２を介してＧＮＤに至る１つの電流経路だけである。従って、図３（Ａ）に比べて、電力損失につながる寄生インピーダンスの大きさが小さくなり、電力変換効率を格段に向上できる。
【００２５】
また図３（Ｂ）に、昇圧チョッパー回路（又は昇圧チャージポンプ回路）９２０で昇圧電圧ＶＨを生成し、反転チャージポンプ回路９３０でＶＨを反転することで反転昇圧電圧ＶＬを得る構成の電源回路を示す。この電源回路は出力インピーダンスが高く、例えば数十ｍＡ以上の負荷電流が流れた場合にＶＬの電圧を適正に維持できず電力変換効率も低下してしまうという問題がある。
【００２６】
これに対して図１、図２の本実施例では、ＶＨ、ＶＬの両方がチョッパー回路により生成されるため、負荷電流が増した場合にもＶＨ、ＶＬを適正な電圧に保つことができる。
【００２７】
次に本実施例の動作について説明する。図４（Ａ）に示すように、トランジスタ１０がオンしている期間（ＴＯＮ期間）では、ダイオード１２、１４が非導通になり、コイルＬ１からトランジスタ１０を介してコイルＬ２に至る経路に電流Ｉ１＝Ｉ２＝Ｉ３が流れる。この時に流れる電流により、誘導起電力を生じさせるためのエネルギーがコイルＬ１、Ｌ２に蓄えられる。
【００２８】
一方、図４（Ｂ）に示すように、トランジスタ１０がオフしている期間（ＴＯＦＦ期間）では、ダイオード１２、１４が導通する。この時、コイルＬ１には、電流Ｉ２の流れを妨げる方向に誘導起電力が生じるため、この誘導起電力により第３の端子に昇圧電圧が生じることになる。一方、コイルＬ２には、電流Ｉ３の流れを妨げる方向に誘導起電力が生じるため、この誘導起電力により第４の端子に反転昇圧電圧が生じることになる。なお初期状態においては、ＶＨは０Ｖ（ＧＮＤ）ととなっており、昇圧動作が進みＶＨがＶＤＤ以上になるまでは、トランジスタ１０のオン、オフにかかわらずダイオード１２に電流が流れる。
【００２９】
以上から明らかなように、トランジスタ１０がＯＮする期間ＴＯＮが長ければ長いほど、コイルＬ１、Ｌ２に蓄えられるエネルギーが大きくなる。従って、デューティ比Ｄ＝ＴＯＮ／（ＴＯＮ＋ＴＯＦＦ）が大きければ大きいほど、期間ＴＯＦＦに生じる誘導起電力が大きくなり、ＶＨ、ＶＬの昇圧比が大きくなる。そしてこのデューティ比Ｄは、トランジスタ１０に入力される制御信号ＶＧにより制御できる。
【００３０】
次に制御信号ＶＧを生成する電圧安定化回路の例について説明する。本実施例の電圧安定化回路の特徴は、ＶＨ及びＶＬのいずれか一方の電圧に基づいて、その一方の電圧が安定化するようにトランジスタ１０のオン、オフを制御するＶＧを生成する点にある。
【００３１】
図５にパルス周波数変調（ＰＦＭ）方式の電圧安定化回路の例を示す。この電圧安定化回路３０は、抵抗Ｒ１、Ｒ２、基準電圧源３２、オペアンプ（演算増幅器）３４、発振器３６、ＡＮＤ回路３８を含む。オペアンプ３４の負側端子には、昇圧電圧ＶＨを抵抗Ｒ１、Ｒ２で分割することで得られる分割電圧ＶＡ＝ＶＨ×Ｒ２／（Ｒ１＋Ｒ２）が入力され、正側端子には基準電圧ＶＲＥＦが入力される。本実施例の特徴は、このように電圧安定化回路３０が、ＶＬを用いずＶＨのみを用いてＶＧを生成している点にある。但しＶＨの代わりにＶＬを抵抗Ｒ１、Ｒ２で分割し、ＶＬのみを用いてＶＧを生成するようにしてもよい。オペアンプ３４は帰還回路として機能し、ＶＡとＶＲＥＦの値が等しくなるように出力ＶＯを変化させる。この出力ＶＯ及び発振器３６からのクロック信号ＣＬＫはＡＮＤ回路３８に入力され、このＡＮＤ回路の出力が制御信号ＶＧになる。
【００３２】
この電圧安定化回路３０は、昇圧電圧ＶＨが、設定電圧ＶＳ＝ＶＲＥＦ×（Ｒ１＋Ｒ２）／Ｒ２に等しくなるようにＶＧの周波数を変化させる。即ち図６（Ａ）のＦに示すように、設定電圧ＶＳよりもＶＨが低くなっている期間では、ＶＯがハイレベルになり、発振回路３６からのＣＬＫがＡＮＤ回路３８を介してＶＧにそのまま出力される。一方、図６（Ａ）のＧに示すように、ＶＳよりもＶＨが高くなっている期間では、ＶＯがローレベルになり、ＡＮＤ回路３８の出力はローレベルに固定される。そして負荷電流が多くなると、図６（Ｂ）に示すように、ＶＧの見かけ上の周波数が高くなる。このように制御することで、負荷電流の大小に依らずに昇圧電圧ＶＨが設定電圧ＶＳに等しくなるように、ＶＨを安定化できる。そして、本実施例の電源回路の対称性から明らかなように、ＶＨが安定化するとＶＬも同様に安定化する。
【００３３】
なおＶＨに基づいて、発振器３６の発振周波数そのものを変化させるようにしてもよい。
【００３４】
図７に、パルス幅変調（ＰＷＭ）方式の電圧安定化回路の例を示す。この電圧安定化回路４０は、抵抗Ｒ３、Ｒ４、基準電圧源４２、オペアンプ４４、ノコギリ波を発生する発振器４６、パルス幅変調器４８を含む。オペアンプ４４の負側端子には、ＶＨをＲ３、Ｒ４で分割することで得られるＶＡが入力され、正側端子にはＶＲＥＦが入力される。このように、この電圧安定化回路４０においても、ＶＬを用いずＶＨのみを用いてＶＧを生成している。パルス幅変調器４８には、発振器４６からのノコギリ波とオペアンプ４４の出力ＶＯが入力される。ＶＨが、設定電圧ＶＳ＝ＶＲＥＦ×（Ｒ３＋Ｒ４）／Ｒ４より小さければＶＯはハイレベルになり、パルス幅変調器４８はＶＧのパルス幅（ハイレベルとなる期間）を広げる。一方、ＶＨがＶＳより大きければＶＯはローレベルになり、パルス幅変調器４８はＶＧのパルス幅を狭める。
【００３５】
なお昇圧電圧ＶＨ（又はＶＬ）と出力電流値を同時に監視し、パルス周波数変調とパルス幅変調とを切り替えて、トランジスタ１０のオン、オフを制御するようにしてもよい。このようにすると、回路規模は大きくなるが、電力変換効率を高くすることができる。
【００３６】
以上に説明したＶＨ又はＶＬの一方のみに基づいてＶＧを生成する手法によれば、回路の小規模化、制御の簡易化を図れる。即ち図３（Ａ）に示すように昇圧チョッパー回路９００と反転昇圧チョッパー回路９１０を別々に設ける構成であると、制御信号がＶＧＨ、ＶＧＬというように２つ必要になる。これは、ＶＧＨを生成するＶＨ用の電圧安定化回路とＶＧＬを生成するＶＬ用の電圧安定化回路を別々に設けなければならないことを意味し、回路の大規模化、制御の複雑化、製品コストの増加を招く。これに対して本実施例では、トランジスタ１０が１つしかなく制御信号ＶＧも１つしか必要ないため、電圧安定化回路も１つだけでよい。このため、回路の小規模化、製品の低コスト化、制御の簡易化を図れる。特に、後述するように、ＶＨから流れる負荷電流とＶＬに流れ込む負荷電流が同等になる表示装置の電源回路に本実施例を適用した場合には、ＶＨ（或いはＶＬ）のみに基づいてＶＧを生成しても、安定した適正なＶＨ、ＶＬを得ることができるという利点がある。
（実施例２）
実施例２は、実施例１の電源回路を用いた表示装置に関する実施例である。ここでは、表示装置の１つである液晶表示装置に実施例１の電源回路を適用した場合について説明する。
【００３７】
実施例２の表示装置は、図８（Ａ）に示すように、実施例１で説明した電源回路１００と、駆動回路１１０及びパネル１２０とを含む。
【００３８】
ここで駆動回路１１０は、電源回路１００により生成された昇圧電圧ＶＬ、反転昇圧電圧ＶＬ、及びその他の電圧Ｖ１、Ｖ２等に基づいて、走査信号、データ信号を生成し、パネル１２０に出力する。この駆動回路１１０は、走査信号を生成する走査駆動回路と、データ信号を生成するデータ駆動回路を含む。パネル１２０は、駆動回路１１０からの走査信号が入力される走査電極、駆動回路１１０からのデータ信号が入力されるデータ電極、及び走査電極及びデータ電極により交流駆動される液晶素子（容量性の表示素子）を含む。
【００３９】
なお、この場合の駆動回路１１０の駆動方式としては、電圧平均化法、ＭＬＳ（ＭｕｌｔｉＬｉｎｅＳｅｌｅｃｔｉｏｎ）駆動法、アクティブマトリクス型液晶表示装置の駆動法等、種々のものを採用できる。
【００４０】
さて図８（Ｂ）に示すように、液晶素子ＣＬは容量性の表示素子であり、液晶表示装置では、この容量性の液晶素子ＣＬを、ＤＣ電圧が零となるように交流駆動する。液晶素子ＣＬに長期に亘ってＤＣ電圧が印加されると焼き付き等を引き起こすからである。このように容量性の液晶素子ＣＬはＤＣ電圧が零となるように交流駆動されるため、ＶＨから流れ出る負荷電流ＩＨと同等の負荷電流ＩＬがＶＬに流れる込むことになる。そして図１に示すように、この負荷電流ＩＨの電流経路はコイルＬ１を介してダイオード１２に至る経路であり、負荷電流のＩＬの電流経路はダイオード１４を介してコイルＬ２に至る経路であり、電流経路が対称性を有する。従って、図５、図７に示す電圧安定化回路により、ＶＨが安定化するようにトランジスタ１０のオン、オフを制御すれば、ＶＬも安定化するようになる。従って、ＶＬを安定化するための電圧安定化回路を別に設ける必要がなく、回路の小規模化、製品の低コスト化、制御の簡易化を図れる。
【００４１】
このように本発明の電源回路は、容量性の表示素子を交流駆動するタイプの表示装置に用いた場合に大きな利点を持つ。
（実施例３）
実施例３は、実施例１の電源回路、実施例２の表示装置を利用した電子機器に関する実施例である。図９にその構成例を示す。図９の電子機器は、画像情報出力源１０００、画像情報処理回路１００２、クロック発生回路１００８、実施例１で説明した電源回路１０１０、実施例２で説明した駆動回路１００４及びパネル１００６を含む。画像情報出力源１０００は、ＲＯＭ、ＲＡＭ等のメモリ、同調回路等を含み、クロック発生回路１００８からのクロックに基づいて画像情報を出力する。画像情報処理回路１００２は、クロック発生回路１００８からのクロックに基づいて画像情報を処理して出力する。この画像情報処理回路１００２には、例えば増幅・極性反転回路、位相変調回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含ませることができる。駆動回路１００４は、走査駆動回路、データ駆動回路等を含みパネル１００６の駆動を行う。電源回路１０１０は、上述の各回路に電源を供給する。
【００４２】
このような構成の電子機器として、図１０（Ａ）に示す携帯電話、図１０（Ｂ）に示すプリンタ、或いはページャ、ＰＨＳ、セルラーフォン、オーディオ機器、電子手帳、電子卓上計算機、ＰＯＳ端末、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、パーソナルコンピュータ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置などを挙げることができる。
【００４３】
図１０（Ａ）に示す携帯電話１１００は、表示部１１０２、ダイヤルボタン１１０４等を備え、図１０（Ｂ）に示すプリンタ１１１０は、表示部１１１２、コントロールパネル１１１４等を備える。これらの表示部１１０２、１１１２での表示に、実施例２の表示装置が利用される。
【００４４】
実施例１、実施例２を実施例３の電子機器に利用することで、装置の小規模化、低コスト化を図りながら、良好な特性の表示を得ることができる。
【００４５】
なお、本発明は上記実施例１、２、３に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００４６】
例えば本発明の電源回路は、図１、図２に示す構成に限らず、これらと均等な種々の変形実施が可能である。
【００４７】
また電圧安定化回路の構成も図５、図７に示すものに限られるものではなく、種々の変形実施が可能である。
【００４８】
更に本発明の表示装置は、液晶素子を用いた表示装置に限らず、ＥＬ（エレクトロ・ルミネッセンス）、ＶＦＤ（蛍光表示管）等、本発明の要旨の範囲内で種々の表示素子を用いた表示装置に適用できる。
【００４９】
【図面の簡単な説明】
【図１】実施例１の構成例を示す回路図である。
【図２】実施例１の他の構成例を示す回路図である。
【図３】図３（Ａ）、（Ｂ）は、比較例の電源回路の回路図である。
【図４】図４（Ａ）、（Ｂ）は、実施例１の動作を説明するための図である。
【図５】電圧安定化回路の構成例を示す回路図である。
【図６】図６（Ａ）、（Ｂ）は、電源安定化回路の動作を説明するための波形図である。
【図７】電圧安定化回路の他の構成例を示す回路図である。
【図８】図８（Ａ）、（Ｂ）は、実施例２の表示装置を説明するための図である。
【図９】実施例３の電子機器の構成例を示すブロック図である。
【図１０】図１０（Ａ）、（Ｂ）は、電子機器の１つである携帯電話、プリンタの一例を示す図である。
【符号の説明】
Ｌ１コイル（第１のインダクタ素子）
Ｌ２コイル（第２のインダクタ素子）
１０トランジスタ（第１のスイッチング素子）
１２ダイオード（第２のスイッチング素子）
１４ダイオード（第３のスイッチング素子）
Ｃ１、Ｃ２キャパシタ（平滑手段）
１６、１８トランジスタ
３０、４０電圧安定化回路

Claims

第１、第２の端子の間に与えられる入力電圧に基づいて、第３の端子に昇圧電圧を出力し第４の端子に反転昇圧電圧を出力する電源回路であって、
所与の制御信号に基づきオン、オフする第１のスイッチング素子と、
一端が前記第１の端子に電気的に接続され、他端が前記第１のスイッチング素子の一端に電気的に接続される第１のインダクタ素子と、
一端が前記第２の端子に電気的に接続され、他端が前記第１のスイッチング素子の他端に電気的に接続される第２のインダクタ素子と、
一端が前記第１のインダクタ素子の他端に電気的に接続され、他端が前記第３の端子に電気的に接続され、前記第１のスイッチング素子がオフする期間にオンする第２のスイッチング素子と、
一端が前記第２のインダクタ素子の他端に電気的に接続され、他端が前記第４の端子に電気的に接続され、前記第１のスイッチング素子がオフする期間にオンする第３のスイッチング素子と、
前記第３、第４の端子の前記昇圧電圧、前記反転昇圧電圧を平滑するための第１、第２のキャパシターを含み、
前記第１のキャパシタの一端が前記第３の端子に接続され、他端が前記第２の端子に接続され、前記第２のキャパシタの一端が前記第４の端子に接続され、他端が前記第２の端子に接続され、前記第２の端子がグランド電位又は他の電位に接続されていることを特徴とする電源回路。
請求項１において、
前記第２のスイッチング素子が、
アノード端子が前記第１のインダクタ素子の他端に電気的に接続され、カソード端子が前記第３の端子に電気的に接続されるダイオードを含み、
前記第３のスイッチング素子が、
カソード端子が前記第２のインダクタ素子の他端に電気的に接続され、アノード端子が前記第４の端子に電気的に接続されるダイオードを含むことを特徴とする電源回路。
請求項１又は２において、
前記昇圧電圧及び前記反転昇圧電圧のいずれか一方の電圧に基づいて、該一方の電圧が安定化するように前記第１のスイッチング素子のオン、オフを制御する前記所与の制御信号を生成する電圧安定化回路を含むことを特徴とする電源回路。
請求項３の電源回路と、
前記電源回路からの前記昇圧電圧及び前記反転昇圧電圧に基づいて、走査信号、データ信号を出力する駆動回路と、
前記走査信号が入力される走査電極、前記データ信号が入力されるデータ電極及び該走査電極及び該データ電極により交流駆動される容量性の表示素子を含むパネルとを含むことを特徴とする表示装置。
請求項４の表示装置と、前記パネルを用いて表示される画像の情報を供給する手段と、該画像情報に所与の処理を施す手段とを含むことを特徴とする電子機器。