JPH10262366A - 電源回路、表示装置及び電子機器 - Google Patents
電源回路、表示装置及び電子機器Info
- Publication number
- JPH10262366A JPH10262366A JP8438497A JP8438497A JPH10262366A JP H10262366 A JPH10262366 A JP H10262366A JP 8438497 A JP8438497 A JP 8438497A JP 8438497 A JP8438497 A JP 8438497A JP H10262366 A JPH10262366 A JP H10262366A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- circuit
- electrically connected
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Dc-Dc Converters (AREA)
Abstract
規模で得ることができ、容量性の表示素子の交流駆動に
最適な電源回路、表示装置、電子機器の提供。 【解決手段】 VDDに基づいて昇圧電圧VH、反転昇
圧電圧VLを出力する。VGに基づきオン、オフするト
ランジスタ10、一端が第1の端子に接続され他端がト
ランジスタ10に接続されるコイルL1、一端が第2の
端子に接続され他端がトランジスタ10に接続されるコ
イルL2、一端がコイルL1に接続され他端が第3の端
子に接続されトランジスタ10のオフ期間に導通するダ
イオード12、一端がコイルL2に接続され他端が第4
の端子に接続されトランジスタ10のオフ期間に導通す
るダイオード14、VH、VLを平滑するキャパシタC
1、C2を含む。VH、VLの一方のみに基づきVGを
生成する電圧安定化回路を設け、容量性の液晶素子を交
流駆動する表示装置に適用することが望ましい。
Description
及び電子機器に関する。
晶表示装置に使用される電源回路としては、国際公開W
O96/02865号公報等に開示される従来技術が知
られている。液晶表示装置においては、良好な表示特性
を得るために、液晶素子を駆動する際に高電圧の電源を
必要とする。このため液晶表示装置に使用される電源回
路は、液晶素子を駆動する駆動回路に対して高電圧の電
源を供給する必要がある。上記従来技術では、この高電
圧を生成するために、チャージポンプ回路を用いて電圧
を昇圧している。例えば5Vの電源電圧に基づき、チャ
ージポンプ回路を用いて、正側に昇圧した電圧や負側に
昇圧した電圧(反転昇圧電圧)を生成する。
チャージポンプ回路は、一般的に、出力インピーダンス
が高い。従って液晶のパネルのサイズが大きくなり、パ
ネルの駆動の際に例えば数十mAの負荷電流が流れる場
合等には、チャージポンプ回路を用いる上記従来技術で
は、駆動電圧を適正なレベルに保てず、変換効率も低下
してしまうおそれがある。
法として、例えば昇圧チョッパー回路(スイッチングレ
ギュレータ)を用いて昇圧電圧を得ると共に、この昇圧
チョッパー回路と別個に設けられた反転昇圧チョッパー
回路を用いて反転昇圧電圧を得る手法も考えられる。し
かしながら、この手法によれば、上記の負荷電流の問題
を解決できるが、回路規模が大きくなりエネルギー損失
も大きいという問題がある。
めになされたものであり、その目的とするところは、適
正な昇圧電圧、反転昇圧電圧を、少ない回路規模で得る
ことができる電源回路、これを用いた表示装置、電子機
器を提供することにある。
子の交流駆動に最適な電源回路、これを用いた表示装
置、電子機器を提供することにある。
に本発明は、第1、第2の端子の間に与えられる入力電
圧に基づいて、第3の端子に昇圧電圧を出力し第4の端
子に反転昇圧電圧を出力する電源回路であって、所与の
制御信号に基づきオン、オフする第1のスイッチング素
子と、一端が前記第1の端子に電気的に接続され、他端
が前記第1のスイッチング素子の一端に電気的に接続さ
れる第1のインダクタ素子と、一端が前記第2の端子に
電気的に接続され、他端が前記第1のスイッチング素子
の他端に電気的に接続される第2のインダクタ素子と、
一端が前記第1のインダクタ素子の他端に電気的に接続
され、他端が前記第3の端子に電気的に接続され、前記
第1のスイッチング素子がオフする期間にオンする第2
のスイッチング素子と、一端が前記第2のインダクタ素
子の他端に電気的に接続され、他端が前記第4の端子に
電気的に接続され、前記第1のスイッチング素子がオフ
する期間にオンする第3のスイッチング素子と、前記第
3、第4の端子の前記昇圧電圧、前記反転昇圧電圧を平
滑する手段とを含むことを特徴とする。
がオンする期間では、第1のインダクタ素子から第1の
スイッチング素子を介して第2のインダクタ素子に至る
経路に電流が流れ、誘導起電力を発生するためのエネル
ギーが第1、第2のインダクタ素子に蓄えられる。そし
て第1のスイッチング素子がオフすると、第2、第3の
スイッチング素子がオンし、第1、第2のインダクタ素
子に蓄えられたエネルギーにより発生した誘導起電力に
より、第3の端子には昇圧電圧が第4の端子には反転昇
圧電圧が発生する。本発明によれば、第1、第2のイン
ダクタ素子にエネルギーを蓄えるためのスイッチング素
子が第1のスイッチング素子の1つのみでよいため、回
路の小規模化、製品の低コスト化を図れる。また電力を
損失する電流経路に寄生するインピーダンスを小さくで
きるため、電力変換効率を高めることができる。
素子が、アノード端子が前記第1のインダクタ素子の他
端に電気的に接続され、カソード端子が前記第3の端子
に電気的に接続されるダイオードを含み、前記第3のス
イッチング素子が、カソード端子が前記第2のインダク
タ素子の他端に電気的に接続され、アノード端子が前記
第4の端子に電気的に接続されるダイオードを含むこと
を特徴とする。このようにすることで、第1、第2のイ
ンダクタ素子に蓄えられたエネルギーにより発生した誘
導起電力を、第1のスイッチング素子がオフした時に、
第3、第4の端子に伝えることが可能となる。
昇圧電圧のいずれか一方の電圧に基づいて、該一方の電
圧が安定化するように前記第1のスイッチング素子のオ
ン、オフを制御する前記所与の制御信号を生成する電圧
安定化回路を含むことを特徴とする。このようにするこ
とで、第1のスイッチング素子の制御信号を生成する電
圧安定化回路を1つのみ設けるだけで、昇圧電圧及び反
転昇圧電圧の両方を安定化できる。従って回路の小規模
化、製品の低コスト化、制御の簡易化を図りながら、適
正な昇圧電圧、反転昇圧電圧を得ることができる。
圧電圧及び前記反転昇圧電圧に基づいて、走査信号、デ
ータ信号を出力する駆動回路と、前記走査信号が入力さ
れる走査電極、前記データ信号が入力されるデータ電極
及び該走査電極及び該データ電極により交流駆動される
容量性の表示素子を含むパネルとを含むことを特徴とす
る。液晶素子などの容量性の表示素子を交流駆動する場
合には、昇圧電圧の端子から流れ出る負荷電流と、反転
昇圧電圧の端子に流れ込む負荷電流とが同等になると考
えられる。従って、昇圧電圧及び反転昇圧電圧のいずれ
か一方の電圧が安定化するように第1のスイッチング素
子のオン、オフを制御するだけで、他方の電圧を安定化
することが可能となる。
装置と、前記パネルを用いて表示される画像の情報を供
給する手段と、該画像情報に所与の処理を施す手段とを
含むことを特徴とする。このようにすれば、例えば携帯
電話、プリンター、パーソナルコンピュータ、ページ
ャ、プロジェクタなどの電子機器において、装置の小規
模化、低コスト化を図りながら良好な特性の表示を得る
ことができる。
て図面を用いて説明する。
構成例を示す。この電源回路は、第1、第2の端子の間
に与えられるVDD(入力電圧)に基づいて、第3の端
子にVH(昇圧電圧)を出力し、第4の端子にVL(反
転昇圧電圧)を出力するものである。
ング素子)は、所与の制御信号VGに基づいてオン、オ
フする。またコイルL1(第1のインダクタ素子)は、
一端が、第1の端子に接続され、他端が、トランジスタ
10の一端に接続されている。またコイルL2(第2の
インダクタ素子)は、一端が、第2の端子に接続され、
他端が、トランジスタ10の他端に接続されている。ま
たトランジスタ10がオフする期間に導通状態になるダ
イオード12(第2のスイッチング素子)は、アノード
端子がコイルL1に接続され、カソード端子が第3の端
子に接続されている。またトランジスタ10がオフする
期間に導通状態になるダイオード14(第3のスイッチ
ング素子)は、カソード端子がコイルL2に接続され、
アノード端子が第4の端子に接続されている。そして、
第3、第4の端子の昇圧電圧VH、反転昇圧電圧VL
は、キャパシターC1、C2により平滑化される。
0の間、コイルL2とトランジスタ10の間、コイルL
1とダイオード12の間、コイルL2とダイオード14
の間は、少なくとも電気的に接続されていればよく、こ
れらの間に他の素子が介在等しても構わない。
御信号VGに基づいてオン、オフし、ノード20と22
の間を導通、非導通できるものであればよく、例えばC
MOS構造のトランジスタ10以外にも、バイポーラ構
造のトランジスタなどの種々のスイッチング素子を採用
できる。
も、トランジスタ10がオフしている期間にオンし、ノ
ード20と24の間、ノード22と26の間を導通でき
るものであればよく、ダイオード以外にも種々のスイッ
チング素子を採用できる。例えば図2では、ノード20
と24の間に、ダイオード12に並列にトランジスタ1
6を設けると共に、ノード22とノード26の間に、ダ
イオード14に並列にトランジスタ18を設けている。
これらのトランジスタ16、18は同期整流用のトラン
ジスタであり、トランジスタ10がオフしている期間に
オンする。そしてトランジスタ10とトランジスタ16
及び18とが同時にオンすることがないように、制御信
号VGとVG2とは互いにノンオーバラップの関係とな
っている。
滑する手段も、図1、図2に示すような形態で接続され
たキャパシタC1、C2に限られるものではない。例え
ば図1、図2では、キャパシタC1、C2のノード28
はGNDに接続されているが、ノード28を他の電位に
接続してもよい。
トランジスタ902、コイルL3、ダイオード904、
キャパシターC3により構成される昇圧チョッパー回路
900と、トランジスタ912、コイルL4、ダイオー
ド914、キャパシタC4により構成される反転昇圧チ
ョッパー回路910とを別々に設けて、昇圧電圧VH及
び反転昇圧電圧VLを生成する電源回路を示す。
生じさせるためのトランジスタとして、2つのトランジ
スタ902、912を設ける必要がある。特に、これら
のトランジスタ902、912のオン抵抗は、電力変換
効率を高めるために十分に小さいものでなければならな
く、このためトランジスタ902、912の各々のトラ
ンジスタサイズは非常に大きくなる。従って、このよう
な大きなサイズのトランジスタを2つ設けなければなら
ない図3(A)の構成は、回路の大規模化を招く。
コイルに誘導起電力を生じさせるためのトランジスタ
は、トランジスタ10の1つだけである。従って、図3
(A)に比べて回路を大幅に小規模化できる。
3、トランジスタ902を介してGNDに至る電流経
路、VDDからトランジスタ912、コイルL4を介し
てGNDに至る電流経路というように、電力を損失する
電流経路が2つ存在する。そしてこれらの各々の電流経
路には寄生インピーダンスが存在するため、電流経路が
1つの場合に比べて寄生インピーダンスが大きくなる。
従ってこの寄生インピーダンスにより損失されるエネル
ギーも大きくなり、電力変換効率が低くなる。
電力を損失する電流経路は、VDDからコイルL1、ト
ランジスタ10、コイルL2を介してGNDに至る1つ
の電流経路だけである。従って、図3(A)に比べて、
電力損失につながる寄生インピーダンスの大きさが小さ
くなり、電力変換効率を格段に向上できる。
(又は昇圧チャージポンプ回路)920で昇圧電圧VH
を生成し、反転チャージポンプ回路930でVHを反転
することで反転昇圧電圧VLを得る構成の電源回路を示
す。この電源回路は出力インピーダンスが高く、例えば
数十mA以上の負荷電流が流れた場合にVLの電圧を適
正に維持できず電力変換効率も低下してしまうという問
題がある。
VH、VLの両方がチョッパー回路により生成されるた
め、負荷電流が増した場合にもVH、VLを適正な電圧
に保つことができる。
4(A)に示すように、トランジスタ10がオンしてい
る期間(TON期間)では、ダイオード12、14が非
導通になり、コイルL1からトランジスタ10を介して
コイルL2に至る経路に電流I1=I2=I3が流れ
る。この時に流れる電流により、誘導起電力を生じさせ
るためのエネルギーがコイルL1、L2に蓄えられる。
スタ10がオフしている期間(TOFF期間)では、ダ
イオード12、14が導通する。この時、コイルL1に
は、電流I2の流れを妨げる方向に誘導起電力が生じる
ため、この誘導起電力により第3の端子に昇圧電圧が生
じることになる。一方、コイルL2には、電流I3の流
れを妨げる方向に誘導起電力が生じるため、この誘導起
電力により第4の端子に反転昇圧電圧が生じることにな
る。なお初期状態においては、VHは0V(GND)と
となっており、昇圧動作が進みVHがVDD以上になる
までは、トランジスタ10のオン、オフにかかわらずダ
イオード12に電流が流れる。
0がONする期間TONが長ければ長いほど、コイルL
1、L2に蓄えられるエネルギーが大きくなる。従っ
て、デューティ比D=TON/(TON+TOFF)が
大きければ大きいほど、期間TOFFに生じる誘導起電
力が大きくなり、VH、VLの昇圧比が大きくなる。そ
してこのデューティ比Dは、トランジスタ10に入力さ
れる制御信号VGにより制御できる。
路の例について説明する。本実施例の電圧安定化回路の
特徴は、VH及びVLのいずれか一方の電圧に基づい
て、その一方の電圧が安定化するようにトランジスタ1
0のオン、オフを制御するVGを生成する点にある。
電圧安定化回路の例を示す。この電圧安定化回路30
は、抵抗R1、R2、基準電圧源32、オペアンプ(演
算増幅器)34、発振器36、AND回路38を含む。
オペアンプ34の負側端子には、昇圧電圧VHを抵抗R
1、R2で分割することで得られる分割電圧VA=VH
×R2/(R1+R2)が入力され、正側端子には基準
電圧VREFが入力される。本実施例の特徴は、このよ
うに電圧安定化回路30が、VLを用いずVHのみを用
いてVGを生成している点にある。但しVHの代わりに
VLを抵抗R1、R2で分割し、VLのみを用いてVG
を生成するようにしてもよい。オペアンプ34は帰還回
路として機能し、VAとVREFの値が等しくなるよう
に出力VOを変化させる。この出力VO及び発振器36
からのクロック信号CLKはAND回路38に入力さ
れ、このAND回路の出力が制御信号VGになる。
が、設定電圧VS=VREF×(R1+R2)/R2に
等しくなるようにVGの周波数を変化させる。即ち図6
(A)のFに示すように、設定電圧VSよりもVHが低
くなっている期間では、VOがハイレベルになり、発振
回路36からのCLKがAND回路38を介してVGに
そのまま出力される。一方、図6(A)のGに示すよう
に、VSよりもVHが高くなっている期間では、VOが
ローレベルになり、AND回路38の出力はローレベル
に固定される。そして負荷電流が多くなると、図6
(B)に示すように、VGの見かけ上の周波数が高くな
る。このように制御することで、負荷電流の大小に依ら
ずに昇圧電圧VHが設定電圧VSに等しくなるように、
VHを安定化できる。そして、本実施例の電源回路の対
称性から明らかなように、VHが安定化するとVLも同
様に安定化する。
波数そのものを変化させるようにしてもよい。
圧安定化回路の例を示す。この電圧安定化回路40は、
抵抗R3、R4、基準電圧源42、オペアンプ44、ノ
コギリ波を発生する発振器46、パルス幅変調器48を
含む。オペアンプ44の負側端子には、VHをR3、R
4で分割することで得られるVAが入力され、正側端子
にはVREFが入力される。このように、この電圧安定
化回路40においても、VLを用いずVHのみを用いて
VGを生成している。パルス幅変調器48には、発振器
46からのノコギリ波とオペアンプ44の出力VOが入
力される。VHが、設定電圧VS=VREF×(R3+
R4)/R4より小さければVOはハイレベルになり、
パルス幅変調器48はVGのパルス幅(ハイレベルとな
る期間)を広げる。一方、VHがVSより大きければV
Oはローレベルになり、パルス幅変調器48はVGのパ
ルス幅を狭める。
値を同時に監視し、パルス周波数変調とパルス幅変調と
を切り替えて、トランジスタ10のオン、オフを制御す
るようにしてもよい。このようにすると、回路規模は大
きくなるが、電力変換効率を高くすることができる。
基づいてVGを生成する手法によれば、回路の小規模
化、制御の簡易化を図れる。即ち図3(A)に示すよう
に昇圧チョッパー回路900と反転昇圧チョッパー回路
910を別々に設ける構成であると、制御信号がVG
H、VGLというように2つ必要になる。これは、VG
Hを生成するVH用の電圧安定化回路とVGLを生成す
るVL用の電圧安定化回路を別々に設けなければならな
いことを意味し、回路の大規模化、制御の複雑化、製品
コストの増加を招く。これに対して本実施例では、トラ
ンジスタ10が1つしかなく制御信号VGも1つしか必
要ないため、電圧安定化回路も1つだけでよい。このた
め、回路の小規模化、製品の低コスト化、制御の簡易化
を図れる。特に、後述するように、VHから流れる負荷
電流とVLに流れ込む負荷電流が同等になる表示装置の
電源回路に本実施例を適用した場合には、VH(或いは
VL)のみに基づいてVGを生成しても、安定した適正
なVH、VLを得ることができるという利点がある。 (実施例2)実施例2は、実施例1の電源回路を用いた
表示装置に関する実施例である。ここでは、表示装置の
1つである液晶表示装置に実施例1の電源回路を適用し
た場合について説明する。
ように、実施例1で説明した電源回路100と、駆動回
路110及びパネル120とを含む。
により生成された昇圧電圧VL、反転昇圧電圧VL、及
びその他の電圧V1、V2等に基づいて、走査信号、デ
ータ信号を生成し、パネル120に出力する。この駆動
回路110は、走査信号を生成する走査駆動回路と、デ
ータ信号を生成するデータ駆動回路を含む。パネル12
0は、駆動回路110からの走査信号が入力される走査
電極、駆動回路110からのデータ信号が入力されるデ
ータ電極、及び走査電極及びデータ電極により交流駆動
される液晶素子(容量性の表示素子)を含む。
式としては、電圧平均化法、MLS(Multi Line Selec
tion)駆動法、アクティブマトリクス型液晶表示装置の
駆動法等、種々のものを採用できる。
Lは容量性の表示素子であり、液晶表示装置では、この
容量性の液晶素子CLを、DC電圧が零となるように交
流駆動する。液晶素子CLに長期に亘ってDC電圧が印
加されると焼き付き等を引き起こすからである。このよ
うに容量性の液晶素子CLはDC電圧が零となるように
交流駆動されるため、VHから流れ出る負荷電流IHと
同等の負荷電流ILがVLに流れる込むことになる。そ
して図1に示すように、この負荷電流IHの電流経路は
コイルL1を介してダイオード12に至る経路であり、
負荷電流のILの電流経路はダイオード14を介してコ
イルL2に至る経路であり、電流経路が対称性を有す
る。従って、図5、図7に示す電圧安定化回路により、
VHが安定化するようにトランジスタ10のオン、オフ
を制御すれば、VLも安定化するようになる。従って、
VLを安定化するための電圧安定化回路を別に設ける必
要がなく、回路の小規模化、製品の低コスト化、制御の
簡易化を図れる。
表示素子を交流駆動するタイプの表示装置に用いた場合
に大きな利点を持つ。 (実施例3)実施例3は、実施例1の電源回路、実施例
2の表示装置を利用した電子機器に関する実施例であ
る。図9にその構成例を示す。図9の電子機器は、画像
情報出力源1000、画像情報処理回路1002、クロ
ック発生回路1008、実施例1で説明した電源回路1
010、実施例2で説明した駆動回路1004及びパネ
ル1006を含む。画像情報出力源1000は、RO
M、RAM等のメモリ、同調回路等を含み、クロック発
生回路1008からのクロックに基づいて画像情報を出
力する。画像情報処理回路1002は、クロック発生回
路1008からのクロックに基づいて画像情報を処理し
て出力する。この画像情報処理回路1002には、例え
ば増幅・極性反転回路、位相変調回路、ローテーション
回路、ガンマ補正回路あるいはクランプ回路等を含ませ
ることができる。駆動回路1004は、走査駆動回路、
データ駆動回路等を含みパネル1006の駆動を行う。
電源回路1010は、上述の各回路に電源を供給する。
(A)に示す携帯電話、図10(B)に示すプリンタ、
或いはページャ、PHS、セルラーフォン、オーディオ
機器、電子手帳、電子卓上計算機、POS端末、タッチ
パネルを備えた装置、プロジェクタ、ワードプロセッ
サ、パーソナルコンピュータ、テレビ、ビューファイン
ダ型又はモニタ直視型のビデオテープレコーダ、カーナ
ビゲーション装置などを挙げることができる。
表示部1102、ダイヤルボタン1104等を備え、図
10(B)に示すプリンタ1110は、表示部111
2、コントロールパネル1114等を備える。これらの
表示部1102、1112での表示に、実施例2の表示
装置が利用される。
に利用することで、装置の小規模化、低コスト化を図り
ながら、良好な特性の表示を得ることができる。
定されるものではなく、本発明の要旨の範囲内で種々の
変形実施が可能である。
示す構成に限らず、これらと均等な種々の変形実施が可
能である。
示すものに限られるものではなく、種々の変形実施が可
能である。
た表示装置に限らず、EL(エレクトロ・ルミネッセン
ス)、VFD(蛍光表示管)等、本発明の要旨の範囲内
で種々の表示素子を用いた表示装置に適用できる。
路図である。
するための図である。
を説明するための波形図である。
る。
説明するための図である。
である。
ある携帯電話、プリンタの一例を示す図である。
Claims (5)
- 【請求項1】 第1、第2の端子の間に与えられる入力
電圧に基づいて、第3の端子に昇圧電圧を出力し第4の
端子に反転昇圧電圧を出力する電源回路であって、 所与の制御信号に基づきオン、オフする第1のスイッチ
ング素子と、 一端が前記第1の端子に電気的に接続され、他端が前記
第1のスイッチング素子の一端に電気的に接続される第
1のインダクタ素子と、 一端が前記第2の端子に電気的に接続され、他端が前記
第1のスイッチング素子の他端に電気的に接続される第
2のインダクタ素子と、 一端が前記第1のインダクタ素子の他端に電気的に接続
され、他端が前記第3の端子に電気的に接続され、前記
第1のスイッチング素子がオフする期間にオンする第2
のスイッチング素子と、 一端が前記第2のインダクタ素子の他端に電気的に接続
され、他端が前記第4の端子に電気的に接続され、前記
第1のスイッチング素子がオフする期間にオンする第3
のスイッチング素子と、 前記第3、第4の端子の前記昇圧電圧、前記反転昇圧電
圧を平滑する手段とを含むことを特徴とする電源回路。 - 【請求項2】 請求項1において、 前記第2のスイッチング素子が、 アノード端子が前記第1のインダクタ素子の他端に電気
的に接続され、カソード端子が前記第3の端子に電気的
に接続されるダイオードを含み、 前記第3のスイッチング素子が、 カソード端子が前記第2のインダクタ素子の他端に電気
的に接続され、アノード端子が前記第4の端子に電気的
に接続されるダイオードを含むことを特徴とする電源回
路。 - 【請求項3】 請求項1又は2において、 前記昇圧電圧及び前記反転昇圧電圧のいずれか一方の電
圧に基づいて、該一方の電圧が安定化するように前記第
1のスイッチング素子のオン、オフを制御する前記所与
の制御信号を生成する電圧安定化回路を含むことを特徴
とする電源回路。 - 【請求項4】 請求項3の電源回路と、 前記電源回路からの前記昇圧電圧及び前記反転昇圧電圧
に基づいて、走査信号、データ信号を出力する駆動回路
と、 前記走査信号が入力される走査電極、前記データ信号が
入力されるデータ電極及び該走査電極及び該データ電極
により交流駆動される容量性の表示素子を含むパネルと
を含むことを特徴とする表示装置。 - 【請求項5】 請求項4の表示装置と、前記パネルを用
いて表示される画像の情報を供給する手段と、該画像情
報に所与の処理を施す手段とを含むことを特徴とする電
子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08438497A JP3572860B2 (ja) | 1997-03-18 | 1997-03-18 | 電源回路、表示装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08438497A JP3572860B2 (ja) | 1997-03-18 | 1997-03-18 | 電源回路、表示装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10262366A true JPH10262366A (ja) | 1998-09-29 |
JP3572860B2 JP3572860B2 (ja) | 2004-10-06 |
Family
ID=13829075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08438497A Expired - Fee Related JP3572860B2 (ja) | 1997-03-18 | 1997-03-18 | 電源回路、表示装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3572860B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003026116A1 (fr) * | 2001-09-12 | 2003-03-27 | Matsushita Electric Industrial Co., Ltd. | Convertisseur continu-continu comportant des sorties multiples |
US6633287B1 (en) | 1999-06-01 | 2003-10-14 | Seiko Epson Corporation | Power supply circuit of an electro-optical device, driving circuit of an electro-optical device, method of driving an electro-optical device, electro-optical device, and electronic equipment |
JP2007282443A (ja) * | 2006-04-11 | 2007-10-25 | Fuji Electric Systems Co Ltd | スイッチングレギュレータ |
JP2007306662A (ja) * | 2006-05-09 | 2007-11-22 | Sanyo Electric Co Ltd | 電源装置 |
JP2010273438A (ja) * | 2009-05-20 | 2010-12-02 | Daihen Corp | 系統連系インバータシステム |
-
1997
- 1997-03-18 JP JP08438497A patent/JP3572860B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633287B1 (en) | 1999-06-01 | 2003-10-14 | Seiko Epson Corporation | Power supply circuit of an electro-optical device, driving circuit of an electro-optical device, method of driving an electro-optical device, electro-optical device, and electronic equipment |
WO2003026116A1 (fr) * | 2001-09-12 | 2003-03-27 | Matsushita Electric Industrial Co., Ltd. | Convertisseur continu-continu comportant des sorties multiples |
US6946820B2 (en) | 2001-09-12 | 2005-09-20 | Matsushita Electric Industrial Co., Ltd. | Multiple output DC-DC converter for providing controlled voltages |
CN1307777C (zh) * | 2001-09-12 | 2007-03-28 | 松下电器产业株式会社 | 多路输出直流-直流变换器 |
JP2007282443A (ja) * | 2006-04-11 | 2007-10-25 | Fuji Electric Systems Co Ltd | スイッチングレギュレータ |
JP2007306662A (ja) * | 2006-05-09 | 2007-11-22 | Sanyo Electric Co Ltd | 電源装置 |
JP4688725B2 (ja) * | 2006-05-09 | 2011-05-25 | 三洋電機株式会社 | 電源装置 |
JP2010273438A (ja) * | 2009-05-20 | 2010-12-02 | Daihen Corp | 系統連系インバータシステム |
Also Published As
Publication number | Publication date |
---|---|
JP3572860B2 (ja) | 2004-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3569922B2 (ja) | 電源回路、表示装置及び電子機器 | |
KR20190066104A (ko) | Dc-dc 컨버터 및 이를 포함하는 표시 장치 | |
EP2194636B1 (en) | Power supply circuit of display device and display device using the same | |
JP2005057999A (ja) | 電源装置とその駆動方法及びこれを利用したエレクトロ・ルミネセンス表示装置の駆動方法 | |
JPH10319368A (ja) | 表示パネルの駆動装置 | |
US9413242B2 (en) | DC/DC converter having a step-up converter supplying a step-down converter | |
CN101133543A (zh) | 开关稳压器和具有该开关稳压器的电子设备 | |
KR20080036607A (ko) | 차지 펌프 회로, lcd 드라이버 ic, 및 전자 기기 | |
US20040095105A1 (en) | Power supply device and liquid crystal display device using the same | |
CN109713893B (zh) | 三电平直流-直流变换器及其驱动电路 | |
JP5301344B2 (ja) | 昇圧回路 | |
JP3572860B2 (ja) | 電源回路、表示装置及び電子機器 | |
US7088356B2 (en) | Power source circuit | |
JPH11252903A (ja) | 電源回路 | |
CN110070815B (zh) | 显示装置的参考电压产生器 | |
US7145381B2 (en) | Apparatus for controlling a boosted voltage and method of controlling a boosted voltage | |
WO2000058777A1 (fr) | Procede d'attaque pour dispositif a cristaux liquides, dispositif a cristaux liquides et equipement electronique | |
JP2004343893A (ja) | 昇圧回路 | |
JPH11150943A (ja) | 昇圧回路 | |
JP4474709B2 (ja) | 電源装置 | |
JPH11289761A (ja) | 電源回路及びこの電源回路を用いた液晶表示装置 | |
JP2004144856A (ja) | 有機el表示装置、有機el表示方法、及び携帯端末機器 | |
US7348831B2 (en) | Current mirror circuit, driving circuit using the same, and method of driving the circuit | |
JP3324895B2 (ja) | 電源安定化回路を用いた画像表示装置 | |
JP2002153046A (ja) | 電源回路およびそれを用いた液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040621 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |