KR100822801B1 - 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버 - Google Patents

디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버 Download PDF

Info

Publication number
KR100822801B1
KR100822801B1 KR1020060073066A KR20060073066A KR100822801B1 KR 100822801 B1 KR100822801 B1 KR 100822801B1 KR 1020060073066 A KR1020060073066 A KR 1020060073066A KR 20060073066 A KR20060073066 A KR 20060073066A KR 100822801 B1 KR100822801 B1 KR 100822801B1
Authority
KR
South Korea
Prior art keywords
decoder
output
voltage
sample
digital data
Prior art date
Application number
KR1020060073066A
Other languages
English (en)
Other versions
KR20080012069A (ko
Inventor
정지운
전용원
고주현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060073066A priority Critical patent/KR100822801B1/ko
Priority to US11/832,095 priority patent/US7453386B2/en
Publication of KR20080012069A publication Critical patent/KR20080012069A/ko
Application granted granted Critical
Publication of KR100822801B1 publication Critical patent/KR100822801B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

여기에 개시된 디지털 아날로그 변환기는 디지털 데이터를 아날로그 전압으로 변환하는 디지털 아날로그 변환기에 있어서: 상기 디지털 데이터는 상위 비트 데이터와 하위 비트 데이터로 구성되며; 제 1 및 제 2 기준 전압들을 분배하여 복수의 제 1 분배 전압들을 출력하는 제 1 저항 회로와; 상기 상위 비트 데이터에 응답하여 상기 제 1 분배 전압들 중 하나를 선택하는 제 1 디코더와; 상기 제 3 기준 전압과 제 4 기준 전압을 분배하여 복수의 제 2 분배 전압들을 출력하는 제 2 저항 회로와; 상기 하위 비트 데이터에 응답하여 상기 제 2 분배 전압들 중 하나를 선택하는 제 2 디코더와; 그리고 제 1 캐패시터와 제 2 캐패시터를 구비하고, 상기 제 1 디코더의 출력 전압과 상기 제 2 디코더의 출력 전압에 응답하여 상기 아날로그 전압을 출력하는 샘플앤홀드 회로를 포함하며; 상기 샘플앤홀드 회로는 샘플 모드 동안 상기 제 1 캐패시터를 통해 상기 제 1 디코더의 출력 전압을 샘플링하고, 홀드 모드 동안 상기 제 1 및 제 2 캐패시터들을 통해 상기 제 2 디코더의 출력과 상기 제 1 디코더의 출력을 합산하여 출력한다.

Description

디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버{DIGITAL TO ANALOG CONVERTER AND SOURCE DRIVER INCLUDING THEREOF}
도 1은 본 발명의 실시예를 도시한 블럭도이다.
도 2는 도 1에 도시된 DAC의 동작을 보여주는 순서도이다.
도 3은 도 1에 도시된 DAC의 동작을 보여주는 타이밍도이다.
도 4은 도 1에 도시된 DAC에 있어서 4비트의 디지털 데이터가 입력되는 경우 제 1 디코더, 제 2 디코더의 출력와 DAC의 출력을 샘플 모드 이전, 샘플모드, 홀드모드별로 나누어 비교한 표이다.
도 5는 LCD의 구성을 도시한 블럭도이다.
*도면의 주요 부분에 대한 부호의 설명*
11 : 제 1 저항회로 12 : 제 2 저항회로
21 : 제 1 디코더 22 : 제 2 디코더
51 : 제 1 캐패시터 52 : 제 2 캐패시터
53 : 기생 캐패시터 60 : OP-AMP
본 발명은 DAC(Digital to Analog Converter)에 관한 것으로, 구체적으로는 면적을 최소화하는 DAC에 관한 것이다.
디지털 양은 0 또는 1과 같이 두 가지 가능한 값 중 하나의 정해진 값을 가진다. 실제로 전압과 같은 디지털 양은 정해진 범위 내의 특정한 값이며, 주어진 범위 내에서 동일한 디지털 값으로 정의한다. 반면 아날로그 양은 연속적인 범위에 걸쳐 임의의 값을 취할 수 있다. 대부분의 물리적 변화량은 아날로그이며 연속적인 값을 가진다. 온도, 압력, 광도, 음성신호, 위치, 순환속도, 유동률 등이 그 예이다.
디지털 시스템으로 입력되어야 하는 모든 정보는 먼저 디지털 형태로 바뀌어야 한다. 마찬가지로 디지털 시스템의 출력 또한 항상 디지털 형태이다.
일반적인 D/A 변환은 디지털코드로 표현된 값을 취하여 이를 디지털 값에 비례하는 전압이나 전류로 바꾸는 과정이다. 이때 사용되는 기준전압은 Vref이며 이 입력은 D/A변환기가 만들어 내는 최대출력이나 최대값을 결정하는데 사용된다. 4비트로 표현되는 16개의 서로 다른 2진수는 각각의 입력에 대해 DAC의 출력전압으로 나타난다. 실제 아날로그 출력전압은 입력 2진수와 같은 크기의 전압이며 2진수의 배수이다. 정확하게는 Vref가 상수이면 Vout이 16가지 가능한 전압레벨로 표현되는 것과 같이 특정 값만을 가질 수 있으므로 DAC의 출력은 아날로그 양이 아니다. 그러나 입력 데이터의 비트 수를 증가시켜, 출력 가능한 값들의 수를 증가시킬 수도 있고 연속되는 출력 값의 차이를 줄일 수 있다.
DAC를 구현함에 있어, 오피엠프(OP-AMP:Operational Amplifier)를 사용하여 구현한 샘플앤홀드(Sample&Hold) 회로를 이용할 때 오피엠프의 비반전입력단의 전압레벨을 조정하게 되면 오피엠프 입력단의 기생 캐패시터(Capacitor)의 영향으로 DAC의 출력에 영향을 미치게 되는 문제점이 발생한다.
따라서 본 발명의 목적은 오피엠프(OP-AMP:Operational Amplifier)를 사용하여 구현한 샘플앤홀드(Sample&Hold) 회로를 이용할 때 오피엠프의 비반전입력단의 전압레벨을 조정함으로써 발생하는 오피엠프 입력단의 기생 캐패시터(Capacitor)의 영향을 막아 디지털 아날로그 변환기의 출력 오차를 줄이기 위한 회로를 제공한다.
상기의 과제를 이루기 위하여 본 발명에 의한 디지털 아날로그 변환기는 디지털 데이터를 아날로그 전압으로 변환하는 디지털 아날로그 변환기에 있어서: 상기 디지털 데이터는 상위 비트 데이터와 하위 비트 데이터로 구성되며; 제 1 및 제 2 기준 전압들을 분배하여 복수의 제 1 분배 전압들을 출력하는 제 1 저항 회로와; 상기 상위 비트 데이터에 응답하여 상기 제 1 분배 전압들 중 하나를 선택하는 제 1 디코더와; 상기 제 3 기준 전압과 제 4 기준 전압을 분배하여 복수의 제 2 분배 전압들을 출력하는 제 2 저항 회로와; 상기 하위 비트 데이터에 응답하여 상기 제 2 분배 전압들 중 하나를 선택하는 제 2 디코더와; 그리고 제 1 캐패시터와 제 2 캐패시터를 구비하고, 상기 제 1 디코더의 출력 전압과 상기 제 2 디코더의 출력 전압에 응답하여 상기 아날로그 전압을 출력하는 샘플앤홀드 회로를 포함하며; 상기 샘플앤홀드 회로는 샘플 모드 동안 상기 제 1 캐패시터를 통해 상기 제 1 디코 더의 출력 전압을 샘플링하고, 홀드 모드 동안 상기 제 1 및 제 2 캐패시터들을 통해 상기 제 2 디코더의 출력과 상기 제 1 디코더의 출력을 합산하여 출력한다.
이 실시예에 있어서, 상기 홀드 모드 동안 상기 제 2 디코더의 출력은 상기 제 2 디코더의 출력과 상기 제 1 디코더의 출력이 합산되도록 상기 제 2 캐패시터를 통해 상기 제 1 캐패시터에 전달되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 샘플앤홀드회로는 반전입력단자, 제 5 기준전압을 입력받도록 연결된 비반전입력단자, 그리고 출력단자를 갖는 연산증폭기와; 상기 샘플 모드 동안 상기 제 1 캐패시터를 통해 제 1 디코더의 출력 전압을 상기 연산증폭기의 반전입력단자로 전달하는 제 2 스위치와; 상기 샘플 모드 동안 상기 연산 증폭기의 반전입력단자 및 출력단자를 전기적으로 연결하는 제 1 스위치와; 상기 홀드 모드 동안 상기 제 2 스위치와 상기 연산 증폭기의 출력단자를 전기적으로 연결하는 제 3 스위치와; 상기 샘플 모드 동안 상기 제 4 기준 전압을 선택하고 상기 홀드 모드 동안 상기 제 2 디코더의 출력 전압을 선택하는 제 4 스위치를 포함하되, 상기 제 4 스위치에 의해서 선택된 전압은 상기 제 2 캐패시터를 통해 상기 제 1 캐패시터로 전달되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 1 저항 회로는 상기 제 1 기준 전압과 상기 제 2 기준 전압 사이에 직렬 연결되고 상기 상위 비트 데이터에 대응하는 복수의 저항들을 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 2 저항 회로는 상기 제 3 기준 전압과 상기 제 4 기준 전압 사이에 직렬 연결되고 상기 하위 비트 데이터에 대응하는 복수의 저항 들을 포함하는 것을 특징으로 한다.
(실시예)
이하 본 발명에 실시예에 따른 첨부된 도면들을 참조하여 상세히 설명한다.
본 발명은 디지털 신호를 DAC에 입력하여 아날로그로 변환한다. 아날로그 출력은 디스플레이 장치로 출력된다. 이상과 같은 본 발명의 상세 구성 및 그 방법을 살펴보면 다음과 같다.
도 1은 본 발명의 실시예를 도시한 블럭도이다. 도 1의 DAC는 R-type의 DAC 구조를 변형한 것이다. 도 1를 참조하면, 본 발명은 DAC의 출력에 영향을 주는 기생 캐패시터(53)의 출력을 차단하기 위하여 OP-AMP(60)의 비반전입력단자를 제 5 기준 전압(Vref_SH_L)에 연결하고, 제 2 캐패시터(52)를 제 1 캐패시터(51)에 연결한다.
제 1 기준 전압(Vref)(이하 "Vref"라 한다.)은 아날로그 출력전압을 결정하는 기준 전압을 의미한다. 제 2 기준 전압(Vref_sh)(이하 "Vref_sh"라 한다.), 제 4 기준 전압(Vref_L)(이하 "Vref_L"라 한다.)과 제 5 기준 전압(Vref_SH_L)(이하 "Vref_SH_L"라 한다.)은 임의로 설정한 바닥 전압을 의미한다. Vref_sh, Vref_L와 Vref_SH_L는 VSS로 설정할 수 있고, 임의의 전압으로 설정가능하다. 제 3 기준 전압(Vref_H)(이하 "Vref_H"라 한다.)은 디지털 데이터의 비트 수에 따라 세분되는 전압레벨을 의미한다. 예를 들면, n비트의 디지털 데이터를 상위비트인 n/2비트와 하위비트인 n/2비트로 나누어 디코딩한다면 제 1 디코더는 Vref와 Vref_L의 전압차 를 2n/2으로 나눈 전압레벨을 출력한다. 제 2 디코더는 제 1 디코더의 전압레벨을 다시 2n/2으로 나눈 전압레벨을 출력한다.
저항회로(11-12)는 기준 전압을 저항에 비례하여 분압해 복수의 전압을 출력한다. 제 1 저항회로(11)는 Vref과 Vref_sh과의 전압 차이를 저항에 비례하여 균등한 레벨의 전압을 출력한다. 예를 들면 Vref이 16V이고, Vref_L이 0V라면, 제 1 저항회로는 0V, 4V, 8V와 12V를 출력한다. 제 2 저항회로(12)는 제 1 저항회로(11)에서 출력되는 전압레벨의 1/4을 저항에 비례하여 복수의 전압을 출력한다. 예를 들면 Vref이 16V이고, Vref_sh이 0V이고, Vref_L이 0V라면, Vref_H는 4V로 설정된다. 즉, 제 2 저항회로는 0V, 1V, 2V와 3V를 출력한다.
스위치(41-44)는 출력을 초기화하거나 샘플 모드와 홀드 모드를 결정하는 역할을 수행한다. 제 1 스위치(41)는 출력을 초기화한다. 제 2 스위치(42)는 샘플앤홀드 회로에서 샘플 모드를 결정한다. 제 3 스위치(43)는 샘플앤홀드 회로에서 홀드 모드시 피드백을 형성한다. 제 4 스위치(44)는 홀드 모드시에 제 1 캐패시터(51)와 제 2 캐패시터(52)를 연결하는 역할을 수행한다.
샘플앤홀드 회로는 제 1 캐패시터(51), 제 2 캐패시터(52), OP-AMP(60)와 스위치(41, 42, 43, 44)들로 구성된다. 샘플앤홀드(SAMPLE-AND-HOLD) 회로란 서로 다른 소스로부터 신호를 전달받기 위하여 사용되는 회로이다. 즉, 샘플앤홀드 회로는 샘플 모드시에 어떤 소스로부터 입력받은 데이터와 홀드 모드시에 다른 소스로부터 입력받은 데이터를 결합시킬 수 있다.
도 2는 도 1에 도시된 DAC의 동작을 보여주는 순서도이다. 도 1와 도 2를 참조하면, DAC(100)는 4-비트의 디지털 데이터를 아날로그 전압으로 변환한다. DAC(100)의 면적을 최소화하기 위하여 디코더를 두 개로 나눈다. 즉, 디지털 데이터를 상위비트와 하위비트로 나눈다. 제 1 디코더(21)에는 디지털 데이터의 상위비트가 입력된다. 제 2 디코더(22)에는 디지털 데이터의 하위비트가 입력된다. 만약 4비트의 디지털 데이터를 디코딩한다면 24 = 16 개의 저항과 16x1의 디코더가 필요하지만 두 개의 디코더로 나누어 디코딩을 하게 된다면 22 + 22 = 8 개의 저항과 2개의 4x1 디코더만 있으면 된다.
S110 단계에서는 4비트의 디지털 데이터(Data[3:0])는 제 2 디코더(22)와 컨트롤 로직(30)에 입력된다.
S120 단계는 샘플앤홀드 회로에 있어서 샘플 모드이다. 샘플 모드시에 제 1 디코더(21)의 출력전압은 제 1 캐패시터(51)를 통하여 OP-AMP(60)의 반전입력단자(- 단자)에 입력된다. DAC의 출력은 제 1 캐패시터(51)에 저장된 출력전압 즉, 제 1 디코더(21)의 출력전압이 그대로 출력된다.
예를 들면, 4비트의 디지털 데이터가 "1010"이고, Vref는 16V이고, Vref_sh = 0V이고, Vref_L는 0V인 경우, 상위 2비트는 "10"이고, 하위비트는 "10"이다. 제 1 디코더는 상위 2비트를 입력받아 8V를 출력한다. 제 1 디코더(21)의 출력은 제 2 스위치(42)를 거쳐 제 1 캐패시터(51)을 통하여 OP-AMP(60)의 반전입력단자에 입력된다. 이때 제 4 스위치(44)는 Vref_L에 연결된다. 이상적인 OP-AMP(60)의 비반전 입력단자와 반전입력단자의 전압 차는 0이므로, DAC의 출력은 0V가 출력된다. S120 단계에서는 제 1 스위치(41)는 "ON"상태, 제 2 스위치(42)는 "ON"상태, 제 3 스위치(43)는 "OFF" 상태, 그리고 제 4 스위치(44)는 Vref_L에 연결된다.
S130 단계는 샘플앤홀드 회로에 있어서 홀드 모드이다. S130 단계에서 제 1 스위치(41)는 "ON"상태, 제 2 스위치(42)는 "ON"상태, 제 3 스위치(43)는 "OFF"상태, 그리고 제 4 스위치(44)는 제 2 디코더(22)의 출력과 연결된다. 홀드 모드시에는 제 1 캐패시터(51)에 저장된 출력전압 즉, 제 1 디코더(21)의 출력전압과 제 2 캐패시터(52)를 통한 제 2 디코더의 출력 전압이 합산되어 출력된다.
도 3은 도 1에 도시된 DAC의 동작을 보여주는 타이밍도이다. 도 3에서는 DAC의 스위치의 구체적인 동작과 제 1 디코더와 제 2 디코더의 출력 및 최종출력을 도시한다. 도 1과 도 3을 참조하면, 디지털 신호 "1011"이 입력되는 경우 제 1 디코더(21)의 출력은 8V이고, 제 2 디코더(22)의 출력은 3V이다. 샘플 모드시 DAC의 출력은 0V이다. 홀드 모드시 DAC의 출력은 11V이다.
도 4은 도 1에 도시된 DAC에 있어서 4비트의 디지털 데이터가 입력되는 경우 제 1 디코더, 제 2 디코더의 출력와 DAC의 출력을 샘플 모드 이전, 샘플모드, 홀드모드별로 나누어 비교한 표이다. 도 1와 도 4을 참조하면, 샘플 모드시 DAC의 출력은 0V가 출력된다. 홀드 모드시 DAC의 출력은 제 1 디코더의 출력과 제 2 디코더의 출력이 합산되어 출력된다.
도 5은 LCD의 구성을 도시한 블럭도이다. 본 발명의 DAC는 LCD의 구성에서 소스 드라이버(100)에 사용된다. 타이밍 컨트롤러(300)는 소스 드라이버(100)와 게 이트 드라이버(200)를 제어한다.
소스 드라이버(100)는 NMOS(401)의 소스(Source)에 연결된다. 게이트 드라이버(200)는 NMOS(401)의 게이트(Gate)에 연결된다. NMOS(401)의 드레인(Drain)에는 픽셀 일렉트로드(Pixel Electrode:451)에 연결된다. LCD(400)는 복수의 픽셀 일렉트로드로 구성된다.
본 발명은 오피엠프를 사용하여 구현한 샘플앤홀드 회로를 이용할 때 오피엠프의 비반전입력단의 전압레벨을 조정함으로써 발생하는 오피엠프 입력단의 기생 캐패시터의 영향을 막을 수 있는 디지털 아날로그 변환기를 제공한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 의하면, DAC를 구현함에 있어, 오피엠프를 사용하여 구현한 샘플앤홀드 회로를 이용할 때 오피엠프의 비반전입력단의 전압레벨을 조정함으로써 발생하는 오피엠프 입력단의 기생 캐패시터의 영향을 막을 수 있는 디지털 아날로그 변환기를 제공한다.

Claims (7)

  1. 디지털 데이터를 아날로그 전압으로 변환하는 디지털 아날로그 변환기에 있어서:
    상기 디지털 데이터는 상위 디지털 데이터와 하위 디지털 데이터로 구성되며:
    상기 상위 디지털 데이터에 비례하는 전압을 출력하는 제1 디코더;
    상기 하위 디지털 데이터에 비례하는 전압을 출력하는 제2 디코더; 및
    샘플 모드 동안 상기 제1 디코더의 출력 전압을 샘플링하고, 홀드 모드 동안 상기 제1 디코더의 출력 전압과 상기 제2 디코더의 출력 전압을 합산하는 샘플앤홀드 회로를 포함하되,
    상기 샘플앤홀드 회로는 상기 제1 디코더의 출력과 상기 제2 디코더의 출력이 합산된 전압을 입력받는 제1 입력단자와 상기 제1 입력단자에 존재하는 기생 캐패시터의 영향을 차단하기 위하여 기준전압을 입력받는 제2 입력단자를 포함하는 연산증폭기를 포함하는 디지털 아날로그 변환기.
  2. 제 1 항에 있어서,
    상기 제1 디코더는,
    제1 및 제2 기준전압들 사이에 직렬로 연결된 복수의 저항을 포함하고, 상기 상위 디지털 데이터에 각각 대응하는 복수의 전압을 출력하는 제1 저항 회로를 더 포함하되,
    상기 제1 디코더는 상기 상위 디지털 데이터에 응답하여 상기 제1 저항 회로의 상기 복수의 전압들 중 어느 하나를 출력하는 디지털 아날로그 변환기.
  3. 제 2 항에 있어서,
    상기 제2 디코더는,
    제3 및 제4 기준전압들 사이에 직렬로 연결된 복수의 저항을 포함하고, 상기 하위 디지털 데이터에 각각 대응하는 복수의 전압을 출력하는 제2 저항 회로를 더 포함하되,
    상기 제2 디코더는 상기 상위 디지털 데이터에 응답하여 상기 제2 저항 회로의 상기 복수의 전압들 중 어느 하나를 출력하는 디지털 아날로그 변환기.
  4. 제 3 항에 있어서,
    상기 샘플앤홀드 회로는,
    반전입력단자인 상기 제1 입력단자, 비반전입력단자인 상기 제2 입력단자, 및 상기 샘플앤홀드 회로의 출력이 연결된 출력단자를 포함하는 상기 연산증폭기; 및
    상기 샘플 모드 동안 상기 연산 증폭기의 반전입력단자 및 출력단자를 전기적으로 연결하는 제1 스위치를 포함하는 디지탈 아날로그 변환기.
  5. 제 4 항에 있어서,
    상기 샘플앤홀드 회로는,
    상기 샘플 모드 동안 제1 캐패시터를 통해 상기 제1 디코더의 출력 전압을 상기 연산증폭기의 반전입력단자로 전달하는 제2 스위치;
    상기 홀드 모드 동안 상기 제2 스위치와 상기 연산 증폭기의 출력단자를 전기적으로 연결하는 제3 스위치; 및
    상기 샘플 모드 동안 상기 제4 기준 전압을 선택하고 상기 홀드 모드 동안 상기 제2 디코더의 출력 전압을 선택하는 제4 스위치를 더 포함하되,
    상기 제4 스위치에 의해서 선택된 전압은 제2 캐패시터를 통해 상기 제1 캐패시터로 전달되는 디지탈 아날로그 변환기.
  6. 청구항 1에 기재된 디지털 아날로그 변환기를 포함하는 소오스 드라이버.
  7. 청구항 6에 기재된 소오스 드라이버 회로를 포함하는 액정 표시 장치.
KR1020060073066A 2006-08-02 2006-08-02 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버 KR100822801B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060073066A KR100822801B1 (ko) 2006-08-02 2006-08-02 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버
US11/832,095 US7453386B2 (en) 2006-08-02 2007-08-01 Digital to analog converter and source driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060073066A KR100822801B1 (ko) 2006-08-02 2006-08-02 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버

Publications (2)

Publication Number Publication Date
KR20080012069A KR20080012069A (ko) 2008-02-11
KR100822801B1 true KR100822801B1 (ko) 2008-04-18

Family

ID=39028610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073066A KR100822801B1 (ko) 2006-08-02 2006-08-02 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버

Country Status (2)

Country Link
US (1) US7453386B2 (ko)
KR (1) KR100822801B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI332325B (en) * 2005-11-05 2010-10-21 Samsung Electronics Co Ltd Digital/analog converting driver and method
JP4779853B2 (ja) * 2006-07-26 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
KR100845746B1 (ko) * 2006-08-02 2008-07-11 삼성전자주식회사 면적을 최소화하는 디지털-아날로그 변환기 및 그것을포함하는 소스 드라이버
KR100814255B1 (ko) * 2006-12-22 2008-03-17 매그나칩 반도체 유한회사 디지털-아날로그 변환기
KR100800494B1 (ko) * 2007-02-09 2008-02-04 삼성전자주식회사 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버
KR100912090B1 (ko) * 2007-02-14 2009-08-13 삼성전자주식회사 디지털-아날로그 변환기 및 디지털-아날로그 변환방법
US20090096816A1 (en) * 2007-10-16 2009-04-16 Seiko Epson Corporation Data driver, integrated circuit device, and electronic instrument
US8648779B2 (en) * 2009-10-20 2014-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. LCD driver
CN102857227B (zh) * 2012-09-21 2015-06-17 重庆电力高等专科学校 Da转换数据位数扩展电路
US9450600B2 (en) * 2013-03-28 2016-09-20 Asahi Kasei Microdevices Corporation Digital-analog converter and digital-analog conversion device executing digital-analog conversion after delta sigma

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120832A (ja) * 1992-10-06 1994-04-28 Nec Corp ディジタル−アナログ変換器
US6037889A (en) 1998-03-02 2000-03-14 Hewlett-Packard Company Method to enhance the speed and improve the integral non-linearity matching of multiple parallel connected resistor string based digital-to-analog converters
KR20000014400A (ko) * 1998-08-20 2000-03-15 김영환 디지털/아날로그 변환기
KR20020095757A (ko) * 2001-06-15 2002-12-28 엘지전자 주식회사 디지탈/아날로그 컨버터
JP2004260759A (ja) 2003-02-27 2004-09-16 Sony Corp チョッパー型コンパレータおよびこれを有するアナログ−デジタル変換装置
KR20060011509A (ko) * 2004-07-30 2006-02-03 매그나칩 반도체 유한회사 액정표시장치의 소스 드라이버

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2880422B2 (ja) 1994-04-14 1999-04-12 松下電器産業株式会社 サンプルホールド回路
JPH09270707A (ja) * 1996-04-03 1997-10-14 Rohm Co Ltd ディジタル／アナログ変換器及びそれを用いた制御装置
KR100190531B1 (ko) 1996-11-02 1999-06-01 윤종용 아날로그-디지탈 변환장치의 다중 디지탈-아날로그 변환회로
US5877717A (en) * 1997-12-15 1999-03-02 Industrial Technology Research Institute D/A converter with a Gamma correction circuit
US5977898A (en) * 1997-12-22 1999-11-02 Texas Instruments Incorporated Decoding scheme for a dual resistor string DAC
KR19990066248A (ko) * 1998-01-23 1999-08-16 구본준 전압분배방식의 디/에이 변환기
US6191720B1 (en) * 1998-12-30 2001-02-20 International Business Machines Corporation Efficient two-stage digital-to-analog converter using sample-and-hold circuits
JP2002368592A (ja) 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd サンプル・ホールド回路
JP4645258B2 (ja) * 2005-03-25 2011-03-09 日本電気株式会社 デジタルアナログ変換回路及び表示装置
JP4779853B2 (ja) * 2006-07-26 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
KR100845746B1 (ko) * 2006-08-02 2008-07-11 삼성전자주식회사 면적을 최소화하는 디지털-아날로그 변환기 및 그것을포함하는 소스 드라이버

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120832A (ja) * 1992-10-06 1994-04-28 Nec Corp ディジタル−アナログ変換器
US6037889A (en) 1998-03-02 2000-03-14 Hewlett-Packard Company Method to enhance the speed and improve the integral non-linearity matching of multiple parallel connected resistor string based digital-to-analog converters
KR20000014400A (ko) * 1998-08-20 2000-03-15 김영환 디지털/아날로그 변환기
KR20020095757A (ko) * 2001-06-15 2002-12-28 엘지전자 주식회사 디지탈/아날로그 컨버터
JP2004260759A (ja) 2003-02-27 2004-09-16 Sony Corp チョッパー型コンパレータおよびこれを有するアナログ−デジタル変換装置
KR20060011509A (ko) * 2004-07-30 2006-02-03 매그나칩 반도체 유한회사 액정표시장치의 소스 드라이버

Also Published As

Publication number Publication date
US7453386B2 (en) 2008-11-18
US20080030390A1 (en) 2008-02-07
KR20080012069A (ko) 2008-02-11

Similar Documents

Publication Publication Date Title
KR100845746B1 (ko) 면적을 최소화하는 디지털-아날로그 변환기 및 그것을포함하는 소스 드라이버
KR100822801B1 (ko) 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버
US7576674B2 (en) Digital-to-analog converter circuit, data driver, and display device using the digital-to-analog converter circuit
US7425941B2 (en) Source driver of liquid crystal display
JP4779853B2 (ja) ディジタル−アナログ変換器および映像表示装置
KR100186679B1 (ko) 디지탈-아날로그 변환회로
US8830103B2 (en) D/A converter
KR101243169B1 (ko) 디지털·아날로그 변환기
US7511650B2 (en) Digital to analog converter
CN108538232B (zh) 显示面板的驱动集成电路与其扇出补偿方法
JP2009005051A (ja) Ｄａ変換回路
KR20110126044A (ko) 드라이버 및 ｎ-비트 드라이버 시스템과 연산증폭기 버퍼
US20070176813A1 (en) Digital-to-analog converter
US8581766B1 (en) DAC with novel switch regulation
US6445325B1 (en) Piecewise linear digital to analog conversion
JP2004343746A (ja) 二重段ディジタル・アナログ変換器
US11303294B2 (en) Digital to analog converters
EP1465347B1 (en) Monotonic precise current DAC
JP4648779B2 (ja) ディジタル・アナログ変換器
US7605735B2 (en) Digital-to-analog converter with R-2R ladder network by polarity control
JPH09198015A (ja) ビデオ表示装置用の自動較正されたディジタル／アナログ変換器
KR100789700B1 (ko) 가분할 저항 셀을 구비하는 ｄａｃ
US6252534B1 (en) Resistor string DAC with current mode interpolation
KR101239613B1 (ko) 데이터 드라이버의 디지털 아날로그 변환장치 및 그 변환방법
US7411536B1 (en) Digital-to-analog converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 12