CN108538232B - 显示面板的驱动集成电路与其扇出补偿方法 - Google Patents

显示面板的驱动集成电路与其扇出补偿方法 Download PDF

Info

Publication number
CN108538232B
CN108538232B CN201710235613.7A CN201710235613A CN108538232B CN 108538232 B CN108538232 B CN 108538232B CN 201710235613 A CN201710235613 A CN 201710235613A CN 108538232 B CN108538232 B CN 108538232B
Authority
CN
China
Prior art keywords
output
terminal
switch
coupled
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710235613.7A
Other languages
English (en)
Other versions
CN108538232A (zh
Inventor
萧兆志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN108538232A publication Critical patent/CN108538232A/zh
Application granted granted Critical
Publication of CN108538232B publication Critical patent/CN108538232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种驱动显示面板的驱动集成电路与其扇出补偿方法。驱动集成电路包括驱动通道电路以及补偿控制电路。驱动通道电路在正常操作期间输出像素电压以驱动显示面板的数据线。驱动通道电路包含补偿元件，用以依照设定值来调整驱动通道电路的输出端的输出电阻值、输出转换率或输出时序。补偿控制电路耦接至显示面板的数据线与驱动通道电路的补偿元件。补偿控制电路在初始化期间检测数据线的阻抗信息。补偿控制电路依据阻抗信息对应调整设定值，以及输出该设定值给补偿元件。

Description

显示面板的驱动集成电路与其扇出补偿方法
技术领域
本发明涉及一种显示器电路，且特别涉及一种显示面板的驱动集成电路与其扇出补偿方法。
背景技术
图1绘示了显示面板120的布局示意图。图1所示显示面板120包含了显示区域121与其他区域(边框区域)。显示面板120配置了多条数据线(或称源极线)，例如图1所示数据线Ch[1]、…、数据线Ch[n-1]、数据线Ch[n]、数据线Ch[n+1]、…、数据线Ch[1026]。驱动集成电路110的多个驱动通道电路以一对一方式分别耦接至显示面板120的数据线Ch[1]～Ch[1026]。驱动集成电路110可以经由数据线Ch[1]～Ch[1026]而将多个像素电压(pixelvoltage)传输至在显示区域121的像素单元电路(未绘示)。
基于位置的关系，不同的数据线Ch[1]～Ch[1026]往往具有不同的长度。随着显示面板120的尺寸的增大，不同数据线之间的长度差异会越大。数据线之间的长度差异造成了阻值差异。数据线的阻值差异会影响像素电压传输至像素单元电路的延迟。当不同数据线之间的阻值差异太大时，往往造成画面显示质量不佳。
发明内容
本发明提供一种驱动集成电路与其扇出补偿方法，以补偿因为数据线的阻值差异所造成的延迟差异。
本发明的实施例提供一种驱动集成电路，用以驱动显示面板。驱动集成电路包括驱动通道电路以及补偿控制电路。驱动通道电路的输出端用以耦接至显示面板的数据线。驱动通道电路用以在正常操作期间输出像素电压以驱动该数据线。驱动通道电路包含补偿元件。补偿元件用以依照设定值来调整驱动通道电路的输出端的输出电阻值、输出转换率或输出时序。补偿控制电路耦接至显示面板的数据线与驱动通道电路的补偿元件。补偿控制电路在初始化期间检测数据线的阻抗信息。补偿控制电路依据阻抗信息对应调整设定值，以及输出该设定值给补偿元件。
本发明的实施例提供一种驱动集成电路的扇出补偿方法。驱动集成电路用以驱动显示面板。扇出补偿方法包括：由驱动通道电路的输出端在正常操作期间输出像素电压，以驱动显示面板的数据线；由补偿控制电路在初始化期间检测数据线的阻抗信息；由补偿控制电路依据阻抗信息对应调整设定值；以及由补偿控制电路输出该设定值给驱动通道电路，以调整该驱动通道电路的该输出端的一输出电阻值、一输出转换率或一输出时序。
基于上述，本发明的诸实施例所提供的驱动集成电路与其扇出补偿方法使用了补偿控制电路。补偿控制电路可以检测面板的数据线的阻抗信息。依据阻抗信息，补偿控制电路可以对应调整驱动集成电路的驱动通道电路的输出端的输出电阻值、输出转换率或输出时序，以补偿因为数据线的阻值差异所造成的延迟差异。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1绘示了显示面板的布局示意图。
图2是依照本发明的一实施例的一种驱动集成电路的电路方块(circuit block)示意图。
图3是依照本发明的另一实施例的一种驱动集成电路的电路方块示意图。
图4是依照本发明的一实施例说明驱动集成电路的扇出补偿方法的流程示意图。
图5是依照本发明的一实施例说明图2或图3所示补偿控制电路的电路方块示意图。
图6是依照本发明的一实施例说明图5所示电路的信号时序示意图。
图7是依照本发明的一实施例说明图5所示电压Vo在充电时间T2的信号波形示意图。
图8是依照本发明的另一实施例说明图5所示电压Vo在充电时间T2的信号波形示意图。
图9是依照本发明的一实施例说明图5所示可变电阻与控制器的电路方块示意图。
图10是依照本发明的另一实施例说明图5所示可变电阻与控制器的电路方块示意图。
图11是依照本发明的另一实施例说明图2或图3所示补偿控制电路的电路方块示意图。
图12是依照本发明的又一实施例说明图2或图3所示补偿控制电路的电路方块示意图。
图13是依照本发明的一实施例说明图12所示电路的信号时序示意图。
图14是依照本发明的再一实施例说明图2或图3所示补偿控制电路的电路方块示意图。
【符号说明】
110：驱动集成电路
120：显示面板
121：显示区域
200、300：驱动集成电路
210[1]、210[n]：驱动通道电路
211、213：输出缓冲器
212：可变电阻
220、220[1]、220[n]：补偿控制电路
221、224：充电源电路
222：模拟数字转换器
223、225：控制器
701、702、801、802：曲线
910：转换器
920：编码器
930：锁存器
940：电平偏移器
1040：数字模拟转换器
Ch[1]、Ch[1026]、Ch[n-1]、Ch[n]、Ch[n+1]：数据线
Dr：数字值
GND：接地电压
Isense：电流源
M1：晶体管
Pini：初始化期间
Pno：正常操作期间
power：系统电源
RES、RES[1]、RES[2]、RES[k-1]、RES[k]：电阻
RSTB：系统重置信号
S410～S440：步骤
Sc[1]、Sc[n]：设定值
SW1：重置开关
SW2：充电开关
SW3、SW6：检测开关
SW4、SW5：开关
SW[1]、SW[2]、SW[k-1]、SW[k]：开关
T1：重置时间
T2：充电时间
T2a、T2b：时间
T3：检测时间
V1、V2：电压电平
Vo：电压
Vref：参考电压
Vsense：电压源
具体实施方式
在本申请说明书全文(包括权利要求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图2是依照本发明的一实施例的一种驱动集成电路200的电路方块(circuitblock)示意图。驱动集成电路200用以驱动显示面板120的多条数据线，例如图2所示数据线Ch[1]～Ch[n]。驱动集成电路200包括多个驱动通道电路以及多个补偿控制电路。举例来说，驱动集成电路200包括n个驱动通道电路210[1]～210[n]以及n个补偿控制电路220[1]～220[n]，其中整数n可以依照设计需求来决定。驱动通道电路210[1]～210[n]的输出端可以经由焊垫耦接至显示面板120的数据线Ch[1]～Ch[n]。在正常操作期间，驱动通道电路210[1]～210[n]可以输出对应的像素电压，以驱动数据线Ch[1]～Ch[n]及像素单元电路(未绘示)。驱动通道电路210[1]～210[n]内部各自包含补偿元件(容后详述)与其他元件，所述其他元件例如是已知的锁存器(latch)、已知的数字模拟转换器(digital-to-analogconverter，DAC)等。
补偿控制电路220[1]～220[n]分别经由焊垫耦接至显示面板120的数据线Ch[1]～Ch[n]。补偿控制电路220[1]～220[n]可以在初始化期间检测数据线Ch[1]～Ch[n]的阻抗而获得阻抗信息。依据数据线Ch[1]～Ch[n]的阻抗信息，补偿控制电路220[1]～220[n]可以对应调整设定值Sc[1]～Sc[n]。补偿控制电路220[1]～220[n]还分别耦接至驱动通道电路210[1]～210[n]的补偿元件，以输出设定值给补偿元件(容后详述)。所述补偿元件可以依照设定值Sc[1]～Sc[n]来调整驱动通道电路210[1]～210[n]的输出端的输出电阻值、输出转换率(output slew rate)或输出时序(output timing)。
举例来说(但不限于此)，补偿控制电路220[1]～220[n]可以在初始化期间的重置时间将数据线Ch[1]～Ch[n]的电压重置为某一预设的重置电压(例如接地电压或是其他固定电压，由设计需求来决定)。在重置时间结束后，补偿控制电路220[1]～220[n]可以在初始化期间的充电时间对数据线Ch[1]～Ch[n]进行充电，使得数据线Ch[1]～Ch[n]的电压被拉升。基于数据线Ch[1]～Ch[n]的阻抗差异，数据线Ch[1]～Ch[n]的电压的拉升速度可能有所不同。在充电时间结束时，不同的拉升速度会让数据线Ch[1]～Ch[n]具有不同电压电平。因此，补偿控制电路220[1]～220[n]可以在初始化期间的检测时间去检测数据线Ch[1]～Ch[n]的电压电平作为所述阻抗信息。依据数据线Ch[1]～Ch[n]的电压电平(阻抗信息)，补偿控制电路220[1]～220[n]可以对应调整设定值Sc[1]～Sc[n]。
图3是依照本发明的另一实施例的一种驱动集成电路300的电路方块示意图。驱动集成电路300用以驱动显示面板120的多条数据线，例如图3所示数据线Ch[1]～Ch[n]。驱动集成电路300包括多个驱动通道电路以及多个补偿控制电路。举例来说，驱动集成电路300包括一个驱动通道电路群组以及一个补偿控制电路220。所述驱动通道电路群组包含n个驱动通道电路210[1]～210[n]，其中整数n可以依照设计需求来决定。驱动通道电路210[1]～210[n]的输出端可以经由焊垫耦接至显示面板120的数据线Ch[1]～Ch[n]。在正常操作期间，驱动通道电路210[1]～210[n]可以输出对应的像素电压，以驱动数据线Ch[1]～Ch[n]及像素单元电路(未绘示)。
图3所示补偿控制电路220可以参照图2所示补偿控制电路220[1]～220[n]的相关说明来类推。驱动通道电路210[1]～210[n]可以时分共用补偿控制电路220。补偿控制电路220经由焊垫耦接至显示面板120的数据线Ch[1]～Ch[n]。补偿控制电路220可以在初始化期间检测数据线Ch[1]～Ch[n]的阻抗而获得阻抗信息。依据数据线Ch[1]～Ch[n]的阻抗信息，补偿控制电路220可以对应调整设定值Sc[1]～Sc[n]。补偿控制电路220还分别耦接至驱动通道电路210[1]～210[n]的补偿元件，以输出设定值给补偿元件(容后详述)。
图4是依照本发明的一实施例说明驱动集成电路200或300的扇出补偿方法的流程示意图。在步骤S410中，补偿控制电路在初始化期间检测数据线的阻抗信息。举例来说，图2所示补偿控制电路220[1]可以在初始化期间检测数据线Ch[1]的阻抗而获得阻抗信息，或者，图3所示补偿控制电路220可以在初始化期间检测数据线Ch[1]的阻抗而获得阻抗信息。
在步骤S420中，补偿控制电路依据阻抗信息来对应调整设定值。举例来说，图2所示补偿控制电路220[1]可以依据数据线Ch[1]的阻抗信息来对应调整设定值Sc[1]，或者，图3所示补偿控制电路220可以依据数据线Ch[1]的阻抗信息来对应调整设定值Sc[1]。
在步骤S430中，补偿控制电路输出该设定值给驱动通道电路，以调整驱动通道电路的输出端的输出电阻值、输出转换率或输出时序。举例来说，图2所示补偿控制电路220[1]可以输出设定值Sc[1]给驱动通道电路210[1]，以调整驱动通道电路210[1]的输出端的输出电阻值、输出转换率或输出时序。图3所示补偿控制电路220可以输出设定值Sc[1]给驱动通道电路210[1]，以调整驱动通道电路210[1]的输出端的输出电阻值、输出转换率或输出时序。
举例来说，若数据线Ch[1]的阻抗较大，则补偿控制电路220[1](或220)可以输出设定值Sc[1]给驱动通道电路210[1]，以便将驱动通道电路210[1]的输出端的输出电阻值调小，或将驱动通道电路210[1]的输出端的输出转换率调小，或将驱动通道电路210[1]的输出端的输出时序调快(输出延迟时间调小)。若数据线Ch[1]的阻抗较小，则补偿控制电路220[1](或220)可以输出设定值Sc[1]给驱动通道电路210[1]，以便将驱动通道电路210[1]的输出端的输出电阻值调大，或将驱动通道电路210[1]的输出端的输出转换率调大，或将驱动通道电路210[1]的输出端的输出时序调慢(输出延迟时间调大)。
在结束初始化期间后，驱动集成电路200或300进入正常操作期间。在步骤S440中，基于经调整的设定值，驱动通道电路的输出端在正常操作期间输出像素电压以驱动显示面板的数据线。举例来说，基于经调整的设定值Sc[1]，图2或图3所示驱动通道电路210[1]的输出端在正常操作期间输出像素电压以驱动显示面板120的数据线Ch[1]。
图5是依照本发明的一实施例说明图2所示补偿控制电路220[1](或图3所示补偿控制电路220)的电路方块示意图。图2所示其他补偿控制电路可以参照图5的相关说明来类推。图5还绘示了驱动通道电路210[1]与数据线Ch[1]。图5所示数据线Ch[1]包含了多个寄生电阻与寄生电容。图2所示其他驱动通道电路与其他数据线可以参照图5的相关说明来类推。图3所示其他驱动通道电路与其他数据线也可以参照图5的相关说明来类推。
图5所示驱动通道电路210[1]包括输出缓冲器211、可变电阻212以及开关SW4。依照设计需求，驱动通道电路210[1]内部还可以包含其他元件，所述其他元件例如是已知的锁存器、已知的数字模拟转换器等。所述其他元件(未绘示)可以耦接至输出缓冲器211的输入端。输出缓冲器211的输出端用以输出像素电压。
在图5所示实施例中，可变电阻212可以作为驱动通道电路210[1]的补偿元件。可变电阻212的第一端耦接至输出缓冲器211的输出端。可变电阻212受控于补偿控制电路220[1](或220)的设定值Sc[1]而调整可变电阻212的电阻值，亦即图5所示补偿控制电路220[1](或220)可以藉由设定值Sc[1]来调整驱动通道电路210[1]的输出端的输出电阻值。开关SW4的第一端耦接至可变电阻212的第二端。开关SW4的第二端耦接至显示面板120的数据线Ch[1]。在初始化期间，开关SW4为截止。在正常操作期间，开关SW4为导通。
在图5所示实施例中，补偿控制电路220[1](或220)包括重置开关SW1、充电源电路221、检测开关SW3、模拟数字转换器222以及控制器223。重置开关SW1的第一端用以耦接至显示面板120的数据线Ch[1]。重置开关SW1的第二端耦接至重置电压(例如接地电压GND或是其他固定电压)。充电源电路221用以耦接至显示面板120的数据线Ch[1]。在初始化期间的充电时间，充电源电路221对数据线Ch[1]充电。在正常操作期间，充电源电路221不影响数据线Ch[1]。在图5所示实施例中，充电源电路221包括电流源Isense以及充电开关SW2。充电开关SW2的第一端耦接至电流源Isense的电流输出端。充电开关SW2的第二端用以耦接至显示面板120的数据线Ch[1]。
检测开关SW3的第一端用以耦接至显示面板120的数据线Ch[1]。模拟数字转换器222的输入端耦接至检测开关SW3的第二端。控制器223的输入端耦接至模拟数字转换器222的输出端，以接收对应于数据线Ch[1]的阻抗信息的数字值Dr。控制器223将数字值Dr转换为设定值Sc[1]，以及输出设定值Sc[1]给可变电阻212(驱动通道电路210[1]的补偿元件)。
图6是依照本发明的一实施例说明图5所示电路的信号时序示意图。图6所示横轴表示时间，纵轴表示电压。在系统电源(图6所示power)上电后，驱动集成电路200(或300)进入初始化期间Pini。系统重置信号RSTB可以定义初始化期间Pini。当系统重置信号RSTB为低电位时，驱动集成电路200(或300)进入初始化期间Pini。当系统重置信号RSTB为高电位时，驱动集成电路200(或300)结束初始化期间Pini并进入正常操作期间Pno。
重置开关SW1、充电开关SW2、检测开关SW3与开关SW4受控于控制器223。在初始化期间Pini的重置时间T1，重置开关SW1为导通(turn on)，以及充电开关SW2、检测开关SW3与开关SW4为截止(turn off)。数据线Ch[1]的电压在重置时间T1被下拉至重置电压(例如接地电压GND)。
在初始化期间Pini的充电时间T2，充电开关SW2为导通，而重置开关SW1、检测开关SW3与开关SW4为截止。驱动通道电路210[1]的输出端在充电时间T2被充电，使得驱动通道电路210[1]的输出端的电压Vo被拉升。电压Vo的拉升速度被数据线Ch[1]的阻抗所影响，其中数据线Ch[1]的阻抗相依于数据线Ch[1]的长度。在初始化期间Pini的检测时间T3，检测开关SW3为导通，而重置开关SW1、充电开关SW2与开关SW4为截止。因此，控制器223可以在检测时间T3检测数据线Ch[1]的阻抗。
图7是依照本发明的一实施例说明图5所示电压Vo在充电时间T2的信号波形示意图。图7所示横轴表示时间，纵轴表示电压。在初始化期间Pini的充电时间T2，充电源电路221对驱动通道电路210[1]的输出端充电，因此电压Vo被拉升。若数据线Ch[1]的阻抗较小，则电压Vo的拉升速度较快(如图7所示曲线701)。若数据线Ch[1]的阻抗较大，则电压Vo的拉升速度较慢(如图7所示曲线702)。在充电时间T2是固定(相同)的情况下，在充电时间T2结束时，不同的拉升速度会让电压Vo具有不同电平。例如，在充电时间T2是相同的情况下，在充电时间T2结束时，图7所示曲线701的电压电平是V1，而曲线702的电压电平是V2。控制器223可以在检测时间T3获知电压Vo的电平。因为电压Vo的拉升速度被数据线Ch[1]的阻抗所影响，因此可以依据电压Vo的电平来得知数据线Ch[1]的阻抗。
图8是依照本发明的另一实施例说明图5所示电压Vo在充电时间T2的信号波形示意图。图8所示横轴表示时间，纵轴表示电压。在参考电压Vref是固定(相同)的情况下，不同的拉升速度会让电压Vo到达参考电压Vref所花时间亦有不同。若数据线Ch[1]的阻抗较小，则电压Vo的拉升速度较快(如图8所示曲线801)。若数据线Ch[1]的阻抗较大，则电压Vo的拉升速度较慢(如图8所示曲线802)。控制器223可以计数电压Vo到达参考电压Vref所花时间。例如，图8所示曲线801显示了电压Vo到达参考电压Vref所花时间为T2a。时间T2a(即充电时间T2)结束后，驱动集成电路200(或300)进入检测时间T3。再例如，图8所示曲线802显示了电压Vo到达参考电压Vref所花时间为T2b。时间T2b(即充电时间T2)结束后，驱动集成电路200(或300)进入检测时间T3。因为电压Vo的拉升速度被数据线Ch[1]的阻抗所影响，因此可以依据电压Vo到达参考电压Vref所花时间来得知数据线Ch[1]的阻抗。
请参照图5与图6，在检测时间T3，控制器223可以获知数据线Ch[1]的阻抗信息，以及将数据线Ch[1]的阻抗信息转换为设定值Sc[1]。在检测时间T3结束后，重置开关SW1、充电开关SW2与检测开关SW3为截止，因此补偿控制电路220[1](或220)不会影响驱动通道电路210[1]与数据线Ch[1]的操作。在初始化期间Pini结束后，驱动集成电路200或300进入正常操作期间Pno。在正常操作期间Pno，重置开关SW1、充电开关SW2与检测开关SW3为截止，而开关SW4为导通。
图9是依照本发明的一实施例说明图5所示可变电阻212与控制器223的电路方块示意图。图9所示控制器223包括转换器910、编码器920、锁存器930以及电平偏移器940。转换器910的输入端耦接至模拟数字转换器222的输出端，以接收数字值Dr。转换器910可以将数字值Dr转换为对应阻值，其中所述对应阻值可以表示数据线Ch[1]的阻抗。编码器920的输入端耦接至转换器910的输出端，以接收所述对应阻值。编码器920可以对所述对应阻值进行编码，以获得设定值Sc[1]。锁存器930的输入端耦接至编码器920的输出端，以接收并锁存设定值Sc[1]。电平偏移器940的输入端耦接至锁存器930的输出端，以接收设定值Sc[1]。电平偏移器940的输出端耦接至可变电阻212(补偿元件)，以提供设定值Sc[1]。
图9所示可变电阻212包括k个开关(如图9所示SW[1]、SW[2]、…、SW[k-1]、SW[k])以及k个电阻(如图9所示RES[1]、RES[2]、…、RES[k-1]、RES[k])。所述k为整数，其可依照设计需求来决定。开关SW[1]～SW[k]的控制端耦接至控制器223的电平偏移器940的输出端，以接收设定值Sc[1]的不同位。开关SW[1]～SW[k]的第一端共同耦接至输出缓冲器211的输出端。开关SW[1]～SW[k]的第二端以一对一方式分别耦接至电阻RES[1]～RES[k]的第一端。电阻RES[1]～RES[k]的第二端共同耦接至开关SW4的第一端。电阻RES[1]～RES[k]的阻值可以依照设计需求来决定。
图10是依照本发明的另一实施例说明图5所示可变电阻212与控制器223的电路方块示意图。图10所示控制器223包括转换器910、编码器920、锁存器930以及数字模拟转换器1040。转换器910的输入端耦接至模拟数字转换器222的输出端，以接收数字值Dr。转换器910可以将数字值Dr转换为对应阻值，其中所述对应阻值可以表示数据线Ch[1]的阻抗。编码器920的输入端耦接至转换器910的输出端，以接收所述对应阻值。编码器920可以对所述对应阻值进行编码，以获得设定值Sc[1]。锁存器930的输入端耦接至编码器920的输出端，以接收并锁存设定值Sc[1]。数字模拟转换器1040的输入端耦接至锁存器930的输出端，以接收数字类型的设定值Sc[1]。数字模拟转换器1040的输出端耦接至可变电阻212(补偿元件)，以提供模拟类型的设定值Sc[1]。
图10所示可变电阻212包括晶体管M1以及电阻RES。晶体管M1的控制端(例如栅极)耦接至控制器223的数字模拟转换器1040的输出端，以接收设定值Sc[1]。晶体管M1的第一端(例如源极)耦接至输出缓冲器211的输出端。晶体管M1的第二端(例如漏极)耦接至电阻RES的第一端。电阻RES的第二端耦接至开关SW4的第一端。电阻RES的阻值可以依照设计需求来决定。
图11是依照本发明的另一实施例说明图2所示补偿控制电路220[1](或图3所示补偿控制电路220)的电路方块示意图。图2所示其他补偿控制电路可以参照图11的相关说明来类推。图11还绘示了驱动通道电路210[1]与数据线Ch[1]。图11所示驱动通道电路210[1]与数据线Ch[1]可以参照图5的相关说明来类推，故不再赘述。图2所示其他驱动通道电路与其他数据线可以参照图11的相关说明来类推。图3所示其他驱动通道电路与其他数据线也可以参照图11的相关说明来类推。
在图11所示实施例中，补偿控制电路220[1](或220)包括重置开关SW1、充电源电路224、检测开关SW3、模拟数字转换器222以及控制器223。图11所示补偿控制电路220[1](或220)、重置开关SW1、检测开关SW3、模拟数字转换器222以及控制器223可以参照图5的相关说明来类推，故不再赘述。
充电源电路221用以耦接至显示面板120的数据线Ch[1]。在初始化期间的充电时间，充电源电路221对数据线Ch[1]充电。在正常操作期间，充电源电路224不影响数据线Ch[1]。在图11所示实施例中，充电源电路224包括电压源Vsense以及充电开关SW2。图11所示充电源电路224与充电开关SW2可以参照图5至图8的相关说明来类推，故不再赘述。图11所示重置开关SW1、充电开关SW2、检测开关SW3以及开关SW4的操作时序可以参照图6至图8的相关说明。
图12是依照本发明的又一实施例说明图2所示补偿控制电路220[1](或图3所示补偿控制电路220)的电路方块示意图。图2所示其他补偿控制电路可以参照图12的相关说明来类推。图12还绘示了驱动通道电路210[1]与数据线Ch[1]。图12所示驱动通道电路210[1]与数据线Ch[1]可以参照图5的相关说明来类推，故不再赘述。图2所示其他驱动通道电路与其他数据线可以参照图12的相关说明来类推。图3所示其他驱动通道电路与其他数据线也可以参照图12的相关说明来类推。
图12所示驱动通道电路210[1]包括输出缓冲器213以及开关SW5。依照设计需求，驱动通道电路210[1]内部还可以包含其他元件，所述其他元件例如是已知的锁存器、已知的数字模拟转换器等。所述其他元件(未绘示)可以耦接至输出缓冲器213的输入端。输出缓冲器213的输出端用以在正常操作期间输出像素电压。在图12所示实施例中，输出缓冲器213可以作为驱动通道电路210[1]的补偿元件。开关SW5的第一端耦接至输出缓冲器213的输出端。开关SW5的第二端耦接至显示面板120的数据线Ch[1]。
在图12所示实施例中，补偿控制电路220[1](或220)包括检测开关SW6、模拟数字转换器222以及控制器225。检测开关SW6的第一端用以耦接至显示面板120的数据线Ch[1]。模拟数字转换器222的输入端耦接至检测开关SW6的第二端。控制器225的输入端耦接至模拟数字转换器222的输出端，以接收对应于数据线Ch[1]的阻抗信息的数字值Dr。控制器225将数字值Dr转换为设定值Sc[1]。控制器225输出设定值Sc[1]给输出缓冲器213(驱动通道电路210[1]的补偿元件)。在图12所示实施例中，输出缓冲器213、开关SW5与检测开关SW6受控于控制器225。
图13是依照本发明的一实施例说明图12所示电路的信号时序示意图。图13所示横轴表示时间，纵轴表示电压。图13所示系统电源power、系统重置信号RSTB、初始化期间Pini、正常操作期间Pno可以参照图6的相关说明来类推，故不再赘述。
请参照图12与图13，在初始化期间Pini的重置时间T1，检测开关SW6为截止，开关SW5为导通，输出缓冲器213的输出端输出重置电压code1至显示面板120的数据线Ch[1]。在初始化期间Pini的充电时间T2，检测开关SW6为截止，开关SW5为导通，输出缓冲器213的输出端输出充电电荷至显示面板120的数据线Ch[1]。因此，驱动通道电路210[1]的输出端的电压Vo在充电时间T2会被拉升。若充电时间T2足够长，电压Vo可以被拉升至充电电压code2。在图13所示实施例中，电压Vo尚未被满充的情况下，充电时间T2便已结束。
基于图7和/或图8的说明，因为电压Vo的拉升速度被数据线Ch[1]的阻抗所影响，因此可以依据充电时间T2结束时电压Vo的电平来得知数据线Ch[1]的阻抗。请参照图12与图13，在初始化期间Pini的检测时间T3，开关SW5为截止，检测开关SW6为导通，因此，控制器225可以在检测时间T3检测数据线Ch[1]的阻抗信息。控制器225可以将数据线Ch[1]的阻抗信息转换为设定值Sc[1]。在检测时间T3结束后，检测开关SW6为截止，因此补偿控制电路220[1](或220)不会影响驱动通道电路210[1]与数据线Ch[1]的操作。
在初始化期间Pini结束后，驱动集成电路200或300进入正常操作期间Pno。图12所示补偿控制电路220[1](或220)可以输出设定值Sc[1]给驱动通道电路210[1]，以调整驱动通道电路210[1]的输出端的输出电阻值、输出转换率或输出时序。在正常操作期间Pno，检测开关SW6为截止。在正常操作期间Pno的多个扫描线期间的任一个，开关SW5为导通(如图13所示)。
图14是依照本发明的再一实施例说明图2所示补偿控制电路220[1](或图3所示补偿控制电路220)的电路方块示意图。图2所示其他补偿控制电路可以参照图14的相关说明来类推。图14还绘示了驱动通道电路210[1]与数据线Ch[1]。图14所示驱动通道电路210[1]与数据线Ch[1]可以参照图5的相关说明来类推，故不再赘述。图2所示其他驱动通道电路与其他数据线可以参照图14的相关说明来类推。图3所示其他驱动通道电路与其他数据线也可以参照图14的相关说明来类推。
在图14所示实施例中，补偿控制电路220[1](或220)包括重置开关SW1、充电源电路224、检测开关SW3、模拟数字转换器222以及控制器223。图14所示补偿控制电路220[1](或220)、重置开关SW1、充电源电路224、检测开关SW3、模拟数字转换器222以及控制器223可以参照图11的相关说明来类推，故不再赘述。
在图14所示实施例中，驱动通道电路210[1]包括输出缓冲器211以及开关SW4。依照设计需求，驱动通道电路210[1]内部还可以包含其他元件，所述其他元件例如是已知的锁存器、已知的数字模拟转换器等。所述其他元件(未绘示)可以耦接至输出缓冲器211的输入端。输出缓冲器211的输出端用以输出像素电压。
在图14所示实施例中，输出缓冲器211可以作为驱动通道电路210[1]的补偿元件。输出缓冲器211可以依照补偿控制电路220[1](或220)的设定值Sc[1]而来调整输出缓冲器211的输出端的输出转换率或输出时序。开关SW4的第一端耦接至输出缓冲器211的输出端。开关SW4的第二端耦接至显示面板120的数据线Ch[1]。图14所示重置开关SW1、充电开关SW2、检测开关SW3以及开关SW4的操作时序可以参照图6至图8的相关说明，故不再赘述。
值得注意的是，在不同的应用情境中，补偿控制电路220[1]、补偿控制电路220和/或控制器223的相关功能可以利用一般的编程语言(programming languages，例如C或C++)、硬件描述语言(hardware description languages，例如Verilog HDL或VHDL)或其他合适的编程语言来实现为固件或硬件。可执行所述相关功能的编程语言可以被布置为任何已知的计算机可存取介质(computer-accessible medias)，例如磁带(magnetic tapes)、半导体(semiconductors)存储器、磁盘(magnetic disks)或光盘(compact disks，例如CD-ROM或DVD-ROM)，或者可通过互联网(Internet)、有线通信(wired communication)、无线通信(wireless communication)或其它通信介质传送所述编程语言。所述编程语言可以被存放在计算机的可存取介质中，以便于由计算机的处理器来存取/执行所述编程语言的编程码(programming codes)。
综上所述，本发明诸实施例所述驱动集成电路及其扇出补偿方法使用了补偿控制电路220[1](或220)。补偿控制电路220[1](或220)可以进行面板负载检测，以获知对应数据线的阻抗信息。补偿控制电路220[1](或220)可以经算法运算后获得对应设定值，以调整驱动集成电路的输出能力或输出时序。依照设计需求，所述输出能力或输出时序的调整可以是调整驱动通道电路的输出端的输出电阻值、输出转换率或输出时序。驱动集成电路的输出能力或输出时序的调整可以补偿因为数据线的阻值差异所造成的延迟差异，以避免面板数据线阻抗不匹配所造成的画面异常。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书界定范围为准。

Claims (13)

1.一种驱动集成电路，用以驱动显示面板，其特征在于所述驱动集成电路包括：
驱动通道电路，具有输出端用以耦接至所述显示面板的数据线，其中所述驱动通道电路用以在正常操作期间输出像素电压以驱动所述数据线，所述驱动通道电路包含补偿元件，所述补偿元件用以依照设定值来调整所述驱动通道电路的所述输出端的输出电阻值、输出转换率或输出时序；以及
补偿控制电路，耦接至所述显示面板的所述数据线与所述驱动通道电路的所述补偿元件，其中所述补偿控制电路在初始化期间检测所述数据线的阻抗信息，所述补偿控制电路依据所述阻抗信息对应调整所述设定值，以及所述补偿控制电路输出所述设定值给所述补偿元件，
其中当使用输出缓冲器作为所述补偿元件时，所述驱动通道电路包括：
所述输出缓冲器，具有输出端用以输出所述像素电压，其中所述输出缓冲器用以依照所述设定值来调整所述输出缓冲器的所述输出端的输出转换率或输出时序；以及
开关，具有第一端与第二端分别耦接至所述输出缓冲器的所述输出端与所述显示面板的所述数据线，其中在所述初始化期间所述开关为截止，以及在所述正常操作期间所述开关为导通。
2.如权利要求1所述的驱动集成电路，其特征在于当使用可变电阻作为所述补偿元件时，所述驱动通道电路包括：
第一缓冲器，具有输出端用以输出所述像素电压；
所述可变电阻，具有第一端耦接至所述第一缓冲器的所述输出端，其中所述可变电阻受控于所述补偿控制电路的所述设定值而调整所述可变电阻的电阻值；以及
第一开关，具有第一端与第二端分别耦接至所述可变电阻的第二端与所述显示面板的所述数据线，其中在所述初始化期间所述第一开关为截止，以及在所述正常操作期间所述第一开关为导通。
3.如权利要求1所述的驱动集成电路，其特征在于所述补偿控制电路包括：
充电源电路，用以耦接至所述显示面板的所述数据线，其中在所述初始化期间的充电时间所述充电源电路对所述数据线充电，以及在所述正常操作期间所述充电源电路不影响所述数据线；
检测开关，具有第一端用以耦接至所述显示面板的所述数据线，其中在所述初始化期间的检测时间所述检测开关为导通，以及在所述正常操作期间所述检测开关为截止；
模拟数字转换器，具有输入端耦接至所述检测开关的第二端；以及
控制器，具有输入端耦接至所述模拟数字转换器的输出端以接收对应于所述阻抗信息的数字值，其中所述控制器将所述数字值转换为所述设定值，以及所述控制器输出所述设定值给所述补偿元件。
4.如权利要求3所述的驱动集成电路，其特征在于所述充电源电路包括：
电流源；以及
充电开关，具有第一端与第二端，其中所述充电开关的所述第一端耦接至所述电流源的电流输出端，所述充电开关的所述第二端用以耦接至所述显示面板的所述数据线，在所述充电时间所述充电开关为导通，以及在所述正常操作期间所述充电开关为截止。
5.如权利要求3所述的驱动集成电路，其特征在于所述充电源电路包括：
电压源；以及
充电开关，具有第一端与第二端，其中所述充电开关的所述第一端耦接至所述电压源的电压输出端，所述充电开关的所述第二端用以耦接至所述显示面板的所述数据线，在所述充电时间所述充电开关为导通，以及在所述正常操作期间所述充电开关为截止。
6.如权利要求3所述的驱动集成电路，其特征在于所述补偿控制电路还包括：
重置开关，具有第一端与第二端，其中所述重置开关的所述第一端用以耦接至所述显示面板的所述数据线，所述重置开关的所述第二端耦接至重置电压，在所述初始化期间的重置时间所述重置开关为导通，以及在所述正常操作期间所述重置开关为截止。
7.如权利要求3所述的驱动集成电路，其特征在于所述控制器包括：
转换器，具有输入端耦接至所述模拟数字转换器的所述输出端以接收所述数字值，用以将所述数字值转换为对应阻值；
编码器，具有输入端耦接至所述转换器的输出端以接收所述对应阻值，用以对所述对应阻值进行编码以获得所述设定值；
锁存器，具有输入端耦接至所述编码器的输出端以接收所述设定值，用以锁存所述设定值；以及
电平偏移器，具有输入端与输出端，其中所述电平偏移器的所述输入端耦接至所述锁存器的输出端以接收所述设定值，所述电平偏移器的所述输出端耦接至所述补偿元件以提供所述设定值。
8.如权利要求3所述的驱动集成电路，其特征在于所述控制器包括：
转换器，具有输入端耦接至所述模拟数字转换器的所述输出端以接收所述数字值，用以将所述数字值转换为对应阻值；
编码器，具有输入端耦接至所述转换器的输出端以接收所述对应阻值，用以对所述对应阻值进行编码以获得所述设定值；
锁存器，具有输入端耦接至所述编码器的输出端以接收所述设定值，用以锁存所述设定值；以及
数字模拟转换器，具有输入端与输出端，其中所述数字模拟转换器的所述输入端耦接至所述锁存器的输出端以接收数字类型的所述设定值，所述数字模拟转换器的所述输出端耦接至所述补偿元件以提供模拟类型的所述设定值。
9.如权利要求1所述的驱动集成电路，其特征在于所述输出缓冲器的所述输出端用以在所述正常操作期间输出所述像素电压，其中在所述初始化期间的重置时间所述输出缓冲器的所述输出端输出重置电压，以及在所述初始化期间的充电时间所述输出缓冲器的所述输出端输出充电电荷；
其中在所述重置时间、所述充电时间与扫描线期间所述开关为导通，以及在所述初始化期间的检测时间所述开关为截止。
10.如权利要求1所述的驱动集成电路，其特征在于所述补偿控制电路包括：
检测开关，具有第一端用以耦接至所述显示面板的所述数据线，其中在所述初始化期间的检测时间所述检测开关为导通，以及在所述正常操作期间所述检测开关为截止；
模拟数字转换器，具有输入端耦接至所述检测开关的第二端；以及
控制器，具有输入端耦接至所述模拟数字转换器的输出端以接收对应于所述阻抗信息的数字值，其中所述控制器将所述数字值转换为所述设定值，以及所述控制器输出所述设定值给所述补偿元件。
11.一种驱动集成电路的扇出补偿方法，该驱动集成电路用以驱动一显示面板，其特征在于所述扇出补偿方法包括：
由驱动通道电路的输出端在正常操作期间输出像素电压以驱动所述显示面板的数据线；
由补偿控制电路在初始化期间检测所述数据线的阻抗信息；
由所述补偿控制电路依据所述阻抗信息对应调整设定值；以及
由所述补偿控制电路输出所述设定值给所述驱动通道电路，以调整所述驱动通道电路的所述输出端的输出电阻值、输出转换率或输出时序，
其中所述驱动通道电路包括：
输出缓冲器，具有输出端用以输出所述像素电压，其中所述输出缓冲器作为补偿元件，所述输出缓冲器用以依照所述设定值来调整所述输出缓冲器的所述输出端的输出转换率或输出时序；以及
开关，具有第一端与第二端分别耦接至所述输出缓冲器的所述输出端与所述显示面板的所述数据线，其中在所述初始化期间所述开关为截止，以及在所述正常操作期间所述开关为导通。
12.如权利要求11所述的扇出补偿方法，其特征在于检测所述数据线的所述阻抗信息的步骤包括：
在所述初始化期间的充电时间对所述数据线充电；以及
在所述初始化期间的检测时间检测所述数据线的所述阻抗信息。
13.如权利要求12所述的扇出补偿方法，其特征在于检测所述数据线的所述阻抗信息的步骤还包括：
在所述初始化期间的重置时间将所述显示面板的所述数据线耦接至重置电压。
CN201710235613.7A 2017-03-06 2017-04-12 显示面板的驱动集成电路与其扇出补偿方法 Active CN108538232B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/450,038 2017-03-06
US15/450,038 US20180254004A1 (en) 2017-03-06 2017-03-06 Integrated circuit for driving display panel and fan-out compensation method thereof

Publications (2)

Publication Number Publication Date
CN108538232A CN108538232A (zh) 2018-09-14
CN108538232B true CN108538232B (zh) 2021-07-13

Family

ID=63355666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710235613.7A Active CN108538232B (zh) 2017-03-06 2017-04-12 显示面板的驱动集成电路与其扇出补偿方法

Country Status (2)

Country Link
US (1) US20180254004A1 (zh)
CN (1) CN108538232B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492353B (zh) * 2017-07-21 2019-06-11 惠科股份有限公司 显示面板的驱动方法及驱动装置
US10755628B2 (en) * 2018-03-08 2020-08-25 Raydium Semiconductor Corporation Display apparatus and voltage stabilization method
CN112602148B (zh) * 2018-09-26 2022-08-16 深圳市柔宇科技股份有限公司 显示驱动方法及显示装置
CN109697959B (zh) * 2019-02-28 2020-09-29 昆山国显光电有限公司 数据写入单元和数据写入方法、驱动芯片以及显示装置
CN109945899B (zh) * 2019-03-22 2021-01-26 重庆邮电大学 一种应用于输出缓冲器工艺角补偿的探测编码电路
CN109830207A (zh) * 2019-03-27 2019-05-31 京东方科技集团股份有限公司 电致发光显示面板的调整方法及装置
TWI690918B (zh) * 2019-04-17 2020-04-11 友達光電股份有限公司 驅動電路及其驅動方法
CN112840394B (zh) * 2019-08-27 2022-11-15 京东方科技集团股份有限公司 检测电路及其驱动方法、驱动电路、装置
CN111816120A (zh) * 2020-07-01 2020-10-23 深圳市华星光电半导体显示技术有限公司 显示面板亮度补偿方法及显示面板
CN112951158A (zh) * 2021-02-18 2021-06-11 京东方科技集团股份有限公司 显示驱动方法、显示驱动装置及显示装置
KR20230096492A (ko) * 2021-12-23 2023-06-30 엘지디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN115862516A (zh) * 2022-12-23 2023-03-28 Tcl华星光电技术有限公司 显示装置及驱动器
CN118692390A (zh) * 2023-03-21 2024-09-24 海信视像科技股份有限公司 驱动芯片、驱动电路及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402963A (zh) * 2011-12-02 2012-04-04 深圳市华星光电技术有限公司 液晶显示器的驱动电路及驱动方法
CN103761950A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 用于补偿液晶显示器的数据线阻抗的方法
CN104183212A (zh) * 2013-05-24 2014-12-03 三星显示有限公司 补偿单元和包括补偿单元的有机发光显示器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898321A (en) * 1997-03-24 1999-04-27 Intel Corporation Method and apparatus for slew rate and impedance compensating buffer circuits
US6947022B2 (en) * 2002-02-11 2005-09-20 National Semiconductor Corporation Display line drivers and method for signal propagation delay compensation
US8207929B2 (en) * 2008-12-29 2012-06-26 Himax Technologies Limited Source driver
JP5821226B2 (ja) * 2010-11-17 2015-11-24 セイコーエプソン株式会社 電気光学装置、電子機器および電気光学装置の駆動方法
US8791893B2 (en) * 2011-11-15 2014-07-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Output compensation circuit and output compensation method for LCD data drive IC, and LCD
WO2015093097A1 (ja) * 2013-12-20 2015-06-25 シャープ株式会社 表示装置およびその駆動方法
KR102263574B1 (ko) * 2014-10-01 2021-06-11 삼성디스플레이 주식회사 표시 장치
KR102650339B1 (ko) * 2016-12-27 2024-03-21 엘지디스플레이 주식회사 전계 발광 표시 장치
KR102636683B1 (ko) * 2016-12-30 2024-02-14 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402963A (zh) * 2011-12-02 2012-04-04 深圳市华星光电技术有限公司 液晶显示器的驱动电路及驱动方法
CN104183212A (zh) * 2013-05-24 2014-12-03 三星显示有限公司 补偿单元和包括补偿单元的有机发光显示器
CN103761950A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 用于补偿液晶显示器的数据线阻抗的方法

Also Published As

Publication number Publication date
CN108538232A (zh) 2018-09-14
US20180254004A1 (en) 2018-09-06

Similar Documents

Publication Publication Date Title
CN108538232B (zh) 显示面板的驱动集成电路与其扇出补偿方法
CN108694899B (zh) 显示面板的驱动集成电路及其扇出补偿方法
US9159750B2 (en) Solid-state image sensing device
US8054302B2 (en) Digital to analog converter with minimum area and source driver having the same
JP3452956B2 (ja) ディジタル／アナログ変換器
US9858883B2 (en) Display driver IC for driving with high speed and controlling method thereof
US8344930B2 (en) Successive approximation register analog-to-digital converter
KR100822801B1 (ko) 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버
US20080150779A1 (en) Digital-to-analog converter and digital-to-analog conversion method thereof
KR101903527B1 (ko) 데이터 구동부, 이의 구동 방법 및 데이터 구동부를 포함하는 표시 장치
US10235960B2 (en) Source driver capable of high speed charging and discharging
US6353337B2 (en) Load capacitance measuring circuit and output buffer adaptive to wide range of load capacitance
US10819365B1 (en) Utilizing current memory property in current steering digital-to-analog converters
US10917598B2 (en) Ramp signal generator and image sensor including the same
KR100945514B1 (ko) 파이프라인 구조의 싸이클릭 디지털 투 아날로그 변환기
CN110349535B (zh) 增益放大器
KR100674924B1 (ko) 커패시터 ｄａｃ를 이용하여 비선형 감마 특성을 구현하는감마 보정 장치 및 그 감마 보정 방법
WO2020143398A1 (zh) 数模转换电路及数模转换方法、显示装置
TWI741326B (zh) 源極驅動器及其輸出緩衝器
CN113053279B (zh) 显示设备的驱动电路及相关的驱动方法
KR101408810B1 (ko) 시간-인터폴레이션 기법을 이용한 디지털-아날로그 변환기
JP7310477B2 (ja) 回路装置、電気光学装置及び電子機器
TW201712656A (zh) 預校正電路
KR100592220B1 (ko) 디지털/아날로그 컨버터 및 그를 이용한 액정표시장치의 소스 구동 회로
KR20170025627A (ko) 영상 신호를 변환하는 아날로그 디지털 변환 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant