CN109945899B - 一种应用于输出缓冲器工艺角补偿的探测编码电路 - Google Patents
一种应用于输出缓冲器工艺角补偿的探测编码电路 Download PDFInfo
- Publication number
- CN109945899B CN109945899B CN201910219754.9A CN201910219754A CN109945899B CN 109945899 B CN109945899 B CN 109945899B CN 201910219754 A CN201910219754 A CN 201910219754A CN 109945899 B CN109945899 B CN 109945899B
- Authority
- CN
- China
- Prior art keywords
- corner
- circuit
- gates
- signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 230000008569 process Effects 0.000 title claims abstract description 87
- 238000001514 detection method Methods 0.000 title claims abstract description 45
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000000087 stabilizing effect Effects 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明请求保护一种应用于输出缓冲器工艺角补偿的探测编码电路，包括工艺角探测电路、编码电路、逻辑控制电路。其中，工艺角探测电路由两个非门和四个相同尺寸的MOS管PM1—PM4、NM1—NM4构成，根据控制信号RST的变化输出工艺角电压曲线。编码电路包括4个相同比较器和触发器，将工艺角探测电路的输出信号与偏置电压作比较实现编码，本发明采用二极管连接的PMOS管产生偏置电压，通过输入信号Vpulse实现VP1/VP2、VN1/VN2的锁存。逻辑电路由6个与门和3个非门构成，通过逻辑组合锁存信号、DOUT和VDD产生两组3位的工艺角控制信号。通过减小输出信号各补偿类型下的Slew rate的差值达到工艺角补偿的目的。
Description
技术领域
本发明属于集成电路设计技术领域，具体涉及一种应用于输出缓冲器工艺角补偿的探测编码电路。
背景技术
在电路系统中，输出缓冲器主要应用于模块与模块之间的信号传输，为了应用于不同的VDD电压模块之间，输出级采用MOS管层叠结构，可以输出两倍于输入模块VDD电压值的方波信号，根据输入信号和接受模块的VDD电压值输出对应的信号。随着信号传输频率的提高，工艺角、供电电压、温度等因素对于输出缓冲器输出信号的Slew rate影响较大。其影响在于不同的因素影响下信号达到逻辑高电平的时间存在很大的差异，后级模块的响应就产生延时和误差，因此需要利用相应的补偿技术让输出信号的Slew rate保持在一个稳定的区间内。
在已有的工艺角编码补偿电路中，采用非门输出端连接电容的结构存在误码的可能性，温度因素和版图设计对编码的准确性影响较大。主要影响在于各工艺角对应的电容充电电压终值相差很小，因此需要采用带隙基准结构产生编码电路中比较器的偏置电压，增加了电路制造的面积，同时对于比较器的比较范围也提出很高的要求。其次温度因素在设计中并没有考虑，温度也会影响电容在时钟周期内的充电过程，在版图设计及制造中电容值的实际值及比较器的比较范围将决定编码的正确性。
发明内容
本发明旨在解决以上现有技术输出缓冲器工艺角补偿所存在的探测编码电路容易产生误码、电路制造面积大的问题。提出了一种应用于输出缓冲器工艺角补偿的探测编码电路。本发明的技术方案如下：
一种应用于输出缓冲器工艺角补偿的探测编码电路，其包括：包括工艺角探测电路、编码电路、逻辑控制电路，所述工艺角探测电路和编码电路相连接，所述编码电路和逻辑控制电路相连接，所述工艺角探测电路用于探测P/N型场效应晶体管的工艺角并输出电压曲线，编码电路用于将探测电路输出与偏置电压同时比较得到两组2位的编码逻辑信号，通过脉冲信号进行锁存，逻辑控制电路用于通过逻辑组合锁存信号、DOUT和VDD产生两组3位的工艺角控制信号PC1—PC3、NC1—NC3。其中，所述工艺角探测电路包括输入控制信号RST、PMOS(P穴型场效应晶体管)工艺角探测电路及NMOS(N型场效应晶体管)工艺角探测电路，所述PMOS工艺角探测电路包括非门、4个P型场效应晶体管PM1-PM4、输出信号PCout，所述NMOS工艺角探测电路包括4个N型场效应晶体管NM1-NM4、输出信号NCout，所述工艺角探测电路输入信号RST连接PM3、NM3的栅端，同时通过非门连接PM1、PM2和NM1、NM2的栅端；PM1的漏端连接PM3的源端、PM4的栅端，NM1的漏端连接NM3的源端、NM4的栅端,PM2的漏端连接PM4的源端同时产生输出电压信号Pcout,NM2的漏端连接NM4的源端同时产生输出电压信号Ncout,PM1、PM2的源端和NM1、NM2的漏端接VDD，PM3、PM4的漏端和NM3、NM4的源端接GND,所述输出信号PCout连接所述编码电路比较器VP1、VP2的正向端；所述输出信号NCout连接编码电路比较器VN1、VN2的反向端；
所述编码电路包括4个相同比较器和D触发器，比较器VP1、VP2的反向端连接PMOS偏置参考电压Vbias提供的两个偏置电压，比较器VN1、VN2的正向端连接NMOS Vbias提供的两个偏置电压，四个比较器的输出端分别连接四个触发器的D端，触发器的时钟信号CLK由输入信号脉冲电压信号Vpulse触发锁存VP1、VP2、VN1、VN2；
所述逻辑控制电路由6个与门和3个非门构成，其中，与门PC1、PC2、NC1、NC2的一个输入端分别连接四个D触发器的Q端，PC3、NC3的一个输入端连接VDD电压。传输信号DOUT连接与门PC1—PC3的输入端，DOUT信号经过三个非门连接NC1—NC3的输入端。
进一步的，所述工艺角探测电路产生P/N MOS的工艺角电压曲线PCout、NCout,所述编码电路将PCout、NCout与偏置电压比较产生两组2位数字逻辑信号并通过Vpulse锁存，所述逻辑控制电路通过逻辑组合锁存信号、DOUT和VDD产生两组3位的工艺角控制信号PC1—PC3、NC1—NC3。
进一步的，所述编码电路PMOS Vbias在低于SS corner(最慢工艺偏差)100℃同时高于TT corner(均值工艺偏差)0℃、低于TT corner 100℃同时高于FF(最快工艺偏差)corner 0℃选取两个电压值作为偏置电压，NMOS Vbias在低于FF corner(最快工艺偏差)0℃同时高于TT corner(均值工艺偏差)100℃、低于TT corner 0℃同时高于SS(最快工艺偏差)corner 100℃选取两个电压值作为偏置电压。比较器将PCout、NCout与偏置电压P/NMOSVbias比较产生两组2位逻辑信号，在对应的时刻通过脉冲信号Vpulse锁存逻辑信号。
进一步的，所述编码电路在温度0℃—100℃、0.9*VDD—1.1*VDD任一范围内均可实现正确的编码，通过逻辑控制电路逻辑组合传输信号DOUT、锁存信号、VDD产生两组3位逻辑信号；在SS工艺角下，PC1—PC3、NC1—NC3控制的MOS管导通，将输出信号的Slew rate(压摆率)推到TT工艺角的对应值，同理在FF工艺角下，只有PC1、NC1控制的MOS管导通，将输出信号的Slew rate降到TT工艺角的对应值，通过将Slew rate值稳定在TT工艺角对应的范围内达到工艺角补偿的目的。
进一步的，所述逻辑控制电路通过逻辑组合锁存信号、DOUT和VDD产生两组3位的工艺角控制信号PC1—PC3、NC1—NC3。逻辑控制电路由6个与门和3个非门构成，其中，与门PC1、PC2、NC1、NC2的一个输入端分别连接四个D触发器的Q端，PC3、NC3的一个输入端连接VDD电压。传输信号DOUT连接与门PC1—PC3的输入端，DOUT信号经过三个非门连接NC1—NC3的输入端。PC3、NC3的一个输入端连接VDD的原因在于每一种工艺角对应下输出级PMOS都有一个开启，所以在编码电路中只需产生2位的逻辑信号，与非门传输信号不同的是PC1—PC3还需经过电平转换才能给输出级PMOS管提供偏置电压，所以在NC1—NC3的输入端加入非门，保证在DOUT传输时只有一种MOS管处于导通状态。
本发明的优点及有益效果如下：
本发明通过提供一种应用于输出缓冲器工艺角补偿的探测编码电路，采用探测编码电路产生两组3位的工艺角控制信号PC1—PC3、NC1—NC3，控制输出级不同数量MOS管开启或者关闭，通过增大或减小导通电流实现工艺角的补偿。本发明的优点在于采用2个非门和8个MOS管就可探测全工艺角，结构简单，在温度0℃—100℃、0.9*VDD—1.1*VDD任一范围内都可实现正确的编码，避免工艺角编码电路的误码也有效的提高了工艺角补偿效果。二极管连接的PMOS管产生的偏置电压其跟随工艺角、温度、电压等的偏移量也能满足电路的要求，不采用带隙基准结构有效的节省了电路的面积，
附图说明
图1是本发明提供优选实施例工艺角探测编码电路图
图2P型工艺角编码原理图
图3输出缓冲器Slew rate补偿效果仿真图
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
如图1所示为工艺角探测编码电路图。主要由工艺角探测电路、编码电路、逻辑控制电路构成。其中，工艺角探测电路由两个非门和四个相同尺寸的MOS管PM1—PM4、NM1—NM4构成，工艺角探测电路输入控制信号为RST，在RST由高电平变为低电平后，PCout电压开始降低、NCout电压开始上升，但是每一种工艺角、温度对应下下降和上升的速率和电压终值不同，因此能够达到工艺角探测的目的。将探测信号PCout、NCout与偏置电压P/NMOSVbias比较得到两组2位的逻辑信号，比较完成后由输入信号Vpulse触发锁存VP1、VP2、VN1和VN2。逻辑控制电路逻辑组合锁存信号VP1、VP2、VN1、VN2和DOUT、VDD产生两组3位的工艺角控制信号PC1—PC3、NC1—NC3，根据探测到的工艺角控制导通对应数量的MOS管。
如表1所示为电路控制与输出信号真值表。
表1
由表可知，SS TT FF三种工艺角下对应的逻辑信号“VP1、VP2”“VN1、VN2”都为“11”、“0 1”、“0 0”。在DOUT为高电平时，NC1-NC3全部为低电平，输出级NMOS管截止。同时PC3始终保持在高电平，PC1、PC2经过“与”逻辑后状态与D触发器Q端保持一致，实现传输高电平的功能。相反，在DOUT为低电平时，PC1-PC3全部为低电平，进过电平转换以后输出级PMOS管截止。同时NC3始终保持在高电平，NC1、NC2经过“与”逻辑后状态与D触发器Q端保持一致，实现传输低电平的功能。根据DOUT的电平状态，电路可以实现正确的编码并传输信号，同时控制不同数量的MOS管开启或者关闭达到补偿的效果。
如图2所示为工艺角编码原理图。以探测电路输出PCout为例，随着RST变化，仿真扫描SS TT FF三种工艺角各自在温度0℃、25℃、100℃下的工艺角探测输出曲线。仿真结果从上至下每三条为一组，依次为SS TT FF，每组曲线之间不存在交叠。在SS与TT、TT与FF之间选择合适的电压值Vbias1、Vbias2作为偏置电压值，同时确保可以通过二极管连接的PMOS产生。因此，在不同的工艺角下，通过两个比较器比较后就可以得到表1中的逻辑组合。
如图3所示为输出缓冲器Slew rate补偿效果仿真图。输出缓冲器的输入信号频率为500MHz，负载接20PF电容，在VDD＝1.2V、全工艺角、温度范围0℃—100℃下仿真输出没加补偿与加补偿后的仿真结果。由图可以看出，没加补偿的输出结果比较分散，其Slew rate的最大差值为2.45V/ns。相反在加补偿后，输出结果的信号集中在一个稳定的区间内，同时其Slew rate的最大差值为1.32V/ns。对比之下Slew rate的差值减小了45％，达到了预期补偿的目的，这说明本发明能够探测不同的工艺角并产生正确的编码逻辑信号。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。
Claims (5)
1.一种应用于输出缓冲器工艺角补偿的探测编码电路，其特征在于，包括：包括工艺角探测电路、编码电路、逻辑控制电路，所述工艺角探测电路和编码电路相连接，所述编码电路和逻辑控制电路相连接，所述工艺角探测电路用于探测P/N型场效应晶体管的工艺角并输出电压曲线，编码电路用于将探测电路输出与偏置电压同时比较得到两组2位的编码逻辑信号，通过脉冲信号进行锁存，逻辑控制电路用于通过逻辑组合锁存信号、DOUT和VDD产生两组3位的工艺角控制信号用于控制与门PC1—PC3、与门NC1—NC3，其中，所述工艺角探测电路包括输入控制信号RST、PMOS工艺角探测电路及NMOS工艺角探测电路，所述PMOS工艺角探测电路包括非门、4个P型场效应晶体管PM1-PM4、输出信号PCout，所述NMOS工艺角探测电路包括4个N型场效应晶体管NM1-NM4、输出信号NCout，所述工艺角探测电路输入信号RST连接PM3、NM3的栅端，同时通过非门连接PM1、PM2和NM1、NM2的栅端；PM1的漏端连接PM3的源端、PM4的栅端，NM1的漏端连接NM3的源端、NM4的栅端,PM2的漏端连接PM4的源端同时产生输出电压信号Pcout,NM2的漏端连接NM4的源端同时产生输出电压信号Ncout,PM1、PM2的源端和NM1、NM2的漏端接VDD，PM3、PM4的漏端和NM3、NM4的源端接GND,所述输出信号PCout连接所述编码电路比较器VP1、VP2的正向端；所述输出信号NCout连接编码电路比较器VN1、VN2的反向端；
所述编码电路包括4个相同比较器和D触发器，比较器VP1、VP2的反向端连接PMOS偏置参考电压Vbias提供的两个偏置电压，比较器VN1、VN2的正向端连接NMOS偏置参考电压Vbias提供的两个偏置电压，四个比较器的输出端分别连接四个触发器的D端，触发器的时钟信号CLK由输入信号脉冲电压信号Vpulse触发锁存VP1、VP2、VN1、VN2；
所述逻辑控制电路由6个与门和3个非门构成，其中，与门PC1、PC2、NC1、NC2的一个输入端分别连接四个D触发器的Q端，PC3、NC3的一个输入端连接VDD电压，传输信号DOUT连接与门PC1—PC3的输入端，DOUT信号经过三个非门连接NC1—NC3的输入端。
2.根据权利要求1所述的应用于输出缓冲器工艺角补偿的探测编码电路，其特征在于，所述工艺角探测电路产生P/N MOS的输出电压信号PCout、Ncout的工艺角电压曲线,所述编码电路将输出电压信号PCout、NCout与偏置电压比较产生两组2位数字逻辑信号并通过Vpulse锁存，所述逻辑控制电路通过逻辑组合锁存信号、DOUT和VDD产生两组3位的工艺角控制信号用于控制与门PC1—PC3、与门NC1—NC3。
3.根据权利要求1所述的应用于输出缓冲器工艺角补偿的探测编码电路，其特征在于，所述编码电路PMOS Vbias在低于SS corner最慢工艺偏差100℃同时高于TT corner均值工艺偏差0℃、低于TT corner 100℃同时高于FF corner最快工艺偏差0℃选取两个电压值作为偏置电压，NMOS Vbias在低于FF corner最快工艺偏差0℃同时高于TT corner均值工艺偏差100℃、低于TT corner 0℃同时高于SS corner最慢工艺偏差100℃选取两个电压值作为偏置电压，比较器将PCout、Ncout分别与编码电路PMOS Vbias、编码电路NMOS Vbias比较产生两组2位逻辑信号，在对应的时刻通过脉冲电压信号Vpulse锁存逻辑信号。
4.根据权利要求3所述的应用于输出缓冲器工艺角补偿的探测编码电路，其特征在于，所述编码电路在温度0℃—100℃、0.9*VDD—1.1*VDD任一范围内均可实现正确的编码，通过逻辑控制电路逻辑组合传输信号DOUT、锁存信号、VDD产生两组3位逻辑信号；在SS工艺角下，PC1—PC3、NC1—NC3控制的MOS管导通，将输出信号的Slew rate压摆率推到TT工艺角的对应值，同理在FF工艺角下，只有PC1、NC1控制的MOS导通，将输出信号的Slew rate降到TT工艺角的对应值，通过将Slew rate值稳定在TT工艺角对应的范围内达到工艺角补偿的目的。
5.根据权利要求1-4之一所述的应用于输出缓冲器工艺角补偿的探测编码电路，其特征在于，所述逻辑控制电路通过逻辑组合锁存信号、DOUT和VDD产生两组3位的工艺角控制信号PC1—PC3、NC1—NC3；逻辑控制电路由6个与门和3个非门构成，其中，与门PC1、PC2、NC1、NC2的一个输入端分别连接四个D触发器的Q端，PC3、NC3的一个输入端连接VDD电压；传输信号DOUT连接与门PC1—PC3的输入端，DOUT信号经过三个非门连接NC1—NC3的输入端；PC3、NC3的一个输入端连接VDD的原因在于每一种工艺角对应下输出级PMOS都有一个开启，所以在编码电路中只需产生2位的逻辑信号，与非门传输信号不同的是PC1—PC3还需经过电平转换才能给输出级PMOS管提供偏置电压，所以在NC1—NC3的输入端加入非门，保证在DOUT传输时只有一种MOS管处于导通状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910219754.9A CN109945899B (zh) | 2019-03-22 | 2019-03-22 | 一种应用于输出缓冲器工艺角补偿的探测编码电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910219754.9A CN109945899B (zh) | 2019-03-22 | 2019-03-22 | 一种应用于输出缓冲器工艺角补偿的探测编码电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109945899A CN109945899A (zh) | 2019-06-28 |
| CN109945899B true CN109945899B (zh) | 2021-01-26 |
Family
ID=67011262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910219754.9A Active CN109945899B (zh) | 2019-03-22 | 2019-03-22 | 一种应用于输出缓冲器工艺角补偿的探测编码电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109945899B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111740598B (zh) * | 2020-07-02 | 2022-02-11 | 重庆邮电大学 | 一种应用于pwm dc-dc转换器的低功耗负载电流检测电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101059353A (zh) * | 2007-03-12 | 2007-10-24 | 启攀微电子（上海）有限公司 | 一种新型电容电阻感应电路架构 |
| CN101436851A (zh) * | 2007-11-16 | 2009-05-20 | 安凡微电子(上海)有限公司 | 补偿电路和方法、应用该补偿电路的滤波器 |
| CN101702847A (zh) * | 2009-11-13 | 2010-05-05 | 无锡灿星科技有限公司 | 不随温度、工艺变化的无过冲快速预充电电路 |
| CN102843136A (zh) * | 2012-09-15 | 2012-12-26 | 复旦大学 | 一种高速高精度大范围低功耗动态比较器失调校正方法 |
| CN104101827A (zh) * | 2014-06-25 | 2014-10-15 | 东南大学 | 一种基于自定时振荡环的工艺角检测电路 |
| CN108508340A (zh) * | 2017-02-24 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 一种mos管的工艺角检测方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180254004A1 (en) * | 2017-03-06 | 2018-09-06 | Novatek Microelectronics Corp. | Integrated circuit for driving display panel and fan-out compensation method thereof |
-
2019
- 2019-03-22 CN CN201910219754.9A patent/CN109945899B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101059353A (zh) * | 2007-03-12 | 2007-10-24 | 启攀微电子（上海）有限公司 | 一种新型电容电阻感应电路架构 |
| CN101436851A (zh) * | 2007-11-16 | 2009-05-20 | 安凡微电子(上海)有限公司 | 补偿电路和方法、应用该补偿电路的滤波器 |
| CN101702847A (zh) * | 2009-11-13 | 2010-05-05 | 无锡灿星科技有限公司 | 不随温度、工艺变化的无过冲快速预充电电路 |
| CN102843136A (zh) * | 2012-09-15 | 2012-12-26 | 复旦大学 | 一种高速高精度大范围低功耗动态比较器失调校正方法 |
| CN104101827A (zh) * | 2014-06-25 | 2014-10-15 | 东南大学 | 一种基于自定时振荡环的工艺角检测电路 |
| CN108508340A (zh) * | 2017-02-24 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 一种mos管的工艺角检测方法 |
Non-Patent Citations (4)
| Title |
|---|
| 2 × VDD 40-nm CMOS Output Buffer With Slew Rate Self-Adjustment Using Leakage Compensation;Chua-Chin Wang,et.al;《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS》;20170731;第64卷(第4期);第812-816页 * |
| Design of 2×VDD-Tolerant I/O Buffer With PVT Compensation Realized by Only 1×VDD Thin-Oxide Devices;KER M D，CHIU P Y;《IEEE Trans Circ＆SystⅠ:Regu Pap》;20131031;第60卷(第10期);第2549-2560页 * |
| Process corner detection by skew inverters for 500MHZ 2×VDD output buffer using 40-nm CMOS technology;WANG C C，LU W J，JUAN K W;《Microelec J》;20151231;第1-11页 * |
| Slew Rate Improved 2xVDD Output Buffer Using Leakage and Delay Compensation;LEE T J，LIN W;《IEEE Int Conf EDSSC》;20141231;第1-2页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109945899A (zh) | 2019-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1909108B (zh) | 可补偿输入偏移的感测放大器 | |
| US4539551A (en) | Differential voltage amplifier | |
| US8421664B2 (en) | Analog-to-digital converter | |
| US10425065B2 (en) | High-speed low-power-consumption trigger | |
| US6922083B2 (en) | High speed sampling receiver with reduced output impedance | |
| CN108806583B (zh) | 移位寄存器单元、驱动方法、移位寄存器和显示装置 | |
| JPH05252035A (ja) | 差動増幅器，比較器およびａ／ｄ変換器 | |
| US20230216518A1 (en) | Comparator circuit and a/d converter | |
| CN109945899B (zh) | 一种应用于输出缓冲器工艺角补偿的探测编码电路 | |
| CN108199701B (zh) | 一种高速的cmos传输门开关电路 | |
| CN107332558B (zh) | 一种带工艺和温度补偿的压控振荡器偏置电路 | |
| JPH0215713A (ja) | アナログ・ディジタル変換回路 | |
| CN117214514A (zh) | 过零检测电路 | |
| US7847591B2 (en) | Low jitter CMOS to CML converter | |
| CN102035527A (zh) | 一种用于差分时域比较器电路的失调电压消除技术 | |
| CN112104354B (zh) | 基于单极型晶体管的电压频率转换器电路、方法及芯片 | |
| US10840928B2 (en) | Stochastic time-to-digital converter and operating method thereof | |
| CN110957999B (zh) | 用于比较器的电路和用于减少比较器中的反冲噪声方法 | |
| JPH10303732A (ja) | レベル変換回路 | |
| Parimala et al. | Subthreshold voltage to supply voltage level shifter using modified revised wilson current mirror | |
| CN109257024B (zh) | 灵敏放大器电路 | |
| US11469748B2 (en) | Latch circuit and sensing amplifier | |
| US7053671B1 (en) | Low-jitter differential-to-single-ended data conversion circuits | |
| Lee et al. | 32% Slew rate and 27% data rate improved 2ŨVDD output buffer using PVTL compensation | |
| CN112117992B (zh) | 延迟电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240305 Address after: 210000 Room 201, 8 / F, building a, qiaomengyuan, Nanjing, Jiangsu Province, No. 100, Tianjiao Road, Qilin science and Technology Innovation Park, Nanjing, Jiangsu Province Patentee after: Nanjing Modular Smart Chip Microelectronics Technology Co.,Ltd. Country or region after: China Address before: 400065 No. 2, Chongwen Road, Nan'an District, Chongqing Patentee before: CHONGQING University OF POSTS AND TELECOMMUNICATIONS Country or region before: China |