CN110349535B - 增益放大器 - Google Patents

增益放大器 Download PDF

Info

Publication number
CN110349535B
CN110349535B CN201910262266.6A CN201910262266A CN110349535B CN 110349535 B CN110349535 B CN 110349535B CN 201910262266 A CN201910262266 A CN 201910262266A CN 110349535 B CN110349535 B CN 110349535B
Authority
CN
China
Prior art keywords
capacitor
coupled
input node
node
gain amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910262266.6A
Other languages
English (en)
Other versions
CN110349535A (zh
Inventor
黄国声
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN110349535A publication Critical patent/CN110349535A/zh
Application granted granted Critical
Publication of CN110349535B publication Critical patent/CN110349535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/228—A measuring circuit being coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/252—Multiple switches coupled in the input circuit of an amplifier are controlled by a circuit, e.g. feedback circuitry being controlling the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/471—Indexing scheme relating to amplifiers the voltage being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种增益放大器，用于一感测电路以感测一有机发光二极管面板的退化，该增益放大器包括：一操作放大器；以及多个增益放大器单元。这些增益放大器单元依序耦接至该操作放大器。各这些增益放大器单元包括多个电容，各这些电容位于该增益放大器单元的两内部节点之间，但不耦接至一接地节点，使得该增益放大器的一电压增益与一直流偏差根据这些电容的电容值而决定，但不考虑寄生电容。

Description

增益放大器
技术领域
本发明涉及一种增益放大器。
背景技术
显示面板已广泛应用于现在的各种电子装置内，例如，移动电话，电视，个人计算机等。常见的显示技术之一例如是有机发光二极管(organic light emitting diode(OLED))显示器。传统上，在长时间使用后，有机发光二极管显示器可能遭遇OLED退化(degradation)的问题，因此通常需要进行图像补偿。
图1A显示已知的显示装置100。显示装置100包括：OLED面板110、源极驱动器120与系统单芯片(system-on-chip(SOC))130以进行图像处理，例如时序控制器或图像处理器等。图1B显示已知的OLED面板110的像素电路P、数据线DL与感测线SL的图示。源极驱动器120包括：数据驱动电路，用以产生可以驱动OLED面板110的数据电压；以及感测电路，用以感测 OLED面板110的信号，以补偿OLED退化。在图1A中，源极驱动器120 的数据驱动电路由接收器接口121、数字模拟转换器(digital-to-analog converter (DAC))122与输出缓冲电路123所表示，而源极驱动器120的感测电路由增益放大器124、模拟数字转换器(analog-to-digital converter(ADC))125与传送器接口126所表示。如图1B所示，源极驱动器120包括第一多个输出节点 ON与第二多个感测节点SN。各输出节点ON耦接至OLED面板110的一(或多个)相关数据线DL。各感测节点SN耦接至OLED面板110的一相关感测线SL(该感测线SL更耦接至多个像素电路P)。特别是，SOC 130送出数字图像数据至源极驱动器120，而源极驱动器120内的DAC 122则将该数字图像数据转换成模拟电压，以通过该输出缓冲电路123(输出缓冲电路123包括多个缓冲器B)而驱动该OLED面板110。在感测电路内的增益放大器124通过这些感测节点SN而采样OLED面板110的这些感测线的该感测电压，并将该感测电压转换至ADC操作所需的适当电位。在感测电路内的ADC 125则将该模拟电压(亦即由增益放大器124所传来的感测电压)转换成数字码，以使得SOC 130可以检测OLED退化的严重程度，并决定如何补偿施加至源极驱动器120的数字图像数据。SOC 130根据从ADC 125所接收的数字码而调整数字图像数据。
图2显示已知的增益放大器124。增益放大器124包括：操作放大器 (OP)210与多个增益放大器(GA)单元220_1-220_N，其中，各增益放大器单元耦接至OLED面板110的一感测线SL。在此，将相关的一感测线SL与相关的一增益放大器单元视为一感测通道(sensingchannel)。例如，N是介于150 至200之间的整数。OP 210由这些增益放大器单元220_1-220_N所共享，以节省电路硬件面积并减少功率消耗。
已知增益放大器的问题在于通道之间相互干扰而产生错误，又称内部通道错误(inter-channel error)。因而，增益放大器单元的电路架构是感测电路操作效率的重要因素。本申请提供的增益放大器与增益放大器单元可以减少内部通道错误。
发明内容
根据本申请一实施例，提出一种增益放大器，用于一感测电路以感测一有机发光二极管面板的退化，该增益放大器包括：一操作放大器，包括多个输出节点；以及多个增益放大器单元，耦接至该操作放大器。这些增益放大器单元依序耦接至该操作放大器。各这些增益放大器单元包括：多个输入节点，以分别接收由该有机发光二极管面板的一感测线所传来的一感测电压，多个参考电压，一采样时钟信号与一保持时钟信号；多个输出节点，分别耦接至该操作放大器的这些输出节点；多个采样开关，耦接至这些输入节点，其中，这些采样开关由该采样时钟信号所控制；多个保持开关，耦接至这些输入节点，其中，这些保持开关由该采样时钟信号所控制；多个电容，耦接至这些采样开关与这些保持开关。其中，各这些电容位于该增益放大器单元的两内部节点之间，但不耦接至一接地节点，使得该增益放大器的一电压增益与一直流偏差根据这些电容的电容值而决定，但不考虑寄生电容。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：
附图说明
图1A绘示已知显示装置。
图1B绘示已知的OLED面板的像素电路、数据线与感测线。
图2绘示已知的增益放大器。
图3显示根据本申请一实施例的增益放大器的电路图。
图4显示图3的增益放大器的采样相位、保持相位与重置相位的时序图。
图5显示根据本申请一实施例的增益放大器单元的电路图。
图6显示根据本申请一实施例的增益放大器单元与操作放大器的电路图。
图7显示根据本申请一实施例的图6的增益放大器操作在采样相位的简化图示。
图8显示根据本申请一实施例的图6的增益放大器操作在保持相位的简化图示。
图9显示根据本申请一实施例的图6的增益放大器操作在重置相位的简化图示。
具体实施方式
本说明书的技术用语系参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。本公开的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本领域技术人员可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。
图3显示根据本申请一实施例的增益放大器300的电路图。增益放大器 300采用差动电压输出入架构(differential voltage input and differential voltage outputscheme)，以抵消共模噪声。增益放大器300包括：操作放大器310、多个增益放大器单元320_1-320_N，以及操作放大器重置电路330。操作放大器310具有：正输入节点OPINP、负输入节点OPINN、正输出节点OPOUTP 与负输出节点OPOUTN。操作放大器310乃包括感测电路内，以感测OLED 显示面板的退化。
各增益放大器单元320_1-320_N的电路架构可以相同或相似。各增益放大器单元320_1-320_N具有下列输入节点VINP、VINN、SAM_P1、MUX_P2、VREFP、VCM与VREFN，且具有下列输出节点OPINN、OPINP、OPOUTN 与OPOUTP。
节点VINP乃是增益放大器单元的正输入节点，且用以接收由OLED面板(未示出)的感测电压。例如，增益放大器单元320_1的节点VINP接收感测电压SIO[1]，而增益放大器单元320_2的节点VINP接收感测电压SIO[2]，…以及增益放大器单元320_N的节点VINP接收感测电压SIO[N]。其中，感测电压SIO[1]-SIO[N]分别代表N个感测通道的感测电压。
节点VINN是增益放大器单元的负输入节点，且用以接收参考电压VREF2。各增益放大器单元可接收相同的参考电压VREF2，以当成低参考电位。例如，参考电压VREF2可以是0伏。增益放大器单元320_1的差动输入电压可表示为 (SIO[1]–VREF2)，其余可依此类推。
增益放大器单元320_1-320_N的节点VREFP、VCM与VREFN是用以接收参考电压VREFP、VCM与VREFN，其相关于增益放大器300的输出电压。例如，参考电压VREFP是顶参考电压(如1.5V)，参考电压VREFN是底参考电压 (如0.5V)，而参考电压VCM是VREFP与VREFN的平均值(如1.0V)。
采样时钟信号SAM_P1乃是输入至各增益放大器单元的输入节点 SAM_P1。保持时钟信号MUX[1]_P2至MUX[N]_P2则输入至增益放大器单元320_1-320_N的节点MUX_P2。保持时钟信号MUX[1]_P2输入至增益放大器单元320_1的节点MUX_P2，保持时钟信号MUX[2]_P2输入至增益放大器单元320_2的节点MUX_P2，…保持时钟信号MUX[N]_P2输入至增益放大器单元320_N的节点MUX_P2。
增益放大器单元320_1-320_N的输出节点OPINN耦接至OP 310的负输入节点OPINN。增益放大器单元320_1-320_N的输出节点OPINP耦接至OP 310的正输入节点OPINP。增益放大器单元320_1-320_N的输出节点OPOUTN 耦接至OP 310的负输出节点OPOUTN。增益放大器单元320_1-320_N的输出节点OPOUTP耦接至OP 310的正输出节点OPOUTP。
操作放大器重置电路330包括开关SW1-SW2，以及逻辑门(例如但不限定为逻辑或门)330_1-330_2。第一开关SW1耦接在OP 310的负输入节点 OPINN与正输出节点OPOUTP。第一开关SW1受控于由逻辑或门330_1所产生的信号，而逻辑或门330_1则接收多工器重置信号MUXRESET与采样时钟信号SAM_P1。第二开关SW2耦接在OP 310的正输入节点OPINP与负输出节点OPOUTN。第二开关SW2与第一开关SW1被相同信号所控制(亦即，受控于由逻辑或门330_1所产生的信号)。或者是，第二开关SW2受控于由逻辑或门330_2所产生的信号，而逻辑或门330_2则接收多工器重置信号 MUXRESET与采样时钟信号SAM_P1，如图3所示。
在本申请实施例中，增益放大器300具有三种操作相位：采样相位，保持相位与重置相位。图4显示图3的增益放大器的采样相位、保持相位与重置相位的时序图。在采样相位中，采样时钟信号SAM_P1被致能，而由所有感测通道传来的所有感测电压SIO[1]-SIO[N]则被采样。亦即，在采样相位中， OLED面板的所有感测电压SIO[1]-SIO[N]存储于增益放大器单元 320_1-320_N的电容中。
接着，各增益放大器单元依序进入保持相位。在保持相位中，当保持时钟信号MUX[1]_P2被致能时，增益放大器单元320_1输出所存储的感测电压 SIO[1](相关于感测通道1)给OP 310，而OP 310则处理差动输入电压以产生差动输出电压，以输出给ADC(未示出)。接着，在保持相位中，当保持时钟信号MUX[2]_P2被致能时，增益放大器单元320_2输出所存储的感测电压 SIO[2](相关于感测通道2)给OP 310，而OP 310则处理差动输入电压以产生差动输出电压，以输出给ADC(未示出)。依此方式，各增益放大器单元依序通过OP 310来输出所采样的感测电压SIO[1]-SIO[N]给ADC，因为SOC(未示出)可得到各通道的采样感测电压所相关的数字码。
在本申请实施例中，例如，在多工器重置信号MUXRESET在两个连续保持相位之间被触发，例如，在保持时钟信号MUX[1]_P2的致能周期与保持时钟信号MUX[2]_P2的致能周期之间。多工器重置信号MUXRESET可响应于各保持时钟信号的下降边沿而被致能。多工器重置信号MUXRESET可重置OP 310，以有效移除OP 310的潜在存储器效应(memory effect)。存储器效应代表感测通道1的输出电压可能影响感测通道2的输出电压，因为在OP 310 内仍有残留的电荷。相似地，在多工器重置信号MUXRESET在保持时钟信号MUX[2]_P2的致能周期与保持时钟信号MUX[3]_P2的致能周期之间被致能，以避免感测通道2的输出电压影响感测通道3的输出电压。
当多工器重置信号MUXRESET被触发时，逻辑或门330_1与330_2输出逻辑1至开关SW1与SW2，以分别导通开关SW1与SW2。因而可以重置 OP 310。
图5显示根据本申请一实施例的增益放大器单元500的电路图。增益放大器单元500应用切换式电容电路(switched capacitor circuit)架构。图5的电路架构可应用于图3的各增益放大器单元320_1-320_N。增益放大器单元500 包括第一电容CFP，第二电容CIP2，第三电容CIP1，第四电容CIN1，第五电容CIN2与第六电容CFN。电容CFP与CFN乃是反馈电容。在底下描述中，各电容的参考符号代表可代表其电容值。各电容具有第一端与第二端。电容 CFP、CIP2与CIP1的第一端彼此耦接。电容CFN、CIN2与CIN1的第一端彼此耦接。在一实施例中，电容CFP的电容值是相等于电容CFN的电容值，可表示为CFP＝CFN＝CF。电容CIP1的电容值是相等于电容CIN1的电容值，可表示为CIP1＝CIN1＝CI1。电容CIP2的电容值是相等于电容CIN2的电容值，可表示为CIP2＝CIN2＝CI2。
增益放大器单元500包括开关SWP1-SWP7、SW8与SWN1-SWN7。
开关SWP1耦接在电容CFP的第二端与节点VCM之间，且其控制端耦接至节点SAM_P1(亦即，开关SWP1由采样时钟信号SAM_P1所控制)。开关SWP2耦接在电容CIP2的第二端与节点VCM之间，且其控制端耦接至节点SAM_P1。开关SWP3耦接在电容CIP2的第二端与节点VREFP之间，且其控制端耦接至节点MUX_P2。开关SWP4耦接在电容CIP1的第二端与节点VINP之间，且其控制端耦接至节点SAM_P1。开关SWP5耦接在电容CFP 的第二端与节点OPOUTP之间，且其控制端耦接至节点MUX_P2。开关SWP6 耦接在电容CIP2的第一端与节点OPINN之间，且其控制端耦接至节点 SAM_P1。开关SWP7耦接在电容CIP1的第一端与节点OPINN之间，且其控制端耦接至节点MUX_P2。开关SW8耦接在电容CIP1的第二端与电容 CIN1的第二端之间，且其控制端耦接至节点MUX_P2。
图5电路的下半部可视为相对称于上半部的电路。开关SWN1耦接在电容CFN的第二端与节点VCM之间，且其控制端耦接至节点SAM_P1。开关 SWN2耦接在电容CIN2的第二端与节点VCM之间，且其控制端耦接至节点 SAM_P1。开关SWN3耦接在电容CIN2的第二端与节点VREFP之间，且其控制端耦接至节点MUX_P2。开关SWN4耦接在电容CIN1的第二端与节点VINN之间，且其控制端耦接至节点SAM_P1。开关SWN5耦接在电容CFN 的第二端与节点OPOUTN之间，且其控制端耦接至节点MUX_P2。开关SWN6 耦接在电容CIN2的第一端与节点OPINP之间，且其控制端耦接至节点 SAM_P1。开关SWN7耦接在电容CIN1的第一端与节点OPINP之间，且其控制端耦接至节点MUX_P2。
在一实施例中，在增益放大器单元内，控制端耦接至节点SAM_P1的这些开关也可称为采样开关(例如SWP1、SWP2、SWP4、SWP6、SWN1、SWN2、 SWN4与SWN6)。亦即，在增益放大器300的采样相位中，这些采样开关被导通。开关SWP1也可称为第一采样开关。开关SWP2也可称为第二采样开关。开关SWP4也可称为第三采样开关。开关SWP6也可称为第四采样开关。开关SWN1也可称为第五采样开关。开关SWN2也可称为第六采样开关。开关SWN4也可称为第七采样开关。开关SWN6也可称为第八采样开关。
在一实施例中，在增益放大器单元内，控制端耦接至节点MUX_P2的这些开关也可称为保持开关(例如SWP3、SWP5、SWP7、SW8、SWN3、SWN5 与SWN7)。亦即，在增益放大器300的保持相位中，这些保持开关被导通。开关SWP3也可称为第一保持开关。开关SWP5也可称为第二保持开关。开关SWP7也可称为第三保持开关。开关SW8也可称为第四保持开关。开关 SWN3也可称为第五保持开关。开关SWN5也可称为第六保持开关。开关 SWN7也可称为第七保持开关。
如上述，在保持相位内，图3内的各增益放大器单元320_1-320_N被允许依序耦接至OP 310，因为，在底下，对各增益放大器单元320_1-320_N的描述将OP纳入考虑。
图6显示根据本申请一实施例的增益放大器单元500与操作放大器310 的电路图。为简化起见，图6只显示出单一增益放大器单元500(或者说，增益放大器300具有单一增益放大器单元(N＝1))，但本申请并不受限于此。图6 的增益放大器300的操作包括采样相位、保持相位与重置相位。
图7显示根据本申请一实施例的图6的增益放大器300操作在采样相位的简化图示。在采样相位下，增益放大器单元的节点SAM_P1接收具有逻辑高的采样时钟信号SAM_P1，因此相关开关SWP1、SWP2、SWP4、SWP6、 SWN1、SWN2、SWN4、SWN6、SW1与SW2为导通。图7中，处于关闭状态的开关被省略。
在采样相位下，因为反馈路径的关系，OP 310当成单增益缓冲器。假设 OP 310具有内部输入偏差电压VOS。因此，OP 310的节点OPINN(与节点 OPOUTP)的电位相等于参考电压VCM，而节点OPINP(与节点OPOUTN)的电位相等于参考电压(VCM+VOS)。
增益放大器单元的节点VINP与VINN的电位分别表示为电压VINP与VINN。在采样相位下，增益放大器单元的电容CIP1所存的电荷QCIP1(s)可表示为QCIP1(s)＝CI1×(VINP-VCM)。在采样相位下，增益放大器单元的电容CIN1 所存的电荷QCIN1(s)可表示为QCIN1(s)＝CI1×[VINN-(VCM+VOS)]。本申请实施例所用的电路架构为差动电压输入/输出架构。在采样相位下，增益放大器单元的电容CIP1与CIN1之间所存的电荷差QCIN1(s)可表示为
QCI1(s)＝QCIP1(s)-QCIN1(s)＝CI1×[(VINP-VCM)-(VINN–(VCM+VOS))]＝CI1 ×(VINP-VINN+VOS) 等式(1)
在采样相位下，增益放大器单元的电容CIP2所存的电荷QCIP2(s)可表示为 QCIP2(s)＝CI2×(VCM-VCM)。在采样相位下，增益放大器单元的电容CIN2所存的电荷QCIN2(s)可表示为QCIN2(s)＝CI2×[VCM-(VCM+VOS)]。在采样相位下，增益放大器单元的电容CIP2与CIN2之间所存的电荷差QCIN2(s)可表示为
QCI2(s)＝QCIP2(s)-QCIN2(s)＝CI2×[(VCM-VCM)-(VCM-VCM-VOS)]＝CI2 ×VOS 等式(2)
在采样相位下，增益放大器单元的电容CFP1所存的电荷可表示为QCFP1(s)＝CF×(VCM-VCM)。在采样相位下，增益放大器单元的电容CFN1所存的电荷可表示为QCFN1(s)＝CF×[VCM-(VCM+VOS)]。在采样相位下，增益放大器单元的电容CFP1与CFN1之间所存的电荷差QCF(s)可表示为
QCF(s)＝QCFP1(s)-QCFN1(s)＝CF×[(VCM-VCM)-(VCM-VCM-VOS)]＝CF ×VOS 等式(3)
图8显示根据本申请一实施例的图6的增益放大器300操作在保持相位的简化图示。在保持相位，增益放大器单元的节点MUX_P2接收逻辑高的相关保持时钟信号，因此，相关的开关(开关SWP3、SWP5、SWP7、SWN3、 SWN5、SWN7与SW8)为导通。在图8中，处于关闭状态的开关被省略。
在保持相位下，增益放大器单元的电容CIP1的第二端耦接至电容CIN1 的第二端。增益放大器单元的电容CIP1的第二端电位可表示为VCOMM。OP 310 的节点OPINN的电位等于参考电压VCM，因此，OP 310的节点OPINP的电位等于(VCM+VOS)。
在保持相位下，增益放大器单元的电容CIP1所存的电荷QCIP1(h)可表示为 QCIP1(h)＝CI1×(VCOMM-VCM)。在保持相位下，增益放大器单元的电容CIN1 所存的电荷QCIN1(h)可表示为QCIN1(h)＝CI1×[VCOMM-(VCM+VOS)]。在保持相位下，增益放大器单元的电容CIP1与CIN1之间所存的电荷差可表示为QCI1(h)＝CI1×[(VCOMM-VCM)–(VCOMM-VCM-VOS)]＝CI1×VOS 等式 (4)
在保持相位下，增益放大器单元的电容CIP2所存的电荷QCIP2(h)可表示为 QCIP2(h)＝CI2×(VREFP-VCM)。在保持相位下，增益放大器单元的电容CIN2 所存的电荷QCIN2(h)可表示为QCIN2(h)＝CI2×[VREFN-(VCM+VOS)]。在保持相位下，增益放大器单元的电容CIP2与CIN2之间所存的电荷差可表示为
QCI2(h)＝CI2×[(VREFP-VCM)–(VREFN-VCM-VOS)]＝CI2×(VREFP-VREFN +VOS) 等式(5)
增益放大器单元的节点VOPOUTP与VOPOUTN的电位可分别表示为： VOPOUTP与VOPOUTN。在保持相位下，增益放大器单元的电容CFP1所存的电荷可表示为QCFP1(h)＝CF×(VOPOUTP-VCM)。在保持相位下，增益放大器单元的电容CFN1所存的电荷可表示为QCFN1(h)＝CF×[VOPOUTN-(VCM+VOS)]。在保持相位下，增益放大器单元的电容CFP1与CFN1之间所存的电荷差QCF(h)可表示为
QCF(h)＝CF×[(VOPOUTP-VCM)-(VOPOUTN-VCM-VOS)]＝CF×(VOPOUTP- VOPOUTN+VOS) 等式(6)
根据电荷守恒定径，QCI1(s)+QCI2(s)+QCF(s)＝QCI1(h)+QCI2(h)+QCF(h)。由等式(1)至等式(6)可得到下列等式：
Figure BDA0002015665720000091
其中，Vout＝(VOPOUTP-VOPOUTN)，Vin＝(VINP-VINN)，Vref＝(VREFP-VREFN)。
由等式(7)可看出，增益放大器300的电压增益有关于比值
Figure BDA0002015665720000092
而增益放大器300的直流(DC)偏差有关于比值
Figure BDA0002015665720000093
电压增益代表在信号摆动范围内的改变，而DC偏差则代表电压信号的平均振幅偏差。例如，在一实施例中，增益放大器的输入电压可能介于0V至+3V之间，而增益放大器的输出电压可能介于-1V至+1V之间。信号摆动范围介于3V至2V之间，而平均振幅改变则为1.5V至0V。根据目前工艺技术，比值
Figure BDA0002015665720000094
与
Figure BDA0002015665720000095
设定的非常准确，例如，误差可以控制在标称值(nominal value)的0.1％。因而，在本申请一实施例中，增益放大器的增益与DC偏差可准确控制。
增益放大器单元500的电容CIP1、CIP2、CIN1与CIN2，在决定增益与 DC偏差的相关比值时，可视为等效于CI1与CI2，各电容乃是位于增益放大器单元500的两内部节点之间，而非位于一节点与一接地端之间。亦即，在图5中，电容CIP1、CIP2、CIN1与CIN2皆未耦接至接地端。另外，在图6 内，各电容CIP1、CIP2、CIN1与CIN2位于开关(可能是采样开关或保持开关)的一节点与另一开关(可能是采样开关或保持开关)的一节点之间。亦即，在图6中，电容CIP1、CIP2、CIN1与CIN2皆未耦接至接地端。对电容的此种摆放使得增益放大器单元可以不受寄生电容(寄生电容可能耦合至接地端) 影响。故而，增益放大器300的电压增益(取决于比值
Figure BDA0002015665720000101
)与增益放大器300 的DC偏差(取决于比值
Figure BDA0002015665720000102
)可准确设定，而不会被寄生电容值所影响。
此外，VOS未出现于等式(7)之中，因此，在本申请一实施例中，OP的输入偏差电压并不影响增益放大器的电压增益与DC偏差。甚至，电压增益与 DC偏差则无关于输入电压或温度，因此本申请的增益放大器不受工艺差异的影响。根据上述原因(电压增益与DC偏差被电容值影响，但未被操作放大器的输入偏差、输入电压与温度所影响)，各感测通道的各增益放大器单元可具有几乎相同的特性，故而有效降低显示装置所用的增益放大器的内部通道误差。亦即，各感测通道可能具有相同增益与相同DC偏差，因为可达成较好的图像补偿质量。
图9显示根据本申请一实施例的图6的增益放大器操作在重置相位的简化图示。在重置相位下，多工器重置信号MUXRESET被致能，因此由于反馈路径的关系，OP 310可当成单增益缓冲器。OP 310电性隔离于增益放大器单元内的电容CFP、CIP2、CIP1、CIN1、CIN2与CFN，因为开关SWP5、 SWP6、SWP7、SWN5、SWN6与SWN7为关闭。重置相位乃在两相邻保持相位之间出现，例如，感测通道1的保持相位与感测通道2的保持相位之间。因为OP 310重置于重置相位，在感测通道1的保持相位OP 310的电位将不会影响在感测通道2的保持相位OP 310的电位，有效避免OP 310的存储器效应。
综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为准。

Claims (6)

1.一种增益放大器，用于感测电路以感测有机发光二极管面板的退化，该增益放大器包括：
操作放大器，包括多个输入节点与多个输出节点；以及
多个增益放大器单元，耦接至该操作放大器，其中，这些增益放大器单元依序耦接至该操作放大器且各这些增益放大器单元包括：
多个输入节点，以分别接收由该有机发光二极管面板的感测线所传来的感测电压，多个参考电压，采样时钟信号与保持时钟信号，这些参考电压包括第一参考电压、第二参考电压、第三参考电压与第四参考电压；
多个输出节点，分别耦接至该操作放大器的这些输出节点；
多个采样开关，耦接至这些输入节点，其中，这些采样开关由该采样时钟信号所控制；
多个保持开关，耦接至这些输入节点，其中，这些保持开关由该采样时钟信号所控制；
多个电容，耦接至这些采样开关与这些保持开关，这些电容包括第一电容、第二电容、第三电容、第四电容、第五电容与第六电容，该第一电容与该第六电容是反馈电容；
其中，各这些电容位于该增益放大器单元的两内部节点之间，但不耦接至接地节点，使得该增益放大器的电压增益与一直流偏差根据这些电容的电容值而决定，但不考虑寄生电容，
在采样相位下，该感测电压透过该第三电容耦接至该操作放大器的这些输入节点的负输入节点，该第三参考电压透过该第二电容耦接至该操作放大器的这些输入节点的该负输入节点，该第一参考电压透过该第四电容耦接至该操作放大器的这些输入节点的正输入节点，该第三参考电压透过该第五电容耦接至该操作放大器的这些输入节点的该正输入节点；
在保持相位下，该第四参考电压透过该第五电容耦接至该操作放大器的这些输入节点的该正输入节点，该第二参考电压透过该第二电容耦接至该操作放大器的这些输入节点的该负输入节点；
该第三电容的第一端耦接至该第四电容的第一端，该第三电容的第二端耦接至该操作放大器的这些输入节点的该负输入节点；以及
该第四电容的第一端耦接至该第三电容的该第一端，该第四电容的第二端耦接至该操作放大器的这些输入节点的该正输入节点。
2.如权利要求1所述的增益放大器，其中，各该增益放大器单元的这些输入节点包括：
第一输入节点，以接收该感测电压；
第二输入节点，以接收这些参考电压中的该第一参考电压；
第三输入节点，以接收这些参考电压中的该第二参考电压；
第四输入节点，以接收这些参考电压中的该第三参考电压；
第五输入节点，以接收这些参考电压中的该第四参考电压；
第六输入节点，以接收该采样时钟信号；以及
第七输入节点，以接收该保持时钟信号。
3.如权利要求2所述的增益放大器，其中，各该增益放大器单元的这些输入节点包括：
第一输出节点，耦接至该操作放大器的该负输入节点；
第二输出节点，耦接至该操作放大器的该正输入节点；
第三输出节点，耦接至该操作放大器的负输出节点；以及
第四输出节点，耦接至该操作放大器的正输出节点。
4.如权利要求3所述的增益放大器，其中，
该第二电容、该第三电容、该第四电容与该第五电容皆未耦接至接地节点；
该第一电容、该第二电容与该第三电容的多个第一端彼此耦接；
该第四电容、该第五电容与该第六电容的多个第一端彼此耦接；
该第一电容的电容值相同于该第六电容的电容值；
该第二电容的电容值相同于该第五电容的电容值；以及
该第三电容的电容值相同于该第四电容的电容值。
5.如权利要求4所述的增益放大器，其中，这些采样电容包括：
第一采样开关，耦接在该第一电容的第二端与该第四输入节点之间，且其控制端耦接至该第六输入节点；
第二采样开关，耦接在该第二电容的第二端与该第四输入节点之间，且其控制端耦接至该第六输入节点；
第三采样开关，耦接在该第三电容的该第二端与该第一输入节点之间，且其控制端耦接至该第六输入节点；
第四采样开关，耦接在该第二电容的该第一端与该第一输出节点之间，且其控制端耦接至该第六输入节点；
第五采样开关，耦接在该第六电容的第二端与该第四输入节点之间，且其控制端耦接至该第六输入节点；
第六采样开关，耦接在该第五电容的第二端与该第四输入节点之间，且其控制端耦接至该第六输入节点；
第七采样开关，耦接在该第四电容的该第二端与该第二输入节点之间，且其控制端耦接至该第六输入节点；以及
第八采样开关，耦接在该第五电容的该第一端与该第二输出节点之间，且其控制端耦接至该第六输入节点。
6.如权利要求5所述的增益放大器，其中，这些保持开关包括：
第一保持开关，耦接在该第二电容的该第二端与该第三输入节点之间，且其控制端耦接至该第七输入节点；
第二保持开关，耦接在该第一电容的该第二端与该第四输出节点之间，且其控制端耦接至该第七输入节点；
第三保持开关，耦接在该第三电容的该第一端与该第一输出节点之间，且其控制端耦接至该第七输入节点；
第四保持开关，耦接在该第三电容的该第二端与该第四电容的该第二端之间，且其控制端耦接至该第七输入节点；
第五保持开关，耦接在该第五电容的该第二端与该第五输入节点之间，且其控制端耦接至该第七输入节点；
第六保持开关，耦接在该第六电容的该第二端与该第三输出节点之间，且其控制端耦接至该第七输入节点；以及
第七保持开关，耦接在该第四电容的该第一端与该第二输出节点之间，且其控制端耦接至该第七输入节点。
CN201910262266.6A 2018-04-02 2019-04-02 增益放大器 Active CN110349535B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862651287P 2018-04-02 2018-04-02
US62/651,287 2018-04-02

Publications (2)

Publication Number Publication Date
CN110349535A CN110349535A (zh) 2019-10-18
CN110349535B true CN110349535B (zh) 2021-01-12

Family

ID=68055063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910262266.6A Active CN110349535B (zh) 2018-04-02 2019-04-02 增益放大器

Country Status (2)

Country Link
US (1) US10804860B2 (zh)
CN (1) CN110349535B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102619313B1 (ko) * 2018-12-17 2023-12-29 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
KR20230092486A (ko) * 2021-12-17 2023-06-26 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
WO2024112163A1 (ko) * 2022-11-25 2024-05-30 주식회사 엘엑스세미콘 채널 이상 검출 장치 및 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439693A (en) * 1981-10-30 1984-03-27 Hughes Aircraft Co. Sample and hold circuit with improved offset compensation
CN101930706A (zh) * 2009-06-25 2010-12-29 索尼公司 信号线驱动电路、显示装置和电子装置
CN102955611A (zh) * 2011-08-26 2013-03-06 乐金显示有限公司 触摸传感装置
CN104517566A (zh) * 2013-09-30 2015-04-15 硅工厂股份有限公司 显示装置的源极驱动器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2351195A (en) * 1999-06-10 2000-12-20 Ericsson Telefon Ab L M An MOS voltage to current converter with current to voltage output stage and MOS feedback
US6888526B2 (en) * 1999-10-21 2005-05-03 Seiko Epson Corporation Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same
US6373338B1 (en) * 2000-05-12 2002-04-16 National Semiconductor Corporation Differential current mirror system and methods
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
US7057672B2 (en) * 2001-03-29 2006-06-06 Intel Corporation Method and apparatus for high frequency data transmission and testability in a low voltage, differential swing design
US6566961B2 (en) * 2001-03-30 2003-05-20 Institute Of Microelectronics Wide-band single-ended to differential converter in CMOS technology
US7136058B2 (en) * 2001-04-27 2006-11-14 Kabushiki Kaisha Toshiba Display apparatus, digital-to-analog conversion circuit and digital-to-analog conversion method
JP3744819B2 (ja) * 2001-05-24 2006-02-15 セイコーエプソン株式会社 信号駆動回路、表示装置、電気光学装置及び信号駆動方法
JP3744818B2 (ja) * 2001-05-24 2006-02-15 セイコーエプソン株式会社 信号駆動回路、表示装置、及び電気光学装置
US6665525B2 (en) * 2001-05-29 2003-12-16 Ericsson Inc. High-level modulation method and apparatus
JP2002351430A (ja) * 2001-05-30 2002-12-06 Mitsubishi Electric Corp 表示装置
JP4185678B2 (ja) * 2001-06-08 2008-11-26 株式会社日立製作所 液晶表示装置
KR101010480B1 (ko) * 2003-12-23 2011-01-21 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법
KR101773419B1 (ko) * 2010-11-22 2017-09-01 삼성디스플레이 주식회사 데이터 보상 방법 및 이를 수행하는 표시 장치
KR101368244B1 (ko) 2011-12-30 2014-02-28 주식회사 실리콘웍스 유기발광다이오드 표시장치의 문턱전압 센싱 회로
KR102071298B1 (ko) 2013-09-30 2020-03-02 주식회사 실리콘웍스 샘플 앤드 홀드 회로 및 이를 구비하는 소스 드라이버

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439693A (en) * 1981-10-30 1984-03-27 Hughes Aircraft Co. Sample and hold circuit with improved offset compensation
CN101930706A (zh) * 2009-06-25 2010-12-29 索尼公司 信号线驱动电路、显示装置和电子装置
CN102955611A (zh) * 2011-08-26 2013-03-06 乐金显示有限公司 触摸传感装置
CN104517566A (zh) * 2013-09-30 2015-04-15 硅工厂股份有限公司 显示装置的源极驱动器

Also Published As

Publication number Publication date
US10804860B2 (en) 2020-10-13
US20190305730A1 (en) 2019-10-03
CN110349535A (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
US7796077B2 (en) High speed high resolution ADC using successive approximation technique
CN110349535B (zh) 增益放大器
Malki et al. A 70 dB DR 10 b 0-to-80 MS/s current-integrating SAR ADC with adaptive dynamic range
US8253470B2 (en) Offset calibration for amplifiers
CN105720980B (zh) 对于每个位电容器具有专用参考电容器的sar dac
US20130169454A1 (en) System and Method for a Successive Approximation Analog to Digital Converter
US8344930B2 (en) Successive approximation register analog-to-digital converter
JP2013179577A (ja) 固体撮像装置
US7333039B2 (en) Dual mode sample and hold circuit and cyclic pipeline analog to digital converter using the same
US20060125676A1 (en) Analog-to-digital converter in which settling time of amplifier circuit is reduced
US20160336949A1 (en) Comparator circuits with constant input capacitance for a column-parallel single-slope adc
CN110401447B (zh) 一种无运放mdac型时间域adc结构
US20110148500A1 (en) Sample hold circuit and method thereof for eliminating offset voltage of analog signal
CN111034052B (zh) 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置
US20200328753A1 (en) Successive approximation register analog to digital converter and offset detection method thereof
TW202218340A (zh) 類比數位轉換器以及用於抵消偏移之自動歸零殘餘放大電路
KR101686217B1 (ko) 이중채널 비동기 파이프라인 ｓａｒ ａｄｃ
US10084467B1 (en) ADC and an interfacing circuit adaptable thereto
US6693479B1 (en) Boost structures for switched-capacitor systems
US6198313B1 (en) Infinite sample-and-hold circuit
US7414556B2 (en) Analog-to-digital converter
EP1580947B1 (en) Receiver and method having full signal path differential offset cancellation capabilities
CN115412095A (zh) 嵌入流水线式模数转换器（adc）的残差放大器中的离散-时间偏移校正电路
US11165435B2 (en) Signal converting apparatus
CN107800435B (zh) 一种电容阵列寄生效应的补偿电路和抵消方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant