JP5821226B2 - 電気光学装置、電子機器および電気光学装置の駆動方法 - Google Patents

Description

本発明は、電気光学装置および電子機器に関する。

近年、有機ＥＬ（ElectroLuminescent）素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの電気光学素子を用いた電気光学装置が各種提案されている。このような電気光学装置を駆動する方式のひとつとしてマルチプレクサ方式が知られている（例えば特許文献１参照）。特許文献１においては、複数のデータ線を３本ごとの複数のブロックに区分するとともに、ブロックを構成するデータ線の各々に対応する複数の画像信号線を設けている。１水平走査期間においては、各ブロックに属する３本のデータ線の各々に対して、当該ブロックに対応する画像信号線からＲ，Ｇ，Ｂの信号電圧が順番に供給されるという具合である。

特許文献１の各画素は、駆動電流に応じた輝度で発光する発光素子と、駆動電流を制御する駆動トランジスタと、駆動トランジスタとデータ線との間に配置され、走査線に供給される信号に応じてオンオフが制御される選択トランジスタとを含んで構成される。特許文献１では、１水平走査期間内の期間であって信号書込期間よりも前の所定期間において、当該１水平走査期間で選択すべき走査線に対応する画素回路の選択トランジスタをオフ状態に設定したうえで、Ｒ，Ｇ，Ｂの信号電圧ＶｓｉｇＲ，ＶｓｉｇＧ，ＶｓｉｇＢを各データ線に振り分ける。各データ線に供給された信号電圧は、当該データ線に付随する寄生容量等によって保持される。そして、その後の信号書込期間において、当該１水平走査期間で選択すべき走査線に対応する画素回路の選択トランジスタを一斉にオン状態に設定することで、各データ線に保持されている信号電圧を一斉に画素内に書き込む。

特開２００８−３０４６９０号公報

ところで、隣接するデータ線間には寄生容量が付随し、容量的に結合している。いま、あるブロック内の第１列目のデータ線に信号電圧が供給された後、隣接する第２列目のデータ線に信号電圧が供給される場合を想定する。第２列目のデータ線に信号電圧が供給されるとき、第１列目のデータ線は電気的にフローティング状態であるので、第１列目のデータ線の電位は、第２列目のデータ線の電位に連動して変化する。このとき、第１列目のデータ線の電位は、第２列目のデータ線の電位の変化量に応じた値だけ、直前の電位（１列目のデータ線に書き込まれた信号電圧値）から変化する。

次に、第２列目のデータ線に信号電圧が供給された後、第３列目のデータ線に信号電圧が供給される場合を想定する。第３列目のデータ線に信号電圧が供給されるとき、第２列目のデータ線は電気的にフローティング状態であるので、第２列目のデータ線の電位は、第３列目のデータ線の電位に連動して変化する。このとき、第２列目のデータ線の電位は、第３列目のデータ線の電位の変化量に応じた値だけ、直前の電位（第２列目のデータ線に書き込まれた信号電圧値）から変化する。以上のように、各データ線に書き込まれた信号電圧の値は、当該データ線に隣接するデータ線に対する信号電圧の書き込みによって、所望の値からずれてしまうという問題がある。
本発明はこのような事情に鑑みてなされたものであり、各データ線に書き込まれた信号値が、所望の値からずれるのを抑制することを目的としている。

以上の課題を解決するために、本発明に係る電気光学装置（１００）は、複数本を単位として複数のブロック（Ｂ）に区分された複数のデータ線（１６）と、複数の走査線（１２０）との各交差に対応して配置される複数の画素回路（Ｕ）と、複数のブロックと１対１に対応して設けられる複数の信号線（１８）と、複数のブロックと１対１に対応して設けられるとともに、対応するブロックに属する各データ線と当該ブロックに対応する信号線との導通および非導通を切り替える複数の選択部（MP）と、複数の画素回路を単位期間（１水平走査期間Ｈ）の周期で駆動する駆動回路（２０）と、を備え、複数の画素回路の各々は、データ線のデータ電位をオン状態で画素回路内に書き込む選択トランジスタ（TSL）と、書き込まれたデータ電位に応じた輝度で発光する発光素子（E）と、を備え、単位期間は、複数の選択期間（Ts）と、複数の選択期間より後の書込期間（PWR）とを含み、駆動回路は、複数の選択期間では、各信号線に対して、当該信号線に対応するブロックに属する各データ線と当該単位期間にて選択すべき前記走査線との各交差に対応する画素回路の発光素子の輝度（Ｄ）に応じたデータ電位（DT）を順番に出力するとともに、当該単位期間にて選択すべき走査線に対応する複数の画素回路の各々の選択トランジスタをオフ状態に設定し、書込期間においては、当該単位期間で選択すべき走査線に対応する複数の画素回路の各々の選択トランジスタを一斉にオン状態に設定し、複数の選択部の各々は、複数の選択期間の各々では、当該選択期間において当該選択部に対応する信号線に出力されるデータ電位を供給すべき画素回路に対応するデータ線と、当該選択期間より後の選択期間において信号線に出力されるデータ電位を供給すべき画素回路に対応するデータ線と、を選択して、信号線に導通させることを特徴とする。

本発明によれば、ブロック内の複数のデータ線のうち、第２番目以降の選択期間にて信号線に出力されるデータ電位を供給すべき画素回路に対応するデータ線には、当該データ線に対応する画素回路に供給すべきデータ電位（「第１データ電位」と呼ぶ）が当該データ線に書き込まれる選択期間（「第１選択期間」と呼ぶ）の直前の選択期間（「第２選択期間」と呼ぶ）において、当該第２選択期間にて信号線に出力されるデータ電位（「第２データ電位」と呼ぶ）が書き込まれる。すなわち、第１選択期間の直前における当該データ線の電位は第２データ電位に設定されるので、第１選択期間における当該データ線の電位の変動量は、｜第１データ電位−第２データ電位｜となる。したがって、第１選択期間の直前における当該データ線の電位が、データ電位に比べて十分に低い初期化電位に設定される態様（「対比例」と呼ぶ）に比べて、第１選択期間における当該データ線の電位の変動量が抑制される。これにより、当該データ線に対する第１データ電位の書き込みに伴って発生する他のデータ線の電位の変動量（容量カップリングによる変動量）を、対比例に比べて抑制できる。すなわち、対比例に比べて、各データ線に書き込まれたデータ電位が所望の値からずれるのを抑制できるという利点がある。

本発明に係る電気光学装置の態様として、各画素回路は、高位側電源線（４１）と低位側電源線（４５）との間の経路において、発光素子と直列に接続される駆動トランジスタ（TDR）と、駆動トランジスタのゲートとソースとの間に介在する第１容量素子（C1）と、高位側電源線から、駆動トランジスタ、および、駆動トランジスタと発光素子との間に介在するノード（ＮＤ）を通って、発光素子へ至る経路とは別の経路へ分岐して流れるセット電流（Is）を生成する電流生成手段（C2、１４）と、を備え、駆動回路は、複数の選択期間および書込期間では、当該単位期間で選択すべき走査線に対応する複数の画素回路の各々の駆動トランジスタにセット電流が流れるように電流生成手段を制御することで、書込期間の終点における第１容量素子の両端間の電圧を駆動トランジスタの特性が反映された値に設定する態様であってもよい。この態様では、駆動回路は、複数の選択期間および書込期間では、当該単位期間で選択すべき走査線に対応する複数の画素回路の各々の駆動トランジスタにセット電流が流れるように電流生成手段を制御することで、単位期間内（１水平走査期間内）の複数の選択期間および書込期間にわたって、各駆動トランジスタの移動度補償動作を行う。すなわち、この態様によれば、複数の選択期間においては移動度補償動作が行われない場合に比べて、１水平走査期間内における移動度補償期間を十分に確保できるという利点がある。

本発明に係る電気光学装置の態様として、単位期間は、複数の選択期間よりも前のセット期間（PS）を含み、駆動回路は、セット期間においては、各データ線の電位を初期化電位（VINI）に設定し、当該単位期間で選択すべき走査線に対応する複数の画素回路の各々の選択トランジスタを一斉にオン状態に設定することで、駆動トランジスタのゲートの電位を初期化電位に設定する一方、一定の大きさのセット電流が駆動トランジスタを流れるように電流生成手段を制御することで、第１容量素子の両端間の電圧を、当該セット電流が駆動トランジスタを流れるのに必要な値に設定する態様であってもよい。

例えば上述の特許文献１においては、複数の選択期間の直前における駆動トランジスタのゲート・ソース間の電圧は、当該駆動トランジスタの閾値電圧に設定されている。特許文献１では、駆動回路は、複数の選択期間よりも前の期間（補償期間）において、駆動トランジスタのゲートの電位を所定の値に維持したまま駆動トランジスタに電流を流すことで、駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させていくが、駆動トランジスタのゲート・ソース間の電圧が閾値電圧に近づくにつれて駆動トランジスタを流れる電流は微小な値となり、駆動トランジスタのゲート・ソース間の電圧の時間変化率も非常に小さくなる。したがって、駆動トランジスタに流れる電流の値が確実にゼロになるまでには（駆動トランジスタのゲート・ソース間の電圧が確実に閾値電圧に到達するまでには）、非常に長い時間を要する。これに対して、本発明では、複数の選択期間よりも前のセット期間において、駆動回路は、駆動トランジスタのゲートの電位を初期化電位に設定するとともに、一定の大きさのセット電流が駆動トランジスタを流れるように電流生成手段を制御することで、駆動トランジスタのゲート・ソース間の電圧（第１容量素子の両端間の電圧）を、当該セット電流が駆動トランジスタを流れるのに必要な値に設定する。これにより、複数の選択期間の直前における駆動トランジスタのゲート・ソース間の電圧を所望の値に設定するのに要する時間長を、特許文献１に比べて大幅に短くできるという利点がある。

本発明に係る電気光学装置の態様として、電流生成手段は、第１電極（L1）と第２電極（L2）とを含む第２容量素子（C2）と、給電線（１４）とを備え、第１電極はノードに接続される一方、第２電極は給電線に接続され、駆動回路は、各単位期間内のセット期間、複数の選択期間、および、書込期間では、給電線に出力する電位を経時的に変化させる態様であってもよい。この態様においては、セット電流は、給電線に出力される電位の時間変化率に応じた値となる。例えば給電線に出力される電位が一定の時間変化率で直線的に変化するものであれば、セット電流の値は一定となり、第１容量素子の両端間の電圧は、そのセット電流が駆動トランジスタを流れるのに必要な値に設定される。この態様によれば、駆動トランジスタのゲート・ソース間の電圧を所望の値に調整し易いという利点がある。

本発明に係る電気光学装置は各種の電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（光ヘッド）としても本発明の発光装置が適用される。

本発明は、単位期間の周期で電気光学装置を駆動する方法としても特定される。本発明に係る駆動方法は、複数本を単位として複数のブロックに区分された複数のデータ線と、複数の走査線との各交差に対応して配置される複数の画素回路と、前記複数のブロックと１対１に対応して設けられる複数の信号線とを備え、前記複数の画素回路の各々は、前記データ線のデータ電位をオン状態で画素回路内に書き込む選択トランジスタと、書き込まれたデータ電位に応じた輝度で発光する発光素子と、を具備する電気光学装置を単位期間の周期で駆動する方法であって、単位期間は、複数の選択期間と、複数の選択期間より後の書込期間とを含み、複数の選択期間では、各信号線に対して、当該信号線に対応するブロックに属する各データ線と当該単位期間にて選択すべき走査線との各交差に対応する画素回路の発光素子の輝度に応じたデータ電位を順番に出力するとともに、当該選択期間において当該選択部に対応する信号線に出力されるデータ電位を供給すべき画素回路に対応するデータ線と、当該選択期間より後の選択期間において信号線に出力されるデータ電位を供給すべき画素回路に対応するデータ線とを選択して、信号線に導通させ、書込期間では、当該単位期間で選択すべき走査線に対応する複数の画素回路の各々に対して、当該画素回路に対応するデータ線に書き込まれたデータ電位を供給することを特徴とする。以上の駆動方法によっても本発明に係る電気光学装置と同様の効果が得られる。

本発明の第１実施形態に係る電気光学装置のブロック図である。 選択部の回路図である。 画素回路の回路図である。 画素回路の動作を示すタイミングチャートである。 初期化期間における画素回路の動作を示す図である。 セット期間における画素回路の動作を示す図である。 データ出力期間における画素回路の動作を示す図である。 対比例の動作を示すタイミングチャートである。 書込期間における画素回路の動作を示す図である。 発光期間における画素回路の動作を示す図である。 本発明の第２実施形態に係る電気光学装置のブロック図である。 本発明の第２実施形態に係る画素回路の回路図である。 本発明の第２実施形態に係る電位生成回路のブロック図である。 本発明の第２実施形態に係るランプ波形生成回路の回路図である。 ランプ波形生成回路の動作を示すタイミングチャートである。 本発明の第２実施形態に係る電気光学装置の動作を示すタイミングチャートである。 本発明に係る電子機器の具体的な形態を示す斜視図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置１００の構成を示すブロック図である。この電気光学装置１００は、画像を表示するための手段として各種の電子機器に採用される装置である。図１に示すように、電気光学装置１００は、複数の画素回路Ｕが行列状に配列された素子部１０を有する。素子部１０には、Ｘ方向に延在するｍ組の配線群１２と、配線群１２と対をなしてＸ方向に延在するｍ本のランプ給電線１４と、Ｘ方向に交差するＹ方向に延在する９ｎ本のデータ線１６とが形成される（ｍ，ｎは自然数）。複数の画素回路Ｕは、配線群１２およびランプ給電線１４の対とデータ線１６との交差に配置されて縦ｍ行×横９ｎ列の行列状に配列される。また、本実施形態においては、９ｎ本のデータ線１６は、相隣接する９本を単位としてｎ個のブロックＢ（Ｂ[１]，Ｂ[２]，・・・Ｂ[ｎ]）に区分される。

図１に示すように、電気光学装置１００は、各画素回路Ｕを駆動する駆動回路２０と、ｎ個のブロックＢ[１]〜Ｂ[ｎ]と１対１に対応して設けられるｎ本の信号線１８と、ｎ個のブロックＢ[１]〜Ｂ[ｎ]と１対１に対応して配置されるとともに、対応するブロックＢに属する各データ線１６と当該ブロックＢに対応する信号線１８との導通および非導通を切り替えるｎ個の選択部MP（MP[１]〜MP[ｎ]）と、制御回路３０とをさらに備える。図１に示すように、駆動回路２０は、走査線駆動回路２１と、信号線駆動回路２３と、電位生成回路２５と、後述のデータ線初期化部（図１では不図示）とを含んで構成される。駆動回路２０は、例えば複数の集積回路に分散して実装される。ただし、駆動回路２０の少なくとも一部は、画素回路Ｕとともに基板上に形成された薄膜トランジスタで構成され得る。

制御回路３０は、電気光学装置１００の動作を規定する信号を駆動回路２０や各選択部MP[１]〜MP[ｎ]へ出力する。本実施形態では、制御回路３０は、各選択部MP[１]〜MP[ｎ]の動作を規定する選択信号SEL1〜SEL9を各選択部MP[１]〜MP[ｎ]へ出力する。また、制御回路３０は、各画素回路Ｕの指定階調を示す階調データＤやクロック信号などの制御信号（不図示）を信号線駆動回路２３へ出力する。さらに、制御回路３０は、走査線駆動回路２１や電位生成回路２５に対してもクロック信号などの制御信号（不図示）を出力する。

走査線駆動回路２１は、各垂直走査期間内のｍ個の水平走査期間Ｈ（Ｈ[１]〜Ｈ[ｍ]）の各々において複数の画素回路Ｕを行単位で順次に選択する手段である。信号線駆動回路２３は、制御回路３０が出力する各画素回路Ｕの階調データＤからｎ相の階調信号ＶＤ[１]〜ＶＤ[ｎ]を生成して各信号線１８へ並列に出力する。例えば第ｊ番目（１≦ｊ≦ｎ）のブロックＢ[ｊ]に対応する信号線１８へ出力される階調信号ＶＤ[ｊ]は、当該ブロックＢ[ｊ]に属する９列分のデータ線１６と、走査線駆動回路２１によって選択される行との各交差に対応する９つの画素回路Ｕの各々の階調データＤに応じたデータ電位DTが時分割で出力される電圧信号である。

各選択部MP[１]〜MP[ｎ]は、当該選択部MPに対応するブロックＢに属する９本のデータ線１６に対して、当該ブロックＢに対応する信号線１８に出力される階調信号ＶＤを分配する手段として機能する。図２は、選択部MPの回路図である。図２においては、第ｊ番目のブロックＢ[ｊ]に対応する第ｊ番目の選択部MP[ｊ]のみが代表的に例示されているが、他の選択部MPの構成も同様である。図２に示すように、選択部MP[ｊ]は、当該選択部MP[ｊ]に対応するブロックＢ[ｊ]内のデータ線１６の本数に相当する９個のスイッチSW（SW_1〜SW_9）を含む。選択部MP[ｊ]のスイッチSW_k（k＝１〜９）は、ブロックＢ[ｊ]内の第k列目のデータ線１６と第ｊ列目の信号線１８の出力端との間に介在して両者の電気的な接続（導通／非導通）を制御する。ｎ個の選択部MP[１]〜Ｍｐ[ｎ]には制御回路３０から９系統の選択信号SEL1〜SEL9が共通に供給される。選択信号SELk（k＝１〜９）は、選択部MP[１]〜MP[ｎ]の各々におけるスイッチSW_kに共通に供給されて開閉を制御する。

再び図１に戻って説明を続ける。図１に示すように、電位生成回路２５は、電源の高位側の電位ＶＥＬＨと、リセット用の電位ＶＥＬＬと、電源の低位側の電位ＶＣＴと、ランプ電位Ｖrmpと、初期化電位VINIとを生成する。電位ＶＥＬＨは、図３に示す給電線４１へ供給される。給電線４１は、各画素回路Ｕに共通に接続される。電位ＶＥＬＬは、図３に示す給電線４３へ供給される。給電線４３は、各画素回路Ｕに共通に接続される。電位ＶＣＴは、図３に示す給電線４５へ供給される。給電線４５は、各画素回路Ｕに共通に接続される。初期化電位VINIは、図３に示す初期化線４７へ供給される。また、電位生成回路２５は、各ランプ給電線１４に対してランプ電位Ｖrmpを個別に出力する。ここでは、第ｉ行目のランプ給電線１４に出力されるランプ電位をＶrmp[ｉ]と表記する。

図３は、画素回路Ｕの回路図である。図３においては、第ｉ行（１≦ｉ≦ｍ）に属する第ｊ番目のブロックＢ[ｊ]内の第k列目に位置する１個の画素回路Ｕのみが代表的に図示されている。図３に示すように、画素回路Ｕは、発光素子Eと、駆動トランジスタTDRと、第１容量素子C1と、第２容量素子C2と、選択トランジスタTSLと、電源切替用のトランジスタTHおよびTLとを含んで構成される。図１において１本の直線として図示された配線群１２は、図３に示すように、走査線１２０と制御線１２２と制御線１２４とを含んで構成される。また、各データ線１６には容量Ｃｓが付随する。

駆動トランジスタTDRおよび発光素子Eは、給電線４１および給電線４３の各々と、給電線４５との間の経路に直列に接続される。発光素子Eは、相対向する陽極と陰極との間に有機ＥＬ材料の発光層を介在させたＯＬＥＤ素子であり、駆動トランジスタTDRによって生成される駆動電流の値に応じた輝度で発光する。発光素子Eの陰極は給電線４５に接続される。

駆動トランジスタTDRは、Nチャネル型の薄膜トランジスタであり、自身のゲートの電位VGとソースの電位VSとの差分の電圧ＶGS（＝ＶG−ＶS）に応じた電流値の駆動電流を生成する。駆動トランジスタTDRのソースは発光素子Eの陽極に接続される。また、駆動トランジスタTDRのドレインと給電線４１との間にはNチャネル型のトランジスタTHが配置され、駆動トランジスタTDRのドレインと給電線４３との間にはＮチャネル型のトランジスタTLが配置される。トランジスタTHのゲートは制御線１２２に接続され、制御線１２２に出力される制御信号GVH[ｉ]に応じてオンオフが制御される。一方、トランジスタTLのゲートは制御線１２４に接続され、制御線１２４に出力される制御信号GVL[ｉ]に応じてオンオフが制御される。本実施形態では、トランジスタTHとトランジスタTLとは相補的に動作する。より具体的には、トランジスタTHがオン状態のときは、トランジスタTLはオフ状態となり、トランジスタTHがオフ状態のときは、トランジスタTLはオン状態になるという具合である。

駆動トランジスタTDRのゲートとソースとの間には第１容量素子C1が介在する。また、給電線４１および給電線４３の各々と給電線４５とを結ぶ経路上における駆動トランジスタTDRと発光素子Eとの間に介在するノードＮＤ（駆動トランジスタTDRのソースに相当）と、第ｉ行のランプ給電線１４との間には第２容量素子C2が介在する。第２容量素子C2は、ノードＮＤに接続される第１電極Ｌ１と、第ｉ行のランプ給電線１４に接続される第２電極Ｌ２とを含んで構成される。本実施形態では、第２容量素子C2およびランプ給電線１４は、後述のセット電流Ｉsを生成するための電流生成手段として機能する。

駆動トランジスタTDRのゲートとデータ線１６との間には選択トランジスタTSLが配置される。選択トランジスタTSLは、例えばＮチャネル型のトランジスタ（薄膜トランジスタ）が好適に採用される。第ｉ行に属するｎ個の画素回路Ｕの各々の選択トランジスタTSLのゲートは第ｉ行の走査線１２０に対して共通に接続される。

また、本実施形態の電気光学装置１００は、各データ線１６の電位を初期化するためのデータ線初期化部５０をさらに備える。図３に示すように、データ線初期化部５０は、９ｎ本のデータ線１６と初期化線４７との間に配置されるとともに、９ｎ本のデータ線１６と１対１に対応する複数（９ｎ個）の初期化用トランジスタTinを含んで構成される。９ｎ個の初期化用トランジスタTinの各々のゲートには、初期化信号GINIが共通に供給される。

図４は、本実施形態に係る電気光学装置１００の動作を示すタイミングチャートである。図４においては、第ｉ番目の水平走査期間Ｈ[ｉ]のみしか例示していないが、各水平走査期間Ｈ[１]〜Ｈ[ｍ]の各々は、初期化期間PRSと、初期化期間PRSよりも後のセット期間PSと、セット期間PSよりも後のデータ出力期間Pkと、データ出力期間Pkよりも後の書込期間PWRとを含んで構成される。ある垂直走査期間における第i番目の水平走査期間Ｈ[ｉ]が終了してから、次の垂直走査期間における第ｉ番目の水平走査期間Ｈ[ｉ]が開始されるまでの期間は発光期間ＰDRとして設定される。

図１の走査線駆動回路２１は、走査信号GWR[１]〜GWR[ｍ]を生成して各走査線１２０へ出力する。図４に示すように、第ｉ行の走査線１２０に出力される走査信号GWR[ｉ]は、水平走査期間Ｈ[ｉ]内の初期化期間PRS、セット期間PS、および、書込期間PWRにてアクティブレベル（ハイレベル）に設定される。ここで、「第ｉ行の走査線１２０が選択される」とは、水平走査期間Ｈ[ｉ]内の書込期間PWRにおいて走査信号GWR[ｉ]がハイレベルに設定されることを意味する。また、走査線駆動回路２１は、制御信号GVH[１]〜GVH[ｍ]と、制御信号GVL[１]〜GVL[ｍ]と、初期化信号GINIとを生成して出力する。制御信号GVH[ｉ]は第ｉ行の制御線１２２に供給され、制御信号GVL[ｉ]は第ｉ行の制御線１２４に供給される。さらに、初期化信号GINIは、９ｎ個の初期化用トランジスタTinの各々のゲートへ共通に供給される。

図１の信号線駆動回路２３は、各水平走査期間Ｈ（Ｈ[１]〜Ｈ[ｍ]）内のデータ出力期間Pkにおいて、各信号線１８に対して、当該信号線１８に対応するブロックＢに属する各データ線１６と、当該水平走査期間Ｈにて選択すべき走査線１２０との各交差に対応する画素回路Ｕの指定階調を時分割で指定する階調信号ＶＤを出力する。このとき、選択部MP[１]〜MP[ｎ]は、当該選択部MPに対応するブロックＢに属する各データ線１６を順番に選択して当該ブロックＢに対応する信号線１８に導通させる。

図４に示すように、各水平走査期間Ｈ内のデータ出力期間Pkは、複数（９個）の選択期間Ts1〜Ts9で構成される。第ｊ番目のブロックＢ[ｊ]に着目すると、当該ブロックＢ[ｊ]に対応する信号線１８に出力される階調信号ＶＤ[ｊ]は、各水平走査期間Ｈ内の９個の選択期間Ts1〜Ts9において、当該水平走査期間Ｈにて選択すべき走査線１２０と、ブロックＢ[ｊ]に属する各データ線１６との各交差に対応する９個の画素回路Ｕの各々の階調データＤに応じたデータ電位DT（DT_1〜DT_9）に順番に設定される。より具体的には、各水平走査期間Ｈ内の第ｋ番目（１≦ｋ≦９）の選択期間Tskにおいて、ブロックＢ[ｊ]に対応する信号線１８に出力される階調信号ＶＤ[ｊ]は、当該水平走査期間Ｈにて選択すべき走査線１２０と、ブロックＢ[ｊ]内の第ｋ列目のデータ線１６との交差に対応する画素回路Ｕの階調データＤに応じたデータ電位DT_kに設定されるという具合である。他の信号線１８に出力される階調信号ＶＤについても同様である。

また、ブロックＢ[ｊ]に対応する選択部MP[ｊ]は、複数の選択期間Tsの各々では、当該選択期間Tsにおいて当該選択部MP[ｊ]に対応する信号線１８（第ｊ番目の信号線１８）に出力されるデータ電位DTを供給すべき画素回路Ｕに対応するデータ線１６と、当該選択期間Tsより後の選択期間Tsにおいて第ｊ番目の信号線１８に出力されるデータ電位DTを供給すべき画素回路Ｕに対応するデータ線１６とを選択して、当該第ｊ番目の信号線１８に導通させる。より具体的には、選択部MP[ｊ]は、第ｋ番目の選択期間Tskでは、当該選択期間Tskにおいて第ｊ番目の信号線１８に出力されるデータ電位DT_Kを供給すべき画素回路Ｕに対応する第ｋ列目のデータ線１６、および、選択期間Tsより後の選択期間Tsk+1〜Ts9において第ｊ番目の信号線１８に出力されるデータ電位DTを供給すべき画素回路Ｕに対応するデータ線１６（つまりは、第k+1列目〜第９列目のデータ線１６）を選択して、第ｊ番目の信号線に導通させるという具合である。すなわち、図４に示すように、第ｋ番目の選択期間Tskにおいては、選択信号SELk〜SEL9が一斉にアクティブレベル（ハイレベル）に設定される。これにより、当該選択期間Tskでは、階調信号ＶＤ[ｊ]として設定されたデータ電位DT_kが、選択部MP[ｊ]のスイッチSW_k〜SW_9を介してブロックＢ[ｊ]内の第ｋ列目〜第９列目のデータ線１６に一斉に供給されるという具合である。

以下では、第ｉ行に属する第ｊ番目のブロックＢ[ｊ]内の第k列目の画素回路Ｕの動作を、初期化期間PRSと、セット期間PSと、データ出力期間Pkと、書込期間PWRと、発光期間PDRとに区分して説明する。なお、説明の便宜上、kは２〜８のうちの何れかの数とする。

（ａ）初期化期間PRS
図４に示すように、初期化期間PRSが開始すると、駆動回路２０（走査線駆動回路２１）は、初期化信号GINIをアクティブレベル（ハイレベル）に設定する。したがって、図５に示すように、初期用トランジスタTINはオン状態に設定される。各データ線１６は、オン状態の初期化用トランジスタTINを介して初期化線４７に導通するので、各データ線１６の電位は初期化電位VINIに設定される。また、このとき、各選択部MP[ｊ]のスイッチSW_1〜SW_9はオフ状態に設定されるので、各ブロックＢ内の各データ線１６と、当該ブロックＢに対応する信号線１８とは非導通となる。

また、図４に示すように、駆動回路２０（走査線駆動回路２１）は、走査信号GWR[ｉ]および制御信号GVL[ｉ]をアクティブレベル（ハイレベル）に設定する一方、制御信号GVH[ｉ]を非アクティブレベル（ローレベル）に設定する。したがって、図５に示すように、選択トランジスタTSLおよびトランジスタTLはオン状態に設定される一方、トランジスタTHはオン状態に設定される。これにより、駆動トランジスタTDRのゲートは、オン状態の選択トランジスタTSLを介してデータ線１６と導通するので、駆動トランジスタTDRのゲートの電位VGは初期化電位VINIに設定される。また、駆動トランジスタTDRの一方の電極（ドレイン）は、オン状態のトランジスタTLを介して給電線４３に導通する。本実施形態では、給電線４３の電位VELLと初期化電位VINIとの差分の電圧は駆動トランジスタTDRの閾値電圧VTHを十分に上回るように設定されるので、駆動トランジスタTDRはオン状態となる。したがって、駆動トランジスタTDRのソースの電位VSは電位VELLに設定される。すなわち、駆動トランジスタTDRのゲート・ソース間の電圧VGS（第１容量素子C1の両端間の電圧）が初期化電位VINIと電位VELLとの差分の電圧（｜VINI−VELL｜）に初期化される。

また、電位VELLは、当該電位VELLと給電線４５の電位VCTとの電位差が発光素子Eの発光閾値電圧VTH_OLEDを十分に下回るような値に設定されるので、発光素子Eはオフ状態（非発光状態）に設定される。

（ｂ）セット期間
図４に示すように、セット期間PSが開始すると、駆動回路２０（走査線駆動回路２１）は、制御信号GVH[ｉ]をハイレベルに設定する一方、制御信号GVL[ｉ]をローレベルに設定する。その他の信号は初期化期間PRSと同じレベルに維持される。したがって、図６に示すように、トランジスタTHはオン状態に設定される一方、トランジスタTLはオフ状態に設定される。これにより、給電線４１からの電流が駆動トランジスタTDRを流れ、駆動トランジスタTDRのソースの電位VSが上昇を開始する。駆動トランジスタTDRのゲートの電位VGは初期化電位VINIに維持されているから、駆動トランジスタTDRのゲート・ソース間の電圧は徐々に減少していく。このとき、駆動回路２０（電位生成回路２５）は、第ｉ行のランプ給電線１４に出力するランプ電位Ｖrmp[ｉ]を経時的に変化させることで、給電線４１からノードＮＤを通って、発光素子Eへ至る経路とは別の経路へ分岐して流れる所定の大きさのセット電流Isを生成する。より具体的には、以下のとおりである。

図４に示すように、電位生成回路２５は、水平走査期間Ｈ[ｉ]が開始すると、第ｉ行のランプ給電線１４に出力するランプ電位Ｖrmp[ｉ]を基準電位Ｖrefから開始電位ＶX（＞Ｖref）に設定する。そして、水平走査期間Ｈ[ｉ]の始点から終点にかけて、ランプ電位Ｖrmp[ｉ]を時間変化率ＲX（ＲX＝ｄＶrmp／DT）で直線的に減少させる。本実施形態では、電位生成回路２５は、水平走査期間Ｈ[ｉ]の終点におけるランプ電位Ｖrmp[ｉ]の値が基準電位Ｖrefに等しくなるように、ランプ電位Ｖrmp[ｉ]を直線的に減少させる。第２容量素子C2の容量をＣｐ、第２容量素子C2に蓄積される電荷をＱと表記すると、セット期間PSにおいて、給電線４１から、ノードＮＤおよび第２容量素子C2を介して第ｉ行のランプ給電線１４へ流れるセット電流Ｉsは、以下の式（１）で表される。
Ｉs＝ｄＱ／ｄｔ＝Ｃｐ×ｄＶrmp／ｄｔ＝Ｃｐ×ｄＲX／ｄｔ ・・・（１）

本実施形態では、ランプ電位Ｖrmpの時間変化率ＲXは一定であるから、セット電流Isの値は一定となる。したがって、セット期間PSにおいて、駆動トランジスタTDRのゲート・ソース間の電圧は、一定のセット電流Ｉsが駆動トランジスタTDRを流れるのに必要な電圧VGS1に漸近していく。このように、各駆動トランジスタTDRのゲート・ソース間の電圧は、一定のセット電流Ｉsが当該駆動トランジスタTDRを流れるのに必要な電圧VGS1に設定される。本実施形態では、電圧ＶGS1は、以下の式（２）で表される。
VGS1＝ＶTH＋Ｖa ・・・（２）

セット期間PSの終点において、駆動トランジスタTDRのゲート・ソース間の電圧は、一定のセット電流Ｉsが駆動トランジスタTDRを流れるのに必要な電圧ＶGS1にほぼ等しくなるから、駆動トランジスタTDRのソースの電位VSは初期化電位VINI（ゲートの電位VG）よりも電圧VGS1だけ低い電位VINI−VGS1に設定される。本実施形態では、この電位VINI−VGS1と給電線４５の電位ＶCTとの電位差（発光素子Eの両端間の電圧）は、発光素子Eの発光閾値電圧Ｖth_elを下回るように設定される。すなわち、セット期間PSでも発光素子Eは非発光状態である。

（ｃ）データ出力期間Pk
図４に示すように、データ出力期間Pkが開始すると、駆動回路２０（走査線駆動回路２１）は、初期化信号GINIをローレベルに設定する。したがって、図７に示すように、初期用トランジスタTINIはオフ状態に設定されるので、各データ線１６と初期化線４７とは非導通状態となる。また、図４に示すように、駆動回路２０（走査線駆動回路２１）は、走査信号GWR[ｉ]をローレベルに設定する。したがって、図７に示すように、選択トランジスタTSLはオフ状態となる。

図４に示すように、データ出力期間Pkにおいて、駆動回路２０（電位生成回路２５）は、セット期間PSと同様に、第ｉ行のランプ給電線１４に出力するランプ電位Ｖrmp[ｉ]を時間変化率ＲXで直線的に減少させるから、ノードＮＤから第２容量素子C2を介して第ｉ行のランプ給電線１４へ至る経路にはセット電流Ｉsが流れ続ける。ここで、駆動トランジスタTDRの移動度μが大きいほど駆動トランジスタTDRを流れる電流の値は大きくなり、ソースの電位VSの上昇量も大きくなる。反対に、移動度μが小さいほど駆動トランジスタTDRを流れる電流の値は小さくなる。すなわち、移動度μが大きいほど駆動トランジスタTDRのゲート・ソース間の電圧の減少量（負帰還量）が大きくなる一方、移動度μが小さいほどゲート・ソース間の電圧の減少量（負帰還量）は小さくなる。これにより、画素回路Ｕごとの移動度μのバラツキが補償される。

また、図４に示すように、選択信号SELkは、第１番目の選択期間Ts1〜第ｋ番目の選択期間Tskの各々においてハイレベルに設定される。したがって、第１番目の選択期間Ts1〜第ｋ番目の選択期間Tskの各々において、当該選択期間Tsで第ｊ番目の信号線１８に出力されるデータ電位DTが、ブロックＢ[ｊ]内の第k列目のデータ線１６にスイッチSW_kを介して供給される。例えば第１番目の選択期間Ts1では、第１列目のデータ線１６に対応する画素回路Ｕの階調データＤに応じたデータ電位DT_1がスイッチSW_kを介して第ｋ列目のデータ線１６に供給され、第k番目の選択期間Tskでは、当該第ｋ列目のデータ線１６に対応する画素回路Ｕの階調データＤに応じたデータ電位DT_kがスイッチSW_kを介して第ｋ列目のデータ線１６に供給されるという具合である。

さらに、図４に示すように、選択期間Tskが終了すると、選択信号SELkは、次の水平走査期間Ｈ[ｉ＋１]内のデータ出力期間Pkが開始されるまでの期間に亘ってローレベルに設定される。これにより、スイッチSW_kはオフ状態に設定され、第ｋ列目のデータ線１６は電気的にフローティング状態となる。前述したように、データ線１６には容量Ｃｓが付随するので、選択期間Tskにて第ｋ列目のデータ線１６に書き込まれたデータ電位DT_kは、容量Ｃｓによって保持されるという具合である。

ところで、隣接するデータ線１６間には寄生容量（不図示）が付随するので、ブロックＢ[ｊ]内の隣接するデータ線１６同士は容量的に結合する。例えば第１列目のデータ線１６は、第２列目のデータ線１６と容量的に結合するという具合である。ここで、複数の選択期間Ts1〜Ts9の各々において、選択部MP[ｊ]は、当該選択期間Tsにて第ｊ番目の信号線１８に出力されるデータ電位DTを供給すべき画素回路Ｕに対応するデータ線１６のみを選択して第ｊ番目の信号線１８に導通させる態様（「対比例」）を想定する。図８は、対比例の動作を示すタイミングチャートである。

図８に示すように、例えば選択信号SEL2は、データ出力期間Pk内の第２番目の選択期間Ts2においてのみハイレベルに設定され、それ以外の期間ではローレベルに設定される。したがって、選択期間Ts2の開始直前における第２列目のデータ線１６の電位は初期化電位VINIに維持されるので、第２列目のデータ線１６に対するデータ電位DT_2の供給開始時点ｔｓにおいて、当該第２列目のデータ線１６の電位は、初期化電位VINIから電位DT_2へ変化する。なお、初期化電位VINIは、データ電位DTの値に比べて十分に小さい値に設定される。このとき、第１列目のデータ線１６は電気的にフローティング状態であるから、図８に示すように、時点ｔｓで第２列目のデータ線１６が変化すると、第２列目のデータ線１６と容量的に結合する第１列目のデータ線１６の電位は、第１番目の選択期間Ts1で書き込まれた電位DT_1から、第２列目のデータ線１６の電位の変化量（VINI→DT_2）に応じた電位ΔV1’だけ変化する。これにより、第１列目のデータ線１６の電位が所望の値DT_1からずれてしまう。ここでは、ブロックＢ[ｊ]内の互いに隣接するデータ線１６のうち、第１列目のデータ線１６と第２列目のデータ線１６を取り上げて説明したが、他の隣接し合うデータ線１６についても同様の現象が起こる。

これに対して、本実施形態では、ブロックＢ[ｊ]内の第２列目のデータ線１６には、第２番目の選択期間Ts2の直前（第１番目の選択期間Ts1）において、初期化電位VINIの値に比べて十分に大きい値のデータ電位DT_1が書き込まれているので、第２番目の選択期間Ts2における第２列目のデータ線１６の電位の変動量（｜DT_1−DT_2｜）は、対比例（｜VINI−DT_2｜）に比べて低減される。すなわち、本実施形態によれば、第２列目のデータ線１６に対するデータ電位DT_2の書き込みに伴って発生する第１列目のデータ線１６の電位の変動量ΔV1を、対比例（ΔV1’）に比べて低減できるので、第１列目のデータ線１６の電位を所望の値DT_1に近い値で維持できるという利点がある。他のデータ線１６についても同様である。

（ｄ）書込期間PWR
図４に示すように、書込期間PWRが開始すると、駆動回路２０（走査線駆動回路２１）は、走査信号GWR[ｉ]をハイレベルに設定する。したがって、図９に示すように、選択トランジスタTSLはオン状態に遷移するから、駆動トランジスタTDRのゲートはブロックＢ[ｊ]内の第ｋ列目のデータ線１６に導通する。これにより、駆動トランジスタTDRのゲートの電位VGはデータ電位DT_kに設定され、当該データ電位DT_kに応じた電流Ｉdsが駆動トランジスタTDRを流れる。当該電流Ｉdsが駆動トランジスタTDRを流れることにより、駆動トランジスタTDRのソースの電位VSは経時的に上昇するから、駆動トランジスタTDRのゲート・ソース間の電圧は経時的に減少する。

このとき、駆動回路２０（電位生成回路２５）は、セット期間PSおよびデータ出力期間Pkと同様に、第ｉ行のランプ給電線１４に出力するランプ電位Ｖrmp[ｉ]を時間変化率ＲXで直線的に減少させるから、ノードＮＤから第２容量素子C2を介して第ｉ行のランプ給電線１４へ至る経路にはセット電流Ｉsが流れ続ける。そうすると、駆動トランジスタTDRを流れる電流Ｉdsは、ノードＮＤにおいて、第２容量素子C2へ向かって流れるセット電流Ｉsと、第１容量素子C1へ向かって流れる電流Ｉc（Ｉds−Ｉs）とに分岐する。データ電位DT_kに応じた電流Ｉdsの値が大きいほど、第１容量素子C1へ流れ込む電流Ｉcの値は大きくなり、結果として、駆動トランジスタTDRのソースの電位の上昇量（つまりゲート・ソース間の電圧の減少量）も大きくなる。

また、前述したように、駆動トランジスタTDRの移動度μが大きいほど駆動トランジスタTDRのゲート・ソース間の電圧の減少量（負帰還量）が大きくなる一方、移動度μが小さいほどゲート・ソース間の電圧の減少量（負帰還量）は小さくなる。これにより、画素回路Ｕごとの移動度μのバラツキが補償される。このような移動度補償動作がデータ出力期間Pkおよび書込期間PWRにわたって実行され、書込期間PWRの終点における駆動トランジスタTDRのゲート・ソース間の電圧（第１容量素子C1の両端間の電圧）は、データ電位DT_kと駆動トランジスタTDRの特性（移動度μ）とを反映した値に設定される。書込期間PWRの終点における駆動トランジスタTDRのゲート・ソース間の電圧VGS2は、以下の式（３）で表される。
VGS2＝ＶGS1＋ΔＶ＝ＶTH＋Ｖa＋ΔＶ ・・・（３）
式（３）のΔＶは、データ電位DT_kおよび駆動トランジスタTDRの特性（移動度μ）に応じた値となる。

本実施形態では、駆動回路２０は、１水平走査期間Ｈ内のデータ出力期間Pk（複数の選択期間Ts）および書込期間PWRにおいて、当該水平走査期間Ｈで選択すべき走査線１２０に対応する複数の画素回路Ｕの各々の駆動トランジスタTDRにセット電流Isが流れるように各画素回路Ｕの第２容量素子C2の電荷量を制御することで、１水平走査期間Ｈ内のデータ出力期間Pk（複数の選択期間Ts）および書込期間PWRにわたって、各駆動トランジスタTDRの移動度補償動作を行う。すなわち、本実施形態によれば、データ出力期間Pk（複数の選択期間Ts）においては移動度補償動作が行われない態様に比べて、１水平走査期間内における移動度補償期間を十分に確保できるので、駆動トランジスタTDRの移動度μのバラツキに起因した輝度のムラを十分に抑制できるという利点がある。

なお、書込期間PWRの終点における駆動トランジスタTDRのソースの電位VSは、発光素子Eの両端間の電圧が発光閾値電圧Ｖth_elを下回るような値に設定される。したがって、書込期間PWRにおいても発光素子Eは非発光状態となる。

（ｅ）発光期間PDR
図４に示すように、発光期間PDRが開始すると、駆動回路２０（走査線駆動回路２１）は、走査信号GWR[ｉ]をローレベルに設定する。したがって、図１０に示すように、選択トランジスタTSLがオフ状態に遷移し、駆動トランジスタTDRのゲートは電気的にフローティング状態となる。また、駆動回路２０（電位生成回路２５）は、第i行のランプ給電線１４に出力するランプ電位Ｖrmp[ｉ]を一定の基準電位Ｖrefに設定するので、式（１）からも理解されるように、セット電流Ｉsの値はゼロとなる。

このとき、第１容量素子C1の両端間の電圧（駆動トランジスタTDRのゲート・ソース間の電圧）は、書込期間PWRの終点における電圧VGS2に維持されるから、当該電圧VGS2に応じた電流Ｉelが駆動トランジスタTDRを流れてソースの電位VSは経時的に上昇する。
駆動トランジスタTDRのゲートは電気的なフローティング状態であるから、駆動トランジスタTDRのゲートの電位VGはソースの電位VSに連動して上昇する。そして、駆動トランジスタTDRのゲート・ソース間の電圧が書込期間PWRの終点にて設定された電圧VGS2に維持されたまま、駆動トランジスタTDRのソースの電位VSが徐々に増加する。発光素子Eの両端間の電圧が発光閾値電圧Ｖth_elに到達すると、電流Ｉelが駆動電流として発光素子Eを流れる。発光素子Eは、駆動電流Ｉelに応じた輝度で発光する。

いま、駆動トランジスタTDRが飽和領域で動作する場合を想定すると、駆動電流Ｉelは以下の式（４）の形で表現される。「β」は駆動トランジスタTDRの利得係数である。
Ｉel＝（β／２）（VGS2−ＶTH）^２ ・・・（４）
式（３）の代入によって式（４）は以下のように変形される。
Ｉel＝（β／２）（ＶTH＋Ｖa＋ΔＶ−ＶTH）^２
＝（β／２）（Ｖa＋ΔＶ）^２
つまり、駆動電流Ｉelは、駆動トランジスタTDRの閾値電圧ＶTHには依存しないから、画素回路Ｕごとの閾値電圧ＶTHのバラツキに起因した輝度のムラは抑制される。

＜Ｂ：第２実施形態＞
第１実施形態に係る電気光学装置１００では、全ての画素回路Ｕに電源切替用のトランジスタTHおよびTLが設けられていた。これに対して、第２実施形態に係る電気光学装置１００ａは、１行に１個のトランジスタTHおよびTLを備える。
図１１は、第２実施形態に係る電気光学装置１００ａの構成を示すブロック図である。電気光学装置１００ａは、駆動回路２０の代わりに駆動回路２０ａを備える点、給電線４１および給電線４３の代わりに給電線４１ａを備える点、画素回路Ｕの代わりに画素回路Ｕａを備える点、ランプ波形生成回路６０を備える点、電源回路７０を備える点、および制御線１２２および制御線１２４を備えない点を除き、第１実施形態に係る電気光学装置１００と同様に構成されている。

駆動回路２０ａは、走査線駆動回路２１の代わりに走査線駆動回路２１ａを備え、電位生成回路２５の代わりに電位生成回路２５ａを備える点を除き、駆動回路２０と同様に構成される。
第１実施形態に係る電気光学装置１００では、複数の画素回路Ｕの各々が電源切替用のトランジスタTHおよびTLを備えていた。これに対して、電気光学装置１００ａでは、画素回路Ｕａが電源切替用のトランジスタTHおよびTLを備える代わりに、電位生成回路２５ａがこれらを備える。即ち、第１実施形態の電気光学装置１００は、トランジスタTHおよびTLを１行当たり９ｎ個用いて構成されていたが、第２実施形態の電気光学装置１００ａは、１行当たり１個のトランジスタTHおよびTLを用いる。

電位生成回路２５ａは、電源回路７０より供給される電位ＶＥＬＨおよび電位ＶＥＬＬ、ランプ波形生成回路６０より供給されるランプ電位ＶＲ、および制御回路３０から供給されるクロック信号などの制御信号（不図示）に基づいて、電位VEL[１]〜VEL[ｍ]およびランプ電位Ｖrmp[１]〜Ｖrmp[ｍ]を生成して出力する。電位生成回路２５ａは、電位ＶＣＴおよび初期化電位VINIを生成しない点、電位ＶＥＬＨおよび電位ＶＥＬＬを生成する代わりに電位VEL[１]〜VEL[ｍ]を生成する点、および電位生成回路２５ａの内部で制御信号GVH[１]〜GVH[ｍ]および制御信号GVL[１]〜GVL[ｍ]を生成する点において、電位生成回路２５と相違する。
走査線駆動回路２１ａは、制御信号GVH[１]〜GVH[ｍ]、および制御信号GVL[１]〜GVL[ｍ]を生成しない点を除き、走査線駆動回路２１と同様に構成されている。

ランプ波形生成回路６０は、電源回路７０から供給される開始電位ＶX、基準電位Ｖrefおよび定電位Ｖsetと、制御回路３０から供給されるクロック信号などの制御信号とに基づいて、ランプ電位ＶＲを生成する。ランプ電位ＶＲは、ランプ給電線６１を介して、電位生成回路２５ａに対して供給される。
電源回路７０は、開始電位ＶX、基準電位Ｖref、定電位Ｖset、電位ＶＥＬＨ、電位ＶＥＬＬ、電位ＶＣＴ、および初期化電位VINIを生成する。開始電位ＶXは給電線７３へ供給され、基準電位Ｖrefは給電線７４へ供給され、定電位Ｖsetは給電線７５へ供給される。電位ＶＥＬＨは給電線７１へ供給され、電位ＶＥＬＬは給電線７２へ供給される。電位ＶＣＴは給電線４５へ供給される。初期化電位VINIは、初期化線４７へ供給される。

図１２は、画素回路Ｕａの回路図である。画素回路Ｕａは、電源切替用のトランジスタTHおよびTLを備えない点を除き、画素回路Ｕと同様に構成される。駆動トランジスタTDRのドレインは、給電線４１ａに接続される。

図１３は、電位生成回路２５ａの構成を示すブロック図である。電位生成回路２５ａは、パルス生成回路２５１、ｍ個のランプ波形供給用トランジスタTrmp、およびｍ個の電位生成部２５２を備える。
パルス生成回路２５１は、制御信号GVH[１]〜GVH[ｍ]および制御信号GVL[１]〜GVL[ｍ]を生成し、第１行〜第ｍ行の電位生成部２５２に対してそれぞれ出力する。
また、パルス生成回路２５１は、制御信号Grmp[１]〜Grmp[ｍ]を生成し、第１行〜第ｍ行のランプ波形供給用トランジスタTrmpのゲートに対してそれぞれ出力する。

本実施形態において、ランプ波形供給用トランジスタTrmpは、Nチャネル型のトランジスタである。ランプ波形供給用トランジスタTrmpは、ランプ給電線６１とランプ給電線１４との導通および非導通を切り替える。つまり、ｉを１≦ｉ≦ｍを満たす整数としたとき、第ｉ行のランプ波形供給用トランジスタTrmpは、そのゲートに供給される制御信号Grmp[ｉ]がハイレベルのときにオンとなり、ランプ給電線６１と第ｉ行のランプ給電線１４とを電気的に接続する一方、制御信号Grmp[ｉ]がローレベルのときにオフとなりランプ給電線６１と第ｉ行のランプ給電線１４とを非導通の状態にする。

電位生成部２５２は、電源切替用のトランジスタTHおよびTLを備える。本実施形態において、トランジスタTHおよびTLは、Nチャネル型のトランジスタである。
トランジスタTHは、給電線７１と給電線４１ａとの導通および非導通を切り替える。つまり、第ｉ行の電位生成部２５２において、トランジスタTHは、そのゲートに供給される制御信号GVH[ｉ]がハイレベルのときにオンとなり、給電線７１と第ｉ行の給電線４１ａとを電気的に接続する一方、制御信号GVH[ｉ]がローレベルのときにオフとなり、給電線７１と第ｉ行の給電線４１ａとを非導通の状態にする。
同様に、トランジスタTLは、給電線７２と給電線４１ａとの導通および非導通を切り替える。つまり、第ｉ行の電位生成部２５２において、トランジスタTLは、そのゲートに供給される制御信号GVL[ｉ]がハイレベルのときにオンとなり、給電線７２と第ｉ行の給電線４１ａとを電気的に接続する一方、制御信号GVL[ｉ]がローレベルのときにオフとなり、給電線７２と第ｉ行の給電線４１ａとを非導通の状態にする。
なお、トランジスタTHおよびTLは、相補的に動作する。より具体的には、トランジスタTHがオン状態のときは、トランジスタTLはオフ状態となり、トランジスタTHがオフ状態のときは、トランジスタTLはオン状態になる。

図１４は、ランプ波形生成回路６０の回路図である。ランプ波形生成回路６０は、オペアンプＯＰ１およびＯＰ２、Ｎチャネル型のトランジスタTr1〜Tr3、容量素子ＣＬ、および抵抗Ｒｓを備える。
オペアンプＯＰ１のマイナス入力端子は、定電位Ｖsetが供給される給電線７５と電気的に接続され、プラス入力端子はノードＮr1と電気的に接続され、出力端子はトランジスタTr1のゲートと電気的に接続される。オペアンプＯＰ２のプラス入力端子は、ノードＮr2と電気的に接続され、マイナス入力端子および出力端子は、ノードＮr3と電気的に接続される。なお、オペアンプＯＰ２は、ボルテージフォロワとして機能する。

トランジスタTr1は、ノードＮr1およびＮr2の間に配置され、この間の導通および非導通を切り替える。トランジスタTr2は、開始電位ＶXが供給される給電線７３およびノードＮr2の間に配置され、トランジスタTr2のゲートに供給される制御信号ＣtrHに基づいて、この間の導通および非導通を切り替える。トランジスタTr3は、基準電位Ｖrefが供給される給電線７４およびノードＮr3の間に配置され、トランジスタTr3のゲートに供給される制御信号ＣtrLに基づいて、この間の導通および非導通を切り替える。
容量素子ＣＬはの一方の電極はノードＮr2に接続され、他方の電極は接地電位Ｖgndが供給される給電線に接続される。抵抗Ｒｓは、抵抗値Ｒsetを有し、一方の端子はノードＮr1に接続され、他方の端子は接地電位Ｖgndが供給される給電線６４に接続される。

図１５は、ランプ波形生成回路６０の動作を示すタイミングチャートである。図１５では、ある１水平走査期間Ｈのみを例示しているが、ランプ波形生成回路６０は、他の水平走査期間Ｈにおいても同様に動作する。各水平走査期間Ｈは、第１期間Ｔ１、第２期間Ｔ２、および第３期間Ｔ３より成り立つ。
第１期間Ｔ１は、各水平走査期間Ｈが開始されると同時に開始される期間である。第１期間Ｔ１では、制御信号ＣtrHがハイレベルとなりトランジスタTr2がオンとなる一方、制御信号ＣtrLがローレベルとなりトランジスタTr3がオフするため、ノードＮr2の電位が開始電位ＶXに設定される。これにより、容量素子ＣＬには電荷Ｑ2が蓄積される。

第２期間Ｔ２は、第１期間Ｔ１の終了時に開始される期間である。第２期間Ｔ２では、制御信号ＣtrHおよび制御信号ＣtrLはともにローレベルとなり、トランジスタTr2およびTr3がオフする。このとき、容量素子ＣＬから、ノードＮr2、トランジスタTr1、ノードＮr1、抵抗Ｒｓを介して、給電線６４へと流れる電流Ｉsetが発生する。ここで、オペアンプＯＰ１のゲインをＡとし、オペアンプＯＰ１の出力電圧をＶoutとしたとき、以下の式（５）が成立する。
Ａ×（Ｖset−Ｉset×Ｒset）＝Ｖout ・・・（５）
ここで、Ａ＞＞Ｖoutとすると、以下の式（６）が成立する。
Ｖset−Ｉset×Ｒset＝Ｖout／Ａ≒０
Ｉset＝Ｖset／Ｒset ・・・（６）
このように、第２期間Ｔ２において、容量素子ＣＬから一定の大きさの電流Ｉsetが流れ、容量素子ＣＬに蓄積された電荷Ｑ2が放電される。

容量素子ＣＬの容量をＣp2としたとき、電荷Ｑ2とノードＮr2の電位ＶNr2との間には、以下の式（７）が成り立つ。
Ｉset＝ｄＱ2／ｄｔ
＝Ｃp2×ｄ（ＶNr2）／ｄｔ ・・・（７）
従って、式（６）および（７）により、電位ＶNr2の時間変化率ＲX2は、以下の式（８）で表さるように、一定の値となる。
ＲX2＝ｄ(ＶNr2)／ｄｔ
＝Ｉset／Ｃp2
＝Ｖset／（Ｒset×Ｃp2） ・・・（８）
なお、本実施形態では、時間変化率ＲX2は、電位ＶNr2が第２期間Ｔ２開始時に開始電位ＶXに等しい場合に、第２期間Ｔ２の終了時に基準電位Ｖrefに等しくなるように定められる。

第３期間Ｔ３は、第２期間Ｔ２の終了時に開始される期間である。第３期間Ｔ３では、制御信号ＣtrHがローレベルとなりトランジスタTr2がオフとなる一方、制御信号ＣtrLがハイレベルとなりトランジスタTr3がオンする。従って、ノードＮr2の電位が、基準電位Ｖrefに設定される。
なお、ノードＮr2の電位ＶNr2と、ノードＮr3の電位（すなわち、ランプ電位ＶＲ）とは等しい。従って、ランプ電位ＶＲは、第１期間Ｔ１において開始電位ＶXに設定され、第２期間Ｔ２において開始電位ＶXから基準電位Ｖrefへと一定の時間変化率ＲX2で直線的に減少し、第３期間Ｔ３において基準電位Ｖrefに設定される。
ここで、第１期間Ｔ１および第３期間Ｔ３は十分短い期間としても良い。この場合には、ランプ電位ＶＲは、１水平期間の始点から終点にかけて、開始電位ＶXから基準電位Ｖrefへと直線的に減少するような電位と看做すことができる。

図１６は、電気光学装置１００ａの動作を示すタイミングチャートである。
図１６に示すように、パルス生成回路２５１で生成される制御信号GVH[ｉ]は、１垂直走査期間Ｆの周期を有するパルス信号であり、１垂直走査期間Ｆのうち水平走査期間Ｈ［ｉ］の初期化期間PRSにおいてローレベルとなり、それ以外の期間ではハイレベルとなる。このような制御信号GVH[１]〜GVH[ｍ]の各々は、１水平走査期間Ｈずつ遅れて、順次ローレベルに立ち下がる。同様に制御信号GVL[ｉ]は、１垂直走査期間Ｆの周期を有するパルス信号であり、１垂直走査期間Ｆのうち水平走査期間Ｈ［ｉ］の初期化期間PRSにおいてハイレベルとなり、それ以外の期間においてローレベルとなる。制御信号GVL[１]〜GVL[ｍ]の各々は、１水平走査期間Ｈずつ遅れて、順次ハイレベルに立ち下がる。

このような、制御信号GVH[i]および制御信号GVL[ｉ]により、第ｉ行の電位生成部２５２のトランジスタTHおよびTLのオンオフが制御される。水平走査期間Ｈ［ｉ］の初期化期間PRSでは、トランジスタTHがオフする一方、トランジスタTLがオンするため、第ｉ行の給電線４１ａと給電線７２とが電気的に接続され、電位VEL[ｉ]は電位ＶＥＬＬに設定される。また、１垂直走査期間Ｆのうち、水平走査期間Ｈ［ｉ］の初期化期間PRS以外の期間では、トランジスタTHがオンする一方、トランジスタTLがオフするため、第ｉ行の給電線４１ａと給電線７１とが電気的に接続され、電位VEL[ｉ]は電位ＶＥＬＨに設定される。
このように、電位VEL[ｉ]は、１垂直走査期間Ｆの周期を有し、１垂直走査期間Ｆのうち水平走査期間Ｈ［ｉ］の初期化期間PRSにおいて電位ＶＥＬＬに設定され、それ以外の期間において電位ＶＥＬＨに設定される。同様に、電位VEL[１]〜VEL[ｍ]の各々は、水平走査期間Ｈ［１］〜Ｈ［ｍ］の初期化期間PRSにおいて、それぞれ電位ＶＥＬＬに設定され、それ以外の期間において電位ＶＥＬＨに設定される。

制御信号Grmp[ｉ]は、１垂直走査期間Ｆの周期を有するパルス信号であり、１垂直走査期間Ｆのうち水平走査期間Ｈ［ｉ］においてハイレベルとなり、１垂直走査期間Ｆのうち水平走査期間Ｈ［ｉ］以外の期間においてローレベルとなる。同様に、制御信号Grmp[１]〜Grmp[ｍ]の各々は、水平走査期間Ｈ［１］〜Ｈ［ｍ］において、それぞれハイレベルに設定される。
ランプ電位ＶＲは、各水平走査期間Ｈ［ｉ］の開始と同時に開始電位ＶXに設定され、各水平走査期間Ｈ［ｉ］において時間変化率ＲX2で開始電位ＶXから基準電位Ｖrefへと直線的に減少し、各水平走査期間Ｈ［ｉ］の終了時には基準電位Ｖrefに設定される。

第ｉ行のランプ波形供給用トランジスタTrmpは、制御信号Grmp[ｉ]によりオンオフが制御される。従って、制御信号Grmp[ｉ]がハイレベルとなる水平走査期間Ｈ［ｉ］では、ランプ波形供給用トランジスタTrmpがオンするため、第ｉ行のランプ給電線１４とランプ給電線６１とが電気的に接続され、ランプ電位Ｖrmp［ｉ］はランプ電位ＶＲと等しい波形となる。一方、水平走査期間Ｈ［ｉ］の終了とともに、制御信号Grmp[ｉ]はローレベルになるため、ランプ給電線１４とランプ給電線６１とが非導通となる。水平走査期間Ｈ［ｉ］の終了時には、ランプ電位ＶＲは基準電位Ｖrefとなる。従って、ランプ電位Ｖrmp［ｉ］は、水平走査期間Ｈ［ｉ］の終了時に基準電位Ｖrefに設定され、水平走査期間Ｈ［ｉ］の終了後も基準電位Ｖrefに保たれる。
同様に、ランプ電位Ｖrmp[１]〜Ｖrmp[ｍ]の各々は、水平走査期間Ｈ［１］〜Ｈ［ｍ］において、それぞれランプ電位ＶＲと等しい電位に設定される一方、それ以外の期間では基準電位Ｖrefに設定される。

このように第２実施形態に係る電気光学装置１００ａでは、画素回路Ｕａの各々が電源切替用のトランジスタTHおよびTLを備える代わりに、電位生成回路２５ａが、各給電線４１ａに対応するようにトランジスタTHおよびTLを備える構成を有している。従って、電気光学装置１００ａは、画素回路Ｕａの小型化が可能となる。また、画素の開口率を向上させることができる。
また、電気光学装置１００ａは、画素回路Ｕａの各々がトランジスタTHおよびTL有する代わりに、電位生成回路２５ａにおいて、各行に１個ずつトランジスタTHおよびTLを有する構成である。仮に、画素回路の各々がトランジスタTHおよびTLを有する場合、トランジスタTHおよびTLは、合計で２×ｍ×９ｎ個必要になる。これに対して、電気光学装置１００ａでは、電位生成回路２５ａが各行毎にトランジスタTHおよびTLを備えるため、トランジスタTHおよびTLは合計で２×ｍ個あれば良く、トランジスタの数を大幅に低減することが可能となる。
このように、第２実施形態に係る電気光学装置１００ａは、装置の小型化、低コスト化、および表示の高精細化が可能となる、という利点を有する。

また、電気光学装置１００ａは、給電線４１、給電線４３、制御線１２２、および制御線１２４の合計４ｍ本の配線の代わりに、給電線４１ａのｍ本の配線を備える構成を有する。従って、第２実施形態に係る電気光学装置１００ａは、配線数を大幅に低減することが可能であり、装置の小型化、低コスト化、および表示の高精細化が可能となる、という利点を有する。

＜Ｃ：変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。

（１）変形例１
上述の実施形態では、セット期間PSにおいて、駆動回路２０は、第ｉ行のランプ給電線１４に出力するランプ電位Ｖrmp[ｉ]を経時的に変化させることで（つまり第２容量素子C2の電荷量を経時的に変化させることで）、セット電流Ｉsを生成しているが、これに限らず、第２容量素子C2およびランプ給電線１４の代わりに、セット電流Ｉsを生成するための定電流源が設けられる態様であってもよい。要するに、各画素回路Ｕは、セット電流Ｉsを生成するための電流生成手段を備えていればよい。

（２）変形例２
上述の各実施形態では、ランプ給電線１４に出力される電位は、一定の時間変化率ＲXで直線的に減少しているが、これに限らず、ランプ給電線１４に出力される電位の変化の態様は任意である。例えばランプ給電線１４に出力される電位の波形が曲線状であってもよい。要するに、ランプ給電線１４に出力される電位は、セット電流Ｉsが駆動トランジスタTDRを流れるように、経時的に変化するものであればよい。

（３）変形例３
上述の各実施形態では、初期化期間ＰRSにおいて、駆動回路２０はランプ給電線１４に出力するランプ電位Ｖrmp[ｉ]を時間変化率ＲXで直線的に減少させているが、これに限らず、初期化期間ＰRSにおけるランプ給電線１４の電位は任意である。例えば、初期化期間ＰRSにおいて、駆動回路２０は、ランプ給電線１４に出力する電位を所定の大きさの電位に固定することもできる。

（４）変形例４
発光素子Eは、ＯＬＥＤ素子であってもよいし、無機発光ダイオードやＬＥＤ（Light Emitting Diode）であってもよい。要は、電気エネルギーの供給（電界の印加や電流の供給）に応じて発光する総ての素子を本発明の発光素子として利用できる。

（５）変形例５
上述した実施形態では、電源切替用のトランジスタTHおよびTLはともにＮチャネル型トランジスタで構成されたが、電源切替用のトランジスタTLまたはTHの一方をＰチャネル型のトランジスタで構成しても良い。
例えば、電源切替用のトランジスタTLをＰチャネル型のトランジスタで構成する場合、電源切替用のトランジスタTHおよびTLは、ともに制御信号GVH[ｉ]によりオンオフ制御が可能となり、パルス生成回路２５１において生成する制御信号を少なくすることができる。

（６）変形例６
上述した第１実施形態では、ランプ波形を電位生成回路２５で生成していたが、本発明はこれに限定されるものではなく、第２実施形態と同様に電位生成回路２５の外部で生成してもよい。また、第２実施形態では、電位VEL[１]〜VEL[ｍ]を電位生成回路２５ａで生成したが、本発明はこれに限定されるものではなく、これらを走査線駆動回路２１ａで生成してもよい。

＜Ｄ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。図１７は、以上に説明した実施形態に係る電気光学装置１００を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての電気光学装置１００と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この電気光学装置１００は発光素子EにＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。

図１８に、以上に説明した実施形態に係る電気光学装置１００を表示装置として採用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。

図１９に、以上に説明した実施形態に係る電気光学装置１００を表示装置として採用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに電気光学装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１０に表示される。

なお、本発明に係る電気光学装置が適用される電子機器としては、図１７から図１９に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。

１０……素子部、１２……配線群、１４……給電線、１６……データ線、１８……信号線、２０……駆動回路、２１……走査線駆動回路、２３……データ線駆動回路、２５……電位生成回路、３０……制御回路、４１，４３，４５……給電線、４７……初期化線、５０……データ線初期化部、１００……電気光学装置、６０……ランプ波形生成回路、７０……電源回路、Ｂ……ブロック、Ｃ１……第１容量素子、Ｃ２……第２容量素子、Ｅ……発光素子、GINI……初期化信号、GVH，GVL……制御信号、GWR……走査信号、MP……選択部、ＮＤ……ノード、SEL……選択信号、SW……スイッチ、TDR……駆動トランジスタ、TSL……選択トランジスタ、TIN……初期化用トランジスタ、Ｖrmp……ランプ電位、Ｕ……画素回路。

Claims (6)

1. 第１のデータ線及び第２のデータ線と走査線との各交差に対応して配置される第１の画素回路及び第２の画素回路と、
   信号線と、
   前記第１のデータ線と前記第２のデータ線と前記信号線との導通および非導通を切り替える選択部と、
   前記第１の画素回路及び前記第２の画素回路を駆動する駆動回路と、を備え、
   前記第１の画素回路及び前記第２の画素回路の各々は、
   オン状態に設定されると、前記第１のデータ線の電位又は前記第２のデータ線の電位を前記第１の画素回路又は前記第２の画素回路内に書き込む選択トランジスタと、
   発光素子と、
   高位側電源線と低位側電源線との間の経路において、前記発光素子と直列に接続される駆動トランジスタと、
   前記駆動トランジスタのゲートとソースとの間に介在する第１容量素子と、
   前記高位側電源線から、前記駆動トランジスタ、および、前記駆動トランジスタと前記発光素子との間に介在するノードを通って、前記発光素子へ至る経路とは別の経路へ分岐して流れるセット電流を生成する電流生成手段と、を備え、
   前記駆動回路は、
   第１の期間では、前記選択トランジスタをオフ状態に設定するとともに、第１のデータ電位を前記信号線に出力し、
   前記第１の期間の後の第２の期間では、前記選択トランジスタをオフ状態に設定するとともに、第２のデータ電位を前記信号線に供給し、
   書込期間においては、前記選択トランジスタをオン状態に設定し、
   前記選択部は、
   前記第１の期間では、前記第１のデータ線及び前記第２のデータ線を前記信号線に導通させ、
   前記第２の期間では、前記第２のデータ線を前記信号線に導通させ、
   前記第１の期間、前記第２の期間および前記書込期間では、前記駆動トランジスタに前記セット電流が流れるように前記電流生成手段を制御し、前記書込期間の終点における前記第１容量素子の両端間の電圧を前記駆動トランジスタの特性が反映された値に設定する、
   ことを特徴とする電気光学装置。
2. 前記駆動回路は、
   前記第１の期間よりも前のセット期間においては、前記第１のデータ線の電位及び前記第２のデータ線の電位を初期化電位に設定し、前記選択トランジスタをオン状態に設定することで、前記駆動トランジスタのゲートの電位を前記初期化電位に設定する一方、一定の大きさの前記セット電流が前記駆動トランジスタを流れるように前記電流生成手段を制御することで、前記第１容量素子の両端間の電圧を、当該セット電流が前記駆動トランジスタを流れるのに必要な値に設定する、
   ことを特徴とする請求項１に記載の電気光学装置。
3. 前記電流生成手段は、第１電極と第２電極とを含む第２容量素子と、給電線と
   を備え、
   前記第１電極は前記ノードに接続される一方、前記第２電極は前記給電線に接続され、
   前記駆動回路は、
   前記セット期間の開始から前記書込期間の終了までは、前記給電線に出力する電位を経時的に変化させる、
   ことを特徴とする請求項２に記載の電気光学装置。
4. 前記セット期間の開始から前記書込期間の終了までは、前記給電線に出力される電位は直線的に変化する、
   ことを特徴とする請求項３に記載の電気光学装置。
5. 請求項１から請求項４の何れかに記載の電気光学装置を具備する電子機器。
6. 第１のデータ線及び第２のデータ線と走査線との各交差に対応して配置される第１の画素回路及び第２の画素回路と、信号線と、を備え、前記第１の画素回路及び前記第２の画素回路の各々は、オン状態に設定されると、前記第１のデータ線の電位又は前記第２のデータ線の電位を前記第１の画素回路又は前記第２の画素回路内に書き込む選択トランジスタと、発光素子と、高位側電源線と低位側電源線との間の経路において、前記発光素子と直列に接続される駆動トランジスタと、前記駆動トランジスタのゲートとソースとの間に介在する第１容量素子と、前記高位側電源線から、前記駆動トランジスタ、および、前記駆動トランジスタと前記発光素子との間に介在するノードを通って、前記発光素子へ至る経路とは別の経路へ分岐して流れるセット電流を生成する電流生成手段と、を具備する電気光学装置を駆動する方法であって、
   第１の期間では、前記選択トランジスタをオフ状態に設定するとともに、第１のデータ電位を前記信号線に出力し、前記第１のデータ線及び前記第２のデータ線を前記信号線に導通させ、
   第２の期間では、前記選択トランジスタをオフ状態に設定するとともに、第２のデータ電位を前記信号線に出力し、前記第２のデータ線を前記信号線に導通させ、
   書込期間においては、前記選択トランジスタをオン状態に設定し、
   前記第１の期間、前記第２の期間および前記書込期間では、前記駆動トランジスタに前記セット電流が流れるように前記電流生成手段を制御し、前記書込期間の終点における前記第１容量素子の両端間の電圧を前記駆動トランジスタの特性が反映された値に設定する、
   ことを特徴とする電気光学装置の駆動方法。

Images