JP2010286541A - 発光装置、電子機器、および発光装置の駆動方法 - Google Patents

発光装置、電子機器、および発光装置の駆動方法 Download PDF

Info

Publication number
JP2010286541A
JP2010286541A JP2009138217A JP2009138217A JP2010286541A JP 2010286541 A JP2010286541 A JP 2010286541A JP 2009138217 A JP2009138217 A JP 2009138217A JP 2009138217 A JP2009138217 A JP 2009138217A JP 2010286541 A JP2010286541 A JP 2010286541A
Authority
JP
Japan
Prior art keywords
period
potential
gate
light emitting
driving transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009138217A
Other languages
English (en)
Inventor
Hitoshi Ota
人嗣 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009138217A priority Critical patent/JP2010286541A/ja
Publication of JP2010286541A publication Critical patent/JP2010286541A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】複数の階調について駆動電流の誤差を抑制する。
【解決手段】画素回路PXは、発光素子Eおよび駆動トランジスタTDRと、電極e1および電極e2を有する容量C2とを含む。電極e2は駆動トランジスタTDRのゲートに接続される。駆動回路20は、指定階調に応じた階調電位VDATAを信号線14から駆動トランジスタTDRのゲートに供給し、第1期間P1にて、階調電位VDATAの供給により導通した駆動トランジスタTDRに電流を流すことで駆動トランジスタTDRのソースの電位VSを増加させ、第2期間P2にて、ゲートに対する階調電位VDATAの供給を停止し、信号線14から電極e1に階調電位VDATAを供給して当該電極e1の電位を変化させることで駆動トランジスタTDRのゲート−ソース間の電圧VGSを増加させる。第2期間P2にて設定された電圧VGSに応じた駆動電流IDRが発光素子Eに供給される。
【選択図】図2

Description

本発明は、有機EL(Electroluminescence)素子などの発光素子を駆動する技術に関する。
発光素子に供給される駆動電流の電流量を駆動トランジスタが制御する発光装置においては、駆動トランジスタの電気的な特性の誤差(目標値からの相違や各素子間のバラツキ)が問題となる。特許文献1には、駆動トランジスタのゲート−ソース間に介在する容量の両端間の電圧を、駆動トランジスタの閾値電圧に設定してから指定階調に応じた電圧に変化させることで、駆動トランジスタの閾値電圧や移動度の誤差(ひいては駆動電流の電流量の誤差)を補償する技術が開示されている。
特開2007−310311号公報
しかし、駆動トランジスタの特性に起因した駆動電流の誤差が特許文献1の技術のもとで有効に補償されるのは特定の階調が指定された場合に限定され、階調によっては駆動電流の誤差を有効に補償できない場合がある。以上の事情を考慮して、本発明は、駆動トランジスタの特性に起因した駆動電流の誤差を複数の階調について抑制することを目的とする。
以上の課題を解決するために、本発明のひとつの態様に係る発光装置は、画素回路と駆動回路とを具備し、画素回路は、駆動電流の供給で発光する発光素子と、発光素子に直列に接続された駆動トランジスタと、第1電極と駆動トランジスタのゲートに接続された第2電極とを有する容量(例えば各実施形態の容量C2)とを含み、駆動回路は、指定階調に応じた階調電位を信号線から駆動トランジスタのゲートに供給し、第1期間(例えば各実施形態の第1期間P1)において、階調電位の供給により導通した駆動トランジスタに電流を流すことで駆動トランジスタのソースの電位を増加させ、第1期間の経過後の第2期間(例えば各実施形態の第2期間P2)において、駆動トランジスタのゲートに対する階調電位の供給を停止し、信号線から第1電極に階調電位を供給して当該第1電極の電位を変化させることで駆動トランジスタのゲート−ソース間の電圧を増加させ、第2期間にて設定された駆動トランジスタのゲート−ソース間の電圧に応じた駆動電流を発光素子に供給する。
以上の構成においては、第1期間にて駆動トランジスタに電流を流すことで当該駆動トランジスタの移動度がゲート−ソース間の電圧に反映される。すなわち、駆動トランジスタの移動度に起因した駆動トランジスタの電流の誤差が補償される。しかし、第1期間の動作で電流の誤差が有効に補償されるのは特定の階調が指定された場合に限定される。すなわち、第1期間の終点における駆動トランジスタの電流の誤差は階調電位に依存する。そこで、第2期間では、駆動トランジスタのゲート−ソース間の電圧を階調電位に応じて増加させる。以上の構成によれば、第1期間の動作で電流の誤差が有効に補償される階調以外の階調についても、駆動トランジスタに流れる電流の誤差を有効に低減することが可能である。また、第2期間の動作で駆動トランジスタのゲート−ソース間の電圧が増加するから、第2期間の動作を実行しない構成と比較して、駆動電流の電流値(発光素子の輝度)が増加するという利点もある。
また、第2期間では、信号線から第1電極に階調電位を供給することで駆動トランジスタのゲート−ソース間の電圧を増加させるから、例えば、信号線から駆動トランジスタのゲートに供給される電位を変化させることで駆動トランジスタのゲート−ソース間の電圧を増加させる構成と比較して、信号線の電位を設定する動作が簡素化される(信号線に信号を供給する回路に要求される動作の速度が低減される)という利点もある。
本発明の好適な態様において、画素回路は、基準電位が供給される給電線と第1電極との間に配置された第1スイッチ(例えば各実施形態のスイッチR1)と、信号線と第1電極との間に配置された第2スイッチ(例えば各実施形態のスイッチR2)とを含み、駆動回路は、第1期間において第1スイッチをオン状態に制御するとともに第2スイッチをオフ状態に制御し、第2期間において第1スイッチをオフ状態に制御するとともに第2スイッチをオン状態に制御する。以上の構成によれば、第1期間では第1スイッチを介して第1電極に基準電位が供給され、第2期間では第2スイッチを介して第1電極に階調電位が供給される。したがって、第2期間にける駆動トランジスタのゲート−ソース間の電圧の増加量を基準電位に応じて調整できるという利点がある。
本発明の好適な態様において、画素回路は、駆動トランジスタのゲートと信号線との間に配置された選択スイッチを含み、駆動回路は、選択スイッチと第1スイッチとを共通の走査信号で制御する。以上の態様においては、選択スイッチと第1スイッチとが共通の走査信号で制御されるから、選択スイッチと第1スイッチとの制御に別個の信号を利用する構成と比較して配線数が削減されるという利点がある。
本発明の好適な態様において、画素回路は、駆動トランジスタのゲートと給電線との間に配置された第3スイッチ(例えば各実施形態のスイッチR3)を含み、駆動回路は、駆動トランジスタのゲートに対する階調電位の供給前の初期化期間において第3スイッチをオン状態に制御する。以上の態様においては、駆動トランジスタのゲートの電位が初期化期間にて初期化されるから、駆動トランジスタのゲート−ソース間の電圧を高精度に設定することが可能である。また、初期化期間における駆動トランジスタのゲートの電位の設定と、第1期間における第1電極の電位の設定とに共通の基準電位が利用されるから、両者の設定に別個の電位を使用する構成と比較して配線数や電位数が削減されるという利点がある。
本発明の好適な態様において、画素回路は、駆動電流の経路上に配置された発光制御スイッチを含み、駆動回路は、第1期間において発光制御スイッチをオン状態に制御し、第2期間において発光制御スイッチをオフ状態に制御し、第2期間の経過後に発光制御スイッチをオン状態に制御する。以上の態様においては、第2期間にて発光制御スイッチがオフ状態に制御される(駆動トランジスタの電流が遮断される)から、第1電極ので電位の変化に応じて駆動トランジスタのゲート−ソース間の電圧を高精度に設定できるという利点がある。
以上の各態様に係る発光装置は様々な電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置(光ヘッド)としても本発明の発光装置は利用され得る。
本発明は、発光装置を駆動する方法としても特定される。本発明のひとつの態様に係る駆動方法は、駆動電流の供給で発光する発光素子と、発光素子に直列に接続された駆動トランジスタと、第1電極と駆動トランジスタのゲートに接続された第2電極とを有する容量とを含む画素回路を具備する発光装置の駆動方法であって、指定階調に応じた階調電位を信号線から駆動トランジスタのゲートに供給し、第1期間において、階調電位の供給により導通した駆動トランジスタに電流を流すことで駆動トランジスタのソースの電位を増加させ、第1期間の経過後の第2期間において、駆動トランジスタのゲートに対する階調電位の供給を停止し、信号線から第1電極に階調電位を供給して当該第1電極の電位を変化させることで駆動トランジスタのゲート−ソース間の電圧を増加させ、第2期間にて設定された駆動トランジスタのゲート−ソース間の電圧に応じた駆動電流を発光素子に供給する。以上の駆動方法によれば、本発明に係る発光装置と同様の作用および効果が実現される。
本発明の第1実施形態に係る発光装置のブロック図である。 画素回路の回路図である。 発光装置の動作のタイミングチャートである。 初期化期間における画素回路の状態を示す回路図である。 第1補償期間における画素回路の状態を示す回路図である。 書込期間における画素回路の状態を示す回路図である。 第2補償期間のうちの第1期間における画素回路の状態を示す回路図である。 第2補償期間のうちの第2期間における画素回路の状態を示す回路図である。 駆動期間における画素回路の状態を示す回路図である。 階調電位と駆動トランジスタの電流との関係を示すグラフである。 第1実施形態の効果を説明するためのグラフである。 第1実施形態の効果を説明するためのグラフである。 第2実施形態における画素回路の回路図である。 第3実施形態における画素回路の回路図である。 第3実施形態の動作のタイミングチャートである。 変形例に係る画素回路の部分的な回路図である。 電子機器(パーソナルコンピュータ)の斜視図である。 電子機器(携帯電話機)の斜視図である。 電子機器(携帯情報端末)の斜視図である。
<A:第1実施形態>
図1は、本発明の第1実施形態に係る発光装置100のブロック図である。発光装置100は、画像を表示する表示体として電子機器に搭載される。図1に示すように、発光装置100は、複数の画素回路PXが配列された素子部(表示領域)10と、各画素回路PXの駆動で素子部10に画像を表示する駆動回路20とを具備する。駆動回路20は、走査線駆動回路22と信号線駆動回路24と電位生成回路26とを含んで構成される。図1に示すように、電位生成回路26は、複数の電位(VDD,VSS,VREF,VRS1,VRS2)を生成して各画素回路PXに供給する。なお、駆動回路20は、複数の集積回路(チップ)で構成され得る。
素子部10には、X方向に延在するM組の配線群12と、X方向に交差するY方向に延在するN本の信号線(データ線)14とが形成される(M,Nは自然数)。複数の画素回路PXは、各配線群12と各信号線14との交差に対応して縦M行×横N列の行列状に配列される。
図2は、各画素回路PXの回路図である。図2においては、第m行(m=1〜M)の第n列(n=1〜N)に位置する1個の画素回路PXが代表的に図示されている。図2に示すように、画素回路PXは、発光素子Eと駆動トランジスタTDRと容量C1と容量C2と複数のスイッチ(QEL,QWR,R1〜R4)とを含んで構成される。図1において1本の直線として図示された配線群12は、図2に示すように、走査線122と発光制御線124と複数の制御線(132,134,136,138)とを含んで構成される。
発光素子Eは、電位線31と電位線33とを結ぶ経路上に配置され、駆動電流IDRの電流値に応じた輝度で発光する。例えば、有機EL材料の発光層を陽極と陰極との間に介在させた有機EL素子が発光素子Eとして好適に採用される。電位線31には電位生成回路26から高位側電位VDDが供給され、高位側電位VDDよりも低い低位側電位VSSが電位生成回路26から電位線33に供給される。発光素子Eの陰極は電位線33に接続される。図2に示すように、発光素子Eには容量C0(容量値cp0)が付随する。
駆動トランジスタTDRは、電位線31と電位線33とを結ぶ経路上で発光素子Eに対して直列に接続されたNチャネル型のトランジスタ(例えば薄膜トランジスタ)である。駆動トランジスタTDRは、自身のゲートの電位VGとソースの電位VSとの差分の電圧VGS(VGS=VG−VS)に応じた電流値の駆動電流IDRを生成する。駆動トランジスタTDRのソースが発光素子Eの陽極に接続される。
駆動トランジスタTDRのゲートと第n列の信号線14との間には選択スイッチQWRが介在する。第m行の各画素回路PXにおける選択スイッチQWRのゲートは第m行の走査線122に接続される。また、駆動トランジスタTDRのドレインと電位線31との間には発光制御スイッチQELが介在する。発光制御スイッチQELは、駆動トランジスタTDRに電流(例えば駆動電流IDR)を流すか否かを制御するPチャネル型のトランジスタである。第m行の各画素回路PXにおける発光制御スイッチQELのゲートは第m行の発光制御線124に接続される。
駆動トランジスタTDRのゲートとソース(発光素子Eの陽極)との間には容量C1(容量値cp1)が介在する。また、駆動トランジスタTDRのソースと給電線39との間にはスイッチR4が介在する。給電線39には電位生成回路26から初期化電位VRS2が供給される。第m行の各画素回路PXにおけるスイッチR4のゲートは第m行の制御線138に接続される。
容量C2(容量値cp2)は、電極e1と電極e2との間に誘電体(図示略)を介在させた容量素子である。電極e2は駆動トランジスタTDRのゲートに接続される。電極e1と給電線35との間にはスイッチR1が介在する。給電線35には電位生成回路26から基準電位VREFが供給される。第m行の各画素回路PXにおけるスイッチR1のゲートは第m行の制御線132に接続される。
電極e1と第n列の信号線14との間にはスイッチR2が介在する。第m行の各画素回路PXにおけるスイッチR2のゲートは第m行の制御線134に接続される。また、駆動トランジスタTDRのゲート(電極e2)と給電線37との間にはスイッチR3が介在する。給電線37には電位生成回路26から初期化電位VRS1が供給される。第m行の各画素回路PXにおけるスイッチR3のゲートは第m行の制御線136に接続される。
図1の走査線駆動回路22は、複数の画素回路PXを行単位で順次に走査(選択)するための走査信号GWR[1]〜GWR[M]を生成して各走査線122に出力する。図3に示すように、第m行の走査線122に出力される走査信号GWR[m]は、各垂直走査期間における第m番目の水平走査期間H[m]内にてハイレベルに設定される。また、走査線駆動回路22は、発光制御信号GEL[1]〜GEL[M]と制御信号GA[1]〜GA[M]と制御信号GB[1]〜GB[M]と制御信号GC[1]〜GC[M]と制御信号GD[1]〜GD[M]とを生成して出力する。図2に示すように、発光制御信号GEL[m]は第m行の発光制御線124に供給される。また、制御信号GA[m]は第m行の制御線132に供給され、制御信号GB[m]は第m行の制御線134に供給され、制御信号GC[m]は第m行の制御線136に供給され、制御信号GD[m]は第m行の制御線138に供給される。
図1の信号線駆動回路24は、各画素回路PXに指定された階調(指定階調)に応じた階調電位(データ信号)VDATAを生成して各信号線14に出力する。水平走査期間H[m]内に第n列の信号線14に供給される階調電位VDATA(図3参照)は、第m行の第n列に位置する画素回路PXの指定階調に応じた電位に設定される。各画素回路PXの指定階調は、外部装置(図示略)から供給される画像信号で指示される。
図3に示すように、水平走査期間H[m]の開始前には初期化期間PRSと第1補償期間PCaとが設定される。駆動トランジスタTDRのゲート−ソース間の電圧VGSは、初期化期間PRSにて所定の電圧に初期化され、初期化期間PRSの経過後の第1補償期間PCaにて駆動トランジスタTDRの閾値電圧VTHに漸近する。図3に示すように、水平走査期間H[m]は、書込期間PWRと第2補償期間PCbとを含んで構成される。駆動トランジスタTDRの電圧VGSは、書込期間PWRにて階調電位VDATA(指定階調)に応じた電圧VGS0に設定され、第2補償期間PCbにて駆動トランジスタTDRの移動度μに応じた電圧VGS2に設定される。第2補償期間PCbは、第1期間P1と第2期間P2とに区分される。また、水平走査期間H[m]の経過後の発光期間PDRでは、駆動トランジスタTDRの電圧VGS(VGS2)に応じた駆動電流IDRが発光素子Eに供給される。第m行の第n列に位置する画素回路PXに着目して各期間での具体的な動作を以下に説明する。
(1)初期化期間PRS(図4)
図3および図4に示すように、初期化期間PRSにおいては、制御信号GC[m]と制御信号GD[m]と発光制御信号GEL[m]とがハイレベルに設定され、走査信号GWR[m]と制御信号GA[m]と制御信号GB[m]とがローレベルに設定される。すなわち、図4に示すように、スイッチR3とスイッチR4とがオン状態に制御され、選択スイッチQWRとスイッチR1とスイッチR2と発光制御スイッチQELとがオフ状態に制御される。したがって、駆動トランジスタTDRのゲートの電位VGはスイッチR3を介して給電線37の初期化電位VRS1に設定され、駆動トランジスタTDRのソースの電位VSはスイッチR4を介して給電線39の初期化電位VRS2に設定される。以上のように、駆動トランジスタTDRの電圧VGSは、初期化電位VRS1と初期化電位VRS2との差分(VRS1−VRS2)に初期化される。
初期化電位VRS1および初期化電位VRS2は、以下の数式(1)のように両者の差分(電圧VGS)が駆動トランジスタTDRの閾値電圧VTHを上回り、かつ、数式(2)のように発光素子Eの両端間の電圧(VRS2−VSS)が発光素子Eの閾値電圧VTH_Eを下回るように設定される。したがって、初期化期間PRSでは、駆動トランジスタTDRがオン状態に制御されるとともに発光素子Eがオフ状態(非発光状態)に制御される。
VRS1−VRS2>VTH ……(1)
VRS2−VSS<VTH_E ……(2)
(2)第1補償期間PCa(図5)
図3および図5に示すように、第1補償期間PCaにおいては、制御信号GD[m]および発光制御信号GEL[m]がローレベルに変化する。したがって、図5に示すように、初期化期間PRSの状態から、スイッチR4がオフ状態に遷移する(すなわち、駆動トランジスタTDRのソースに対する初期化電位VRS2の供給が停止する)とともに発光制御スイッチQELがオン状態に遷移する。駆動トランジスタTDRは初期化期間PRSにてオン状態に遷移しているから、第1補償期間PCaでは、電位線31から発光制御スイッチQELを経由した電流IDSが駆動トランジスタTDRのドレイン−ソース間に流れる。
駆動トランジスタTDRに電流IDSが流れることで容量C0および容量C1に電荷が充電される。したがって、図3に示すように駆動トランジスタTDRのソースの電位VSは経時的に上昇する。駆動トランジスタTDRのゲートの電位VGは初期化期間PRSから引続き初期化電位VRS1に維持されるから、駆動トランジスタTDRのゲート−ソース間の電圧VGSは、第1補償期間PCa内において徐々に低下して閾値電圧VTHに漸近する。第1補償期間PCaの時間長は、駆動トランジスタTDRの電圧VGSが第1補償期間PCaの終点にて閾値電圧VTHに充分に接近する(理想的には合致する)ように設定される。したがって、駆動トランジスタTDRは、第1補償期間PCaの終点で殆どオフ状態となる。
図3に示すように、発光制御信号GEL[m]がハイレベルに変化して発光制御スイッチQELがオフ状態に遷移する(電流IDSが遮断される)ことで第1補償期間PCaが終了する。また、書込期間PWRの開始前(図3では第1補償期間PCaの終点)に、制御信号GC[m]がローレベルに変化することでスイッチR3がオフ状態に遷移する。すなわち、駆動トランジスタTDRのゲートに対する初期化電位VRS1の供給が停止する。
(3)書込期間PWR(図6)
図3に示すように、第1補償期間PCaの経過後の水平走査期間H[m](書込期間PWRおよび第2補償期間PCb)では、信号線14の電位が、第m行の第n列に位置する画素回路PXの指定階調に応じた階調電位VDATAに維持される。他方、図3および図6に示すように、書込期間PWRでは、走査信号GWR[m]がハイレベルに変化することで選択スイッチQWRがオン状態に遷移する。したがって、駆動トランジスタTDRのゲートの電位VGは、第1補償期間PCaにて供給されていた初期化電位VRS1から信号線14の階調電位VDATAに変化する。容量C1を介して駆動トランジスタTDRのゲートに結合するソースは書込期間PWRにて電気的なフローティング状態にあるから、図3に示すように、駆動トランジスタTDRのソースの電位VSは、ゲートの電位VGに連動して変化(上昇)する。書込期間PWRにおける電位VSの変化量は、電位VGの変化量ΔV0(ΔV0=VDATA−VRS1)を容量C0と容量C1との容量比に応じて分割した電圧(ΔV0・cp1/(cp0+cp1))に相当する。したがって、駆動トランジスタTDRの電圧VGSは、書込期間PWRにて以下の数式(3)の電圧VGS0に設定される。
VGS0=VTH+ΔV0・cp0/(cp0+cp1)
=VTH+k・ΔV0 ……(3) (k=cp0/(cp0+cp1))
以上の説明から理解されるように電位VSの変化量は電位VGの変化量を下回るから、階調電位VDATAの供給後における駆動トランジスタTDRの電圧VGSは、第1補償期間PCaでの設定後の電圧(閾値電圧VTH)を上回る。したがって、駆動トランジスタTDRはオン状態となる。ただし、書込期間PWR内では発光制御スイッチQELがオフ状態を維持するから、駆動トランジスタTDRに電流IDSは流れない。
また、図3および図6に示すように、書込期間PWRでは、制御信号GA[m]がハイレベルに変化することでスイッチR1がオン状態に遷移する。すなわち、容量C2の電極e1と給電線35とが導通する。したがって、図3および図6に示すように、電極e1の電位VCは給電線35の基準電位VREFに設定される。
(3a)第2補償期間PCb(第1期間P1)
第2補償期間PCbの第1期間P1では、図3および図7に示すように、書込期間PWRの状態から、発光制御信号GEL[m]がローレベルに変化することで発光制御スイッチQELがオン状態に遷移する。駆動トランジスタTDRは書込期間PWRにてオン状態に遷移しているから、第1期間P1では、第1補償期間PCaと同様に、駆動トランジスタTDRのドレイン−ソース間に電流IDSが流れる。したがって、電流IDSによる容量C0および容量C1の充電とともに駆動トランジスタTDRのソースの電位VS(容量C0の両端間の電圧)は徐々に上昇する。
他方、選択スイッチQWRは第1期間P1でもオン状態に設定されるから、駆動トランジスタTDRのゲートの電位VGは、書込期間PWRから引続き信号線14の階調電位VDATAに維持される。したがって、駆動トランジスタTDRのゲート−ソース間の電圧VGSは、書込期間PWRでの設定後の電圧VGS0から、電流IDSによる電位VSの増加とともに低下する。
発光制御信号GEL[m]がハイレベルに変化して発光制御スイッチQELがオフ状態に遷移する(電流IDSが遮断される)ことで第1期間P1が終了する。図3に示すように、第1期間P1の終点では、駆動トランジスタTDRの電圧VGSは、数式(3)の電圧VGS0と比較して電圧ΔV1だけ低い数式(4)の電圧VGS1に設定される。電圧ΔV1は、第1期間P1内での電位VSの増加量に相当する。電圧ΔV1(第1期間P1における電圧VGSの変化量)は、駆動トランジスタTDRの移動度μに依存する。すなわち、駆動トランジスタTDRの移動度μが大きいほど電圧ΔV1は増加する。
VGS1=VGS0−ΔV1
=VTH+k・ΔV0−ΔV1
=VTH+VA ……(4) (VA=k・ΔV0−ΔV1)
(3b)第2補償期間PCb(第2期間P2)
第2補償期間PCbの第2期間P2では、図3および図8に示すように、走査信号GWR[m]および制御信号GA[m]がローレベルに変化することで選択スイッチQWRとスイッチR1とがオフ状態に遷移する。したがって、駆動トランジスタTDRのゲートに対する階調電位VDATAの供給と、容量C2の電極e1に対する基準電位VREFの供給とが停止する。
そして、第2期間P2では、図8に示すように、制御信号GB[m]がハイレベルに設定されることでスイッチR2がオン状態に遷移する。すなわち、容量C2の電極e1の接続先が給電線35から信号線14に変化する。したがって、電極e1の電位VCは、図3に示すように、第1期間P1で供給されていた基準電位VREFから信号線14の階調電位VDATAに変化する。他方、選択スイッチQWRとスイッチR3とがオフ状態に設定されることで電極e2は電気的なフローティング状態にあるから、図3に示すように、駆動トランジスタTDRのゲート(電極e2)の電位VGは、電極e1の電位VCに連動して変化(上昇)する。
第2期間P2における電位VGの変化量(以下「オフセット電圧」という)VOFは、以下の数式(5)に示すように、電位VCの変化量ΔV2(ΔV2=VDATA−VREF)を、容量C0および容量C1の合成容量(容量値cp)と容量C2との容量比に応じて分割した電圧に相当する。
VOF=ΔV2・cp2/(cp+cp2) ……(5)
他方、駆動トランジスタTDRのソースは第2期間P2にて電気的なフローティング状態にあるから、駆動トランジスタTDRのソースの電位VSは、図3に示すように電位VGに連動して変化(上昇)する。第2期間P2での電位VSの変化量は、ゲートの電位VGの変化量(オフセット電圧VOF)を容量C0と容量C1との容量比に応じて分割した電圧(VOF・cp1/(cp0+cp1))に相当する。したがって、駆動トランジスタTDRの電圧VGSは、第2期間P2にて以下の数式(6)の電圧VGS2に設定される。
VGS2=VTH+VA+k・VOF
=VTH+VA+VB ……(6) (VB=k・VOF)
数式(6)に示すように、第2期間P2での設定後の電圧VGS2は、第1期間P1での電圧VGS1を変化量VBだけ変化(増加)させた電圧に相当する。第2期間P2における電位VSの変化量は電位VGの変化量VOFを下回る(VB>0)から、第2期間P2で設定された電圧VGS2は、第1期間P1での電圧VGS1を上回る。図3に示すように、制御信号GB[m]がローレベルに変化してスイッチR2がオフ状態に遷移する(電極e1に対する階調電位VDATAの供給が停止する)ことで第2期間P2が終了する。
(4)発光期間PDR
発光期間PDRでは、図3および図9に示すように、発光制御信号GEL[m]がローレベルに設定されることで発光制御スイッチQELがオン状態に遷移する。したがって、駆動トランジスタTDRのドレイン−ソース間に電流IDSが流れ、電流IDSにより容量C0および容量C1が充電されることで駆動トランジスタTDRのソースの電位VSが上昇する。選択スイッチQWRおよびスイッチR3がオフ状態に維持されることで駆動トランジスタTDRのゲートは電気的なフローティング状態にあるから、図3に示すように、駆動トランジスタTDRの電圧VGSが第2期間P2の終点での電圧VGS2に維持されたまま、容量C0の両端間の電圧(駆動トランジスタTDRのソースの電位VS)が経時的に増加する(ブートストラップ動作)。
そして、容量C0の両端間の電圧が発光素子Eの閾値電圧VTH_Eに到達すると、駆動トランジスタTDRの電圧VGS(VGS2)に応じた電流値の電流IDSが駆動電流IDRとして発光素子Eを流れる。以上のように、駆動電流IDRは、階調電位VDATAを反映した電圧VGS2に応じた電流値に設定されるから、発光素子Eは階調電位VDATAに応じた輝度で発光する。発光素子Eの発光は、第m行の次回の初期化期間PRSの始点にて発光制御信号GEL[m]がハイレベルに変化するまで継続する。
次に、第2期間P2にて駆動トランジスタTDRのゲート−ソース間の電圧VGSを変化量VBだけ増加させる動作(数式(6))による効果を説明する。なお、以下では、第2期間P2を省略した構成(以下「対比例1」という)を第1実施形態との対比のために例示する。対比例1では、第1期間P1にて設定された電圧VGS1が発光期間PDRでも維持されて駆動電流IDRの電流値の設定に適用される。
図10の部分(A)は、第1期間P1における電流IDS(縦軸)の経時的な変化を示すグラフである。駆動トランジスタTDR_Aおよび駆動トランジスタTDR_Bに流れる電流IDSの変化が、階調電位VDATAを変化させた複数の場合について図示されている(VDATA_1<VDATA_2<VDATA_3)。駆動トランジスタTDR_Aの移動度μは駆動トランジスタTDR_Bの移動度μよりも高い。また、図10の部分(A)の横軸には、第1期間P1の時間が併記されている。第1期間P1では駆動トランジスタTDRの電圧VGSが徐々に低下するから、図10の部分(A)に示すようにドレイン−ソース間の電流IDSは経時的に減少する。
図10の部分(A)から理解されるように、移動度μが高いほど第1期間P1内での電流IDSの時間的な変化率(変化の速度)は高い。また、電流IDSは階調電位VDATAに応じて設定されるから、第1期間P1内にて駆動トランジスタTDR_Aの電流IDSと駆動トランジスタTDR_Bの電流IDSとが合致する時点は、階調電位VDATAに応じて相違する。例えば、階調電位VDATA_1の場合には時点t1(第1期間P1の終点)にて駆動トランジスタTDR_Aの電流IDSと駆動トランジスタTDR_Bの電流IDSとが合致するのに対し、階調電位VDATA_2の場合には時点t1の到来前の時点t2にて両者が合致し、階調電位VDATA_3の場合には時点t2の到来前の時点t3にて両者が合致する。
したがって、第2期間P2を省略した対比例1のもとでは、駆動トランジスタTDRの移動度μに起因した電流IDS(駆動電流IDR)の誤差を有効に補償できるのが特定の階調の指定時に限定されるという問題がある。例えば、図10の部分(A)から理解されるように、階調電位VDATA_1に対応する階調が指定された場合には、駆動トランジスタTDR_Aと駆動トランジスタTDR_Bとの移動度μの相違に起因した電流IDSの誤差を補償することが可能である。しかし、階調電位VDATA_2や階調電位VDATA_3に対応する階調が指定された場合には、駆動トランジスタTDR_Aの電流IDSと駆動トランジスタTDR_Bの電流IDSとが第1期間P1の終点にて相違する。すなわち、移動度μの相違は有効に補償されない。図10の部分(A)に示すように、基本的には、階調電位VDATAが高いほど、第1期間P1の終点における電流IDSの電流値の相違δが大きいという傾向がある。
そこで、第1実施形態では、第1期間P1の経過後の第2期間P2において駆動トランジスタTDRの電圧VGSを変化量VBだけ増加させる(VGS1→VGS2)ことで電流IDSを増加させる。図10の部分(B)は、変化量VB(横軸)と電流IDS(縦軸)との関係を示すグラフである。変化量VBがゼロである場合の電流IDSが、第1期間P1の終点における各駆動トランジスタTDR(TDR_A,TDR_B)の電流IDS(すなわち、対比例1での駆動電流IDR)に相当する。
移動度μが高い駆動トランジスタTDRほど第1期間P1内における電流IDSの変化率が高いから、階調電位VDATAが共通するならば、移動度μが高い駆動トランジスタTDRほど第1期間P1の終点での電流IDSは小さい。他方、駆動トランジスタTDRの電圧VGSが上昇すると電流IDSは増加する。具体的には、図10の部分(B)から理解されるように、移動度μが高いほど、電圧VGSの上昇(変化量VB)に対して電流IDSが増加し易いという傾向がある。すなわち、移動度μが高い駆動トランジスタTDR_Aにおいては、第1期間P1の終点での電流IDSは駆動トランジスタTDR_Bの電流IDSを下回るが、第2期間P2にて電圧VGSを上昇させたときの電流IDSの増加量は駆動トランジスタTDR_Bの電流IDSの増加量を上回る。すなわち、第1期間P1の終点での電流IDSの相違δは、第2期間P2にて電圧VGSを増加させることで低減される。
そして、前述のように階調電位VDATAが高いほど第1期間P1の終点における電流IDSの相違δは増加するから、階調電位VDATAに応じて変化量VBを可変に設定すれば、移動度μに起因した電流IDSの相違を、複数の階調について有効に補償できることが理解される。図10の部分(B)に示すように、電圧VGSの変化量VBが大きいほど電流IDSの変化量も大きいという傾向がある。したがって、階調電位VDATAが高いほど(すなわち、第1期間P1の終点での電流IDSの相違δが大きいほど)、第2期間P2内での電圧VGSの変化量VBを大きく設定すれば、複数の階調にわたって電流IDSの誤差を低減することが可能である。例えば、図10の部分(B)に示すように、階調電位VDATA_2の場合には変化量VBを電圧VB_2に設定し、階調電位VDATA_3の場合には変化量VBを電圧VB_3に設定するといった具合である。
以上の傾向を考慮して、第1実施形態では、階調電位VDATAに応じた変化量VBだけ第2期間P2にて駆動トランジスタTDRの電圧VGSを増加させる構成を採用する。すなわち、階調電位VDATAが高いほど第2期間P2における電圧VGSの変化量VBは高い電圧に設定される。したがって、第1実施形態によれば、駆動トランジスタTDRの移動度μに起因した駆動電流IDRの誤差を複数の階調にわたって有効に補償できるという利点がある。
図11は、駆動トランジスタTDRの移動度μの誤差が±20%である場合に、駆動電流IDRの目標値(横軸)と実際の駆動電流IDRの誤差(ばらつき)とを実測した結果を対比例1と第1実施形態とについて示すグラフである。縦軸の誤差(%)は、実際の駆動電流IDRの電流値の最大値と最小値との相対比を示す指標値である。図11から把握されるように、第1期間P1の経過後に電圧VGSが変化しない対比例1では特定の階調(駆動電流IDR)の指定時のみに駆動電流IDRの誤差が低減されるのに対し、第2期間P2にて電圧VGSを変化量VBだけ変化させる第1実施形態によれば、階調の広い範囲にわたって駆動電流IDRの誤差が低減される。
なお、数式(5)から理解されるように、第2期間P2における電圧VGSの変化量VBの基礎となるオフセット電圧VOFは、容量C0〜C2の各々の容量値(cp0,cp1,cp2)に応じて設定される。したがって、各画素回路PXにおける駆動電流IDRの相違が階調の広い範囲にわたって有効に低減されるように、容量値(cp0,cp1,cp2)が実験的または解析的に選定される。
次に、図12は、階調電位VDATA(横軸)と駆動電流IDR(縦軸)との関係を対比例1および第1実施形態について示すグラフである。第1期間P1では、直前の書込期間PWRにて電圧VGS0に設定された電圧VGSが電圧VGS1に低下する。したがって、第1期間P1で設定された電圧VGS1が発光期間PDRでも維持される対比例1においては、駆動電流IDRの電流値(上限値)が所定の範囲に制限される(さらには発光素子Eの輝度が不足する)可能性がある。他方、第1実施形態においては、第1期間P1の経過後に電圧VGSが増加する(VGS1→VGS2)から、図12に示すように、各階調電位VDATAに対応した駆動電流IDRの電流値は対比例と比較して大きい。したがって、発光素子Eの輝度を充分に確保できるという利点がある。
ところで、第2期間P2にて駆動トランジスタTDRの電圧VGSを変化量VBだけ変化させる構成として、例えば、信号線14から駆動トランジスタTDRのゲートに供給される電位を、第2期間P2にてオフセット電圧VOFだけ増加させる構成(以下「対比例2」という)も採用され得る。具体的には、選択スイッチQWRを第1期間P1から引続き第2期間P2でもオン状態に維持するとともに、信号線駆動回路24から信号線14に供給される電位を、第1期間P1での階調電位VDATAから第2期間P2にて指定階調に応じたオフセット電圧VOFだけ増加させる。対比例2においても、駆動トランジスタTDRの電圧VGSが第2期間P2の始点にて指定階調(階調電位VDATA)に応じた変化量VBだけ増加するから、複数の階調について駆動電流IDRの誤差を抑制するという第1実施形態と同様の効果が実現される。
ただし、対比例2においては、信号線14の電位を階調電位VDATAに設定する動作と階調電位VDATAからオフセット電圧VOFだけ増加させる動作とを水平走査期間H[m]毎に実行する必要があるから、信号線駆動回路24に高速な動作が要求される。したがって、信号線駆動回路24の構成が複雑化するとともにコストが増大するという問題がある。画像の高精細化(画素回路PXの増加)のためには水平走査期間H[m]の時間を短縮することが必要となるから、以上の問題はさらに深刻化する。
第1実施形態においては、信号線14の階調電位VDATAを容量C2の電極e1に供給することで駆動トランジスタTDRの電圧VGSを増加させるから、水平走査期間H[m]内にて信号線14の電位を変化させる必要はない。すなわち、信号線駆動回路24の動作に要求される速度を対比例2と比較して低減することが可能である。したがって、信号線駆動回路24の構成の簡素化やコストの低減が実現され、さらには画像の高精細化が容易であるという利点もある。
<B:第2実施形態>
本発明の第2実施形態について説明する。なお、以下の各形態において作用や機能が第1実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
図13は、第2実施形態における画素回路PXaの回路図である。図13に示すように、画素回路PXaにおいては、選択スイッチQWRのゲートとスイッチR1のゲートとが走査線122に対して共通に接続される。すなわち、駆動回路20は、選択スイッチQWRとスイッチR1とを共通の走査信号GWR[m]で制御する。図3に示すように、第1実施形態における走査信号GWR[m]と制御信号GA[m]とは波形が共通するから、選択スイッチQWRとスイッチR1とが共通の信号で制御される図13の構成でも、画素回路PXは第1実施形態と同様に動作する。
また、図13の画素回路PXaでは、初期化電位VRS1が供給される給電線37と容量C2の電極e1との間にスイッチR1が介在する。具体的には、初期化電位VRS1が供給される給電線37が、スイッチR3を介して駆動トランジスタTDRのゲートに接続されるとともにスイッチR1を介して容量C2の電極e1に接続される。すなわち、初期化期間PRSおよび第1補償期間PCaにて駆動トランジスタTDRのゲートに供給される初期化電位VRS1が、書込期間PWRおよび第1期間P1にて電極e1に供給される基準電位VREFとして共用される。以上の構成においては、容量C2の電極e1の電位VCが第2期間P2の始点にて初期化電位VRS1(基準電位VREF)から階調電位VDATAに変化する(VOF=VDATA−VRS1)。したがって、駆動トランジスタTDRの電圧VGSの変化量VBは初期化電位VRS1に依存するが、画素回路PXの基本的な動作は第1実施形態と同様である。
第2実施形態においても第1実施形態と同様の効果が実現される。また、第2実施形態においては、選択スイッチQWRとスイッチR1とが共通の走査信号GWR[m]で制御されるから、図2の制御線132は不要である。したがって、選択スイッチQWRとスイッチR1とが別個の信号(GWR[m],GA[m])で制御される第1実施形態と比較して、素子部10内の配線数が削減されるという利点がある。
さらに、初期化期間PRSでの駆動トランジスタTDRのゲートの電位VGの設定と第1期間P1での電極e1の電位VCの設定とに初期化電位VRS1(基準電位VREF)が共用されるから、図2の給電線35は不要である。したがって、給電線35および給電線37が個別に形成される第1実施形態と比較して、素子部10内の配線数が削減されるとともに電位生成回路26の動作や構成が簡素化されるという利点がある。なお、選択スイッチQWRとスイッチR1とで走査線122を共用する構成と、第1期間P1での電位VCの設定に初期化電位VRS1を流用する構成とのうちの一方のみを採用してもよい。
<C:第3実施形態>
図14は、第3実施形態に係る画素回路PXbの回路図である。図14に示すように、画素回路PXbは、図2の画素回路PXにおけるスイッチR4を省略した構成である。したがって、第1実施形態における制御線138や給電線39も省略される。
図14に示すように、素子部10には、各配線群12とともにX方向に延在するM本の電位線31が形成される。電位生成回路26は、電位VX[1]〜VX[M]を生成して各電位線31に出力する。図15に示すように、第m行の電位線31に供給される電位VX[m]は、第m行の初期化期間PRS(水平走査期間H[m]の直前の初期化期間PRS)にて初期化電位VRS2に設定され、当該初期化期間PRS以外の期間にて高位側電位VDDに設定される。
図15に示すように、初期化期間PRSでは、発光制御信号GEL[m]がローレベルに設定されることで発光制御スイッチQELがオン状態に制御されるから、電位生成回路26から電位線31に出力された初期化電位VRS2(電位VX[m])が発光制御スイッチQELを介して駆動トランジスタTDRに供給される。したがって、初期化期間PRSでは、第1実施形態と同様に、駆動トランジスタTDRのソースの電位VSが電位線31の初期化電位VRS2に設定される。他方、駆動トランジスタTDRのゲートの電位VGは、第1実施形態と同様に、給電線37の初期化電位VRS1に設定される。なお、初期化期間PRS以外の各期間における動作は第1実施形態と同様である。
第3実施形態においても第1実施形態と同様の効果が実現される。また、第3実施形態では、電位線31の電位VX[m]を初期化電位VRS2に設定することで駆動トランジスタTDRのソースの電位VSが初期化されるから、図2の制御線138や給電線39は不要である。したがって、第1実施形態と比較して素子部10内の配線数が削減されるという利点がある。なお、図14では、第1実施形態の画素回路PXを変形した構成を例示したが、第2実施形態(選択スイッチQWRとスイッチR1とで走査線122を共用する構成や、第1期間P1での電位VCの設定に初期化電位VRS1を流用する構成)を第3実施形態に併合した構成も好適である。
<D:変形例>
以上の各形態には様々な変形が加えられる。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された2以上の態様は併合され得る。
(1)変形例1
以上の形態においては、書込期間PWRと第1期間P1とを別個の期間としたが、階調電位VDATAの供給で駆動トランジスタTDRの電圧VGSを設定する(閾値電圧VTHから変化させる)動作と、駆動トランジスタTDRの電圧VGSを移動度μに応じて変化させる動作とを、並行に実施する構成も採用される。例えば、図3や図15の書込期間PWRを省略し、駆動トランジスタTDRのゲートの電位VGを、第1期間P1の始点にて初期化電位VRS1から階調電位VDATAに変化させる。第1期間P1では発光制御スイッチQELがオン状態に制御されるから、駆動トランジスタTDRの電圧VGSは、第1期間P1の開始の直後に階調電位VDATA(変化量ΔV0)に応じて設定され、かつ、第1期間P1の終点にかけて移動度μに応じた電圧ΔV1だけ変化する。以上の構成によれば、独立の書込期間PWRが省略されるから、水平走査期間H[m]を短縮することが可能である。
(2)変形例2
以上の各形態において、画素回路PXを構成する各トランジスタ(TDR,QWR,QEL,R1〜R4)の導電型は任意である。例えば、発光制御スイッチQELをNチャネル型とした構成や、駆動トランジスタTDRをPチャネル型とした構成も採用される。Pチャネル型の駆動トランジスタTDRを採用した構成では、Nチャネル型の場合と比較して電圧の高低の関係は逆転するが、本質的な構成や動作は以上の各形態と同様であるから、具体的な構成や動作の説明は省略する。
なお、以上の各形態のように、複数の画素回路PXが行列状に配列された構成のもとで各画素回路PXを行単位で時分割に駆動する場合には、各画素回路PX内に選択スイッチQWRが必要である。しかし、例えば複数の画素回路PXがX方向に沿って1列のみに配列された構成(例えば、電子写真方式の画像形成装置において感光体ドラムなどの像担持体を露光する露光装置)では、時分割による複数行の選択という動作が不要であるから、画素回路PX内の選択スイッチQWRは不要となる。以上の例示から理解されるように、画素回路PXを構成する各スイッチは適宜に省略される。
(3)変形例3
以上の各形態においては、駆動トランジスタTDRの電圧VGSを保持する手段として容量C1を積極的に形成したが、例えば、駆動トランジスタTDRのゲート−ソース間に付随する容量(例えばゲート容量や寄生容量)で電圧VGSが保持されるならば、容量C1は省略され得る。
(4)変形例4
以上の各形態では発光素子Eに付随する容量C0を利用したが、図16に示すように、発光素子Eとは別個に形成した容量CXを容量C0とともに利用する構成も好適である。容量CXの電極x1は、駆動トランジスタTDRと発光素子Eとを結ぶ経路上(駆動トランジスタTDRのソース)に接続される。容量CXの電極x2は、所定の電位が供給される配線(例えば電位線33や給電線39)に接続される。図16の構成においては、駆動トランジスタTDRの電圧VGS(VGS0,VGS1,VGS2)の設定に適用される容量値cp0が、容量CXと発光素子Eの容量C0との合計値となる。したがって、駆動電流IDRの基礎となる電圧(VGS0,VGS1,VGS2)を容量CXに応じて適宜に調整することが可能である。
(5)変形例5
有機EL素子は発光素子Eの例示に過ぎない。例えば、無機EL素子やLED(Light Emitting Diode)素子などの発光素子Eを配列した発光装置100にも以上の各態様と同様に本発明が適用される。本発明における発光素子は、駆動電流の供給で駆動される(典型的には輝度が制御される)電流駆動型の被駆動素子である。
<E:応用例>
次に、以上の各態様に係る発光装置100を利用した電子機器について説明する。図17ないし図19には、発光装置100を表示装置として採用した電子機器の形態が図示されている。
図17は、発光装置100を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、各種の画像を表示する発光装置100と、電源スイッチ2001やキーボード2002が設置された本体部2010とを具備する。
図18は、発光装置100を適用した携帯電話機の構成を示す斜視図である。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002と、各種の画像を表示する発光装置100とを備える。スクロールボタン3002を操作することによって、発光装置100に表示される画面がスクロールされる。
図19は、発光装置100を適用した携帯情報端末(PDA:Personal Digital Assistants)の構成を示す斜視図である。情報携帯端末4000は、複数の操作ボタン4001および電源スイッチ4002と、各種の画像を表示する発光装置100とを備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった様々な情報が発光装置100に表示される。
なお、本発明に係る発光装置が適用される電子機器としては、図17から図19に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても本発明の発光装置は利用される。
100……発光装置、10……素子部、PX……画素回路、TDR……駆動トランジスタ、QWR……選択スイッチ、QEL……発光制御スイッチ、R1〜R4……スイッチ、C0,C1,C2,CX……容量、E……発光素子、12……配線群、14……信号線、20……駆動回路、22……走査線駆動回路、24……信号線駆動回路、26……電位生成回路、31,33……電位線、35,37,39……給電線、122……走査線、124……発光制御線、132,134,136,138……制御線。

Claims (7)

  1. 画素回路と駆動回路とを具備する発光装置であって、
    前記画素回路は、
    駆動電流の供給で発光する発光素子と、
    前記発光素子に直列に接続された駆動トランジスタと、
    第1電極と前記駆動トランジスタのゲートに接続された第2電極とを有する容量とを含み、
    前記駆動回路は、
    指定階調に応じた階調電位を信号線から前記駆動トランジスタのゲートに供給し、
    第1期間において、前記階調電位の供給により導通した駆動トランジスタに電流を流すことで前記駆動トランジスタのソースの電位を増加させ、
    前記第1期間の経過後の第2期間において、前記駆動トランジスタのゲートに対する前記階調電位の供給を停止し、前記信号線から前記第1電極に前記階調電位を供給して当該第1電極の電位を変化させることで前記駆動トランジスタのゲート−ソース間の電圧を増加させ、
    前記第2期間にて設定された前記駆動トランジスタのゲート−ソース間の電圧に応じた前記駆動電流を前記発光素子に供給する
    発光装置。
  2. 前記画素回路は、
    基準電位が供給される給電線と前記第1電極との間に配置された第1スイッチと、
    前記信号線と前記第1電極との間に配置された第2スイッチとを含み、
    前記駆動回路は、前記第1期間において前記第1スイッチをオン状態に制御するとともに前記第2スイッチをオフ状態に制御し、前記第2期間において前記第1スイッチをオフ状態に制御するとともに前記第2スイッチをオン状態に制御する
    請求項1の発光装置。
  3. 前記画素回路は、前記駆動トランジスタのゲートと前記信号線との間に配置された選択スイッチを含み、
    前記駆動回路は、前記選択スイッチと前記第1スイッチとを共通の走査信号で制御する
    請求項2の発光装置。
  4. 前記画素回路は、前記駆動トランジスタのゲートと前記給電線との間に配置された第3スイッチを含み、
    前記駆動回路は、前記駆動トランジスタのゲートに対する前記階調電位の供給前の初期化期間において前記第3スイッチをオン状態に制御する
    請求項2または請求項3の発光装置。
  5. 前記画素回路は、前記駆動電流の経路上に配置された発光制御スイッチを含み、
    前記駆動回路は、前記第1期間において前記発光制御スイッチをオン状態に制御し、前記第2期間において前記発光制御スイッチをオフ状態に制御し、前記第2期間の経過後に前記発光制御スイッチをオン状態に制御する
    請求項1から請求項4の何れかの発光装置。
  6. 請求項1から請求項5の何れかの発光装置を具備する電子機器。
  7. 駆動電流の供給で発光する発光素子と、前記発光素子に直列に接続された駆動トランジスタと、第1電極と前記駆動トランジスタのゲートに接続された第2電極とを有する容量とを含む画素回路を具備する発光装置の駆動方法であって、
    指定階調に応じた階調電位を信号線から前記駆動トランジスタのゲートに供給し、
    第1期間において、前記階調電位の供給により導通した駆動トランジスタに電流を流すことで前記駆動トランジスタのソースの電位を増加させ、
    前記第1期間の経過後の第2期間において、前記駆動トランジスタのゲートに対する前記階調電位の供給を停止し、前記信号線から前記第1電極に前記階調電位を供給して当該第1電極の電位を変化させることで前記駆動トランジスタのゲート−ソース間の電圧を増加させ、
    前記第2期間にて設定された前記駆動トランジスタのゲート−ソース間の電圧に応じた前記駆動電流を前記発光素子に供給する
    発光装置の駆動方法。
JP2009138217A 2009-06-09 2009-06-09 発光装置、電子機器、および発光装置の駆動方法 Pending JP2010286541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009138217A JP2010286541A (ja) 2009-06-09 2009-06-09 発光装置、電子機器、および発光装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009138217A JP2010286541A (ja) 2009-06-09 2009-06-09 発光装置、電子機器、および発光装置の駆動方法

Publications (1)

Publication Number Publication Date
JP2010286541A true JP2010286541A (ja) 2010-12-24

Family

ID=43542307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009138217A Pending JP2010286541A (ja) 2009-06-09 2009-06-09 発光装置、電子機器、および発光装置の駆動方法

Country Status (1)

Country Link
JP (1) JP2010286541A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012185328A (ja) * 2011-03-04 2012-09-27 Sony Corp 画素回路、表示パネル、表示装置および電子機器
KR20150037438A (ko) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동방법
KR20150077896A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 유기 발광 다이오드 표시장치
US9384697B2 (en) 2012-02-22 2016-07-05 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2019204069A (ja) * 2017-08-31 2019-11-28 株式会社半導体エネルギー研究所 表示装置および電子機器
WO2019234543A1 (ja) * 2018-06-06 2019-12-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
JP2022091918A (ja) * 2017-10-16 2022-06-21 三星ディスプレイ株式會社 表示装置
CN114648941A (zh) * 2021-11-12 2022-06-21 友达光电股份有限公司 像素电路及驱动方法
US11922884B2 (en) 2017-11-01 2024-03-05 Samsung Display Co., Ltd. Display device and driving method thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012185328A (ja) * 2011-03-04 2012-09-27 Sony Corp 画素回路、表示パネル、表示装置および電子機器
US9384697B2 (en) 2012-02-22 2016-07-05 Seiko Epson Corporation Electro-optical device and electronic apparatus
US10186204B2 (en) 2012-02-22 2019-01-22 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR102089325B1 (ko) * 2013-09-30 2020-03-16 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동방법
KR20150037438A (ko) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동방법
KR20150077896A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 유기 발광 다이오드 표시장치
KR102148480B1 (ko) 2013-12-30 2020-08-26 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 유기 발광 다이오드 표시장치
US20200194527A1 (en) * 2017-08-31 2020-06-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2019204069A (ja) * 2017-08-31 2019-11-28 株式会社半導体エネルギー研究所 表示装置および電子機器
US11990502B2 (en) 2017-08-31 2024-05-21 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2022091918A (ja) * 2017-10-16 2022-06-21 三星ディスプレイ株式會社 表示装置
US11929029B2 (en) 2017-10-16 2024-03-12 Samsung Display Co., Ltd. Display device and driving method thereof
US11922884B2 (en) 2017-11-01 2024-03-05 Samsung Display Co., Ltd. Display device and driving method thereof
WO2019234543A1 (ja) * 2018-06-06 2019-12-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
US11793010B2 (en) 2018-06-06 2023-10-17 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN114648941A (zh) * 2021-11-12 2022-06-21 友达光电股份有限公司 像素电路及驱动方法

Similar Documents

Publication Publication Date Title
JP4259592B2 (ja) 電気光学装置および電子機器
JP5720100B2 (ja) 発光装置、画素回路の駆動方法および電子機器
JP2011039269A (ja) 発光装置、電子機器および発光装置の駆動方法
US7868854B2 (en) Electro-optical device and electronic apparatus
JP5286992B2 (ja) 電気光学装置および電子機器
JP5326850B2 (ja) 発光装置、発光装置の駆動方法および電子機器
JP5287024B2 (ja) 画素回路の駆動方法、発光装置および電子機器
JP2010286541A (ja) 発光装置、電子機器、および発光装置の駆動方法
JP5458671B2 (ja) 発光装置、発光装置の駆動方法および電子機器
KR20060110215A (ko) 전자 회로, 그 구동 방법, 전기 광학 장치 및 전자 기기
JP5821226B2 (ja) 電気光学装置、電子機器および電気光学装置の駆動方法
KR20080043712A (ko) 전자 회로, 전자 장치, 그 구동 방법, 전기 광학 장치 및전자 기기
JP5392963B2 (ja) 電気光学装置及び電子機器
JP5011682B2 (ja) 電子装置および電子機器
JP5369578B2 (ja) 画素回路の駆動方法、発光装置および電子機器
JP5374976B2 (ja) 画素回路の駆動方法、発光装置および電子機器
JP2011033678A (ja) 発光装置、電子機器および発光装置の駆動方法
JP2009222779A (ja) 電気光学装置および電子機器
JP2006349794A (ja) 電子回路、その駆動方法、電気光学装置および電子機器
JP2010281867A (ja) 電気光学装置,電子機器および電気光学装置の駆動方法
JP5332454B2 (ja) 画素回路の駆動方法、発光装置および電子機器
JP5124955B2 (ja) 電気光学装置、その駆動方法、および電子機器
JP2009157148A (ja) 発光装置の駆動方法および駆動方法、電子機器
JP2012113195A (ja) 電気光学装置および電子機器
JP2007033599A (ja) 電子装置、その駆動方法、電気光学装置および電子機器