JP2012247471A - 電気光学装置、電気光学装置の駆動方法および電子機器 - Google Patents

Abstract

【課題】縦スジのような表示品位の低下を抑える。
【解決手段】電気光学装置１００は、ａ本毎にブロック化されたデータ線１６と、走査線１２０との各交差に対応して配置された画素回路Ｕと、ブロックに対応して配置される選択部ＭPと、各画素回路Ｕを水平走査期間Ｈの周期で駆動する駆動回路２０とを備える。水平走査期間Ｈはデータ出力期間を含み、当該データ出力期間は、前記ブロック化されたａ本のデータ線の各々に対応した第１〜第ａ番目の選択期間を含む。駆動回路２０は、第１〜第ａ番目の選択期間においてブロックに対応したデータ信号を供給する一方、選択部ＭPは、第１番目の選択期間においてａ本のデータ線を全選択し、第２番目以降の選択期間において第１番目のデータ線を除いた（ａ−１）本のデータ線を所定の順番で選択するとともに、選択されたデータ線に、各グループに対応して出力されたデータ信号を分配する。
【選択図】図１

Description

本発明は、表示品位の低下を防いだ電気光学装置、電気光学装置の駆動方法および電子機器に関する。

近年、有機ＥＬ（Electro-Luminescent）素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの電気光学素子を用いた電気光学装置が各種提案されている。このような電気光学装置では、走査線とデータ線との交差に対応して画素回路が設けられる。当該画素回路は、上記発光素子のほか、スイッチングトランジスターと駆動トランジスターとを含む回路構成が一般的である。
一方、表示サイズの小型化・高精細化が進行すると、データ線の配列ピッチが異方性導電接着材で接続が可能なピッチの下限値を下回ってしまい、各データ線を駆動するドライバー（データ線駆動回路）を接続することができなくなる。このため、複数のデータ線を例えば複数のａ列毎にブロック化し、各ブロックに属するデータ信号を時分割で供給する一方で、ａ列のデータ線を１列ずつ選択して供給する方式も提案されている（同文献参照）。この方式では、データ線側への入力端子数が、データ線数の１／ａとなり、接続ピッチが緩和されるので、ドライバーとの接続が容易になる。

特開２００８−３０４６９０号公報

ところで、上記回路構成において、駆動トランジスターの閾値電圧や移動度などの特性が画素回路毎に異なっていると、表示画面の一様性を損なうような表示ムラが発生するので、当該駆動トランジスターの特性を補償する場合が多い。この補償技術では、データ線に対し、駆動トランジスターの特性を補償するための初期電位を与えた後に、データ信号（映像信号）を与えるので、データ線の電位が変動する。
しかしながら、データ線をブロック化した方式では、ブロックを構成するデータ線同士でみたときに当該電位変動が時間差をもって発生することになる。このため、電位変動の影響がブロックを構成するデータ線同士で異なることになり、表示品位を大きく低下させる要因になり得る。
なお、電位変動による影響はブロックを構成するデータ線同士で異なるので、具体的にいえば、データ線に沿った表示ムラ、すなわち縦スジとして視認されることになる。

本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、デマルチプレクサを有する構成においても、縦スジのような表示品位の低下を抑えることが可能な技術を提供することにある。

上記課題を解決するために本発明に係る電気光学装置は、複数本の走査線と、ａ（ａは２以上の整数）本毎にブロック化された複数本のデータ線と、前記複数本の走査線と前記複数本のデータ線との交差に対応して設けられた複数の画素回路と、を有し、前記複数の画素回路の各々は、発光素子と、ドレインが電源線に電気的に接続され、ゲートおよびソース間の電圧に応じた電流を前記発光素子に流す駆動トランジスターと、前記駆動トランジスターのゲートと前記データ線との間で導通状態が制御される選択トランジスターと、を含み、初期化期間に、前記駆動トランジスターのドレインに第１電源電位が供給されるとともに、前記駆動トランジスターのゲートに前記データ線および前記選択トランジスターを介し初期化電位が供給されて、前記駆動トランジスターのソースの電位が初期化され、セット期間に、前記駆動トランジスターのドレインに第２電源電位が供給され、当該駆動トランジスターのドレインおよびソース間にセット電流が流れて、前記発光素子を発光させない状態で、前記駆動トランジスターのゲートおよびソース間に当該駆動トランジスターの閾値電圧に相当する電圧が保持され、第１番目の選択期間において前記ブロック化されたａ本のデータ線が選択され、当該ａ本のデータ線に、当該ａ本のデータ線のうちの一のデータ線に接続された画素回路に供給されるべきデータ信号が供給され、第２番目から第ａ番目の選択期間において前記一のデータ線を除いた（ａ−１）本のデータ線が所定の順番で選択されるとともに、選択されたデータ線に、当該データ線に接続された画素回路に供給されるべきデータ信号が供給され、書込期間において、前記データ線に供給されたデータ信号が、前記選択トランジスターを介し前記駆動トランジスターのゲートに供給されることを特徴とする。

画素回路の駆動トランジスターのゲートと、当該画素回路に対応するデータ線との間には寄生容量が介在するときに、駆動トランジスターのゲートが電気的にフローティング状態の下で、データ線が初期化電位から変化すると、駆動トランジスターのゲートの電位は、データ線の電位に連動して変化する。このとき、駆動トランジスターのソースの電位も、ゲートの電位に連動して変化する。したがって、第１番目から第ａ番目まで選択期間において、データ線の電位が順番に変化する構成では、各単位回路同士でみたときに駆動トランジスターにおけるゲート電位が影響を受ける条件が不揃いになる。
これに対して本発明にあっては、ブロックに属するａ本のデータ線が、データ出力期間における第１番目の選択期間において、第１番目のデータ線に対応したデータ信号に初期化電位から一斉に変化する。このため、本発明によれば、第１番目から第ａ番目まで順番にデータ信号を供給する構成と比較して、各単位回路同士でみたときに駆動トランジスターにおけるゲート電位が影響を受ける条件を揃えることができる。

本発明に係る電気光学装置の態様として、前記ブロックの各々に対応して設けられ、前記ブロックに対応して設けられた信号線と、対応するブロックに属する前記ａ本のデータ線との導通および非導通を切り替える複数の選択部を備え、前記選択部は、前記データ出力期間のうち第１番目の選択期間に、前記ブロックに対応する信号線と当該ブロックに属するａ本データ線との間を一斉に導通させる態様であってもよい。
また、前記セット期間に、前記セット電流を流す電流生成手段を有し、前記電流生成手段は、第１電極と第２電極とを含む第２容量素子と、給電線とを備え、前記第１電極は前記駆動トランジスターのソースに接続される一方、前記第２電極は前記給電線に接続され、少なくとも前記セット期間の開始から前記書込期間の終了までは、前記給電線の電位が経時的に変化する態様としてもよい。この態様においては、セット電流は、給電線に出力される電位の時間変化率に応じた値となる。例えば給電線に出力される電位が一定の時間変化率で直線的に変化するものであれば、セット電流の値は一定となり、第１容量素子の両端間の電圧は、そのセット電流が駆動トランジスターを流れるのに必要な値に設定される。この態様によれば、駆動トランジスターのゲート・ソース間の電圧を所望の値に調整し易いという利点がある。

なお、本発明は、電気光学装置のほか、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器は、典型的には表示装置であり、電子機器としてはパーソナルコンピューターや携帯電話機が挙げられる。もっとも、本発明に係る電気光学装置の用途は、表示装置に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（光ヘッド）にも適用可能である。

本発明の実施形態に係る電気光学装置のブロック図である。 選択部の回路図である。 画素回路の回路図である。 画素回路の動作を示すタイミングチャートである。 初期化期間における画素回路の動作を示す図である。 セット期間における画素回路の動作を示す図である。 データ出力期間における画素回路の動作を示す図である。 データ出力期間における画素回路の動作を示す図である。 書込期間における画素回路の動作を示す図である。 発光期間における画素回路の動作を示す図である。 実施形態の電気光学装置を用いた電子機器（その１）を示す図である。 実施形態の電気光学装置を用いた電子機器（その２）を示す図である。 実施形態の電気光学装置を用いた電子機器（その３）を示す図である。 比較例におけるゲート・ソースの電位変化を示す図である。

＜Ａ：実施形態＞
図１は、本発明の実施形態に係る電気光学装置１００の構成を示すブロック図である。この電気光学装置１００は、画像を表示するための手段として各種の電子機器に採用される装置である。
電気光学装置１００は、同図に示されるように、複数の画素回路Ｕが横（Ｘ）方向および縦（Ｙ）方向にマトリクス状に配列された素子部１０を有する。素子部１０には、Ｘ方向に延在するｍ組の配線群１２と、配線群１２と対をなしてＸ方向に延在するｍ本のランプ給電線１４と、Ｘ方向に交差するＹ方向に延在する９ｎ本のデータ線１６とが形成される（ｍ、ｎは自然数）。複数の画素回路Ｕは、配線群１２およびランプ給電線１４の対とデータ線１６との交差に配置されて縦ｍ行×横９ｎ列のマトリクス状に配列される。また、本実施形態においては、９ｎ本のデータ線１６は、互いに隣り合う９本を単位としてｎ個のブロックＢ（Ｂ[１]、Ｂ[２]、…、Ｂ[ｎ]）に区分される。もっとも、各ブロックＢ内のデータ線１６の本数（データ線１６の区分の単位）は９本に限定されず、２本以上の任意の本数に設定され得る。

図１に示すように、電気光学装置１００は、各画素回路Ｕを駆動する駆動回路２０と、ｎ個のブロックＢ[１]〜Ｂ[ｎ]と１対１に対応して設けられるｎ本の信号線１８と、ｎ個のブロックＢ[１]〜Ｂ[ｎ]と１対１に対応して配置されるとともに、対応するブロックＢに属する各データ線１６と当該ブロックＢに対応する信号線１８との導通および非導通を切り替えるｎ個の選択部ＭP（ＭP[１]〜ＭP[ｎ]）と、制御回路３０とをさらに備える。
図１に示すように、駆動回路２０は、走査線駆動回路２１と、信号線駆動回路２３と、電位生成回路２５と、後述のデータ線初期化部（図１では不図示）とを含んで構成される。駆動回路２０は、例えば複数の集積回路に分散して実装される。ただし、駆動回路２０の少なくとも一部は、画素回路Ｕとともに基板上に形成された薄膜トランジスターで構成され得る。

制御回路３０は、電気光学装置１００の動作を規定する信号を駆動回路２０や各選択部ＭP[１]〜ＭP[ｎ]へ出力する。本実施形態では、制御回路３０は、各選択部ＭP[１]〜ＭP[ｎ]の動作を規定する選択信号ＳEL1〜ＳEL9を各選択部ＭP[１]〜ＭP[ｎ]へ出力する。また、制御回路３０は、各画素回路Ｕの指定階調を示す階調データＤやクロック信号などの制御信号（不図示）を信号線駆動回路２３へ出力する。さらに、制御回路３０は、走査線駆動回路２１や電位生成回路２５に対してもクロック信号などの制御信号（不図示）を出力する。

走査線駆動回路２１は、各垂直走査期間内のｍ個の水平走査期間Ｈ（Ｈ[１]〜Ｈ[ｍ]）の各々において複数の画素回路Ｕを行単位で順次に選択する手段である。信号線駆動回路２３は、制御回路３０が出力する各画素回路Ｕの階調データＤからｎ相の階調信号ＶＤ[１]〜ＶＤ[ｎ]を生成して各信号線１８へ並列に出力する。例えば第ｊ番目（１≦ｊ≦ｎ）のブロックＢ[ｊ]に対応する信号線１８へ出力される階調信号ＶＤ[ｊ]は、当該ブロックＢ[ｊ]に属する９列分のデータ線１６と、走査線駆動回路２１によって選択される行との各交差に対応する９つの画素回路Ｕの各々の階調データＤに応じたデータ電位ＤTが時分割で出力される電圧信号である。

各選択部ＭP[１]〜ＭP[ｎ]は、当該選択部ＭPに対応するブロックＢに属する９本のデータ線１６に対して、当該ブロックＢに対応する信号線１８に出力される階調信号ＶＤを分配する手段として機能する。

図２は、選択部ＭPの回路図である。なお、図２においては、第ｊ番目のブロックＢ[ｊ]に対応する第ｊ番目の選択部ＭP[ｊ]のみが代表的に例示されているが、他の選択部ＭPの構成も同様である。
この図に示すように、選択部ＭP[ｊ]は、当該選択部ＭP[ｊ]に対応するブロックＢ[ｊ]内のデータ線１６の本数に相当する９個のスイッチＳW（ＳW_1〜ＳW_9）を含む。選択部ＭP[ｊ]のスイッチＳW_k（k＝１〜９）は、ブロックＢ[ｊ]内の第k列目のデータ線１６と第ｊ列目の信号線１８の出力端との間に介在して両者の電気的な接続（導通／非導通）を制御する。ｎ個の選択部ＭP[１]〜ＭP[ｎ]には制御回路３０から９系統の選択信号ＳEL1〜ＳEL9が共通に供給される。選択信号ＳELk（k＝１〜９）は、選択部ＭP[１]〜ＭP[ｎ]の各々におけるスイッチＳW_kに共通に供給されて開閉を制御する。

再び図１に戻って説明を続ける。図１に示すように、電位生成回路２５は、電源の高位側の電位ＶELHと、リセット用の電位ＶELLと、電源の低位側の電位ＶCTと、ランプ電位Ｖrmpと、初期化電位ＶINIとを生成する。電位ＶELHは、後述する図３に示す給電線４１へ供給される。給電線４１は、各画素回路Ｕに共通に接続される。電位ＶELLは、図３に示す給電線４３へ供給される。給電線４３は、各画素回路Ｕに共通に接続される。電位ＶCTは、図３に示す給電線４５へ供給される。給電線４５は、各画素回路Ｕに共通に接続される。初期化電位ＶINIは、図３に示す初期化線４７へ供給される。また、電位生成回路２５は、各ランプ給電線１４に対してランプ電位Ｖrmpを個別に出力する。ここでは、第ｉ行目のランプ給電線１４に出力されるランプ電位をＶrmp[ｉ]と表記する。

図３は、画素回路Ｕの回路図である。図３においては、第ｉ行（１≦ｉ≦ｍ）に属する第ｊ番目のブロックＢ[ｊ]内の第k列目に位置する１個の画素回路Ｕのみが代表的に図示されている。
図３に示すように、画素回路Ｕは、発光素子Ｅと、駆動トランジスターＴDRと、第１容量素子Ｃ1と、第２容量素子Ｃ2と、選択トランジスターＴSLと、電源切替用のトランジスターＴHおよびＴLとを含んで構成される。図１において１本の直線として図示された配線群１２は、実際には図３に示すように、走査線１２０と制御線１２２と制御線１２４とを含む。また、各データ線１６には容量Ｃsが寄生する。

駆動トランジスターＴDRおよび発光素子Ｅは、給電線４１および給電線４３の各々と、給電線４５との間の経路に直列に接続される。発光素子Ｅは、互いに対向する陽極と陰極との間に有機ＥＬ材料の発光層を介在させたＯＬＥＤ素子であり、駆動トランジスターＴDRによって生成される駆動電流の値に応じた輝度で発光する。発光素子Ｅの陰極は給電線４５に接続される。

駆動トランジスターＴDRは、Ｎチャネル型の薄膜トランジスターであり、自身のゲートの電位ＶGとソースの電位ＶSとの差分の電圧ＶGS（＝ＶG−ＶS）に応じた電流値の駆動電流を生成する。駆動トランジスターＴDRのソースは発光素子Ｅの陽極に接続される。また、駆動トランジスターＴDRのドレインと給電線４１との間にはＮチャネル型のトランジスターＴHが配置され、駆動トランジスターＴDRのドレインと給電線４３との間にはＮチャネル型のトランジスターＴLが配置される。トランジスターＴHのゲートは制御線１２２に接続され、制御線１２２に出力される制御信号ＧVH[ｉ]に応じてオンオフが制御される。一方、トランジスターＴLのゲートは制御線１２４に接続され、制御線１２４に出力される制御信号ＧVL[ｉ]に応じてオンオフが制御される。本実施形態では、トランジスターＴHとトランジスターＴLとは相補的に動作する。すなわち、トランジスターＴHがオン状態のときは、トランジスターＴLはオフ状態となり、トランジスターＴHがオフ状態のときは、トランジスターＴLはオン状態になる。

駆動トランジスターＴDRのゲートとソースとの間には第１容量素子Ｃ1が介在する。また、給電線４１および給電線４３の各々と給電線４５とを結ぶ経路上における駆動トランジスターＴDRと発光素子Ｅとの間に介在するノードＮＤ（駆動トランジスターＴDRのソースに相当）と、第ｉ行のランプ給電線１４との間には第２容量素子Ｃ2が介在する。第２容量素子Ｃ2における２つの電極のうち、第１電極Ｌ1はノードＮＤに接続され、第２電極Ｌ2は第ｉ行のランプ給電線１４に接続される。本実施形態では、第２容量素子Ｃ2およびランプ給電線１４は、後述のセット電流Ｉsを生成するための電流生成手段として機能する。

駆動トランジスターＴDRのゲートとデータ線１６との間には選択トランジスターＴSLが配置される。選択トランジスターＴSLは、例えばＮチャネル型のトランジスター（薄膜トランジスター）が好適に採用される。第ｉ行に属する９ｎ個の画素回路Ｕの各々の選択トランジスターＴSLのゲートは第ｉ行の走査線１２０に対して共通に接続される。

また、本実施形態の電気光学装置１００は、各データ線１６の電位を初期化するためのデータ線初期化部５０をさらに備える。図３に示すように、データ線初期化部５０は、９ｎ本のデータ線１６と初期化線４７との間に配置されるとともに、９ｎ本のデータ線１６と１対１に対応する複数（９ｎ個）の初期化用トランジスターＴinを含んで構成される。９ｎ個の初期化用トランジスターＴinの各々のゲートには、初期化信号ＧINIが共通に供給される。

図４は、本実施形態に係る電気光学装置１００の動作を示すタイミングチャートである。図４においては、第ｉ番目の水平走査期間Ｈ[ｉ]のみしか例示していないが、各水平走査期間Ｈ[１]〜Ｈ[ｍ]の各々は、初期化期間ＰRSと、初期化期間ＰRSよりも後のセット期間ＰSと、セット期間ＰSよりも後のデータ出力期間Ｐkと、データ出力期間Ｐkよりも後の書込期間ＰWRとを含んで構成される。ある垂直走査期間における第ｉ番目の水平走査期間Ｈ[ｉ]が終了してから、次の垂直走査期間における第ｉ番目の水平走査期間Ｈ[ｉ]が開始されるまでの期間は発光期間ＰDRとして設定される。

図１の走査線駆動回路２１は、走査信号ＧWR[１]〜ＧWR[ｍ]を生成して各走査線１２０へ出力する。図４に示すように、第ｉ行の走査線１２０に出力される走査信号ＧWR[ｉ]は、水平走査期間Ｈ[ｉ]内の初期化期間ＰRS、セット期間ＰS、および、書込期間ＰWRにてアクティブレベル（ハイレベル）に設定される。ここで、「第ｉ行の走査線１２０が選択される」とは、水平走査期間Ｈ[ｉ]内の書込期間ＰWRにおいて走査信号ＧWR[ｉ]がハイレベルに設定されることを意味する。また、走査線駆動回路２１は、制御信号ＧVH[１]〜ＧVH[ｍ]と、制御信号ＧVL[１]〜ＧVL[ｍ]と、初期化信号ＧINIとを生成して出力する。制御信号ＧVH[ｉ]は第ｉ行の制御線１２２に供給され、制御信号ＧVL[ｉ]は第ｉ行の制御線１２４に供給される。さらに、初期化信号ＧINIは、９ｎ個の初期化用トランジスターＴinの各々のゲートへ共通に供給される。

図１の信号線駆動回路２３は、各水平走査期間Ｈ内のデータ出力期間Ｐkにおいて、各信号線１８に対して、当該信号線１８に対応するブロックＢに属する各データ線１６と、当該水平走査期間Ｈにて選択すべき走査線１２０との各交差に対応する画素回路Ｕの指定階調を時分割で指定する階調信号ＶＤを出力する。このとき、選択部ＭP[１]〜ＭP[ｎ]は、当該選択部ＭPに対応するブロックＢに属する各データ線１６を順番に選択して当該ブロックＢに対応する信号線１８に導通させる。

図４に示すように、各水平走査期間Ｈ（Ｈ[１]〜Ｈ[ｍ]）内のデータ出力期間Ｐkは、複数（９個）の選択期間Ｔs1〜Ｔs9で構成される。第ｊ番目のブロックＢ[ｊ]に着目すると、当該ブロックＢ[ｊ]に対応する信号線１８に出力される階調信号ＶＤ[ｊ]は、各水平走査期間Ｈ（Ｈ[１]〜Ｈ[ｍ]）内の９個の選択期間Ｔs1〜Ｔs9において、当該水平走査期間Ｈにて選択すべき走査線１２０と、ブロックＢ[ｊ]に属する各データ線１６との各交差に対応する９個の画素回路Ｕの各々の階調データＤに応じたデータ電位ＤT（ＤT_1〜ＤT_9）に順番に設定される。
より具体的には、各水平走査期間Ｈ（Ｈ[１]〜Ｈ[ｍ]）内の第ｋ番目（１≦ｋ≦９）の選択期間Ｔskにおいて、ブロックＢ[ｊ]に対応する信号線１８に出力される階調信号ＶＤ[ｊ]は、当該水平走査期間Ｈにて選択すべき走査線１２０と、ブロックＢ[ｊ]内の第ｋ列目のデータ線１６との交差に対応する画素回路Ｕの階調データＤに応じたデータ電位ＤT_kに設定されるという具合である。他の信号線１８に出力される階調信号ＶＤについても同様である。

また、図４に示すように、選択信号ＳEL1〜ＳEL9は、各水平走査期間Ｈ内の９個の選択期間Ｔs1〜Ｔs9において、順番にアクティブレベル（ハイレベル）に設定される。本実施形態では、最初の第１番目の選択期間Ｔs1において、選択信号ＳEL1〜ＳEL9が一斉にハイレベルに設定されるが、この詳細な内容については後述する。
いま、ｋが１以外の数である場合を想定すると、選択信号ＳELk（ｋ＝２〜９）は、最初の選択期間Ｔs1だけでなく、第ｋ番目の選択期間Ｔskにおいてもハイレベルに設定される。当該選択期間Ｔskにて選択信号ＳELkがハイレベルに遷移すると、階調信号ＶＤ[ｊ]として設定されたデータ電位ＤT_kが、選択部ＭP[ｊ]のスイッチＳW_kを介してブロックＢ[ｊ]内の第ｋ列目のデータ線１６に供給されるという具合である。以上のように、各水平走査期間Ｈ内のデータ出力期間Ｐkにおいて、各データ線１６の電位は、当該水平走査期間Ｈにて選択される走査線１２０と当該データ線１６との交差に対応する画素回路Ｕの階調データＤに応じたデータ電位ＤTに設定される。

続いて、第ｉ行に属する第ｊ番目のブロックＢ[ｊ]内の第k列目の画素回路Ｕの動作を、初期化期間ＰRSと、セット期間ＰSと、データ出力期間Ｐkと、書込期間ＰWRと、発光期間ＰDRとに区分して説明する。なお、以下の説明においては、kは１以外の数であるものとする。

（ａ）初期化期間ＰRS
図４に示すように、初期化期間ＰRSが開始すると、駆動回路２０（走査線駆動回路２１）は、初期化信号ＧINIをアクティブレベル（ハイレベル）に設定する。したがって、図５に示すように、初期用トランジスターＴINはオン状態に設定される。各データ線１６は、オン状態の初期化用トランジスターＴINを介して初期化線４７に導通するので、各データ線１６の電位は初期化電位ＶINIに設定される。また、このとき、各選択部ＭP[ｊ]のスイッチＳW_1〜ＳW_9はオフ状態に設定されるので、各ブロックＢ内の各データ線１６と、当該ブロックＢに対応する信号線１８とは非導通となる。

また、図４に示すように、駆動回路２０（走査線駆動回路２１）は、走査信号ＧWR[ｉ]および制御信号ＧVL[ｉ]をアクティブレベル（ハイレベル）に設定する一方、制御信号ＧVH[ｉ]を非アクティブレベル（ローレベル）に設定する。したがって、図５に示すように、選択トランジスターＴSLおよびトランジスターＴLはオン状態に設定される一方、トランジスターＴHはオフ状態に設定される。これにより、駆動トランジスターＴDRのゲートは、オン状態の選択トランジスターＴSLを介してデータ線１６と導通するので、駆動トランジスターＴDRのゲートの電位ＶGは初期化電位ＶINIに設定される。また、駆動トランジスターＴDRの一方の電極（ドレイン）は、オン状態のトランジスターＴLを介して給電線４３に導通する。
本実施形態では、給電線４３の電位ＶELLと初期化電位ＶINIとの差分の電圧は駆動トランジスターＴDRの閾値電圧ＶTH_trを十分に上回るように設定されるので、駆動トランジスターＴDRはオン状態となる。したがって、駆動トランジスターＴDRのソースの電位ＶSは電位ＶELLに設定される。すなわち、駆動トランジスターＴDRのゲート・ソース間の電圧ＶGS（第１容量素子Ｃ1の両端間の電圧）が初期化電位ＶINIと電位ＶELLとの差分の電圧（｜ＶINI−ＶELL｜）に初期化される。

また、電位ＶELLは、当該電位ＶELLと給電線４５の電位ＶCTとの電位差が発光素子Ｅの発光閾値電圧ＶTH_OLEDを十分に下回るような値に設定されるので、発光素子Ｅはオフ状態（非発光状態）に設定される。

（ｂ）セット期間
図４に示すように、セット期間ＰSが開始すると、駆動回路２０（走査線駆動回路２１）は、制御信号ＧVH[ｉ]をハイレベルに設定する一方、制御信号ＧVL[ｉ]をローレベルに設定する。その他の信号は初期化期間ＰRSと同じレベルに維持される。したがって、図６に示すように、トランジスターＴHはオン状態に設定される一方、トランジスターＴLはオフ状態に設定される。これにより、給電線４１からの電流が駆動トランジスターＴDRを流れ、駆動トランジスターＴDRのソースの電位ＶSが上昇を開始する。駆動トランジスターＴDRのゲートの電位ＶGは初期化電位ＶINIに維持されているから、駆動トランジスターＴDRのゲート・ソース間の電圧は徐々に減少していく。このとき、駆動回路２０（電位生成回路２５）は、第ｉ行のランプ給電線１４に出力するランプ電位Ｖrmp[ｉ]を経時的に変化させることで、給電線４１からノードＮＤを通って、発光素子Ｅへ至る経路とは別の経路へ分岐して流れる所定の大きさのセット電流Isを生成する。より具体的には、以下のとおりである。

図４に示すように、電位生成回路２５は、水平走査期間Ｈ[ｉ]が開始すると、第ｉ行のランプ給電線１４に出力するランプ電位Ｖrmp[ｉ]を基準電位Ｖrefから開始電位ＶX（＞Ｖref）に設定する。そして、水平走査期間Ｈ[ｉ]の始点から終点にかけて、ランプ電位Ｖrmp[ｉ]を時間変化率ＲX（ＲX＝ｄＶrmp／ｄt＝（ＶX−Ｖref）／Ｈ）で直線的に減少させる。本実施形態では、電位生成回路２５は、水平走査期間Ｈ[ｉ]の終点におけるランプ電位Ｖrmp[ｉ]の値が基準電位Ｖrefに等しくなるように、ランプ電位Ｖrmp[ｉ]を直線的に減少させる。第２容量素子Ｃ2の容量をＣp、第２容量素子Ｃ2に蓄積される電荷をＱと表記すると、セット期間ＰSにおいて、給電線４１から、ノードＮＤおよび第２容量素子Ｃ2を介して第ｉ行のランプ給電線１４へ流れるセット電流Ｉsは、以下の式（１）で表される。
Ｉs＝ｄＱ／ｄt＝Ｃp×ｄＶrmp／ｄt＝Ｃp×ｄＲX／ｄt …（１）

本実施形態では、ランプ電位Ｖrmpの時間変化率ＲXは一定であるから、セット電流Isの値は一定となる。したがって、セット期間ＰSにおいて、駆動トランジスターＴDRのゲート・ソース間の電圧は、一定のセット電流Ｉsが駆動トランジスターＴDRを流れるのに必要な電圧ＶGS1に漸近していく。このように、各駆動トランジスターＴDRのゲート・ソース間の電圧は、一定のセット電流Ｉsが当該駆動トランジスターＴDRを流れるのに必要な電圧ＶGS1に設定される。本実施形態では、電圧ＶGS1は、以下の式（２）で表される。
ＶGS1＝ＶTH_tr＋Ｖa …（２）

セット期間ＰSの終点において、駆動トランジスターＴDRのゲート・ソース間の電圧は、一定のセット電流Ｉsが駆動トランジスターＴDRを流れるのに必要な電圧ＶGS1にほぼ等しくなるから、駆動トランジスターＴDRのソースの電位ＶSは初期化電位ＶINI（ゲートの電位ＶG）よりも電圧ＶGS1だけ低い電位（ＶINI−ＶGS1）に設定される。本実施形態では、この電位（ＶINI−ＶGS1）と給電線４５の電位ＶCTとの電位差（発光素子Ｅの両端間の電圧）は、発光素子Ｅの発光閾値電圧Ｖth_OLEDを下回るように設定される。すなわち、セット期間ＰSでも発光素子Ｅは非発光状態である。

（ｃ）データ出力期間Ｐk
図４に示すように、データ出力期間Ｐkが開始すると、駆動回路２０（走査線駆動回路２１）は、初期化信号ＧINIをローレベルに設定する。したがって、図７および図８に示すように、初期用トランジスターＴINIはオフ状態に設定されるので、各データ線１６と初期化線４７とは非導通状態となる。また、図４に示すように、駆動回路２０（走査線駆動回路２１）は、走査信号ＧWR[ｉ]をローレベルに設定する。したがって、図７および図８に示すように、選択トランジスターＴSLはオフ状態となり、データ線１６は電気的にフローティング状態となる。前述したように、各データ線１６には容量Ｃsが付随するので、データ電位ＤTの書き込みが行われるまでの間、各データ線１６の電位は初期化電位ＶINIに保持される。

図４に示すように、データ出力期間Ｐkにおいて、駆動回路２０（電位生成回路２５）は、セット期間ＰSと同様に、第ｉ行のランプ給電線１４に出力するランプ電位Ｖrmp[ｉ]を時間変化率ＲXで直線的に減少させるから、ノードＮＤから第２容量素子Ｃ2を介して第ｉ行のランプ給電線１４へ至る経路にはセット電流Ｉsが流れ続ける。セット電流Isが流れることにより駆動トランジスターのゲート−ドレイン間の電圧は駆動トランジスターの閾値を維持することが可能となる。

本実施形態では、図４に示すように、データ出力期間Ｐk内の最初の選択期間Ｔs1において、駆動回路（信号線駆動回路２３）は、第ｊ番目のブロックＢ[ｊ]に対応する信号線１８に出力する階調信号ＶＤ[ｊ]の値を、第ｉ行の走査線１２０と、ブロックＢ[ｊ]内の第１列目のデータ線１６との交差に対応する画素回路Ｕの階調データＤに応じたデータ電位ＤT_1に設定する。
また、制御回路３０は、選択期間Ｔs1において選択信号ＳEL1〜ＳEL9を一斉にハイレベルに設定する。これにより、ブロックＢ[ｊ]に属する各データ線１６と、当該ブロックＢ[ｊ]に対応する第ｊ番目の信号線１８とが一斉に導通する。したがって、図７に示すように、ブロックＢ[ｊ]内の各データ線１６の電位は、初期化電位ＶINIからデータ電位ＤT_1（＞ＶINI）に変化する。

ここで、駆動トランジスターＴDRのゲートとデータ線１６との間には寄生容量（不図示）が介在するので、データ線１６の電位が初期化電位ＶINIからデータ電位ＤT_1に変化すると、駆動トランジスターＴDRのゲートの電位ＶGは、データ線１６の電位に連動して変化する。このとき、駆動トランジスターＴDRのソースの電位ＶSもゲートの電位ＶGに連動して変化する。
前述したように、本実施形態では、最初の選択期間Ｔs1では、ブロックＢ[ｊ]内の各データ線と、当該ブロックＢ[ｊ]に対応する信号線１８とを一斉に導通させることで、当該ブロックＢ[ｊ]に属する各データ線１６の電位をデータ電位ＤT_1に設定するので、当該ブロックＢ[ｊ]に属する各データ線１６の電位の変化を揃えることができる。すなわち、当該ブロックＢ[ｊ]内の各画素回路Ｕにわたって駆動トランジスターのゲート電位の変化量を揃えることができる。

その後、データ出力期間Ｐk内の第k番目の選択期間Ｔskが開始すると、駆動回路（信号線駆動回路２３）は、ブロックＢ[ｊ]に対応する信号線１８に出力する階調信号ＶＤ[ｊ]の値を、第ｉ行の走査線１２０と、ブロックＢ[ｊ]内の第ｋ列目のデータ線１６との交差に対応する画素回路Ｕの階調データＤに応じたデータ電位ＤT_kに設定する。このとき、制御回路３０は、選択信号ＳELkをハイレベルに設定するので、選択部ＭP[ｊ]のスイッチＳW_kはオン状態に設定され、ブロックＢ[ｊ]内の第k列目のデータ線１６と、当該ブロックＢ[ｊ]に対応する信号線１８とが導通する。したがって、図８に示すように、ブロックＢ[ｊ]内の第ｋ列目のデータ線１６の電位は、最初の選択期間Ｔs1にて設定された電位ＤT_1から電位ＤT_kへと変化する。これにより、当該画素回路Ｕ（第i行に属するブロックＢ[ｊ]内の第ｋ列目に位置する画素回路Ｕ）を流れるセット電流Ｉsの値も変化する。

なお、第ｋ番目の選択期間Ｔskが終了する直前において、制御回路３０は、選択信号ＳELkをローレベルに設定する。これにより、スイッチＳW_kはオフ状態となり、ブロックＢ[ｊ]内の第ｋ列目のデータ線１６は電気的にフローティング状態となる。前述したように、データ線１６には容量Ｃsが寄生するので、第ｋ番目の選択期間Ｔskにて第ｋ列目のデータ線１６に書き込まれたデータ電位ＤT_kは、容量Ｃsによって保持される。

ここで、各選択期間Ｔsにおけるデータ線１６の電位の変化量が大きいほど、当該データ線１６に対応する画素回路Ｕの駆動トランジスターのゲート電位の変化量も大きくなる。前述したように、本実施形態では、最初の選択期間Ｔs1において、ブロックＢ[ｊ]に属する各データ線１６の電位は、初期化電位ＶINIよりも大きい電位ＤT_1に設定されるので、各データ線１６の電位が、当該データ線１６にデータ電位ＤTが書き込まれるまでの間、初期化電位ＶINIに設定される態様に比べて、第２番目以降の各選択期間Ｔsにおけるデータ線１６の電位の変動量を抑制できる。すなわち、本実施形態によれば、各画素回路Ｕにわたって駆動トランジスターのゲート電位が大きく変動することを抑制できるという利点がある。

この点について詳述するために、仮にデータ電位ＤT_1〜ＤT_9が互いに等しくなるような表示状態を想定してみる。この想定において、本実施形態では、選択期間Ｔs1において、ブロックＢ[ｊ]に属する９本のデータ線１６が、一斉に初期化電位ＶINIから電位ＤT_1に変動する。なお、この想定では、電位ＤT_1は電位ＤT_2〜ＤT_9と等しい。当該電位変動は、寄生容量を介在して駆動トランジスターＴDRのゲートの電位ＶGおよびソースの電位ＶSを変動させるが、同じタイミングで変動するので、各単位回路同士でみたときに駆動トランジスターのゲートに影響する電圧の条件が揃えられる。
したがって、次の書込期間ＰWRの直前において駆動トランジスターＴDRのゲートの電位ＶGは、各単位回路同士で均等になるので、同じデータ電位ＤT_1〜ＤT_9の書込条件、すなわち図４において書込期間ＰWRの直前での電位ＶGとデータ電位ＤT_1〜ＤT_9との差ΔＶdが、ブロックに属する９列にわたって揃うことになり、差が出にくい。よって、列毎の縦スジも抑えられることになる。

これに対して、比較例においては、図１４に示されるように、選択期間Ｔs1において選択信号ＳEL1〜ＳEL9が一斉にハイレベルとならずに、選択期間Ｔs1〜Ｔs9にわたって順番に選択信号ＳEL1〜ＳEL9がハイレベルとなる。ここで、同様にデータ電位ＤT_1〜ＤT_9が互いに等しくなるような表示状態を想定してみたとき、ブロックＢ[ｊ]に属する９本のデータ線１６は、選択信号ＳEL1〜ＳEL9がハイレベルとなる順に、初期化電位ＶINIから電位ＤT_1（＝ＤT_2〜ＤT_9）に変動する。すなわち、９本のデータ線１６の電位は、互いに異なるタイミングで変動することになり、各単位回路同士でみたときにゲート電位が影響を受ける条件が不揃いになる。
このため、書込期間ＰWRの直前において駆動トランジスターＴDRのゲートの電位ＶGは、例えば１番目の単位回路と、９番目の単位回路とで比べたときに、同じデータ電位ＤT_1、ＤT_9の書込条件、すなわち図において書込期間ＰWRの直前での電位ＶGとデータ電位ＤT_1、ＤT_9との差ΔＶdが、異なってしまう。この比較例では、１番および９番目に限られず、１〜９番目同士ですべて異なってしまい、差が生じて列毎の縦スジが発生してしまうことになる。

（ｄ）書込期間ＰWR
図４に示すように、書込期間ＰWRが開始すると、駆動回路２０（走査線駆動回路２１）は、走査信号ＧWR[ｉ]をハイレベルに設定する。したがって、図９に示すように、選択トランジスターＴSLはオン状態に遷移するから、駆動トランジスターＴDRのゲートはブロックＢ[ｊ]内の第ｋ列目のデータ線１６に導通する。これにより、駆動トランジスターＴDRのゲートの電位ＶGはデータ電位ＤT_kに設定され、当該データ電位ＤT_kに応じた電流Ｉdsが駆動トランジスターＴDRを流れる。当該電流Ｉdsが駆動トランジスターＴDRを流れることにより、駆動トランジスターＴDRのソースの電位ＶSは経時的に上昇する。

このとき、駆動回路２０（電位生成回路２５）は、セット期間ＰSおよびデータ出力期間Ｐkと同様に、第ｉ行のランプ給電線１４に出力するランプ電位Ｖrmp[ｉ]を時間変化率ＲXで直線的に減少させるから、ノードＮＤから第２容量素子Ｃ2を介して第ｉ行のランプ給電線１４へ至る経路にはセット電流Ｉsが流れ続ける。そうすると、駆動トランジスターＴDRを流れる電流Ｉdsは、ノードＮＤにおいて、第２容量素子Ｃ2へ向かって流れるセット電流Ｉsと、第１容量素子Ｃ1へ向かって流れる電流Ｉc、すなわち（Ｉds−Ｉs）とに分岐する。データ電位ＤT_kに応じた電流Ｉdsの値が大きいほど、第１容量素子Ｃ1へ流れ込む電流Ｉcの値は大きくなり、結果として、駆動トランジスターＴDRのソースの電位の上昇量（つまりゲート・ソース間の電圧の減少量）も大きくなる。

また、前述したように、駆動トランジスターＴDRの移動度μが大きいほど駆動トランジスターＴDRのゲート・ソース間の電圧の減少量（負帰還量）が大きくなる一方、移動度μが小さいほどゲート・ソース間の電圧の減少量（負帰還量）は小さくなる。これにより、画素回路Ｕごとの移動度μのバラツキが補償される。このような移動度補償動作がデータ出力期間Ｐkおよび書込期間ＰWRにわたって実行され、書込期間ＰWRの終点における駆動トランジスターＴDRのゲート・ソース間の電圧（第１容量素子Ｃ1の両端間の電圧）は、データ電位ＤT_kと駆動トランジスターＴDRの特性（移動度μ）とを反映した値に設定される。書込期間ＰWRの終点における駆動トランジスターＴDRのゲート・ソース間の電圧ＶGS2は、以下の式（３）で表される。
ＶGS2＝ＶGS1＋ΔＶ＝ＶTH_tr＋Ｖa＋ΔＶ …（３）
式（３）のΔＶは、データ電位ＤT_kおよび駆動トランジスターＴDRの特性（移動度μ）に応じた値となる。なお、書込期間ＰWRの終点における駆動トランジスターＴDRのソースの電位ＶSは、発光素子Ｅの両端間の電圧が発光閾値電圧Ｖth_OLEDを下回るような値に設定される。したがって、書込期間ＰWRにおいても発光素子Ｅは非発光状態となる。

（ｅ）発光期間ＰDR
図４に示すように、発光期間ＰDRが開始すると、駆動回路２０（走査線駆動回路２１）は、走査信号ＧWR[ｉ]をローレベルに設定する。したがって、図１０に示すように、選択トランジスターＴSLがオフ状態に遷移し、駆動トランジスターＴDRのゲートは電気的にフローティング状態となる。また、駆動回路２０（電位生成回路２５）は、第ｉ行のランプ給電線１４に出力するランプ電位Ｖrmp[ｉ]を一定の基準電位Ｖrefに設定するので、式（１）からも理解されるように、セット電流Ｉsの値はゼロとなる。

このとき、第１容量素子Ｃ1の両端間の電圧（駆動トランジスターＴDRのゲート・ソース間の電圧）は、書込期間ＰWRの終点における電圧ＶGS2に維持されるから、当該電圧ＶGS2に応じた電流Ｉelが駆動トランジスターＴDRを流れてソースの電位ＶSは経時的に上昇する。駆動トランジスターＴDRのゲートは電気的なフローティング状態であるから、駆動トランジスターＴDRのゲートの電位ＶGはソースの電位ＶSに連動して上昇する。そして、駆動トランジスターＴDRのゲート・ソース間の電圧が書込期間ＰWRの終点にて設定された電圧ＶGS2に維持されたまま、駆動トランジスターＴDRのソースの電位ＶSが徐々に増加する。発光素子Ｅの両端間の電圧が発光閾値電圧Ｖth_OLEDに到達すると、電流Ｉelが駆動電流として発光素子Ｅを流れる。発光素子Ｅは、駆動電流Ｉelに応じた輝度で発光する。

いま、駆動トランジスターＴDRが飽和領域で動作する場合を想定すると、駆動電流Ｉelは以下の式（４）の形で表現される。「β」は駆動トランジスターＴDRの利得係数である。
Ｉel＝（β／２）（ＶGS2−ＶTH_tr）^２ …（４）
式（３）の代入によって式（４）は以下のように変形される。
Ｉel＝（β／２）（ＶTH_tr＋Ｖa＋ΔＶ−ＶTH_tr）^２
＝（β／２）（Ｖa＋ΔＶ）^２
結局、駆動電流Ｉelは、駆動トランジスターＴDRの閾値電圧ＶTH_trには依存しないから、画素回路Ｕごとの閾値電圧ＶTH_trのバラツキに起因した輝度のムラが抑制されることになる。

以上に説明したように、本実施形態の駆動回路２０は、データ線にデータ電位を供給する際のデータ線の電位の変動量を従来技術に比べて低減できるので、各データ線へのデータ供給時における、各画素回路における駆動トランジスターのゲート電位の変動量が抑制される。この結果、上述したようなデータ供給時における縦スジの発生を抑制することができる。
また、本実施形態の画素回路によれば、１水平走査期間Ｈ内のデータ出力期間Ｐk（複数の選択期間Ｔs）および書込期間ＰWRにおいて、当該水平走査期間Ｈで選択すべき走査線１２０に対応する複数の画素回路Ｕの各々の駆動トランジスターＴDRにセット電流Isが流れるように各画素回路Ｕの第２容量素子Ｃ2の電荷量を制御することで、データ線にデータ電圧を書き込むべき期間Ｐkにおいても、駆動トランジスターのゲート−ドレイン間に接続された容量Ｃ1において、駆動トランジスターの閾値電圧を正確に保持することが可能になる。

＜Ｂ：変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。

上述した実施形態において、ブロックを構成するデータ線１６の本数、すなわち１つのデータ信号を分配する数のａを「９」として例示したが、「２」以上であれば良い。
また、例えば上述した実施形態にあっては、単位回路Ｕにおいて、電位ＶELH、ＶELLのいずれかをトランジスターＴH、ＴLによって排他的に選択して、駆動トランジスターＴDRのドレインに供給する構成としたが、行毎に電源線を設けて、当該電源線に駆動トランジスターＴDRのドレインを接続するとともに、当該電源線に供給する電位ＶELH、ＶELLを、例えば電位生成回路２５が走査線駆動回路２１によって選択に同期して切り替える構成としてもよい。また、同一の走査線に接続されている複数の画素回路がトランジスターＴH、ＴLを共有する構成としてもよい。この場合、画素回路ごとにトランジスターＴH、ＴLを設ける必要がなくなる。

上述の実施形態では、セット期間ＰSにおいて、駆動回路２０は、第ｉ行のランプ給電線１４に出力するランプ電位Ｖrmp[ｉ]を経時的に変化させることで（つまり第２容量素子Ｃ2の電荷量を経時的に変化させることで）、セット電流Ｉsを生成しているが、これに限らず、第２容量素子Ｃ2およびランプ給電線１４の代わりに、セット電流Ｉsを生成するための定電流源が設けられる態様であってもよい。要するに、各画素回路Ｕは、セット電流Ｉsを生成するための電流生成手段を備えていればよい。

上述の各実施形態では、ランプ給電線１４に出力される電位は、一定の時間変化率ＲXで直線的に減少しているが、これに限らず、ランプ給電線１４に出力される電位の変化の態様は任意である。例えばランプ給電線１４に出力される電位の波形が曲線状であってもよい。要するに、ランプ給電線１４に出力される電位は、セット電流Ｉsが駆動トランジスターＴDRを流れるように、経時的に変化するものであればよい。

上述の各実施形態では、初期化期間ＰRSにおいて、駆動回路２０はランプ給電線１４に出力するランプ電位Ｖrmp[ｉ]を時間変化率ＲXで直線的に減少させているが、これに限らず、初期化期間ＰRSにおけるランプ給電線１４の電位は任意である。例えば、初期化期間ＰRSにおいて、駆動回路２０は、ランプ給電線１４に出力する電位を所定の大きさの電位に固定することもできる。

発光素子Ｅは、ＯＬＥＤ素子であってもよいし、無機発光ダイオードやＬＥＤ（Light Emitting Diode）であってもよい。要は、電気エネルギーの供給（電界の印加や電流の供給）に応じて発光する総ての素子を本発明の発光素子として利用できる。

＜Ｃ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。
図１１は、上述した実施形態に係る電気光学装置１００を表示装置として採用した電子機器（その１）としてのパーソナルコンピューターの外観を示す図である。パーソナルコンピューター２０００は、表示装置としての電気光学装置１００と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。電気光学装置１００において、発光素子１５０にＯＬＥＤを使用した場合、視野角が広く見易い画面表示が可能になる。

図１２は、実施形態に係る電気光学装置１００を表示装置として採用した電子機器（その２）である携帯電話機の外観を示す図である。携帯電話機３０００は、複数の操作ボタン３００１や方向キー３００２などのほか、受話口３００３、送話口３００４とともに上述した電気光学装置１００を備える。方向キー３００２を操作することによって、電気光学装置１００に表示される画面がスクロールする。

図１３は、実施形態に係る電気光学装置１００を表示装置として採用した電子機器（その３）としての携帯情報端末（ＰＤＡ：Personal Digital Assistants）の外観を示す図である。携帯情報端末４０００は、複数の操作ボタン４００１や方向キー４００２などのほか、上述した電気光学装置１００を備える。携帯情報端末４０００では、所定の操作によって住所録やスケジュール帳などの各種の情報が電気光学装置１００に表示されるとともに、表示された情報が方向キー４００２の操作に応じてスクロールする。

なお、本発明に係る電気光学装置が適用される電子機器としては、図１１から図１３までに示した例のほか、テレビ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等などが挙げられる。

１０…素子部、１２…配線群、１４…ランプ給電線、１６…データ線、１８…信号線、２０…駆動回路、２１…走査線駆動回路、２３…データ線駆動回路、２５…電位生成回路、３０…制御回路、４１、４３、４５…給電線、４７…初期化線、５０…データ線初期化部、１００…電気光学装置、Ｂ…ブロック、Ｃ1…第１容量素子、Ｃ2…第２容量素子、Ｅ…発光素子、ＧINI…初期化信号、ＧVH、ＧVL…制御信号、ＧWR…走査信号、ＭP…選択部、ＮＤ…ノード、ＳEL…選択信号、ＳW…スイッチ、ＴDR…駆動トランジスター、ＴSL…選択トランジスター、ＴIN…初期化用トランジスター、Ｖrmp…ランプ電位、Ｕ…画素回路。

Claims (6)

1. 複数本の走査線と、
   ａ（ａは２以上の整数）本毎にブロック化された複数本のデータ線と、
   前記複数本の走査線と前記複数本のデータ線との交差に対応して設けられた複数の画素回路と、
   を有し、
   前記複数の画素回路の各々は、
   発光素子と、
   ドレインが電源線に電気的に接続され、ゲートおよびソース間の電圧に応じた電流を前記発光素子に流す駆動トランジスターと、
   前記駆動トランジスターのゲートと前記データ線との間で導通状態が制御される選択トランジスターと、
   を含み、
   初期化期間に、前記駆動トランジスターのドレインに第１電源電位が供給されるとともに、前記駆動トランジスターのゲートに前記データ線および前記選択トランジスターを介し初期化電位が供給されて、前記駆動トランジスターのソースの電位が初期化され、
   セット期間に、前記駆動トランジスターのドレインに第２電源電位が供給され、当該駆動トランジスターのドレインおよびソース間にセット電流が流れて、前記発光素子を発光させない状態で、前記駆動トランジスターのゲートおよびソース間に当該駆動トランジスターの閾値電圧に相当する電圧が保持され、
   第１番目の選択期間において前記ブロック化されたａ本のデータ線が選択され、当該ａ本のデータ線に、当該ａ本のデータ線のうちの一のデータ線に接続された画素回路に供給されるべきデータ信号が供給され、
   第２番目から第ａ番目の選択期間において前記一のデータ線を除いた（ａ−１）本のデータ線が所定の順番で選択されるとともに、選択されたデータ線に、当該データ線に接続された画素回路に供給されるべきデータ信号が供給され、
   書込期間において、前記データ線に供給されたデータ信号が、前記選択トランジスターを介し前記駆動トランジスターのゲートに供給される
   ことを特徴とする電気光学装置。
2. 前記ブロックの各々に対応して設けられ、前記ブロックに対応して設けられた信号線と、対応するブロックに属する前記ａ本のデータ線との導通および非導通を切り替える複数の選択部を備え、
   前記選択部は、
   前記データ出力期間のうち第１番目の選択期間に、前記ブロックに対応する信号線と当該ブロックに属するａ本データ線との間を一斉に導通させる
   ことを特徴とする請求項１に記載の電気光学装置。
3. 前記セット期間に、前記セット電流を流す電流生成手段を有し、
   前記電流生成手段は、
   第１電極と第２電極とを含む第２容量素子と、給電線とを備え、
   前記第１電極は前記駆動トランジスターのソースに接続される一方、前記第２電極は前記給電線に接続され、
   少なくとも前記セット期間の開始から前記書込期間の終了までは、前記給電線の電位が経時的に変化する
   ことを特徴とする請求項２に記載の電気光学装置。
4. 前記セット期間の開始から前記書込期間の終了まで、前記給電線の電位が直線的に変化する
   ことを特徴とする請求項３に記載の電気光学装置。
5. 複数本の走査線と、
   ａ（ａは２以上の整数）本毎にブロック化された複数本のデータ線と、
   前記複数本の走査線と前記複数本のデータ線との交差に対応して設けられた複数の画素回路と、
   を有し、
   前記複数の画素回路の各々は、
   発光素子と、
   ドレインが電源線に電気的に接続され、ゲートおよびソース間の電圧に応じた電流を前記発光素子に流す駆動トランジスターと、
   前記駆動トランジスターのゲートと前記データ線との間で導通状態が制御される選択トランジスターと、
   を含む電気光学装置の駆動方法であって、
   初期化期間に、前記駆動トランジスターのドレインに第１電源電位を供給するとともに、前記駆動トランジスターのゲートに前記データ線および前記選択トランジスターを介し初期化電位を供給して、前記駆動トランジスターのソースの電位を初期化し、
   第１番目の選択期間において前記ブロック化されたａ本のデータ線が選択され、当該ａ本のデータ線に、当該ａ本のデータ線のうちの一のデータ線に接続された画素回路に供給すべきデータ信号を供給し、
   第２番目から第ａ番目の選択期間において前記一のデータ線を除いた（ａ−１）本のデータ線を所定の順番で選択するとともに、選択したデータ線に、当該データ線に接続された画素回路に供給されるべきデータ信号を供給し、
   書込期間において、前記データ線に供給されたデータ信号を、前記選択トランジスターを介し前記駆動トランジスターのゲートに供給する
   ことを特徴とする電気光学装置の駆動方法。
6. 請求項１乃至４のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。
   

Images