CN100521547C - 数字模拟转换器与数字模拟转换方法 - Google Patents
数字模拟转换器与数字模拟转换方法 Download PDFInfo
- Publication number
- CN100521547C CN100521547C CNB200410055800XA CN200410055800A CN100521547C CN 100521547 C CN100521547 C CN 100521547C CN B200410055800X A CNB200410055800X A CN B200410055800XA CN 200410055800 A CN200410055800 A CN 200410055800A CN 100521547 C CN100521547 C CN 100521547C
- Authority
- CN
- China
- Prior art keywords
- resistance
- circuit
- complement
- reference voltage
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明揭示一种数字模拟转换器的电路与数字模拟转换方法，用以将一数字信号转换成一电压值，其中此数字信号包含m+n个位，此方法至少包含如下步骤。首先，将数字信号区分为一第一位组的m个第一位以及一第二位组的n个第二位。接着，借助第一位组的m个第一位，从多个参考电压值选择一参考电压范围。最后，借助第二位组的n个第二位，自参考电压范围决定该电压值。
Description
技术领域
本发明有关一种数字模拟转换器(Digital Analog Converter)的电路架构与数字模拟转换方法，特别是有关一种在高色彩解析度的显示器中，源极驱动器内部的数字模拟转换器的电路架构与数字模拟转换方法。
背景技术
主动型矩阵显示器(Active Matrix Display)是指在显示器中使用晶体管作为像素开关的元件，例如在目前的显示器中，此种主动型矩阵显示器架构最广泛地使用于薄膜晶体管液晶显示器(TFT LCD)中。一个主动型矩阵显示器包括以下四个部分：显示器的显示区、栅极驱动器(Gate Driver)电路、源极驱动器(Source Driver)电路、以及时序控制电路(Timing control Circuit)。
显示器的显示区是利用某些材料的光电特性，将电子信号转换成光的影像。栅极驱动器电路是用来传送显示器上的晶体管的开或关的信号，也称为扫描线驱动器(Scan Driver)。源极驱动器电路是将数字信号转变为模拟电压值，以用来传送影像信号到显示器上，也称为数据线驱动器(Data Driver)。时序控制电路主要是产生栅极与源极驱动器所需的控制信号，经由栅极与源极驱动器，将影像的电子信号传送至显示器中。
在目前的技术中，现有的源极驱动器内部的数字模拟转换器架构如图1所示。以n位来表现2n灰阶(Grey Levels)为例来作说明，现有的源极驱动器的数字模拟转换器100是由2n个开关(Switches)所组成，每一个开关能提供一组模拟电压，再通过输出缓冲器(Output Buffers)101输出模拟电压，以驱动一显示器。
此方法需要复杂的解码器将数字信号解码，以供决定输出与该数字信号相对应的参考电压。而且，由图1可知，每增加一个灰阶，此数字模拟转换器中就必须增加一个开关与一个参考电压。随着显示器对色彩解析度的要求越来越高，其所需的灰阶与开关数目也越来越多，造成芯片的面积也越来越大，而源极驱动器的制造成本也因此越来越高。
图2显示另一个现有的源极驱动器的数字模拟转换器架构.在数字模拟转换器200中，每两个开关形成一开关组，多个开关组形成多个阶层，各阶层与数字信号的各位是一对一对应，且每一开关组的各开关是分别由各阶层所对应的位以及其补数来控制。总线(Bus Line)提供不同的参考电压，借助各阶层的开关的组合，可输出不同的电压至输出缓冲器201中。
请参考图2，源极驱动器会传送一n位的信号202，其中Bn-1为最高有效位(MostSignificant Bit)，B0为最低有效位(Least Significant Bit)。以5位的信号为例，当B0＝B1＝B2＝B3＝B4＝1时，V32的参考电压值会输出至输出缓冲器201中，其代表的数值为31。当B0＝0(亦即其补数B0B＝1)，B1＝B2＝B3＝B4＝1时，V31的电压会输出至输出缓冲器201中，其代表的数值为30.此方法不需要复杂的解码器将数字信号解码，即可得到此信号所代表的输出参考电压，因此，数字模拟转换器200可简化图1的数字模拟转换器100内的解码器.
表1列出图1与图2所绘示的数字模拟转换器所需的开关数目与参考电压数目的比较。由表1可知，图2所绘示的数字模拟转换器200虽可简化图1的数字模拟转换器100内的解码器，但所需的开关数目却比数字模拟转换器100所使用的多。
| 控制开关的解码器 | 参考电压数 | 总线数目 | 开关数目 | |
| 数字模拟转换器100 | 较复杂 | 2<sup>n</sup> | 2<sup>n</sup> | 2<sup>n</sup> |
| 数字模拟转换器200 | 较简单 | 2<sup>n</sup> | 2<sup>n</sup> | 2<sup>n+1</sup> |
表1
由上述比较表可以了解，在现有源极驱动器内部的数字模拟转换器架构中，当色彩解析度要求越来越高时，所需的开关、参考电压与提供参考电压的总线数目将随着位数的提高，而成指数倍数的增加。
发明内容
因此，本发明的目的是提供一种数字模拟转换器，减少总线以及开关的数目并简化其电路，以缩小其芯片面积且降低其制造成本。
本发明的另一目的是提供一种数字模拟转换方法，可降低数字模拟转换电路的复杂度，并有效地增加其数字模拟转换的能力.
根据本发明的上述目的，提出一种数字模拟转换器，用以将一具有m+n位的数字信号转换成一电压值。此数字模拟转换器至少包含多个总线、一第一电路以及一第二电路。多个总线提供多个参考电压。第一电路具有数字信号的m个第一位，且第一电路电性连接至这些总线，用以接收这些参考电压，并由这些参考电压选择出一参考电压范围。第二电路具有数字信号的n个第二位，且第二电路具有至少一输入端，其中输入端连接至第一电路，用以接收参考电压范围并选择出一电压值输出至一缓冲器。
根据本发明的较佳实施例，此第一电路包含一第一次电路与一第二次电路，每一次电路分别接收部分的参考电压，以分别决定参考电压范围的最大值与最小值。第二电路包含多个分压电路电性串联，以及一第二电阻电性串联这些分压电路。其中，每一分压电路包含一开关与一第一电阻，各分压电路是一对一对应各第二位以及其补数，且每一分压电路的开关系由所对应的第二位或其补数来控制，第一电阻的电阻值是依照所对应的各第二位或其补数的位顺序依序递减，而两相邻的第二位或其补数所对应的第一电阻的电阻值是为倍数关系。
每一次电路包含多个分压电路电性串联次电路所连接的一第一参考电压，以及一第二电阻电性串联于这些分压电路以及次电路所连接的一第二参考电压之间。其中，每一分压电路包含一开关与一第一电阻，而各分压电路是一对一对应各第一位以及其补数，且每一分压电路的开关是由所对应的第一位或其补数来控制，第一电阻的电阻值是依照所对应的各第一位或其补数的位顺序依序递减，而两相邻的第一位或其补数所对应的第一电阻的电阻值是为倍数关系。
根据本发明的另一目的，提出一种数字模拟的转换方法，用以将一数字信号转换成一电压值，其中此数字信号包含m+n个位，此方法至少包含如下步骤.首先，将数字信号区分为一第一位组的m个第一位以及一第二位组的n个第二位。接着，借助第一位组的m个第一位，从多个参考电压值选择一参考电压范围.最后，借助第二位组的n个第二位，自参考电压范围决定该电压值。
参考电压值具有多个第一参考电压值与多个第二参考电压值，用以分别决定参考电压范围的最大值与最小值.其中，此方法还包含利用自第一位组所产生的阶层及其补数，或利用自第一位组所产生的分压电阻值及其补数，决定参考电压范围的最大值及最小值。
本发明提供一种源极驱动器内部的数字模拟转换器的电路架构及方法，将数字影像信号转变成模拟的影像电压，再将这个模拟电压经由输出缓冲器来驱动显示器。因此，本发明的驱动电路架构不需复杂的解码器，且所需的开关数目最少，并可克服现有的数字模拟转换器当色彩解析度要求越来越高时，所需的开关、电压及提供电压的总线数目也将成指数倍增加的缺点。
附图说明
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图进行详细说明如下：
图1显示现有的源极驱动器内部的数字模拟转换器架构；
图2显示另一个现有的源极驱动器的数字模拟转换器架构；
图3显示本发明的源极驱动器内部的数字模拟转换器电路方块图；
图4显示本发明的数字模拟转换器中的低位电路动作原理；
图5显示本发明另一个实施例的数字模拟转换器的电路架构图；以及
图6显示本发明又一个实施例的数字模拟转换器的电路架构图。
具体实施方式
本发明是将源极驱动器的数字模拟转换器分成两个部分，其一为自参考电压值中选择出一参考电压范围的高位电路，另一为自参考电压范围中选择出一电压值的低位电路。为了减少开关的数目，将输入的数字信号的m+n个位分成m个高位与n个低位。其中，m个高位选择数字模拟转换器的最高与最低的参考电压范围，而另n个低位则选择在m个高位所选定的参考电压范围中，对应到的一电压值。
以下各实施例为了便于理解，仅以10位的数字信号为例子，以对应此数字信号的5个高位(B9B8B7B6B5，分别代表2928272625)的高位电路与对应此数字信号的5个低位(B4B3B2B1B0，分别代表2423222120)的低位电路举例，相对于10位有1024个灰阶，其电压分别以V0-V1023表示，当然此架构可扩展至任意位的解析度。
请参考图3，其显示本发明的源极驱动器内部的数字模拟转换器电路示意图。如图3所示，本发明的数字模拟转换器300包括一高位电路与一低位电路303。高位电路包含一第一高位次电路301以及一第二高位次电路302，每一高位次电路分别电性连接部分的参考电压，以分别决定参考电压范围的最大值(例如VB)与最小值(例如VA)，其中，VB的电压为图3中所示的V31-V1023中择一，VA的电压为图3中所示的V0-V992中择一.低位电路303则自参考电压范围中选择出一电压值，以输出至一输出缓冲器304.以10位的输入信号为例，高位次电路301及302负责选择数字模拟转换器300的最高与最低的电压位准(例如VB与VA)，而低位电路303则负责自此参考电压范围(VB至VA)中选择细部电压。
在数字模拟转换器300中，每一高位次电路包含多个开关，电性连接部分的参考电压.而每两个开关形成一开关组，这些开关组还形成多个阶层，各阶层与各高位是一对一对应，且每一开关组的各开关是分别由各阶层所对应的各高位以及其补数来控制。借助各阶层的开关的组合，可将总线提供的不同参考电压输出，即为高位电路所决定的参考电压范围的最大值VB与最小值VA。
举例而言，当B5＝B6＝B7＝B8＝B9＝0时，VA即输出V0的电压，VB即输出V31的电压。当B5＝1(亦即其补数B5B＝0)，B6＝B7＝B8＝B9＝0时，VA即输出V32的电压，VB即输出V63的电压。当B6＝1(亦即其补数B6B＝0)，B5＝B7＝B8＝B9＝0时，VA即输出V64的电压，VB即输出V95的电压。
低位电路303包含电性串联的多个分压电路305，每一分压电路305包含一开关306与一第一电阻307，以及与这些分压电路305电性串联的一第二电阻308。各分压电路305是一对一对应各低位以及其补数，且每一分压电路305的开关306是由所对应的低位或低位补数来控制。第一电阻的电阻值是依照所对应的各低位或其补数的位顺序依序递减，且两相邻的低位或其补数所对应的第一电阻307的电阻值是为倍数关系。
分压电路305是将开关306与第一电阻307并联，当开关306关闭时，电流会流经第一电阻307，反之，当开关306导通时，电流会流经开关306，此时第一电阻307便会失效。经由多个开关与电阻串的排列组合，便可产生不同的相对电阻，进而产生不同的输出电压。由表2的真值表可清楚了解本发明的数字模拟转换器300可将数字影像信号通过电阻串及开关的动作，转变成模拟的影像电压，再将这个模拟电压经由输出缓冲器304输出，以驱动一显示器(未绘示)。此外，单一增益缓冲器(Unit Ga in Buffer)309的目的则是在避免太多阶层的电阻分压而造成输出电压的失真。
请参考图4，其进一步说明本发明的数字模拟转换器中的低位电路的动作原理。以5位的低位电路为例，当开关B4、开关B3、开关B2、开关B1、开关B0皆为0时，电流如路径401所示，其数字模拟转换器所输出的相对电阻为R0/R-total，输出电压为R0/R-total*(VB-VA)，代表的数值为0。当开关B4、开关B2、开关B0为1，开关B3、开关B1为0时，电流如路径402所示，则其数字模拟转换器所输出的相对电阻为(R5+R3+R1+R0)/R_total，输出电压为(R5+R3+R1+R0)/R_total*(VB-VA)，代表的数值为21。其完整数字信号的真值表对应输出电压的结果如表2所示。其中，VB的电压为图3中所示的V31-V1023中择一，VA的电压为图3中所示的V0-V992中择一。
| 数值 | B<sub>4</sub> | B<sub>3</sub> | B<sub>2</sub> | B<sub>1</sub> | B<sub>0</sub> | 相对电阻 | |
| 0 | 0 | 0 | 0 | 0 | 0 | R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 1 | 0 | 0 | 0 | 0 | 1 | R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 2 | 0 | 0 | 0 | 1 | 0 | R<sub>2</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 3 | 0 | 0 | 0 | 1 | 1 | R<sub>2</sub>+R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 4 | 0 | 0 | 1 | 0 | 0 | R<sub>3</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 5 | 0 | 0 | 1 | 0 | 1 | R<sub>3</sub>+R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 6 | 0 | 0 | 1 | 1 | 0 | R<sub>3</sub>+R<sub>2</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 7 | 0 | 0 | 1 | 1 | 1 | R<sub>3</sub>+R<sub>2</sub>+R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 8 | 0 | 1 | 0 | 0 | 0 | R<sub>4</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 9 | 0 | 1 | 0 | 0 | 1 | R<sub>4</sub>+R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 10 | 0 | 1 | 0 | 1 | 0 | R<sub>4</sub>+R<sub>2</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 11 | 0 | 1 | 0 | 1 | 1 | R<sub>4</sub>+R<sub>2</sub>+R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 12 | 0 | 1 | 1 | 0 | 0 | R<sub>4</sub>+R<sub>3</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 13 | 0 | 1 | 1 | 0 | 1 | R<sub>4</sub>+R<sub>3</sub>+R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 14 | 0 | 1 | 1 | 1 | 0 | R<sub>4</sub>+R<sub>3</sub>+R<sub>2</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 15 | 0 | 1 | 1 | 1 | 1 | R<sub>4</sub>+R<sub>3</sub>+R<sub>2</sub>+R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 16 | 1 | 0 | 0 | 0 | 0 | R<sub>5</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 17 | 1 | 0 | 0 | 0 | 1 | R<sub>5</sub>+R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 18 | 1 | 0 | 0 | 1 | 0 | R<sub>5</sub>+R<sub>2</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 19 | 1 | 0 | 0 | 1 | 1 | R<sub>5</sub>+R<sub>2</sub>+R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 20 | 1 | 0 | 1 | 0 | 0 | R<sub>5</sub>+R<sub>3</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 21 | 1 | 0 | 1 | 0 | 1 | R<sub>5</sub>+R<sub>3</sub>+R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 22 | 1 | 0 | 1 | 1 | 0 | R<sub>5</sub>+R<sub>3</sub>+R<sub>2</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 23 | 1 | 0 | 1 | 1 | 1 | R<sub>5</sub>+R<sub>3</sub>+R<sub>2</sub>+R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 24 | 1 | 1 | 0 | 0 | 0 | R<sub>5</sub>+R<sub>4</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 25 | 1 | 1 | 0 | 0 | 1 | R<sub>5</sub>+R<sub>4</sub>+R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 26 | 1 | 1 | 0 | 1 | 0 | R<sub>5</sub>+R<sub>4</sub>+R<sub>2</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 27 | 1 | 1 | 0 | 1 | 1 | R<sub>5</sub>+R<sub>4</sub>+R<sub>2</sub>+R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 28 | 1 | 1 | 1 | 0 | 0 | R<sub>5</sub>+R<sub>4</sub>+R<sub>3</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 29 | 1 | 1 | 1 | 0 | 1 | R<sub>5</sub>+R<sub>4</sub>+R<sub>3</sub>+R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 30 | 1 | 1 | 1 | 1 | 0 | R<sub>5</sub>+R<sub>4</sub>+R<sub>3</sub>+R<sub>2</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
| 31 | 1 | 1 | 1 | 1 | R<sub>5</sub>+R<sub>4</sub>+R<sub>3</sub>+R<sub>2</sub>+R<sub>1</sub>+R<sub>0</sub>/R_total | *(V<sub>B</sub>-V<sub>A</sub>) |
表2
图5显示本发明另一个实施例的数字模拟转换器的电路架构图，进一步将电阻串与开关并联于高位电路中。如图5所示，本发明的数字模拟转换器500包括一高位电路与一低位电路503。高位电路包含一第一高位次电路501以及一第二高位次电路502，每一高位次电路分别电性连接部分的参考电压，以分别决定参考电压范围的最大值(例如VB)与最小值(例如VA)。低位电路503则自参考电压范围中选择出一电压值，以输出至一输出缓冲器504。而单一增益缓冲器505的目的则是在避免太多阶层电阻分压而造成输出电压的失真。
在数字模拟转换器500中，第一高位次电路501包含多个电性串联的分压电路，以及一第二电阻。分压电路并电性串联第一高位次电路501所连接的一参考电压值V1023，而第二电阻则电性串联于这些分压电路以及第一高位次电路501所连接的一参考电压值V31之间。同样地，第二高位次电路502亦包含多个电性串联的分压电路，以及一第二电阻。
分压电路电性串联第二高位次电路502所连接的一参考电压值V992，而第二电阻则电性串联于这些分压电路以及第二高位次电路502所连接的一参考电压值V0之间。其中，每一分压电路包含一开关与一第一电阻，而各分压电路是一对一对应各高位以及其补数，且每一分压电路的开关是由所对应的高位或高位的补数来控制，第一电阻的电阻值是依照所对应的各高位或其补数的位顺序依序递减，而两相邻的高位或其补数所对应的第一电阻的电阻值是为倍数关系。
经由各开关与电阻串的排列组合，便可产生不同的电压。举例而言，在第一高位次电路501与第二高位次电路502中，经由各开关与电阻串的排列组合，便可输出一介于V1023与V31之间的电压VB与一介于V0与V992之间的电压VA。低位电路503的运作原理则与图3的低位电路303相同。
图6显示本发明又一个实施例的数字模拟转换器的电路架构图.如图6所示，本发明的数字模拟转换器600包括一高位电路与一低位电路604.当总线只提供两个参考电压时，高位电路包含多个第一分压电路601、多个第二分压电路602、以及一第三电阻603，而低位电路604则与图3的低位电路303相同。高位电路决定参考电压范围的最大值(例如VB)与最小值(例如VA)，低位电路604则自参考电压范围中选择出一电压值，以输出至一输出缓冲器605.而单一增益缓冲器606的目的则是在避免太多阶层电阻分压而造成输出电压的失真。
第一分压电路601电性串联一参考电压V1023，且每一第一分压电路601包含一第一开关与一第一电阻。第一分压电路601是一对一对应各高位，且每一第一分压电路601的开关系由所对应的高位来控制。第二分压电路602电性串联一参考电压V0，且每一第二分压电路602包含一第二开关与一第二电阻.第二分压电路602是一对一对应各高位的补数，且每一第二分压电路602的开关是由所对应的高位补数来控制。而第三电阻603则电性串联于这些第一与第二分压电路之间。
其中，这些第一电阻的电阻值是依照所对应的各高位的位顺序依序递减，且这些第二电阻的电阻值是依照所对应的各高位补数的位顺序依序递减。两相邻的高位所对应的第一电阻的电阻值是为倍数关系，且两相邻的高位补数所对应的第二电阻的电阻值亦为倍数关系.
数字模拟转换器600的运作原理如下所述。假设V0-V1023代表1024个灰阶电压，也就是10位的数字信号，则如表2的真值表与图6的路径607所示，若B9B8B7B6B5为01010时，可得到VB的输出电压为(R2′+R4′+R0′)/R′_total*(V1023-V0)，VA的输出电压为(R2′+R4′)/R′_total*(V1023-V0)，其中R′_total＝R0′+R1′+R2′+R3′+R4′+R5′，VB与VA的电压差在于R0′的两端。在建立完整的真值表并代入R0′-R5′的数值后，即可得到与图5相同的VB及VA结果.
综合上述各实施例以及现有技术，图1、图2、图3、图5与图6的数字模拟转换器电路所需零件的比较整理如表3所示。
| 控制开关的解码器 | 参考电压数 | 总线数目 | 开关数目 | 电阻数目 | |
| 图1的数字模拟转换器100 | 较复杂 | 1024 | 1024 | 1024 | - |
| 图2的数字模拟转换器200 | 较简单 | 1024 | 1024 | 2048 | - |
| 图3的数字模拟转换器300 | 较简单 | 64 | 64 | 64+10 | 11 |
| 图5的数字模拟转换器500 | 较简单 | 4 | 4 | 30 | 33 |
| 图6的数字模拟转换器600 | 较简单 | 2 | 2 | 20 | 22 |
表3
由表3即可清楚了解本发明的数字模拟转换器电路使用较少的开关数目，来驱动更高的色彩解析度，因此，源极驱动器的所占面积可以较小，芯片制造成本可以降低。此外，由表3亦可明显看出，本发明的零件数目不论是开关、总线或解码器复杂度，均大大地减少，因此本发明可以克服现有源极驱动器驱动方法的缺点。
虽然本发明已以一较佳实施例揭示如上，然而其并非用以限定本发明，任何熟悉本技术的人员在不脱离本发明的精神和范围内，当可作出各种的等效的更动与替换，因此本发明的保护范围当视后附的权利要求范围所界定的为准。
Claims (19)
1.一种数字模拟转换器，用以将一具有m+n位的数字信号转换成一电压值，其中m和n为非零的正整数，该数字模拟转换器至少包含：
多个总线，提供多个参考电压；
一第一电路，具有该数字信号的m个第一位，该第一电路电性连接至这些总线，用以接收这些参考电压，并由这些参考电压选择出一参考电压范围；以及
一第二电路，具有该数字信号的n个第二位，其中该第二电路具有至少一输入端，该输入端连接至该第一电路，用以接收该参考电压范围并输出一电压值至一缓冲器，该第二电路至少包含多个第一分压电路和一第二电阻，该第二电阻电性串联至这些第一分压电路，这些第一分压电路电性互相串联且至少包含：
一第一开关；以及
一第一电阻，电性并联至该第一开关；以及
其中这些第一分压电路的每一该第一开关是分别对应这些第二位组的每一位以及其补数，且每一这些第一分压电路的该第一开关由所对应的该第二位或该第二位的补数来控制。
2.如权利要求1所述的数字模拟转换器，其特征在于该第一电路包含一第一次电路以及一第二次电路，每一这些次电路分别接收部分的这些参考电压，以分别决定该参考电压范围的最大值与最小值。
3.如权利要求2所述的数字模拟转换器，其特征在于每一这些次电路包含多个开关组，每一这些开关组具有两个开关，这些开关组形成多个阶层，且每一这些阶层一对一对应这些第一位组，每一阶层的这些开关组的这些开关是分别由这些阶层所对应的该第一位以及其补数来控制。
4.如权利要求2所述的数字模拟转换器，其特征在于每一这些次电路包含：
多个第二分压电路，电性串联该次电路所连接的一第一参考电压，每一这些第二分压电路包含一第二开关以及一第三电阻，并且该第三电阻电性并联至该第二开关；以及
一第四电阻，电性串联于这些第二分压电路以及该次电路所连接的一第二参考电压之间；
其中每一这些第二分压电路的每一该第二开关是分别对应这些第一位组的每一位组以及其补数，并且每一这些第二分压电路的该第二开关是由所对应的该第一位或该第一位的补数来控制。
5.如权利要求4所述的数字模拟转换器，其特征在于这些第三电阻的电阻值是依照所对应的这些第一位或其补数的位顺序依序递减。
6.如权利要求4所述的数字模拟转换器，其特征在于两相邻的这些第一位或其补数所对应的这些第三电阻的电阻值是为倍数关系。
7.如权利要求1所述的数字模拟转换器，其特征在于当这些总线提供两个参考电压时，该第一电路包含：
多个第二分压电路，这些第二分压电路是电性串联一第一参考电压，且每一这些第二分压电路包含一第二开关以及一第三电阻，其中每一这些第二分压电路的该第二开关是一对一对应这些第一位组，并且每一这些第二分压电路的该第二开关是由所对应的该第一位来控制；
多个第三分压电路，这些第三分压电路是电性串联一第二参考电压，且每一这些第三分压电路包含一第三开关以及一第四电阻，其中每一这些第三分压电路的每一该第三开关是分别对应这些第一位组的补数，并且每一这些第三分压电路的该第三开关是由所对应的该第一位的补数来控制；以及
一第五电阻，电性串联于这些第二及第三分压电路之间。
8.如权利要求7所述的数字模拟转换器，其特征在于这些第三电阻的电阻值是依照所对应的这些第一位组的位顺序依序递减，且这些第四电阻的电阻值是依照所对应的这些第一位组的补数的位顺序依序递减。
9.如权利要求7所述的数字模拟转换器，其特征在于两相邻的这些第一位组所对应的这些第三电阻的电阻值是为倍数关系，且两相邻的这些第一位组的补数所对应的这些第四电阻的电阻值是为倍数关系。
10.如权利要求1所述的数字模拟转换器，其特征在于这些第一电阻的电阻值是依照所对应的这些第二位组或其补数的位顺序依序递减。
11.如权利要求1所述的数字模拟转换器，其特征在于两相邻的这些第二位或其补数所对应的该第一电阻的电阻值是为倍数关系。
12.一种数字模拟的转换方法，用以将一数字信号转换成一电压值，其特征在于该数字信号包含m+n个位，m和n为非零的正整数，该方法至少包含：
将该数字信号区分为一第一位组的m个第一位以及一第二位组的n个第二位；
进行一第一电压范围选择步骤，以借助该第一位组的m个第一位及其补数，从多个参考电压值选择一参考电压范围；以及
进行一第二电压范围选择步骤，以借助该第二位组的n个第二位及其补数，自该参考电压范围决定该电压值。
13.如权利要求12所述的方法，其特征在于这些参考电压值具有多个第一参考电压值以及多个第二参考电压值，用以分别决定该参考电压范围的最大值以及最小值。
14.如权利要求12所述的方法，其特征在于该方法还包含利用自该第一位组所产生的阶层及其补数，决定该参考电压范围的最大值及最小值。
15.如权利要求12所述的方法，其特征在于该方法还包含利用自该第一位组及其补数所产生的分压电阻值，决定该参考电压范围的最大值及最小值，其中每一这些分压电阻值是一对一对应这些第一位组或其补数。
16.如权利要求15所述的方法，其特征在于这些电阻值是依照所对应的这些第一位或其补数的位顺序依序递减。
17.如权利要求15所述的方法，其特征在于两相邻的这些第一位或其补数所对应的电阻值是为倍数关系。
18.如权利要求12所述的方法，其特征在于该第一电压范围选择步骤是利用该m个第一位及其补数来一对一地控制多个第一开关，以从这些参考电压值选择该参考电压范围。
19.如权利要求12所述的方法，其特征在于该第二电压范围选择步骤是利用该第二位组的n个第二位及其补数来一对一地控制多个第一开关，自该参考电压范围决定该电压值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200410055800XA CN100521547C (zh) | 2004-07-30 | 2004-07-30 | 数字模拟转换器与数字模拟转换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200410055800XA CN100521547C (zh) | 2004-07-30 | 2004-07-30 | 数字模拟转换器与数字模拟转换方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1728560A CN1728560A (zh) | 2006-02-01 |
| CN100521547C true CN100521547C (zh) | 2009-07-29 |
Family
ID=35927628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200410055800XA Expired - Fee Related CN100521547C (zh) | 2004-07-30 | 2004-07-30 | 数字模拟转换器与数字模拟转换方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100521547C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070236273A1 (en) * | 2006-04-05 | 2007-10-11 | Hawthorne Michael R | Setting a reference voltage for a bus agent |
| CN101303834B (zh) * | 2007-05-08 | 2011-01-19 | 瑞鼎科技股份有限公司 | 数字模拟转换器 |
| TWI618364B (zh) * | 2015-08-31 | 2018-03-11 | 矽創電子股份有限公司 | 數位類比轉換器與源極驅動電路 |
-
2004
- 2004-07-30 CN CNB200410055800XA patent/CN100521547C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1728560A (zh) | 2006-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7365670B2 (en) | Digital-to-analog converter | |
| US7375670B1 (en) | Digital-to-analog converter | |
| TW418381B (en) | Low power liquid-crystal display driver | |
| KR20050058761A (ko) | 감마보정 디지털 아날로그 변환기 및 그 변환방법과, 이를사용한 소스구동 집적회로 및 평판표시장치 | |
| CN101471669A (zh) | 数模转换器和数模转换方法 | |
| CN101960511B (zh) | 驱动电路以及显示装置 | |
| CN110910824A (zh) | 一种提高OLED显示效果的非线性Gamma曲线产生系统及产生方法 | |
| CN101103530B (zh) | 数模转换器 | |
| CN108599771B (zh) | 数模转换电路、方法和显示装置 | |
| US8339301B2 (en) | Gamma voltage generator and DAC having gamma voltage generator | |
| CN109104195A (zh) | 一种数模转换电路、其使用方法及显示装置 | |
| CN100521547C (zh) | 数字模拟转换器与数字模拟转换方法 | |
| CN102314839A (zh) | 液晶显示装置及数据驱动器 | |
| CN103578432B (zh) | 电源选择器、源极驱动器及其运作方法 | |
| CN110827741B (zh) | 输出缓冲电路、驱动电路及显示装置 | |
| US20210159909A1 (en) | Digital-to-analog conversion circuit, digital-to-analog conversion method, and display apparatus | |
| EP0940798A1 (en) | Driving circuit for liquid crystal display | |
| CN101277116B (zh) | 数字模拟转换器及转换方法 | |
| CN111292671B (zh) | 数据驱动电路及其驱动方法、和显示装置 | |
| CN101315753B (zh) | 液晶显示装置的驱动装置 | |
| CN102622952B (zh) | 具有电子元件共用结构的像素驱动器 | |
| KR100295676B1 (ko) | 엘씨디 소스 드라이버 | |
| TW201712656A (zh) | 預校正電路 | |
| CN100517510C (zh) | 可切换输出信号顺序的移位寄存电路 | |
| JP4724785B2 (ja) | 液晶表示装置および液晶表示装置の駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090729 Termination date: 20190730 |