TWI618364B - 數位類比轉換器與源極驅動電路 - Google Patents

數位類比轉換器與源極驅動電路 Download PDF

Info

Publication number
TWI618364B
TWI618364B TW105106879A TW105106879A TWI618364B TW I618364 B TWI618364 B TW I618364B TW 105106879 A TW105106879 A TW 105106879A TW 105106879 A TW105106879 A TW 105106879A TW I618364 B TWI618364 B TW I618364B
Authority
TW
Taiwan
Prior art keywords
order
switches
signal
selection result
bit
Prior art date
Application number
TW105106879A
Other languages
English (en)
Other versions
TW201709675A (zh
Inventor
陳彥綱
鄭家麒
Original Assignee
矽創電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽創電子股份有限公司 filed Critical 矽創電子股份有限公司
Publication of TW201709675A publication Critical patent/TW201709675A/zh
Application granted granted Critical
Publication of TWI618364B publication Critical patent/TWI618364B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一種數位類比轉換器，包含有一第一輸入端，用來以一顛倒順序，接收一數位訊號，一第二輸入端，用來接收以一最佳順序排列之多個參考電壓，其中最佳順序是對一原始順序執行多次順序調換之結果，多個第一開關，以樹狀方式彼此連接，包含有多階，用來根據數位訊號，從多個參考電壓中選擇一參考電壓，作為一第一選擇結果，多個第二開關，以串連方式電性耦接，用來根據數位訊號，從多個參考電壓中選擇一參考電壓，作為一第二選擇結果。

Description

數位類比轉換器與源極驅動電路
本發明係指一種數位類比轉換器與源極驅動電路，尤指一種透過重新配置參考電壓順序，降低所需開關數目的數位類比轉換器與源極驅動電路。
液晶顯示器（Liquid Crystal Display，LCD）具有外型輕薄、耗電量少以及無輻射污染等優點，而被廣泛地應用在電視、行動電話、筆記型電腦等電子資訊產品上。液晶顯示器的工作原理係利用液晶分子在不同排列狀態下，對光線具有不同的偏振或折射效果，因此可經由不同排列狀態的液晶分子來控制光線的穿透量，進一步產生不同強度的輸出光線。
請參考第1圖，第1圖為先前技術一薄膜電晶體（Thin Film Transistor，TFT）液晶顯示器10的示意圖。液晶顯示器10包含有一液晶顯示面板（LCD Panel）100、一源極驅動器102以及一閘極驅動器104。液晶顯示面板100係由兩基板（Substrate）構成，而於兩基板間填充有液晶材料（LCD layer）。一基板上設置有複數條資料線（Data Line）108、複數條垂直於資料線108的掃描線（Scan Line，或稱閘線，Gate Line）110以及複數個薄膜電晶體112，而於另一基板上設置有一共用電極（Common Electrode）用來經由電壓產生器106提供一共用訊號Vcom。薄膜電晶體112係以矩陣的方式分佈於液晶顯示面板100上，每一資料線108對應於液晶顯示面板100上之一行（Column），而掃描線110對應於液晶顯示面板100上之一列（Row），且每一薄膜電晶體112係對應於一畫素（Pixel）。此外，液晶顯示面板100之兩基板所構成的電路特性可視為一等效電容114。
源極驅動器102及閘極驅動器104會依據欲顯示之影像資料分別對不同的資料線108及掃描線110產生輸入訊號，以控制薄膜電晶體112的導通及等效電容114兩端之跨壓，進一步地改變液晶分子的排列以及相對應的光線穿透量，使得影像資料得以正確地顯示在液晶顯示面板100上。為了顯示不同的灰階值，源極驅動器102需可提供上百種不同的電壓位準至液晶顯示面板100。舉例來說，如欲顯示256層灰階，源極驅動器102須根據一8位元之數位訊號，從256個參考電壓中選擇一個參考電壓，作為源極驅動訊號。然而，如欲實現256階的選擇功能，需要大量的電晶體開關，會佔據大面積的電路布局空間，並產生非理想的寄生電阻，並拖累顯示驅動系統的運作速度。
因此，降低源極驅動器所需的電晶體開關已成為業界的努力目標之一。
因此，本發明之主要目的即在於提供一種數位類比轉換器與源極驅動電路，可降低所需的電路布局面積與寄生電阻。
本發明揭露一種數位類比轉換器，用來轉換一數位訊號為一第一類比訊號及一第二類比訊號，該數位訊號包含有N個位元訊號，N為一正整數，該數位類比轉換器包含有複數個第一輸入端，每一第一輸入端用來接收該N個位元訊號中之一位元訊號；複數個第二輸入端，用來接收以一最佳順序排列之複數個參考電壓，其中該複數個參考電壓按照大小逐一排列形成之順序為一原始順序，其中該最佳順序係對該原始順序執行N-1次一順序調換之結果；複數個第一開關，以樹狀方式彼此電性耦接並電性耦接於該複數個第一輸入端與該複數個第二輸入端，包含有N階，每一階用來根據該N個位元訊號中之一位元訊號，選擇傳輸該複數個參考電壓中之一參考電壓，以產生一第一選擇結果；至少N個第二開關，以串連方式電性耦接，每一第二開關用來根據該N個位元訊號中之一位元訊號，選擇傳輸該第二開關之一前一第二開關之一第二選擇結果或該複數個第一開關中之一第一開關之該第一選擇結果，以產生該第二選擇結果；其中該第N階之該第一開關產生之該第一選擇結果為該第一類比訊號，該至少N個第二開關之最後一個第二開關產生之該第二選擇結果為該第二類比訊號；其中該第N個第二開關係用來接收該第N-1階之第2個第一開關之該第一選擇結果。
本發明另揭露一種數位類比轉換器，用來轉換一數位訊號為一第一類比訊號及一第二類比訊號，該數位訊號包含有N個位元訊號，N為一正整數，該數位類比轉換器包含有複數個第一輸入端，每一第一輸入端用來接收該N個位元訊號中之一位元訊號；複數個第二輸入端，用來接收以一次佳順序排列之複數個參考電壓，其中該複數個參考電壓按照大小逐一排列形成之順序為一原始順序，其中該次佳順序係對該原始順序執行N-2次一順序調換之結果；複數個第一開關，以樹狀方式彼此電性耦接並電性耦接於該複數個第一輸入端與該複數個第二輸入端，包含有N階，每一階用來根據該N個位元訊號中之一位元訊號，選擇傳輸該複數個參考電壓中之一參考電壓，以產生一第一選擇結果；至少(N+1)個第二開關，以串連方式電性耦接，每一第二開關用來根據該N個位元訊號中之一位元訊號，選擇傳輸該第二開關之一前一第二開關之一第二選擇結果或該複數個第一開關中之一第一開關之該第一選擇結果，以產生該第二選擇結果；其中該第N階之該第一開關產生之該第一選擇結果為該第一類比訊號，該至少N個第二開關之最後一個第二開關產生之該第二選擇結果為該第二類比訊號；其中該第N個第二開關係用來接收該第N-1階之第2個第一開關之該第一選擇結果。
本發明另揭露一種源極驅動電路，包含有一迦碼電路，用來在一高電源電壓與一低電源電壓之間提供複數個參考電壓；一數位類比轉換器，電性耦接於該迦碼電路，用來根據一N位元之數位訊號，從該複數個參考電壓中選擇二參考電壓，作為一第一類比訊號與一第二類比訊號；以及一內插電路，電性耦接於該數位類比轉換器，用來根據一次數位訊號，提供該第一類比訊號與該第二類比訊號之一內插電壓，作為一源極驅動訊號；其中該數位類比轉換器包含有複數個第一輸入端，每一第一輸入端用來接收該N個位元訊號中之一位元訊號；複數個第二輸入端，用來接收以一最佳順序排列之該複數個參考電壓，其中該複數個參考電壓按照大小逐一排列形成之順序為一原始順序，其中該最佳順序係對該原始順序執行N-1次一順序調換之結果；複數個第一開關，以樹狀方式彼此電性耦接並電性耦接於該複數個第一輸入端與該複數個第二輸入端，包含有N階，每一階根據該N個位元訊號中之一位元訊號，選擇傳輸該複數個參考電壓中之一參考電壓，以產生一第一選擇結果；至少N個第二開關，以串連方式電性耦接，每一第二開關用來根據該N個位元訊號中之一位元訊號，選擇傳輸該第二開關之一前一第二開關之一第二選擇結果或該複數個第一開關中之一第一開關之該第一選擇結果，以產生該第二選擇結果；其中該第N階之該第一開關產生之該第一選擇結果為該第一類比訊號，該至少N個第二開關之最後一個第二開關產生之該第二選擇結果為該第二類比訊號；其中該第N個第二開關係用來接收該第N-1階之第2個第一開關之該第一選擇結果。
本發明另揭露一種源極驅動電路，包含有一迦碼電路，用來在一高電源電壓與一低電源電壓之間提供複數個參考電壓；一數位類比轉換器，電性耦接於該迦碼電路，用來根據一N位元之數位訊號，從該複數個參考電壓中選擇二參考電壓，作為一第一類比訊號與一第二類比訊號；以及一內插電路，電性耦接於該數位類比轉換器，用來根據一次數位訊號，提供該第一類比訊號與該第二類比訊號之一內插電壓，作為一源極驅動訊號；其中該數位類比轉換器包含有複數個第一輸入端，每一第一輸入端用來接收該N個位元訊號中之一位元訊號；複數個第二輸入端，用來接收以一次佳順序排列之該複數個參考電壓，其中該複數個參考電壓按照大小逐一排列形成之順序為一原始順序，其中該次佳順序係對該原始順序執行N-2次一順序調換之結果；複數個第一開關，以樹狀方式彼此電性耦接並電性耦接於該複數個第一輸入端與該複數個第二輸入端，包含有N階，每一階根據該N個位元訊號中之一位元訊號，選擇傳輸該複數個參考電壓中之一參考電壓，以產生一第一選擇結果；至少(N+1)個第二開關，以串連方式電性耦接，每一第二開關用來根據該N個位元訊號中之一位元訊號，選擇傳輸該第二開關之一前一第二開關之一第二選擇結果或該複數個第一開關中之一第一開關之該第一選擇結果，以產生該第二選擇結果；其中該第N階之該第一開關產生之該第一選擇結果為該第一類比訊號，該至少N個第二開關之最後一個第二開關產生之該第二選擇結果為該第二類比訊號；其中該第N個第二開關係用來接收該第N-1階之第2個第一開關之該第一選擇結果。
請參考第2A圖，第2A圖為一源極驅動電路20之示意圖。源極驅動電路20包含有一迦碼（gamma）電路200、一數位類比轉換器210及一內插電路220。迦碼電路200用來在一高電源電壓VDD與一低電源電壓VSS之間提供M+1種參考電壓Vr0、Vr1…VrM，例如5 V=VDD≧Vr0＞Vr1＞…＞VrM≧VSS=0 V，作為可供選擇的驅動電壓位準。基於色彩學上的需求，參考電壓Vr0、Vr1…VrM之間非呈線性關係，而是曲線關係，如第2B圖所示。根據一變化實施例，參考電壓Vr0、Vr1…VrM亦可為負電壓，亦即0 V=VSS≧VrM＞…＞Vr1＞Vr0≧VCL=-5 V，其中VCL為另一低電源電壓，如第2C圖所示。在此情況下，參考電壓Vr0、Vr1…VrM之間的曲線關係，如第2D圖所示。迦碼電路200可以分壓電阻串的方式實現。數位類比轉換器210用來根據一N位元之數位訊號DIG1，從參考電壓Vr0、Vr1…VrM中選擇二參考電壓，作為一第一類比訊號VH與一第二類比訊號VL。內插電路220用來根據二位元之一次數位訊號DIG2，提供第一類比訊號VH與第二類比訊號VL之一內插電壓，作為一源極驅動訊號SR。
需注意的是，第一類比訊號VH與第二類比訊號VL之電位為相鄰的二個參考電壓。以源極驅動電路20可提供28 種電壓值作為源極驅動訊號SR為例，請參考第3A、3B圖，第3A、3B圖為數位類比轉換器210之一6位元實施例，另標示為數位類比轉換器310。在第3A、3B圖中，參考電壓有65階（M=64），數位訊號DIG1包含六個位元訊號D0、D1、D2、D3、D4、D5。數位類比轉換器310根據位元訊號D0、D1、D2、D3、D4、D5，從參考電壓Vr0、Vr1…Vr64中選擇相鄰的二個參考電壓作為第一類比訊號VH與第二類比訊號VL，再由內插電路220根據二位元之次數位訊號DIG2，由第一類比訊號VH與第二類比訊號VL之間內插產生四種電壓中選擇一種作為源極驅動訊號SR。如此一來，源極驅動電路20總共可以產生出26 ．22 =28 階變化的源極驅動訊號SR。 需注意的是，第3A、3B圖之數位類比轉換器310需要126個開關。若開關採用兩個電晶體來實施，則至少需要252個電晶體。因此，本發明另提供一種數位類比轉換器，其可以較少的電晶體數目實現數位類比轉換器210之功能。請參考第4A、4B圖，第4A、4B圖為本發明實施例一N位元（本例中N=6）之數位類比轉換器410之示意圖。數位類比轉換器410用來轉換一數位訊號DIG1為一第一類比訊號VH及一第二類比訊號VL。數位訊號DIG1包含有N個位元訊號D0、D1、…、DN-1，N為一正整數。數位類比轉換器410包含有多個第一輸入端412、多個第二輸入端414、多個第一開關416與至少N個第二開關418。第一輸入端412，分別用來接收位元訊號DN-1、DN-2、…、D1、D0（接收順序與數位類比轉換器310之接收順序顛倒）。第二輸入端414分別用來接收以一最佳順序（見第4A、4B圖）排列之多個參考電壓Vr0～Vr2N 。為方便後續說明，定義參考電壓Vr0～Vr2N 按照電壓位準高至低逐一排列（Vr0＞Vr1＞…＞ Vr2N ）形成之順序為一原始順序（Vr0→Vr1→…→Vr2N ），而最佳順序（Vr0→Vr32→Vr16→…→Vr2N ）是對原始順序執行N-1次一順序調換後之結果。第一開關416係以樹狀方式彼此電性耦接，共包含有N階，每一階根據N個位元訊號中之一位元訊號，選擇傳輸參考電壓Vr0～Vr2N 中的一個參考電壓，以產生一第一選擇結果。第二開關418_1～418_6分別用來根據位元訊號DN-1、DN-2、…、D1、D0中之一位元訊號，選擇傳輸前一階第二開關418_1～418_5產生之一第二選擇結果或對應第一開關產生之第一選擇結果，作為第二選擇結果。對於N≧2的第N個第二開關418_N是用來接收第N-1階之第2個第一開關產生的第一選擇結果。最後，透過N階段的開關操作，第N階之第一開關416產生之第一選擇結果為第一輸出訊號VH，而最後一個第二開關418_6產生之第二選擇結果為第二輸出訊號VL。需注意的是，N階的第一開關416是以一顛倒順序對應於N個位元訊號D0、D1、…、DN-1，亦即第1階的第一開關416受位元訊號DN-1控制、第2階的第一開關416受位元訊號DN-2控制…（以此類推）…第N階的第一開關416受位元訊號D0控制。相似地，第二開關418亦以顛倒順序對應於N個位元訊號D0、D1、…、DN-1，亦即第1個第二開關418受受位元訊號DN-1控制、第2個第二開關418受位元訊號DN-2控制…（以此類推）…第N個第二開關418受位元訊號D0控制。相較於數位類比轉換器310需要252個電晶體，第4A、4B圖之數位類比轉換器410僅需138個電晶體，卻能產生功能相同的第一類比訊號VH及第二類比訊號VL，因此具有縮減電路布局面積、減少寄生電容的優點。換言之，數位類比轉換器410透過重新安排參考電壓Vr0～Vr2N 的輸入順序，使第二開關418可分享第一開關416的部分第一選擇結果，進而減少第二開關418的數目。
為了詳細說明重新安排參考電壓Vr0～Vr2N 輸入順序的方法，請參考第5圖，第5圖為重新安排參考電壓Vr0～Vr15順序之流程示意圖。為求敘述簡潔，第5圖改以N=4位元之數位類比轉換器為例，總共對參考電壓Vr0～Vr15執行N-1=3次順序調換。在第1次順序調換，一原序列SEQ0={Vr0～Vr15}的單數成分{Vr0, Vr2, Vr4…Vr14}被擷取出來作為一新的第1序列的前半部，原序列SEQ0的雙數成分{Vr1, Vr3, Vr5…Vr15}被擷取出來作為第1序列的後半部，亦即第1序列SEQ1={Vr0, Vr2, Vr4, Vr6, Vr8, Vr10, Vr12, Vr14, Vr1, Vr3, Vr5, Vr7, Vr9, Vr11, Vr13, Vr15}。在第2次順序調換：
(1) 第1序列被分為2個子序列seq11={Vr0, Vr2, Vr4, Vr6, Vr8, Vr10, Vr12, Vr14}、seq12={Vr1, Vr3, Vr5, Vr7, Vr9, Vr11, Vr13, Vr15}；
(2) 擷取子序列seq11、seq12中第1個子序列seq11的單數成分成為一第2序列SEQ2的第1/22 部分{Vr0, Vr4, Vr8, Vr12}；
(3) 擷取子序列seq11、seq12中第1個子序列seq11的雙數成分成為第2序列SEQ2的第2/22 部分{ Vr2, Vr6, Vr10, Vr14}；
(4) 擷取子序列seq11、seq12中第2個子序列seq12的單數成分成為第2序列SEQ2的第3/22 部分{Vr1, Vr5, Vr9, Vr13}；
(5) 擷取子序列seq11、seq12中第2個子序列seq12的雙數成分成為第2序列SEQ2的第4/22 部分{ Vr3, Vr7, Vr11, Vr15}。
因此，最終形成之第2序列SEQ2為{Vr0, Vr4, Vr8, Vr12, Vr2, Vr6, Vr10, Vr14, Vr1, Vr5, Vr9, Vr13, Vr3, Vr7, Vr11, Vr15}。相似地，在第3次順序調換：
(1) 第2序列被分為22 個子序列seq21={Vr0, Vr4, Vr8, Vr12}、seq22={Vr2, Vr6, Vr10, Vr14}、seq23={Vr1, Vr5, Vr9, Vr13}、seq24={Vr3, Vr7, Vr11, Vr15}；
(2) 分別擷子序列seq21、seq22、seq23、seq24的單數成分成為一第3序列SEQ3的第1/23 、3/23 、5/23 、7/23 部分；
(3) 分別擷取對子序列seq21、seq22、seq23、seq24的雙數成分成為第3序列SEQ3的第2/23 、4/23 、6/23 、8/23 部分。
因此，最終形成之第3序列SEQ3為{Vr0, Vr8, Vr4, Vr12, Vr2, Vr10, Vr6, Vr14, Vr1, Vr9, Vr5, Vr13, Vr3, Vr11, Vr7, Vr15}。
上述的第1～3次順序調換可歸納為一通則，以推導更高階的順序調換步驟，例如第N-1次順序調換，包含有：
(1) 將第N-2序列分為2N-2 個子序列seq(N-2)1～seq(N-2) 2N-2 ；
(2) 擷取K個（K=1～2N-2 ）子序列seq(N-2)1～seq(N-2) 2N-2 之單數成分形成一第N-1序列之第(2K-1)/2N-1 部分；以及
(3) 擷取K個（K=1～2N-2 ）子序列seq(N-2)1～seq(N-2) 2N-2 之雙數成分形成一第N-1序列之第2K/2N-1 部分。
舉例來說，第4A、4B圖之參考電壓順序即是執行N-1=5次順序調換後的結果，其中每一次順序調換K=N-1=1～5的步驟，都可依照上述公式取得。
需注意的是，數位類比轉換器410需依照顛倒順序接收數位訊號DIG1之順序，才能產生和數位類比轉換器310一樣的第一類比訊號VH與第二類比訊號VL。在此特別定義顛倒順序是指前後顛倒之數位訊號DIG1之一位元順序。以第4A、4B圖之實施例為例，原始的位元順序為{D0, D1, D2, D3, D4, D5}，顛倒順序為{D5, D4, D3, D2, D1, D0}。
另外，以第4A、4B圖之實施例為例，由於第1個第二開關418前一階沒有其他第二開關，形成特例，在此特別說明第1個第二開關418是根據第N=6個位元訊號D5，選擇以原始順序排列之第2(N-1) +1=33個參考電壓Vr32或以原始順序排列之第2N +1=65個參考電壓Vr64。
較佳地，第一開關416與第二開關418可採用電晶體開關，但不限於此。
在此須特別說明，第4A、4B圖所示之最佳順序為執行N-1=5次順序調換的結果。從另一方面來說，若只執行N-2次順序調換，則能形成參考電壓Vr0、Vr1…VrM之一次佳順序。以N=3位元為例，參考電壓Vr0～Vr8若按照原始順序接收，一3位元之數位類比轉換器610需要28個電晶體，如第6A圖所示。若對參考電壓Vr0～Vr7執行N-2=1次順序調換，以次佳順序接收參考電壓Vr0～Vr7，一3位元之數位類比轉換器610需要22個電晶體，如第6B圖所示。若對參考電壓Vr0～Vr7執行N-1=2次順序調換，以最佳順序接收參考電壓Vr0～Vr7，一3位元之數位類比轉換器620需要20個電晶體，如第6C圖所示。因此，以次佳順序接收參考電壓亦可達到減少電晶體數目的優點。
在比較第6B、6C圖可知，最佳順序與次佳順序電路的差異在於位元訊號D0～D2的接收順序、參考電壓Vr0～Vr8的接收順序以及第二開關628、638的連接方式。具體來說，第一輸入端622是以一半顛倒順序（D1→D2→D0）接收位元訊號D0～D2，第二輸入端624是以次佳順序（Vr0→Vr2→Vr4→Vr6→Vr1→Vr3→Vr5→Vr7）接收參考電壓Vr0～Vr7，第1、2階之第二開關628_1～628_3的連接方式形成特例，將一一詳述於後文，其餘技術內容與最佳順序電路相同，可參考對數位類比轉換器410的說明，在此不贅述。
如前所述，次佳順序是對原始順序執行N-2次順序調換的結果，其中每次順序調換的步驟與產生最佳順序的步驟相同，例如第N-2次順序調換包含有：
(1) 將第N-3序列分為2N-3 個子序列seq(N-3)1～seq(N-3) 2N-3 ；
(2) 擷取K個（K=1～2N-3 ）子序列seq(N-3)1～seq(N-3) 2N-3 之單數成分形成一第N-2序列之第(2K-1)/2N-2 部分；以及
(3) 擷取K個（K=1～2N-3 ）子序列seq(N-3)1～seq(N-3) 2N-3 之雙數成分形成一第N-2序列之第2K/2N-2 部分。
另外，半顛倒順序是指前後顛倒之數位訊號DIG1之位元順序（D0→D1→D2）後，再將位元順序之一次高位元D1、最高位元D2分別作為一新位元順序之一最低位元、一次低位元後，形成之新位元順序。以第6B圖為例，新位元順序為D1→D2→D0。
最後，第1個第二開關628_1根據第N=3個位元訊號D2，選擇以原始順序排列之第2(N-1) -1=3個參考電壓Vr2或以原始順序排列之第2(N-1) +1=5個參考電壓Vr4。第2個第二開關628_2根據第N=3個位元訊號D2，選擇以原始順序排列之第2N -1=7個參考電壓Vr6或以原始順序排列之第2N +1=9個參考電壓Vr8。第3個第二開關628_3根據第N-1=2個位元訊號D1，選擇並傳輸第1個第二開關628_1或第2個第二開關628_2產生之第二選擇結果。
因此，從另一個角度來說，無論是最佳順序之數位類比轉換器410、630或次佳順序之數位類比轉換器620，皆是利用第一類比訊號VH與第二類比訊號VL之電位為相鄰的二個參考電壓的特性，將第一類比訊號VH產生過程的訊號分享至第二類比訊號VL的產生過程，來達到降低電晶體數目的目標。
綜上所述，本發明利用輸出類比訊號之間的關聯性共用開關，以降低數位類比轉換器所需的電晶體數目，進而達到減少電路布局面積與寄生電阻的目標。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧液晶顯示器
100‧‧‧液晶顯示面板
102‧‧‧源極驅動器
104‧‧‧閘極驅動器
106‧‧‧電壓產生器
108‧‧‧資料線
110‧‧‧掃描線
112‧‧‧薄膜電晶體
114‧‧‧等效電容
Vcom‧‧‧共用訊號
20‧‧‧源極驅動電路
200‧‧‧迦碼電路
210、310、410、610、620、630‧‧‧數位類比轉換器
220‧‧‧內插電路
VDD‧‧‧高電源電壓
VSS、VCL‧‧‧低電源電壓
DIG1‧‧‧數位訊號
DIG2‧‧‧次數位訊號
N‧‧‧位元數
SR‧‧‧源極驅動訊號
D0、D1、D2、D3、D4、D5‧‧‧位元訊號
412、622‧‧‧第一輸入端
414、624‧‧‧第二輸入端
416‧‧‧第一開關
418、418_1、418_2、418_3、418_4、418_5、418_6、628、628_1、628_2、628_3、638‧‧‧第二開關
Vr0～Vr65、VrM‧‧‧參考電壓
VH‧‧‧第一類比訊號
VL‧‧‧第二類比訊號
SEQ0、SEQ1、SEQ2、SEQ3‧‧‧序列
seq11、seq12、seq21、seq22、seq23、seq24‧‧‧子序列
SW‧‧‧開關
第1圖為先前技術一薄膜電晶體液晶顯示器的示意圖。 第2A圖為一源極驅動電路之示意圖。 第2B圖為第2A圖之源極驅動電路中參考電壓之示意圖。 第2C圖為第2A圖之源極驅動電路之一變化實施例之示意圖。 第2D圖為第2C圖之源極驅動電路中參考電壓之示意圖。 第3A、3B圖為一數位類比轉換器之示意圖。 第4A、4B圖為本發明實施例一數位類比轉換器之示意圖。 第5圖為本發明實施例一順序調換之示意圖。 第6A圖為一數位類比轉換器之示意圖。 第6B圖為本發明實施例一數位類比轉換器之示意圖。 第6C圖為本發明實施例一數位類比轉換器之示意圖。

Claims (17)

  1. 一種數位類比轉換器，用來轉換一數位訊號為一第一類比訊號及一第二類比訊號，該數位訊號包含有N個位元訊號，N為一正整數，該數位類比轉換器包含有： 複數個第一輸入端，每一第一輸入端用來接收該N個位元訊號中之一位元訊號； 複數個第二輸入端，用來接收以一最佳順序排列之複數個參考電壓，其中該複數個參考電壓按照大小逐一排列形成之順序為一原始順序，其中該最佳順序係對該原始順序執行N-1次順序調換之結果； 複數個第一開關，以樹狀方式彼此電性耦接並電性耦接於該複數個第一輸入端與該複數個第二輸入端，包含有N階，每一階用來根據該N個位元訊號中之一位元訊號，選擇傳輸該複數個參考電壓中之一參考電壓，以產生一第一選擇結果； 至少N個第二開關，以串連方式電性耦接，每一第二開關用來根據該N個位元訊號中之一位元訊號，選擇傳輸該第二開關之一前一第二開關之一第二選擇結果或該複數個第一開關中之一第一開關之該第一選擇結果，以產生該第二選擇結果； 其中該第N階之該第一開關產生之該第一選擇結果為該第一類比訊號，該至少N個第二開關之最後一第二開關產生之該第二選擇結果為該第二類比訊號； 其中該第N個第二開關係用來接收該第N-1階之第2個第一開關之該第一選擇結果。
  2. 如請求項1所述之數位類比轉換器，其中 該N-1次順序調換中第1次順序調換，包含有擷取一序列之單數成分形成一第1序列之前1/2部分，以及擷取該序列之雙數成分形成該第1序列之後1/2部分；以及 該N-1次順序調換中第2次至第N-1次順序調換，分別包含有： 將第(n-1)序列分為2n-1 個子序列； 分別擷取該2n-1 個子序列中第K個子序列之單數成分形成一第n序列之第(2K-1)/2n 部分；以及 分別擷取該2n-1 個子序列中第K個子序列之雙數成分形成該第n序列之第2K/2n 部分； 其中，n為該N-1次之順序，n=2～(N-1)，K=1～2n-1 。
  3. 如請求項1所述之數位類比轉換器，其中該N階係以一顛倒順序對應於該N個位元訊號。
  4. 如請求項3所述之數位類比轉換器，其中該至少N個第二開關係以該顛倒順序對應於該N個位元訊號。
  5. 如請求項3所述之數位類比轉換器，其中該顛倒順序係前後顛倒之該數位訊號之一位元順序。
  6. 如請求項1所述之數位類比轉換器，其中該至少N個第二開關中最前一第二開關係用來根據該第N個位元訊號，選擇以該原始順序排列之該第2(N-1) +1個參考電壓或以該原始順序排列之該第2N +1個參考電壓。
  7. 如請求項1所述之數位類比轉換器，其中該複數個第一開關及該至少N個第二開關係電晶體開關。
  8. 一種數位類比轉換器，用來轉換一數位訊號為一第一類比訊號及一第二類比訊號，該數位訊號包含有N個位元訊號，N為一正整數，該數位類比轉換器包含有： 複數個第一輸入端，每一第一輸入端用來接收該N個位元訊號中之一位元訊號； 複數個第二輸入端，用來接收以一次佳順序排列之複數個參考電壓，其中該複數個參考電壓按照大小逐一排列形成之順序為一原始順序，其中該次佳順序係對該原始順序執行N-2次一順序調換之結果； 複數個第一開關，以樹狀方式彼此電性耦接並電性耦接於該複數個第一輸入端與該複數個第二輸入端，包含有N階，每一階用來根據該N個位元訊號中之一位元訊號，選擇傳輸該複數個參考電壓中之一參考電壓，以產生一第一選擇結果； 至少(N+1)個第二開關，以串連方式電性耦接，每一第二開關用來根據該N個位元訊號中之一位元訊號，選擇傳輸該第二開關之一前一第二開關之一第二選擇結果或該複數個第一開關中之一第一開關之該第一選擇結果，以產生該第二選擇結果； 其中該第N階之該第一開關產生之該第一選擇結果為該第一類比訊號，該至少N個第二開關之最後一個第二開關產生之該第二選擇結果為該第二類比訊號； 其中該第N個第二開關係用來接收該第N-1階之第2個第一開關之該第一選擇結果。
  9. 如請求項8所述之數位類比轉換器，其中 該N-1次順序調換中第1次順序調換，包含有擷取一序列之單數成分形成一第1序列之前1/2部分，以及擷取該序列之雙數成分形成該第1序列之後1/2部分；以及 該N-1次順序調換中第2次至第N-2次順序調換，分別包含有： 將第(n-1)序列分為2n-1 個子序列； 分別擷取該2n-1 個子序列中第K個子序列之單數成分形成一第n序列之第(2K-1)/2n 部分；以及 分別擷取該2n-1 個子序列中第K個子序列之雙數成分形成該第n序列之第2K/2n 部分； 其中，n為該N-1次之順序，n=2～(N-2)，K=1～2n-1 。
  10. 如請求項8所述之數位類比轉換器，其中該N階係以一半顛倒順序對應於該N個位元訊號。
  11. 如請求項10所述之數位類比轉換器，其中該半顛倒順序係前後顛倒之該數位訊號之一位元順序後，再將該位元順序之一次高位元、最高位元分別作為一新位元順序之一最低位元、一次低位元後，形成之該新位元順序。
  12. 如請求項8所述之數位類比轉換器，其中該至少N個第二開關係以一顛倒順序對應於該N個位元訊號。
  13. 如請求項12所述之數位類比轉換器，其中該顛倒順序係指前後顛倒之該數位訊號之一位元順序後形成之一新位元順序。
  14. 如請求項8所述之數位類比轉換器，其中： 該第1個第二開關係用來根據該第N個位元訊號，選擇並傳輸以該原始順序排列之該第2(N-1) -1個參考電壓或以該原始順序排列之該第2(N-1) +1個參考電壓； 該第2個第二開關係用來根據該第N個位元訊號，選擇並傳輸以該原始順序排列之該第2N -1個參考電壓或以該原始順序排列之該第2N +1個參考電壓；以及 該第3個第二開關係用來根據該第N-1個位元訊號，選擇並傳輸該第1個第二開關或該第2個第二開關產生之該第二選擇結果。
  15. 如請求項8所述之數位類比轉換器，其中該複數個第一開關及該至少(N+1)個第二開關係電晶體開關。
  16. 一種源極驅動電路，包含有： 一迦碼電路，用來在一高電源電壓與一低電源電壓之間提供複數個參考電壓； 一數位類比轉換器，電性耦接於該迦碼電路，用來根據一N位元之數位訊號，從該複數個參考電壓中選擇二參考電壓，作為一第一類比訊號與一第二類比訊號；以及 一內插電路，電性耦接於該數位類比轉換器，用來根據一次數位訊號，提供該第一類比訊號與該第二類比訊號之一內插電壓，作為一源極驅動訊號； 其中該數位類比轉換器包含有： 複數個第一輸入端，每一第一輸入端用來接收該N個位元訊號中之一位元訊號； 複數個第二輸入端，用來接收以一最佳順序排列之該複數個參考電壓，其中該複數個參考電壓按照大小逐一排列形成之順序為一原始順序，其中該最佳順序係對該原始順序執行N-1次一順序調換之結果； 複數個第一開關，以樹狀方式彼此電性耦接並電性耦接於該複數個第一輸入端與該複數個第二輸入端，包含有N階，每一階根據該N個位元訊號中之一位元訊號，選擇傳輸該複數個參考電壓中之一參考電壓，以產生一第一選擇結果； 至少N個第二開關，以串連方式電性耦接，每一第二開關用來根據該N個位元訊號中之一位元訊號，選擇傳輸該第二開關之一前一第二開關之一第二選擇結果或該複數個第一開關中之一第一開關之該第一選擇結果，以產生該第二選擇結果； 其中該第N階之該第一開關產生之該第一選擇結果為該第一類比訊號，該至少N個第二開關之最後一個第二開關產生之該第二選擇結果為該第二類比訊號； 其中該第N個第二開關係用來接收該第N-1階之第2個第一開關之該第一選擇結果。
  17. 一種源極驅動電路，包含有： 一迦碼電路，用來在一高電源電壓與一低電源電壓之間提供複數個參考電壓； 一數位類比轉換器，電性耦接於該迦碼電路，用來根據一N位元之數位訊號，從該複數個參考電壓中選擇二參考電壓，作為一第一類比訊號與一第二類比訊號；以及 一內插電路，電性耦接於該數位類比轉換器，用來根據一次數位訊號，提供該第一類比訊號與該第二類比訊號之一內插電壓，作為一源極驅動訊號； 其中該數位類比轉換器包含有： 複數個第一輸入端，每一第一輸入端用來接收該N個位元訊號中之一位元訊號； 複數個第二輸入端，用來接收以一次佳順序排列之該複數個參考電壓，其中該複數個參考電壓按照大小逐一排列形成之順序為一原始順序，其中該次佳順序係對該原始順序執行N-2次一順序調換之結果； 複數個第一開關，以樹狀方式彼此電性耦接並電性耦接於該複數個第一輸入端與該複數個第二輸入端，包含有N階，每一階根據該N個位元訊號中之一位元訊號，選擇傳輸該複數個參考電壓中之一參考電壓，以產生一第一選擇結果； 至少(N+1)個第二開關，以串連方式電性耦接，每一第二開關用來根據該N個位元訊號中之一位元訊號，選擇傳輸該第二開關之一前一第二開關之一第二選擇結果或該複數個第一開關中之一第一開關之該第一選擇結果，以產生該第二選擇結果； 其中該第N階之該第一開關產生之該第一選擇結果為該第一類比訊號，該至少N個第二開關之最後一個第二開關產生之該第二選擇結果為該第二類比訊號； 其中該第N個第二開關係用來接收該第N-1階之第2個第一開關之該第一選擇結果。
TW105106879A 2015-08-31 2016-03-07 數位類比轉換器與源極驅動電路 TWI618364B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562212589P 2015-08-31 2015-08-31
US62/212,589 2015-08-31

Publications (2)

Publication Number Publication Date
TW201709675A TW201709675A (zh) 2017-03-01
TWI618364B true TWI618364B (zh) 2018-03-11

Family

ID=58103793

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106879A TWI618364B (zh) 2015-08-31 2016-03-07 數位類比轉換器與源極驅動電路

Country Status (3)

Country Link
US (1) US9997127B2 (zh)
CN (1) CN106486072B (zh)
TW (1) TWI618364B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI618364B (zh) * 2015-08-31 2018-03-11 矽創電子股份有限公司 數位類比轉換器與源極驅動電路
CN109523964B (zh) * 2018-12-17 2021-04-20 合肥奕斯伟集成电路有限公司 一种选择电路、数位类比转换器以及显示设备
US10958284B2 (en) * 2019-07-17 2021-03-23 Mediatek Inc. Time-interleaved digital-to-analog converter with time-domain dynamic element matching and associated method
CN114913829B (zh) 2022-05-19 2023-04-28 惠科股份有限公司 数据驱动电路、显示模组和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999115A (en) * 1998-04-20 1999-12-07 Motorola, Inc. Segmented DAC using PMOS and NMOS switches for improved span
TW200824302A (en) * 2006-08-24 2008-06-01 Sony Corp Digital-to-analog converter and image display device
US8188899B2 (en) * 2009-03-31 2012-05-29 Intersil Americas, Inc. Un-buffered segmented R-DAC with switch current reduction

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2004317C (en) * 1988-12-07 1993-11-30 Noriyuki Tokuhiro Successive comparison type analog-to-digital converting apparatus
JP2002366112A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
CN100521547C (zh) * 2004-07-30 2009-07-29 瀚宇彩晶股份有限公司 数字模拟转换器与数字模拟转换方法
JP2008160782A (ja) * 2006-01-31 2008-07-10 Matsushita Electric Ind Co Ltd デジタル・アナログコンバータ
CN101072033B (zh) * 2006-05-11 2010-05-12 联咏科技股份有限公司 数字模拟转换器与方法
CN100583647C (zh) * 2006-09-13 2010-01-20 联詠科技股份有限公司 过驱动数字模拟转换器、源极驱动器与其方法
JP4627773B2 (ja) * 2007-10-16 2011-02-09 Ｏｋｉセミコンダクタ株式会社 駆動回路装置
JP2009171298A (ja) * 2008-01-17 2009-07-30 Panasonic Corp デジタル・アナログコンバータ
US7859445B1 (en) * 2009-06-25 2010-12-28 Himax Technologies Limited Digital to analog converter
TW201320618A (zh) * 2011-11-09 2013-05-16 Ili Technology Corp 數位類比轉換裝置
US8970573B2 (en) * 2012-06-27 2015-03-03 Synaptics Incorporated Voltage interpolating circuit
JP2016154328A (ja) * 2015-02-17 2016-08-25 株式会社半導体エネルギー研究所 半導体装置、電子部品、及び電子機器
TWI618364B (zh) * 2015-08-31 2018-03-11 矽創電子股份有限公司 數位類比轉換器與源極驅動電路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999115A (en) * 1998-04-20 1999-12-07 Motorola, Inc. Segmented DAC using PMOS and NMOS switches for improved span
TW200824302A (en) * 2006-08-24 2008-06-01 Sony Corp Digital-to-analog converter and image display device
US8188899B2 (en) * 2009-03-31 2012-05-29 Intersil Americas, Inc. Un-buffered segmented R-DAC with switch current reduction

Also Published As

Publication number Publication date
US9997127B2 (en) 2018-06-12
US20170063390A1 (en) 2017-03-02
TW201709675A (zh) 2017-03-01
CN106486072A (zh) 2017-03-08
CN106486072B (zh) 2019-06-14

Similar Documents

Publication Publication Date Title
TW517170B (en) Driving circuit of electro-optical device, and driving method for electro-optical device
TWI618364B (zh) 數位類比轉換器與源極驅動電路
JP4661324B2 (ja) デジタルアナログ回路とデータドライバ及び表示装置
JP2008034955A (ja) ディジタル−アナログ変換器および映像表示装置
US20070268225A1 (en) Display device, driving apparatus for display device, and driving method of display device
US7489262B2 (en) Digital to analog converter having integrated level shifter and method for using same to drive display device
CN104821828B (zh) 低压数字模拟信号转换电路、数据驱动电路和显示系统
KR100836437B1 (ko) 데이터구동부 및 그를 이용한 유기전계발광표시장치
EP0994458B1 (en) Video signal driver for matrix display
JP2008046639A (ja) イメージ表示システム
JPH09138670A (ja) 液晶表示装置の駆動回路
JP4824922B2 (ja) 画像表示装置及びその駆動回路
US20070229440A1 (en) Source driver of an lcd panel with reduced voltage buffers and method of driving the same
JP2006145926A5 (zh)
JP4837573B2 (ja) 駆動回路及びこれを利用した有機電界発光表示装置
Hsia et al. Area-efficient multi-channel active matrix micro-LED driver chip design
Choi et al. Data driving methods and circuits for compact and high-image-quality AMOLED mobile displays
EP1903684B1 (en) Driving circuit and organic light emitting diode display device thereof
JP4463922B2 (ja) Ｄ／ａ変換回路およびそれを用いた表示装置
US20180358975A1 (en) Digital-to-analog converter and driving circuit of display device having the same
KR100965593B1 (ko) 액정표시장치의 구동장치
TW200419493A (en) Circuit, display device, and electronic apparatus
US20060152465A1 (en) Reference voltage selection device and source driver device and display device using the same
KR101201141B1 (ko) 디지털-아날로그 컨버터
JP2005017933A (ja) 基準電圧選択回路及び平面表示装置