CN101072033B

CN101072033B - 数字模拟转换器与方法

Info

Publication number: CN101072033B
Application number: CN200610078331A
Authority: CN
Inventors: 刘上逸
Original assignee: Novatek Microelectronics Corp
Current assignee: Novatek Microelectronics Corp
Priority date: 2006-05-11
Filing date: 2006-05-11
Publication date: 2010-05-12
Anticipated expiration: 2026-05-11
Also published as: CN101072033A

Abstract

一种数字模拟转换器与方法。在此转换器接收M+N位的数字信号下，参考电压单元根据至少N个时序信号，依次通过2^M个输出端输出2^M+N个参考电压。之后，控制单元根据上述N个时序信号与数字信号的其中N位，而输出至少一参考电压至解码单元。最后，解码单元依据数字信号的其中M位，将控制单元所产生的信号选择其一，以输出作为模拟信号。

Description

数字模拟转换器与方法

技术领域

本发明涉及一种数字模拟转换器，且特别涉及一种模拟信号依据N个时序信号而分段输出的数字模拟转换器。

背景技术

传统薄膜晶体管液晶显示器(thin film transistor liquid crystal display)在驱动显示面板的机制上，是利用源极驱动电路(source driver)来提供驱动象素(pixel)所需的模拟信号。其中，源极驱动电路的每一输出端都电连接传统数字模拟转换器，如图1所示。继续参考图1，传统数字模拟转换器(在此以解析度为3位为例)，包括3开关单元101～103。开关单元101至103分别由位b[3]～b[1]所控制，且每一开关单元内的开关两两为一组(比如SW17与SW18、SW13与SW14)，一同电连接至同一开关，加上两两为一组的开关又分别由某一位与该位的反相位所控制(比如SW18与SW17分别由位b[1]与其反相位b[1]所控制)。因此输入至传统数字模拟转换器的参考电压V₁～V₈，在依次经过开关单元101至103的切换中，就可依数字信号b[3]～b[1]之控制，在开关单元101中挑选出一半的参考电压作为输出，并传送至开关单元102。之后，再通过开关单元102将所接收的4个参考电压(比如V1、V3、V5、V7)，切换成2个参考电压输出至开关单元101。开关单元101就可切换出一参考电压，以当作一模拟信号V_out1作为传统数字模拟转换器之输出。

由上述可知，传统数字模拟转换器采用多数个开关，来实现对参考电压的切换。然而此种构架，搭配在源极驱动电路内，大量的数字模拟转换器所带来的庞大开关数目，将使薄膜晶体管液晶显示器面临成本过高的隐忧。

为了解决上述的问题，参考图2来看另一传统数字模拟转换器210，其是由传统数字模拟转换器110与开关SW21与SW22所构成。开关SW21与SW22分别连接至传统数字模拟转换器110的输出端，进而产生由时序切换信号SW_CLK21与SW_CLK22，所控制的两个信号输出端P_out21与P_out22。如此一来，源极驱动电路的每两个输出端，在共用同一数字模拟转换器的情况下，将可达到降低芯片面积的优势。其中如图3所示的，模拟信号达到分段输出的方式，是利用不互相重叠的两时序切换信号SW_CLK21与SW_CLK22来达成。在时序切换信号SW_CLK21导通开关SW21的期间，产生模拟信号Vout21至信号输出端P_out21。相对的，在时序切换信号SW_CLK22导通开关SW22的期间，产生模拟信号Vout22至信号输出端P_out22。

上述传统数字模拟转换器210，虽然让源极驱动电路达到减少芯片面积的功效，却也在模拟信号分段输出的方式下，造成同一时间源极驱动电路只有1/2的输出端，具有驱动象素的能力.在此情况下，相对地每一输出端可以提供给象素的充电时间，就必须随之减小，且充电时间缩小的比例，将随着输出端共用数字模拟转换器的数目，成比例递减.加上与传统数字模拟转换器110相比较下，传统数字模拟转换器210在每一切换路径都多加一个开关的情况下(如图1与图2中的箭头符号104与201所示)，传统数字模拟转换器210为了避免输出端等效电阻大幅地增加，因而必须采用布局面积较大的开关(SW21与SW22)，来维持源极驱动电路原有的效能.

发明内容

本发明的目的是提供一种数字模拟转换器，利用控制单元在根据多个时序信号的操作下，达到降低电路内部开关数目与参考电压线，进而减小源极驱动电路的成本。且与传统构架相比较下，本发明不仅无需增加开关的切换路径，还可维持源极驱动电路在同一时间下，对每一输出端都具有驱动能力。

本发明的另一目的是提供一种数字模拟转换方法，利用多个时序信号的时序，让模拟信号在分段输出方式的情况下，进而达到降低芯片面积的功效。

为达成上述及其他目的，本发明提出一种数字模拟转换器，包括参考电压单元、控制单元、以及解码单元。参考电压单元包括2^M个输出端VR_k，其中VR_k表示第k个输出端，1≤k≤2^M，且每一个上述这些输出端VR_k于一输出周期中的2^N个期间分别输出参考电压V_{((k-1)·2^N)+1}～V_k·2^N。连接至参考电压单元的2^M个输出端VR_k的控制单元，则根据N个时序信号与数字信号的其中N位，而分别将上述输出端VR_k所输出参考电压中至少一参考电压，传输至控制单元的2^M个输出端。最后，解码单元依据数字信号的其中M位，选择将控制单元2^M个输出端的信号中的一个输出作为模拟信号。如此一来，转换器就能根据M+N位的数字信号，从所接收的至多2^M+N个参考电压V_q中，选择其一输出作为模拟信号。其中N、M为大于0的整数，1≤q≤2^M+N，1≤k≤2^M。

依照本发明一较佳实施例所述的数字模拟转换器，其中参考电压V₁≤V₂≤...≤V_2^(M+N)。依照本发明另一较佳实施例所述的数字模拟转换器，其中参考电压V₁≥V₂≥...≥V_2^(M+N)。

依照本发明的较佳实施例所述的数字模拟转换器，其中若b[x]表示数字信号的第x位，1≤x≤(M+N)，且b[1]为该数字信号的最小有效位，b[M+N]为该数字信号的最大有效位，则控制单元接收数字信号的b[1]～b[N]，而解码单元接收数字信号的b[N+1]～b[M+N]。

依照本发明的较佳实施例所述的数字模拟转换器，其中控制单元包括控制电路与切换电路。控制电路用以依据N个时序信号与位b[1]～b[N]，输出N个控制信号。而电连接至控制电路的切换电路，则依据N个控制信号对本身电路的控制结果，分段输出由输出端VR_k所提供的参考电压V_((k-1)·2^N)+1～V_k·2^N)。

从另一观点来看，本发明提出一种数字模拟转换方法。此方法为在接收M+N位之数字信号，与设定2^M+N个参考电压V_q的准位下，于一输出周期中提供2^M个电压VR_k。其中电压VR_k于输出周期中的2^N个期间的准位分别为V_{((k-1)·2^N)+1}～V_k·2^N。接着，自上述2^M个电压VR_k中选择其一，并于择定电压VR_k的准位V_{((k-1)·2^N)+1}～V_k·2^N中，选择至少一准位作为模拟信号，以达到将数字信号转换为模拟信号的目的。其中N、M为大于0的整数，V_q表示第q个参考电压，1≤q≤2^M+N。

本发明因采用N个时序信号分别对控制单元与参考电压单元的控制，使多个参考电压在共用输出端的情况下，减少参考电压线与解码单元所占芯片面积。并与传统构架相比较下，本发明不仅达到减小芯片面积的功用，且若应用于源极驱动电路中，还可使源极驱动电路在同一时间下，对每一输出端都具有驱动能力。

为让本发明之上述和其他目的、特征和优点能更明显易懂，下文特举本发明之较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为传统数字模拟转换器的详细电路图。

图2为另一传统数字模拟转换器之详细电路图。

图3为用以说明图2所表示的模拟信号时序图。

图4为依照本发明一较佳实施例说明的数字模拟转换器的详细构架图。

图5为依照本发明一较佳实施例说明的3位数字模拟转换器的详细电路图。

图6A与图6B为用以说明图5所表示的模拟信号时序图。

图7为用以说明图5所表示的另一模拟信号时序图。

图8为依照本发明一较佳实施例说明的另一3位数字模拟转换器的详细电路图。

图9为用以说明图8所表示的模拟信号时序图。

图10为依照本发明一较佳实施例说明的又一3位数字模拟转换器的详细电路图。

图11A与图11B为用以说明图10所表示的模拟信号时序图。

图12A与图12B为用以说明图10所表示的另一模拟信号时序图。

图13为依照本发明一较佳实施例说明的控制电路的详细电路图。

图14为依照本发明一较佳实施例说明的另一数字模拟转换器的详细构架图。

图15为依照图14实施例说明的3位数字模拟转换器的详细电路图。

图16为用以说明图15所表示的模拟信号时序图。

主要元件标记说明

101～103：开关单元

110：传统数字模拟转换器

401：参考电压单元

402：控制单元

403：解码单元

410：控制电路

420：切换电路

501、1305～1307：与非门

801：或门

1308、1309：异或门

1401：输出切换单元

UA₁～UA_N：切换单元

UB₁～UB_N：开关单元

SW11～SW19、SW111～SW114、SW21与SW22、SWA(1；1)～SWA(N；2^M)、SWB(1；1)～SWB(M；2^M)、SW₁～SW_a：开关

P_out21、P_out22、S_out1～S_outa：信号输出端

VR₀～VR_M-1：输出端

V₁～V₈：参考电压

CLK₅₁、CLK₈₁、CLK₁₀₁、CLK₁₀₂：时序信号

具体实施方式

图4为依据本发明一实施例的数字模拟转换器的详细构架图。参考图4，本实施例在所接收的数字信号为M+N位b[M+N]～b[1]的情况下，包括参考电压单元401、控制单元402、以及解码单元403，其中N、M为大于0的整数。参考电压单元401包括2^M个输出端VR₁～VR_2^M。控制单元402电连接至参考电压单元401的输出端VR₁～VR_2^M。解码单元403电连接至控制单元402的2^M个输出端。参考电压单元401根据N个时序信号的时序，分别通过输出端VR₁～VR_2^M输出参考电压V₁～V_2^(M+N)，其中VR_k表示第k个输出端，且输出端VR_k提供参考电压V_{((k-1)·2^N)+1}～V_k2^N)，1≤k≤2^M。之后，控制单元402根据上述N个时序信号与数字信号的其中N位b[N]～b[1]，而将每一上述输出端VR_k所输出的参考电压V_{((k-1)·2^N)+1}～V_k·2^N中的一个，传输至控制单元402的2^M个输出端。最后，解码单元403依据数字信号其中M位b[M+N]～b[N+1]与位/b[M+N]～/b[N+1]，选择将由控制单元402的2^M个输出端，所输出的信号其中之一，引接输出作为模拟信号。其中位/b[M+N]～/b[N+1]分别与位b[M+N]～b[N+1]的逻辑准位反相。

上述参考电压V₁的电压准位为最低，参考电压V₂的电压准位为第二低，以此类推，参考电压V_2^(M+N)的电压准位为最高，亦即V₁≤V₂≤...≤V_2^(M+N)。且位b[1]为数字信号的最小有效位(least significant bit)，而位b[M+N]为数字信号的最大有效位(most significant bit)。此外，所属技术领域的技术人员也可依不同的设计需求，轻易地将参考电压V₁～V_2^(M+N)的准位，设计成V₁≥V₂≥...≥V_2^(M+N)。

图4实施例中的控制单元402包括控制电路410与切换电路420。其中切换电路420包括N个切换单元UA₁～UA_N，而每一切换单元UA₁～UA_N又包括2^M个开关。开关SWA(1；1)之第二端连接至开关SWA(2；1)之第一端，开关SWA(1；2)之第二端连接至开关SWA(2；2)之第一端，且开关SWA(N；1)之第二端连接至参考电压单元401之输出端VR₀。以此类推，可以得知开关SWA(s；k)之第二端连接至开关SWA(s+1；k)之第一端，而开关SWA(N；k)之第二端连接至参考电压单元401之输出端VR_k，其中SWA(s；k)表示第s个切换单元UA_S内的第k个开关，1≤s≤(N-1)。

继续参考图4，控制单元402整体操作上，首先由控制电路410依据N个时序信号与位b[1]～b[N]，输出N个控制信号C₁～C_N至切换电路420。切换电路420内的每一开关将分别依据控制信号C₁～C_N，而决定开关本身的导通状态，以便让参考电压V₁～V_2^(M+N)中的一个，输出至解码单元403。其中，开关SWA(1；1)～SWA(1；2^M)之控制端接收控制信号C₁，且开关SWA(2；1)～SWA(2；2^M)之控制端接收控制信号C₂。以此类推，可以得知开关SWA(t；r)之控制端接收控制信号C_t，1≤t≤N。

接着看图4实施例中的解码单元403，其包括M个开关单元UB₁～UB_M。开关单元UB₁内包括2个开关SWB(1；1)与SWB(1；2)。开关单元UB₂内包括2²个开关SWB(2；1)～SWB(2；4)。以此类推，第i个开关单元UB_i又包括2ⁱ个开关SWB(i；k)。其中SWB(i；k)表示第i个开关单元UB_i内的第k个开关。且1≤i≤M，而第i个开关单元UB_i内的r值范围是1≤r≤2ⁱ。

开关SWB(1；1)的第二端电连接至开关SWB(2；1)与SWB(2；2)的第一端，开关SWB(1；2)的第二端电连接至开关SWB(2；3)与SWB(2；4)的第一端，且开关SWB(1；1)之控制端接收位b[M+N]，而开关SWB(1；2)的控制端则接收位/b[M+N].以此类推，开关SWB(j；k)的第二端，电连接至开关SWB(j+1；2k-1)与SWB(j+1；2k)的第一端，且开关SWB(M；k)的第二端连接至切换电路420.开关SWB(i；2g-1)的控制端接收位b[M+N+1-i]，而开关SWB(i；2g)的控制端则接收位/b[M+N+1-i].其中位/b[i]与位b[i]的逻辑准位反相，1≤j≤(M-1)，且第i个开关单元UB_i内的g值范围是1≤g≤2^i-1。

解码单元403的工作原理、构架与传统数字模拟转换器相似。采用让每一开关单元UB₁～UB_M内的开关两两为一组(比如SWB(2；1)与SWB(2；2))，一同电的连接至同一开关(比如SWB(1；1))的作法，配合两两为一组的开关又分别由某一位与该位的反相位所控制(比如SWB(2；1)与SWB(2；2)分别由位b[M+N-1]与其反相位/b[M+N-1]所控制)。使得由控制单元402的2^M个输出端所提供的信号，在依次经过开关单元UB₁～UB_M的切换中，将由解码单元403选择其一当作一模拟信号输出。

为了更深入了解本发明之精神，在此举3位数字模拟转换器之一实施例。如图5所示，本实施例是相对应于图4中N＝1与M＝2的情况，也就是在控制单元402接收数字信号的其中1位b[1]，而解码单元403接收数字信号的其中2位b[2]与b[3]的状态下。其中控制单元402中的控制电路410由与非门(NAND)501所构成。切换电路420则包括一个由2²个开关SWA(1；1)～SWA(1；4)所构成的切换单元UA₁。解码单元403包括开关单元UB₁与UB₂，开关单元UB₁又包括开关SWB(1；1)与SWB(1；2)。而开关单元UB₂则包括开关SWB(2；1)～SWB(2；4)。与非门501的第一端用以接收位b[1]的反向信号/b[1]，其第二端则接收时序信号CLK₅₁，且其还依据所接收的信号进而输出控制信号C₁。而开关SWA(1；1)～SWA(1；4)、SWB(1；1)与SWB(1；2)、以及SWB(2；1)～SWB(2；4)的连接关系，则可依图4实施例所推衍出的关系式获得，在此就不多做叙述。

在接续介绍图5实施例的工作原理之前，必须先了解本发明的分段输出指的是，数字模拟转换器依据控制单元402所接收的位数N，将模拟信号分成2^N个阶段作输出。因此，图5实施例在N＝1的情况下，模拟信号输出的时序就如同图6A与图6B所示，是分成2阶段(T₁与T₂)作输出。当模拟信号为V₁、V₃、V₅、V₇中的一个的话(比如V₁)，模拟信号会在第1阶段T₁充/放电至预定的电压准位(比如V₁)，并在第2阶段T₂维持该电压准位(比如V₁)。相对的，当模拟信号为V₂、V₄、V₆、V₈中的一个的话(比如V₂)，输出的模拟信号会先在第1阶段T₁先充/放电至V₁、V₃、V₅、V₇中的一个(比如V₁)，之后再于第2阶段T₂充电至预定的电压准位(比如V₂)。

继续参考图5、图6A与图6B来看本实施例的工作原理。为了说明方便，本实施例于图5中省略参考电压单元401方块的表示，取而代之的是参考电压单元401依据时序信号CLK₅₁，分别通过输出端VR₁～VR₄输出参考电压V₁～V₈的时序状态。如图5所示的，参考电压单元401依据时钟信号CLK₅₁，将参考电压V₁、V₃、V₅、V₇于第1阶段T₁送出，而参考电压V₂、V₄、V₆、V₈则于第2阶段T₂送出，且参考电压V₁～V₈两两为一组的由同一输出端VR₁～VR₄提供(比如V₁与V₂由输出端VR₁提供)。接着，控制电路410在第1阶段T₁，依据时序信号CLK₅₁为低准位(逻辑0)的情况下，致使与非门501在忽略位b[1]的反向信号/b[1]的同时，输出高准位(逻辑1)的控制信号C₁至切换单元420。切换单元420内的开关SWA(1；1)～SWA(1；4)则依据控制信号C₁，于第1阶段T₁保持导通的状态，让参考电压V₁、V₃、V₅、V₇分别输出至控制单元402的4个输出端。此时，如同图6A与图6B所示的，解码单元403将由控制单元402的4个输出端所提供的信号，依据位b[2]与b[3]、以位/b[2]与/b[3]选择其一的，让模拟信号于第1阶段T₁充/放电至参考电压V₁、V₃、V₅、V₇中的一个(比如V₁)。

接着，在第2阶段T₂中，控制电路410在时序信号CLK₅₁为高准位(逻辑1)的情况下，致使与非门501输出的控制信号C₁等同于位b[1]。于此，若位b[1]为高准位(逻辑1)，也就是模拟信号所预定的输出准位为V₂、V₄、V₆、V₈中的一个的情况下(比如V₂)，控制信号C₁将导通切换单元420内的开关SWA(1；1)～SWA(1；4)，使参考电压V₂、V₄、V₆、V₈分别输出至控制单元402的4个输出端。如此一来，如同图6A与图6B所示的，解码单元403就可依据位b[2]与b[3]、以及位/b[2]与/b[3]，让模拟信号于第2阶段T₂充电至所预定的输出准位(比如V₂)。相对的，若位b[1]为低准位(逻辑0)，也就是模拟信号所预定的输出准位为V₁、V₃、V₅、V₇中的一个的情况下(比如V₁)，切换单元420内的开关SWA(1；1)～SWA(1；4)会通过时控制信号C₁的控制，维持在不导通的状态，进而使解码单元403的输出端维持在浮接(floating)的情况下，让此时的模拟信号于第2阶段T₂中，维持在第1阶段T₁中所达到的电压准位(比如V₁)。

上述的实施例，也可通过变换时序信号CLK₅₁的工作周期(duty cycle)，来让模拟信号的分段充/放电，达到更有效的时间利用。此原理可参考图7来看，由于相邻两参考电压的电压差不大(比如V₁与V₂)，因此模拟信号在第2阶段T₂的充电时间，将远小于第1阶段T₁的充电时间。此时，若数字模拟转换器所接收的3位数字信号，依次为000-111-000，则输出的模拟信号在分段充电的过程，就可如同图7的时序安排，利用缩小第2阶段T₂所占的时间比例，来使时序信号CLK₅₁达到更有效地利用。

此外，图5实施例中的控制电路410也可采用另一种方式来达成。参考图8来看，图5中的控制电路410也可由或(OR)门801所构成。为了说明方便，在此表示出如同图5般的数字模拟转换器的详细构架图。其中或门801之第一端与第二端分别接收位b[1]与时序信号CLK₈₁，且其输出控制信号C₁至开关SWA(1；1)～SWA(1；4)的控制端。至于切换电路420与解码单元403的电连接关系，以及参考电压V₁～V₈输出的时序与所通过的输出端VR₁～VR₄，则与图5相同，在此就不加叙述。

继续参考图8，本实施例在改变控制电路410的同时，只要维持如同图5般的，让控制电路410可以在第1阶段T₁，输出高准位(逻辑1)的控制信号C₁至切换单元420，并在第2阶段T₂中，致使控制电路410输出的控制信号C₁等同于位b[1]，就可以维持如同图4实施例所述的工作原理。因此，本实施例利用时序信号CLK₈₁，在第1阶段T₁维持在高准位(逻辑1)的情况下，让控制电路410输出高准位(逻辑1)的控制信号C₁至切换单元420。并在第2阶段T₂中，将时序信号CLK₈₁维持在低准位(逻辑0)，使反门801所输出的控制信号C₁等同于位b[1]。如此一来，本实施例就可让模拟信号达到如同图6A与图6B所示的分段输出。

图8实施例也可如同图5实施例一般，让模拟信号的分段充/放电达到更有效的时间利用。参考图9，此时所接收的3位数字信号依次为000-111-000的情况下，在此采用如同图7的作法，利用缩小第2阶段T₂所占的时间比例，来使时序信号CLK₈₁的工作周期达到更有效地利用。

以下再举3位数字模拟转换器的另一实施例。参考图10，本实施例是相对应于图4中N＝2与M＝1的情况，也就是在控制单元402接收数字信号的其中2位b[2]与b[1]，而解码单元403接收数字信号的其中1位b[3]与位/b[3]的状况下，切换电路420包括2个切换单元UA1与UA2，而切换单元UA1与UA2又各自包括开关SWA(1；1)与SWA(1；2)、以及开关SWA(2；1)与SWA(2；2)。解码单元403由开关单元UB₁所构成，且开关单元UB₁又包括开关SWB(1；1)与SWB(1；2)。至于控制电路410、切换电路420内的开关SWA(1；1)、SWA(1；2)、SWA(2；1)、SWA(2；2)、以及解码单元403内的开关SWB(1；1)与SWB(1；2)之连接关系，如同图4所推衍出的关系式，在此就不多做叙述。

图10实施例依据控制单元402所接收的位数N＝2，将模拟信号分成2²个阶段作输出。模拟信号在4阶段T₁～T₄的输出时序中，又依控制电路410设计上的不同，而呈现多变的分段输出。其中一种分段输出的时序，如图11A与图11B所示，模拟信号在4阶段T₁～T₄的输出过程中，若预定输出准位为参考电压V₃的话，模拟信号可以先于第1阶段T₁充电至参考电压V₁，并于第2阶段T₂维持在参考电压V₁，之后于第3阶段T₃充电至参考电压V₃，并于第4阶段T₄维持在所预定输出准位-参考电压V₃。此外，依照图11A与图11B，模拟信号输出至参考电压V₃的过程也可为，于第1阶段T₁充电至参考电压V₁，再于第2阶段T₂充电至参考电压V₂，之后于第3阶段T₃充电至参考电压V₃，并于第4阶段T₄维持在所预定输出准位-参考电压V₃。另一种分段输出的时序，则如图12A与图12B所示，模拟信号是采取充电至所预定输出准位后，才会采取在某一阶段维持在上一阶段电压准位的作法。举例而言，模拟信号若预定输出准位为参考电压V₃的话，必须先于第1至第3阶段逐次充电至参考电压V₃，之后才会于第4阶段T₄将模拟信号维持在参考电压V₃。因此对照图11A与图11B来看，图12A与图12B所示的分段输出方式，也包括在图11A与图11B的方法中。

依照图11A与图11B所示的分段输出方式，在此举一符合图10实施例中的控制电路410。如图13所示，控制电路410包括与非门(NAND)1305～1307、以及异或(XOR)门1308与1309。与非门1305的第一端接收时序信号CLK₁₀₁的反向信号/CLK₁₀₁，且其第二端接收时序信号CLK₁₀₂的反向信号/CLK₁₀₂。异或门1308的第一端接收时序信号CLK₁₀₂的反向信号/CLK₁₀₂，且其第二端接收位b[2]的反向信号/b[2]。异或门1309的第一端接收时序信号CLK₁₀₂的反向信号/CLK₁₀₂，且其第二端接收位b[1]的反向信号/b[1]。与非门1306的第一端与第二端分别电连接至与非门1305与异或门1308的输出端。且与非门1307的第一端与第二端分别电连接至与非门1305与异或门1309的输出端。

参考电压单元401所输出的参考电压V₁～V₈，依系统构架分成，每4个参考电压为一组地由同一输出端提供(比如V₁～V₄由输出端VR₀提供)。且参考电压V₁～V₈依据时钟信号CLK₁₀₁与CLK₁₀₂，分别于第1阶段T₁送出参考电压V₁与V₅，于第2阶段T₂送出参考电压V₂与V₆...等，如图10所示的以此类推。之后，用以接收参考电压V₁～V₈的控制单元402，于第1阶段T₁，利用时序信号CLK₁₀₁与CLK₁₀₂都为低准位(逻辑0)之情况下，与非门1305输出低准位(逻辑0)，致使与非门1306与1307输出都为高准位(逻辑1)的控制信号C₁与C₂，导通控制单元420内的开关SWA(1；1)、SWA(1；2)、SWA(2；1)、SWA(2；2)，使参考电压V₁与V₅分别传送至控制单元402的2个输出端。解码单元403再依据位b[3]与/b[3]，使模拟信号充电至参考电压V₁与V₅中的一个。

接着于第2阶段T₂中，时序信号CLK₁₀₁与CLK₁₀₂分别为高准位(逻辑1)与低准位(逻辑0)之情况下，与非门1305输出高准位(逻辑1)，致使与非门1306与1307所输出的控制信号C₂与C₁，分别与异或门1308与1309的输出反相。且此时异或门1308与1309分别输出位b[2]与位/b[1]的情况下，因此控制信号C₂与C₁相对的为/b[2]与b[1]。以相同的推导，可以得知于第3阶段T₃中，控制信号C₂与C₁分别为b[2]与/b[1]，且于第4阶段T₄中，控制信号C₂与C₁分别为b[2]与b[1]。如此一来，于第2阶段T₂至第4阶段T₄中，切换电路420就可依据位b[2]与b[1]对切换电路420的控制，达到如同图11A与图11B所示的分段输出方式。举例而言，若模拟信号预定输出准位为参考电压V₃的话，也就是在位b[2]与b[1]分别为高准位(逻辑1)与低准位(逻辑0)的状态下。切换电路420会于第2阶段T₂中，产生都为低准位(逻辑0)的两控制信号C₂与C₁，使开关SWA(1；1)、SWA(1；2)、开关SWA(2；1)与SWA(2；2)在不导通的状态下，让模拟信号维持在第1阶段T₁所输出的电压准位(参考电压V₁)。当于第3阶段T₃，此时控制信号C₂与C₁都为高准位(逻辑1)的情况下，开关SWA(1；1)、SWA(1；2)、开关SWA(2；1)与SWA(2；2)分别各自导通，模拟信号充电至参考电压V₃。最后于第4阶段T₄中，控制信号C₂导通开关SWA(2；1)与SWA(2；2)，而控制信号C₁在不导通开关SWA(1；1)与SWA(1；2)的状态下，模拟信号维持在第3阶段T₃所输出的电压准位(参考电压V₃)。

进一步的考量，图4实施例的输出端也可如同图14，一般地，在原先图4实施例中，增加输出切换单元1401的情况下，将本发明之精神与公知技术结合，使电路达到更有效的利用。其中输出切换单元1401由a个开关SW₁～SW_a所组成，且开关SW1的第一端连接至信号输出端S_out1，其第二端则连接至解码单元403的输出端。开关SW2的第一端连接至信号输出端S_out2，其第二端则连接至解码单元403的输出端。以此类推，可得开关SW₁～SW_a中的第b个开关的第一端，连接至第b个信号输出端S_outb，且第b个开关的第二端连接至解码单元403的输出端，其中b为整数且1≤b≤a。于此，数字模拟转换器通过输出切换单元1401形成a个信号输出端S_out1～S_outa。且模拟信号随着a个时序切换信号CLK_SW1～CLK_SWa对开关SW₁～SW_a的控制，传送至a个信号输出端S_out1～S_outa中的一个。

图15为依据图14实施例所举的3位数字模拟转换器。本实施例的控制单元402接收数字信号的其中1位b[1]，而解码单元403接收数字信号的其中2位b[2]与b[3]、以及位/b[2]与/b[3]的状态下，与图5实施例相似，因此本实施例在控制单元402与解码单元403的电连接与工作原理上，将不多作叙述。图15中的输出切换单元1401由开关SW1与SW2所构成，开关SW1与SW2的第一端分别电接至信号输出端S_out1与S_out2，且开关SW1与SW2的第二端都电接至解码单元403的输出端。

接续对照图16来看图15实施例的工作原理。由上述可知图15实施例的建构方块-控制单元402与解码单元403，与图5实施例的控制单元402与解码单元403相似。因此，图15实施例的解码单元403会输出与图6A相似的模拟信号。但在配合输出切换单元1401通过时序切换信号CLK_SW1与CLK_SW2对开关SW₁与SW₂的控制下，解码单元403随着开关SW₁于第1阶段T₁至第2阶段T₂的导通(此时开关SW₂不导通)，输出与图6A相似的模拟信号至信号输出端S_out1，并在开关SW₂于第3阶段T₄至第4阶段T₄的导通下(此时开关SW₁不导通)，输出与图6A相似的模拟信号至信号输出端S_out2。因此，若将上述模拟信号于第1阶段T₁至第4阶段T₄的时序图表示出来，将如图16所示。

另一方面，本发明另提出了一种数字模拟转换方法.此转换方法是在接收M+N位之数字信号下，设定2^M+N个参考电压V_q的准位，其中N、M为大于0之整数，V_q表示第q个参考电压，1≤q≤2^M+N。针对上述参考电压V_q的准位，在一输出周期中提供2^M个电压VR_k，且电压VR_k于输出周期中的2^N个期间的准位，分别为参考电压V(_{(k-1)·2^N)+1}～V_k·2^N的准位。接着，从上述2^M个电压VR_k中选择其一，并于择定电压VR_k的准位V_{((k-1)·2^N)+1}～V_k·2^N中，选择至少一准位作为模拟信号。如此一来，就可将所接收的M+N位的数字信号转换为模拟信号。至于此方法其它细节，已包含于之前所述的实施例，在此就不多加叙述。

综上所述，本发明利用控制单元，在数字信号其中N位与N个时序信号的控制下，使多个参考电压共用同一输出端，进而达到减少参考电压线与解码单元所占芯片面积的功效。且与传统构架相比较下，本发明若应用于源极驱动电路中，不仅达到减小芯片面积的功用，且切换路径在无需增加任一个开关下，就可达到模拟信号分段输出的方式，使源极驱动电路在同一时间，对每一输出端都具有驱动能力与足够的充电时间。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之改动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims

1.一种数字模拟转换器，其特征是用以根据M+N位的数字信号，将所接收的至多2^M+N个参考电压V_q中选择其一，以输出作为模拟信号，其中V_q表示第q个参考电压，1≤q≤2^M+N，N、M为大于0的整数，该数字模拟转换器包括：

参考电压单元，包括2^M个输出端VR_k，其中VR_k表示第k个输出端，1≤k≤2^M，且每一个上述这些输出端VR_k于一输出周期中的2^N个期间分别输出参考电压V_{((k-1)·2^N)+1}～V_k·2^N；

控制单元，连接至该参考电压单元的2^M个输出端VR_k，用以根据该数字信号的其中N位，而将每一上述输出端VR_k所输出参考电压中至少一参考电压，分别传输至该控制单元的2^M个输出端；以及

解码单元，连接至该控制单元的2^M个输出端，用以依据该数字信号的其中M位，选择将该控制单元2^M个输出端的信号中的一个输出作为该模拟信号。

2.根据权利要求1所述的数字模拟转换器，其特征是，其中参考电压V₁≤V₂≤...≤V_2^(M+N)。

3.根据权利要求1所述的数字模拟转换器，其特征是，其中参考电压V₁≥V₂≥...≥V_2^(M+N)。

4.根据权利要求1所述的数字模拟转换器，其特征是若b[x]表示该数字信号的第x位，1≤x≤(M+N)，且b[1]为该数字信号的最小有效位，b[M+N]为该数字信号的最大有效位，则该控制单元接收该数字信号的b[1]～b[N]，而该解码单元接收该数字信号之b[N+1]～b[M+N]。

5.根据权利要求4所述的数字模拟转换器，其特征是该控制单元包括：

控制电路，用以依据N个时序信号与位b[1]～b[N]，输出N个控制信号C_t，其中1≤t≤N；以及

切换电路，包括N个切换单元，每一个上述这些切换单元各自包括2^M个开关SWA(s；k)，其中SWA(s；k)表示第s个切换单元内的第k个开关，该开关SWA(s；k)的第二端连接至该开关SWA(s+1；k)的第一端，而该开关SWA(N；k)的第二端连接至该参考电压单元的输出端VR_k，且该开关SWA(t；k)的控制端接收该控制信号C_t，其中1≤s≤(N-1)。

6.根据权利要求5所述的数字模拟转换器，其特征是位/b[i]与位b[i]的逻辑准位反相，该解码单元包括M个开关单元，该第i个开关单元包括2ⁱ个开关SWB(i；r)，其中SWB(i；r)表示第i个开关单元内的第r个开关，该开关SWB(j；r)的第二端，连接至该开关SWB(j+1；2r-1)与SWB(j+1；2r)的第一端，且该开关SWB(M；r)的第二端连接至该切换电路，该开关SWB(i；2g-1)的控制端各自接收位b[M+N+1-i]，该开关SWB(i；2g)的控制端则各自接收位/b[M+N+1-i]，其中1≤i≤M，1≤j≤(M-1)，且第i个开关单元内的r值范围是1≤r≤2ⁱ，第i个开关单元内的g值范围是1≤g≤2^i-1。

7.根据权利要求5所述的数字模拟转换器，其特征是当N＝1时，该控制电路依据该时序信号与位b[1]，输出该控制信号，该控制电路包括：

与非门，其第一端接收位b[1]的反向信号，其第二端接收该时序信号，并输出该控制信号。

8.根据权利要求5所述的数字模拟转换器，其特征是当N＝1时，该控制电路依据该时序信号与位b[1]，输出该控制信号，该控制电路包括：

或门，其第一端与第二端分别接收位b[1]与该时序信号，并输出该控制信号。

9.根据权利要求5所述的数字模拟转换器，其特征是当N＝2时，该控制电路依据第一至第二时序信号与位b[1]～b[2]，输出第一至第二控制信号，该控制电路包括：

第一与非门，其第一端接收该第一时序信号的反向信号，其第二端接收该第二时序信号的反向信号；

第一异或门，其第一端接收该第二时序信号的反向信号，其第二端接收位b[2]的反向信号；

第二异或门，其第一端接收该第一时序信号的反向信号，其第二端接收位b[1]的反向信号

第二与非门，其第一端电连接至该第一与非门的输出端，其第二端电连接至该第一异或门的输出端，用以输出该第二控制信号；以及

第三与非门，其第一端电连接至该第一与非门的输出端，其第二端电连接至该第二异或门的输出端，用以输出该第一控制信号。

10.根据权利要求1所述的数字模拟转换器，其特征是依据a个时序切换信号，将该模拟信号传送至a个信号输出端中的一个，a为大于0的整数，该数字模拟转换器还包括：

输出切换单元，由a个开关所组成，其中第b个开关的第一端连接至第b个信号输出端，该第b个开关的第二端则连接至该解码单元的输出端，该第b个开关第一端与第二端的导通状态，由第b个时序切换信号所决定，其中b为整数且1≤b≤a。

11.一种数字模拟转换方法，用以将数字信号转换为模拟信号，其特征是该转换方法包括：

接收M+N位之数字信号，其中N、M为大于0的整数；

设定2^M+N个参考电压V_q的准位，其中V_q表示第q个参考电压，1≤q≤2^M+N；

于一输出周期中提供2^M个电压VR_k，其中电压VR_k于该输出周期中的2^N个期间的准位分别为V_{((k-1)·2^N)+1}～V_k·2^N；

自上述2^M个电压VR_k中选择其一；以及

于择定的电压VR_k的准位V_{((k-1)·2^N)+1}～V_k·2^N中选择至少一准位作为该模拟信号。

12.根据权利要求11所述的数字模拟转换方法，其特征是参考电压V₁≤V₂≤...≤V_2^(M+N)。

13.根据权利要求11所述的数字模拟转换方法，其特征是参考电压V₁≥V₂≥...≥V_2^(M+N)。

14.根据权利要求11所述的数字模拟转换方法，其特征是该数字信号的第x位为b[x]，b[1]～b[N]为一组较小有效位，b[N+1]～b[M+N]为一组较大有效位，且b[1]为最小有效位，b[M+N]为最大有效位，x为整数且1≤x≤(M+N)。