KR100780909B1 - 디스플레이 패널 구동 장치 및 그에 사용되는디지털-아날로그 컨버터 - Google Patents

디스플레이 패널 구동 장치 및 그에 사용되는디지털-아날로그 컨버터 Download PDF

Info

Publication number
KR100780909B1
KR100780909B1 KR1020060011277A KR20060011277A KR100780909B1 KR 100780909 B1 KR100780909 B1 KR 100780909B1 KR 1020060011277 A KR1020060011277 A KR 1020060011277A KR 20060011277 A KR20060011277 A KR 20060011277A KR 100780909 B1 KR100780909 B1 KR 100780909B1
Authority
KR
South Korea
Prior art keywords
analog
selector
data
voltage
coarse
Prior art date
Application number
KR1020060011277A
Other languages
English (en)
Other versions
KR20070044336A (ko
Inventor
젠 옌 취
Original Assignee
노바텍 마이크로일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노바텍 마이크로일렉트로닉스 코포레이션 filed Critical 노바텍 마이크로일렉트로닉스 코포레이션
Publication of KR20070044336A publication Critical patent/KR20070044336A/ko
Application granted granted Critical
Publication of KR100780909B1 publication Critical patent/KR100780909B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/06—Roasters; Grills; Sandwich grills
    • A47J37/0694—Broiling racks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/06—Roasters; Grills; Sandwich grills
    • A47J37/07—Roasting devices for outdoor use; Barbecues
    • A47J37/0786—Accessories
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Food Science & Technology (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)
  • Liquid Crystal (AREA)

Abstract

디스플레이 패널을 구동하는 장치 및 그에 사용되는 디지털-아날로그 컨버터(digital-to-analog converter; DAC)가 제공된다. 타이밍 제어기(timing controller)에 의해 제공된 (M+L)-비트 디지털 데이터는 상기 디스플레이 패널을 제어하고 그리고 구동시키기 위해 N-채널 아날로그 출력 전압들로 변환된다. 본 발명에 의하면, 디스플레이 패널 구동 장치에서 (M+N)-비트 DAC의 아날로그 전압 라인들의 수 및 선택 스위치들의 수를 현저히 감소시킬 수 있다. 기존의 기술에 비해, 디스플레이 패널 구동 장치의 칩 면적이 감소하며, 그 결과 제조비용이 최소화된다.

Description

디스플레이 패널 구동 장치 및 그에 사용되는 디지털-아날로그 컨버터 {Apparatus for driving display panel and digital-to-analog converter thereof}
도 1은 기존의 N-채널, (M+L)-비트 구동 장치를 보여주는 블록도이다.
도 2는 기존의 (M+N)-비트 디지털-아날로그 변환 장치(105)를 보여주는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널 구동 장치를 보여주는 블록도이다.
도 4는 도 3에 도시된 디지털-아날로그 변환 장치 및 기준 전압 소스를 보여주는 블록도이다.
도 5는 도 4에 도시된 디지털-아날로그 컨버터로서 본 발명의 일 실시예에 따른 디지털-아날로그 컨버터를 보여주는 블록도이다.
도 6은 도 4에 도시된 디지털-아날로그 컨버터로서 본 발명의 다른 실시예에 따른 디지털-아날로그 컨버터를 보여주는 블록도이다.
도 7a 내지 도 7d는 본 발명의 여러 실시예에 따른 제 2 전압 분배기를 보여주는 도면들이다.
본 발명은 디지털-아날로그 컨버터(digital-to-analog converter)에 관한 것이다. 더 상세하게는, 본 발명은 아날로그 전압 라인들의 레이아웃 면적을 현저히 감소시킬 수 있는 디지털-아날로그 컨버터에 관한 것이다.
디스플레이 패널 구동 장치, 예컨대 액정 디스플레이(liquid crystal display; LCD) 패널 구동 장치는, 타이밍 제어기(timing controller)에 의해 출력된 디지털 입력 신호에 따라 디스플레이 패널을 제어하고 구동하는데 사용된다. 도 1 에는 기존의 N-채널, (M+L)-비트 구동 장치가 블록도로 도시되어 있다. 도 1을 참조하면, 시프트 레지스터(shift register; 101), 제 1 라인 래치(first line latch; 102), 제 2 라인 래치(103), 레벨 시프터(level shifter; 104), (M+L)-비트 디지털-아날로그 컨버터(DAC; 105), 기준 전압 소스(reference voltage source; 107), 및 N-채널 출력 버퍼(N-channel output buffer; 106)가 포함된다.
클럭신호(CLK) 및 제 1 제어신호(CT1)는 상기 시프트 레지스터(101)를 활성화하는데 사용되고, 그리고 제 2 제어신호(CT2)는 상기 제 2 라인 래치(103)를 제어하는데 사용된다. 상기 제 1 제어신호(CT1)가 하이 레벨이 될 때, 상기 시프트 레지스터(101)는, 상기 클럭신호(CLK)를 기반으로 하여 수신된 제 1 제어신호(CT1)를 점진적으로 시프팅(shifting)하여 상기 제 1 라인 래치(102)에 서로 다른 위상을 가지는 (N/3)의 래치 신호들을 출력한다. 상기 제 1 라인 래치(102)는 상기 시프트 레지스터(101)에 의해 출력된 상기 래치 신호들을 기반으로 하여 (M+L)-비트 레드, 그린 및 블루(RGB) 디지털 입력 데이터 스트림들(Din1, Din2, Din3)을 수신 하고 그리고 래치(latch)시킨다. 전체 라인의 디지털 입력 데이터 스트림들이 상기 제 1 라인 래치(102)에 래치되었을 때, 상기 제 2 제어신호(CT2)가 하이 레벨이 되며, 그에 따라, 상기 제 1 라인 래치(102)에 래치된 데이터는 상기 제 2 라인 래치(103)에 전송되고 그리고 래치된다. 상기 레벨 시프터(104)는, 상기 디지털-아날로그 변환 장치(105)를 정확하게 구동시키기 위해 상기 제 2 라인 래치(103)에 래치된 상기 디지털 데이터를 더 높은 전압 레벨의 데이터로 변환한다. 상기 디지털-아날로그 변환 장치(105)는, 상기 레벨 시프터(104)에 의해 출력된 디지털 래치 데이터 및 상기 기준 전압 소스(107)에 의해 인가된 아날로그 전압을 기반으로 하여 대응 아날로그 출력 데이터를 생성한다. 상기 출력 버퍼(106)는, 출력 부하에 대한 구동 능력을 향상시키고 상기 대응 아날로그 출력을 기대 전압 레벨(expected voltage level)에 이르도록 하는데 사용된다. 그리고 나면, 상기 클럭신호(CLK) 및 상기 제 1 제어신호(CT1)가 다시 하이 레벨이 되며, 상기 제 1 라인 래치(102)의 데이터는 업데이트되고 그리고 래치된다. 상기 동작들은 반복적으로 실행된다.
도 2에는 기존의 (M+L)-비트 디지털-아날로그 변환 장치(105)가 블록도로 도시되어 있다. 도 2를 참조하면, 상기 디지털-아날로그 변환 장치(105)는 DAC들(201-1, 201-2 ... 201-N)을 포함한다. 기준 전압 소스(107)는, 서로 다른 레벨을 가지는 2M+L 개의 아날로그 전압들(Y(1), Y(2) ... Y(2M+L))을 2M+L 개의 아날로그 전압 라인들을 통해 상기 디지털-아날로그 변환 장치(105)에 공급한다. 상기 2M+L 개의 아날로그 전압 라인들은, 상기 서로 다른 레벨을 가지는 2M+L 개의 아날로그 전압들 (Y(1) 내지 Y(2M+L))을 상기 DAC들(201-1 내지 201-N)에 각각 전송하기 위해 상기 디지털-아날로그 변환 장치(105)를 통과한다. 상기 각각의 DAC들(201-1 내지 201-N)은 제각기 레벨 시프터(104)에 의해 출력된 대응 디지털 데이터를 기반으로 하여 상기 기준 전압 소스(107)에 의해 인가된 상기 아날로그 전압들(Y(1) 내지 Y(2M+L)) 중 하나를 선택하고, 그리고 상기 선택된 전압 레벨의 아날로그 전압을 출력 버퍼(106)를 통해 디스플레이 패널에 전송한다.
도 1 및 도 2에 도시된 기존의 디스플레이 패널 구동 장치들의 단점은 디지털-아날로그 변환 장치(105)의 아날로그 전압 라인들이 많은 칩 면적을 차지한다는 것이며, 특히, 해상도를 높일수록 아날로그 전압 라인들이 더 많은 칩 면적을 차지한다는 것이다. 예컨대, (M+L)이 8-비트라면, 그때 디지털-아날로그 변환 장치(105)에는 28(즉, 256) 개의 아날로그 전압 라인들이 필요하다. (해상도를 높이기 위해) (M+L)이 10-비트라면, 그때 디지털-아날로그 변환 장치(105)에는 210(즉, 1024) 개의 아날로그 전압 라인들이 필요하다. 따라서, 이들이 차지하는 칩 면적은 매우 커지고, 그리고 디스플레이 패널 구동 장치의 제조비용은 상당히 증가하게 된다.
따라서, 본 발명은 디스플레이 패널 구동 장치로서, 그에 사용되는 디지털-아날로그 변환 장치의 아날로그 전압 라인들의 수를 현저히 감소시키고, 그에 따라 칩 면적을 절약하고 제조비용을 낮출 수 있는 디스플레이 패널 구동 장치를 제공하는 것을 목적으로 한다.
본 발명의 다른 태양에 따르면, 디지털-아날로그 컨버터(DAC)로서, 그에 필요한 아날로그 전압 라인들을 현저히 감소시키고, 그에 따라 칩 면적 및 제조비용을 감소시키기 위한 DAC가 제공된다.
본 발명의 또 다른 태양에 따르면, 다른 구성을 가지는 DAC로서, 상기 목적들을 달성하는 DAC가 제공된다.
상기 목적들 및 다른 목적들을 기반으로 하여, 본 발명은 디스플레이 패널 구동 장치로서, 데이터 래치 장치, 기준 전압 소스, 및 디지털-아날로그 변환 장치를 포함하는 디스플레이 패널 구동 장치를 제공한다. 상기 데이터 래치 장치는, 입력 데이터 스트림을 수신하고 래치시키며, 그리고 상기 래치 결과를 기반으로 하여 N 개의 디지털 래치 데이터를 출력한다. 여기서, 각각의 디지털 래치 데이터는 (M+L)-비트이며, N, M, 및 L은 모두 0보다 큰 양의 정수들이다. 상기 기준 전압 소스는, 서로 다른 레벨을 가지는 2M+1 개의 비정밀 아날로그 전압들(coarse analog voltages; V(i))을 제공하며, 상기 V(i)는 i 번째 비정밀 아날로그 전압을 나타내고, i는 부등식 0 < i ≤ 2M+1을 만족하는 정수이다. 상기 디지털-아날로그 변환 장치는 상기 데이터 래치 장치 및 상기 기준 전압 소스에 연결된다. 상기 디지털-아날로그 변환 장치는, N 개의 DAC들로서 각각의 DAC가 제각기 대응 디지털 래치 데이터의 M-비트 제 1 부분 데이터를 기반으로 하여 상기 비정밀 아날로그 전압들 중 둘을 선택하고, 그리고 제각기 상기 선택된 두 비정밀 아날로그 신호 및 상기 대응 디지털 래치 데이터의 L-비트 제 2 부분 데이터를 기반으로 하여 대응 아날로그 출력 데이터를 생성하는 N 개의 DAC들을 포함한다.
본 발명의 다른 태양에 따르면, M 및 L이 모두 0보다 큰 양의 정수인 경우 (M+L)-비트 디지털 데이터를 기반으로 하여 대응 아날로그 출력 데이터를 출력하는 DAC가 제공된다. 상기 DAC는 비정밀 선택기(coarse selector), 전압 분배기(voltage divider), 및 출력 선택기를 포함한다. 상기 비정밀 선택기는, 상기 디지털 데이터의 M-비트 제 1 부분 데이터를 기반으로 하여 상기 수신된 서로 다른 레벨을 가지는 2M+1 개의 비정밀 아날로그 전압들(V(i))로부터 비정밀 아날로그 전압들(V(j) 및 V(j-1))을 선택한다. 여기서, V(i)는 i 번째 비정밀 아날로그 전압을 나타내며, i 및 j는 부등식 0 < i ≤ 2M+1 및 1 < j ≤ 2M+1을 만족하는 정수들이다. 상기 전압 분배기는 상기 비정밀 선택기에 전기적으로 연결되며, 상기 비정밀 선택기에 의해 선택된 상기 비정밀 아날로그 전압들(V(j) 및 V(j-1))을 기반으로 전압을 분배하여 서로 다른 레벨을 가지는 2L 개의 정밀 아날로그 전압들을 생성하는데 사용된다. 상기 출력 선택기는, 상기 전압 분배기에 전기적으로 연결되며, 상기 디지털 데이터의 L-비트 제 2 부분 데이터를 기반으로 하여 상기 정밀 아날로그 전압들 중 하나의 정밀 아날로그 전압을 선택하고 그리고 상기 선택된 정밀 아날로그 출력을 아날로그 출력 데이터로서 출력하는데 사용된다.
본 발명은 서로 다른 레벨을 가지는 2M+1 개의 비정밀 아날로그 전압들(V(i))을 수신하고 그리고 (M+L)-비트 디지털 데이터를 기반으로 하여 대응 아날로그 출력 데이터를 출력하는 다른 DAC를 제공한다. 여기서, V(i)는 i 번째 비정밀 아날로그 전압을 나타내며, i, M, 및 L은 모두 양의 정수이고 부등식 0 < i ≤ 2M+1을 만족한다. 상기 DAC는 제 1 선택기, 제 2 선택기, 전압 분배기, 및 출력 선택기를 포함한다. 상기 제 1 선택기는, 디지털 데이터의 M-비트 제 1 부분 데이터를 기반으로 하여 비정밀 아날로그 전압들(V(2) 내지 V(2M+1))로부터 비정밀 아날로그 전압(V(j))을 선택하며, 상기 j는 부등식 1 < j ≤ 2M+1을 만족하는 정수이다. 상기 제 2 선택기는 상기 디지털 데이터의 상기 M-비트 제 1 부분 데이터를 기반으로 하여 비정밀 아날로그 전압들(V(1) 내지 V(2M))로부터 비정밀 아날로그 전압(V(j-1))을 선택한다. 상기 전압 분배기는 상기 제 1 선택기 및 상기 제 2 선택기에 전기적으로 연결되며, 상기 제 1 선택기 및 상기 제 2 선택기에 의해 각각 선택된 비정밀 아날로그 전압들(V(j) 및 V(j-1))을 기반으로 전압을 분배하여 서로 다른 레벨을 가지는 2L 개의 정밀 아날로그 전압들을 생성하는데 사용된다. 상기 출력 선택기는 상기 전압 분배기에 전기적으로 연결되며, 상기 디지털 데이터의 L-비트 제 2 부분 데이터를 기반으로 하여 상기 정밀 아날로그 전압들 중 하나의 정밀 아날로그 전압을 선택하고 그리고 상기 선택된 정밀 아날로그 전압을 아날로그 출력 데이터로서 출력하는데 사용된다.
본 발명에 따르면, 상기 (M+L)-비트 디지털 래치 데이터가 M-비트 제 1 부분 데이터 및 L-비트 제 2 부분 데이터로 분배되고, 그리고 나서 상기 DAC가 상기 제 1 부분 데이터를 기반으로 하여 상기 2M+1 개의 비정밀 아날로그 전압들로부터 두 비정밀 아날로그 전압을 선택하고, 그 다음 상기 제 2 부분 데이터 및 상기 선택된 두 비정밀 아날로그 전압을 기반으로 하여 대응 아날로그 출력 데이터를 생성하고, 따라서, 본 발명의 DAC에는 단지 2M+1 개의 비정밀 아날로그 전압 라인들이 필요할 뿐이다. 기존의 기술에 비해, 본 발명은 디지털-아날로그 변환 장치의 아날로그 전압 라인들의 수를 2M+L에서 2M+1로 현저하게 감소시킬 수 있다. 따라서, 칩 면적을 줄이고 그 결과 제조비용을 낮출 수 있게 된다.
이하에서, 본 발명의 전술한 그리고 그 밖의 다른 목적들, 특징들 및 장점들을 이해할 수 있도록, 도면들이 언급된 바람직한 실시예가 상세하게 설명된다.
상기 일반적인 설명 및 다음의 상세한 설명은 모두 대표적인 것이며, 또한 특허청구범위에 따른 본 발명의 부연설명을 제공하도록 의도된 것임을 이해하여야 한다.
본 발명의 이해를 돕기 위해, 첨부 도면들이 본 명세서에 포함되고 그리고 통합되어 본 명세서의 일부를 구성하고 있다. 상기 도면들은 본 발명의 실시예들을 도시하고 있으며, 발명의 상세한 설명과 함께 본 발명의 원리들을 설명하는데 도움을 준다.
기존의 구성과 비교하면, 본 발명의 디스플레이 패널 구동 장치를 통해 디지털-아날로그 변환 장치의 아날로그 전압 라인들의 수를 현저히 감소시킬 수가 있다. 도 3에는 본 발명의 일 실시예에 따른 디스플레이 패널 구동 장치가 블록도로 도시되어 있다. 도 3을 참조하면, 데이터 래치 장치(310), 기준 전압 소스(340), (M+L)-비트 디지털-아날로그 변환 장치(320), 및 N-채널 출력 버퍼(330)가 포함된다. 상기 데이터 래치 장치(310)는 1 이상의 (M+L)-비트 입력 데이터 스트림(여기서, 레드, 그린, 및 블루 디지털 입력 데이터 스트림; Din1, Din2 및 Din3)을 수신하고 래치시키며, 그리고 그 래치 결과를 기반으로 N 개의 디지털 래치 데이터를 출력한다. 상기 N, M, 및 L은 모두 0보다 큰 양의 정수들이다. 본 실시예에 있어서, 상기 데이터 래치 장치(310)는 시프터 레지스터들(301), 제 1 라인 래치들(302), 제 2 라인 래치들(303), 및 레벨 시프터들(304)을 포함한다. 상기 디지털-아날로그 변환 장치(320)의 출력은 상기 N-채널 출력 버퍼(330)를 통해 디스플레이 패널(미 도시)을 구동시킨다. 본 실시예에 있어서, 상기 구동되는 디스플레이 패널은 LCD 패널 등등일 수 있다.
클럭신호(CLK) 및 제 1 제어신호(CT1)는 상기 시프터 레지스터들(301)을 활성화하는데 사용되고, 그리고 제 2 제어신호(CT2)는 상기 제 2 라인 래치들(303)을 제어하는데 사용된다. 상기 제 1 제어신호(CT1)가 하이 레벨이 될 때, 상기 시프터 레지스터(301)는 상기 클럭신호(CLK)를 기반으로 수신된 제 1 제어신호(CT1)를 점진적으로 시프팅하여 상기 제 1 라인 래치(302)에 서로 다른 위상을 가지는 (N/3)의 래치 신호들을 출력한다. 상기 제 1 라인 래치(302)는, 상기 시프터 레지스터 (301)에 의해 출력된 상기 래치 신호들을 기반으로 하여 (M+L)-비트 레드, 그린, 및 블루(RGB) 디지털 입력 데이터 스트림들(Din1, Din2, 및 Din3)을 수신하고 그리고 래치시킨다. 전체 수평 라인의 디지털 입력 데이터 스트림들이 상기 제 1 라인 래치(302)에 래치되었을 때, 상기 제 2 제어신호(CT2)가 하이 레벨이 되며, 그에 따라, 상기 제 1 라인 래치(302)에 래치된 데이터는 상기 제 2 라인 래치(303)에 전송되고 그리고 래치된다. 상기 레벨 시프터(304)는, 상기 디지털-아날로그 변환 장치(320)를 정확하게 구동시키기 위해 상기 제 2 라인 래치(303)에 래치된 디지털 데이터를 더 높은 전압 레벨의 데이터로 변환한다. 상기 디지털-아날로그 변환 장치(320)는, 상기 레벨 시프터(304)에 의해 출력된 디지털 래치 데이터 및 상기 기준 전압 소스(340)에 의해 인가된 아날로그 전압을 기반으로 하여 대응 아날로그 출력 데이터를 생성한다. 상기 출력 버퍼(330)는 출력 부하에 대한 구동 능력을 향상시키고 상기 출력을 기대 아날로그 전압 레벨에 이르도록 하는데 사용된다. 그리고 나서, 상기 클럭신호(CLK) 및 상기 제 1 제어신호(CT1)는 다시 하이 레벨이 되고, 상기 제 1 라인 래치(302)의 데이터는 업데이트되고 래치되며, 그리고 상기 동작들이 반복적으로 실행된다.
도 4에는 도 3 에 도시된 디지털-아날로그 변환 장치(320) 및 기준 전압 소스(340)가 블록도로 도시되어 있다. 도 4를 참조하면, 상기 기준 전압 소스(340)는 제 1 전압 분배기(341) 및 버퍼들(OP(1) 내지 OP(2M+1))을 포함한다. 상기 제 1 전압 분배기(341)는, 제 1 정전압(예컨대, 시스템 전압(VDD) 또는 제 1 전압 조정기(voltage regulator)에 의해 출력된 DC 전압) 및 제 2 정전압(예컨대, 그라운드 전압(VSS) 또는 제 2 전압 조정기에 의해 출력된 DC 전압)을 기반으로 하여 서로 다른 레벨을 가지는 2M+1 개의 비정밀 아날로그 전압들(V(1) 내지 V(2M+1))을 생성한다. 상기 제 1 전압 분배기(341)는 직렬 연결된 2M 개 이상의 제 1 저항기들을 포함한다. 상기 버퍼들(OP(1) 내지 OP(2M+1))의 입력 터미널들은 상기 제 1 전압 분배기(341)에 전기적으로 연결된다. 상기 기준 전압 소스(340)는, 상기 버퍼들(OP(1) 내지 OP(2M+1))의 출력 터미널들을 통해 각각 상기 비정밀 아날로그 전압들(V(1) 내지 V(2M+1))을 제공하기 위해 저항기 스트링(resistor string)을 사용하여 전압을 분배한다. V(1) 및 V(2M+1)가 각각 시스템 전압(VDD) 및 그라운드 전압(VSS)에 직접 연결됨으로써 생성되거나, 또는 제 1 전압 조정기 및 제 2 전압 조정기에 의해 출력되는 두 DC 전압에 의해 생성된다면, 그에 따라 상기 버퍼들(OP(1) 및 OP(2M+1))을 생략할 수 있다.
상기 디지털-아날로그 변환 장치(320)는 데이터 래치 장치(310) 및 상기 기준 전압 소스(340)에 연결된다. 상기 디지털-아날로그 변환 장치(320)는 N 개의 DAC들(DA(1) 내지 DA(N))을 포함하며, 각각의 DAC들(DA(1) 내지 DA(N))은 제각기 대응 디지털 래치 데이터들(DD1 내지 DDN)의 M-비트 제 1 부분 데이터들(MSB1 내지 MSBN) 중 하나를 기반으로 하여 상기 비정밀 아날로그 전압들(V(1) 내지 V(2M+1)) 중 두 비정밀 아날로그 전압을 선택한다. 그 다음, 각각의 DAC는 제각기 상기 선택된 두 비정밀 아날로그 전압 및 상기 대응 디지털 래치 데이터들(DD1 내지 DDN)의 L-비트 제 2 부분 데이터들(LSB1 내지 LSBN) 중 하나를 기반으로 하여 대응 아날로그 출력 데이터들(AD1 내지 ADN) 중 하나를 생성하여 디스플레이 패널(미 도시)을 구동시킨다.
기존의 디지털-아날로그 변환 장치(예컨대, 도 2에 도시된 디지털-아날로그 변환 장치(105))에는 (2M+L) 개의 아날로그 전압 라인들이 레이아웃(lay out)되어야 하므로, 따라서 상기 아날로그 전압 라인들이 많은 칩 면적을 차지하게 된다. 특히, 해상도를 높일수록, 상기 아날로그 전압 라인들은 더 많은 칩 면적을 차지하게 된다. 기존 기술에 비해, 본 실시예의 디지털-아날로그 변환 장치(320)에는 단지 2M+1 개의 비정밀 아날로그 전압들(V(1) 내지 V(2M+1))이 필요할 뿐이며, 이는 본 실시예의 디지털-아날로그 변환 장치(320)에는 단지 2M+1 개의 아날로그 전압 라인들이 필요할 뿐이라는 것을 의미한다. 예컨대, 입력된 디지털 데이터가 8-비트(즉, M+L=8)이고 그리고 상위 바이트 및 하위 바이트가 각각 4-비트(즉, M=L=4)라면, 그때 기존 디지털-아날로그 변환 장치에는 28(즉, 256) 개의 아날로그 전압 라인들이 필요한 반면, 본 실시예에는 단지 24+1(즉, 17) 개의 아날로그 전압 라인들이 필요할 뿐이다. (해상도를 개선하기 위해) (M+L)이 10-비트이고 그리고 상위 바이트 및 하위 바이트가 각각 5-비트(즉, M=L=5)라면, 그때 기존 디지털-아날로그 변환 장치에는 210(즉, 1024) 개의 아날로그 전압 라인들이 필요한 반면, 본 실시예에는 단지 25+1(즉, 33) 개의 아날로그 전압 라인들이 필요할 뿐이다. 상위 바이트 및 하위 바이트(즉, M 및 L)의 상기 비트 수들은 상기 정의에 한정되지 않는다. 따라서, 본 발명은 디지털-아날로그 변환 장치에 필요한 아날로그 전압 라인들을 현저히 감소시킬 수 있다. 또한, 칩 면적 및 제조비용도 상당히 절감할 수 있다.
도 5에는 도 4에 도시된 DAC(DA(1))로서 본 발명의 일 실시예에 따른 DAC(DA(1))가 블록도로 도시되어 있다. 도 4에 도시된 DAC들(DA(2) 내지 DA(N))의 실시예들에 대해서는 도 5의 실시예를 참조할 수 있다. 도 4 및 도 5, 양 도면을 참조하면, 상기 DAC(DA(1))는 제 1 선택기(510), 제 2 선택기(520), 제 2 전압 분배기(530), 및 출력 선택기(540)를 포함한다. 상기 제 1 선택기(510) 및 상기 제 2 선택기(520)는 기준 전압 소스(340)에 전기적으로 연결된다. 상기 제 1 선택기(510)는, 대응 디지털 데이터(DD1)의 M-비트 제 1 부분 데이터(MSB1)를 기반으로 하여 상기 기준 전압 소스(340)에 의해 출력된 비정밀 아날로그 전압들(V(2)~V(2M+1))로부터 비정밀 아날로그 전압(V(j))을 상기 제 1 선택기(510)의 출력(A2)으로 선택한다. 상기 제 2 선택기(520)는, 상기 대응 디지털 데이터(DD1)의 상기 M-비트 제 1 부분 데이터(MSB1)를 기반으로 하여 상기 기준 전압 소스(340)에 의해 출력된 비정밀 아날로그 전압들(V(1)~V(2M))로부터 비정밀 아날로그 전압(V(j-1))을 상기 제 2 선택기(520)의 출력(A1)으로 선택한다. 예컨대, 상기 제 1 선택기(510)가 그 출력(A2)으로서 비정밀 아날로그 전압(V(3))을 선택할 때, 상기 제 2 선택기(520)는 그 출력(A1)으로서 비정밀 아날로그 전압(V(2))을 선택한다.
상기 제 2 전압 분배기(530)는, 각각 상기 제 1 선택기(510) 및 상기 제 2 선택기(520)에 의해 선택된 비정밀 아날로그 전압들(V(j) 및 V(j-1); 즉, 상기 선택기들의 출력들; A2 및 A1)을 기반으로 전압들을 분배하여 서로 다른 레벨을 가지는 2L 개의 정밀 아날로그 전압들(B(1) 내지 B(2L))을 생성한다. 상기 출력 선택기(540)는, 상기 대응 디지털 데이터(DD1)의 L-비트 제 2 부분 데이터(LSB1)를 기반으로 상기 정밀 아날로그 전압들(B(1) 내지 B(2L)) 중 하나의 정밀 아날로그 전압을 선택하고 그리고 상기 선택된 정밀 아날로그 전압을 아날로그 출력 데이터(AD1)로서 출력한다.
도 6에는 도 4에 도시된 DAC(DA(1))로서 본 발명의 다른 실시예에 따른 DAC(DA(1))가 블록도로 도시되어 있다. 도 4의 DAC들(DA(2) 내지 DA(N))의 실시예들에 대해서는 도 6의 실시예를 또한 참조할 수 있다. 도 4 및 도 6, 양 도면을 참조하면, DAC(DA(1))는 비정밀 선택기(coarse selector; 610), 제 2 전압 분배기(630), 및 출력 선택기(640)를 포함한다. 상기 비정밀 선택기(610)는, 기준 전압 소스(340)에 전기적으로 연결되고, 그리고 대응 디지털 데이터(DD1)의 M-비트 제 1 부분 데이터(MSB1)를 기반으로 하여 상기 기준 전압 소스(340)에 의해 출력된 비정밀 아날로그 전압들(V(1) 내지 V(2M+1))로부터 비정밀 아날로그 전압들(V(j) 및 V(j-1))을 상기 비정밀 선택기(610)의 출력들(A2 및 A1)로 선택하는데 사용된다. 예컨대, 상기 비정밀 선택기(610)는 상기 비정밀 아날로그 전압들(V(1) 내지 V(2M+1))로부터 비정밀 아날로그 전압들(V(3) 및 V(2))을 상기 비정밀 선택기(610)의 출력들(A2 및 A1)로 선택한다.
상기 제 2 전압 분배기(630)는, 상기 비정밀 선택기(610)에 의해 선택된 비정밀 아날로그 전압들(V(j) 및 V(j-1); 즉, 상기 비정밀 선택기의 출력들; A2 및 A1)을 기반으로 전압들을 분배하여 서로 다른 레벨을 가지는 2L 개의 정밀 아날로그 전압들(B(1) 내지 B(2L))을 생성한다. 상기 출력 선택기(640)는, 상기 대응 디지털 데이터(DD1)의 L-비트 제 2 부분 데이터(LSB1)를 기반으로 하여 상기 정밀 아날로그 전압들(B(1) 내지 B(2L)) 중 하나의 정밀 아날로그 전압을 선택하고 그리고 상기 선택된 정밀 아날로그 전압을 아날로그 출력 데이터(AD1)로서 출력한다.
도 7a 내지 도 7d에는 본 발명의 여러 실시예에 따른 제 2 전압 분배기가 도시되어 있다. 도 5 및 도 6에 도시된 두 실시예에 있어서, 전압 분배기들(530 및 630)은 도 7a, 도 7b, 도 7c, 또는 도 7d를 참조하여 구현될 수 있다. 예컨대, 도 7a의 전압 분배기는, 비정밀 선택기(610)에 의해 출력된(또는, 각각 제 1 선택기(510) 및 제 2 선택기(520)에 의해 출력된) 출력 전압들(A(2) 및 A(1)) 사이에 직렬로 연결되는 2L 개의 저항기를 포함하여 전압들을 분배하고 그리고 그 결과 정밀 아날로그 전압들(B(1) 내지 B(2L))을 얻어낸다. 도 7a 내지 도 7d에는 단지 저항기 스트링들만 도시되어 있으나, 당업자는 실제적 요건에 따라 복수의 버퍼들을 상기 도면들에 배치하여 상기 저항기 스트링 전압 분배를 통해 얻어진 정밀 아날로그 전압들(B(1) 내지 B(2L))이 상기 버퍼들을 통해 출력 선택기(640 또는 540)에 인가될 수 있도록 할 수 있다.
개괄적으로 기술하면, 기존의 (M+L)-비트 DAC에는 (2M+L) 개의 아날로그 기준 전압들이 필요하고, 따라서 기존의 디지털-아날로그 변환 장치에는 (2M+L) 개의 아날로그 전압 라인들이 레이아웃되어야 하며, 그 결과 아날로그 전압 라인들이 많은 칩 면적을 차지하게 된다. 특히, 해상도를 높일수록, 아날로그 전압 라인들은 더 많은 칩 면적을 차지하게 된다. 기존 기술에 비해, 본 발명의 (M+L)-비트 DAC에는 단지 2M+1 개의 비정밀 아날로그 전압들이 필요할 뿐이며, 따라서 본 발명의 디지털-아날로그 변환 장치에는 단지 (2M+1) 개의 아날로그 전압 라인들이 필요할 뿐이다. 그로써, 본 발명은 디지털-아날로그 변환 장치의 아날로그 전압 라인들의 수를 현저히 감소시킬 수 있다. 결과적으로, 칩 면적 및 제조비용을 상당히 절감할 수 있다.
본 발명의 범위 또는 사상을 벗어나지 않으면서 본 발명의 구성에 여러 가지 변형들 및 변경들이 구현될 수 있음은 당업자에게 명백하다. 이런 관점에서, 본 발명은 다음의 특허청구범위 및 그 균등범위에 속하는 본 발명의 변형예들 및 변경예 들을 포함하도록 의도된 것이다.

Claims (12)

1 개 이상의 입력 데이터 스트림을 수신 및 래치(latch)시키고 그리고 그 래치 결과를 기반으로 하여 N 개의 디지털 래치 데이터를 출력하는데 사용되는 데이터 래치 장치로서, 각각의 디지털 래치 데이터가 (M+L)-비트이고, 그리고 N, M, 및 L이 모두 0보다 큰 양의 정수인 데이터 래치 장치;
서로 다른 레벨을 가지는 2M+1 개의 비정밀 아날로그 전압들(coarse analog voltages; V(i))을 공급하는데 사용되는 기준 전압 소스(reference voltage source)로서, 상기 V(i)가 i 번째 비정밀 아날로그 전압을 나타내고, 상기 i가 부등식 0<i≤2M+1을 만족하는 정수인 기준 전압 소스; 및
상기 데이터 래치 장치 및 상기 기준 전압 소스에 연결되는 디지털-아날로그 변환 장치(digital-to-analog conversion unit)로서, N 개의 디지털-아날로그 컨버터(digital-to-analog converter; DAC)들을 포함하며, 각각의 DAC가 대응 디지털 래치 데이터의 M-비트 제 1 부분 데이터를 기반으로 하여 상기 비정밀 아날로그 전압들 중 두 비정밀 아날로그 전압을 선택하고, 그리고 상기 선택된 두 비정밀 아날로그 전압 및 상기 대응 디지털 래치 데이터의 L-비트 제 2 부분 데이터를 기반으로 하여 대응 아날로그 출력을 생성하는 디지털-아날로그 변환 장치를 포함하는 디스플레이 패널 구동 장치.
제1항에 있어서,
상기 기준 전압 소스는;
제 1 정전압(constant voltage) 및 제 2 정전압을 기반으로 하여 비정밀 아날로그 전압들(V(i))을 생성하는데 사용되는 제 1 전압 분배기(voltage divider); 및
상기 제 1 전압 분배기에 전기적으로 연결되는 복수의 버퍼로서, 상기 제 1 전압 분배기에 의해 출력된 비정밀 아날로그 전압들(V(i))을 버퍼링하는데 사용되는 복수의 버퍼를 포함하는 것을 특징으로 하는 디스플레이 패널 구동 장치.
제2항에 있어서,
상기 제 1 정전압은 시스템 전압 또는 제 1 전압 조정기(voltage regulator)에 의해 생성되는 전압이고, 상기 제 2 정전압은 그라운드 전압 또는 제 2 전압 조정기에 의해 생성되는 전압인 것을 특징으로 하는 디스플레이 패널 구동 장치.
제2항에 있어서,
제 1 전압 분배기는 직렬로 연결되는 2M 개 이상의 제 1 저항기를 포함하는 것을 특징으로 하는 디스플레이 패널 구동 장치.
제1항에 있어서,
상기 디지털-아날로그 변환 장치의 상기 DAC들은 각각:
상기 기준 전압 소스에 전기적으로 연결되는 제 1 선택기(selector)로서, 상기 대응 디지털 래치 데이터의 상기 M-비트 제 1 부분 데이터를 기반으로 하여 비정밀 아날로그 전압(V(j))을 선택하는데 사용되는 제 1 선택기에 있어서, 상기 j가 부등식 1<j≤2M+1을 만족하는 정수인 제 1 선택기;
상기 기준 전압 소스에 전기적으로 연결되는 제 2 선택기로서, 상기 대응 디지털 래치 데이터의 상기 M-비트 제 1 부분 데이터를 기반으로 하여 비정밀 아날로그 전압(V(j-1))을 선택하는데 사용되는 제 2 선택기;
상기 제 1 선택기 및 상기 제 2 선택기에 전기적으로 연결되는 제 2 전압 분배기로서, 각각 상기 제 1 선택기 및 상기 제 2 선택기에 의해 선택된 상기 비정밀 아날로그 전압들(V(j) 및 V(j-1))을 기반으로 전압들을 분배하여 서로 다른 레벨을 가지는 2L 개의 정밀 아날로그 전압들을 생성하는데 사용되는 제 2 전압 분배기; 및
상기 제 2 전압 분배기에 전기적으로 연결되는 출력 선택기(output selector)로서, 상기 대응 디지털 래치 데이터의 상기 L-비트 제 2 부분 데이터를 기반으로 하여 상기 정밀 아날로그 전압들 중 하나의 정밀 아날로그 전압을 선택하고 그리고 상기 선택된 정밀 아날로그 전압을 아날로그 출력 데이터로서 출력하는데 사용되는 출력 선택기를 포함하는 것을 특징으로 하는 디스플레이 패널 구동 장치.
제1항에 있어서,
상기 디지털-아날로그 변환 장치의 상기 DAC들은 각각:
상기 기준 전압 소스에 전기적으로 연결되는 비정밀 선택기(coarse selector)로서, 상기 대응 디지털 래치 데이터의 상기 M-비트 제 1 부분 데이터를 기반으로 하여 상기 비정밀 아날로그 전압들(V(j) 및 V(j-1))을 선택하는데 사용되며, 상기 j가 부등식 1<i≤2M+1을 만족하는 정수인 비정밀 선택기;
상기 비정밀 선택기에 전기적으로 연결되는 제 2 전압 분배기로서, 상기 비정밀 선택기에 의해 선택된 상기 비정밀 아날로그 전압들(V(j) 및 V(j-1))을 기반으로 전압들을 분배하여 서로 다른 레벨을 가지는 2L 개의 정밀 아날로그 전압들을 생성하는데 사용되는 제 2 전압 분배기; 및
상기 제 2 전압 분배기에 전기적으로 연결되는 출력 선택기로서, 상기 대응 디지털 래치 데이터의 상기 L-비트 제 2 부분 데이터를 기반으로 하여 상기 정밀 아날로그 전압들 중 하나의 정밀 아날로그 전압을 선택하고 그리고 상기 선택된 정밀 아날로그 전압을 아날로그 출력 데이터로서 출력하는데 사용되는 출력 선택기를 포함하는 것을 특징으로 하는 디스플레이 패널 구동 장치.
제1항에 있어서,
상기 데이터 래치 장치는;
클럭신호를 기반으로 하여 수신된 제 1 제어 신호를 점진적으로 시프팅(shifting)하여 서로 다른 위상을 가지는 (N/3)의 래치 신호들을 출력하는데 사용 되는 시프트 레지스터(shift register);
상기 시프터 레지스터에 전기적으로 연결되는 제 1 라인 래치로서, 상기 래치 신호들을 기반으로 하여 입력 데이터 스트림을 수신하고 그리고 래치시키는데 사용되는 제 1 라인 래치;
상기 제 1 라인 래치에 전기적으로 연결되는 제 2 라인 래치로서, 제 2 제어 신호를 기반으로 하여 상기 제 1 래치의 래치 결과를 수신하고 그리고 래치시키는데 사용되는 제 2 라인 래치;
상기 제 2 라인 래치에 전기적으로 연결되는 레벨 시프터(level shifter)로서, 상기 제 2 라인 래치의 래치 결과를 기반으로 하여 상기 디지털 래치 데이터를 출력하는데 사용되는 레벨 시프터를 포함하는 것을 특징으로 하는 디스플레이 패널 구동 장치.
제1항에 있어서,
상기 디스플레이 패널은 액정 디스플레이(liquid crystal display; LCD) 패널인 것을 특징으로 하는 디스플레이 패널 구동 장치.
(M+L)-비트 디지털 데이터를 기반으로 하여 대응 아날로그 출력 데이터를 출력하는데 사용되는 디지털-아날로그 컨버터(DAC)로서, 상기 M 및 L이 모두 0보다 큰 양의 정수인 디지털-아날로그 컨버터에 있어서:
상기 디지털 데이터의 M-비트 제 1 부분 데이터를 기반으로 하여 서로 다른 레벨을 가지고 수신된 2M+1 개의 비정밀 아날로그 전압들(V(i))로부터 비정밀 아날로그 전압들(V(j) 및 V(j-1))을 선택하는데 사용되는 비정밀 선택기로서, 상기 V(i)가 i 번째 비정밀 아날로그 전압을 나타내고, 상기 i 및 j가 부등식 0<i≤2M+1 및 1<j≤2M+1을 만족하는 정수들인 비정밀 선택기;
상기 비정밀 선택기에 전기적으로 연결되는 전압 분배기로서, 상기 비정밀 선택기에 의해 선택된 상기 비정밀 아날로그 전압들(V(j) 및 V(j-1))을 기반으로 하여 전압들을 분배하여 서로 다른 레벨을 가지는 2L 개의 정밀 아날로그 전압들을 생성하는데 사용되는 전압 분배기; 및
상기 전압 분배기에 전기적으로 연결되는 출력 선택기로서, 상기 디지털 데이터의 L-비트 제 2 부분 데이터를 기반으로 하여 상기 정밀 아날로그 전압들 중 하나의 정밀 아날로그 전압을 선택하고 그리고 상기 선택된 정밀 아날로그 전압을 아날로그 출력 데이터로서 출력하는데 사용되는 출력 선택기를 포함하는 디지털-아날로그 컨버터.
제9항에 있어서,
상기 전압 분배기는 상기 비정밀 선택기에 의해 출력된 상기 아날로그 전압들(V(j) 및 V(j-1)) 사이에 직렬로 연결되는 2L 개의 저항기들을 포함하는 것을 특징으로 하는 디지털-아날로그 컨버터.
서로 다른 레벨을 가지는 2M+1 개의 비정밀 아날로그 전압들(V(i))을 수신하고 그리고 (M+L)-비트 디지털 데이터를 기반으로 하여 대응 아날로그 출력 데이터를 출력하는데 사용되는 디지털-아날로그 컨버터(DAC)로서, 상기 V(i)가 i 번째 비정밀 아날로그 전압을 나타내고, 상기 i가 부등식 0<i≤2M+1을 만족하는 정수이고, M 및 L이 모두 0보다 큰 양의 정수들인 디지털-아날로그 컨버터에 있어서,
상기 디지털 데이터의 M-비트 제 1 부분 데이터를 기반으로 하여 상기 비정밀 아날로그 전압들(V(2) 내지 V(2M+1))로부터 비정밀 아날로그 전압(V(j))을 선택하는데 사용되는 제 1 선택기로서, 상기 j가 부등식 1<j≤2M+1을 만족하는 정수인 제 1 선택기;
상기 디지털 데이터의 상기 M-비트 제 1 부분 데이터를 기반으로 하여 상기 비정밀 아날로그 전압들(V(1) 내지 V(2M))로부터 비정밀 아날로그 전압(V(j-1))을 선택하는데 사용되는 제 2 선택기;
상기 제 1 선택기 및 상기 제 2 선택기에 전기적으로 연결되는 전압 분배기로서, 각각 상기 제 1 선택기 및 상기 제 2 선택기에 의해 선택된 상기 비정밀 아날로그 전압들(V(j) 및 V(j-1))을 기반으로 하여 전압들을 분배하여 서로 다른 레벨을 가지는 2L 개의 정밀 아날로그 전압들을 생성하는데 사용되는 전압 분배기; 및
상기 전압 분배기에 전기적으로 연결되는 출력 선택기로서, 상기 디지털 데이터의 L-비트 제 2 부분 데이터를 기반으로 하여 상기 정밀 아날로그 전압들 중 하나의 정밀 아날로그 전압을 선택하고 그리고 상기 선택된 정밀 아날로그 전압을 아날로그 출력 데이터로서 출력하는데 사용되는 출력 선택기를 포함하는 디지털-아날로그 컨버터.
제11항에 있어서,
상기 전압 분배기는 각각 상기 제 1 선택기 및 상기 제 2 선택기에 의해 출력된 상기 아날로그 전압들(V(j) 및 V(j-1)) 사이에 직렬로 연결되는 2L 개의 저항기를 포함하는 것을 특징으로 하는 디지털-아날로그 컨버터.
KR1020060011277A 2005-10-24 2006-02-06 디스플레이 패널 구동 장치 및 그에 사용되는디지털-아날로그 컨버터 KR100780909B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW094137099A TWI298860B (en) 2005-10-24 2005-10-24 Apparatus for driving display panel and digital-to-analog converter thereof
TW94137099 2005-10-24

Publications (2)

Publication Number Publication Date
KR20070044336A KR20070044336A (ko) 2007-04-27
KR100780909B1 true KR100780909B1 (ko) 2007-11-30

Family

ID=37984815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060011277A KR100780909B1 (ko) 2005-10-24 2006-02-06 디스플레이 패널 구동 장치 및 그에 사용되는디지털-아날로그 컨버터

Country Status (4)

Country Link
US (1) US7221304B2 (ko)
JP (1) JP2007124606A (ko)
KR (1) KR100780909B1 (ko)
TW (1) TWI298860B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504979B1 (en) * 2006-08-21 2009-03-17 National Semiconductor Corporation System and method for providing an ultra low power scalable digital-to-analog converter (DAC) architecture
US20080303767A1 (en) * 2007-06-01 2008-12-11 National Semiconductor Corporation Video display driver with gamma control
JP2009175468A (ja) * 2008-01-25 2009-08-06 Hitachi Displays Ltd 表示装置
EP2136354B1 (en) 2008-06-09 2017-03-22 Semiconductor Energy Laboratory Co., Ltd. Display device, liquid crystal display device and electronic device including the same
US8593389B2 (en) * 2009-09-23 2013-11-26 Novatek Microelectronics Corp. Gamma-voltage generator
US9208711B2 (en) * 2011-05-24 2015-12-08 Novatek Microelectronics Corp. Apparatus and method for driving display
KR102044479B1 (ko) * 2013-08-28 2019-11-13 삼성전자주식회사 디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치
CN111292671B (zh) * 2020-03-31 2023-09-29 京东方科技集团股份有限公司 数据驱动电路及其驱动方法、和显示装置
US11881136B2 (en) * 2021-12-28 2024-01-23 Novatek Microelectronics Corp. Display driver for reducing redundant power waste and heat and driving method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163729A (ja) 1997-09-24 1999-06-18 Townsend & Townsend & Crew Llp 低電力液晶ディスプレィ・ドライバ
KR20020028777A (ko) * 2000-09-29 2002-04-17 니시무로 타이죠 액정구동회로 및 부하구동회로
KR20030063206A (ko) * 2002-01-21 2003-07-28 샤프 가부시키가이샤 표시 구동 장치 및 그것을 이용한 표시 장치
KR20060045502A (ko) * 2004-04-08 2006-05-17 소니 가부시끼 가이샤 플랫 디스플레이 장치의 구동회로 및 플랫 디스플레이 장치
KR20060045984A (ko) * 2004-05-12 2006-05-17 소니 가부시끼 가이샤 평면 디스플레이 장치의 구동회로 및 평면 디스플레이 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469164A (en) * 1993-09-30 1995-11-21 Ford Motor Company Circuit and method for digital to analog signal conversion
US5554986A (en) * 1994-05-03 1996-09-10 Unitrode Corporation Digital to analog coverter having multiple resistor ladder stages
KR100282447B1 (ko) * 1998-08-18 2001-02-15 김영환 비선형 디지탈/아날로그 변환기
US6191720B1 (en) * 1998-12-30 2001-02-20 International Business Machines Corporation Efficient two-stage digital-to-analog converter using sample-and-hold circuits
JP3594125B2 (ja) * 2000-07-25 2004-11-24 シャープ株式会社 Ｄａ変換器およびそれを用いた液晶駆動装置
US6466149B2 (en) * 2000-12-29 2002-10-15 Summit Microelectronics Inc. Apparatus and method for digital to analog conversion
US6954165B2 (en) * 2003-03-28 2005-10-11 Ess Technology, Inc. Voltage segmented digital to analog converter
US6995701B1 (en) * 2004-03-02 2006-02-07 Maxim Integrated Products, Inc. Multichannel high resolution segmented resistor string digital-to-analog converters
US7015847B1 (en) * 2005-02-11 2006-03-21 Analog Devices, Inc. Digital to analog converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163729A (ja) 1997-09-24 1999-06-18 Townsend & Townsend & Crew Llp 低電力液晶ディスプレィ・ドライバ
KR20020028777A (ko) * 2000-09-29 2002-04-17 니시무로 타이죠 액정구동회로 및 부하구동회로
KR20030063206A (ko) * 2002-01-21 2003-07-28 샤프 가부시키가이샤 표시 구동 장치 및 그것을 이용한 표시 장치
KR20060045502A (ko) * 2004-04-08 2006-05-17 소니 가부시끼 가이샤 플랫 디스플레이 장치의 구동회로 및 플랫 디스플레이 장치
KR20060045984A (ko) * 2004-05-12 2006-05-17 소니 가부시끼 가이샤 평면 디스플레이 장치의 구동회로 및 평면 디스플레이 장치

Also Published As

Publication number Publication date
US20070090983A1 (en) 2007-04-26
TWI298860B (en) 2008-07-11
US7221304B2 (en) 2007-05-22
TW200717384A (en) 2007-05-01
KR20070044336A (ko) 2007-04-27
JP2007124606A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
KR100780909B1 (ko) 디스플레이 패널 구동 장치 및 그에 사용되는디지털-아날로그 컨버터
JP5334353B2 (ja) 液晶表示装置のソースドライバ
TWI224300B (en) Data driver and related method used in a display device for saving space
KR101243169B1 (ko) 디지털·아날로그 변환기
JP2009271530A (ja) ソースドライバー及びそれを含むディスプレイ装置
US7656376B2 (en) Gamma voltage generation circuit
JP2011239378A (ja) 二段式デジタル／アナログ変換器及び液晶ディスプレイのソースドライバ
KR20060110224A (ko) 디코딩 회로 및 이것을 이용한 표시 장치
KR20100077325A (ko) 바이어스 제어 회로, 소스 드라이버 및 액정 디스플레이 장치
US7372381B2 (en) Programmable serializer for a video display
TWI407403B (zh) 像素驅動電路
JP2005215052A (ja) 液晶駆動電源回路、液晶駆動装置、液晶表示装置
JP2005204306A (ja) デジタル／アナログコンバータ、ディスプレイドライバおよびディスプレイ
US20120120040A1 (en) Drive Device For Display Circuit, Display Device, And Electronic Apparatus
US20090284512A1 (en) Compact layout structure for decoder with pre-decoding and source driving circuit using the same
US20100141494A1 (en) Digital-to-analog converter having efficient switch configuration
US20130181965A1 (en) Driving circuit for panel
TW201535345A (zh) 伽瑪電壓產生裝置及產生伽瑪電壓的方法
KR100672621B1 (ko) 액정표시장치의 구동회로
KR100723509B1 (ko) 저항 스트링 컨버터와 커패시터 컨버터를 결합하는디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그컨버팅 방법
KR101239613B1 (ko) 데이터 드라이버의 디지털 아날로그 변환장치 및 그 변환방법
KR20110031059A (ko) 디스플레이 패널의 구동을 위한 장치 및 방법
CN111292671B (zh) 数据驱动电路及其驱动方法、和显示装置
JP2007226173A (ja) ディジタルデータドライバ及びこれを用いた表示デバイス
WO2020010648A1 (zh) 显示面板的驱动系统及应用其的显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110922

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee