KR20110031059A - 디스플레이 패널의 구동을 위한 장치 및 방법 - Google Patents

디스플레이 패널의 구동을 위한 장치 및 방법 Download PDF

Info

Publication number
KR20110031059A
KR20110031059A KR1020090101398A KR20090101398A KR20110031059A KR 20110031059 A KR20110031059 A KR 20110031059A KR 1020090101398 A KR1020090101398 A KR 1020090101398A KR 20090101398 A KR20090101398 A KR 20090101398A KR 20110031059 A KR20110031059 A KR 20110031059A
Authority
KR
South Korea
Prior art keywords
time
signal
pulse
varying
pulse signal
Prior art date
Application number
KR1020090101398A
Other languages
English (en)
Other versions
KR101097986B1 (ko
Inventor
김범진
김희정
임대호
조기석
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to TW099124964A priority Critical patent/TWI501210B/zh
Priority to US12/862,209 priority patent/US8654254B2/en
Priority to JP2010204491A priority patent/JP2011065156A/ja
Priority to CN201010289807.3A priority patent/CN102024413B/zh
Publication of KR20110031059A publication Critical patent/KR20110031059A/ko
Application granted granted Critical
Publication of KR101097986B1 publication Critical patent/KR101097986B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

각각의 채널(Channel)마다 펄스신호생성기(Pulse Signal Generator)를 내장하는 종래기술과는 달리 펄스신호생성기를 모든 채널이 공통으로 사용하므로써, 소면적과 저전력화를 구현한 디스플레이 패널 구동 장치가 개시된다. 또한, 시변신호(TSV : Time Variant Signal)의 시간에 따른 전압 변화율과 펄스신호의 온/오프(On/Off) 듀티비(duty ratio)를 조절하므로써, 각 구간별로 충전시간을 적절히 정해 충전시간 부족으로 인한 화질 저하 문제를 개선할 수 있다.
펄스, 시변신호, 드라이버, 평판디스플레이, 펄스생성기

Description

디스플레이 패널의 구동을 위한 장치 및 방법{DEVICE AND METHOD FOR DRIVING DISPLAY PANEL}
본 발명은 평판 디스플레이 패널의 구동회로 및 구동방법에 관한 것으로서, 패널(panel)에 이미지 데이터(image data)를 전압 또는 전류 형태로 인가시켜 주는 데이터 드라이버 - '컬럼 라인(Column line) 드라이버' 또는 '소스 드라이버'라고도 함 - 의 효율적인 구조에 대해 기술하고 있다. 여기서 설명되는 실시 예는 LCD(Liquid Crystal Display) 드라이버의 면적 및 파워 소비를 줄이기 위해 적용한 것을 제안하고 있으나, FED(Field Emission Display), ELD(Electro-Luminescent Display), PDP(Plasma Display Panel) 등 평판 디스플레이 장치의 드라이버 전반에 걸쳐 응용 가능하다.
평판 디스플레이 패널의 데이터 드라이버는 영상신호인 디지털 데이터를 아날로그 신호 형대로 바꾸어 패널에 전달한다. 데이터 드라이버 전체 구성에서 디지탈 아날로그 변환기(DAC)는 매우 큰 면적을 차지한다. 이러한 DAC의 면적을 줄이 기 위하여 다양한 시도가 있어 왔으며, 그중에서도 시변신호(TVS:Time Variant Signal)를 이용한 램프(Lamp)형 DAC는 좋은 대안이 된다.
램프형 DAC는 복수개의 계조전압을 표현하는 시변신호를 입력받아 특정 계조를 선택하여 출력하는 방식으로 구동된다.
도 1A는 단일 시변신호를 이용한 종래기술에 따른 드라이버로서, 주요부분에 대한 구성도이다. 단일 시변신호를 사용한 드라이버는 예컨대 미국특허 US 5,440,256호(발명의 명칭 : Dual Moad Track and Hold Drivers for Active LCD'S)에 개시되어 있다.
도 1A를 참조하면, 단일 시변신호를 이용한 드라이버는 1-라인 시간(Line Time) 주기 마다 순차적으로 모든 계조전압을 표현하는 단일 시변신호(TSV)를 생성하는 TVS 생성부(110)를 포함한다. 그리고, 시변신호를 입력받아 해당 비디오 데이터(Video Data)에 대한 계조전압을 스위칭하여 선택하기 위한 N-bit 스위칭부(120)와, N-bit 스위칭부(120)를 제어하기 위한 N-bit 펄스신호생성부(130), 및 스위칭부(120)의 출력을 패널의 소스 라인으로 출력하는 채널 버퍼부(140)를 구비한다.
스위칭부(120), 펄스신호생성부(130) 및 채널 버퍼부(140)는 드라이버의 채널 블록 중 일부 구성으로서 드라이버를 구성하는 모든 채널에 각각 구비된다. TVS 생성부(110)는 각각의 채널에 공통으로 사용된다.
도 1B는 단일 시변신호를 이용한 드라이버의 동작을 설명하기 위한 개념도이다.
TVS 생성부(110)은 클럭(clock) 신호에 동기되어 1-라인 시간 동안 순차적으 로 2N개의 계조전압을 표현하는 시변신호(160)를 생성한다. 시변신호(160)는 각 채널의 스위치부(120)의 입력으로 인가된다. 펄스신호생성부(130)는 N-bit의 펄스신호(170)를 생성한다. 스위칭부(120)은 2N개 중 한 개의 펄스신호에 따라 온/오프됨으로써 TVS 중에서 특정 계조를 선택한다. 스위칭부(120)에 의해 선택된 계조전압 신호(180)는 버퍼(140)을 통해 패널의 소스 라인으로 전달된다.
그러나 단일 시변신호를 이용한 DAC는 1-line 타임 동안 순차적으로 2N개의 계조를 표현해야 되기 때문에 패널 로드(Panel Load)를 충전하는 시간이 부족하게 되어, 픽셀(Pixel)간 인가된 전압의 오차가 발생하게 된다. 그리고 클럭 신호에 동기 되어 모든 채널의 펄스신호생성기가 동작 할 때 발생하는 전력소비가 크다. 또한, 각 채널마다 스위치와 N-bit 펄스신호생성기가 추가되어 채널 면적이 증가된다. 이러한 문제는 고계조, 고해상도, 대형 디스플레이이로 갈수록 심각해진다.
도 2A는 복수 시변신호를 이용한 종래기술에 따른 드라이버로서, 주요부분에 대한 구성도이다. 복수 시변신호를 사용한 드라이버는 예컨대 한국등록특허 727410호(발명의 명칭 : 복수의 램프신호를 이용한 평탄 디스플레이 패널 구동용 디지털/아날로그 변환기 및 그 변환 방법)에 개시되어 있다.
앞서 언급한 문제들을 개선하기 위해서, 도 2A와 같이 복수 시변신호를 이용한 드라이버가 제안되었다. 드라이버는 1-라인 시간 주기 마다 모든 계조전압을 (1/2M) 등분하고, 각 등분된 계조전압 범위에 대응되는 복수개(2M개)의 시변신호를 생성하는 TVS 생성부(210)를 포함한다. 그리고, 복수의 시변신호를 입력받아 해당 비디오 데이터(Video Data)에 대한 계조전압을 스위칭하여 선택하기 위한 M-bit 스위칭부(220)와, (N-M)-bit 펄스신호생성부(230), 및 스위칭부(220)의 출력을 패널의 소스 라인으로 출력하는 채널 버퍼부(240)를 구비한다. 여기서 N과 M은 양의 정수이고, N>M이다.
스위칭부(220), 펄스신호생성부(230) 및 채널 버퍼부(240)는 드라이버의 채널 블록 중 일부 구성으로서 드라이버를 구성하는 모든 채널에 각각 구비된다. TVS 생성부(110)는 각각의 채널에 공통으로 사용된다.
도 2B는 복수의 시변신호를 이용한 드라이버의 동작을 설명하기 위한 개념도이다. TSV 생성부(210)은 복수의 시변신호(260)을 생성한다. 복수개(2M개)의 시변신호가 모든 계조를 영역별로 나누어 표현하므로, 각각의 시변신호마다 1-라인 시간 동안 순차적으로 2(N-M)개의 계조를 표현한다.
시변신호(260)는 각 채널의 스위치부(220)의 입력으로 인가된다. 펄스신호생성부(230)는 2(N-M)의 펄스신호(270)를 생성한다. 스위칭부(220)은 2(N-M)개의 펄스신호 중 한 개의 펄스신호에 따라 온/오프됨으로써 TVS 중에서 특정 계조를 선택한다. 스위칭부(220)에 의해 선택된 계조전압 신호(280)는 버퍼(240)을 통해 패널의 소스 라인으로 전달된다.
복수의 시변신호를 사용하게 되면 패널 충전 시간이 2M배만큼 증가하게 되 어, 픽셀간 인가된 전압의 오차를 줄일 수 있으며, 2M배 느린 클럭 주파스를 사용하므로 동적 전력소비를 줄일 수 있다. 또한, 펄스신호생성부의 회로가 (N-M)-bit으로 감소되어 채널 면적을 줄일 수 있다.
그러나 복수의 플립플롭으로 이루어진 카운터와 여러 개의 논리조합회로로 구성된 펄스신호생성부가 모든 채널마다 포함되어 여전히 DAC의 면적이 크다. 또한 클럭 신호에 동기 되어 모든 채널의 펄스신호생성부가 동작할 때 발생하는 전력소비가 여전히 크다.
본 발명은 종래기술의 문제점을 해결하기 위한 것으로, 획기적을 소면적화가 가능한 디스플레이 패널의 구동 장치 및 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 저전력 소비가 가능한 디스플레이 패널의 구동 장치 및 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 화질 개선에 용이한 디스플레이 패널의 구동 장치 및 방법을 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 개선된 구동장치는, 시변신호를 생성하는 시변신호 생성부; 복수의 펄스신호를 생성하는 공통 펄스신호생성부; 상기 시변신호와 상기 펄스신호, 비디오 데이터를 입력받아 해당 비디오 데이터에 대한 계조 전압을 선택하기 위한 선택부; 및 선택부의 출력을 버퍼링하여 전달하는 버퍼부를 포함하고, 상기 선택부와 상기 버퍼부는 복수의 채널 내에 각각 구비되고, 상기 시변신호와 상기 펄스신호는 각 채널의 상기 선택부에 공통으로 입력되는 것을 특징으로 한다.
바람직하게, 상기 시변신호 생성부는 모든 계조 전압의 범위를 복수개로 분할하고 분할된 각 전압 범위에 대응하는 복수개의 시변신호를 생성하거나, 모든 계조 전압의 범위를 순차적으로 표현하는 단일의 시변신호를 생성하는 것을 특징으 로 한다.
바람직하게, 상기 공통 펄스신호생성부는 각 펄스신호의 온/오프 듀티 비를 조절하기 위한 레지스터를 포함하는 것을 특징으로 한다.
본 발명은 채널마다 펄스신호생성기가 존재하는 것과 달리, 모든 채널이 펄스신호생성기 1개를 공통으로 사용한다. 이에 의해 면적과 펄스신호생성기로 인한 전력소비를 줄일 수 있다. 일반적으로 데이터 드라이버의 대부분의 면적과 전력소비를 DAC가 차지하고 있기 때문에 본 발명으로 인해 데이터 드라이버의 면적과 전력소비를 획기적으로 줄일 수 있다.
또한 본 발명은 펄스신호의 온/오프 듀티비(duty ratio)를 조절할 수 있다. 이에 의해 각 구간별로 충전시간을 적절히 정할 수 있고, 충전시간 부족으로 인한 화질 저하 문제를 개선할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 다양한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
(제 1 실시예)
도 3는 복수 시변신호를 사용하며, 공통 펄스신호생성부를 구비하는 개선된 드라이버의 주요 부분에 대한 구성도이다.
도 3을 참조하면, 개선된 드라이버는 복수개(2M개)의 시변신호를 생성하는 TVS 생성부(310)와, 서로 다른 펄스폭을 갖는 복수개(2(N-M)개)의 펄스신호를 생성하는 공통 펄스신호생성부(330)를 포함한다. 그리고, 복수의 시변신호와 복수의 펄스신호, 및 비디오 데이터 D<(N-1):0>를 입력받아 해당 비디오 데이터에 대한 계조전압을 선택하기 위한 선택부(320)와, 선택부(320)의 출력을 패널의 소스 라인으로 출력하는 채널 버퍼부(340)를 구비한다. 여기서 N과 M은 양의 정수이고, N>M이다. 복수개(2M개)의 시변신호는 1-라인 시간 주기 마다 모든 계조전압을 (1/2M) 등분하고, 각 등분된 계조전압 범위에 대응되어 생성된다.
선택부(320), 채널 버퍼부(340)는 단위 채널 블록 내부의 구성으로서 드라이버를 구성하는 모든 채널에 각각 구비된다. TVS 생성부(310) 및 공통 펄스신호생성부(330)는 각각의 채널에 공통으로 사용된다. 즉, 복수의 시변신호와 복수의 펄스신호는 각 채널의 선택부(320)에 공통으로 입력된다.
도 3에 도시된 바와 같이 개선된 드라이버는 펄스신호생서부(330)가 채널당 하나씩 구비되지 않고, 모든 채널에 공통으로 사용하는 구성을 갖는다. 따라서, DAC 및 드라이버의 칩 면적을 획기적으로 줄일 수 있다.
도 4는 선택부(도 3의 '320')을 선택부 이외의 다른 구성요소와 함께 보다 상세히 도시한 구성도이다.
도 4를 참조하면, 개선된 드라이버는 N-bit 비디오 데이터(Video Data)를 샘 플링하기 위한 샘플링수단(450)과, 복수개(2M개)의 시변신호를 생성하는 TVS 생성부(410)와, 서로 다른 펄스폭을 갖는 복수개(2(N-M)개)의 펄스신호를 생성하는 공통 펄스신호생성부(430)와, 복수의 시변신호와 복수의 펄스신호 및 샘플링된 비디오 데이터를 입력받아 복수개의 시변신호 중에서 어느하나를 선택하여 출력하는 선택부(420)와, 선택부(420)의 출력을 패널의 소스 라인으로 출력하는 채널 버퍼부(440)를 구비한다.
샘플링수단(450), 선택부(420), 채널 버퍼부(440)는 단위 채널 블록 내부의 구성으로서 드라이버를 구성하는 모든 채널에 각각 구비된다. TVS 생성부(410) 및 공통 펄스신호생성부(430)는 각각의 채널에 공통으로 사용된다.
선택부(420)은 샘플링된 비디오 데이터의 하위 (N-M)-bit에 따라 펄스신호 2N-M개 중에서 하나를 선택하는 펄스선택부(422)와, 샘플링된 비디오 데이터의 상위 M-bit와 펄스선택부(422)의 출력 펄스신호를 레벨쉬프팅하는 레벨쉬프터(424)와, 레벨쉬프터(424)의 출력에 따라 시변신호 2M개 중에서 어느 하나를 선택하는 TVS 선택부(426)로 구성된다. 여기서 N과 M은 양의 정수이고, N>M이다.
샘플링수단(450)은 쉬프트 레지스터(452)와 샘플/홀딩 래치(454)를 포함한다.
도 5는 선택부(420)의 세부 구성도이다. 2개의 복수 시변신호를 이용한 6-bit DAC를 구성한 실시예(즉, N=6, M=1)이다.
펄스선택부(422)는 샘플링된 비디오데이터 D<5:0>중 하위 5-bit 데이터 D<4:0>을 입력 받아 32개의 펄스신호<31:0>중 하나를 선택하여 출력하는 5-bit 디코더(Decoder)로서 구성될 수 있다.
TVS 선택부(426)는 레벨쉬프터(L/S)(424)를 거친 상위 1-bit 데이터 D<5>에 의해 2개의 시변신호 TVS<0>, TVS<1> 중에서 하나를 선택하여 출력하는 1-bit 디코더(426A)와, 디코더(426A)의 출력을 레벨쉬프터(424)를 거친 펄스 신호의 인에이블(논리 '하이') 구간에만 스위칭에 의해 채널버퍼로 전달하는 스위치(426B)로 구성된다.
결국 전체 계조값을 2등분하여 각각 표현하는 TVS<0>, TVS<1>중 하나를 선택하므로 우선 계조값의 영역을 선택하고, 펄스 신호의 펄스폭에 따라 목표 계조값을 선택하게 된다.
상술한 바와 같이, 개선된 디지탈 아날로그 변환 방법은, 샘플링된 비디오데이터중 하위비트에 의해 복수개의 펄스신호중 어느 하나를 선택하는 단계와, 샘플링된 비디오데이터중에서 상위 비트에 의해 복수의 시변신호중 어느 하나를 선택하는 단계와, 선택된 펄스신호의 인에이블 구간에서 선택된 시변신호를 스위칭하여 채널버퍼에 전달하는 단계로 구성된다. 여기서, 복수개(2M개)의 시변신호는 1-라인 시간 주기 마다 모든 계조전압을 (1/2M) 등분하고, 각 등분된 계조전압 범위에 대응되어 생성된 것이고, 복수개의 펄스신호는 1-라인 시간 주기내에서 인에비블되는 구간(즉, 펄스 폭)이 서로 다른 복수개(2(N-M)개)의 펄스신호이다.
도 6은 1-라인 시간 동안 펄스신호 Pulse <(2N-M-1):0>의 온/오프(On/Off) 듀티비(duty ratio)를 나타낸 타이밍 다이아그램이다.
1-라인 타임 시간은 복수개의 구간(T1 ~ T(2N-M))으로 구분된다. 각 구간은 해당 계조전압이 도달하기 까지의 시간을 의미한다. 도 6의 실시예에서 각 펄스신호는 초기 시점부터 해당 계조전압이 도달할때까지의 시점까지 인에이블(논리 '하이')되는 신호이다.
TVS를 이용한 DAC는 전체 시간(즉, 1-라인 시간)중 초기구간(T1)에 큰 폭의 전압을 구동해야 하므로 다른 구간보다 충전시간이 더 필요하다. 또한 초기구간(T1) 이후에는 채널 버퍼가 패널을 충분히 구동할 충전시간이 필요하다. 만약 충전시간이 부족할 경우 오프셋(Offset)이 발생하여 화질 저하 문제를 야기시킨다. 이를 해결하기 위해 개선된 드라이버의 펄스신호생성부는 모든 구간에 대해(T1 ~ T(2N-M)) 각 구간 별로 시간을 정할 수 있도록 하였다.
이때, TVS의 시간에 따른 전압변화율도 T1 ~ T(2N-M) 구간에 연동되어 변경된다. 이를 통해 위에 언급한 화질 저하 문제를 개선할 수 있다.
도 7은 펄스신호생성부(430)의 구성도로서, 카운터(431), 레지스터(432), 가산기(Adder)(433), 그리고 2N-M개의 비교기/플립플롭(Comparator&F/F)(434)으로 구 성된다. 카운터(431)는 클럭 Clock에 동기되어 증가하는 카운팅신호 Cnt_Out을 출력하며 1-라인 시간 마다 리셋신호 Reset에 의해 리셋된다.
레지스터(432)는 모든 구간에 대해 시간 정보를 갖는 신호 T1 ~ T(2N-M) 를 저장하고 있다. 가산기(433)는 레지스터로(432)부터 신호 T1 ~ T(2N-M)을 전달받아 펄스신호의 ON(=high) 구간을 결정하는 P1 ~ P(2N-M)의 값을 출력한다. 비교기(Comparator)는 카운팅신호 Cnt_Out과 신호 P1 ~ P(2N-M) 중 하나의 값과 같은 경우에 플래그 신호를 발생시켜 플립플롭(F/F)으로 전달된다. 플립플롭(F/F)은 카운팅신호 Cnt_Out이 '0'인 경우에 펄스신호를 인에이블시키고, 플래그신호가 발생할때 펄스신호를 디스에비블시킨다. 이에 의해 펄스신호 Pulse <(2N-M-1):0>는 생성되며, 펄스신호 Pulse <(2N-M-1):0>의 온/오프(On/Off) 듀티비(duty ratio)는 조절된다.
(제 2 실시예)
앞서 설명된 제 1 실시예는 복수의 시변신호를 이용한 경우이고, 이후 설명된 제 2 실시예는 단일 시변신호를 사용하는 경우이다. 제 2 실시예 역시 제1실시에에서와 같이 공통 펄스신호생성기를 사용한다. 아울러 이 펄스신호생성기는 펄스신호의 온/온프 듀티 비율을 조절하기 위한 레지스터를 구비한다.
도 8은 단일 시변신호를 사용하며, 공통 펄스신호생성부를 구비하는 개선된 드라이버의 주요 부분에 대한 구성도이다.
도 8을 참조하면, 개선된 드라이버는 단일의 시변신호를 생성하는 TVS 생성부(810)와, 서로 다른 펄스 폭을 갖는 복수개 (2N개)의 펄스신호를 생성하는 공통 펄스신호생성부(830)를 포함한다. 그리고, 단일의 시변신호와 복수의 펄스신호, 및 비디오 데이터 D<(N-1):0>를 입력받아 해당 비디오 데이터에 대한 계조전압을 선택하기 위한 선택부(820)와, 선택부(820)의 출력을 패널의 소스 라인으로 출력하는 채널 버퍼부(840)를 구비한다. 여기서 N은 양의 정수이다. 단일의 시변신호는 1-라인 시간 주기 동안 모든 계조전압에 대응되어 생성된다.
선택부(820), 채널 버퍼부(840)는 단위 채널 블록 내부의 구성으로서 드라이버를 구성하는 모든 채널에 각각 구비된다. TVS 생성부(810) 및 공통 펄스신호생성부(830)는 각각의 채널에 공통으로 사용된다.
도 9는 선택부(도 8의 '820')을 선택부 이외의 다른 구성요소와 함께 보다 상세히 도시한 구성도이다.
도 9를 참조하면, 개선된 드라이버는 N-bit 비디오 데이터(Video Data)를 샘플링하기 위한 샘플링수단(950)과, 단일의 시변신호를 생성하는 TVS 생성부(910)와, 서로 다른 펄스폭을 갖는 복수개 (2N개)의 펄스신호를 생성하는 공통 펄스신호생성부(930)와, 단일의 시변신호와 복수의 펄스신호 및 샘플링된 비디오 데이터를 입력받아 시변신호에 표현된 계조값을 선택하여 출력하는 선택부(820)와, 선택 부(920)의 출력을 패널의 소스 라인으로 출력하는 채널 버퍼부(940)를 구비한다.
샘플링수단(950), 선택부(920), 채널 버퍼부(940)는 단위 채널 블록 내부의 구성으로서 드라이버를 구성하는 모든 채널에 각각 구비된다. TVS 생성부(910) 및 공통 펄스신호생성부(930)는 각각의 채널에 공통으로 사용된다.
선택부(920)은 샘플링된 비디오 데이터에 따라 펄스신호 2N개 중에서 하나를 선택하는 펄스선택부(922)와, 펄스선택부에서 출력된 신호(즉, 선택된 펄스신호)를 레벨쉬프팅하는 레벨쉬프터(924)와, 레벨쉬프터(924)의 출력에 따라 시변신호로부터 목표 계조값을 선택하는 TVS 선택부(926)로 구성된다.
샘플링수단(950)은 쉬프트 레지스터(952)와 샘플/홀딩 래치(954)를 포함한다.
도 10은 도 9의 선택부(920)의 세부 구성도이다. 6-bit DAC를 구성한 실시예 (즉, N=6)이다. 펄스선택부(922)는 샘플링된 6-bit 비디오데이터 D<5:0>를 입력받아 26개의 펄스신호<63:0>중 하나를 선택하여 출력하는 바, 6-bit 디코더(Decoder)로서 구성될 수 있다.
TVS 선택부(926)는 레벨쉬프터(924)를 거친 선택된 펄스 신호의 인에이블(논리 '하이') 구간에만 시변신호를 스위칭하여 채널버퍼로 전달하는 스위치로 구성될 수 있다. 즉 스위치의 출력은 선택된 펄스신호의 펄스폭에 따라 목표 계조값을 선택하게 된다.
여기서, 설명된 제 2 실시예에서 공통 펄스신호생성부(830, 930)은 도 6 및 도 7을 통해 앞서 설명된 바와 같이 펄스신호의 온/오프 듀티비율을 조절할수 있도록 구성될 수 있다. 즉 1-라인 시간의 구간별로 시간을 정할수 있도록 공통 펄스신호생성부는 레지스터를 구비하여, 초기 구간 및 초기구간 이후에서 충전시간을 확보할 수 있도록 할 수 있다.
상술한 바와 같이, 제 2 실시예에 따른 디지탈 아날로그 변환 방법은, 샘플링된 비디오데이터에 의해 복수개의 펄스신호중 어느 하나를 선택하는 단계와, 선택된 펄스신호의 인에이블 구간에서 단일 시변신호를 스위칭하여 채널버퍼에 전달하는 단계로 구성된다. 여기서, 복수개의 펄스신호는 1-라인 시간 주기내에서 인에비블되는 구간(즉, 펄스 폭)이 서로 다른 복수개(2(N-M)개)의 펄스신호이다.
(제 3 실시예)
앞서 설명한 제1 및 제2 실시예는 목표 계조값이 '전압인 TVS'와 펄스신호의 폭에 의해 결정되는 것이지만, 여기서 설명되는 제 3 실시예는 '전류인 TVS'와 펄스신호의 폭에 의해 목표 계조값을 결정하는 것이고, 다른 구성 및 동작은 동일하다.
도 11A은 도 5에 도시된 드라이버의 변형예를 도시한 것이다.
TVS 선택부(426_1)는 레벨쉬프터(L/S)(424)를 거친 상위 1-bit 데이터 D<5>에 의해 2개의 전압 시변신호 TVS_V<0>, TVS_V<1> 중에서 하나를 선택하여 출력하 는 1-bit 디코더(426A_1)와, 디코더(426A_1)의 출력인 전압 레벨의 시변신호(TVS_V<0> or TVS_V<1>)를 전류 레벨의 시변신호(TVS_I<0> or TVS_I<1>)로서 생성하는 전압/전류 변환부(426C)와, 전압/전류 변환부(426C)의 출력을 레벨쉬프터(424)를 거친 선택된 펄스신호의 인에이블(논리 '하이') 구간에만 스위칭하여 채널버퍼로 전달하는 스위치(426B_1)로 구성된다. 그 밖에 타 구성요소는 도 5에 도시된 대응되는 구성요소들과 실질적으로 그 구성 및 동작이 동일하다.
이때, 채널 버퍼의 입력 전압은 전류의 크기와 펄스신호의 펄스폭에 따라 목표 전압까지 증가하게 된다.
도 11의 실시예에 따른 디지탈 아날로그 변환 방법은, 샘플링된 비디오데이터중 하위비트에 의해 복수개의 펄스신호중 어느 하나를 선택하는 단계와, 샘플링된 비디오데이터중에서 상위 비트에 의해 복수의 전압 시변신호 중 어느 하나를 선택하는 단계와, 선택된 전압 시변신호를 전류 시변신호로 변환하는 단계와, 선택된 펄스신호의 인에이블 구간에서 전류 시변신호를 스위칭하여 채널버퍼에 전달하는 단계로 구성된다.
도 11B는 도 10에 도시된 드라이버의 변형예를 도시한 것이다.
TVS 선택부(926)는 입력되는 전압 레벨의 단일의 시변신호 TVS_V를 전류 레벨의 시변신호 TVS_I로서 생성하는 전압/전류 변환부(926A)와, 전압/전류 변환부(926A)의 출력을 레벨쉬프터(924)를 거친 선택된 펄스 신호의 인에이블(논리 '하이') 구간에만 스위칭하여 채널버퍼로 전달하는 스위치(926B)로 구성된다. 그 밖에 타 구성요소는 도 10에 도시된 대응되는 구성요소들과 실질적으로 동일한 구성 및 동작을 갖는다.
도 11의 실시예에 따른 디지탈 아날로그 변환 방법은, 샘플링된 비디오데이터에 의해 복수개의 펄스신호중 어느 하나를 선택하는 단계와, 단일의 전압 시변신호를 전류 시변신호로 변환하는 단계와, 선택된 펄스신호의 인에이블 구간에서 전류 시변신호를 스위칭하여 채널버퍼에 전달하는 단계로 구성된다.
(제 4 실시예)
도 12는 본 발명의 실시예들(제1~제3 실시예)에 적용될 수 있는 펄스신호의 다른 형태에 대한 파형도로서, 공통 펄스신호생성부에서 복수개의 펄스신호 Pulse <(2N-M-1):0>를 생성함에 있어, 각 펄스신호의 '하이' 구간이 다른 펄스신호들과 겹치지 않도록 할 수 있음을 보여준다. 즉, 1-라인 시간 동안의 각 구간(T1 ~ T(2n-m)에서만 펄스신호가 인에이블되도록 구성할 수 있다. 다시 말해서 도 6에 도시된 펄스신호와는 다르게 해당 계조전압이 도달하는 특정 구간에서만 펄스신호가 인에이블되도록 할 수 있다.
본 발명의 기술 사상은 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 또 다른 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1A는 단일 시변신호를 이용한 종래기술에 따른 DAC의 블록 구성도.
도 1B는 도 1A는 단일 시변신호를 이용한 드라이버의 동작을 설명하기 위한 개념도이다.
도 2A는 복수 시변신호를 이용한 종래기술에 따른 DAC의 블록 구성도.
도 2B는 도 2A는 복수 시변신호를 이용한 드라이버의 동작을 설명하기 위한 개념도이다.
도 3은 복수 시변신호와 공통 펄스신호를 이용한 개선된 DAC의 블록 구성도.
도 4는 도 4의 개선된 DAC를 적용한 단위 채널 블록 구성도.
도 5는 도 4의 선택부를 보다 상세히 나타낸 블록 구성도.
도 6은 본 발명에 적용된 공통 펄스 신호의 온/오프(On/Off) 듀티비(duty ratio)를 나타낸 타이밍 다이아그램.
도 7은 본 발명에 적용된 공통 펄스신호생성부의 블록 구성도.
도 8은 단일 시변신호와 공통 펄스신호를 이용한 개선된 DAC의 블록 구성도.
도 9는 도 9의 개선된 DAC를 적용한 단위 채널 블록 구성도.
도 10은 도 9의 선택부를 보다 상세히 나타낸 블록 구성도.
도 11A 및 도 11B는 다른 실시예에 따른 TVS 선택부를 나타낸 블럭 구성도.
도 12는 다른 실시예에 따른 펄스신호의 파형도.

Claims (26)

  1. 시변신호를 생성하는 시변신호 생성부;
    복수의 펄스신호를 생성하는 공통 펄스신호생성부;
    상기 시변신호와 상기 펄스신호, 및 비디오 데이터를 입력받아 해당 비디오 데이터에 대한 계조 전압을 선택하기 위한 선택부;
    선택부의 출력을 버퍼링하여 전달하는 버퍼부를 포함하고,
    상기 선택부와 상기 버퍼부는 복수의 채널 내에 각각 구비되고, 상기 시변신호와 상기 펄스신호는 각 채널의 상기 선택부에 공통으로 입력되는
    디스플레이 패널의 구동 장치.
  2. 제1항에 있어서,
    상기 시변신호 생성부는,
    모든 계조 전압의 범위를 복수개로 분할하고, 분할된 각 전압 범위에 대응하는 복수개의 시변신호를 생성하는
    디스플레이 패널의 구동장치.
  3. 제1항에 있어서,
    상기 시변신호 생성부는,
    모든 계조 전압의 범위를 순차적으로 표현하는 단일의 시변신호를 생성하는
    디스플레이 패널의 구동장치.
  4. 제1항 내지 제3항 중 어느한 항에 있어서,
    상기 공통 펄스신호생성부는 각 펄스신호의 온/오프 듀티 비를 조절하기 위한 레지스터를 포함하는
    디스플레이 패널의 구동 장치.
  5. 복수의 시변신호를 생성하는 시변신호 생성부;
    복수의 펄스신호를 생성하는 공통 펄스신호생성부;
    샘플링된 비디오 데이터를 출력하는 샘플링수단;
    상기 샘플링된 비디오 데이터중 하위비트 데이터에 의해서 상기 복수의 펄스신호중 어느 하나를 선택하는 펄스 선택부;
    상기 샘플링된 비디오 데이터중 상위비트 데이터에 의해서 상기 복수의 시변신호중 어느 하나를 선택하고, 선택된 펄스신호의 인에이블 구간에서 상기 선택된 시변신호를 스위칭하여 전달하는 시변신호 선택부를 포함하는
    디스플레이 패널의 구동장치.
  6. 제5항에 있어서,
    상기 샘플링수단과 상기 펄스 선택부, 및 상기 시변신호 선택부는 복수의 채널 내에 각각 구비되고, 상기 시변신호 생성부와 상기 공통 펄스신호생성부는 모든 채널에 대응되어 공통으로 구성되는
    디스플레이 패널의 구동 장치.
  7. 제5항에 있어서,
    상기 샘플링된 비디오 데이터 중 상위비트 데이터와 상기 선택된 펄스신호의 전압 레벨을 쉬프트하여 상기 시변신호 선택부에 전달하는 레벨쉬프터를 더 포함하는
    디스플레이 패널의 구동장치.
  8. 제5항에 있어서,
    상기 복수의 펄스신호는 전압 레벨의 신호이고,
    상기 시변신호 선택부는 선택된 시변신호를 전류 레벨로 변환하는 전압/전류 변환부를 더 포함하는
    디스플레이 패널의 구동장치.
  9. 제5항 내지 제8항 중 어느 한 항에 있어서,
    상기 펄스신호는,
    초기 시점부터 해당 계조전압에 도달하기까지의 시점까지 인에이블되는 신호이거나, 해당 계조전압에 도달되는 특정 구간에서만 인에이블되는 신호인
    디스플레이 패널의 구동장치.
  10. 제5항 내지 제8항 중 어느 한 항에 있어서,
    상기 공통 펄스신호생성부는 각 펄스신호의 온/오프 듀티 비를 조절하기 위한 레지스터를 포함하는
    디스플레이 패널의 구동 장치.
  11. 단일의 시변신호를 생성하는 시변신호 생성부;
    복수의 펄스신호를 생성하는 공통 펄스신호생성부;
    샘플링된 비디오 데이터를 출력하는 샘플링수단;
    상기 샘플링된 비디오 데이터에 의해서 상기 복수의 펄스신호중 어느 하나를 선택하여 출력하는 펄스선택부;
    선택된 펄스신호의 인에이블 구간에서 상기 시변신호를 스위칭하여 전달하는 스위치를 포함하는
    디스플레이 패널의 구동장치.
  12. 제11항에 있어서,
    상기 샘플링수단과 상기 펄스 선택부, 및 상기 스위칭부는 복수의 채널 내에 각각 구비되고, 상기 시변신호 생성부와 상기 공통 펄스신호생성부는 복수의 채널에 대응되어 공통으로 구성되는
    디스플레이 패널의 구동 장치.
  13. 제11항에 있어서,
    상기 선택된 펄스신호의 전압레벨을 쉬프트하여 상기 스위치로 전달하는 레벨쉬프터를 더 포함하는
    디스플레이 패널의 구동장치.
  14. 제11항에 있어서,
    상기 단일의 펄스신호는 전압 레벨의 신호이고,
    상기 시변신호 선택부는 선택된 시변신호를 전류 레벨로 변환하는 전압/전류 변환부를 더 포함하는
    디스플레이 패널의 구동장치.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 펄스신호는,
    초기 시점부터 해당 계조전압에 도달하기까지의 시점까지 인에이블되는 신호이거나, 해당 계조전압에 도달되는 특정 구간에서만 인에이블되는 신호인
    디스플레이 패널의 구동장치.
  16. 제11항 또는 제14항에 있어서,
    상기 공통 펄스신호생성부는 각 펄스신호의 온/오프 듀티 비를 조절하기 위한 레지스터를 포함하는
    디스플레이 패널의 구동 장치.
  17. 샘플링된 비디오데이터 중 하위비트 데이터에 의해 복수개의 펄스신호 중 어느 하나를 선택하는 단계;
    샘플링된 비디오데이터 중에서 상위 비트 데이터에 의해 복수의 시변신호 중 어느 하나를 선택하는 단계; 및
    선택된 펄스신호의 인에이블 구간에서 선택된 시변신호를 스위칭하여 전달하는 단계를 포함하는
    디지탈/아날로그 변환 방법.
  18. 제17항에 있어서,
    상기 선택된 펄스신호의 전압 레벨을 쉬프트하는 단계를 더 포함하는
    디지탈/아날로그 변환 방법.
  19. 제17항에 있어서,
    상기 펄스신호 각각의 온/오프 듀티비를 조절하는 단계를 더 포함하는
    디지탈/아날로그 변환 방법.
  20. 제17항 내지 제19항중 어느한 항에 있어서,
    상기 선택된 시변신호를 전압레벨에서 전류레벨로 변환하는 단계를 더 포함하는
    디지탈/아날로그 변환 방법.
  21. 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 펄스신호는,
    초기 시점부터 해당 계조전압에 도달하기까지의 시점까지 인에이블되는 신호이거나, 해당 계조전압에 도달되는 특정 구간에서만 인에이블되는 신호인
    디스플레이 패널의 구동장치.
  22. 샘플링된 비디오데이터에 의해 복수개의 펄스신호 중 어느 하나를 선택하는 단계; 및
    선택된 펄스신호의 인에이블 구간에서 단일의 시변신호를 스위칭하여 채널버퍼로 전달하는 단계를 포함하는
    디지탈/아날로그 변환 방법.
  23. 제22항에 있어서,
    상기 선택된 펄스신호의 전압 레벨을 쉬프트하는 단계를 더 포함하는
    디지탈/아날로그 변환 방법.
  24. 제22항에 있어서,
    상기 펄스신호 각각의 온/오프 듀티비를 조절하는 단계를 더 포함하는
    디지탈/아날로그 변환 방법.
  25. 제22항 내지 제24항 중 어느 한 항에 있어서,
    상기 단일의 시변신호를 전압레벨에서 전류레벨로 변환하는 단계를 더 포함하는
    디지탈/아날로그 변환 방법.
  26. 제22항 내지 제24항 중 어느 한 항에 있어서,
    상기 펄스신호는,
    초기 시점부터 해당 계조전압에 도달하기까지의 시점까지 인에이블되는 신호이거나, 해당 계조전압에 도달되는 특정 구간에서만 인에이블되는 신호인
    디스플레이 패널의 구동장치.
KR1020090101398A 2009-09-18 2009-10-23 디스플레이 패널의 구동을 위한 디스플레이 패널 구동장치 및 이에 적용되는 디지탈/아날로그 변환 방법 KR101097986B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW099124964A TWI501210B (zh) 2009-09-18 2010-07-28 驅動顯示面板的方法及裝置
US12/862,209 US8654254B2 (en) 2009-09-18 2010-08-24 Device and method for driving display panel using time variant signal
JP2010204491A JP2011065156A (ja) 2009-09-18 2010-09-13 ディスプレイパネルの駆動装置およびデジタル／アナログ変換方法
CN201010289807.3A CN102024413B (zh) 2009-09-18 2010-09-19 驱动显示面板的方法及设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090088640 2009-09-18
KR20090088640 2009-09-18

Publications (2)

Publication Number Publication Date
KR20110031059A true KR20110031059A (ko) 2011-03-24
KR101097986B1 KR101097986B1 (ko) 2011-12-23

Family

ID=43936403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090101398A KR101097986B1 (ko) 2009-09-18 2009-10-23 디스플레이 패널의 구동을 위한 디스플레이 패널 구동장치 및 이에 적용되는 디지탈/아날로그 변환 방법

Country Status (3)

Country Link
JP (1) JP2011065156A (ko)
KR (1) KR101097986B1 (ko)
TW (1) TWI501210B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750401A (zh) * 2018-11-12 2021-05-04 成都晶砂科技有限公司 显示驱动装置及方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5650028B2 (ja) * 2011-03-24 2015-01-07 太平洋セメント株式会社 塩化カルシウムの回収方法
TWI570692B (zh) 2015-10-05 2017-02-11 力領科技股份有限公司 有機發光二極體顯示器的驅動模組
TWI788934B (zh) * 2020-07-31 2023-01-01 聯詠科技股份有限公司 用於顯示裝置的驅動方法以及顯示裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0610991Y2 (ja) * 1988-07-29 1994-03-23 キョーラク株式会社 輸液用プラスチック容器
US5440256A (en) * 1992-11-17 1995-08-08 Medtronic, Inc. Dual mode track and hold drivers for active LCD'S
JP3681588B2 (ja) * 1998-10-20 2005-08-10 株式会社日立製作所 液晶表示装置
KR100311204B1 (ko) * 1998-10-20 2001-11-02 가나이 쓰토무 액정표시장치
KR100563826B1 (ko) * 1999-08-21 2006-04-17 엘지.필립스 엘시디 주식회사 액정표시장치의 데이타구동회로
JP2002372955A (ja) * 2001-06-14 2002-12-26 Hitachi Ltd 液晶表示装置及び情報機器
JP2003122327A (ja) * 2001-10-19 2003-04-25 Sanyo Electric Co Ltd 表示装置
JP4149500B2 (ja) * 2002-06-19 2008-09-10 三菱電機株式会社 電流供給回路
JP4155396B2 (ja) * 2002-12-26 2008-09-24 株式会社 日立ディスプレイズ 表示装置
KR100727410B1 (ko) * 2006-02-14 2007-06-13 한양대학교 산학협력단 복수의 램프 신호를 이용한 평판디스플레이 패널 구동용디지털/아날로그 변환기 및 그 변환 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750401A (zh) * 2018-11-12 2021-05-04 成都晶砂科技有限公司 显示驱动装置及方法
CN112750401B (zh) * 2018-11-12 2022-05-24 成都晶砂科技有限公司 显示驱动装置及方法

Also Published As

Publication number Publication date
JP2011065156A (ja) 2011-03-31
TW201128603A (en) 2011-08-16
TWI501210B (zh) 2015-09-21
KR101097986B1 (ko) 2011-12-23

Similar Documents

Publication Publication Date Title
KR100905330B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
US6970121B1 (en) Digital to analog converter, liquid crystal display driving circuit, method for digital to analog conversion, and LCD using the digital to analog converter
JP5334353B2 (ja) 液晶表示装置のソースドライバ
KR100889234B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR20090116288A (ko) 소스 드라이버 및 이를 포함하는 디스플레이 장치
US10096274B2 (en) Data driver for reducing data transmission, display device, and data driving method
WO2002052534A1 (fr) Affichage a matrice et son procede de pilotage
KR100769448B1 (ko) 디지털-아날로그 변환기 및 이를 채용한 데이터 구동회로와평판 디스플레이 장치
KR20110043426A (ko) Ｌｃｄ 드라이버
JP2004118177A (ja) パネル上に集積される駆動装置に用いるソースドライバ回路
KR950010136B1 (ko) 표시장치의 구동회로
JP2005269110A (ja) ガンマ補正回路、表示パネル及びそれらを備える表示装置
KR101097986B1 (ko) 디스플레이 패널의 구동을 위한 디스플레이 패널 구동장치 및 이에 적용되는 디지탈/아날로그 변환 방법
CN114267286A (zh) 显示装置
KR100780909B1 (ko) 디스플레이 패널 구동 장치 및 그에 사용되는디지털-아날로그 컨버터
KR100914781B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
US20100259564A1 (en) Display driving integrated circuit and display driving system
US8654254B2 (en) Device and method for driving display panel using time variant signal
KR100727410B1 (ko) 복수의 램프 신호를 이용한 평판디스플레이 패널 구동용디지털/아날로그 변환기 및 그 변환 방법
JP2007323038A (ja) 駆動回路及びこれを利用した有機電界発光表示装置
KR100894077B1 (ko) 액정표시장치의 데이터 구동 장치
JP2006091569A (ja) 階調電圧生成装置，液晶駆動装置，液晶表示装置
KR100360298B1 (ko) 디지털-아날로그 변환 장치 및 그를 이용한 액정표시장치의 데이터 구동회로
KR20110093651A (ko) 데이터 드라이버의 디지털 아날로그 변환장치 및 그 변환방법
WO2020010648A1 (zh) 显示面板的驱动系统及应用其的显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 9