KR20000055940A

KR20000055940A - 엘씨디 소스 드라이버

Info

Publication number: KR20000055940A
Application number: KR1019990004854A
Authority: KR
Inventors: 민병무; 이정한
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1999-02-11
Filing date: 1999-02-11
Publication date: 2000-09-15
Also published as: KR100295676B1

Abstract

본 발명은 엘씨디 소스 드라이버에 관한 것으로, 종래에는 엘씨디 픽셀 데이터 변환을 위한 소스 드라이버내의 저항열 구조는 비트수 증가에 따라 소스 드라이버의 칩면적이 크게 증가되어 노트북 적용과는 달리 소스 드라이버의 모니터 적용시 비트수의 증가로 칩의 면적이 커지는 문제점이 있었다. 따라서, 본 발명은 디지털 데이터가 입력되면 이를 내부 레지스터에 저장한후 그 디지털 데이터를 출력하는 디지털제어부와, 상기 디지털제어부의 디지털데이터를 입력받아 저항열에 의해 변환하고자 하는 상위비트에 대하여만 디코딩한후 이를 아나로그신호로 변환하여 출력하는 다수의 채널과, 상기 다수의 채널중 6개 채널씩 연결되어 그 각 채널에 상기 디지털제어부의 디지털데이터를 래치제어신호에 의해 저장하는 시프트레지스터와, 상기 다수의 채널에 대한 변환을 위해 상위비트수에 대한 저항수만으로 전압을 분할하는 전압분할부로 구성함으로써 하이브리드 디지털/아나로그변환기 구조에 의해 소스 드라이버 칩면적의 대부분을 차지하는 저항열의 전압분할된 신호선들이 급격히 줄게 되어 면적을 줄일 수 있는 효과가 있다.

Description

엘씨디 소스 드라이버{LIQUID CRYSTAL DISPLAY SOURCE DRIVER}

본 발명은 엘씨디 소스 드라이버에 관한 것으로, 특히 저항열을 갖는 변환구조와 커패시터 열을 갖는 변환구조를 결합하여 비트수 증가에도 칩면적이 거의 증가하지 않도록 한 엘씨디 소스 드라이버에 관한 것이다.

일반적으로, 엘씨디 소스 드라이버는 디지털 데이터를 입력받아 내부적으로 아나로그값으로 변환하여 출력단의 버퍼를 통해 픽셀로 그 값을 구동하는 장치로서, 이와같은 종래 장치를 첨부한 도면을 참조하여 상세히 설명한다.

도1은 종래 엘씨디 소스 드라이버의 구성을 보인 블록도로서, 이에 도시된 바와같이 디지털 데이터가 입력되면 이를 내부 레지스터 저장한후 그 디지털 데이터를 출력하는 디지털제어부(1)와, 상기 디지털제어부(1)의 디지털데이터를 입력받아 이를 아나로그신호로 변환하여 출력하는 다수의 채널(Channel)과, 상기 다수의 채널(Channel)중 6개 채널(Channel)씩 연결되어 그 각 채널(Channel)에 상기 디지털제어부(1)의 디지털데이터를 래치제어신호에 의해 저장하는 시프트레지스터(2,3)와, 상기 다수의 채널(Channel)에 대한 변환을 위해 전압을 분할하는 전압분할부(100)로 구성된다.

상기 채널(Channel)은 디지털 데이터를 입력받아 이를 저장하는 2라인래치(4)와, 상기 2라인래치(4)로부터 데이터를 입력받아 이를 디코딩하는 디코더(5)와, 상기 디코더(5)의 출력신호를 입력받아 이 신호가 하이전압에서 동작 가능하도록 레벨을 상승시키는 레벨시프터(6)와, 전압분할부(100)의 저항열에서 전압분할된 256개의 신호선과 연결되어 상기 레벨시프터(6)의 출력신호에 의해 스위치동작이 선택되는 P-디코더(7) 및 N-디코더(8)와, 상기 P-디코더(7) 및 N-디코더(8)의 출력신호를 입력받아 이를 다중 송신하는 멀티플렉서(9)와, 상기 멀티플렉서(9)의 출력신호를 버퍼링하여 엘씨디 픽셀을 구동하기 위해 출력하는 버퍼(10)로 구성된다.

상기 전압분할부(100)는 하이전압(VH255)과 로우전압(VH0) 사이에 다수의 저항 (R1~R255)을 직렬 연결하여 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.

먼저, 소스드라이버에 인가된 디지털 입력데이터는 우선 디지털제어부(1)의 데이터레지스터에 저장되고, 이 입력데이터는 각 채널(Channel)의 2라인래치(4)에 저장된다.

이때, 각기 6채널(Channel)에 연결되는 다수의 시스트레지스터(2,3)의 제어신호에 의해 6채널(Channel)에 한번씩 입력데이터를 각 채널(Channel)의 2라인래치(4)에 저장시킨다.

이후, 낸드게이트로 구성된 디코더(5)는 상기 2라인래치(4)에 저장된 입력데이터를 입력받아 이를 디코딩하여 출력하고, 이 디코딩신호는 P-디코더(7)와 N-디코더(8)에 인가되어 디지털 입력데이터에 상응하는 하나의 아나로그값을 얻게 되는데, 상기 P-디코더(7)와 N-디코더(8)에는 스위치 선택신호가 하이전압이어야 하므로 상기 디코더(5)의 출력신호는 P-디코더(7) 및 N-디코더(8)에 인가되기 전에 레벨시프터 (6)에 의해 전압레벨이 상승된다.

이때, 상기 레벨시프터(6)에 의해 상승된 전압신호가 P-디코더(7)와 N-디코더(8)의 스위치를 선택한다.

만약, 전원전압이 10V일 경우 픽셀에서는 데이터를 저장하는 커패시터가 5V 기준전압에 있기때문에 소스드라이버를 통해 얻는 신호가 10V 범위에 있을때 픽셀에서의 ±5V가 된다.

이에 대해 저항열은 로우레벨과 하이레벨, 이 두 레벨의 신호레벨을 얻도록 2개의 저항열로 구성되는데 이저항열의 각 노드값이 신호열을 구성하여 모든 채널(Channel)의 P-디코더(7)와 N-디코더(8)의 스위치에 연결된다.

이후, P-디코더(7)와 N-디코더(8)중 하나의 아나로그값(포지티브신호 또는 네가티브신호)이 멀티플렉서(9)를 통해 선택되고 이 값은 출력버퍼(10)를 통하여 픽셀로 전송된다.

그러나, 상기와 같이 동작하는 종래 장치는 엘씨디 픽셀 데이터 변환을 위한 소스 드라이버내의 저항열 구조는 비트수 증가에 따라 소스 드라이버의 칩면적이 크게 증가되어 노트북 적용과는 달리 소스 드라이버의 모니터 적용시 비트수의 증가로 칩의 면적이 커지는 문제점이 있었다.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 비트수의 증가에도 칩면적을 증가시키지 않도록 한 엘씨디 소스 드라이버를 제공함에 그 목적이 있다.

도1은 종래 엘씨디 소스 드라이버에 대한 구성을 보인 블록도.

도2는 본 발명 엘씨디 소스 드라이버에 대한 구성을 보인 블록도.

도3은 도2에 있어서, C-디지털/아나로그변환기의 구성을 보인 회로도.

*****도면의 주요부분에 대한 부호의 설명*****

1:디지털제어부 2,3:시스트레지스터

4:2라인래치 5:디코더

6:레벨시프터 7:P-디코더

8:N-디코더 9:멀티플렉서

10:버퍼 200:전압분할부

300:C-디지털/아나로그변환기

상기와 같은 목적을 달성하기 위한 본 발명은 디지털 데이터가 입력되면 이를 내부 레지스터에 저장한후 그 디지털 데이터를 출력하는 디지털제어부와, 상기 디지털제어부의 디지털데이터를 입력받아 저항열에 의해 변환하고자 하는 상위비트에 대하여만 디코딩한후 이를 아나로그신호로 변환하여 출력하는 다수의 채널과, 상기 다수의 채널중 6개 채널씩 연결되어 그 각 채널에 상기 디지털제어부의 디지털데이터를 래치제어신호에 의해 저장하는 다수의 시프트레지스터와, 상기 다수의 채널에 대한 변환을 위해 상위비트수에 대한 저항수만으로 전압을 분할하는 전압분할부로 구성한 것을 특징으로 한다.

이하, 본 발명에 의한 엘씨디 소스 드라이버에 대한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.

도2는 본 발명 엘씨디 소스 드라이버에 대한 구성을 보인 블록도로서, 이에 도시한 바와같이 디지털 데이터가 입력되면 이를 내부 레지스터에 저장한후 그 디지털 데이터를 출력하는 디지털제어부(1)와, 상기 디지털제어부(1)의 디지털데이터를 입력받아 저항열에 의해 변환하고자 하는 상위비트에 대하여만 디코딩한 후 이를 아나로그신호로 변환하여 출력하는 다수의 채널(Channel)과, 상기 다수의 채널(Channel)중 6개 채널(Channel)씩 연결되어 그 각 채널(Channel)에 상기 디지털제어부(1)의 디지털데이터를 래치제어신호에 의해 저장하는 시프트레지스터(2,3)와, 상기 다수의 채널(Channel)에 대한 변환을 위해 상위비트수에 대한 저항수만으로 전압을 분할하는 전압분할부(200)로 구성한다.

상기 다수의 채널(Channel)은 각기 디지털 데이터를 입력받아 이를 저장하는 2라인래치(4)와, 상기 2라인래치(4)로부터 데이터를 입력받아 이를 디코딩하는 디코더와, 상기 디코더의 출력신호를 입력받아 이 신호가 하이전압에서 동작가능하도록 레벨을 상승시키는 레벨시프터(6)와, 상기 레벨시프터(6)의 출력신호를 입력받아 상위 소정 비트에 해당하는 저항열에서 저항양단의 전압을 선택하여 디코딩하는 P-디코더(7)및 N-디코더(8)와, 상기 P-디코더(7)및 N-디코더(8)의 출력신호를 입력받아 극성에 따라 다중송신하여 그에 따른 포지티브신호 및 네가티브신호를 출력하는 멀티플렉서(9)와, 상기 멀티플렉서(9)의 포지티브신호 및 네가티브신호를 입력받아 이를 하위비트에 의한 스위치 온/오프 동작에 의해 변환하여 커패시터(C1~C3)에 분할하여 충전하는 C-디지털/아나로그변환기(300)와, 상기 C-디지털/아나로그변환기 (300)의 출력신호를 버퍼링하여 출력하는 버퍼(10)로 구성한다.

상기 전압분할부(200)는 하이전압(VH64)과 로우전압(VH0) 사이에 상위 소정비트수에 해당하는 소정개의 저항(R1~R64)이 직렬 연결되어 구성한다.

도3은 C-디지털/아나로그변환기(300)의 구성을 보인 회로도로서, 이에 도시한 바와같이 포지티브신호를 제1 스위치(S1)를 통해 노드A에 인가하고, 네카티브신호를 제2 스위치(S5)를 노드B에 인가하며, 포지티브신호를 제3 스위치(S2)를 통해 노드C에 인가하고, 상기 노드A와 노드B 사이에 제3 스위치(S3)를 접속하며, 상기 노드B와 노드C 사이에 제4 스위치(S4)를 접속하고, 상기 노드A,B,C를 각기 제1,제2,제3 커패시터(C1),(C2),(C3)를 통해 노드D에 접속하며, 상기 노드B와 노드D 사이에 제5 스위치(S6)를 접속하고, 상기 노드D에서 출력신호(Vout)가 출력되도록 구성하며, 이와같이 구성한 본 발명의 동작을 설명한다.

먼저, 소스드라이버는 디지털 입력데이터가 들어오면 디지털제어부(1)의 데이터레지스터에 저장하고, 이후 상기 디지털 입력데이터는 시프트레지스터(2,3)의 시프팅신호에 의해 다수의 채널(Channel)의 해당되는 2라인래치(4)에 저장된후 낸드게이트로 이루어진 디코더(5)로 상기 2라인래치(4)에 저장된 데이터가 전송된다.

이때, 상기 디코더(5)에 인가되는 데이터들은 모든 비트의 데이터가 아니라 저항열변환에 의해서만 변환을 원하는 임의의 상위비트의 데이터들만 인가된다.

만약, 소스드라이버에 의해 변환할 비트수가 K비트라고 하고, 저항열 변환에서 변환할 비트수는 상위 M비트, 커패시터열 변환에서 변환할 비트수는 하위N 비트라고 할경우(동작 특성상 M〉N 이어야함) 상기 2라인래치(4)로부터 출력되는 전체 K비트 가운데 상위 M비트만이 디코더(5)의 입력으로 들어간다.

여기서, 도2는 변환할 비트수 K가 8비트일 경우를 나타낸 것으로 6비트가 상위 M비트에,2비트가 하위N 비트에 해당한다.

이후, 상기 디코더(5)에서 디코딩된 신호는 종래와 동일하게 레벨시프터(6)를 통해 P-디코더(7)와 N-디코더(8)의 스위치에 인가되어 상위 M비트에 해당하는 저항열에서의 저항양단의 전압이 선택된다.

그다음, 상기 P-디코더(7)와 N-디코더(8)에서 선택된 각각 2개의 신호(포지티브신호와 네가티브신호),총4개의 신호선들이 다음단 멀티플렉서(9)의 입력으로 들어가게 되는데, 상기 멀티플렉서(9)는 상기 P-디코더(7)와 N-디코더(8)에서 부여되는 극성에 따라 각 채널(Channel)마다 2개의 신호를 결정하여 출력한다.

그러면, 도3과 같이 구성된 C-디지털/아나로그변환기(300)는 상기 멀티플렉서(9)의 신호를 입력받아 하위비트에 의해 다수의 스위치(S1~S6)를 온/오프 동작시켜 저항열에 의한 상위 비트 변환값을 커패시터(C1~C3)에 분할하여 충전하게 된다.

이후, 상기 커패시터(C1~C3)에 충전된 값은 버퍼(10)를 통해 외부로 출력된다.

이상에서 상세히 설명한 바와같이 본 발명은 하이브리드 디지털/아나로그변환기 구조에 의해 소스 드라이버 칩면적의 대부분을 차지하는 저항열의 전압분할된 신호선들이 급격히 줄게 되어 면적을 줄일 수 있는 효과가 있다.

Claims

디지털 데이터가 입력되면 이를 내부 레지스터에 저장한후 그 디지털 데이터를 출력하는 디지털제어부와, 상기 디지털제어부의 디지털데이터를 입력받아 저항열에 의해 변환하고자 하는 상위비트에 대하여만 디코딩한후 이를 아나로그신호로 변환하여 출력하는 다수의 채널과, 상기 다수의 채널중 6개 채널씩 연결되어 그 각 채널에 상기 디지털제어부의 디지털데이터를 래치제어신호에 의해 저장하는 다수의 시프트레지스터와, 상기 다수의 채널에 대한 변환을 위해 상위 비트수에 대한 저항수만으로 전압을 분할하는 전압분할부로 구성한 것을 특징으로 하는 엘씨디 소스 드라이버.
제1 항에 있어서, 채널은 디지털 데이터를 입력받아 이를 저장하는 2라인래치와, 상기 2라인래치로부터 데이터를 입력받아 이를 디코딩하는 디코더와, 상기 디코더의 출력신호를 입력받아 이 신호가 하이전압에서 동작가능하도록 레벨을 상승시키는 레벨시프터와, 상기 레벨시프터의 출력신호를 입력받아 상위 소정 비트에 해당하는 저항열에서 저항양단의 전압을 선택하여 디코딩하는 P-디코더및 N-디코더와, 상기 P-디코더및 N-디코더의 출력신호를 입력받아 극성에 따라 다중송신하여 그에 따른 포지티브신호및 네가티브신호를 출력하는 멀티플렉서와, 상기 멀티플렉서의 포지티브신호및 네가티브신호를 입력받아 이를 하위비트에 의한 스위치 온/오프 동작에 의해 변환하여 커패시터에 분할하여 충전하는 C-디지털/아나로그변환기와, 상기 C-디지털/아나로그변환기의 출력신호를 버퍼링하여 출력하는 버퍼로 구성한 것을 특징으로 하는 엘씨디 소스 드라이버.
제1 항에 있어서, 전압분할부는 하이전압과 로우전압 사이에 상위 소정비트수에 해당하는 소정개의 저항이 직렬 연결되어 구성한 것을 특징으로 하는 엘씨디 소스 드라이버.
제2 항에 있어서, C-디지털/아나로그변환기는 포지티브신호를 제1 스위치를 통해 노드A에 인가하고, 네카티브신호를 제2 스위치를 노드B에 인가하며, 포지티브신호를 제3 스위치를 통해 노드C에 인가하고, 상기 노드A와 노드B 사이에 제3 스위치를 접속하며, 상기 노드B와 노드C 사이에 제4 스위치를 접속하고, 상기 노드A,B,C를 각기 제1,제2,제3 커패시터를 통해 노드D에 접속하며, 상기 노드B와 노드D 사이에 제5 스위치를 접속하고, 상기 노드D에서 출력신호가 출력되도록 구성한 것을 특징으로 하는 엘씨디 소스 드라이버.