CN101098146B - 数模转换器电路、液晶驱动电路和液晶装置 - Google Patents

Abstract

一种数模转换器电路，其被配置为将m位数字信号转换成模拟信号。该电路包括：位电压发生器，其将数字信号分割后的n位单元的每一位转换成第一电压或第二电压；第一电容器，每一个被配置为存储从位电压发生器输出的每一位的电压；连接到第一电容器的开关；连接到开关的第二电容器；输出单元，其被配置为将存储在第二电容器中的电压作为模拟信号输出；以及控制单元，其被配置为控制各开关，将第一电容器与第二电容器并联连接，并调节存储在第二电容器中的电压。

Description

数模转换器电路、液晶驱动电路和液晶装置

技术领域

本发明涉及一种数模(D/A)转换器电路、液晶驱动电路、和液晶显示装置。

背景技术

现今，液晶装置(LCD)广泛用作显示器。由于这种LCD薄、轻、并且功耗低，因而其通常用于如移动电话、个人数字助理(PDA)、笔记本电脑、和便携式电视的移动终端。

大液晶装置已经被发展并已经应用于大屏幕固定式显示器和大屏幕电视。

这种液晶装置包括液晶面板和驱动液晶面板的液晶面板驱动电路。液晶面板驱动电路在内部D/A转换器电路将作为图像信号输入的数字信号转换成模拟信号，并且将该模拟信号输入到液晶面板，以便在液晶面板上显示图像。

如上所述，液晶面板驱动电路包括将数字信号转换成模拟信号的D/A转换器电路。过去，这种D/A转换器电路主要采用梯形电阻型。

如图10所示，对于梯形电阻型D/A转换器电路，多个电阻R101串联连接在参考电压之间(VRT到0V之间)。然后，解码器102控制开关单元101，以在电阻R101之间的抽头电压中选择与数字信号相应的第一电压，并输出与输入的数字信号相应的模拟信号Vout。

这样，梯形电阻型D/A转换器电路包括多个等效于参考电压间梯度等级的电阻。每个电阻都连接到开关电路使得能够选择期望的电阻抽头。梯形电阻型D/A转换器电路已经被广泛采用是因为结构简单并且容易制造，还因为其展现良好的性能。

然而，近来，与液晶装置的图像质量提高一起，D/A转换器电路需要10位或更高的梯度等级。因此，公知的阶梯电阻型D/A转换器电路已经面临着其极限。

换句话说，对于梯形电阻型D/A转换器电路，由于电阻R101和开关SW101增加的数量是位数增加的两倍，因而安装面积(芯片尺寸)也加倍。通常，由于安装面积的限制，对于梯形电阻型D/A转换器电路来说大约8位是实际极限。因此，设置了能够安装在半导体上的电阻的相对精度的极限。

相应地，近来，序列循环D/A转换器电路已经被给予关注，其安装面积即使在梯度等级升高时也不会增加(例如，参考日本未审专利申请公开No.2001-94426)。

现在，将参考附图对公知的循环D/A转换器电路的原理进行描述。图11示出了公知的循环D/A转换器电路的原理。

如图11所示，循环D/A转换器电路110包括：并串转换器电路111，其将作为数字信号的并行数字数据转换成串联数字数据；开关单元112，其输出与从并串转换器电路111输出的串联数字数据的每一位相对应的电压；乘法单元113，如下所述，其将开关单元112输出的电压与电压转换器电路115输出的电压相乘；采样保持(S/H)电路114，其保持从乘法单元113输出的电压；电压转换器电路115，其使从S/H电路114输出的电压减半。

输入到循环D/A转换器电路110的并行数字数据通过并串转换器电路111转换成串行数字数据，并且依次输出到开关单元112。

开关单元112依次输出与串行数字数据的每一位数据相应的电压(第一电压VRT或第二电压(这种情况下是0伏))。例如，当数字数据为“1”时，开关SW101短路以便输出第一电压VRT，而当数字数据为“0”时，开关SW102短路以便输出第二电压(0伏)。

乘法单元113将电压转换器电路115的输出电压加到从开关单元112依次输出的电压上，然后将结果输出到S/H电路114。

然后，从电压转换器电路115输出从S/H电路114输出的电压的一半。这个电压是循环D/A转换器电路110的输出电压Vout。

这样，每次从开关单元112输出与位数据相应的电压，循环D/A转换器电路110将这个电压加上保持在S/H电路114中的电压的一半。通过将结果保持在S/H电路114中并且使电压减半，生成输出电压Vout，并将数字信号转换成模拟信号。

下面，将参考附图12，对采用上述原理的循环D/A转换器电路的具体结构的例子进行描述。图12示出了循环D/A转换器电路的具体结构。

如图12所示，D/A转换器电路120包括：并串转换器电路121，其将并行数字数据转换成串行数字数据；开关SW120和SW121，其根据从并串转换器电路121输出的串行数字数据为每一位数字数据选择第一电压VRT或第二电压(这种情况下是0伏)；第一电容器C120，其接收通过使开关SW120或SW121短路施加的第一电压或第二电压；开关SW122，其将第一电容器C120和第二电容器C121并联连接，如下所述；第二电容器C121，开关SW123和SW124，以及电压跟随器AMP120。第一电容器C120和第二电容器C121具有相同的电容值Ca(F)。

借助上述配置的D/A转换器电路120，例如，当输入到D/A转换器电路120的数字信号D_m-1，D_m-2，...D₁，和D₀相应于“1111”时，开关SW120至SW124以及第二电容器C121进入图13所示的状态。

首先，在定时t0，开关SW123和SW124短路，存储在第一电容器C120和第二电容器C121中的电荷被放电，并且电容器的电压设置成0伏。

接下来，在定时t1，为了将与并串转换器电路121输出的最低有效位D₀的数据“1”相应的电压施加到第一电容器C120，开关SW120短路预定时间量。换句话说，第一电容器C120的电压被设置成第一电压VRT，并且电荷Ca×VRT被存储在第一电容器C120中。

然后，在定时t2，开关SW122短路预定时间量，并且第一电容器C120和第二电容器C121并联连接。存储在第一电容器C120中的部分电荷被放电到第二电容器C121中，以便将第一电容器C120和第二电容器C121设置成相等的电压电平。

由于第一电容器C120和第二电容器C121具有相同的电容值Ca，因而当开关SW122短路时，Ca×VRT/2的电荷从第一电容器C120施加到第二电容器C121。第一和第二电容器C120和C121的电压电平为VRT/2。

接下来，在定时t3，为了将与并串转换器电路121输出的第二最低有效位D₁的数据“1”相应的电压信号施加到第一电容器C120，开关SW120短路预定时间量。换句话说，第一电容器C120的电压被设置成第一电压VRT。

然后，在定时t4，开关SW122短路预定时间量，并且第一电容器C120和第二电容器C121并联连接，以便将第一电容器C120和第二电容器C121设置成相等的电压电平。

由于第一电容器C120和第二电容器C121具有相同的电容Ca，因而当开关SW122短路时，Ca×VRT/4的电荷从第一电容器C120施加到第二电容器C121。第一和第二电容器C120和C121的电压电平为VRT×3/4。

接下来，在定时t5，为了将与并串转换器电路121输出的第三最低有效位D₂的数据“1”相应的电压信号施加到第一电容器C120，开关SW120短路预定时间量。换句话说，第一电容器C120的电压被设置成第一电压VRT。

然后，在定时t6，开关短路SW122预定时间量，并且第一电容器C120和第二电容器C121并联连接，以便将第一电容器C120和第二电容器C121设置成相等的电压电平。

由于第一电容器C120和第二电容器C121具有相同的电容Ca，因而当开关SW122短路时，Ca×VRT/8的电荷从第一电容器C120施加到第二电容器C121。第一和第二电容器C120和C121的电压电平为VRT×7/8。

接下来，在定时t7，为了将与并串转换器电路121输出的最高有效位D₃的数据“1”相应的电压信号施加到第一电容器C120，开关SW120短路预定时间量。换句话说，第一电容器C120的电压被设置成第一电压VRT。

然后，在定时t8，开关SW122短路预定时间量，并且第一电容器C120和第二电容器C121并联连接，以便将第一电容器C120和第二电容器C121设置成相等的电压电平。

由于第一电容器C120和第二电容器C121具有相同的电容Ca，因而当开关SW122短路时，Ca×VRT/16的电荷从第一电容器C120施加到第二电容器C121。第一和第二电容器C120和C121的电压电平为VRT×15/16。

如图14所示，当将“1010”作为数字信号D₃D₂D₁D₀输入时，输出电压Vout的电压电平通过并串转换器电路121输出的最低有效位D₀维持在0伏。然后，通过接下来的第二位D₁将电压电平设置成VRT×1/2，接着通过接下来的第三位D₂设置成VRT×1/4，然后通过最高有效位D₃设置成VRT×5/8。

如图15所示，当将“0101”作为数字信号D₃D₂D₁D₀输入时，输出电压Vout的电压电平通过并串转换器电路121输出的最低有效位D₀设置成VRT×1/2。然后，通过接下来的第二位D₁将电压电平设置成VRT×1/4，接着通过接下来的第三位D₂设置成VRT×5/8，然后通过最高有效位D₃设置成VRT×5/16。

如图16所示，当将“0000”作为数字信号D₃D₂D₁D₀输入时，输出电压Vout的电压电平不增加，并且通过并串转换器电路121输出的最低有效位D₀、第二位D₁、第三位D₂、和最高有效位D₃维持在0伏。

这样，串行循环D/A转换器电路的优点在于，即使作为数字数据输入的位数增加时电路尺寸也基本不会增加。

发明内容

然而，当上述循环D/A转换器电路用作高梯度等级的D/A转换器电路时，随着要转换的数字信号的位数的增加，放电和充电的次数反复增加。结果，阻碍了D/A转换器电路速度的提高。

换句话说，与梯形电阻型D/A转换器电路相比，循环D/A转换器电路的安装面积可减小。然而，当上述循环D/A转换器电路用作高梯度等级的D/A转换器电路时，不能够实现高速运行。

本发明根据上述问题提供一种D/A转换器电路，该电路限制了安装面积的增加并且能够实现高速运行。

根据本发明实施例的数模转换器电路被配置为将m位数字信号转换成模拟信号，其包括：位电压发生器，其被配置为将数字信号分割成从最低有效位到最高有效位的n(n≤m/2)位单元，并且将数字信号分割后的n位单元的每一位转换成第一电压或第二电压；n个第一电容器，每一个被配置为存储从位电压发生器输出的每一位的电压；n个开关，其第一端连接到n个第一电容器；第二电容器，其连接到n个开关的第二端；输出单元，其被配置为将存储在第二电容器中的电压作为模拟信号输出；以及控制单元，其被配置为控制n个开关，使n个第一电容器与第二电容器并联连接，并调节存储在第二电容器中的电压，其中与每个单元的第q(q为大于或等于1但不大于n的整数)位对应的第一电容器的电容量，被设置为通过将与最低有效位对应的第一电容器的电容乘以2^q-1而得到的值。

根据本发明实施例的液晶驱动电路被配置为输出驱动信号以驱动液晶显示面板上提供的象素，并包括配置为将m位数字信号转换成模拟信号的数模转换器电路。该数模转换器电路包括：位电压发生器，其被配置为将数字信号分割成从最低有效位到最高有效位的n(n≤m/2)位单元，并且将数字信号分割后的n位单元的每一位转换成第一电压或第二电压；n个第一电容器，每一个被配置为存储从位电压发生器输出的每一位的电压；n个开关，其第一端连接到n个第一电容器；第二电容器，其连接到n个开关的第二端；输出单元，其被配置为将存储在第二电容器中的电压作为模拟信号输出；以及控制单元，其被配置为控制n个开关，使n个第一电容器与第二电容器并联连接，并调节存储在第二电容器中的电压，其中与每个单元的第q(q为大于或等于1但不大于n的整数)位对应的第一电容器的电容量，被设置为通过将与最低有效位对应的第一电容器的电容乘以2^q-1而得到的值。

根据本发明实施例的液晶装置包括液晶显示面板和被配置为输出驱动信号以驱动液晶显示面板上提供的象素的液晶驱动电路。该液晶驱动电路包括多个数模转换器电路，每个数模转换器电路被配置为将m位数字信号转换成模拟信号。每个数模转换器电路包括：位电压发生器，其被配置为将数字信号分割成从最低有效位到最高有效位的n(n≤m/2)位单元，并且将数字信号分割后的n位单元的每一位转换成第一电压或第二电压；n个第一电容器，每一个被配置为存储从位电压发生器输出的每一位的电压；n个开关，其第一端连接到n个第一电容器；第二电容器，其连接到n个开关的第二端；输出单元，其被配置为将存储在第二电容器中的电压作为模拟信号输出；以及控制单元，其被配置为控制n个开关，使n个第一电容器与第二电容器并联连接，并调节存储在第二电容器中的电压，其中与每个单元的第q(q为大于或等于1但不大于n的整数)位对应的第一电容器的电容量，被设置为通过将与最低有效位对应的第一电容器的电容乘以2^q-1而得到的值。

根据本发明的实施例，m组数字数据被分割成n个单元并且通过执行m/n次的开关操作被转换成模拟信号。因此，安装面积的增加能够被抑制，并且能够实现高速运行。具体来说，通过调节数量n，能够执行数模转换同时平衡高速运行和安装面积。

附图说明

图1是根据本发明的一个实施例的液晶装置的示意图；

图2是图1所示的源极驱动器电路的示意图；

图3是构成图2所示的源极驱动器电路的D/A转换器电路的框图；

图4示出了图3所示的D/A转换器电路的操作；

图5示出了图3所示的D/A转换器电路的操作；

图6示出了图3所示的D/A转换器电路的操作；

图7示出了图3所示的D/A转换器电路的操作；

图8是根据本发明的另一实施例的D/A转换器电路的电路框图；

图9是根据本发明的另一实施例的D/A转换器电路的电路框图；

图10是公知的梯形电阻型D/A转换器电路的电路框图；

图11示出了公知的循环D/A转换器电路的原理；

图12是公知的循环D/A转换器电路的电路框图；

图13示出了图12所示的循环D/A转换器电路的操作；

图14示出了图12所示的循环D/A转换器电路的操作；

图15示出了图12所示的循环D/A转换器电路的操作；以及

图16示出了图12所示的循环D/A转换器电路的操作。

具体实施方式

现在，将对根据本发明实施例的液晶装置1的结构和操作进行描述。

首先，将参考图1对液晶装置1的结构进行描述。图1是液晶装置1的示意框图。

如图1所示，液晶装置1包括液晶面板2、具有多个源极驱动器电路11(相当于液晶驱动电路)的水平驱动电路3、具有多个栅极驱动器电路12的垂直驱动电路4、和接口电路5。

液晶面板2包括具有透明象素电极和TFT的半导体衬底，具有覆盖整个显示单元的透明电极的反向衬底，密封在衬底之间的液晶。通过控制具有开关功能的每个TFT，将与象素等级相应的电压施加给每个象素电极。这样，在象素电极和反向衬底的电极之间产生电位差，以便通过改变液晶的透射比来显示图像。

在液晶面板2上沿垂直和水平方向布置象素电极以形成矩阵。在液晶面板2的半导体衬底上提供多个数据线和扫描线，该多个数据线连接到垂直排列的象素电极并且将等级电压施加到象素电极，该扫描线施加用于切换TFT的控制信号。

等级电压通过数据线施加到象素电极并且通过从源极驱动器电路11输出的驱动信号进行控制。换句话说，在显示图像的一个帧期间，通过驱动信号使等级电压施加给连接到数据线的所有象素电极，并且象素电极被驱动，以便以便在液晶面板2上显示图像。

以从接口电路5输出的信号为基础，源极驱动器电路11通过依次在水平线之间切换将驱动信号输出到数据线。

如图2所示，源极驱动器电路11包括：解码器电路21，其对从接口电路5提供的连续图像信号进行解码并且对液晶面板2的每个垂直线输出驱动数字信号；D/A转换器电路模块(数模转换器电路模块)22，其将驱动数字信号转换成驱动模拟信号；以及放大器电路模块(AMP模块)23，其电放大从D/A转换器电路模块22输出的用于垂直线的驱动模拟信号，并将放大后的信号输出到液晶面板2。

每个栅极驱动器电路12依次向每个水平线输出对TFT进行切换的控制信号。这样，当水平线被一个接一个开启时，以从源极驱动器电路11输出的驱动信号为基础，图像在液晶面板2上显示。

接口电路5接收从外部单元提供的图像信号(例如，垂直启动信号、垂直时钟、使能信号、水平启动信号、水平时钟、连续图像数据R、G和B、以及参考电压)。接口电路5为水平驱动过程提供如连续图像数据信号、水平启动信号、水平时钟和输出使能信号的定时脉冲信号到源极驱动器电路11，并为垂直驱动过程提供如使能信号、垂直时钟和垂直启动信号的定时脉冲信号到栅极驱动器电路12。

D/A转换器电路模块22包括多个将垂直线的驱动数字信号转换成驱动模拟信号的D/A转换器电路。下面将参考附图对D/A转换器电路进行详细描述。图3示出了根据这个实施例的D/A转换器电路的具体结构。

如图3所示，D/A转换器电路30包括：并串转换器电路31、奇数位电压发生器32、偶数位电压发生器33、开关SW34至SW38、第一电容器C30和C31、第二电容器C32、放大器AMP30、和控制单元34。

并串转换器电路31将输入到D/A转换器电路30的m(m≥2)位并行数字数据分割成2位单元，并将这些单元转换成奇数位的串行数据或偶数位的串行数据。例如，当输入数字信号是相应于“1010”(D₃，D₂，D₁，D₀)的4位并行数字数据时，从并串转换器电路31输出的奇数位串行数据是“00”(D₂，D₀)，偶数位串行数据是“11”(D₃，D₁)。当输入的数字信号是相应于“1001”(D₃，D₂，D₁，D₀)的4位并行数字数据时，从并串转换器电路31输出的奇数位串行数据是“01”(D₂，D₀)，偶数位串行数据是“10”(D₃，D₁)。

奇数位电压发生器32包括开关SW30和SW31，并顺次输出与从并串转换器电路31输出的奇数位串行数据D_2k-1(1≤k≤m/2)相应的电压。例如，当串行数据D_2k-1是“1”时，开关SW30短路以便输出第一电压VRT，而当串行数据D_2k-1是“0”时，开关SW31短路以便输出第二电压(0伏)。

偶数位电压发生器33包括开关SW32和SW33，并顺次输出与从并串转换器电路31输出的偶数位串行数据D_2k(1≤k≤m/2)相应的电压。例如，当串行数据D_2k是“1”时，开关SW32短路以便输出第一电压VRT，而当串行数据D_2k是“0”时，开关SW33短路以便输出第二电压(0伏)。

第一电容器C30连接到奇数位电压发生器32的输出，并存储从奇数位电压发生器32输出的电压。第一电容器C30是与奇数位串行数据D_2k-1相应的第一电容器。奇数位第一电容器C30的电容是Ca(F)。

第一电容器C31连接到偶数位电压发生器33，并存储从偶数位电压发生器33输出的电压。第一电容器C31是与偶数位串行数据D_2k相应的第一电容器。偶数位第一电容器C31的电容是奇数位第一电容器C30的电容的两倍并且为2Ca(F)。

第二电容器C32通过使开关SW34短路而与奇数位第一电容器C30并联连接，并且通过使开关SW35短路而与偶数位第一电容器C31并联连接。第二电容器C32的电容与奇数位第一电容器C30的电容相同并且为Ca(F)。

开关SW34的一端连接到奇数位第一电容器C30，而另一端连接到第二电容器C32。开关SW35的一端连接到偶数位第一电容器C31，而另一端连接到第二电容器C32。当奇数位电压发生器32和偶数位电压发生器33的开关SW30至SW33打开时，开关SW34和SW35短路。换句话说，短路由开关SW30至SW33和控制单元34来控制。第一电容器C30和C31的电压设置成与从并串转换器电路31输出的数据相应的电压，并且在开关SW30至SW33打开之后，开关SW34和SW35短路。

放大器AMP30的反相输入端连接到输出端，其非反相输入端连接到第二电容器C32以构成电压跟随器电路。存储在第二电容器C32中的电压作为输出电压Vout输出。

控制单元34对并串转换器电路31进行控制，以便为来自并串转换器电路31的每一位奇数位串行数据输出用于控制奇数位电压发生器32的信号。类似地，控制单元34对并串转换器电路31进行控制，以便为来自并串转换器电路31的每一位偶数位串行数据输出用于控制偶数位电压发生器33的信号。

控制单元34对开关SW34和SW35进行控制，并使第一电容器C30和C31与第二电容器C32并联连接预定时间量，以调节存储在第二电容器C32中的电压。

控制单元34对开关SW36至SW38进行控制，并使第一电容器C30和C31与第二电容器C32短路预定时间量，以使电荷放电并将电容器C30至C32的电压设置成零伏。

利用上述配置的D/A转换器电路30，例如，当输入到D/A转换器电路30的数字数据D_m-1，D_m-2，...，D₁，D₀对应于“1111”时，开关SW30至SW38以及第二电容器C32进入图4所述的状态。

首先，在定时t0，控制单元34使开关SW36至SW38短路。这样，存储在第一电容器C30和C31以及第二电容器C32中的电荷被放电，并且电容器C30至C32的电压设置成0伏。

接下来，在定时t1，控制单元34对并串转换器电路31进行控制，并使开关SW30短路预定时间量，以便将第一电压VRT施加到第一电容器C30，该第一电压是与输入到并串转换器电路31的最低有效位D₀(最低有效奇数位)的数据“1”相应的电压。换句话说，第一电容器C30的电压被设置成第一电压VRT，并且存储在第一电容器C30中的电荷量被设置成Ca×VRT。

此外，控制单元34对并串转换器电路31进行控制，并使开关SW32短路预定时间量，以便将第一电压VRT施加到第一电容器C31，该第一电压是与输入到并串转换器电路31的第二最低有效位D₁(最低有效偶数位)的数据“1”相应的电压。换句话说，第一电容器C31的电压被设置成第一电压VRT，并且存储在第一电容器C31中的电荷量被设置成2×Ca×VRT。

然后，在定时t2，控制单元34使开关SW34和SW35短路预定时间量，将第一电容器C30和C31与第二电容器C32并联连接，存储在第一电容器C30和C31中的部分电荷被放电到第二电容器C32中，并且将第一电容器C30和C31以及第二电容器C32设置成相等的电压电平。

这里，将奇数位第一电容器C30和第二电容器C32的电容设置为Ca，并且偶数位第一电容器C31的电容设置为2Ca(是奇数位第一电容器C30的电容的两倍)。

因此，当开关SW34和SW35短路时，Ca×VRT×1/4的电荷从奇数位第一电容器C30转移到第二电容器C32，并且Ca×VRT×1/2的电荷从偶数位第一电容器C31转移到第二电容器C32。

结果，如下面的表达式1所示，第一电容器C30和C31以及第二电容器C32的电压被设置成VRT×3/4。

$\mathrm{Vout}=\frac{C30\×\mathrm{VRT}+C31\×\mathrm{VRT}}{C30+C31+C32}=\frac{3\mathrm{Ca}\×\mathrm{VRT}}{4\mathrm{Ca}}=\frac{3\×\mathrm{VRT}}{4}---\left(1\right)$

接下来，在定时t3，控制单元34对并串转换器电路31进行控制，并将开关SW30短路预定时间量，以便将第一电压VRT施加到第一电容器C30，该第一电压是与输入到并串转换器电路31的第三最低有效位D₂(最高有效奇数位)的数据“1”相应的电压。换句话说，第一电容器C30的电压被设置成第一电压VRT，并且存储在第一电容器C30中的电荷量被设置成Ca×VRT。

此外，控制单元34对并串转换器电路31进行控制，并将开关SW32短路预定时间量，以便将第一电压VRT施加到第一电容器C31，该第一电压是与输入到并串转换器电路31的最高有效位D₃(最高有效偶数位)的数据“1”相应的电压。换句话说，第一电容器C31的电压被设置成第一电压VRT，并且存储在第一电容器C31中的电荷量被设置成2×Ca×VRT。

然后，在定时t4，控制单元34使开关SW34和SW35短路预定时间量，使第一电容器C30和C31与第二电容器C32并联连接，存储在第一电容器C30和C31中的部分电荷被放电到第二电容器C32中，并且将第一电容器C30和C31以及第二电容器C32设置成相等的电压电平。

这里，如上所述，将奇数位第一电容器C30和第二电容器C32的电容设置为Ca，并且偶数位第一电容器C31的电容值设置为2Ca。

所以，当开关SW34和SW35短路时，Ca×VRT×l/16的电荷从奇数位第一电容器C30转移到第二电容器C32，并且Ca×VRT×1/8的电荷从偶数位第一电容器C31转移到第二电容器C32。

结果，如下面的表达式2所示，第一电容器C30和C31以及第二电容器C32的电压被设置成VRT×15/16，并作为输出电压Vout从放大器AMP30输出。

$\mathrm{Vout}=\frac{C30\×\mathrm{VRT}+C31\×\mathrm{VRT}+C32\×\frac{3}{4}\mathrm{VRT}}{C30+C31+C32}$

$=\frac{\mathrm{Ca}\×\mathrm{VRT}+2\×\mathrm{Ca}\×\mathrm{VRT}+\mathrm{Ca}\×\frac{3}{4}\mathrm{VRT}}{4\×\mathrm{Ca}}---\left(2\right)$

$=\frac{15\×\mathrm{VRT}}{16}$

同样地，当“1010”作为数字信号输入时，如图5所示，在定时t0，控制单元34使开关SW36至SW38短路，并且第一电容器C30和C31以及第二电容器C32中存储的电荷放电。在定时t1，控制单元34使开关SW30和SW32短路预定时间量；第一电容器C30的电压维持在0伏；并且第二电容器C32的电压设置为VRT。在定时t2，控制单元34使开关SW34和SW35短路预定时间量；第一电容器C30和C31与第二电容器C32并联连接；并且第二电容器C32的电压设置为1/2VRT。计算由表达式3表示。

$\mathrm{Vout}=\frac{C30\×0+C31\×\mathrm{VRT}}{C30+C31+C32}=\frac{2\mathrm{Ca}\×\mathrm{VRT}}{4\mathrm{Ca}}=\frac{2\×\mathrm{VRT}}{4}---\left(3\right)$

此外，在定时t3，控制单元34使开关SW31和SW32短路，第一电容器C30的电压维持在0伏，并且第一电容器C31的电压设置为VRT。在定时t4，控制单元34使开关SW34和SW35短路；第一电容器C30和C31与第二电容器C32并联连接；并且第二电容器C32的电压设置为10/16×VRT并作为输出电压Vout输出。计算由表达式4表示。

$\mathrm{Vout}=\frac{C30\×0+C31\×\mathrm{VRT}+C32\×\frac{2}{4}\mathrm{VRT}}{C30+C31+C32}$

$=\frac{\mathrm{Ca}\×0+2\×\mathrm{Ca}\×\mathrm{VRT}+\mathrm{Ca}\×\frac{2}{4}\mathrm{VRT}}{4\×\mathrm{Ca}}---\left(4\right)$

$=\frac{10\×\mathrm{VRT}}{16}$

同样地，当“0101”作为数字信号输入时，如图6所示，在定时t0，控制单元34使开关SW36至SW38短路，并且第一电容器C30和C31以及第二电容器C32中存储的电荷放电。在定时t1，控制单元34使开关SW31和SW33短路预定时间量；第一电容器C30的电压设置为VRT；并且第一电容器C31的电压维持在0伏。在定时t2，控制单元34使开关SW34和SW35短路预定时间量；第一电容器C30和C31与第二电容器C32并联连接；并且第二电容器C32的电压设置为1/4×VRT。计算由表达式5表示。

$\mathrm{Vout}=\frac{C30\×\mathrm{VRT}+C31\×0}{C30+C31+C32}=\frac{\mathrm{Ca}\×\mathrm{VRT}}{4\mathrm{Ca}}=\frac{1\×\mathrm{VRT}}{4}---\left(5\right)$

此外，在定时t3，控制单元34使开关SW30和SW33短路，第一电容器C30的电压设置为VRT，并且第一电容器C31的电压维持在0伏。在定时t4，控制单元34使开关SW34和SW35短路；第一电容器C30和C31与第二电容器C32并联连接；并且第二电容器C32的电压设置为5/16×VRT并作为输出电压Vout输出。计算由表达式6表示。

$\mathrm{Vout}=\frac{C30\×\mathrm{VRT}+C31\×0+C32\×\frac{1}{4}\mathrm{VRT}}{C30+C31+C32}$

$=\frac{\mathrm{ca}\×\mathrm{VRT}+2\×\mathrm{Ca}\×0+\mathrm{Ca}\×\frac{1}{4}\mathrm{VRT}}{4\×\mathrm{Ca}}---\left(6\right)$

$=\frac{5\×\mathrm{VRT}}{16}$

同样，当“0000”作为数字信号输入时，如图7所示，在定时t0，控制单元34使开关SW36至SW38短路，并且第一电容器C30和C31以及第二电容器C32中存储的电荷放电。在定时t1，控制单元34使开关SW31和SW33短路预定时间量，并且第一电容器C30和C31的电压维持在0伏。在定时t2，控制单元34使开关SW34和SW35短路预定时间量，并且第一电容器C30和C31与第二电容器C32并联连接。然而，由于第一电容器C30和C31没有充电，所以第二电容器C32的电压维持在0伏。计算由表达式7表示。

$\mathrm{Vout}=\frac{C30\×0+C31\×0}{C30+C31+C32}=\frac{\mathrm{Ca}\×0}{4\mathrm{Ca}}---\left(7\right)$

此外，在定时t3，控制单元34使开关SW31和SW33短路，并且第一电容器C30和C31的电压维持在0伏。在定时t4，控制单元34使开关SW34和SW35短路；并且第一电容器C30和C31与第二电容器C32并联连接。然而，由于第一电容器C30和C31没有充电，所以第二电容器C32的电压维持在0伏，并且将这个电压作为输出电压Vout输出。计算由表达式8表示。

$\mathrm{Vout}=\frac{C30\×0+C31\×0+C32\×0}{C30+C31+C32}$

$=\frac{\mathrm{Ca}\×0+2\×\mathrm{Ca}\×0+\mathrm{Ca}\×0}{4\×\mathrm{Ca}}---\left(8\right)$

$=0$

这样，由于每个数据都经过两组处理，所以D/A转换过程的速度是公知的串行D/A转换器电路的两倍。

通过将具有电容值Ca的两个电容器并联连接而构成第一电容器C31，全部电容器的电容被设置成Ca。所以，即使当生产期间电容改变，每个电容器中的变化将是相同的。因此，通过提供具有电容为Ca的高精度的容量，D/A转换器电路30能够容易地以高精度的方式进行数模转换。

此外，与电阻和开关的数量随着位数的增加而两倍增加的梯形电阻型D/A转换器电路相比，根据本实施例的D/A转换器电路的电阻和开关的数量以小于位数增长率的比率增加。因此，D/A转换器电路的安装面积可以保持很小。

根据这个实施例，将输入数字信号分割成2位单元并提供两个第一电容器。然而，本发明不限于此，例如可以将输入数字信号分割成3位单元并可提供三个第一电容器，或者可以将输入数字信号分割成4位单元并可提供四个第一电容器。

图8示出了将输入数字信号分割成3位段并包括三个第一电容器的D/A转换器电路40。

如图8所示的D/A转换器电路40包括生成控制信号的并串转换器电路41，该控制信号用于将输入到D/A转换器电路40的m(m≥3)位并行数字数据分割成3位单元，并将每一个三位数字信号单元转换成第一电压VRT或第二电压(这里是0伏)。

D/A转换器电路40包括：输出与分割的三位单元的第一位D_3k-2对应的电压的第一位电压发生器42，输出与第一位D_3k-1对应的电压的第二位电压发生器43，输出与第一位D_3k对应的电压的第三位电压发生器44，存储从第一位电压发生器42输出的电压的第一位第一电容器C40，存储从第二位电压发生器43输出的电压的第二位第二电容器C41，存储从第三位电压发生器44输出的电压的第三位第三电容器C42，第二电容器C43，将第一电容器C40至C42与第二电容器C43并联连接的开关SW47至SW49，使存储在第一电容器C40至C42和第二电容器C43中的电荷放电的复位开关SW50至SW53，输出放大器AMP40，对开关SW47至SW53进行控制的控制单元45。这里，k代表m除以3之后对小数点后面的数字进位舍入(round up)而得到的整数值。例如，对于八位k＝3，而对于十位k＝4。

控制单元45将与输入到D/A转换器电路40的较低有效三位数据对应的电压施加到第一电容器C40至C42，然后，通过使第一电容器C40至C42与第二电容器C43并联连接预定时间量，对第二电容器C43的电压进行调节，使得将由下面的表达式9所表示的输出电压Vout(1)从放大器AMP40输出。第一电容器C40的电容是Ca，第二电容器C41的电容是2×Ca，并且第三电容器C42的电容是4×Ca。

$\mathrm{Vout}\left(1\right)=\frac{C40\×V\left(D_{3k-2}\right)+C41\×V\left(D_{3k-1}\right)+42\×V\left(D_{3k}\right)}{C40+C41+C42+C43}---\left(9\right)$

在上面的表达式9中，V(D_3k-2)表示与第一位数据对应的电压，V(D_3k-1)表示与第二位数据对应的电压，并且V(D_3k)表示与第三位数据对应的电压。

通过控制上述开关SW47至SW49而重复p次对第二电容器C43的电压调节时所得到的输出电压Vout(p)，由下面的表达式10所表示。

$\mathrm{Vout}\left(p\right)=\frac{C40\×V\left(D_{3k-2}\right)+C41\×V\left(D_{3k-1}\right)+C42\×V\left(D_{3k}\right)+C43\×\mathrm{Vout}(p-1)}{C40+C41+C42+C43}---\left(10\right)$

此外，图9示出了将输入数字信号分割成4位单元并包括四个第一电容器的D/A转换器电路50。

图9所示的D/A转换器电路50包括并串转换器电路51，其将输入到D/A转换器电路50的m(m≥4)位并行数字数据分割成4位单元，并生成将每一个四位数字信号转换成第一电压VRT或第二电压(这里是0伏)的控制信号。

D/A转换器电路50包括：输出与四位单元之一的第一位D_4k-3的数据对应的电压的第一位电压发生器52，输出与第二位D_4k-2的数据对应的电压的第二位电压发生器53，输出与第三位D_4k-1的数据对应的电压的第三位电压发生器54，输出与第四位D_4k的数据对应的电压的第四位电压发生器55，存储从第一位电压发生器52输出的电压的第一位第一电容器C50，存储从第二位电压发生器53输出的电压的第二位第一电容器C51，存储从第三位电压发生器54输出的电压的第三位第一电容器C52，存储从第四位电压发生器55输出的电压的第四位第一电容器C53，第二电容器C54，将第一电容器C50至C53与第二电容器C54并联连接的开关SW68至SW71，使存储在第一电容器C50至C53和第二电容器C54中的电荷放电的复位开关SW72至SW77，输出放大器AMP50，对并串转换器电路51和开关SW68至SW77进行控制的控制单元56。这里，k代表m除以4之后对小数点后面的数字进位舍入而得到的整数值。例如，对于八位k＝2，对于十位k＝3。

控制单元56将与输入到D/A转换器电路50的最低四位数字信号的数据对应的电压施加到第一电容器C50至C53。然后，通过使第一电容器C50至C53与第二电容器C54并联连接预定时间量，控制单元56对第二电容器C54的电压进行调节，以便将由下面的表达式11所表示的输出电压Vout(1)从放大器AMP50输出。第一电容器C50和第二电容器C54的电容是Ca；第一电容器C51的电容是2×Ca；第一电容器C52的电容是4×Ca；并且第一电容器C53的电容是8×Ca。

$\mathrm{Vout}\left(1\right)=\frac{C50\×V\left(D_{4k-3}\right)+C51\×V\left(D_{4k-2}\right)+C52\×V\left(D_{4k-1}\right)+C53\×V\left(D_{4k}\right)}{C50+C51+C52+C53+C54}---\left(11\right)$

在上面的表达式11中，V(D_4K-3)表示与第一位数据对应的电压，V(D_4K-2)表示与第二位数据对应的电压，V(D_4K-1)表示与第三位数据对应的电压，并且V(D_4K)表示与第四位数据对应的电压。

通过控制上述开关SW68至SW71而重复p次对第二电容器C54的电压调节时所得到的输出电压Vout(p)，由下面的表达式12所表示。

$\mathrm{Vout}\left(p\right)=\frac{C50\×V\left(D_{4k-3}\right)+C51\×V\left(D_{4k-2}\right)+C52\×V\left(D_{4k-1}\right)+C53\×V\left(D_{4k}\right)+C54\×\mathrm{Vout}(p-1)}{C50+C51+C52+C53+C54}$

(12)

如上所述，根据本实施例的液晶装置包括液晶显示面板和液晶驱动电路，该液晶驱动电路输出用于驱动液晶显示面板上的象素的驱动信号。液晶驱动电路包括多个将m位数字信号转换成作为驱动信号的模拟信号的D/A转换器电路。

D/A转换器电路包括数据转换单元(相当于并串转换器电路)，其将数字信号分割成从最低有效位到最高有效位的n位单元(n≤m/2)；位电压发生器，其将数字信号分割后的n位单元的每一位转换成第一电压或第二电压；n个第一电容器，每个电容器存储从位电压发生器输出的每一位的电压；n个开关，其第一端连接到第一电容器；第二电容器，其连接到开关的第二端；输出单元，其将存储在第二电容器中的电压作为模拟信号输出；以及控制单元，其控制n个开关，该开关将n个第一电容器与第二电容器并联连接，并对存储在第二电容器中的电压进行调节。该D/A转换器电路将与每个单元的第q(q是等于或大于1但不大于n的整数)位对应的第一电容器的电容，设置成通过将对应于最低有效位的第一位电容器的电容与2^q-1相乘而得到的值。

通过采用这种配置，高梯度等级的D/A转换器电路能够实现数字到模拟的高速转换，而所需的安装面积很小，并且具有低功耗和高精度。

通过考虑源极驱动器电路11的整个平衡来决定同步输入的位数(分割的单元)。这样，能够提供适合于使用条件的D/A转换器电路。

本领域技术人员应该理解，在权利要求或其等效的范围内可以根据设计需要和其它因素进行各种修改、组合、子组合和变更。

相关申请的交叉引用

本发明包含于2006年6月30日向日本专局提交的日本专利申请JP2006-182811的有关主题，这里通过引用合并该专利申请的全部内容。

Claims (3)

1.一种数模转换器电路，其被配置为将m位数字信号转换成模拟信号，其特征在于，该电路包括：

位电压发生器，其被配置为将数字信号分割成从最低有效位到最高有效位的n位单元，并且将数字信号分割后的n位单元的每一位转换成第一电压或第二电压，其中n≤m/2；

n个第一电容器，每一个被配置为存储从位电压发生器输出的每一位的电压；

n个开关，其第一端连接到n个第一电容器；

第二电容器，其连接到n个开关的第二端；

输出单元，其被配置为将存储在第二电容器中的电压作为模拟信号输出；以及

控制单元，其被配置为控制n个开关，将n个第一电容器与第二电容器并联连接，并调节存储在第二电容器中的电压，

其中与每个单元的第q位对应的第一电容器的电容值，被设置为通过将与最低有效位对应的第一电容器的电容乘以2^q-1而得到的值，其中q为大于或等于1但不大于n的整数。

2.一种液晶驱动电路，其被配置为输出用于驱动液晶显示面板上提供的象素的驱动信号，该电路包括：

被配置为将m位数字信号转换成模拟信号的数模转换器电路，

其特征在于，其中该数模转换器电路包括：

位电压发生器，其被配置为将数字信号分割成从最低有效位到最高有效位的n位单元，并且将数字信号分割后的n位单元的每一位转换成第一电压或第二电压，其中n≤m/2；

n个第一电容器，每一个被配置为存储从位电压发生器输出的每一位的电压；

n个开关，其第一端连接到n个第一电容器；

第二电容器，其连接到n个开关的第二端；

输出单元，其被配置为将存储在第二电容器中的电压作为模拟信号输出；以及

控制单元，其被配置为控制n个开关，将n个第一电容器与第二电容器并联连接，并调节存储在第二电容器中的电压，

其中与每个单元的第q位对应的第一电容器的电容值，被设置为通过将与最低有效位对应的第一电容器的电容乘以2^q-1而得到的值，其中q为大于或等于1但不大于n的整数。

3.一种液晶装置，包括：

液晶显示面板；以及

液晶驱动电路，其被配置为输出用于驱动液晶显示面板上提供的象素的驱动信号，

其中液晶驱动电路包括多个数模转换器电路，每个数模转换器电路被配置为将m位数字信号转换成模拟信号，

其特征在于，其中每个数模转换器电路包括：

位电压发生器，其被配置为将数字信号分割成从最低有效位到最高有效位的n位单元，并且将数字信号分割后的n位单元的每一位转换成第一电压或第二电压，其中n≤m/2；

n个第一电容器，每一个被配置为存储从位电压发生器输出的每一位的电压；

n个开关，其第一端连接到n个第一电容器；

第二电容器，其连接到n个开关的第二端；

输出单元，其被配置为将存储在第二电容器中的电压作为模拟信号输出；以及

控制单元，其被配置为控制n个开关，将n个第一电容器与第二电容器并联连接，并调节存储在第二电容器中的电压，

其中与每个单元的第q位对应的第一电容器的电容值，被设置为通过将与最低有效位对应的第一电容器的电容乘以2^q-1而得到的值，其中q为大于或等于1但不大于n的整数。

Images