CN115909985A - 源极驱动方法、源极驱动装置及显示装置 - Google Patents
源极驱动方法、源极驱动装置及显示装置 Download PDFInfo
- Publication number
- CN115909985A CN115909985A CN202211397027.XA CN202211397027A CN115909985A CN 115909985 A CN115909985 A CN 115909985A CN 202211397027 A CN202211397027 A CN 202211397027A CN 115909985 A CN115909985 A CN 115909985A
- Authority
- CN
- China
- Prior art keywords
- data
- source driving
- group
- flag
- groups
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请提供一种源极驱动方法、源极驱动装置及显示装置,该驱动方法包括:检测显示数据,以获取其中的待处理数据,待处理数据包括多个重复的数据段,数据段包括至少两个不同的数据组;为数据段中的每个数据组设置一个标志值;将待处理数据编码为编码数据,并将每个数据组对应的标志值组成标志值组,其中,编码数据中的每个数据组均为数据段中的首个数据组;将编码数据和标志值组共同传输;按照标志值组对编码数据进行解码。本申请对显示数据进行编码并为不同数据组均设置标志值,将多个数据组均编码为首个数据组再与标志值组一同传输,减少显示数据在总线上传输的数据翻转,避免相邻总线上的数据串扰。
Description
技术领域
本发明涉及显示驱动技术领域,更具体地,涉及一种源极驱动方法、源极驱动装置及显示装置。
背景技术
液晶显示器(Liquid Crystal Display,LCD)具备轻薄、节能、无辐射等诸多优点,广泛运用于笔记本电脑、台式电脑、摄录放影机、智能电视、移动终端或个人数字处理器等产品上。为使得显示装置达到系统特定的需求,例如能使显示装置实现插入黑画面以及系统内建测试等功能,显示装置的源极驱动器应该具备在特定时序下输出固定的灰阶电压作为像素电压写入相应的像素单元中的功能。
图1示出了源极驱动器的结构示意图;图2示出了数据经源极驱动器传输的示意图。如图1所示,源极驱动器20包括多个驱动通道30,显示装置中的时序控制器10连接源极驱动器20的多个驱动通道30,以输出系统时钟信号clk和输入数据Sin,源极驱动器20接收前端传送的RGB输入数据与时钟信号clk做数据的排序与输出,经由驱动通道30的处理将输入数据处理之后得到用于表征灰阶级的灰阶电压数据Sout,从驱动通道30中间部分的各物理层传输到各个输出通道,并将灰阶电压数据Sout输出至对应显示面板40的像素阵列50中的薄膜晶体管的源极,以使各个像素单元按照对应的灰度级进行显示。如图2所示,在数据传输过程中,因为数据和时钟要经过很长的金属走线,导致寄生现象明显,尤其传输的数据不断变化时,各数据线上的数据需要不断翻转,则相邻的数据线(例如D<1>和D<2>)之间会通过电阻R和电容C发生严重的数据串扰,极大地限制数据传输速度,也无法保证数据传输的准确性。
发明内容
有鉴于此,本发明要解决的主要技术问题是提供一种源极驱动方法、源极驱动装置及显示装置,能够避免数据传输过程中相邻数据总线上的数据串扰,以解决现有技术中的问题。
根据本发明的第一方面,提供一种显示装置的源极驱动方法,包括:
检测时序控制器发送的显示数据,以获取其中的待处理数据,所述待处理数据包括多个重复的数据段,所述数据段包括至少两个不同的数据组,所述数据组由数据值组成;
为所述数据段中的每个所述数据组设置一个标志值;
将所述待处理数据编码为编码数据,并将每个数据组对应的标志值组成标志值组,其中,所述编码数据中的每个数据组均为所述数据段中的首个数据组;
将所述编码数据和所述标志值组共同传输。
可选地,所述源极驱动方法还包括:
按照所述标志值组对所述编码数据进行解码;
将解码后的显示数据处理成灰阶电压数据,驱动相应的像素阵列。
可选地,所述编码数据和所述标志值组经由数据总线并行传输。
可选地,所述数据段包括多个不完全相同的数据组,不同的所述数据组对应不同的标志值,相同的所述数据组对应相同的标志值。
可选地,所述数据值为十六进制数,每个所述数据组均为以二进制形式表示的多位十六进制数,每个所述数据组均占据相同位数的多个比特位。
可选地,不同的所述数据组对应的十六进制数不同,每个所述数据段中包括至少两个相邻的不同的所述数据组。
可选地,所述数据段中任意两个不同数据组的多个比特位中,多个相同位置的比特位上的二进制数值相反。
可选地,所述源极驱动方法还包括:
根据所述数据段中不同的所述数据组的个数设置所述标志值的位宽。
可选地,所述标志值以二进制形式传输,不同的数据组的数量大于2^N且小于等于2^(N+1)时,所述标志值的位宽设置为N+1,N为正整数。
可选地,编码数据的所有所述数据组按照奇数位和偶数位分相位传输,所述标志值组与奇数位数据或偶数位数据中的一个并行传输。
根据本发明的第二方面,提供一种源极驱动装置,包括:
数据检测器,检测时序控制器发送的显示数据,以获取其中的待处理数据,所述待处理数据包括多个重复的数据段,所述数据段包括至少两个不同的数据组,所述数据组由数据值组成,以及为所述数据段中的每个所述数据组设置一个标志值;
编码器,将所述待处理数据编码为编码数据,并将每个数据组对应的标志值组成标志值组,其中,所述编码数据中的每个数据组均为所述数据段中的首个数据组;
传输模块,位于低压区域,将所述编码数据和所述标志值组共同传输;
解码器,按照所述标志值组对所述编码数据进行解码;以及
输出模块,位于高压区域,将解码后的显示数据处理成灰阶电压数据,驱动相应的像素阵列。
可选地,所述解码器与所述传输模块或与所述输出模块连接,所述传输模块包括锁存器和电平移位器,所述输出模块包括数模转换器和模拟缓冲器。
根据本发明的第三方面,提供一种显示装置,包括:
显示面板,包括多个像素阵列;
时序控制器;
栅极驱动装置,连接所述时序控制器和所述显示面板,根据所述时序控制器的控制向所述像素阵列输入栅极驱动信号;以及
上述所述的源极驱动装置,连接所述时序控制器和所述显示面板,根据所述时序控制器的控制向所述像素阵列输入灰阶电压数据,其中,所述源极驱动装置被配置为执行上述所述的源极驱动方法。
本发明提供的源极驱动方法、源极驱动装置及显示装置,通过检测时序控制器发送的显示数据,将其中的待处理数据编码为编码数据,并为待处理数据的多个重复数据段中的每个数据组都设置一个标志值,将待处理数据的每个数据组都编码为首个数据组,再将编码数据和多个标志值组成的标志值组一同并行传输,由于编码后的数据组均相同,从而传输数据组的每条数据总线传输相同的数据,即总线上的数据无需变动,只有标志值对应的总线上的数据需要翻转(标志值组变化),从而减少数据传输总线上的数据变化,避免相邻数据线上的串扰;并且减少了锁存器部分的数据变换,降低了整个源极驱动装置的功耗。
进一步地,根据每个数据段中包含的不同数据组的个数设置标志值的位宽,即使具有很多不同数据组的数据段也可以以较小位宽的标志值来表示,编码数据只以首个数据组传输,无需多次变换,而标志值由于位宽较小,标志值变换对应的功耗极低,数据传输速度加快,整体的功耗降低,起到了很好的避免串扰的作用。
进一步地,对显示数据进行编码的方法可以与数据组按奇偶位分相位传输的方法结合,从而更进一步避免相邻数据线间的数据串扰。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出了源极驱动器的结构示意图;
图2示出了数据经源极驱动器传输的示意图;
图3示出了根据本发明实施例的源极驱动方法的流程示意图;
图4示出了根据本发明实施例的源极驱动方法下的数据传输的变化示意图;
图5示出了根据本发明实施例的源极驱动方法在各模块之间的传输示意图;
图6示出了根据本发明实施例的源极驱动装置的示意性框图;
图7示出了根据本发明实施例的显示装置的示意性框图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。
本发明可以以各种形式呈现,以下将描述其中一些实施例。
图3示出了根据本发明实施例的源极驱动方法的流程示意图。如图3所示,提供一种使用内建编码器调整数据传输的数值以降低数据总线上的数据翻转从而降低串扰的源极驱动方法,该源极驱动方法适用于源极驱动器的驱动通道中,该方法可以包括以下步骤S101-S104。
在步骤S101中,检测时序控制器发送的显示数据,以获取其中的待处理数据,待处理数据包括多个重复的数据段,每个数据段包括至少两个不同的数据组,数据组由数据值组成。
本步骤中,首先检测时序控制器发送来的一串串行的显示数据Sin和时钟信号CLK,获取该显示数据中包含的待处理数据,待处理数据是指重复的多个相同的数据段,各个数据段包含的数据组的值和个数都相同,且每个数据段中均至少包括两个不同的数据组,数据组由数据值组成。在这些显示数据中,数据段中的每个数据组均为以二进制形式表示的多位十六进制数,即数据值为一个十六进制数,每个数据组均占据相同位数的多个比特位,例如48bit,不同的数据组对应的十六进制数不同。例如,包含的一段待处理数据为:FF00AA55FF00AA55FF00AA55,其包括三个数据段,每个数据段包含4个不同的数据组“00(00000000)”、“FF(11111111)”、“AA(10101010)”、“55(01010101)”,每个数据组以二进制表示时均占据8bit,即8个比特位。当然,数据段中也可以包含相同的数据组,但是至少要有两个相邻的不同的数据组。并且,数据段中任意两个不同数据组的多个比特位中,多个相同位置的比特位上的数值相反,例如AA和FF的第2、4、6和8位上的数值相反(0和1表示相反)。待处理数据还可以包括“66-99”、“99-66”、“0F0-F0F”等不同的数据变换形式。
进一步地,由于时序控制器传输的是RGB数据,那么对于每个颜色(R或G或B)都会传输一串串行数据,这里仅以接收到的一串串行数据为R数据举例。
在步骤S102中,为数据段中的每个数据组设置一个标志值。
本步骤中,为数据段中的每个数据组都设置一个标志值。进一步地,数据段包括多个不完全相同的数据组,那么不同的数据组对应不同的标志值,相同的数据组对应相同的标志值。例如当接收的一段待处理数据为“00FF0000FF0000FF00”时,包括3个数据段,每个数据段包括3个数据组,每个数据组均包含两个十六进制的数据值,占8bit,且一个数据段中只有两个不同的数据组,此时只需要对应设置两个标志值,即为“00”和“FF”分别设置一个标志值,考虑到数据传输均是以二进制数传输,则“00”的标志值例如为0,“FF”的标志值例如为1,那么“00FF0000FF0000FF00”对应的标志值为“010010010”。而“FF00AA55FF00AA55FF00AA55”这一段数据由于有4个不同的数据组,就需要设置4个标志值。本步骤中设置的标志值和数据组一一对应。
在步骤S103中,将待处理数据编码为编码数据,并将每个数据组对应的标志值组成标志值组,其中,编码数据中的每个数据组均为数据段中的首个数据组。
本步骤中,对待处理数据进行编码,使得每个数据组均以数据段中的首个数据组表示,同时按照编码前的数据组一一对应记录标志值形成标志值组。例如对于“00FF0000FF0000FF00”编码后的数据为“000000000000000000”,而“FF00AA55FF00AA55FF00AA55”编码后的数据为“FFFFFFFFFFFFFFFFFFFFFFFF”。
在步骤S104中,将编码数据和标志值组共同传输。
本步骤中,将上一步骤中编码后的包括编码数据在内的显示数据和标志值组共同传输,例如编码数据和标志值组经由数据总线并行传输。
本实施例中,由于检测了显示数据中的待处理数据,并对每个不同的数据组都设置了标志值,标志值表征数据组,再对待处理数据进行编码,编码为编码数据,使多个数据组都按照首个数据组进行传输,从而减少同一数据总线上的数据翻转,减少数据传输过程中的来回变动,避免了相邻的数据线(比特位)上的数据串扰。同时,将编码数据和标志值组成的标志值组共同传输,原本需要占据多个比特位的来回变动的数据组变成了无需变动的数据组,只有标志值在传输过程中不断变化,即以小比特位的数据的翻转换取了大比特位的数据的翻转,节省了数据传输的难度和功率,也减小了数据总线上的数据压力,节省了功耗。
进一步地,本实施例的源极驱动方法还包括:按照标志值组对编码数据进行解码;将解码后的显示数据处理成灰阶电压数据,驱动相应的像素阵列。当解码器检测到标志值时,根据标志值的数值一一对各数据组进行解码,使其恢复为编码前的数据,之后再进行各项处理,例如数模转换等,使其被处理为灰阶电压数据,驱动像素阵列,使显示面板显示相应的画面。例如,当接收到显示数据“000000000000000000”和对应的标志值组“010010010”时,检测到标志值“0”,相应数据组解码为“00”,检测到“1”,对应的数据组解码为“FF”,直至将所有显示数据解码完成,之后再将其进行数模转换等转化为灰阶电压数据传输至后级。对G数据和B数据都进行相同的处理,这里不再赘述。
进一步地,本实施例的源极驱动方法还包括:根据数据段中不同的数据组的个数设置标志值的位宽。标志值以二进制形式传输,当每个数据段中不同的数据组的数量大于2^N且小于等于2^(N+1)时,标志值的位宽设置为N+1,N为正整数。例如,对于“FF00AA55FF00AA55FF00AA55”这一串数据,可以对“FF(11111111)”、“00(00000000)”、“AA(10101010)”、“55(01010101)”分别设置标志值为“00”、“01”、“10”和“11”,即标志值的位宽为2。当检测到待处理数据中不同的数据组的个数更多时,需要继续增加标志值的位宽。
上述实施例中,对单独的一个数据组,其多个比特位上的数据都是同步传输的,但是在一些实施例中,还可以根据数据组的奇偶位分相位传输。例如,奇数位的数据和偶数位的数据分别对应一个时钟信号,两个时钟信号不同步,实现奇数位的数据和偶数位的数据分相位传输,从而避免相邻数据线间的串扰。而本实施例的源极驱动方法也可以使数据分奇偶位分相输出,此时,编码数据的所有数据组按照奇数位和偶数位分相位传输,标志值(组成的标志值组)与奇数位数据或偶数位数据中的一个并行传输。这样可以更进一步地避免相邻数据线之间的数据串扰,提升数据传输的准确性。
因此,本发明提供的通过在源极驱动器内部内建编码器来改变数据组而后传输的源极驱动方法,为多个重复数据段中的每个数据组都设置一个标志值,将待处理数据的每个数据组都编码为首个数据组,将编码后的编码数据和多个标志值组成的标志值组一同并行传输,由于编码后的数据组均相同,从而传输数据组的每条数据总线传输相同的数据,即总线上的数据无需变动,只有标志值对应的总线上的数据需要翻转,从而减少数据传输总线上的数据变化,避免相邻数据线上的串扰,尤其对翻转次数较多的数据总线的串扰阻隔最为有效;并且减少了锁存器部分的数据变换,降低了整个源极驱动装置的功耗。比起单一的数据分奇偶位分相传输的方式,进一步减少了每条数据总线上的数据的翻转,提高数据的最大传输速度,同时也减少了源极驱动器中各模块的数据变换,降低功耗。
图4示出了根据本发明实施例的源极驱动方法下的数据传输的变化示意图。
如图4所示,编码前的待处理数据由于多个数据组都不相同,且相邻数据组的相同比特位上的数值恰好相反,所以每条数据总线上传输的数据一直在翻转,如图中的显示数据为F-0-F-0,D<0>、D<1>、D<2>和D<3>4个比特位上的数值在0和1之间来回翻转,这样的数据组其相邻数据线(比特位)之间的串扰很大。而通过图3的源极驱动方法进行编码后的数据如图4的右侧,编码后的数据为F-F-F-F,D<0>、D<1>、D<2>和D<3>4个比特位上的数值维持在1,而标志值flag在1和0之间不断翻转。当需要解码时,按照标志值的数值将各数据组恢复即可。进一步地,当传输的十六进制数的位数为两位时,即每个数据组对应8个比特位时,编码前的数据可以为“FF-00-FF……”,编码前的数据组中,每个比特位的数据都需要翻转,那么从上一个数据组变化到下一个数据组需要8bit的数值变换,经过编码后,数据转换为“FF-FF-FF……”,flag为“1010……”,对应需要转换的数值只占1bit,因此极大地降低了需要翻转的比特数,降低了数据总线上的数据变换。通常,每个数据组都占据48bit,这里只是以4bit和8bit的数据进行举例,那么对于“FF-00-FF……”这一类型的待处理数据,原本需要发生翻转的数值变化量应为48bit,而编码后仅需1bit,在待处理数据下的数据传输功耗能显著降低约98%,从而提高数据传输的工作频率。
图5示出了根据本发明实施例的源极驱动方法在各模块之间的传输示意图。
如图5所示,采用上述源极驱动方法,使用内建编码器调整数据组以降低数据传输串扰。时序控制器向钟控移位寄存器发送系统时钟CLK,向串转并模块输入串行输入数据Sin,该数据例如仅占据24bit,经过串转并模块后数据转为并行输出,占据48bit,而后经由编码器对数据进行编码,同时输出编码后的数据DATA和标志值flag,由于增加了标志值,占用的比特数增多,以标志值仅占用1bit为例,那么标志值和DATA共需要49bit的数据量,之后数据经过低压区域的锁存器锁存,再经过电平移位器传输至高压区域的数模转换器,模数转换器接收对应的伽马电压Vg做电压补偿,而解码器根据标志值flag对编码后的数据DATA进行解码,仅解码后的数据传输至模数转换器或模拟缓冲器,最后输出为灰阶电压数据Sout,该输出的数据为模拟数据,即波动的波形。当然,也可以对数据采用分奇偶位分相传输,偶数位和奇数位分别对应一个时钟信号(CLK_EVEN和CLK_ODD),标志值flag与偶数位的数据一同传输。
下述为本申请装置实施例,可以用于执行本申请上述源极驱动方法实施例。对于本申请装置实施例中未披露的细节,请参照本申请基于源极驱动方法的实施例。
图6示出了根据本发明实施例的源极驱动装置的示意性框图。
如图6所示,该源极驱动装置300例如是图1中的驱动通道,该源极驱动装置300包括:移位寄存器310、数据处理模块110、传输模块120、解码器230和输出模块130,数据处理模块110包括数据检测器210和编码器220,传输模块120包括锁存器320和电平移位器330,位于低压区域,将编码数据和标志值组共同传输,输出模块130包括数模转换器340和模拟缓冲器350,位于高压区域,将解码后的显示数据处理成灰阶电压数据,驱动相应的像素阵列。
具体地,数据检测器210检测时序控制器100发送的显示数据Sin,获取其中的待处理数据,待处理数据包括多个重复的数据段,每个数据段包括至少两个不同的数据组,并为数据段中的每个数据组分别一个标志值flag;编码器220与数据检测器210连接,将待处理数据编码为编码数据,将每个数据组对应的标志值组成标志值组,且编码数据中的每个数据组均为数据段中的首个数据组,编码器220将编码数据DATA传输至锁存器320,移位寄存器310连接时序控制器100,接收系统时钟信号CLK,并向锁存器320传输时钟信号;锁存器320连接移位寄存器310和编码器220,按照时钟信号将显示数据DATA锁存,电平移位器330连接锁存器320和解码器230,用于提升锁存器330中数据的低电位;解码器230根据标志值flag对编码数据DATA进行解码,解码后的数据传输至电平移位器330,数模转换器340连接电平移位器330,并以伽玛电压Vg为基准,将经过电平转换的数字信号进行数模转换得到与之对应的模拟电压,模拟缓冲器350连接数模转换器340,将模拟电压处理之后得到用于表征灰阶级的灰阶电压数据Sout,并将灰阶电压数据Sout输出至对应像素阵列的像素单元中的薄膜晶体管的源极,以使各个像素单元按照对应的灰度级进行显示。
上述的解码器230与传输模块120连接,进一步地,解码器240与输出模块130连接,即解码器可以位于低压区域或位于高压区域。
进一步地,源极驱动装置300还包括串转并模块250,将时序控制器100传输的输入数据Sin转换为并行传输的数据,而编码器220可以嵌入该串转并模块250中。
通过本实施例的源极驱动装置,可以检测到显示数据中的待处理数据,待处理数据除了图3-图5中介绍过的数据,例如还可以包括“AA->55”、“55->AA”、“99->66”和“66->99”等,这里不再一一举例。以下通过下表1来说明采用本实施例的源极驱动方法和源极驱动装置带来的有益效果。
表1
以现有产品为例,第一列中的数据仅是给出了部分比特位,实际上每个数据例如都对应占据48bit,需要48条数据总线,则“fff”实际上应该是“ffffffffffff”,第一行的待处理数据应为“ffffffffffff-000000000000-ffffffffffff”。未编码前的显示数据的变化占用的比特量为48bit,而编码后数据变化占用的比特量仅为1bit,功耗对应降低98%,相应的,当比特位的位宽设置为2和3时(对应不同数据组的个数增加),对应功耗降低96%和94%。第二行数据和第三行数据的分析同第一行,对第四行数据来说,“f00-0f0-f00”实际上只有2/3的数据需要发生翻转,另外1/3的数据(0-0)无需翻转,因此只需占用32bit的数据量进行数据翻转,同样对应设置1bit、2bit或3bit的标志值时,对应减少的功耗分别为98%、96%和94%。表1中其他行的数据分析类似,不再赘述。
由表1可知,原本数据传输需要的数据翻转量为48bit,当前仅需1bit,在待处理数据传输时经过编码后的数据传输功耗能显著降低约98%,相应的锁存器部分导致的功率噪声也因此降低同样比例。且根据已有实验结果串扰最严重的待处理数据在编码后也会导致建立时间和保持时间下降,从而减低工作频率,因此该发明同样可以提高数据传输路径上的工作频率。
图7示出了根据本发明实施例的显示装置的示意性框图。
如图7所示,显示装置包括:显示面板104和驱动模块,驱动模块包括时序控制器101、源极驱动器102和栅极驱动器106,源极驱动器102包括多个驱动通道103,每个驱动通道103例如是图6示出的源极驱动装置300,用于实现图3-图5的源极驱动方法。显示面板104包括多个像素阵列105,包括横纵相交的多条源极线和栅极线,栅极驱动装置106连接时序控制器101和显示面板104,根据时序控制器101的控制向像素阵列105通过栅极线(G1、G2、G3……Gn)输入栅极驱动信号;源极驱动装置连接时序控制器101和显示面板104,根据时序控制器101的控制通过源极线(S1、S2、S3……Sm)向像素阵列104输入灰阶电压数据Vout,从而驱动显示面板105显示相应的画面。
综上,本发明提供的源极驱动方法、源极驱动装置及显示装置,通过检测时序控制器发送的显示数据中,对其中的待处理数据进行编码,使其成为编码数据,为多个重复数据段中的每个数据组都设置一个标志值,将待处理数据的每个数据组都编码为首个数据组,将编码数据和多个标志值一同并行传输,由于编码后的数据组均相同,从而传输数据组的每条数据总线传输相同的数据,即总线上的数据无需变动,只有标志值对应的总线上的数据需要翻转,从而减少数据传输总线上的数据变化,避免相邻数据线上的串扰;并且减少了锁存器部分的数据变换,降低了整个源极驱动装置的功耗。
进一步地,根据每个数据段中包含的不同数据组的个数设置标志值的位宽,即使不同数据组很多的数据段也可以以较小位宽的标志值来表示,编码数据只以首个数据组传输,无需多次变换,而标志值由于位宽较小,标志值变换对应的功耗极低,数据传输速度加快,整体的功耗降低,起到了很好的避免串扰的作用。
进一步地,对显示数据进行编码的方法可以与数据组按奇偶位分相位传输的方法结合,从而更进一步避免相邻数据线间的数据串扰。
应当说明的是,在本文中,诸如一和另一以及第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。
Claims (13)
1.一种显示装置的源极驱动方法,包括:
检测时序控制器发送的显示数据,以获取其中的待处理数据,所述待处理数据包括多个重复的数据段,所述数据段包括至少两个不同的数据组,所述数据组由数据值组成;
为所述数据段中的每个所述数据组设置一个标志值;
将所述待处理数据编码为编码数据,并将每个数据组对应的标志值组成标志值组,其中,所述编码数据中的每个数据组均为所述数据段中的首个数据组;
将所述编码数据和所述标志值组共同传输。
2.根据权利要求1所述的源极驱动方法,其中,还包括:
按照所述标志值组对所述编码数据进行解码;
将解码后的显示数据处理成灰阶电压数据,驱动相应的像素阵列。
3.根据权利要求1所述的源极驱动方法,其中,所述编码数据和所述标志值组经由数据总线并行传输。
4.根据权利要求1所述的源极驱动方法,其中,所述数据段包括多个不完全相同的数据组,不同的所述数据组对应不同的标志值,相同的所述数据组对应相同的标志值。
5.根据权利要求1所述的源极驱动方法,其中,所述数据值为十六进制数,每个所述数据组均为以二进制形式表示的多位十六进制数,每个所述数据组均占据相同位数的多个比特位。
6.根据权利要求5所述的源极驱动方法,其中,不同的所述数据组对应的十六进制数不同,每个所述数据段中包括至少两个相邻的不同的所述数据组。
7.根据权利要求5所述的源极驱动方法,其中,所述数据段中任意两个不同数据组的多个比特位中,多个相同位置的比特位上的二进制数值相反。
8.根据权利要求1所述的源极驱动方法,其中,还包括:
根据所述数据段中不同的所述数据组的个数设置所述标志值的位宽。
9.根据权利要求8所述的源极驱动方法,其中,所述标志值以二进制形式传输,不同的数据组的数量大于2^N且小于等于2^(N+1)时,所述标志值的位宽设置为N+1,N为正整数。
10.根据权利要求5所述的源极驱动方法,其中,所述编码数据的所有所述数据组按照奇数位和偶数位分相位传输,所述标志值组与奇数位数据或偶数位数据中的一个并行传输。
11.一种源极驱动装置,包括:
数据检测器,检测时序控制器发送的显示数据,以获取其中的待处理数据,所述待处理数据包括多个重复的数据段,所述数据段包括至少两个不同的数据组,所述数据组由数据值组成,以及为所述数据段中的每个所述数据组设置一个标志值;
编码器,将所述待处理数据编码为编码数据,并将每个数据组对应的标志值组成标志值组,其中,所述编码数据中的每个数据组均为所述数据段中的首个数据组;
传输模块,位于低压区域,将所述编码数据和所述标志值组共同传输;
解码器,按照所述标志值组对所述编码数据进行解码;以及
输出模块,位于高压区域,将解码后的显示数据处理成灰阶电压数据,驱动相应的像素阵列。
12.根据权利要求11所述的源极驱动装置,其中,所述解码器与所述传输模块或与所述输出模块连接,所述传输模块包括锁存器和电平移位器,所述输出模块包括数模转换器和模拟缓冲器。
13.一种显示装置,包括:
显示面板,包括多个像素阵列;
时序控制器;
栅极驱动装置,连接所述时序控制器和所述显示面板,根据所述时序控制器的控制向所述像素阵列输入栅极驱动信号;以及
根据权利要求11-12任一项所述的源极驱动装置,连接所述时序控制器和所述显示面板,根据所述时序控制器的控制向所述像素阵列输入灰阶电压数据,其中,所述源极驱动装置被配置为执行权利要求1-10任意一项所述的源极驱动方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211397027.XA CN115909985A (zh) | 2022-11-09 | 2022-11-09 | 源极驱动方法、源极驱动装置及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211397027.XA CN115909985A (zh) | 2022-11-09 | 2022-11-09 | 源极驱动方法、源极驱动装置及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115909985A true CN115909985A (zh) | 2023-04-04 |
Family
ID=86473764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211397027.XA Pending CN115909985A (zh) | 2022-11-09 | 2022-11-09 | 源极驱动方法、源极驱动装置及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115909985A (zh) |
-
2022
- 2022-11-09 CN CN202211397027.XA patent/CN115909985A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106292096B (zh) | 一种De-mux液晶显示设备及其驱动方法 | |
US8154498B2 (en) | Display device | |
KR100339799B1 (ko) | 평면 표시 장치의 구동 방법 | |
CN101256291B (zh) | 液晶显示装置及其驱动方法 | |
US6670938B1 (en) | Electronic circuit and liquid crystal display apparatus including same | |
EP3312828B1 (en) | Source driver, drive circuit and drive method for tft-lcd | |
JP2005338763A (ja) | 表示装置 | |
CN102568413A (zh) | 液晶显示设备及其驱动方法 | |
US10522065B2 (en) | Transmitting electrode scan driving unit, driving circuit, driving method and array substrate | |
CN101013561B (zh) | 图像显示系统及控制方法 | |
US10984697B2 (en) | Driving apparatus of display panel and operation method thereof | |
CN109686334B (zh) | 栅极驱动电路及其驱动方法、和显示装置 | |
CN101540148B (zh) | 用于液晶显示器的驱动装置及相关输出致能信号转换装置 | |
US6924785B1 (en) | Method and apparatus for displaying data on a matrix display with an alternating order of scanning in adjacent groups of columns | |
CN108831402B (zh) | 显示装置及其驱动方法和电压调整方法 | |
US20090303217A1 (en) | Transmission interface for reducing power consumption and electromagnetic interference and method thereof | |
CN110827741B (zh) | 输出缓冲电路、驱动电路及显示装置 | |
CN115909985A (zh) | 源极驱动方法、源极驱动装置及显示装置 | |
CN111951711B (zh) | 数据选择器、显示基板、显示装置和数据写入方法 | |
US20170092206A1 (en) | Pre-emphasis circuit | |
CN108932935B (zh) | 源极驱动电路和显示装置 | |
JPH07230264A (ja) | 液晶表示装置の駆動方法および液晶表示装置の駆動回路 | |
CN108091290B (zh) | 驱动电路和触控显示装置 | |
CN100521547C (zh) | 数字模拟转换器与数字模拟转换方法 | |
CN111613172A (zh) | 栅极驱动电路及其驱动方法、显示基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |