DE2612204C3 - Digital-Analog-Wandler - Google Patents

Digital-Analog-Wandler

Info

Publication number
DE2612204C3
DE2612204C3 DE2612204A DE2612204A DE2612204C3 DE 2612204 C3 DE2612204 C3 DE 2612204C3 DE 2612204 A DE2612204 A DE 2612204A DE 2612204 A DE2612204 A DE 2612204A DE 2612204 C3 DE2612204 C3 DE 2612204C3
Authority
DE
Germany
Prior art keywords
group
converter
digital
conversion
weighted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2612204A
Other languages
English (en)
Other versions
DE2612204A1 (de
DE2612204B2 (de
Inventor
Bernd Prof. Dr. rer.nat 5841 Holzen Höfflinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE2612204A priority Critical patent/DE2612204C3/de
Priority to US05/773,255 priority patent/US4186383A/en
Publication of DE2612204A1 publication Critical patent/DE2612204A1/de
Publication of DE2612204B2 publication Critical patent/DE2612204B2/de
Application granted granted Critical
Publication of DE2612204C3 publication Critical patent/DE2612204C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/80Simultaneous conversion using weighted impedances
    • H03M1/802Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

' AM
η jm - N)
durch kapazitive Division gebildet wird (mit η = Anzahl der Bit/Byte, m = Anzahl der Gruppen, N = Nummer der Gruppe) und daß die Gesamtausgangsspannung, die dem Analogwert der gewandelten Binärzahl entspricht, durch Ladungsverteilung erzeugt wird.
2. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß für kapazitative Division und Ladungsausgleich eine einzige Schaltungseinheit vorgesehen ist.
3. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die kapazitative Division des analogen Ausgangssignals dadurch erfolgt, daß die Schalter des Wandlers (Abb.2) geöffnet und zum Kondensator C0 ein weiterer Kondensator Cp mit der Kapazität (2p— 1) Co parallel geschaltet wird, entsprechend der Formel
= UA
C0
υΑ
(2"-DQ+C0 - 2"
4. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß bis auf Ci alle Kondensatoren einer Gruppe entladen werden und anschließend eine Ladungsverteilung der Ladungen von Co auf die
Kondensatoren G ..., C--1 erfolgt.
tn
5. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die Division der Ausgangsspannung durch zwei der Gruppe (x— 1) nach Anspruch 4 erfolgt und daß anschließend ein Ladungsausgleich zwischen dem Kondensator C der Gruppe {x— 1)
und C_ü._ ι der Gruppe χ vorgenommen wird.
Die Erfindung betrifft einen Digital-Analog-(D/A-) Wandler, bestehend aus Kondensatoren mit gewichteter Ladungsverteilung, die den Stellen einer umzuwandelnden n-stelligen Binärzahl zugeordnet sind.
Bei Systemen der Informationsübertragung oder Informationsverarbeitung liegen die Eingangssignale meistens in analoger Form vor (Druck, Temperatur, Spannung usw.). Ebenso ist häufig ein analoges Ausgangssignal erforderlich (Steuerspannung). Wenn nun die systeminterne Signalverarbeitung aus Gründen der Störsicherheit digital srfolgen soll, so muß als Eingangsschaltung ein Analog-Digital-(A/D-)Wandler und als Ausgangsschaltung ein D/A-Wandler vorliegen. Bei dem heutigen Zwang zur Großintegration, d. h. im Idealfall wird das Gesamtsystem auf einem Halbleiterchip integriert, ist es aus Preis-, Energie- und ίο Zuverlässigkeitsgründen absolut notwendig, diese Wandler zusammen mit dem System zu integrieren. Nur so erhält man eine ökonomische Lösung.
Für großintegrierte Schaltkreise gibt es drei wesentliche Gesichtspunkte, nach denen optimiert werden muß:
— Die Fläche, die für die Realisierung der Schaltung benötigt wird, soll möglichst klein sein.
— Der Leistungsverbrauch der Schaltung soll möglichst gering sein.
— Die Schaltzeiten sollen möglichst klein sein.
Besonders bei mitintegrierten D/A-Wandlern und A/D-Wandlern muß die Umsetzzeit der digitalen Signalverarbeitungsgeschwindigkeit angepaßt sein. Dabei muß der Flächenbedarf und Leistungsverbrauch im allgemeinen gegenüber dem der Restschaltung vernachlässigbar sein. Der Flächenbedarf sollte 10% nicht überschreiten. In der Offenlegungsschrift DE-OS 23 10 267 wird ein Verfahren der gewichteten Ladungsverteilung dargelegt. Der dort beschriebene Umsetzer enthält N Eingangsanschlüsse, an denen die digitalen Eingangsinformationen angelegt werden. Die Wertigkeiten der Anschlüsse entsprechen dem binären Zahlensystem. Die Eingangsanschlüsse sind über Feldeffekttransistoren als Schalter mit Kondensatoren als Ladungsspeichern verbunden. Die Kapazitätswerte der Kondensatoren sind ebenso binär gestuft, d. h. daß der Kondensator CN am Anschluß Wund Cl am Anschluß 1 im Verhältnis CN/C1 =2" stehen. Die zweiten Elektroden der Kondensatoren sind gemeinsam mit der Bezugsspannung verbunden.
Mit dieser Anordnung werden binär gewichtete Ladungsmengen dadurch erzeugt, daß die Kondensatoren auf eine feste Spannung aufgeladen oder entladen werden. Die erzeugte Gesamtladungsmenge ist zur Belegung der Eingangsanschlüsse proportional.
Diese Ladungen werden anschließend auf allen Kondensatoren des D/A-Wandlers so verteilt, daß sich eine einheitliche Klemmenspannung an allen Kondensatoren einstellt. Diese Spannung stellt das Ergebnis des Umsetzvorganges dar. Das in der Offenlegungsschrift DE-OS 23 10 267 dargelegte Prinzip der parallelen Umwandlung benötigt bei vernünftigen Kapazitätswerten eine zu große Fläche und ist daher für die Mitintegration nicht geeignet.
Bei einer realisierbaren effektiven Halbleiter-Chipgröße von etwa 25 mm2 nehmen die Kapazitäten eines derartigen 10-Bit-D/A-Wandlers allein schon 4 mm2 ein, d. h. der D/A-Wandler (Transistoren und Kapazitäten) würde schon etwa 20% der Gesamtfläche ausmachen.
Aufgabe der Erfindung ist es, diese Nachteile des Standes der Technik zu beseitigen und einen D/A-Wandler zu schaffen, der für die Mitintegration auf einem Halbleiter-Chip geeignet ist.
Erfindungsgemäß wird diese Aufgabe durch die Maßnahmen des Anspruchs 1 gelöst. Weitere Ausgestaltungen der Erfindung sind in den Unteransprüchen beschrieben.
Die Erfindung wird nun anhand von Ausführungsbei-
spielen näher erläutert Es zeigt
A b b. 1 D/A-Wandler für /7-stellige Binärzahlen,
Abb. 2 D/A-Wandler mit Ladungsausgleich und Division gemäß Anspruch 3,
Abb.3 D/A-Wandler mit Ladungsausgleich und Division gemäß Anspruch 5.
Im Gegensatz zu den oben beschriebenen Methoden der D/A-Wandlung ist der Gegenstand der Erfindung ein integrierter D/A-Wandler mit folgenden Wesenszügen:
Es können Bauelemente, die mit vertretbarem Aufwand hinreichend genau hergestellt werden können, z. B. MOS-Kapazitäten, verwendet werden.
Es werden digitale Signale sehr schnell durch Ladungsverteilung auf binär gewichteten Kapazitäten parallel in Analogwerte gewandelt.
Der Bauteileaufwand wird durch gruppenweise Ladungsverteilungs-D/A-Wandlung wesentlich verringert, so daß die Integration von D/A-Wr-ndlern mit hoher Auflösung möglich wird. Die Umsetzzeit wird dadurch nur geringfügig verlängert. Das analoge Ausgangssignal wird durch Kombination von Kondensatoren, insbesondere »C-16C«-Abgriff, erzeugt.
Für eine Gesamtumsetzung von π Bit in m Gruppen werden nur 2 (m -1) + 2 Taktzeiten benötigt.
Relativ- und Absolutgenauigkeit der Umsetzung können durch geringen Bauteileaufwand optimiert werden.
Für den Bau von D/A-Wandlern, insbesondere für den von monolithisch integrierten, ist es notwendig, die Genauigkeit der Bauelemente dem für ihre Herstellung benötigten Aufwand gegenüberzustellen. Hier zeigt sich, daß Kapazitäten, insbesondere MOS-Kapazitäten, mit vertretbarem Aufwand hinreichend genau hergestellt werden können, so daß sich ihr Einsatz in integrierten D/A-Wandlern als vorteilhaft erweist.
Bei der parallelen D/A-Wandlung durch Ladungsverteilung besteht der D/A-Wandler aus π binär gewichteten Kapazitäten (O, C1,... Cn-i), den Aufladeschaltern 5„i, den Entladeschaltern Sn 3 und den Ladungsverteilungsschaltern Sn 2 (siehe A b b. 1). Seine Funktionsweise läßt sich wie folgt beschreiben:
— Zuerst werden die Kapazitäten über die Schalter Sn 3 entladen.
— Danach werden die Schalter Sn, in Abhängigkeit von der Bitkombination A0 ...£„_, geschlossen oder offen gelassen (z.B. öm=»l« bedeutet »Schalter schließen« und 6m=»0« bedeutet »Schalter nicht schließen«). Dadurch werden die Kapazitäten bis zur Referenzspannung uREF aufgeladen oder bleiben entladen.
— Nach Ablauf der Aufladezeit werden alle Schalter Sn ι geöffnet und anschließend die Schalter Sn 2 geschlossen. Hierdurch erfolgt der Ladungsausgleich. Man erhält eine Ausgangsspannung
Va =
60+2/,,+ 4f>2-
Damit ist die D/A-Wandlung erfolgt. Unabhängig von der Anzahl der Bits einer digitalen Zahl werden drei Takte für jede D/A-Wandlung benötigt. Die ersten zwei Punkte können auch zusammengefaßt werden.
Durch die gruppenweise D/A-Wandlung bei kapazitativen D/A-Wandlern nach der Erfindung werden die η Bit des digitalen Worts (Byte) in m Gruppen aufgeteilt.
Gruppe
Gruppe 2
Gruppe «j
Die ^ Bit einer Gruppe v/erden parallel mit einem
D/A-Wandler (z. B. einem Ladungsverteilungs-D/A-Wandler verarbeitet. Eine nachfolgende kapazitative Division seizt die Ausgangsspannungen der Gruppen-D/A-Wandler wieder in die richtigen Verhältnisse. Man erhält die richtig gewichtete Ausgangsspannung der N-ten Gruppe L^cA/ausderungewichteten
ι/,™ = —
n{m — ff) 2 m
()?: Anzahl der Bit/Byte, m: Anzahl der Gruppen. .V: Nummer der Gruppe.)
Die Gesamtausgangsspannung erhält man durch Ladungsausgleich. Insbesondere läßt sich die kapazitative Division und der Ladungsausgleich zusammenfassen. Die kapazitative Division des analogen Ausgangssignals gemäß Anspruch 3 erhält man, wenn alle Schalter des D/A-Wandlers (siehe Abb. 2) geöffnet und zum Kondensator C0 ein Kondensator Cp mit der Kapazität (2P-I)C0 parallel geschaltet werden, nach der Formel
C0
(2"-I)C0+C0
Die kapazitative Division gemäß Anspruch 5 erhält man auch, wenn man bis auf Co alle Kondensatoren einer Gruppe entlädt und anschließend eine Ladungsverteilung der Ladungen von Co auf die Kondensatoren
Ci... C~-\ und einer Zusatzkapazität C0' vornimmt. Man erhält als Ausgangsspannung
Vk = VA
(2 (£) -2) C0 +2 C0
UA
(2)
Die kapazitative Division und der Ladungsausgleich zwischen den Gruppen kann gemäß Anspruch 5 gemeinsam erfolgen. Hierzu erfolgt eine Division durch 2 der Ausgangsspannung der Gruppe (x— 1) gemäß Anspruch 4 und anschließender Ladungsausgleich zwischen dem Kondensator C0 der Gruppe (*-l) und CL -1 der Gruppe χ (siehe A b b. 3).
UREFC0 ^-'
1. ο + 2 ft,., + ... + 2® - lbx. ί -,) LW C0
C0+2©-1C0
ι
REF
1 + 2V
Die Umsetzzeit der gruppenweisen D/A-Wandlung durch Ladungsverteilung auf binär gewichteten Kapazitäten ergibt sich aus folgenden Beziehungen:
Für die D/A-Wandlung einer Gruppe werden zwei Taktzeiten benötigt. Für die anschließende kapazitative Division und den Ladungsausgleich werden 2 fm—1) Taktzeiten benötigt, so daß zum Umsetzen von π Bit in m Gruppen 2 (m -1) + 2 Takte benötigt werden.
Die Optimierung der Genauigkeitsbereiche wird durch die Gruppenbildung erleichtert. Bei üblichen D/A-Wandlern geht jedes Bit des digitalen Wortes mit unterschiedlicher Genauigkeit in das Gesamtergebnis ein. Dieses führt dazu, daß die relative Ungenauigkeit für kleine D/A-Werte sehr groß werden kann. Bei Gruppenbildung kann man durch die Dimensionierung der Bauelemente der Gruppen erreichen, daß die relative Genauigkeit über den gesamten Bereich konstant bleibt oder in einem besonders interessierenden Bereich besonders hoch ist
Gegenüber serieller D/A-Wandlung werden folgende Fortschritte erreicht:
Da für die serielle Umsetzung von η Bit 2n Takte und für die hier vorgeschlagene Umsetzung 2(m— 1) +2 Takte benötigt werden, ergibt sich eine ganz erhebliche Reduzierung der Umsetzzeit. Bei n= 10 (10 Bit) und m=2 (2 Gruppen zu je 5 Bit) ergeben sich 20 Takte für die serielle und 4 Takte für die gruppenweise D/A-Wandlung, d. h. eine 5fache Umsetzrate.
Gegenüber der rein parallelen D/A-Wandlung werden folgende Fortschritte erreicht:
1. Der Bauteileaufwand reduziert sich drastisch. Bei gleicher Genauigkeit erfordert eine parallele 10-Bit-Umsetzung 4,1 mm2 MOS-Kapazitäten, wohingehend die gruppenweise D/A-Wandlung durch Ladungsverteilung auf binär gewichteten Kapazitäten nur 0,25 mm2 benötigt.
2. Relativ- und Absolutgenauigkeit lassen sich für Intervalle des Umsetzbereichs optimieren.
Durch die erzielten Fortschritte läßt sich ein schneller D/A-Umsetzer, der auch bei hoher Auflösung wenig Platz beansprucht, monolithisch integrieren. Hierdurch wird es erstmals möglich, digitale und analoge Teile in MOS zu integrieren.
Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Digital-Analog-Wandler mit gewichteter Ladungsverteilung, bestehend aus Kondensatoren mit gewichteten Kapazitätswerten, die den Stellen einer umzuwandelnden /7-stelligen Binärzahl zugeordnet sind, dadurch gekennzeichnet, daß η gewichtete Kapazitäten Cy, Q,..- C„_i vorgesehen sind, die über Aufladeschalter 5bi, . .„ Sn-U den η Stellen bo, ...,£>„-1 der Binärzahl zugeordnet sind
und daß Entladeschalter 503 Sn-U und Ladungs-
verteilungsschalter 5o2, .., Sn-^ sowie eine Referenzspannungsquelle Uref vorgesehen sind, daß die η Bit der Digitalzahl (Byte) in Gruppen aufgeteilt sind und daß jede Gruppe parallel gewandelt wird und die gewichtete Ausgangsspannung u'acn der iV-ten Gruppe aus der ungewichteten Spannung LZ4N nach der Formel
DE2612204A 1976-03-23 1976-03-23 Digital-Analog-Wandler Expired DE2612204C3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2612204A DE2612204C3 (de) 1976-03-23 1976-03-23 Digital-Analog-Wandler
US05/773,255 US4186383A (en) 1976-03-23 1977-03-01 Charge weighting digital-to-analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2612204A DE2612204C3 (de) 1976-03-23 1976-03-23 Digital-Analog-Wandler

Publications (3)

Publication Number Publication Date
DE2612204A1 DE2612204A1 (de) 1977-09-29
DE2612204B2 DE2612204B2 (de) 1978-08-17
DE2612204C3 true DE2612204C3 (de) 1982-12-30

Family

ID=5973169

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2612204A Expired DE2612204C3 (de) 1976-03-23 1976-03-23 Digital-Analog-Wandler

Country Status (2)

Country Link
US (1) US4186383A (de)
DE (1) DE2612204C3 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5938770B2 (ja) * 1979-09-10 1984-09-19 株式会社日立製作所 Pcm復号器
US4616212A (en) * 1985-03-07 1986-10-07 Xerox Corporation Two stage weighted capacitor digital to analog converter
DE3587950T2 (de) * 1985-12-30 1995-05-24 Ibm Paralleler algorithmischer Digital-/Analogwandler.
US5638072A (en) * 1994-12-07 1997-06-10 Sipex Corporation Multiple channel analog to digital converter
JP4155316B2 (ja) * 2006-06-30 2008-09-24 ソニー株式会社 D/a変換回路、液晶駆動回路及び液晶表示装置
US7773023B2 (en) * 2006-12-04 2010-08-10 Panasonic Corporation A-to-D converter
CN109863697B (zh) * 2016-10-12 2021-08-13 华为技术有限公司 用于低噪声全数字锁相环的高线性数字时间转换器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB867394A (en) * 1958-12-23 1961-05-10 Ass Elect Ind Improvements relating to digital-to-a-nalogue converters
US3594782A (en) * 1969-03-20 1971-07-20 Bell Telephone Labor Inc Digital-to-analog conversion circuits
US3611356A (en) * 1969-09-12 1971-10-05 Litton Business Systems Inc Digital to analog translator
US3665458A (en) * 1970-05-14 1972-05-23 Boeing Co Capacitor ladder network
US3747088A (en) * 1970-12-30 1973-07-17 Analog Devices Inc Solid state digital to analog converter
DE2206294C3 (de) * 1972-02-10 1978-04-06 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Einstellen bzw. Einschalten von Kanälen, Helligkeit, Lautstärke usw. in Fernsehempfängern
JPS5644613B2 (de) * 1972-03-02 1981-10-21
US4077035A (en) * 1976-05-10 1978-02-28 International Business Machines Corporation Two-stage weighted capacitor circuit for analog-to-digital and digital-to-analog converters

Also Published As

Publication number Publication date
US4186383A (en) 1980-01-29
DE2612204A1 (de) 1977-09-29
DE2612204B2 (de) 1978-08-17

Similar Documents

Publication Publication Date Title
DE3643161C2 (de) Verfahren und Vorrichtung zur Offsetspannungs-Korrektur in einem Analog/Digital-Umsetzer
EP0054079B1 (de) MOS-Parallel-A/D-Wandler
DE3902313C3 (de) Analog /Digitalwandler
DE2310267C2 (de) Digital/Analog-Umsetzer
DE3642070A1 (de) Verfahren zum abgleichen einer mehrzahl von kapazitaeten in einem monolitischen integrierten schaltkreis
DE3324578A1 (de) Vorrichtung zur kapazitiven messung einer verschiebung
DE19958049A1 (de) Im Analog-Strommodus arbeitender D/A-Wandler
DE3129338A1 (de) Signalwandler
EP0253950A1 (de) Monolithisch integrierter Digital/Analog-Wandler
DE3408550C2 (de)
DE3039901A1 (de) Digital-analogwandler
DE2801272C2 (de) Schaltungsanordnung zur Durchführung einer gewichtsfaktorabhängigen Ladungsaufteilung und -übertragung
DE2612204C3 (de) Digital-Analog-Wandler
DE2451983A1 (de) Digital-/analogwandler
EP0421395B2 (de) Anordnung zur Umwandlung einer elektrischen Eingangsgrösse in ein dazu proportionales elektrisches Gleichsignal
DE2543028A1 (de) Schalteinrichtung fuer ferngesteuerte elektrische verbraucher
DE3033914A1 (de) Digital/analog-umsetzer und pcm-codierer damit.
DE2612764C2 (de) Spannungs-Frequenz-Wandler
DE2348831C3 (de) Digital-Analogwandler
DE2821952A1 (de) Anzeigeschaltung
DE3027331C2 (de) Spannungspolaritätsumschaltschaltung
DE1762877A1 (de) Analog-Digital-Wandler mit beliebiger Kennlinie fuer n Bit,insbesondere Coder fuer schnelle PCM
DE2337132B2 (de) Schaltungsanordnung zur Anzeige der Überschreitung wenigstens eines Grenzwertes durch ein digitales, binär codiertes Meßsignal
DE2461576A1 (de) Analog-digital-konverter
DE2432976A1 (de) Codier- und decodiereinrichtung fuer zeitmultiplex-fernsprechsysteme

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee