KR900001817B1 - 저항 수단을 이용한 씨 모스 티티엘 인푸트 버퍼 - Google Patents

저항 수단을 이용한 씨 모스 티티엘 인푸트 버퍼 Download PDF

Info

Publication number
KR900001817B1
KR900001817B1 KR1019870008475A KR870008475A KR900001817B1 KR 900001817 B1 KR900001817 B1 KR 900001817B1 KR 1019870008475 A KR1019870008475 A KR 1019870008475A KR 870008475 A KR870008475 A KR 870008475A KR 900001817 B1 KR900001817 B1 KR 900001817B1
Authority
KR
South Korea
Prior art keywords
voltage
buffer
input
mos
point
Prior art date
Application number
KR1019870008475A
Other languages
English (en)
Other versions
KR890004499A (ko
Inventor
배명호
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019870008475A priority Critical patent/KR900001817B1/ko
Priority to JP63190499A priority patent/JPH021613A/ja
Priority to US07/225,848 priority patent/US4929852A/en
Publication of KR890004499A publication Critical patent/KR890004499A/ko
Application granted granted Critical
Publication of KR900001817B1 publication Critical patent/KR900001817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

저항 수단을 이용한 씨 모스 티티엘 인푸트 버퍼
제1도는 본 발명의 블럭 다이어그램.
제2도는 제1도의 전자회로.
제3도는 종래의 티티엘 인푸트 버퍼의 블럭 다이어그램.
제4도는 제3도의 전자회로.
제5a도는 티티엘 인푸트(TTL INPUT)가 V1H에서 V1L로 바뀔 때의 출력이 Vcc/2로 될 때의 스피드를 나타낸 파형도, b도는 티티엘 인푸트가 V1L에서 V1H로 바뀔때의 출력이 Vcc/2로 될 때의 스피드를 나타낸 파형도.
제6a도는 제5b도의 스피드 그래프,
b는 제5b도의 스피드 그래프.
* 도면의 주요부분에 대한 부호의 설명
150 : 제1버퍼 200, 1600 : 제1공급전원
300, 700 : 제2공급전원 450, 1800 : 제3공급전원
500 : 제2버퍼 1000 : 제1버퍼부
2000 : 제2버퍼부 Vcc: 외부의공급전원
VSS: 외부의 접지전원 VVCC,VVSS: 저항
TR1, TR2, TR7, TR8: P모스 TR3, TR4, TR5, TR9, TR10: N모스
본 발명은 저항수단을 이용한 씨 모스 티티엘 인푸트 버퍼에 관한 것으로 제1버퍼와 제2버퍼에 공급전원을 1개씩 추가하되, 저항을 개재하여 외부의 공급전원과 외부의 접지전압에 의하여 로직이 구성되는 씨 모스(C MOS)회로와 티티엘(TTL) 전압수준을 갖는 씨스템과의 인터페이스를 더욱 효과적으로 수행할 수 있게 한 것이다.
씨 모스 회로의 티티엘 인푸트 버퍼는 그 목적이 티티엘 로직의 전압수준을 받아들여서 그것을 씨 모스 로직의 전압수준으로 효과적으로 전달하는 것에 있다. 이러한 씨 모스 티티엘 인푸트 버퍼가 갖추어야 할 이상적인 조건으로는 첫째, 씨 모스 회로가 동작을 하지 않고 있는 동안의 스탠바이 전류가 작아야 하고, 둘째, 티티엘 전압 수준으로 들어오는 입력하이 전압(V1H)과 입력 로우 전압(V1L) 사이에 그 정보를 씨 모스 회로내로 전달하는 속도의 변화 폭이 작아야 한다는 것이고, 세째, 씨 모스 회로에 공급되는 외무의 전압(VCC)의 변화에 대한 속도의 변화 폭이 작아야 하며, 넷째, 티티엘 입력 전압이 마진이 충분해야 하고, 다섯째. 티티엘 인푸트 버퍼가 어드레스 혹은 데이터를 받아들이는 경우, 그 세트 업 타임 및 홀드 타임의 조절이 용이해야 한다.
이와 같은 목적을 이루기 위한 종래의 씨 모스 티티엘 인푸트 버퍼는 제1공급전원(20)과 제2공급전원(30)에 의하여 동작하는 제1버퍼(10)로 제1버퍼부(100)를 이루고, 티티엘 인푸트를 제공받아 제1버퍼(10)를 통하여 제2버퍼(40)에 제공하고, 제1공급전원(50)과 제2공급전원(60)에 의하여 동작하는 제2버퍼(200)로서 제2버퍼부(200)를 이루게 하여서 된 것이다.
그러나 이와 같은 구성에 의한 씨 모스 티티엘 인푸트 버퍼는 스탠바이 전류량이 상당히 크게 되고, 티티엘 입력전압 수준이 입력하이 전압 일때와 입력 로우 전압 일때의 속도의 차이가 크며, 외부의 공급 전압의 변화에 대한 속도의 변화가 크게 되고, 티티엘 입력전압의 마진이 작게 되는 단점이 있다.
이와 같은 점을 보와하여 본 발명은 안정된 속도, 용이한 입력신호의 타이밍 조정, 폭넓은 입력 로우 전압과 압력 하이 전압의 마진, 작은 스탠바이 전류량을 제공할 수 있도록 한 것으로 도면을 참조하여 상세히 설명하면 다음과 같다.
티티엘 인푸트를 제공받는 제1버퍼(150) 일측에 제1공급전원(200)과 제2공급전원(300)을 타측에 제3공급전원(450)을 제공하게 하여 제1버퍼부(1000)를 이루고, 제1버퍼부(1000) 출력을 받는 제2버퍼(500) 일측에 제1공급전원(600)을 타측에 제2공급전원(700)과 제3공급전원(800)을 제공하게 하여 제2버퍼부(2000)을 이루게 하여서 된 것이다.
제1공급전원(200)(1600)은 외부에서 인가하는 외부의 공급전원(VCC)으로 구성하고 제2공급전원(300)은 외부의 공급전원(VCC)와 저항(RVCC)에 의한 전압 강하치(ΔVCC)를 제공할 수 있게 하였다.
제2공급전원(300)을 P모스(TR1)(TR2)에 직렬공급하고, N모스(TR5)(TR4)(TR3)를 직결하여 제3공급전원(450)을 인가하되 N모스 (TR3)(TR5) 양단에 결합된 N모스(TR6)의 소오스와 게이트와 P모스(TR1) 게이트에 각각 병렬로 연결하고, N모스(TR4)(TR5)와 P모스(TR2)의 게이트를 공통으로 하여 티티엘 인푸트를 제공받게 하고 N모스(TR3) 게이트에 제1공급전원(200)을 인가하며 P모스(TR2)와 N모스(TR3)를 결합시켜서 제1버퍼(150)를 구성한다.
제3공급전원(450)(800)은 외부의 접지전원(VCC)이다.
제2공급전원(700)은 외부의 접지전원(VSS)과 저항(RSS)에 의한 전압 강하치(ΔVSS)로서 구성한다.
제1공급전원(600)을 P모스(TR7)(TR8)와 N모스(TR9)에 직렬공급하고, P모스(TR8)출력에 제3공급전원(800)을 소오스와 게이트에 제공받는 N모스(TR10)를 인가하고, P모스(TR7)와 N모스(TR10)의 게이트를 공통으로 하며, N모스(TR9) 소오스에 제2공급전원(700)을 제공하고 N모스(TR9)와 P모스(TR8)의 게이트를 공통으로 하여 제1버퍼(150) 신호를 공급받게 하고, 모스(TR9)와 P모스(TR8)의 집점에서 출력(SIGNAL, X)에 공급하게 하여 제2버퍼(500)를 구성한다.
미설명부호 A는 외부의 공급전원(VCC)이 저항(RVCC)에서 전압강하된 지점, B는 P모스(TR1)(TR2)의 연결지점, C는 P모스(TR2)와 N모스(TR3)의 연결점, D는 N모스(TR3)(TR4)의 연결점, E는 N모스(TR4)(TR5)의 연결점, F는 P모스(TR7)(TR9)의 연결점, G는 P모스(TR8)와 N모스(TR9)의 연결점, H는 N모스(TR8)와 제2공급전원(700)의 연결점이다.
이와 같이 구성된 본 발명의 동작을 상세히 설명하면 다음과 같다.
티티엘 인푸트가 스탠바이 상태(2.4V)로 계속 머무르는 동안 A점은(Vcc-ΔVcc)의 전압을 갖는다. P모스(TR1)는 그 게이트전압(VSS)과 A점 사이의 전압차이의 절대값(VCC-ΔVCC)이 자체의 쓰레쉬홀드전압의 절대값(약1.0V)보다 크므로 B점에 A점의 전압을 그대로 전달한다.
P모스(TR2)는 그 게이트 전압(2.4V)과 B점과의 전압차이의 절대값(VCC-ΔVCC-2.4V)의 자체의 쓰레쉬홀드전압의 절대값보다 크므로 온 상태로 B점의 전압을 C전압에 그대로 전달하려 한다. N모스(TR5)는 그 게이트 입력전압(2.4V)과 VSS와의 접압차(2,4V-VSS)가 자체의 쓰레쉬홀드전압(약 0.8V)보다 크므로 온 상태로서 E점의 전압은 VSS로 빼낸다. N모스(TR4)는 그 게이트 입력전압(2.4V)과 E점과의 전압차(2.4V-VSS)가 자체의 쓰레쉬홀드전압보다 크므로 온 상태로서 D점의 전압을 E점을 거쳐서 VSS로 빼낸다. N모스(TR3)는 그 게이트 입력전압(VCC)과 D점과의 전압차(VCC-VSS)가 자체의 쓰레쉬홀드전압보다 크므로 C점의 전압을 D점과 E점을 거쳐 VSS로 빼낸다. 결국 Vcc로부터 저항(RVCC)과 P모스(TR1)(TR2)를 거쳐 C점으로 항상 일정한 전류가 흐르고 마찬가지로 C점으로부터 N모스(TR3)(TR4)(TR5)를 거쳐 VSS로 항상 일정한 전류가 흐르며, 이때 C점으로 들어오는 전류량과 C점으로부터 빠져나가는 전류량의 비율에 의해 C점의 전압이 결정된다. 스탠바이 상태에서는 C점으로부터 VSS로 빠져나가는 전류량이 VCC로부터 C점으로 들어오는 전류량보다 많으므로 C점은 거의 VSS에 가까운 전압을 일정하게 갖고 있다.
N모스(TR10)는 그 게이트 입력전압이 VSS로서 항상 오프되어 있고, P모스(TR7)는 게이트 입력전압과 VCC와의 전압차이의 절대값(VCC-VSS)이 자체의 쓰레쉬홀드전압의 절대값보다 높으므로 항상 온되어 VCC전압을 F점에 그대로 전달한다. C점이 거의 VSS에 가까운 전압을 가지고 있으므로 P모스(TR8)는 그 게이트 입력전압과 F점과의 전압차이의 절대값이 그 자체의 쓰레쉬홀드전압이 절대값보다 크므로 항상 온 상태로서 F점의 전압 VCC을 그대로 G점의 출력(SIGNAL, X)으로 전달한다. N모스(TR9)는 C점의 전압이 거의 VSS에 가깝고 H점의 전위가 VSS+ΔVSS이므로 그 전위차의 절대값이 그 자체의 쓰레쉬홀드전압보다 작으므로 오프되어 있다.
티티엘 인푸트의 전압이 V1H(인푸트 하이 전압=2.4V)에서 V1L(인푸트 로우 전압=0.8V)로 바뀔 경우, P모스(TR2)의 게이트 입력전압과 D점과의 전압차이의 절대값이 증가하므로 VCC로부터 C점으로 들어오는 전류량이 증가한다.
이때 N모스(TR5)의 게이트 전압과 VSS와의 전압차가 줄어들고, N모스(TR4)의 게이트 입력 전압과 E점과의 전압차가 줄어듦에 따라 C점으로부터 VSS로 빠져나가는 전류량이 감소하며 V1L이 0.8V에 도달하면 N모스(TR5)(TR4)는 거의 오프상태가 되어 C점의 전압은 하이 상태(VCC-ΔVCC)가 된다. C점의 전압이 하이상태가 되면 C점과 F점간의 전압차이의 절대값이 P모스(TR8)의 쓰레쉬홀드전압보다 작으므로 N모스(TR8)은 오프되고 C점과 H점간의 전압차이의 절대값이 N모스(TR9)의 쓰레쉬홀드전압보다 크므로 N모스(TR9)는 온되어 G점의 전압이 N모스(TR9)와 저항(RVSS)을 거쳐 VSS로 빠짐으로써 출력(SIGNAL, X)은 로우상태(VSS-ΔVSS)가 된다.
티티엘 인푸트전압이 VIL(0.8V)에서 VIH(2.4V)로 증가하는 경우는 P모스(TR2)를 통해 C점으로 들어오는 전류의 양이 감소하고 N모스(TR4)(TR5)를 통해 VSS로 빠져나가는 전류의 양이 증가하여 C정의 전압이 로우상태가 되면서 N모스(TR9)를 오프시키고 P모스(TR8)를 온시켜서 출력(SIGNAL, X)은 하이상태(VCC)가 된다.
본 발명에 의해 개선되는 기존의 문제점으로는 첫째, 스탠바이 전류량의 극소화 둘째, 티티엘 인푸트 전압 변화에 대한 스피드 변화의 극소화 세째, VCC변화에 대한 스피드 변화의 극소화, 넷째, 폭넓은 인푸트 전압의 마진이 있다.
첫째, 스탠바이 전류량에 대해서는 제2도에 도시된 본 발명의 회로의 경우 전류가 많이 흐르는 조건인 높은 외부공급 전원전압(VCC=6V)과 저온(-10℃)에서 티티엘 인푸트가 2.0V일때 0.18mA가 흐르고 같은 조건에서 제3도에 도시된 기존의 회로를 최적화 했을때 0.37mA가 흘렀으므로 그 개선효과로서 기존의 전류량을 약 1/2로 줄였음을 알 수 있다.
본 발명에서는 저항(RVCC)을 사용함으로써 P모스(TR1)에 공급되는 전압을 VCC-ΔVCC로 줄였으므로 P모스(TR1)를 통해 회로의 내부로 흘러들어가는 전류의 양이 줄어들었다.
그러므로 스탠바이 전류의 양을 줄일 수 있다.
둘째, 티티엘 인푸트 전압의 변화에 대한 스피드 차이의 극소화는 제5도 및 6도에 도시하였으며, 본 발명에서 말하는 스피드란 인푸트 전압의 변화가 완료된 후로부터 출력 (SIGNAL,X)(SIGNAL,S)의 중간 전압수준까지 도달하는 시간(tL)(tH)를 말한다.
V1H=2.4V일 때의 tH와 V1L=0.8V일 때 tL간의 스피드 차이를 비교해 보면 다음의 표 1과 같다.
[표 1]
Figure kpo00001
표1에서 나타나는 바와 같이 본 발명의 티티엘 인푸트 버퍼는 그 입력에 V1H에서 V1L로 변할 때와 V1L에서 V1H로 변할 때의 스피드 차이가 기존의 인푸트 버퍼보다 줄어들었다. 또한 기존의 회로에서 가장 느린 tL과 가장 느린 tH의 차이는 09ns이고, 본 발명에서는 그 차이가 0.2ns로 감소하였다. 티티엘 인푸트 버퍼의 tH와 tL의 차이는 그 인푸트가 어드레스 혹은 데이터인 경우에 그 인푸트의 하이상태 혹을 로우상태에 따른 세트업 타임 및 홀드타임의 차이를 만들므로 tH와 tL의 차이를 줄임으로써 세트업 타임 및 홀드 타임을 안정시킬 수 있다. 또한 위의 제5도에서 보이는 바와 같이 V1L전압수준의 변화 그리고 V1H전압수준의 변화에 대한 각각 tL,tH의 변화폭도 본 발명의 인푸트 버퍼는 작게 만든다.
제2도에 있는 본 발명의 티티엘 인푸트 버퍼에서 입력 전압이 V1H(2.4V)로부터 V1L(0.8V)로 변화할 때 N모스(TR4)(TR5)의 게이트와 소오스와의 전압 차이는 각각의 쓰레쉬홀드전압과 거의 같거나 동일하므로 N모스(TR4)(TR5)는 오프되어 C점으로부터 VSS로 빠져나가는 전류는 없는 상태에서 Vcc로부터 P모스(TR1)(TR2)를 통해 들어온 전류는 C점을 하이 상태로 만들고, 이는 또한 P모스(TR8)를 오프시키고 N모스(TR9)를 온시켜서 G점의 값을 VSS로 내보냄으로써 출력(SIGHAL,X)를 로우 상태로 만든다.
그러나 티티엘 입력 전압이 V1L(0.8V)로부터 V1H(2.4V)로 변하는 경우는 P모스(TR1)(TR2)가 계속 온되어 있는 상태에서 P모스(TR1)(TR2)를 통해 들어오는 전류를 줄이고 N모스(TR3)(TR4)(TR5)를 통해 VSS로 빠져나가는 전류의 양을 증가시키는 것이기 때문에 C점의 전압이 로우상태가 되는 시간이 오래걸리므로 G점 즉 출력(SIGNAL, X)이 하이가 되는 시간이 길어져서 입력 전압이 V1H에서 V1L로 변할 때의 스피드 tL과 V1L에서 V1H로 변할때의 스피드 tH사이에 차이가 생기게 된다.
본 발명에서는 제2도의 저항(RVCC)를 사용하여 티티엘 입력 전압이 V1L에서 V1H로 변하는 경우 C점으로부터 VSS로 빠져나가는 전하의 양을 줄이고 저항(RVSS)에 의해 H점에 VSS+ΔVSS가 존재하여 C점이 로우로 떨어질때 보다 빨리 N모스(TR9)가 오프되게 함으로써 출력(SIGNAL, X)이 신속히 하이상태로 변할 수 있도록 하여 tL가tH의 스피드 차이를 국소화 시켰다.
표1의 VCC=4V/100℃ 조건에서 tH가 tL보다 다른 것은 tH가 가장 느린 조건인 6V/-10℃에서 t가 너무 느려지는 것을 방지하기 위해 N모스(TR4)(TR5)의 크기를 조정했기 때문이다.
셋째, VCC즉 외부 공급전압의 변화에 대한 티티엘 인푸트 버퍼의 스피드 변화 폭의 극소화는 제5도로부터 얻은 다음의 표 2를 참조한다.
표 2는 각각의 입력 전압에 있어서, VCC변화에 대한 스피드의 변화를 보여준다.
[표 2]
(1) 인푸트가 V1L인 경우
Figure kpo00002
(2) 인푸트가 V1H인 경우
Figure kpo00003
위 표 2에서 보이는 것과 같이 VCC의 변화에 다른 ΔtL및 ΔtH의 값은 본 발명의 회로의 경우 감소되었다. VCC에 대한 tL및 tH의 변화 폭은 티티엘 인푸트 버퍼의 입력이 제어 신호일 경우, 전체 회로의 동작 속도에 영향을 주고, 그 입력이 어드레스나 데이터인 경우, 그 자체의 세트 업타임 및 홀드 타임에 영향을 주게 된다. 그러므로 본 발명에서는 VCC에 대한 인푸트 버퍼의 스피드 변화를 줄임으로써 VCC변화에 대한 전체 회로의 동작과 속도를 안정시키는 VCC변화에 대한 어드레스 및 데이터의 세트업 및 홀드 타임을 안정시켰다.
본 발명에서는 외부의 공급전압VCC과 씨 모스회로 사이에 저항수단(RVCC)을 사용했고, 씨 모스회로와 접지(VSS) 사이에 저항수단(RVSS)를 사용함으로써 VCC전압의 변화가 회로의 동작 속도에 미치는 영향을 감소시켰다.
VCC전압의 변화가 있을 경우 높은 VCC전압을 VCCH, 이때 저항(RVCC)이 차지하는 전압을 ΔVCCH라하고, 이때 N모스(TR9)가 온되어 있을 경우, 저항(RVSS)이 차지하는 전압을 ΔVSSH라하며 낮은 VCC전압을 VCCL, 이때 저항(RVCC)이 차지하는 전압을 ΔVCCL이라 하고, 이때 N모스(TR9)가 온되어 있을 경우 저항(RVSS)이 차지하는 전압을 ΔVSSL이라 한다.
VCCH＞VCCL이므로
Figure kpo00004
제2도 VCC=VCCH인 경우 A점에 전달되는 전압에서 =VCCH-ΔVCCH
VCC=VCCL인 경우 A점에 전달되는 전압=VCCL-ΔVCCL
VCCH-VCCL＞(VCCH-ΔVCCH)-(VCCL-ΔVCCL)=VCCH-VCCL-(ΔVCCH-ΔVCCL)
즉 VCC=VCCH인 경우와 VCC=VCCL인 경우에 대해 A점에서 나타나는 전압 차이는 VCC의 변화폭 보다(ΔVCCH-ΔVCCL)만큼 작다.
제2도에서 N모스(TR9)가 온 상태가 될 때
VCC=VCCH인 경우 N모스(TR9)의 게이트와 소오스 사이의 전압차이.
VGS1=VCCH-ΔVSSH
VCC=VCCL인 경우 N모스(TR9)의 게이트와 소오스 사이의 전압차이
VGS2=VCCL-ΔVSSL
VGS1-VGS2=VCCH-VCCL-(ΔVSSH-ΔVSSL＜VCCH-VCCL
즉, VCC=VCCH인 경우와 VCC=VCCL인 경우에 대한 N모스(TR9)의 VGS차이는 VCC의 변화폭 보다(ΔVSSH-ΔVSSL)만큼 작다.
결국 저항수단(RVCC)(RVSS)를 사용함으로써 외부 공급 전원의 변화가 회로의 동작 속도에 주는 영향을 줄어 들었다.
넷째, 티티엘 입력 전압의 폭 넓은 마진에 대해서는 제5도 및 제6도를 보면 알 수 있다.
먼저 제6도의 입력 전압이 V1L인 경우 VCC=4V/100℃에서 기존의 회로의 V1L전압이 증가함에 따라 본 발명의 회로도 보다 그 스피드 tL이 급격히 느려지며, 이런 현상은 공급 전압이 낮아지면 더욱 심해진다. V1L의 전압이 어느 수준 이상으로 올라가면 tL의 곡선은 결국＂∞＂가 되는데 이때는 티티엘 인푸트 버퍼가 외부의 입력전압을 로우 상태로 받아들이지 못하게 된다.
제6도에서의 경향을 보면 기존의 회로가 먼저＂∞＂의 곡선을 갖게 될 것임을 알 수 있다. 그러므로 발명의 회로는 기존의 회로보다 더욱 높은 V1L전압을 로우로 받아들일 수 있다.
즉 더욱 넓은 V1L마진을 갖는다.
입력전압이 V1H인 경우 제7도를 보면 6V/-10℃에서 기존의 회로는 V1H전압이 낮아짐에 따라 본 발명의 회로보다 그 스피드 tH가 급격히 느려진다. 이러한 현상은 공급 전압이 낮아지면 더욱 심해진다. V1H전압이 어느 수준 이하로 내려가면 tH의 곡선은＂∞＂가 되는데 이때는 티티엘 인푸트 버퍼가 외부의 입력 전압을 하이상태로 받아들이지 못한다. 제7도에서의 경향을 보면 기존의 회로가 먼저＂∞＂의 곡선을 갖게 될 것임을 알수 있다. 그러므로 본 발명의 회로는 기존의 회로보다 더욱 낮은 V1H전압을 하이로 받아들일 수 있다. 즉 더욱 넓은 V1H마진을 갖는다.
따라서 메모리 회로에는 티티엘 인푸트 버퍼가 다수 사용되므로 본 발명에 의해 전체 회로의 스탠바이 전류량을 대폭 감소시킬 수 있으며, 티티엘 인푸트 전압 수준이 하이(V1H)일 때의 속도와 로우(V1L)일 때의 속도의 차이를 줄일 수 있으므로 티티엘 인푸트가 어드레스 데이터인 경우 입력이 하이일 때와 로우일 때의 그 세트업 타임 및 홀드 타임을 안정시킬 수 있으며, 외부 공급 전압의 변화에 따르는 회로 동작속도의 변화는 티티엘 인푸트 버퍼의 입력이 제어 신호인 경우 전체 회로의 동작 속도의 변화를 가져오고 그 입력이 어드레스나 데이터인 경우 자체의 세트업 타임 및 홀드 타임에 영향을 주게 된다. 그러므로 본 발명에서는 외부공급 전압의 변화에 대한 티티엘 인푸트 버퍼의 속도 변화를 극소화 함으로써 외부 공급 전압의 변화에 대한 전체 회로의 동작속도와 어드레스 및 데이터의 세트업 타임과 홀드 타임은 안정시킬 수 있으며, 티티엘 입력 전압은 하이상태가 2.4V이고 로우상태가 0.8V이나 본 발명의 효과에 의해 더욱 높은 로우입력 전압과 더욱 낮은 하이입력전압을 사용할 수 있게 됨으로써 티티엘 입력 전압의 마진을 극대화 할 수가 있는 것이다.

Claims (3)

  1. 씨 모스 티티엘 인푸트 버퍼에 있어서, 제1버퍼(150) 일측에 외부의 공급전원(VCC)을 제공하는 제1공급 전원(200)과 외부의 공급전원(VCC)을 저항(RVCC)을 통하여 제공하는 제2공급전원(300)을 , 타측에 제3공급전원(450)을 제공하게 하여 제1버퍼부(1000)를 이루고, 제1버퍼부(1000) 출력을 받는 제2버퍼(500) 일측에 제1공급전원(600)을 타측에는 저항(RVSS)을 통하여 외부의 접지전원(700)에 연결한 제2공급전원(700)과 제3공급전원(800)을 제공하게하여 제2 버퍼부(2000)를 이루게하여 외부의 공급전원과 접지전원에 저항(RVCC),(RVSS)을 개재시켜서 됨을 특징으로하는 저항수단을 이용한 씨 모스-티티엘 인푸트 버퍼.
  2. 제1항에 있어서, 제2공급전원(300)을 P모스(TR1)(TR2)와 N모스(TR3)(TR4)(TR5)(TR6)로 구성된 제1버퍼(150)의 P모스(TR|1)의 소오스에 인가하여서 된 저항수단을 이용한 씨 모스 티티엘 인푸트 버퍼.
  3. 제1항에 있어서 제2공급전원(700)을 P모스(TR7)(TR8)와 N모스(TR9)(TR10)로 구성된 제2버퍼(500)의 N모스(TR9)의 소오스에 인가하여서 된 저항수단을 이용한 씨 모스 티티엘 인푸트 버퍼.
KR1019870008475A 1987-08-01 1987-08-01 저항 수단을 이용한 씨 모스 티티엘 인푸트 버퍼 KR900001817B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019870008475A KR900001817B1 (ko) 1987-08-01 1987-08-01 저항 수단을 이용한 씨 모스 티티엘 인푸트 버퍼
JP63190499A JPH021613A (ja) 1987-08-01 1988-07-29 抵抗手段を利用したｃ−ｍｏｓｔｔｌインプットバッファー
US07/225,848 US4929852A (en) 1987-08-01 1988-07-29 TTL to CMOS input buffer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870008475A KR900001817B1 (ko) 1987-08-01 1987-08-01 저항 수단을 이용한 씨 모스 티티엘 인푸트 버퍼

Publications (2)

Publication Number Publication Date
KR890004499A KR890004499A (ko) 1989-04-22
KR900001817B1 true KR900001817B1 (ko) 1990-03-24

Family

ID=19263517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870008475A KR900001817B1 (ko) 1987-08-01 1987-08-01 저항 수단을 이용한 씨 모스 티티엘 인푸트 버퍼

Country Status (3)

Country Link
US (1) US4929852A (ko)
JP (1) JPH021613A (ko)
KR (1) KR900001817B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107144A (en) * 1989-03-03 1992-04-21 Nec Corporation Integrated circuit having field effect transistors
US5320094A (en) * 1992-01-10 1994-06-14 The Johns Hopkins University Method of administering insulin
EP0557668A1 (en) * 1992-02-26 1993-09-01 International Business Machines Corporation Low power TTL/CMOS receiver circuit
US5287517A (en) * 1992-04-24 1994-02-15 Digital Equipment Corporation Self-compensating voltage level shifting circuit
JPH06209252A (ja) * 1992-09-29 1994-07-26 Siemens Ag Ｃｍｏｓ入力段
US5508653A (en) * 1993-09-29 1996-04-16 Acc Microelectronics Corporation Multi-voltage circuit arrangement and method for accommodating hybrid electronic system requirements
US5877632A (en) * 1997-04-11 1999-03-02 Xilinx, Inc. FPGA with a plurality of I/O voltage levels
US5958026A (en) * 1997-04-11 1999-09-28 Xilinx, Inc. Input/output buffer supporting multiple I/O standards
US6393502B1 (en) 1999-08-31 2002-05-21 Advanced Micro Devices, Inc. System and method for initiating a serial data transfer between two clock domains
US6362652B1 (en) 1999-12-20 2002-03-26 Fujitsu Microelectronics, Inc. High voltage buffer for submicron CMOS
US6545521B2 (en) 2001-06-29 2003-04-08 International Business Machines Corporation Low skew, power sequence independent CMOS receiver device
JP2011011368A (ja) * 2009-06-30 2011-01-20 Sumitomo Heavy Ind Ltd 加熱シリンダカバー

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4191898A (en) * 1978-05-01 1980-03-04 Motorola, Inc. High voltage CMOS circuit
DE2929383A1 (de) * 1979-07-20 1981-02-12 Ibm Deutschland Schaltungsanordnung zur spannungspegelumsetzung und zugehoeriges verfahren
JPS5710822A (en) * 1980-06-23 1982-01-20 Toshiba Corp Integrated circuit device
US4380710A (en) * 1981-02-05 1983-04-19 Harris Corporation TTL to CMOS Interface circuit
US4437024A (en) * 1981-10-22 1984-03-13 Rca Corporation Actively controlled input buffer
US4430582A (en) * 1981-11-16 1984-02-07 National Semiconductor Corporation Fast CMOS buffer for TTL input levels
US4471242A (en) * 1981-12-21 1984-09-11 Motorola, Inc. TTL to CMOS Input buffer
JPH0620176B2 (ja) * 1982-10-08 1994-03-16 株式会社日立製作所 遅延回路
US4575646A (en) * 1983-06-02 1986-03-11 At&T Bell Laboratories High-speed buffer arrangement with no delay distortion
US4555642A (en) * 1983-09-22 1985-11-26 Standard Microsystems Corporation Low power CMOS input buffer circuit
US4563595A (en) * 1983-10-27 1986-01-07 National Semiconductor Corporation CMOS Schmitt trigger circuit for TTL logic levels
US4584492A (en) * 1984-08-06 1986-04-22 Intel Corporation Temperature and process stable MOS input buffer
US4783607A (en) * 1986-11-05 1988-11-08 Xilinx, Inc. TTL/CMOS compatible input buffer with Schmitt trigger
US4783603A (en) * 1987-01-08 1988-11-08 Cypress Semiconductor Corporation TTL to MOS converter with power supply noise rejection

Also Published As

Publication number Publication date
KR890004499A (ko) 1989-04-22
JPH021613A (ja) 1990-01-05
US4929852A (en) 1990-05-29

Similar Documents

Publication Publication Date Title
US5557221A (en) Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation
US7307469B2 (en) Step-down power supply
KR0130037B1 (ko) 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로
EP0905902B1 (en) Constant current cmos output driver circuit with dual gate transistor devices
KR900001817B1 (ko) 저항 수단을 이용한 씨 모스 티티엘 인푸트 버퍼
US5157285A (en) Low noise, temperature-compensated, and process-compensated current and voltage control circuits
JP2813103B2 (ja) 半導体集積回路
KR100197998B1 (ko) 반도체 장치의 저소비 전력 입력 버퍼
EP0718740B1 (en) Dynamically controlled voltage reference circuit
US5736888A (en) Capacitance elimination circuit which provides current to a node in a circuit to eliminate the effect of parasitic capacitance at the node
KR100301602B1 (ko) 출력파형의링잉을억제하는것이가능한반도체장치
KR100432573B1 (ko) 임피던스 조절이 가능한 출력 구동 회로를 갖는 반도체 장치
KR100223849B1 (ko) 반도체 메모리장치
JP2646771B2 (ja) 半導体集積回路
KR100406579B1 (ko) 램버스 디램의 출력 버퍼 회로
US20110090000A1 (en) Signal transmission circuit
KR100367528B1 (ko) 반도체 집적회로 장치
KR0167672B1 (ko) 리드 포트 회로
KR950002025B1 (ko) 메모리 디바이스의 입력버퍼
KR100298436B1 (ko) 데이터출력버퍼
KR950002020B1 (ko) 라이트 조절회로
JP2690212B2 (ja) 半導体メモリ装置用電流検出型データバス増幅器
KR0137337B1 (ko) 반도체 메모리 장치의 중간전압 발생회로 및 그 방법
KR0157956B1 (ko) 출력 버퍼회로
KR0183416B1 (ko) 동기식 반도체 기억 장치 및 반도체 집적 회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050202

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee