KR950002020B1 - 라이트 조절회로 - Google Patents
라이트 조절회로 Download PDFInfo
- Publication number
- KR950002020B1 KR950002020B1 KR1019910025758A KR910025758A KR950002020B1 KR 950002020 B1 KR950002020 B1 KR 950002020B1 KR 1019910025758 A KR1019910025758 A KR 1019910025758A KR 910025758 A KR910025758 A KR 910025758A KR 950002020 B1 KR950002020 B1 KR 950002020B1
- Authority
- KR
- South Korea
- Prior art keywords
- drain
- nmos transistor
- source
- gate
- terminal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
내용없음.
Description
제1도는 종래의 라이트(write) 조절회로도.
제2a, 2b도는 종래에 따른 동작 파형도.
제3도는 본 발명의 라이트 조절회로도.
제4a, 4d도는 본 발명에 따른 동작 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 풀업 20 : 라이트 구동부
30 : 데이터 입력부 N1, N7: 엔모스 트랜지스터
P1, P2: 피모스트랜지스터 I1, I2: 인버터
WE3, WEBB : 제어신호
본 발명은 라이트(WRITE) 조절회로에 관한 것으로, 특히, 기억소자 설계에 있어 하나의 셀을 선택하여 라이트를 할 때 소모될 불필요한 전류를 감소시키고, 라이트를 한다음 비트신(Bit line)과 비트 바선(Bit bar line)을 리드 상태로 만들어 주는 충전 시간에 등화 트랜지스터를 사용하여 같은 상태로 비트선과 비트바선을 충전시킨후 다음 셀을 읽어낼 때 안정적 상태에서 동작하게 함으로써, 라이트할 때 전력소모를 줄이는데 적당하도록 한 라이트 조절회로에 관한 것이다.
종래의 라이트 조절회로는 제1도에 도시된 바와 같이, 각각의 드레인단에 전원전압(Vcc1)이 인가되는 엔모스 트랜지스터(N2),(N3)의 게이트단에는 등화신호(EQ)을 인가함과 동시에 엔모스 트랜지스터(N1), (N4)의 게이트단에는 동작전압(Vcc2)을 인가하여 풀업 동작을 하는 풀업부(1)과, 드레인단 및 게이트단에 전원전압(Vcc1), 과 제어신호(WE3)를 각기 인가받는 엔모스 트랜지스터(N5),(N6)의 소오스단은 상기 풀업부(1)로부터 전압을 인가받아 게이트단에 등화신호(EQ)가 인가되는 엔모스 트랜지스터(N7)의 드레인단 및 소오스단에 인가하여 하나의 셀을 선택하여 읽도록 하는 라이트 구동부(2)와 외부로부터 인버터(I1),(I2)를 통하여 상기 라이트 구동부(2)내의 데이터 버스 라인으로 데이터를 보내주는 데이터 입력부(3)로 구성된다.
이와 같이 구성된 종래의 기술 동작은 풀업부(1)로부터 인가전압에 의해 라이트 구동부(2)내의 엔모스 트랜지스터(N5),(N6)가 구동되어 칼럼의 n개의 셀을 읽는다. 그리고 제2a, b도에서와 같이 라이트 인에이블 신호에 의해 라이트가 끝난후에 비트선(Bit)과 비트 바선을 충전시키는데, 제2c도와 같이 전압 차이를 두면서 충전이 가능하게 된다.
그러나, 이와 같은 종래의 라이트 조절회로는 만약 비트선(Bit)에 로울레벨의 전위가 인가되고 비트 바선에 하이레벨의 전위가 공급된다고 가정하면 라이트가 끝난다음 충전시간으로 갈 때 로우로 된 비트 바선이 충분히 충전상태가 되지 못한다면 같은 칼럼의 다음 셀을 읽어낼 때 데이터가 바뀌어 버릴 수 있으며, 혹은 다음 셀의 비트선과 비트 바선의 등화레벨이 낮아져 셀의 데이터를 증폭하는데 오래 시간이 걸리게 되어 데이터를 읽어내는데 실패할 수 있다.
또한, 라이트 주기동안에 풀업부에서 데이터 버스 라인으로 데이터를 보내주는 인버터(I1),(I2)로 계속적인 전류가 흐르게 되어 불필요한 전류소모를 유발시킨다.
그리고, 이를 조절할 수 있는 회로는 모든 칼럼에 설치하는데 이때 용량이 커지면서 칼럼수가 커지는 칩구조로 갈 때 이 회로를 구동하는 구동회로가 대부분 게이트에 연결되어 상당히 큰 부하를 갖게 되어 큰 사이즈가 필요하다.
따라서, 큰 피크 전류와 이로 인한 노이즈를 유발하여 칩에 안좋은 영향을 주는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 라이트를 한후 충전시키는 시간에 비트선과 비트 바선을 같은 전위로 등화시켜 주어 안정적 상태로 만들어 주고 좀더 빠른 라이트 회복시간을 갖게 하며, 라이트 주기에 들어설 때 풀업부에 이를 인식할 수 있는 제어신호를 인가하여 라이트 주기에 흐르게 되는 불필요한 전류를 감소시킬 수 있는 라이트 조절회로를 발명한 것으로, 이를 첨부한 도면을 참조해 설명하면 다음과 같다.
제3도는 본 발명의 라이트 조절회로도로서 이에 도시한 바와 같이, 전원 전압(Vcc1)을 드레인단에 인가받은 엔모스 트렌지스터(N2),(N3)의 게이트단에는 등화신호(EQ)를 공통으로 인가하여, 게이트단에 동작전압(Vcc2)를 인가받은 엔모스 트랜지스터(N1),(N4)의 드레인단에는 라이트 주기 동안에 전류의 소모를 줄일 수 있도록 하는 제어신호 WEBB(A),(B)를 소오스단에 인가받는 피모스 트랜지스터(P1),(P2)의 게이트단을 각각 접속하여 안정된 상태로 풀업동작을 하는 풀업부(10)와, 드레인단 및 게이트단에 전원전압(Vcc1)과 제어신호(WE3)를 각기 인가받는 엔모스 트랜지스터(N5),(N6)의 소오스단에 상기 풀업부(10)로 부터의 전압을 인가함과 아울러 게이트단에 제어신호(WE3)를 인가받는 엔모스 트랜지스터(N7)의 드레인단과 소오스단에 인가하여 하나의 셀 데이터를 선택하여 읽은후, 비트선과 비트 바선을 충전시키고 등화를 시켜주는 라이트 구동부(20)와, 외부로부터의 인버터(I1),(I2)를 통하여 상기 라이트 구동부(20)내의 데이터 버스라인으로 데이터를 보내주는 데이터 입력부(30)로 구성한다.
이와 같이 구성한 본 발명의 작용 및 효과를 제4a, d도의 파형도를 참조해 설명하면 다음과 같다.
먼저, 제4a도에서와 같이 라이트 인에이블 신호가 하이에서 로울레벨로 변환될 때 라이트 주기 동안에 전류의 소모를 줄일 수 있는 로우레벨로 변환될 때 라이트 주기 동안에 전류의 소모를 줄일 수 있는 제어신호(WEBB)를 제4d도와 같이 만들어 내어 피모스 트랜지스터(P1),(P2)의 소오스단으로 보내게 된다.
여기서, 라이트 주기에 흐르는 전류를 제어하기 위해 제어신호를 피모스 트랜지스터(P1),(P2)의 소오스에 연결하는 것은 게이트 캐패시턴스에 비해 작은 부하를 갖는 정선(Junction)캐패시턴스를 개념으로 하였다.
그리고, 그 피모스 트랜지스터(P1),(P2)의 게이트단은 게이트단에 동작전압(Vcc2)를 인가받는 엠모스 트랜지스터(N1),(N2)의 드레인단에 연결되는데, 이것은 제어신호(WEBB)가 비트선이나 비트 바선으로 공급될 수는 있어도 반대로 비트선이나 비트 바선에서 제어회로로 억류되는 것을 막아주게 된다.
즉, 라이트 시간에는 피모스 트랜지스터(P1),(P2)의 소오스단에는 로우레벨의 전위가 인가되어 아무런 전류공급이 존재하지 않아 라이트 시간에 소모되는 전류를 최소화시킨다. 반면에 라이트 인에이블 신호라 로우레서 하이레벨로 변환되면, 그 제어신호(WEBB)도 마찬가지로 하이레벨로 전위가 바뀌게 되어 상기 피모스 트랜지스터(P1),(P2)의 소오스단에 공급이 되므로, 비트선과 비트바선을 리드상태로 만들어 빠르고 안정적인 읽기를 하게 된다.
그리고, 피모스 트랜지스터(P1),(P2)가 비트선과 비트 바선에서 라이트 주기때 전류를 제어하는 제어신호(WEBB)쪽으로의 전류의 흐름을 게이트와 드레인을 같은 노드로 연결하여 막았다.
이와 같이 라이트가 끝난 직후 즉, 라이트 인에이블 신호가 다시 로우에서 하이레벨로 변했을 때 제4b도와 같이 제어신호(WE3)의 짧은 시간 펄스가 발생하게 되는데, 본 고안은 엔모스 트랜지스터(N5),(N6)의 입력으로 비트선과 비트 바선을 리드상태로 충전시키고, 비트선과 비트 바선을 등화시키게 하였다.
즉, 엔모스 트랜지스터(N7)의 입력으로 제어신호(WE3)가 가해지므로서 같은 전위로 라이트가 끝난다음 비트선과 비트 바선을 등화시켰다. 그러므로, 본 발명은 높은 기억 용량이 적은 전력소모를 필요로 하는 메모리 칩의 설계시에 실시될 수 있으며, 칼럼이 증가되는 구조에서 사용되고, 같은 칼럼의 셀을 라이트 그리고 리드 등 연속동작을 할 때 사용될 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명은 기존의 라이트 조절회로보다 적은 부하를 갖는 구동회로를 구현함으로서 큰 피크치 전류와 노이즈에 대해 효과적으로 이용될 수 있으며, 라이트 회복시간을 비트선과 비트 바선을 등화시킴과 동시에 충전시킴으로서 빠른 회복시간을 갖게 할 수 있어 같은 칼럼의 셀들을 안정적으로 라이트하고 리드할 수 있는 효과가 있게 된다.
Claims (1)
- 전류 감소용 제어신호(WEBB)을 각기 소오스단에 입력받는 피모스 트랜지스터(P1),(P2)의 게이트단 및 드레인단을, 게이트단에 동작전압(Vcc2)을 각기 인가받은 엔모스 트랜지스터(N1),(N4)의 드레인단에 공통 접속하고, 그 엔모스 트랜지스터(N1),(N4)의 소오스단에 소오스단이 접속되는 엔모스 트랜지스터(N2),(N3)의 드레인단 및 게이트단에 전원전압(Vcc1)과 등화신호(EQ)를 인가하여 라이드(WRITE) 주기에 따라 풀업 동작을 하는 풀업부(10)와, 드레인단 및 게이트단에 전원전압(Vcc1)과 제어신호(WE3)를 인가받는 엔모스 트랜지스터(N5),(N6)의 소오스단을 상기 풀업부(10)내의 엔모스 트랜지스터 (N1, N2),(N3, N4)의 공통 소오스단에 접속함과 아울러 게이트단에 제어신호(WE3)를 인가받은 엔모스 트랜지스터(W7)의 드레인단과 소오스단에 각기 접속하여 하나의 셀을 선택하여 라이트한후 충전시간에 비트선과 비트 바선을 같은 전위로 등화시켜주는 라이트 구동부(20)와, 외부로부터 인버터(I1),(I2)를 통하여 상기 라이트 구동부(20)내의 데이터 버스라인으로 데이터를 보내주는 데이터 입력부(30)로 구성함을 특징으로 하는 라이트 조절회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025758A KR950002020B1 (ko) | 1991-12-31 | 1991-12-31 | 라이트 조절회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025758A KR950002020B1 (ko) | 1991-12-31 | 1991-12-31 | 라이트 조절회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930014602A KR930014602A (ko) | 1993-07-23 |
| KR950002020B1 true KR950002020B1 (ko) | 1995-03-08 |
Family
ID=19327235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910025758A KR950002020B1 (ko) | 1991-12-31 | 1991-12-31 | 라이트 조절회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950002020B1 (ko) |
-
1991
- 1991-12-31 KR KR1019910025758A patent/KR950002020B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930014602A (ko) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0098060B1 (en) | Clock pulse generating circuit | |
| EP0471289B1 (en) | High speed output buffer unit preliminarily shifting output voltage level | |
| US4074148A (en) | Address buffer circuit in semiconductor memory | |
| JPH05290581A (ja) | プレチャージ用出力ドライバ回路 | |
| KR100238247B1 (ko) | 고속 저전력 신호라인 드라이버 및 이를 이용한 반도체메모리장치 | |
| EP0427286B1 (en) | Semiconductor memory device | |
| EP0632594B1 (en) | Latch controlled output driver | |
| KR960006911B1 (ko) | 데이타 출력버퍼 | |
| US3644907A (en) | Complementary mosfet memory cell | |
| KR100298182B1 (ko) | 반도체메모리소자의출력버퍼 | |
| JPS61112426A (ja) | Ｃｍｏｓ駆動回路 | |
| KR100567497B1 (ko) | 버스 인터페이스 회로 및 리시버 회로 | |
| US5751160A (en) | Output buffer with improved operational speed and transitional current | |
| US5210449A (en) | Edge triggered tri-state output buffer | |
| US4520463A (en) | Memory circuit | |
| EP0202582B1 (en) | A nmos data storage cell and shift register | |
| KR100301602B1 (ko) | 출력파형의링잉을억제하는것이가능한반도체장치 | |
| US5508635A (en) | Reduced noise data output buffer with output level regulation | |
| KR950002020B1 (ko) | 라이트 조절회로 | |
| US6097642A (en) | Bus-line midpoint holding circuit for high speed memory read operation | |
| US5726938A (en) | Semiconductor device provided with a level conversion means for enabling a connection between logic circuits | |
| US6353560B1 (en) | Semiconductor memory device | |
| KR100472729B1 (ko) | 데이터 출력버퍼 | |
| KR960013854B1 (ko) | 데이타 출력버퍼 | |
| KR100470162B1 (ko) | 전원전압에따른프리차지동작을개선한반도체장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |