CN103427781B - 硅基高线性度低相移超宽带数字衰减器 - Google Patents

Abstract

本发明公开了一种硅基高线性度低相移超宽带数字衰减器，包括1dB、2dB、4dB、8dB、16dB五个衰减模块，采用带有沟道并联电阻结构和体悬浮结构的两种锗硅BiCMOS工艺的NMOS场效应晶体管作为控制开关，由五组互补数字信号独立控制五个衰减模块工作，利用低通网络进行相位补偿，通过电感进行相邻衰减模块间匹配，通过传输线匹配到50Ω的输入和输出阻抗，工作频率范围为1～25GHz，以1dB长度步进在的0～31dB的衰减范围内，可实现共32种状态低差损低相移的信号幅度衰减。本发明具有差损低、附加相移小、线性度高、生产成本低、芯片面积小的优点，可用于大幅度信号处理和单芯片集成。

Description

硅基高线性度低相移超宽带数字衰减器

技术领域

本发明属于电子技术领域，更进一步涉及通信、雷达系统电子元器件技术领域中的一种硅基高线性度低相移超宽带数字衰减器。本发明可用于超宽带通信系统、自动增益控制系统、相控阵系统、电子对抗系统、CDMA通信系统中对信号幅度实现低相移的增益变化衰减的高线性度功能模块。

背景技术

目前，通信、雷达系统电子元器件领域中，超宽带数字衰减器广泛用于超宽带通信系统、自动增益控制系统、相控阵系统、电子对抗系统、CDMA通信系统，较小插入相位变化量、精确衰减精度、较高线性度的数字衰减器使通信、雷达系统省去相位校准模块所需要的额外电路，并且能够处理幅度较大的信号，还可以与计算机技术兼容，实现程序控制。

当今成熟的单芯片数字衰减器采用砷化镓工艺的高电子迁移率晶体管开关或者PIN二极管开关进行衰减控制，实现可变衰减，具有较好的性能。但是，砷化镓工艺和PIN二极管技术不能很好地与当今大量用于超大规模集成电路生产制造的硅工艺实现很好的兼容，从而使得利用这两种技术实现的超宽带数字衰减器很难集成到单一芯片的超宽带通信系统中。随着硅集成电路制造技术的发展，利用硅基的CMOS和BiCMOS的工艺也能实现超宽带衰减器，并且可以便捷地集成到单一芯片的超宽带通信系统中，但已公开的成果很少。此外，数字衰减器通常所采用的控制开关在输入信号功率较大情况下的非线性特性会制约衰减器的线性度。

王韧拥有的专利技术“S波段五位电控衰减器模块”（申请日期2002.02.08，授权公告号CN2526988U）中公开了一种S波段五位电控衰减器模块。该衰减模块包括一个PIN二极管作为控制开关的四位步进衰减器和一个吸收型衰减器，可以在S波段实现五位电信号控制的信号衰减。该专利技术所公开的衰减模块存在的不足是：该专利技术以电控衰减器模块作为控制开关的PIN二极管，无法利用现有的硅基CMOS或BiCMOS工艺直接加工制造，需要增加额外的工艺步骤进行制造，增加了衰减器的制造成本。

南京理工大学在其申请的专利文件“微波毫米波超宽带低相移六位数字衰减器”（申请公布号CN102055427A，申请号201010555911.2，申请日期2010.11.24）中公开了一种微波毫米波超宽带低相移六位数字衰减器。该衰减器中采用赝配结构高电子迁移率晶体管作为开关控制，实现在2～18GHz的频带范围内步进式衰减。该专利申请文件所公开的数控衰减器，虽然具有较低插入损耗和附加相移，但是仍然存在的不足是：该数控衰减器中采用砷化镓工艺的高电子迁移率晶体管作为不同衰减模块状态切换的控制开关，生产成本较高，成品率较低。此外，砷化镓工艺与当今用于超大规模集成电路制造的硅工艺无法实现生产制造兼容，不利于实现单芯片集成超宽带射频微波系统。

成都拓来微波技术有限公司拥有的专利技术“宽带电调衰减器”（授权公告号CN202551017U，申请号201220119566.2，申请日期2012.03.27）中公开了一种宽带电调衰减器。该衰减器由五个级联的衰减单元构成，每个单元包括一个衰减器和两个单刀双掷开关，能够实现以1dB长度步进，实现0～31dB的衰减范围内的衰减。虽然具有工作频带宽、差损小、衰减精度高的优点，但是仍然存在的不足是：采用单刀双掷开关实现衰减控制，不仅需要两条信号通路，增加了电路结构的复杂度，用于集成电路设计时所占用的芯片面积大，大大降低了该电路的芯片集成度，而且其线性度也不及单一CMOS场效应管开关，限制了衰减器的信号处理能力。此外，该专利申请文件所公开的宽带电调衰减器中没有提出衰减单元内部衰减器的具体电路结构。

刘志军、高学邦发表的论文“一款高精度大衰减量单片数控衰减器”（《电路与组件》2012.01：59-62）中公开了一种高精度大衰减量单片数控衰减器。该衰减器砷化镓工艺的场效应管作为控制开关，尽管衰减范围较大，衰减精度较高。但是仍然存在的不足是：采用砷化镓工艺的高电子迁移率晶体管作为控制开关，生产成本较高，成品率较低，与现有的超大规模集成电路制造技术不兼容，不适合单芯片集成，而且占用的芯片面积大。

发明内容

为了克服上述现有技术中存在的问题，提出一种硅基高线性度低相移超宽带数字衰减器。本发明可以满足目前超宽带集成电路片上系统的发展要求，以及对低插入损耗、低附加相移、高线性度、低功耗、小芯片面积、可用于单芯片系统集成的数字衰减器的应用需求。

本发明包括相互独立的1dB衰减模块、2dB衰减模块、4dB衰减模块、8dB衰减模块、16dB衰减模块五个衰减模块，两条传输线TL0、TL1，四个电感L1、L2、L3、L4。本发明衰减器的工作频率范围为1～25GHz，以1dB的步进长度在0～31dB的衰减范围内，实现总共32种状态的信号幅度衰减。

1dB衰减模块、2dB衰减模块、4dB衰减模块，均采用桥T型组合衰减结构，该结构分别以带有沟道并联电阻结构和体悬浮结构的两种锗硅BiCMOS工艺的NMOS场效应晶体管作为串联支路和并联支路的控制开关，利用低通附加相移补偿网络电路结构对所采用的NMOS场效应晶体管开关进行附加相移补偿，以实现1dB、2dB、4dB的信号幅度衰减。

8dB衰减模块和16dB衰减模块，均采用π型衰减结构，该结构分别以带有沟道并联电阻结构和体悬浮结构的两种锗硅BiCMOS工艺的NMOS场效应晶体管作为串联支路和并联支路的控制开关，利用低通附加相移补偿网络电路结构对所采用的NMOS场效应晶体管开关进行附加相移补偿，以实现8dB和16dB的信号幅度衰减。

传输线TL0和TL1，分别用于实现50Ω的输入阻抗与1dB衰减模块的输入端之间、16dB衰减模块的输出端与50Ω的输出阻抗之间的阻抗匹配。

电感L1、L2、L3、L4，分别用于实现1dB衰减模块的输出端与2dB衰减模块的输入端之间、2dB衰减模块的输出端与4dB衰减模块的输入端之间、4dB衰减模块的输出端与8dB衰减模块的输入端之间、8dB衰减模块的输出端与16dB衰减模块的输入端之间的阻抗匹配。

1dB衰减模块的输入端与传输线TL0的一端连接，传输线TL0的另一端作为该衰减器的输入端，1dB衰减模块的两个控制端分别与正向控制端和反向控制端连接，1dB衰减模块的输出端通过电感L1与2dB衰减模块的输入端连接，2dB衰减模块的两个控制端分别与正向控制端和反向控制端连接，2dB衰减模块的输出端通过电感L2与4dB衰减模块的输入端连接，4dB衰减模块的两个控制端分别与正向控制端和反向控制端连接，4dB衰减模块的输出端通过电感L3与8dB衰减模块的输入端连接，8dB衰减模块的两个控制端分别与正向控制端和反向控制端连接，8dB衰减模块的输出端通过电感L4与16dB衰减模块的输入端连接，16dB衰减模块的两个控制端分别与正向控制端和反向控制端连接，16dB衰减模块的输出端与传输线TL1的一端连接，传输线TL1的另一端作为该衰减器的输出端。

本发明与现有技术相比具有如下优点：

第一，本发明采用带有沟道并联电阻的NMOS场效应晶体管作为并联支路的控制开关，克服了现有技术中衰减器插入损耗高、附加相移大、端口匹配特性差以及采用PIN二极管作为开关时需要增加额外工艺步骤的问题。使得本发明实现信号幅度衰减时，信号功率损耗低、输出信号附加相移小，而且具有良好的端口匹配特性，可以减小信号传输过程中的失配损耗。

第二，本发明采用体悬浮结构的NMOS场效应晶体管作为并联支路的控制开关，克服了现有技术中开关线性度不高以及采用PIN二极管作为开关时需要增加额外工艺步骤的问题。使得本发明具有较高的线性度，可以处理大功率的信号，而且制造时无需额外工艺步骤，可以降低生产成本。

第三，本发明采用锗硅BiCMOS工艺，克服了现有技术中采用砷化镓工艺不能与当今超大规模集成电路芯片制造的硅工艺兼容的问题。使得本发明与现有的超大规模集成电路制造的CMOS工艺兼容，可以用于硅基超宽带片上系统的单芯片集成，有利于实现通信系统的单芯片化。

第四，本发明采用低通附加相移补偿网络，克服了现有技术中采用NMOS场效应晶体管作为控制开关时，其寄生电容引入较大的插入损耗和附加相移的问题。使得本发明在使用NMOS场效应晶体管作为控制开关的情况下，实现信号幅度衰减的同时，输出信号相移保持不变。

第五，本发明采用NMOS场效应晶体管作为控制开关，克服了现有技术中采用单刀双掷开关作为控制开关时，在信号通路中会引入较大的插入损耗和附加相移，以及两条信号通路增加芯片面积的问题。使得本发明可以在小芯片面积的情况下，实现低差损低相移的信号幅度衰减，提了高系统的集成度，降低了单芯片系统的制造成本。

附图说明

图1为本发明的方框图；

图2为本发明1dB衰减模块的电原理图；

图3为本发明2dB衰减模块的电原理图；

图4为本发明4dB衰减模块的电原理图；

图5为本发明8dB衰减模块的电原理图；

图6为本发明16dB衰减模块的电原理图；

图7为本发明带有沟道并联电阻结构NMOS晶体管开关的电原理图；

图8为本发明体悬浮结构NMOS晶体管开关的电原理图。

具体实施方式

下面结合附图对本发明做进一步详细描述。

参照附图1，本发明的衰减器包括1dB衰减模块、2dB衰减模块、4dB衰减模块、8dB衰减模块、16dB衰减模块，两条传输线TL0、TL1，四个电感L1、L2、L3、L4。1dB衰减模块的输入端与传输线TL0的一端连接，传输线TL0的另一端作为该衰减器的输入端，1dB衰减模块的两个控制端分别与正向控制端1和反向控制端1连接，1dB衰减模块的输出端通过电感L1与2dB衰减模块的输入端连接，2dB衰减模块的两个控制端分别与正向控制端2和反向控制端2连接，2dB衰减模块的输出端通过电感L2与4dB衰减模块的输入端连接，4dB衰减模块的两个控制端分别与正向控制端3和反向控制端3连接，4dB衰减模块的输出端通过电感L3与8dB衰减模块的输入端连接，8dB衰减模块的两个控制端分别与正向控制端4和反向控制端4连接，8dB衰减模块的输出端通过电感L4与16dB衰减模块的输入端连接，16dB衰减模块的两个控制端分别与正向控制端5和反向控制端5连接，16dB衰减模块的输出端与传输线TL1的一端连接，传输线TL1的另一端作为该衰减器的输出端。

参照附图2，本发明的1dB衰减模块包括一个超宽带射频输入端口In1，一个超宽带射频输出端口Out1，两个直流控制端口正向控制端1、反向控制端1，两个开关NMOS场效应晶体管M1、M2，一个电感L5和九个电阻R1、R2、R3、R4、R5、R6、R7、R8、R9。超宽带射频输入端口In1分别与开关NMOS场效应晶体管M1的漏极、电阻R3的一端、电阻R5的一端连接，开关NMOS场效应晶体管M1的源极与超宽带射频输出端口Out1连接，开关NMOS场效应晶体管M1的栅极与电阻R1的一端连接，电阻R1的另一端与反向控制端1连接，开关NMOS场效应晶体管M1的体端与电阻R2的一端连接，电阻R2的另一端与开关NMOS场效应晶体管M1的源极连接，电阻R3的另一端与电感L5的一端连接，电感L5的另一端与电阻R4的一端连接，电阻R4的另一端与超宽带射频输出端口Out1连接，电阻R5的另一端分别与电阻R6的一端和开关NMOS场效应晶体管M2的漏极连接，电阻R6的另一端与超宽带射频输出端口Out1连接，开关NMOS场效应晶体管M2的源极与电阻R9的一端连接，电阻R9的另一端与电源地连接，开关NMOS场效应晶体管M2的栅极与电阻R7的一端连接，电阻R7的另一端与正向控制端1连接，开关NMOS场效应晶体管M2的体端与电阻R8的一端连接，电阻R8的另一端与电源地连接。

参照附图3，本发明的2dB衰减模块包括一个超宽带射频输入端口In2，一个超宽带射频输出端口Out2，两个直流控制端口正向控制端2、反向控制端2，两个开关NMOS场效应晶体管M3、M4，一个电感L6和九个电阻R10、R11、R12、R13、R14、R15、R16、R17、R18。超宽带射频输入端口In2分别与开关NMOS场效应晶体管M3的漏极、电阻R12的一端、电阻R14的一端连接，开关NMOS场效应晶体管M3的源极与超宽带射频输出端口Out2连接，开关NMOS场效应晶体管M3的栅极与电阻R10的一端连接，电阻R10的另一端与反向控制端2连接，开关NMOS场效应晶体管M10的体端与电阻R11的一端连接，电阻R11的另一端与开关NMOS场效应晶体管M3的源极连接，电阻R12的另一端与电感L6的一端连接，电感L6的另一端与电阻R13的一端连接，电阻R13的另一端与超宽带射频输出端口Out2连接，电阻R14的另一端分别与电阻R15的一端和开关NMOS场效应晶体管M4的漏极连接，电阻R15的另一端与超宽带射频输出端口Out2连接，开关NMOS场效应晶体管M4的源极与电阻R18的一端连接，电阻R18的另一端与电源地连接，开关NMOS场效应晶体管M4的栅极与电阻R16的一端连接，电阻R16的另一端与正向控制端2连接，开关NMOS场效应晶体管M4的体端与电阻R17的一端连接，电阻R17的另一端与电源地连接。

参照附图4，本发明的4dB衰减模块包括一个超宽带射频输入端口In4，一个超宽带射频输出端口Out4，两个直流控制端口正向控制端3、反向控制端3，两个开关NMOS场效应晶体管M5、M6，一个电容C1和九个电阻R19、R20、R21、R22、R23、R24、R25、R26、R27。超宽带射频输入端口In4分别与开关NMOS场效应晶体管M5的漏极、电阻R21的一端、电阻R23的一端连接，开关NMOS场效应晶体管M5的源极与超宽带射频输出端口Out4连接，开关NMOS场效应晶体管M5的栅极与电阻R19的一端连接，电阻R19的另一端与反向控制端3连接，开关NMOS场效应晶体管M5的体端与电阻R20的一端连接，电阻R20的另一端与开关NMOS场效应晶体管M5的源极连接，电阻R21的另一端分别与电阻R22的一端和电容C1的一端连接，电容C1的另一端与电源地连接，电阻R22的另一端与超宽带射频输出端口Out4连接，电阻R23的另一端分别与电阻R24的一端和开关NMOS场效应晶体管M6的漏极连接，电阻R24的另一端与超宽带射频输出端口Out4连接，开关NMOS场效应晶体管M6的源极与电阻R27的一端连接，电阻R27的另一端与电源地连接，开关NMOS场效应晶体管M6的栅极与R25的一端连接，电阻R25的另一端与正向控制端3连接，开关NMOS场效应晶体管M6的体端与电阻R26的一端连接，电阻R26的另一端与电源地连接。

参照附图5，本发明的8dB衰减模块包括一个超宽带射频输入端口In8，一个超宽带射频输出端口Out8，两个直流控制端口正向控制端4、反向控制端4，三个开关NMOS场效应晶体管M7、M8、M9，一个电容C2和十个电阻R28、R29、R30、R31、R32、R33、R34、R35、R36、R37。超宽带射频输入端口In8分别与开关NMOS场效应晶体管M7的漏极、电阻R30的一端、开关NMOS场效应晶体管M8的漏极连接，开关NMOS场效应晶体管M7的源极与超宽带射频输出端口Out8连接，开关NMOS场效应晶体管M7的栅极与电阻R28的一端连接，电阻R28的另一端与反向控制端4连接，开关NMOS场效应晶体管M7的体端与电阻R29的一端连接，电阻R29的另一端与开关NMOS场效应晶体管M7的源极连接，电阻R30的另一端分别与电容C2的一端和电阻R31的一端连接，电容C2的另一端与电源地连接，电阻R31的另一端分别与超宽带射频输出端口Out8和开关NMOS场效应晶体管M9的漏极连接，开关NMOS场效应晶体管M8的源极与电阻R36的一端连接，电阻R36的另一端与电源地连接，开关NMOS场效应晶体管M8的栅极与R32的一端连接，电阻R32的另一端与正向控制端4连接，开关NMOS场效应晶体管M8的体端与电阻R33的一端连接，电阻R33的另一端与电源地连接，开关NMOS场效应晶体管M9的源极与电阻R37的一端连接，电阻R37的另一端与电源地连接，开关NMOS场效应晶体管M9的栅极与R35的一端连接，电阻R35的另一端与正向控制端4连接，开关NMOS场效应晶体管M9的体端与电阻R34的一端连接，电阻R34的另一端与电源地连接。

参照附图6，本发明的16dB衰减模块包括一个超宽带射频输入端口In16，一个超宽带射频输出端口Out16，两个直流控制端口正向控制端5、反向控制端5，三个开关NMOS场效应晶体管M10、M11、M12，一个电容C3和十个电阻R38、R39、R40、R41、R42、R43、R44、R45、R46、R47。超宽带射频输入端口In16分别与开关NMOS场效应晶体管M10的漏极、电阻R40的一端、开关NMOS场效应晶体管M11的漏极连接，开关NMOS场效应晶体管M10的源极与超宽带射频输出端口Out16连接，开关NMOS场效应晶体管M10的栅极与电阻R38的一端连接，电阻R38的另一端与反向控制端5连接，开关NMOS场效应晶体管M10的体端与电阻R39的一端连接，电阻R39的另一端与开关NMOS场效应晶体管M10的源极连接，电阻R40的另一端分别与电容C3的一端和电阻R41的一端连接，电容C3的另一端与电源地连接，电阻R41的另一端分别与超宽带射频输出端口Out16和开关NMOS场效应晶体管M12的漏极连接，开关NMOS场效应晶体管M11的源极与电阻R46的一端连接，电阻R46的另一端与电源地连接，开关NMOS场效应晶体管M11的栅极与R42的一端连接，电阻R42的另一端与正向控制端5连接，开关NMOS场效应晶体管M11的体端与电阻R43的一端连接，电阻R43的另一端与电源地连接，开关NMOS场效应晶体管M12的源极与电阻R47的一端连接，电阻R47的另一端与电源地连接，开关NMOS场效应晶体管M12的栅极与R45的一端连接，电阻R45的另一端与正向控制端5连接，开关NMOS场效应晶体管M12的体端与电阻R44的一端连接，电阻R44的另一端与电源地连接。

参照附图7，本发明的带有沟道并联电阻结构NMOS晶体管开关包括一个开关NMOS场效应晶体管M13和两个电阻R48、R49。开关NMOS场效应晶体管M13的漏极与该开关的输入端连接，开关NMOS场效应晶体管M13的源极与该开关的输出端连接，开关NMOS场效应晶体管M13的栅极与电阻R48的一端连接，电阻R48的另一端与该开关的控制端连接，开关NMOS场效应晶体管M13的体端与电阻R49的一端连接，电阻R49的另一端与开关NMOS场效应晶体管M13的源极连接。

参照附图8，本发明的体悬浮结构NMOS晶体管开关包括一个开关NMOS场效应晶体管M14和两个电阻R50、R51。开关NMOS场效应晶体管M14的漏极与该开关的输入端连接，开关NMOS场效应晶体管M14的源极与该开关的输出端连接，开关NMOS场效应晶体管M14的栅极与电阻R50的一端连接，电阻R50的另一端与该开关的控制端连接，开关NMOS场效应晶体管M14的体端与电阻R51的一端连接，电阻R51的另一端与电源地连接。

本发明的低通附加相移补偿网络，包括电感补偿网络和电容补偿网络两种类型，这两种结构均具有低通相移滞后特性，可以对各个衰减模块中超前的相移进行补偿。其中，

电感补偿网络包括两个电阻R52、R53和一个电感L7。电阻R52的一端与该网络的输入端连接，电阻R52的另一端与电感L7的一端连接，电感L7的另一端与电阻R53的一端连接，电阻R53的另一端与该网络的输出端连接。

电容补偿网络包括两个电阻R54、R55和一个电容C4。电阻R54的一端与该网络的输入端连接，电阻R54的另一端分别与电容C4的一端和电阻R55的一端连接，电容C4的另一端与电源地连接，电阻R55的另一端与该网络的输出端连接。

下面结合5个实施例对本发明的工作过程做进一步详细描述。

实施例1：本发明1dB衰减模块的工作过程。

参照附图1、附图2，本发明的实施例1采用桥T型衰减网络结构，以附图7所示的带有沟道并联电阻结构NMOS晶体管开关作为串联支路的控制开关，以附图8所示的体悬浮结构NMOS晶体管开关作为并联支路的控制开关，利用电感补偿网络进行相移补偿。1dB衰减模块由一组互补的数字信号同时在正向控制端1和反向控制端1进行控制。当正向控制端1为低电平，反向控制端1为高电平时，NMOS晶体管M1导通，NMOS晶体管M2关断，1dB衰减模块处于参考状态。当正向控制端1为高电平，反向控制端1为低电平时，NMOS晶体管M1关断，NMOS晶体管M2导通，1dB衰减模块处于衰减状态。该衰减模块可以实现上述两种状态输出信号幅度相差1dB的固定值衰减，同时输出信号相移基本不变。

实施例2：本发明2dB衰减模块的工作过程。

参照附图1、附图3，本发明的实施例2采用桥T型衰减网络结构，以附图7所示的带有沟道并联电阻结构NMOS晶体管开关作为串联支路的控制开关，以附图8所示的体悬浮结构NMOS晶体管开关作为并联支路的控制开关，利用电感补偿网络进行相移补偿。2dB衰减模块由一组互补的数字信号同时在正向控制端2和反向控制端2进行控制。当正向控制端2为低电平，反向控制端2为高电平时，NMOS晶体管M3导通，NMOS晶体管M4关断，2dB衰减模块处于参考状态。当正向控制端2为高电平，反向控制端2为低电平时，NMOS晶体管M3关断，NMOS晶体管M4导通，2dB衰减模块处于衰减状态。该衰减模块可以实现上述两种状态输出信号幅度相差2dB的固定值衰减，同时输出信号相移基本不变。

实施例3：本发明4dB衰减模块的工作过程。

参照附图1、附图4，本发明的实施例3采用桥T型衰减网络结构，以附图7所示的带有沟道并联电阻结构NMOS晶体管开关作为串联支路的控制开关，以附图8所示的体悬浮结构NMOS晶体管开关作为并联支路的控制开关，利用电容补偿网络进行相移补偿。4dB衰减模块由一组互补的数字信号同时在正向控制端3和反向控制端3进行控制。当正向控制端3为低电平，反向控制端3为高电平时，NMOS晶体管M5导通，NMOS晶体管M6关断，4dB衰减模块处于参考状态。当正向控制端3为高电平，反向控制端3为低电平时，NMOS晶体管M5关断，NMOS晶体管M6导通，4dB衰减模块处于衰减状态。该衰减模块可以实现上述两种状态输出信号幅度相差4dB的固定值衰减，同时输出信号相移基本不变。

实施例4：本发明8dB衰减模块的工作过程。

参照附图1、附图5，本发明的实施例4采用π型衰减网络结构，以附图7所示的带有沟道并联电阻结构NMOS晶体管开关作为串联支路的控制开关，以附图8所示的体悬浮结构NMOS晶体管开关作为并联支路的控制开关，利用电容补偿网络进行相移补偿。8dB衰减模块由一组互补的数字信号同时在正向控制端4和反向控制端4进行控制。当正向控制端4为低电平，反向控制端4为高电平时，NMOS晶体管M7导通，NMOS晶体管M8和NMOS晶体管M9均关断，8dB衰减模块处于参考状态。当正向控制端4为高电平，反向控制端4为低电平时，NMOS晶体管M7关断，NMOS晶体管M8和NMOS晶体管M9均导通，8dB衰减模块处于衰减状态。该衰减模块可以实现上述两种状态输出信号幅度相差8dB的固定值衰减，同时输出信号相移基本不变。

实施例5：本发明16dB衰减模块的工作过程。

参照附图1、附图6，本发明的实施例5采用π型衰减网络结构，以附图7所示的带有沟道并联电阻结构NMOS晶体管开关作为串联支路的控制开关，以附图8所示的体悬浮结构NMOS晶体管开关作为并联支路的控制开关，利用电容补偿网络进行相移补偿。16dB衰减模块由一组互补的数字信号同时在正向控制端5和反向控制端5进行控制。当正向控制端5为低电平，反向控制端5为高电平时，NMOS晶体管M10导通，NMOS晶体管M11和NMOS晶体管M12均关断，16dB衰减模块处于参考状态。当正向控制端5为高电平，反向控制端5为低电平时，NMOS晶体管M10关断，NMOS晶体管M11和NMOS晶体管M12均导通，16dB衰减模块处于衰减状态。该衰减模块可以实现上述两种状态输出信号幅度相差16dB的固定值衰减，同时输出信号相移基本不变。

本发明的衰减器由1dB衰减模块、2dB衰减模块、4dB衰减模块、8dB衰减模块、16dB衰减模块顺序级联构成，其工作频率范围为1～25GHz，工作过程为以上五个实施例的组合，以1dB的步进长度在0～31dB的衰减范围内，实现总共32种状态的信号幅度的低差损低相移衰减。该衰减器具有处理大幅度信号的能力，其1dB压缩点可以达到19dBm。

Claims (6)

1.一种硅基高线性度低相移超宽带数字衰减器，包括相互独立的1dB衰减模块、2dB衰减模块、4dB衰减模块、8dB衰减模块、16dB衰减模块五个衰减模块，两条传输线TL0、TL1，四个电感L1、L2、L3、L4；所述衰减器的工作频率范围为1～25GHz，以1dB的步进长度在0～31dB的衰减范围内，实现总共32种状态的信号幅度衰减；其中，

所述的1dB衰减模块、2dB衰减模块、4dB衰减模块，均采用桥T型组合衰减结构，该结构分别以带有沟道并联电阻结构和体悬浮结构的两种锗硅BiCMOS工艺的NMOS场效应晶体管作为串联支路和并联支路的控制开关，利用低通附加相移补偿网络电路结构对所采用的NMOS场效应晶体管开关进行附加相移补偿，以实现1dB、2dB、4dB的信号幅度衰减；

所述的8dB衰减模块和16dB衰减模块，均采用π型衰减结构，该结构分别以带有沟道并联电阻结构和体悬浮结构的两种锗硅BiCMOS工艺的NMOS场效应晶体管作为串联支路和并联支路的控制开关，利用低通附加相移补偿网络电路结构对所采用的NMOS场效应晶体管开关进行附加相移补偿，以实现8dB和16dB的信号幅度衰减；

所述的传输线TL0和TL1，分别用于实现50Ω的输入阻抗与1dB衰减模块的输入端之间、16dB衰减模块的输出端与50Ω的输出阻抗之间的阻抗匹配；

所述的电感L1、L2、L3、L4，分别用于实现1dB衰减模块的输出端与2dB衰减模块的输入端之间、2dB衰减模块的输出端与4dB衰减模块的输入端之间、4dB衰减模块的输出端与8dB衰减模块的输入端之间、8dB衰减模块的输出端与16dB衰减模块的输入端之间的阻抗匹配；

所述的1dB衰减模块的输入端与传输线TL0的一端连接，传输线TL0的另一端作为该衰减器的输入端；所述的1dB衰减模块的两个控制端分别与正向控制端1和反向控制端1连接，1dB衰减模块的输出端通过电感L1与2dB衰减模块的输入端连接；所述的2dB衰减模块的两个控制端分别与正向控制端2和反向控制端2连接，2dB衰减模块的输出端通过电感L2与4dB衰减模块的输入端连接；所述的4dB衰减模块的两个控制端分别与正向控制端3和反向控制端3连接，4dB衰减模块的输出端通过电感L3与8dB衰减模块的输入端连接；所述的8dB衰减模块的两个控制端分别与正向控制端4和反向控制端4连接，8dB衰减模块的输出端通过电感L4与16dB衰减模块的输入端连接；所述的16dB衰减模块的两个控制端分别与正向控制端5和反向控制端5连接，16dB衰减模块的输出端与传输线TL1的一端连接，传输线TL1的另一端作为该衰减器的输出端。

2.根据权利要求1所述的硅基高线性度低相移超宽带数字衰减器，其特征在于：所述的1dB衰减器模块包括一个超宽带射频输入端口In1，一个超宽带射频输出端口Out1，两个直流控制端口正向控制端1、反向控制端1，两个开关NMOS场效应晶体管M1、M2，一个电感L5和九个电阻R1、R2、R3、R4、R5、R6、R7、R8、R9；所述的超宽带射频输入端口In1分别与开关NMOS场效应晶体管M1的漏极、电阻R3的一端、电阻R5的一端连接；所述的开关NMOS场效应晶体管M1的源极与超宽带射频输出端口Out1连接，开关NMOS场效应晶体管M1的栅极与电阻R1的一端连接，电阻R1的另一端与反向控制端1连接；所述的开关NMOS场效应晶体管M1的体端与电阻R2的一端连接，电阻R2的另一端与开关NMOS场效应晶体管M1的源极连接；所述的电阻R3的另一端与电感L5的一端连接，电感L5的另一端与电阻R4的一端连接，电阻R4的另一端与超宽带射频输出端口Out1连接；所述的电阻R5的另一端分别与电阻R6的一端和开关NMOS场效应晶体管M2的漏极连接，电阻R6的另一端与超宽带射频输出端口Out1连接；所述的开关NMOS场效应晶体管M2的源极与电阻R9的一端连接，电阻R9的另一端与电源地连接；所述的开关NMOS场效应晶体管M2的栅极与电阻R7的一端连接，电阻R7的另一端与正向控制端1连接；所述的开关NMOS场效应晶体管M2的体端与电阻R8的一端连接，电阻R8的另一端与电源地连接。

3.根据权利要求1所述的硅基高线性度低相移超宽带数字衰减器，其特征在于：所述的2dB衰减器模块包括一个超宽带射频输入端口In2，一个超宽带射频输出端口Out2，两个直流控制端口正向控制端2、反向控制端2，两个开关NMOS场效应晶体管M3、M4，一个电感L6和九个电阻R10、R11、R12、R13、R14、R15、R16、R17、R18；所述的超宽带射频输入端口In2分别与开关NMOS场效应晶体管M3的漏极、电阻R12的一端、电阻R14的一端连接；所述的开关NMOS场效应晶体管M3的源极与超宽带射频输出端口Out2连接，开关NMOS场效应晶体管M3的栅极与电阻R10的一端连接，电阻R10的另一端与反向控制端2连接；所述的开关NMOS场效应晶体管M10的体端与电阻R11的一端连接，电阻R11的另一端与开关NMOS场效应晶体管M3的源极连接；所述的电阻R12的另一端与电感L6的一端连接，电感L6的另一端与电阻R13的一端连接，电阻R13的另一端与超宽带射频输出端口Out2连接；所述的电阻R14的另一端分别与电阻R15的一端和开关NMOS场效应晶体管M4的漏极连接，电阻R15的另一端与超宽带射频输出端口Out2连接；所述的开关NMOS场效应晶体管M4的源极与电阻R18的一端连接，电阻R18的另一端与电源地连接；所述的开关NMOS场效应晶体管M4的栅极与电阻R16的一端连接，电阻R16的另一端与正向控制端2连接；所述的开关NMOS场效应晶体管M4的体端与电阻R17的一端连接，电阻R17的另一端与电源地连接。

4.根据权利要求1所述的硅基高线性度低相移超宽带数字衰减器，其特征在于：所述的4dB衰减器模块包括一个超宽带射频输入端口In4，一个超宽带射频输出端口Out4，两个直流控制端口正向控制端3、反向控制端3，两个开关NMOS场效应晶体管M5、M6，一个电容C1和九个电阻R19、R20、R21、R22、R23、R24、R25、R26、R27；所述的超宽带射频输入端口In4分别与开关NMOS场效应晶体管M5的漏极、电阻R21的一端、电阻R23的一端连接；所述的开关NMOS场效应晶体管M5的源极与超宽带射频输出端口Out4连接，开关NMOS场效应晶体管M5的栅极与电阻R19的一端连接，电阻R19的另一端与反向控制端3连接；所述的开关NMOS场效应晶体管M5的体端与电阻R20的一端连接，电阻R20的另一端与开关NMOS场效应晶体管M5的源极连接；所述的电阻R21的另一端分别与电阻R22的一端和电容C1的一端连接，电容C1的另一端与电源地连接，电阻R22的另一端与超宽带射频输出端口Out4连接；所述的电阻R23的另一端分别与电阻R24的一端和开关NMOS场效应晶体管M6的漏极连接，电阻R24的另一端与超宽带射频输出端口Out4连接；所述的开关NMOS场效应晶体管M6的源极与电阻R27的一端连接，电阻R27的另一端与电源地连接；所述的开关NMOS场效应晶体管M6的栅极与R25的一端连接，电阻R25的另一端与正向控制端3连接；所述的开关NMOS场效应晶体管M6的体端与电阻R26的一端连接，电阻R26的另一端与电源地连接。

5.根据权利要求1所述的硅基高线性度低相移超宽带数字衰减器，其特征在于：所述的8dB衰减器模块包括一个超宽带射频输入端口In8，一个超宽带射频输出端口Out8，两个直流控制端口正向控制端4、反向控制端4，三个开关NMOS场效应晶体管M7、M8、M9，一个电容C2和十个电阻R28、R29、R30、R31、R32、R33、R34、R35、R36、R37；所述的超宽带射频输入端口In8分别与开关NMOS场效应晶体管M7的漏极、电阻R30的一端、开关NMOS场效应晶体管M8的漏极连接；所述的开关NMOS场效应晶体管M7的源极与超宽带射频输出端口Out8连接，开关NMOS场效应晶体管M7的栅极与电阻R28的一端连接，电阻R28的另一端与反向控制端4连接；所述的开关NMOS场效应晶体管M7的体端与电阻R29的一端连接，电阻R29的另一端与开关NMOS场效应晶体管M7的源极连接；所述的电阻R30的另一端分别与电容C2的一端和电阻R31的一端连接，电容C2的另一端与电源地连接；所述的电阻R31的另一端分别与超宽带射频输出端口Out8和开关NMOS场效应晶体管M9的漏极连接；所述的开关NMOS场效应晶体管M8的源极与电阻R36的一端连接，电阻R36的另一端与电源地连接；所述的开关NMOS场效应晶体管M8的栅极与R32的一端连接，电阻R32的另一端与正向控制端4连接；所述的开关NMOS场效应晶体管M8的体端与电阻R33的一端连接，电阻R33的另一端与电源地连接；所述的开关NMOS场效应晶体管M9的源极与电阻R37的一端连接，电阻R37的另一端与电源地连接；所述的开关NMOS场效应晶体管M9的栅极与R35的一端连接，电阻R35的另一端与正向控制端4连接；所述的开关NMOS场效应晶体管M9的体端与电阻R34的一端连接，电阻R34的另一端与电源地连接。

6.根据权利要求1所述的硅基高线性度低相移超宽带数字衰减器，其特征在于：所述的16dB衰减器模块包括一个超宽带射频输入端口In16，一个超宽带射频输出端口Out16，两个直流控制端口正向控制端5、反向控制端5，三个开关NMOS场效应晶体管M10、M11、M12，一个电容C3和十个电阻R38、R39、R40、R41、R42、R43、R44、R45、R46、R47；所述的超宽带射频输入端口In16分别与开关NMOS场效应晶体管M10的漏极、电阻R40的一端、开关NMOS场效应晶体管M11的漏极连接；所述的开关NMOS场效应晶体管M10的源极与超宽带射频输出端口Out16连接，开关NMOS场效应晶体管M10的栅极与电阻R38的一端连接，电阻R38的另一端与反向控制端5连接；所述的开关NMOS场效应晶体管M10的体端与电阻R39的一端连接，电阻R39的另一端与开关NMOS场效应晶体管M10的源极连接；所述的电阻R40的另一端分别与电容C3的一端和电阻R41的一端连接，电容C3的另一端与电源地连接；所述的电阻R41的另一端分别与超宽带射频输出端口Out16和开关NMOS场效应晶体管M12的漏极连接；所述的开关NMOS场效应晶体管M11的源极与电阻R46的一端连接，电阻R46的另一端与电源地连接；所述的开关NMOS场效应晶体管M11的栅极与R42的一端连接，电阻R42的另一端与正向控制端5连接；所述的开关NMOS场效应晶体管M11的体端与电阻R43的一端连接，电阻R43的另一端与电源地连接；所述的开关NMOS场效应晶体管M12的源极与电阻R47的一端连接，电阻R47的另一端与电源地连接；所述的开关NMOS场效应晶体管M12的栅极与R45的一端连接，电阻R45的另一端与正向控制端5连接；所述的开关NMOS场效应晶体管M12的体端与电阻R44的一端连接，电阻R44的另一端与电源地连接。