JP2010178026A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010178026A
JP2010178026A JP2009017997A JP2009017997A JP2010178026A JP 2010178026 A JP2010178026 A JP 2010178026A JP 2009017997 A JP2009017997 A JP 2009017997A JP 2009017997 A JP2009017997 A JP 2009017997A JP 2010178026 A JP2010178026 A JP 2010178026A
Authority
JP
Japan
Prior art keywords
terminal
misfet
low
semiconductor device
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009017997A
Other languages
English (en)
Other versions
JP2010178026A5 (ja
JP5237842B2 (ja
Inventor
Satoshi Goto
聡 後藤
Tomoyuki Miyake
智之 三宅
Masao Kondo
将夫 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009017997A priority Critical patent/JP5237842B2/ja
Priority to US12/695,192 priority patent/US8244199B2/en
Priority to CN201010107742.6A priority patent/CN101794793B/zh
Publication of JP2010178026A publication Critical patent/JP2010178026A/ja
Publication of JP2010178026A5 publication Critical patent/JP2010178026A5/ja
Priority to US13/562,380 priority patent/US8385876B2/en
Application granted granted Critical
Publication of JP5237842B2 publication Critical patent/JP5237842B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Abstract

【課題】アンテナスイッチのコスト削減を図る観点から、特に、アンテナスイッチをシリコン基板上に形成された電界効果トランジスタから構成する場合であっても、アンテナスイッチで発生する高調波歪みをできるだけ低減できる技術を提供する。
【解決手段】ＴＸシリーズトランジスタＳＥ（ＴＸ），ＲＸシリーズトランジスタＳＥ（ＲＸ）およびＲＸシャントトランジスタＳＨ（ＲＸ）を低耐圧ＭＩＳＦＥＴＱＮから構成する一方、ＴＸシャントトランジスタを高耐圧ＭＩＳＦＥＴＱＨから構成する。これにより、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する高耐圧ＭＩＳＦＥＴＱＨの直列接続数を少なくすることで、直列接続された各高耐圧ＭＩＳＦＥＴＱＨに印加される電圧振幅の不均一性を抑制する。この結果、高次高調波の発生を抑制することができる。
【選択図】図１１

Description

本発明は、半導体装置に関し、特に、例えば、無線通信機器に搭載されるアンテナスイッチに適用して有効な技術に関するものである。
ＵＳ２００５／００１７７８９号公報（特許文献１）には、ＲＦ（Radio Frequency）スイッチ回路に関する技術が記載されている。この技術において、ＲＦスイッチ回路は、ＳＯＩ技術で製造されており、スイッチングトランジスタとシャントトランジスタを含んでいる。スイッチングトランジスタとシャントトランジスタは、それぞれ、直列に接続された複数のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）から構成されている。そして、スイッチングトランジスタにおいて直列接続されているＭＯＳＦＥＴの個数と、シャントトランジスタにおいて直列接続されているＭＯＳＦＥＴの個数は同じになっている構造が特許文献１に開示されている。
米国出願公開ＵＳ２００５／００１７７８９号公報
近年の携帯電話機では音声通話機能だけでなく様々なアプリケーション機能が追加されている。すなわち、携帯電話機を用いた配信音楽の視聴、動画伝送、データ転送などの音声通話機能以外の機能が携帯電話機に追加されている。このような携帯電話機の多機能化に伴い、世界各国での周波数帯（ＧＳＭ（Global System for Mobile communications）帯、ＰＣＳ（Personal Communication Services）帯など）や変調方式（ＧＳＭ、ＥＤＧＥ（Enhanced Data rates for GSM Evolution）、ＷＣＤＭＡ（Wideband Code Division Multiplex Access）など）が多数存在することになっている。したがって、携帯電話機では、複数の異なる周波数帯や異なる変調方式に対応した送受信信号に対応する必要がある。このことから、携帯電話機では、これらの送受信信号の送信と受信とを１つのアンテナで共用し、アンテナスイッチによってアンテナとの接続を切り替えることが行なわれている。
例えば、携帯電話機においては、送信信号の電力が１Ｗを超えるなど大電力になることが普通であり、アンテナスイッチには、大電力の送信信号の高品質性を確保し、かつ、他の周波数帯の通信に悪影響を与える妨害波（高次高調波）の発生を低減する性能が要求される。このため、アンテナスイッチを構成するスイッチング素子として電界効果トランジスタを使用する場合、この電界効果トランジスタには、高耐圧性だけでなく、高次高調波歪を低減できる性能が要求される。
このことから、アンテナスイッチを構成する電界効果トランジスタは、低損失や低高調波歪みを実現するため、寄生容量が少なく、線形性に優れたＧａＡｓ基板やサファイア基板上に形成される電界効果トランジスタ（例えば、ＨＥＭＴ（High Electron Mobility Transistor））が使用されている。しかし、高周波特性に優れている化合物半導体基板は、高価であり、アンテナスイッチのコスト低下の観点から望ましいとはいえない。アンテナスイッチのコスト低下を実現するには、安価なシリコン基板上に形成された電界効果トランジスタを使用することが効果的である。しかし、安価なシリコン基板は、高価な化合物半導体基板に比べて寄生容量が大きく、化合物半導体基板上に形成された電界効果トランジスタよりも高調波歪みが大きくなる問題点がある。
本発明の目的は、アンテナスイッチのコスト削減を図る観点から、特に、アンテナスイッチをシリコン基板上に形成された電界効果トランジスタから構成する場合であっても、アンテナスイッチで発生する高調波歪みをできるだけ低減できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
代表的な実施の形態による半導体装置は、送信端子とアンテナ端子と受信端子とを有するアンテナスイッチを備える。このとき、前記アンテナスイッチは、（ａ）前記送信端子と前記アンテナ端子との間に直列に複数個接続された第１ＭＩＳＦＥＴと、（ｂ）前記受信端子と前記アンテナ端子との間に直列に複数個接続された第２ＭＩＳＦＥＴと、（ｃ）前記送信端子とＧＮＤ端子との間に直列に複数個接続された第３ＭＩＳＦＥＴと、（ｄ）前記受信端子とＧＮＤ端子との間に接続された第４ＭＩＳＦＥＴとを有する。そして、前記第１ＭＩＳＦＥＴ、前記第２ＭＩＳＦＥＴおよび前記第４ＭＩＳＦＥＴは、低耐圧ＭＩＳＦＥＴから構成される一方、前記第３ＭＩＳＦＥＴは、前記低耐圧ＭＩＳＦＥＴよりもソース領域とドレイン領域との間の耐圧が高い高耐圧ＭＩＳＦＥＴから構成される。さらに、前記送信端子とＧＮＤ端子との間に直列接続されている前記第３ＭＩＳＦＥＴの個数は、前記受信端子と前記アンテナ端子との間に直列接続されている前記第２ＭＩＳＦＥＴの個数よりも少ないことを特徴とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
特に、アンテナスイッチをシリコン基板上に形成された電界効果トランジスタから構成する場合であっても、アンテナスイッチで発生する高調波歪みをできるだけ低減することができる。
本発明の実施の形態１における携帯電話機の構成を示すブロック図である。 デュアルバンド構造の携帯電話機の構成を示すブロック図である。 比較例におけるアンテナスイッチの回路構成を示す図である。 ＴＸシャントトランジスタとＲＸシリーズトランジスタに同等の電圧振幅が印加されることを説明する図である。 ＴＸシャントトランジスタを構成する各ＭＩＳＦＥＴに電圧振幅が均等に分配される理想状態を示す図である。 ＴＸシャントトランジスタを構成する各ＭＩＳＦＥＴに印加される電圧振幅が不均一になる状態を示す図である。 ＴＸシャントトランジスタを構成する各ＭＩＳＦＥＴに印加される電圧振幅の不均一が生じるメカニズムを説明する図である。 ＴＸシャントトランジスタを構成する各ＭＩＳＦＥＴに印加される電圧振幅の不均一が生じる結果、高次高調波が発生することを説明する図である。 ソース−ゲート間容量やドレイン−ゲート間容量に電圧依存性が存在することを示す図である。 ＴＸシャントトランジスタを構成する各ＭＩＳＦＥＴに印加される電圧振幅の不均一が生じる結果、高次高調波が発生することを説明する図である。 実施の形態１におけるアンテナスイッチの回路構成を示す図である。 ＴＸシャントトランジスタを構成する各ＭＩＳＦＥＴに印加される電圧振幅が不均一になる状態を示す図である。 ＴＸシャントトランジスタを構成する各ＭＩＳＦＥＴに印加される電圧振幅の不均一が緩和されるメカニズムを説明する図である。 実施の形態１におけるＲＦモジュールの実装構成を示す斜視図である。 実施の形態１において、アンテナスイッチを構成する半導体チップのレイアウト構成を示す図である。 比較例において、アンテナスイッチを構成する半導体チップのレイアウト構成を示す図である。 実施の形態１において、アンテナスイッチを構成するＭＩＳＦＥＴのデバイス構成を示す平面図である。 実施の形態１において、アンテナスイッチを構成する低耐圧ＭＩＳＦＥＴのデバイス構成を示す断面図である。 実施の形態１において、アンテナスイッチを構成する高耐圧ＭＩＳＦＥＴのデバイス構造を示す断面図である。 実施の形態２において、アンテナスイッチを構成する高耐圧ＭＩＳＦＥＴのデバイス構造を示す断面図である。 実施の形態３において、アンテナスイッチを構成する低耐圧ＭＩＳＦＥＴのデバイス構成を示す断面図である。 実施の形態３において、アンテナスイッチを構成する高耐圧ＭＩＳＦＥＴのデバイス構造を示す断面図である。 実施の形態４において、アンテナスイッチを構成する高耐圧ＭＩＳＦＥＴのデバイス構成を示す平面図である。 実施の形態４において、アンテナスイッチを構成する高耐圧ＭＩＳＦＥＴのデバイス構造を示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
＜携帯電話機の構成および動作＞
図１は、携帯電話機の送受信部の構成を示すブロック図である。図１に示すように、携帯電話機１は、インターフェース部ＩＦＵ、ベースバンド部ＢＢＵ、ＲＦ集積回路部ＲＦＩＣ、電力増幅器ＨＰＡ、低雑音増幅器ＬＮＡ、アンテナスイッチＡＳＷおよびアンテナＡＮＴを有している。
インターフェース部ＩＦＵは、ユーザ（通話者）からの音声信号を処理する機能を有している。すなわち、インターフェース部ＩＦＵは、ユーザと携帯電話機とのインターフェースをとる機能を有している。そして、ベースバンド部ＢＢＵは、中央制御部であるＣＰＵを内蔵し、送信時には、操作部を介したユーザ（通話者）からの音声信号（アナログ信号）をデジタル処理してベースバンド信号を生成できるように構成されている。一方、受信時には、デジタル信号であるベースバンド信号から音声信号を生成できるように構成されている。さらに、制御部ＣＵは、ベースバンド部ＢＢＵと接続されており、ベースバンド部ＢＢＵにおけるベースバンド信号の信号処理を制御する機能を有している。
ＲＦ集積回路部ＲＦＩＣは、送信時にはベースバンド信号を変調して無線周波数の信号を生成し、受信時には、受信信号を復調してベースバンド信号を生成することができるように構成されている。このとき、制御部ＣＵは、ＲＦ集積回路部ＲＦＩＣとも接続されており、ＲＦ集積回路部ＲＦＩＣにおける送信信号の変調や受信信号の復調を制御する機能も有している。
電力増幅器ＨＰＡは、微弱な入力信号と相似な大電力の信号を電源から供給される電力で新たに生成して出力する回路である。一方、低雑音増幅器ＬＮＡは、受信信号に含まれるノイズを増幅することなく、受信信号を増幅するように構成されている。
アンテナスイッチＡＳＷは、携帯電話機１に入力される受信信号と携帯電話機１から出力される送信信号とを分離するためのものであり、アンテナＡＮＴは、電波を送受信するためのものである。アンテナスイッチＡＳＷは、例えば、送信端子ＴＸと受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）を有している。この送信端子ＴＸは電力増幅器ＨＰＡと接続されており、受信端子ＲＸは低雑音増幅器ＬＮＡと接続されている。さらに、アンテナ端子ＡＮＴ（ＯＵＴ）はアンテナＡＮＴと電気的に接続されている。アンテナスイッチＡＳＷは制御部ＣＵと接続されており、アンテナスイッチＡＳＷにおけるスイッチの切り替え動作は、制御部ＣＵによって制御されている。
携帯電話機１は、上記のように構成されており、以下に、その動作について簡単に説明する。まず、信号を送信する場合について説明する。インターフェース部ＩＦＵを介して音声信号などの信号がベースバンド部ＢＢＵに入力されると、ベースバンド部ＢＢＵは、音声信号などのアナログ信号をデジタル処理する。これにより、生成されたベースバンド信号は、ＲＦ集積回路部ＲＦＩＣに入力する。ＲＦ集積回路部ＲＦＩＣでは、入力したベースバンド信号を、変調信号源およびミキサによって、無線周波数（ＲＦ（Radio Frequency）周波数）の信号に変換する。無線周波数に変換された信号は、ＲＦ集積回路部ＲＦＩＣから電力増幅器（ＲＦモジュール）ＨＰＡに出力される。電力増幅器ＨＰＡに入力した無線周波数の信号は、電力増幅器ＨＰＡで増幅された後、アンテナスイッチＡＳＷを介してアンテナＡＮＴより送信される。具体的に、アンテナスイッチＡＳＷでは、電力増幅器ＨＰＡと電気的に接続されている送信端子ＴＸをアンテナＡＮＴと電気的に接続するようにスイッチの切り替えが行なわれる。これにより、電力増幅器ＨＰＡで増幅された無線周波数の信号はアンテナスイッチＡＳＷを介してアンテナＡＮＴから送信される。
次に、信号を受信する場合について説明する。アンテナＡＮＴにより受信された無線周波数の信号（受信信号）は、アンテナスイッチＡＳＷを介して低雑音増幅器ＬＮＡに入力される。具体的に、アンテナスイッチＡＳＷでは、アンテナＡＮＴと受信端子ＲＸとを電気的に接続するようにスイッチの切り替えが行なわれる。これにより、アンテナＡＮＴで受信した受信信号は、アンテナスイッチＡＳＷの受信端子ＲＸに伝達される。アンテナスイッチＡＳＷの受信端子ＲＸは、低雑音増幅器ＬＮＡと接続されているので、受信信号は、アンテナスイッチＡＳＷの受信端子ＲＸから低雑音増幅器ＬＮＡに入力される。そして、受信信号は低雑音増幅器ＬＮＡで増幅された後、ＲＦ集積回路部ＲＦＩＣに入力する。ＲＦ集積回路部ＲＦＩＣでは、変調信号源およびミキサによって、周波数変換を行なう。そして、周波数変換された信号の検波が行なわれ、ベースバンド信号が抽出される。その後、このベースバンド信号は、ＲＦ集積回路部ＲＦＩＣからベースバンド部ＢＢＵに出力される。このベースバンド信号がベースバンド部ＢＢＵで処理され、インターフェース部ＩＦＵを介して携帯電話機１から音声信号が出力される。以上は、シングルバンドの信号を送受信する携帯電話機１の簡単な構成およびその動作である。
近年、携帯電話機では音声通話機能だけでなく様々なアプリケーション機能が追加されている。すなわち、携帯電話機を用いた配信音楽の視聴、動画伝送、データ転送などの音声通話機能以外の機能が携帯電話機に追加されている。このような携帯電話機の多機能化に伴い、世界各国での周波数帯や変調方式が多数存在することになっている。したがって、携帯電話機では、複数の異なる周波数帯や異なる変調方式に対応した送受信信号に対応するものが存在する。
図２は、例えば、デュアルバンドの信号を送受信する携帯電話機１の構成を示すブロック図である。図２に示す携帯電話機１の構成は、図１に示す携帯電話機１の基本構成とほぼ同様である。異なる点は、複数の異なる周波数帯の信号を送受信するために、それぞれの周波数帯の信号に対応し電力増幅器と低雑音増幅器が設けられている点である。例えば、複数の異なる周波数帯の信号として第１周波数帯の信号と第２周波数帯の信号がある。第１周波数帯の信号としては、ＧＳＭ（Global System for Mobile Communication）方式を利用した信号が挙げられ、周波数帯としては、ＧＳＭ低周波帯域の８２４ＭＨｚ〜９１５ＭＨｚ使用している信号である。一方、第２周波数帯の信号としては、ＧＳＭ（Global System for Mobile Communication）方式を利用した信号が挙げられ、周波数帯としては、ＧＳＭ高周波帯域の１７１０ＭＨｚ〜１９１０ＭＨｚを使用している信号である。
図２に示す携帯電話機１において、インターフェース部ＩＦＵ、ベースバンド部ＢＢＵ、ＲＦ集積回路部ＲＦＩＣおよび制御部ＣＵは、第１周波数帯の信号と第２周波数帯の信号とを信号処理できるように構成されている。そして、第１周波数帯の信号に対応して電力増幅器ＨＰＡ１と低雑音増幅器ＬＮＡ１が設けられており、第２周波数帯の信号に対応して電力増幅器ＨＰＡ２と低雑音増幅器ＬＮＡ２が設けられている。すなわち、図２に示すデュアルバンド方式の携帯電話機１では、異なる複数の周波数帯の信号に対応して２つの送信経路と２つの受信経路が存在する。
したがって、アンテナスイッチＡＳＷでは切り替え端子が４つ存在することになる。つまり、第１周波数帯の送信信号に対応して送信端子ＴＸ１が設けられており、第１周波数帯の受信信号に対応して受信端子ＲＸ１が設けられている。そして、第２周波数帯の送信信号に対応して送信端子ＴＸ２が設けられており、第２周波数帯の受信信号に対応して受信端子ＲＸ２が設けられている。このようにアンテナスイッチＡＳＷには４つの切り替え端子が存在するが、これらの端子の切り替えは制御部ＣＵによって制御される。以上は、デュアルバンドの信号を送受信する携帯電話機１の簡単な構成であり、その動作はシングルバンドの信号を送受信する携帯電話機１と同様である。
＜比較例におけるアンテナスイッチの回路構成＞
次に、アンテナスイッチの回路構成について説明する。本明細書では、図１に示すシングルバンド方式の携帯電話機１で使用されるアンテナスイッチＡＳＷの回路構成について主に説明するが、図２に示すデュアルバンド方式の携帯電話機１で使用されるアンテナスイッチＡＳＷの回路構成もほぼ同様である。
図３は、本発明者が検討した比較例におけるアンテナスイッチＡＳＷの回路構成を示す図である。図３に示すように、比較例におけるアンテナスイッチＡＳＷは、送信端子ＴＸと、受信端子ＲＸと、アンテナ端子ＡＮＴ（ＯＵＴ）とを有している。そして、比較例におけるアンテナスイッチＡＳＷは、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間にＴＸシリーズトランジスタＳＥ（ＴＸ）を有し、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間にＲＸシリーズトランジスタＳＥ（ＲＸ）を有している。さらに、比較例におけるアンテナスイッチＡＳＷは、送信端子ＴＸとＧＮＤ端子の間にＴＸシャントトランジスタＳＨ（ＴＸ）を有し、受信端子ＲＸとＧＮＤ端子の間にＲＸシャントトランジスタＳＨ（ＲＸ）を有している。
送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間に設けられているＴＸシリーズトランジスタＳＥ（ＴＸ）は、例えば、直列に接続された５つの低耐圧ＭＩＳＦＥＴＱＮから構成されている。このとき、各低耐圧ＭＩＳＦＥＴＱＮは、ソース領域とドレイン領域とゲート電極とを有している。本明細書では、低耐圧ＭＩＳＦＥＴＱＮのソース領域とドレイン領域とは対称になっているが、ＴＸシリーズトランジスタＳＥ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮにおいては、送信端子ＴＸ側の領域をドレイン領域とし、アンテナ端子ＡＮＴ（ＯＵＴ）側の領域をソース領域と定義することにする。さらに、低耐圧ＭＩＳＦＥＴＱＮのゲート電極はゲート抵抗ＧＲを介して制御端子ＶＴＸに接続されている。ゲート抵抗ＧＲは、制御端子ＶＴＸに高周波信号が漏れ込まないようにするためのアイソレーション抵抗である。言い換えれば、ゲート抵抗ＧＲは高周波信号を減衰させる機能を有している。このように構成されているＴＸシリーズトランジスタＳＥ（ＴＸ）では、制御端子ＶＴＸに印加する電圧を制御することより、直列に接続された低耐圧ＭＩＳＦＥＴＱＮのオン／オフを制御して、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間を電気的に接続したり、電気的に遮断するようになっている。つまり、ＴＸシリーズトランジスタＳＥ（ＴＸ）は、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との電気的な接続／非接続を切り替えるスイッチとして機能する。ＴＸシリーズトランジスタＳＥ（ＴＸ）を構成するＭＩＳＦＥＴとして、低耐圧ＭＩＳＦＥＴＱＮを使用しているのは、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）とを電気的に接続して送信信号を伝達する場合、送信経路のオン抵抗を低減して電力損失を低減させるためである。
続いて、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間に設けられているＲＸシリーズトランジスタＳＥ（ＲＸ）も、例えば、ＴＸシリーズトランジスタＳＥ（ＴＸ）と同様に、直列に接続された５つの低耐圧ＭＩＳＦＥＴＱＮから構成されている。このとき、各低耐圧ＭＩＳＦＥＴＱＮは、ソース領域とドレイン領域とゲート電極とを有している。本明細書では、低耐圧ＭＩＳＦＥＴＱＮのソース領域とドレイン領域とは対称になっているが、ＲＸシリーズトランジスタＳＥ（ＲＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮにおいては、アンテナ端子ＡＮＴ（ＯＵＴ）側の領域をドレイン領域とし、受信端子ＲＸ側の領域をソース領域と定義することにする。さらに、低耐圧ＭＩＳＦＥＴＱＮのゲート電極はゲート抵抗ＧＲを介して制御端子ＶＲＸに接続されている。ゲート抵抗ＧＲは、制御端子ＶＲＸに高周波信号が漏れ込まないようにするためのアイソレーション抵抗である。言い換えれば、ゲート抵抗ＧＲは高周波信号を減衰させる機能を有している。このように構成されているＲＸシリーズトランジスタＳＥ（ＲＸ）では、制御端子ＶＲＸに印加する電圧を制御することより、直列に接続された低耐圧ＭＩＳＦＥＴＱＮのオン／オフを制御して、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間を電気的に接続したり、電気的に遮断するようになっている。つまり、ＲＸシリーズトランジスタＳＥ（ＲＸ）は、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）との電気的な接続／非接続を切り替えるスイッチとして機能する。ＲＸシリーズトランジスタＳＥ（ＲＸ）を構成するＭＩＳＦＥＴとして、低耐圧ＭＩＳＦＥＴＱＮを使用しているのは、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）とを電気的に接続して受信信号を伝達する場合、受信経路のオン抵抗を低減して電力損失を低減させるためである。
次に、送信端子ＴＸとＧＮＤ端子との間に設けられているＴＸシャントトランジスタＳＨ（ＴＸ）は、例えば、直列に接続された５つの低耐圧ＭＩＳＦＥＴＱＮから構成されている。この場合、各低耐圧ＭＩＳＦＥＴＱＮは、ソース領域とドレイン領域とゲート電極とを有している。本明細書では、低耐圧ＭＩＳＦＥＴＱＮのソース領域とドレイン領域とは対称になっているが、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮにおいては、送信端子ＴＸ側の領域をドレイン領域とし、ＧＮＤ端子側の領域をソース領域と定義することにする。さらに、低耐圧ＭＩＳＦＥＴＱＮのゲート電極はゲート抵抗ＧＲを介して制御端子ＶＲＸに接続されている。ゲート抵抗ＧＲは、制御端子ＶＲＸに高周波信号が漏れ込まないようにするためのアイソレーション抵抗である。言い換えれば、ゲート抵抗ＧＲは高周波信号を減衰させる機能を有している。
ここで、上述したＴＸシリーズトランジスタＳＥ（ＴＸ）は、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間で、送信信号を伝達する送信経路の接続／非接続を切り替えるスイッチとして機能することからアンテナスイッチＡＳＷとして必要な構成要素である。これに対し、ＴＸシャントトランジスタＳＨ（ＴＸ）は送信端子ＴＸとＧＮＤ端子との間の接続／非接続を切り替えるものであり、送信端子ＴＸとＧＮＤ端子間の経路は直接送信信号が伝達されないことから、ＴＸシャントトランジスタＳＨ（ＴＸ）を設ける必要があるのか疑問となる。しかし、ＴＸシャントトランジスタＳＨ（ＴＸ）は、アンテナで受信信号を受信する際に重要な機能を有しているのである。
以下では、ＴＸシャントトランジスタＳＨ（ＴＸ）の機能について説明する。アンテナから受信信号を受信する場合、アンテナスイッチＡＳＷでは、ＲＸシリーズトランジスタＳＥ（ＲＸ）をオンしてアンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸとを電気的に接続する。これにより、アンテナで受信された受信信号は、アンテナ端子ＡＮＴ（ＯＵＴ）から受信端子ＲＸを介して受信回路に伝達される。このとき、送信経路側には受信信号を伝達させない必要があるので、アンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸとの間に設けられているＴＸシリーズトランジスタＳＥ（ＴＸ）はオフされる。これにより、アンテナからアンテナ端子ＡＮＴ（ＯＵＴ）に入力された受信信号は、送信端子ＴＸ側には伝達されない。ＴＸシリーズトランジスタＳＥ（ＴＸ）をオフすることにより、アンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸとの送信経路は電気的に遮断されるので、理想的には受信信号が送信経路に漏れこむことはないと考えられる。しかし、実際には、ＴＸシリーズトランジスタＳＥ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮにおいて、ＴＸシリーズトランジスタＳＥ（ＴＸ）をオフしているということは、電気的に低耐圧ＭＩＳＦＥＴＱＮのソース領域とドレイン領域の間にオフ容量が発生しているとみなすことができる。このため、高周波信号である受信信号は、このオフ容量を介して送信端子ＴＸ側に漏れるのである。受信信号の電力は小さいので、効率良くアンテナ端子ＡＮＴ（ＯＵＴ）から受信端子ＲＸ側に伝達させることが望ましい。すなわち、ＴＸシリーズトランジスタＳＥ（ＴＸ）のオフ容量を介した受信信号の送信端子ＴＸ側への漏れこみを抑制する必要がある。特に、ＴＸシリーズトランジスタＳＥ（ＴＸ）を構成する各低耐圧ＭＩＳＦＥＴＱＮのゲート幅はオン抵抗を低減する観点から広くなっている。このように低耐圧ＭＩＳＦＥＴＱＮのゲート幅が大きくなっていることは、言い換えれば、オフ容量が大きくなるとも言える。いまの場合、ＴＸシリーズトランジスタＳＥ（ＴＸ）は５つの低耐圧ＭＩＳＦＥＴＱＮを直列に接続しているので、ＴＸシリーズトランジスタＳＥ（ＴＸ）の合成容量は、１つの低耐圧ＭＩＳＦＥＴＱＮのオフ容量よりも小さくなるものの、ＴＸシリーズトランジスタＳＥ（ＴＸ）のオフ容量は無視できないくらいに大きくなる。ＴＸシリーズトランジスタＳＥ（ＴＸ）のオフ容量が大きくなるということは、それだけ、高周波信号である受信信号が漏れこみやすくなることを意味している。したがって、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間にＴＸシリーズトランジスタＳＥ（ＴＸ）も設ける構成だけでは、受信信号の漏れこみを充分に抑制することができないのである。
そこで、送信端子ＴＸとＧＮＤ端子との間にＴＸシャントトランジスタＳＨ（ＴＸ）を設けているのである。つまり、ＴＸシリーズトランジスタＳＥ（ＴＸ）をオフしている状態でも受信信号が送信端子ＴＸ側に漏れこむが、送信端子ＴＸ側に漏れこんだ受信信号を送信端子ＴＸで充分に反射させることができれば、送信端子ＴＸ側に漏れこむ受信信号を抑制できるのである。すなわち、送信端子ＴＸとＧＮＤ端子との間に設けられているＴＸシャントトランジスタＳＨ（ＴＸ）は、送信端子ＴＸにおける受信信号の反射を充分に行なう目的で設けられているのである。
送信端子ＴＸにおいて高周波信号である受信信号を充分に反射させるには、送信端子ＴＸをＧＮＤに接地することで実現できる。言い換えれば、送信端子ＴＸとＧＮＤ端子との間をできるだけ低インピーダンス状態にすることができれば、送信端子ＴＸでの受信信号の反射を充分に行なうことができるのである。このため、受信時に送信端子ＴＸ側では、ＴＸシリーズトランジスタＳＥ（ＴＸ）をオフするとともに、ＴＸシャントトランジスタＳＨ（ＴＸ）をオンすることにより、送信端子ＴＸとＧＮＤ端子とを電気的に接続しているのである。これにより、送信端子ＴＸ側に受信信号が漏れこんできても送信端子ＴＸで充分に反射させることができるので、送信端子ＴＸ側に漏れこむ受信信号を抑制することできる。
ＴＸシャントトランジスタＳＨ（ＴＸ）は、例えば、５つの低耐圧ＭＩＳＦＥＴＱＮから構成されている。ここで、複数の低耐圧ＭＩＳＦＥＴＱＮを直列に接続しているのは、送信時に送信端子ＴＸに大電力の送信信号が流れる関係上、送信端子ＴＸとＧＮＤ端子との間には大きな電圧振幅が印加されるからである。すなわち、複数の低耐圧ＭＩＳＦＥＴＱＮを直列に接続することにより、送信端子ＴＸとＧＮＤ端子との間に大きな電圧振幅が印加される場合であっても、各低耐圧ＭＩＳＦＥＴＱＮに印加される電圧振幅を耐圧以下にすることができるようにしたものである。さらに、ＴＸシャントトランジスタＳＨ（ＴＸ）として、低耐圧ＭＩＳＦＥＴＱＮを使用しているのは、オン抵抗を低減することができるためである。つまり、ＴＸシャントトランジスタＳＨ（ＴＸ）をオンした場合、送信端子ＴＸとＧＮＤ端子が電気的に接続されることになるが、この場合、ＴＸシャントトランジスタＳＨ（ＴＸ）のオン抵抗が大きいと、送信端子ＴＸとＧＮＤ端子との間のインピーダンスが大きくなってしまう結果、送信端子ＴＸ側に漏れてくる受信信号を送信端子ＴＸで充分に反射できなくなるからである。
続いて、受信端子ＲＸとＧＮＤ端子との間に設けられているＲＸシャントトランジスタＳＨ（ＲＸ）は、例えば、１つの低耐圧ＭＩＳＦＥＴＱＮから構成されている。この場合、低耐圧ＭＩＳＦＥＴＱＮは、ソース領域とドレイン領域とゲート電極とを有している。本明細書では、低耐圧ＭＩＳＦＥＴＱＮのソース領域とドレイン領域とは対称になっているが、ＲＸシャントトランジスタＳＨ（ＲＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮにおいては、受信端子ＲＸ側の領域をドレイン領域とし、ＧＮＤ端子側の領域をソース領域と定義することにする。さらに、低耐圧ＭＩＳＦＥＴＱＮのゲート電極はゲート抵抗ＧＲを介して制御端子ＶＴＸに接続されている。ゲート抵抗ＧＲは、制御端子ＶＴＸに高周波信号が漏れ込まないようにするためのアイソレーション抵抗である。言い換えれば、ゲート抵抗ＧＲは高周波信号を減衰させる機能を有している。
ここで、送信時においてＲＸシリーズトランジスタＳＥ（ＴＸ）をオフしている状態でも、ＲＸシリーズトランジスタＳＥ（ＲＸ）にはオフ容量があることから、送信信号が受信端子ＲＸ側に漏れこむが、受信端子ＲＸ側に漏れこんだ送信信号を受信端子ＲＸで充分に反射させることができれば、受信端子ＲＸ側に漏れこむ送信信号を抑制できるのである。すなわち、受信端子ＲＸとＧＮＤ端子との間に設けられているＲＸシャントトランジスタＳＨ（ＲＸ）は、受信端子ＲＸにおける送信信号の反射を充分に行なう目的で設けられているのである。
受信端子ＲＸにおいて高周波信号である送信信号を充分に反射させるには、受信端子ＲＸをＧＮＤに接地することで実現できる。言い換えれば、受信端子ＲＸとＧＮＤ端子との間をできるだけ低インピーダンス状態にすることができれば、受信端子ＲＸでの送信信号の反射を充分に行なうことができるのである。このため、送信時に受信端子ＲＸ側では、ＲＸシリーズトランジスタＳＥ（ＲＸ）をオフするとともに、ＲＸシャントトランジスタＳＨ（ＲＸ）をオンすることにより、受信端子ＲＸとＧＮＤ端子とを電気的に接続しているのである。これにより、受信端子ＲＸ側に送信信号が漏れこんできても受信端子ＲＸで充分に反射させることができるので、受信端子ＲＸ側に漏れこむ送信信号を抑制することできる。
ＲＸシャントトランジスタＳＨ（ＲＸ）は、例えば、１つの低耐圧ＭＩＳＦＥＴＱＮから構成されている。ここで、ＴＸシャントトランジスタＳＨ（ＴＸ）と異なり、複数の低耐圧ＭＩＳＦＥＴＱＮを直列に接続していないのは、受信時に受信端子ＲＸには微小電力の受信信号しか流れない関係上、１つの低耐圧ＭＩＳＦＥＴＱＮでも充分に耐圧を確保できるからである。さらに、ＲＸシャントトランジスタＳＨ（ＲＸ）として、低耐圧ＭＩＳＦＥＴＱＮを使用しているのは、オン抵抗を低減することができるためである。つまり、ＲＸシャントトランジスタＳＨ（ＲＸ）をオンした場合、受信端子ＲＸとＧＮＤ端子が電気的に接続されることになるが、この場合、ＲＸシャントトランジスタＳＨ（ＲＸ）のオン抵抗が大きいと、受信端子ＲＸとＧＮＤ端子との間のインピーダンスが大きくなってしまう結果、受信端子ＲＸ側に漏れてくる送信信号を受信端子ＲＸで充分に反射できなくなるからである。
比較例におけるアンテナスイッチＡＳＷは上記のように構成されており、以下にその動作について説明する。まず、送信時の動作について説明する。図３において、送信時には、ＴＸシリーズトランジスタＳＥ（ＴＸ）とＲＸシャントトランジスタＳＨ（ＲＸ）とをオンし、かつ、ＴＸシャントトランジスタＳＨ（ＴＸ）とＲＸシリーズトランジスタＳＥ（ＲＸ）とをオフする。これにより、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）が電気的に接続され、かつ、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）が電気的に遮断される。この結果、送信端子ＴＸからアンテナ端子ＡＮＴ（ＯＵＴ）に向って送信信号が出力される。このとき、ＲＸシリーズトランジスタＳＥ（ＲＸ）はオフしているが、オフ容量が存在するので、高周波信号である送信信号の一部はＲＸシリーズトランジスタＳＥ（ＲＸ）のオフ容量を介して、受信端子ＲＸ側に漏れ出る。ところが、受信端子ＲＸとＧＮＤ端子とはＲＸシャントトランジスタＳＨ（ＲＸ）がオンしていることから、電気的に接続され、受信端子ＲＸとＧＮＤ端子との間のインピーダンスは低インピーダンス状態となる。このため、受信端子ＲＸ側に漏れ出た送信信号は受信端子ＲＸで充分に反射される。この結果、受信端子ＲＸに漏れ出る送信信号は抑制されるので、送信端子ＴＸから送信信号が効率良くアンテナ端子ＡＮＴ（ＯＵＴ）に伝達される。このようにして、送信信号がアンテナ端子ＡＮＴ（ＯＵＴ）から出力される。
次に、受信時の動作について説明する。図３において、受信時には、ＲＸシリーズトランジスタＳＥ（ＲＸ）とＴＸシャントトランジスタＳＨ（ＴＸ）とをオンし、かつ、ＲＸシャントトランジスタＳＨ（ＲＸ）とＴＸシリーズトランジスタＳＥ（ＴＸ）とをオフする。これにより、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）が電気的に接続され、かつ、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）が電気的に遮断される。この結果、アンテナ端子ＡＮＴ（ＯＵＴ）から受信端子ＲＸに向って受信信号が伝達される。このとき、ＴＸシリーズトランジスタＳＥ（ＴＸ）はオフしているが、オフ容量が存在するので、高周波信号である受信信号の一部はＴＸシリーズトランジスタＳＥ（ＴＸ）のオフ容量を介して、送信端子ＴＸ側に漏れ出る。ところが、送信端子ＴＸとＧＮＤ端子とはＴＸシャントトランジスタＳＨ（ＴＸ）がオンしていることから、電気的に接続され、送信端子ＴＸとＧＮＤ端子との間のインピーダンスは低インピーダンス状態となる。このため、送信端子ＴＸ側に漏れ出た受信信号は送信端子ＴＸで充分に反射される。この結果、送信端子ＴＸに漏れ出る受信信号は抑制されるので、アンテナ端子ＡＮＴ（ＯＵＴ）から効率良く受信端子ＲＸ側に伝達される。このようにして、受信信号がアンテナ端子ＡＮＴ（ＯＵＴ）から受信端子ＲＸ側に伝達される。
＜比較例におけるアンテナスイッチの問題点＞
比較例におけるアンテナスイッチＡＳＷは上記のように構成されているが、比較例におけるアンテナスイッチＡＳＷでは送信信号の非線形性（高調波歪み）が増大するという問題点が発生する。アンテナスイッチＡＳＷには、大電力の送信信号の高品質性を確保し、かつ、他の周波数帯の通信に悪影響を与える妨害波（高次高調波）の発生を低減する性能が要求されるが、比較例におけるアンテナスイッチＡＳＷでは、特に、高次高調波の発生が問題となる。以下に、この問題点が発生するメカニズムについて説明する。
図４は、比較例であるアンテナスイッチＡＳＷの送信時の状態を示す回路ブロック図である。図４において、アンテナスイッチＡＳＷのアンテナ端子ＡＮＴ（ＯＵＴ）とＧＮＤ端子との間に接続されている負荷を負荷ＺＬとし、アンテナスイッチＡＳＷの受信端子ＲＸとＧＮＤ端子との間に接続されている負荷を負荷Ｚ０とする。この状態で、アンテナスイッチＡＳＷの送信端子ＴＸから電力Ｐｉｎの送信信号が入力される場合を考える。このとき、アンテナスイッチＡＳＷにおいて、ＴＸシリーズトランジスタＳＥ（ＴＸ）とＲＸシャントトランジスタＳＨ（ＲＸ）はオンし、かつ、ＴＸシャントトランジスタＳＨ（ＴＸ）とＲＸシリーズトランジスタＳＥ（ＲＸ）はオフしている。したがって、送信端子ＴＸとＧＮＤ端子との間に接続されているＴＸシャントトランジスタＳＨ（ＴＸ）と、アンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸとの間に接続されているＲＸシリーズトランジスタＳＥ（ＲＸ）とには、負荷ＺＬに印加される電圧振幅と同じ電圧振幅が印加される。この電圧振幅の最大値を電圧振幅ＶＬ（ｐｅａｋ）とする。
ここで、ＴＸシャントトランジスタＳＨ（ＴＸ）に着目すると、ＴＸシャントトランジスタＳＨ（ＴＸ）は、送信端子ＴＸとＧＮＤ端子との間に直列に接続された５つの低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５から構成されていることから、これらの低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５のそれぞれに電圧振幅ＶＬ（ｐｅａｋ）が等分に分配されると考えられる。つまり、図５に示すように、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する５つの低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５に、それぞれ、電圧振幅ＶＬ（ｐｅａｋ）／５が印加されることが理想である。しかし、実際には、５つの低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５には均等な電圧振幅ＶＬ（ｐｅａｋ）／５が印加されないのである。実際には、図６に示すように、５つの低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５には、それぞれ、電圧振幅ＶＬ１（ｐｅａｋ）〜ＶＬ５（ｐｅａｋ）が印加される。すなわち、低耐圧ＭＩＳＦＥＴＱＮ１には電圧振幅ＶＬ１（ｐｅａｋ）が印加され、低耐圧ＭＩＳＦＥＴＱＮ２には電圧振幅ＶＬ２（ｐｅａｋ）が印加される。同様に、低耐圧ＭＩＳＦＥＴＱＮ３には電圧振幅ＶＬ３（ｐｅａｋ）が印加され、低耐圧ＭＩＳＦＥＴＱＮ４には電圧振幅ＶＬ４（ｐｅａｋ）が印加される。さらに、低耐圧ＭＩＳＦＥＴＱＮ５には電圧振幅ＶＬ５（ｐｅａｋ）が印加される。このとき、電圧振幅ＶＬ１（ｐｅａｋ）〜ＶＬ５（ｐｅａｋ）は、電圧振幅ＶＬ１（ｐｅａｋ）＞電圧振幅ＶＬ２（ｐｅａｋ）＞電圧振幅ＶＬ３（ｐｅａｋ）＞電圧振幅ＶＬ４（ｐｅａｋ）＞電圧振幅ＶＬ５（ｐｅａｋ）の関係が成立している。つまり、低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５のうち、ＧＮＤ端子により近い位置に配置されているトランジスタの方が印加される電圧振幅は小さくなるのである。言い換えれば、送信端子ＴＸにより近い位置に配置されているトランジスタにはより大きな電圧振幅が印加されることになる。具体的に、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５のうち、低耐圧ＭＩＳＦＥＴＱＮ１に印加される電圧振幅ＶＬ１（ｐｅａｋ）が最も大きくなる。
このように同じ構造をしている低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５であっても、印加される電圧振幅が等分されずに不均一になる理由について説明する。ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５に印加される電圧振幅が不均一になる原因は、例えば、以下に示すようなものである。すなわち、それぞれの低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５の半導体基板（ＧＮＤ電位になっている）に対する寄生容量、低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５のゲート電極に接続されているゲート抵抗ＧＲの半導体基板に対する寄生容量、および、低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５と接続する配線の半導体基板に対する寄生容量が存在することが原因となっている。これらの寄生容量が存在すると、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５に印加される電圧振幅が不均一になるのである。
図７は、送信端子ＴＸとＧＮＤ端子の間に直列に接続された低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５を等価回路で示した図である。つまり、送信端子ＴＸとＧＮＤ端子の間には、直列接続された低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５からなるＴＸシャントトランジスタＳＨ（ＴＸ）が形成されているが、図７では、送信信号の送信時を示しており、ＴＸシャントトランジスタＳＨ（ＴＸ）はオフしている。この状態では、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５はすべてオフしている。したがって、オフしている低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５は、それぞれ、ソース領域とドレイン領域間に生成されるオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５で表すことができる。したがって、図７では、直列接続されている低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５を、直列に接続された５つのオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５で表している。低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５は同等の構成をしていることから、等価回路として示している５つのオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５は同等の静電容量値を有している。そして、図７では、低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５のそれぞれにおいて存在する寄生容量（ＧＮＤ電位に対する）を寄生容量Ｃｐａｒａ１〜Ｃｐａｒａ５で示している。この寄生容量Ｃｐａｒａ１〜Ｃｐａｒａ５は、それぞれのオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５に対応して形成されている。
図７に示す等価回路図において、送信端子ＴＸに送信信号の電力が加わって、送信端子ＴＸ側に電荷量Ｑが発生した場合を考える。このとき、寄生容量Ｃｐａｒａ１〜Ｃｐａｒａ５が存在しないと仮定した場合には、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５に蓄積される電荷量はすべて同じ電荷量Ｑとなる。したがって、寄生容量Ｃｐａｒａ１〜Ｃｐａｒａ５が存在しない理想状態では、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５の容量値が同じで、かつ、蓄積される電荷量が同じ電荷量Ｑであることから、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５のそれぞれに印加される電圧振幅は等しくなる。
しかし、実際には、寄生容量Ｃｐａｒａ１〜Ｃｐａｒａ５が存在する。このため、例えば、電荷量Ｑのうち寄生容量Ｃｐａｒａ１に電荷量Ｑａが蓄積されることになるので、オフ容量Ｃｏｆｆ１には電荷量Ｑ−Ｑａが蓄えられることになる。さらに、オフ容量Ｃｏｆｆ２には、寄生容量Ｃｐａｒａ２に電荷量Ｑａが蓄積されるので、電荷量Ｑ−２Ｑａが蓄積されることになる。同様にして、オフ容量Ｃｏｆｆ３には電荷量Ｑ−３Ｑａが蓄積され、オフ容量Ｃｏｆｆ４には電荷量Ｑ−４Ｑａが蓄積される。そして、オフ容量Ｃｏｆｆ５には電荷量Ｑ−５Ｑａが蓄積されることになる。このことから、寄生容量Ｃｐａｒａ１〜Ｃｐａｒａ５を考慮すると、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５に蓄積される電荷量は相違することになる。具体的には、送信端子ＴＸに最も近いオフ容量Ｃｏｆｆ１に蓄積される電荷量が最も大きく（電荷量Ｑ−Ｑａ）、送信端子ＴＸから離れてＧＮＤ端子に近づくほどオフ容量に蓄積される電荷量は小さくなっていく。そして、ＧＮＤ端子と接続されているオフ容量Ｃｏｆｆ５に蓄積されている電荷量が最も小さくなる（電荷量Ｑ−５Ｑａ）。このとき、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５の静電容量値は同等であるので、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５にそれぞれ印加される電圧振幅はオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５に蓄積されている電荷量に比例する。いまの場合、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５に蓄積されている電荷量が異なっているので、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５に印加される電圧振幅は均一ではなく不均一になる。具体的には、オフ容量Ｃｏｆｆ１に印加される電圧振幅が最も大きくなり、オフ容量Ｃｏｆｆ２〜Ｃｏｆｆ４になるにつれて印加される電圧振幅が小さくなる。そして、ＧＮＤ端子に接続されているオフ容量Ｃｏｆｆ５で最も印加される電圧振幅が小さくなる。したがって、寄生容量Ｃｐａｒａ１〜Ｃｐａｒａ５を考慮しない場合には、送信端子ＴＸとＧＮＤ端子の間に印加される最大電圧振幅の１／５がそれぞれのオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５に印加される最大の電圧振幅となる。これに対し、実際には、寄生容量Ｃｐａｒａ１〜Ｃｐａｒａ５が存在するので、上述したようにオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５に印加される電圧振幅は不均一となる。例えば、オフ容量Ｃｏｆｆ１は最も大きな電圧が印加されるので、送信端子ＴＸとＧＮＤ端子の間に印加される最大電圧振幅の１／５以上の大きな電圧振幅がオフ容量Ｃｏｆｆ１に印加される最大の電圧振幅となる。
以上のように、送信端子ＴＸとＧＮＤ端子との間に設けられているＴＸシャントトランジスタＳＨ（ＴＸ）がオフしている場合、寄生容量を考慮すると、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５のそれぞれに印加される電圧振幅が不均一になることがわかる。
次に、低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５のそれぞれに印加される電圧振幅が不均一になると、高次高調波の発生が増大することについて説明する。図８は、送信端子ＴＸとＧＮＤ端子との間に設けられているＴＸシャントトランジスタＳＨ（ＴＸ）がオフしている場合において、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する５つの低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５の等価回路を説明する図である。図８に示すように、低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５は、オフしている場合、ドレイン領域ＤＲとソース領域ＳＲの間に形成されているオフ容量Ｃｏｆｆと、ドレイン領域ＤＲとゲート電極Ｇの間に形成されている容量Ｃｇｄと、ソース領域ＳＲとゲート電極Ｇの間に形成されている容量Ｃｇｓより表すことができる。このとき、ドレイン領域ＤＲとソース領域ＳＲの間に形成されているオフ容量Ｃｏｆｆの静電容量値は一定であるが、ドレイン領域ＤＲとゲート電極Ｇの間に形成されている容量Ｃｇｄと、ソース領域ＳＲとゲート電極Ｇの間に形成されている容量Ｃｇｓは、可変容量となる。これは、ソース領域ＳＲとドレイン領域ＤＲを構成する拡散層（半導体領域）に形成される空乏層の幅が変化するためである。つまり、容量Ｃｇｄと容量Ｃｇｓは、印加される電圧値に対して静電容量値の依存性が存在する。
図９は、容量Ｃｇｄ（容量Ｃｇｓ）と、ゲート電極Ｇおよびドレイン領域ＤＲとの間に印加される電圧Ｖｇｄ（ゲート電極Ｇおよびソース領域ＳＲとの間に印加される電圧Ｖｇｓ）との関係を示すグラフである。図９に示すように、例えば、電圧Ｖｇｄ（電圧Ｖｇｓ）に対して、容量Ｃｇｄ（容量Ｃｇｓ）が大きく変化していることがわかる。そして、この容量Ｃｇｄ（容量Ｃｇｓ）に変化を示す曲線をみると非線形成分を多く含む曲線であることがわかる。したがって、電圧Ｖｇｄ（電圧Ｖｇｓ）に印加される電圧振幅が大きくなればなるほど、容量Ｃｇｄ（容量Ｃｇｓ）の静電容量値の変化も大きくなる。この容量Ｃｇｄ（容量Ｃｇｓ）の容量変化は、図９からもわかるように、非線形性であるので、この非線形性の容量Ｃｇｄ（容量Ｃｇｓ）の変化に応じて高次高調波が発生するのである。
ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５のそれぞれに印加される電圧振幅が不均一になる結果、送信端子ＴＸの最も近くに接続されている低耐圧ＭＩＳＦＥＴＱＮ１に印加される電圧振幅が大きくなる。この電圧振幅は低耐圧ＭＩＳＦＥＴＱＮ１のソース領域とドレイン領域との間に印加される電圧振幅である。低耐圧ＭＩＳＦＥＴＱＮ１のソース領域とドレイン領域との間に印加される電圧振幅が大きくなるということは、同時に、低耐圧ＭＩＳＦＥＴＱＮ１のソース領域とゲート電極との間に印加される電圧振幅やドレイン領域とゲート電極との間に印加される電圧振幅が大きくなることを意味している。したがって、低耐圧ＭＩＳＦＥＴＱＮ１の電圧Ｖｇｄや電圧Ｖｇｓの変化が大きくなり、それに依存して容量Ｃｇｄ（容量Ｃｇｓ）の容量変化は大きくなる。この結果、容量変化の非線形性を反映して高次高調波が増大するのである。つまり、比較例では、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５のそれぞれに印加される電圧振幅が不均一になることから、送信端子ＴＸの最も近くに接続されている低耐圧ＭＩＳＦＥＴＱＮ１に印加される電圧振幅が必要以上に大きくなり、高次高調波の発生が増大するのである。
さらに、比較例では、高次高調波の発生が増大することについて説明する。例えば、寄生容量が大きい場合などによって、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５のそれぞれに印加される電圧振幅の不均一性は増大する。この場合、例えば、低耐圧ＭＩＳＦＥＴＱＮ１に印加される電圧振幅は、電圧振幅が均一に等分される平均値よりも非常に大きくなる。このため、低耐圧ＭＩＳＦＥＴＱＮ１のソース領域とドレイン領域との間に印加される電圧が、低耐圧ＭＩＳＦＥＴＱＮ１の耐圧（ソース領域とドレイン領域との間の耐圧ＢＶｄｓ）を超えることが生じる。一方、例えば、ＧＮＤ端子に接続されている低耐圧ＭＩＳＦＥＴＱＮ５では、印加される電圧振幅は、電圧振幅が均一に等分される平均値よりも小さくなる。このように、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５のそれぞれに印加される電圧振幅の不均一性が増大すると、特に、大きな電圧振幅が印加される低耐圧ＭＩＳＦＥＴＱＮ１だけがブレークダウンすることが生じる。すると、ブレークダウンした低耐圧ＭＩＳＦＥＴＱＮ１からの高次高調波の発生が増大するのである。
図１０は、ブレークダウンした低耐圧ＭＩＳＦＥＴＱＮ１と、この低耐圧ＭＩＳＦＥＴＱＮ１の電圧波形を対応付けたものと、ブレークダウンしていない低耐圧ＭＩＳＦＥＴＱＮ５と、この低耐圧ＭＩＳＦＥＴＱＮ５の電圧波形を対応付けたものとを示す図である。図１０において、ブレークダウンしていない低耐圧ＭＩＳＦＥＴＱＮ５の電圧波形は正弦波に近い形状となっており非線形成分はほとんど発生しない。これに対し、ブレークダウンした低耐圧ＭＩＳＦＥＴＱＮ１の電圧波形は正弦波の上部がクリッピングされたように変化するため、非線形性が急激に増加する。このため、ブレークダウンした低耐圧ＭＩＳＦＥＴＱＮ１からは、非線形性に起因した高次高調波の発生が増大するのである。
以上のように、アンテナスイッチから出力される高次高調波は、主に、オフとなっているＴＸシャントトランジスタＳＨ（ＴＸ）から発生するものであり、特に、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５のそれぞれに印加される電圧振幅の不均一性が増加すると高次高調波の発生が増大することがわかる。したがって、アンテナスイッチから出力される高次高調波を抑制するには、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５のそれぞれに印加される電圧振幅の不均一性を抑制することができればよいことになる。そこで、以下に示す本実施の形態１におけるアンテナスイッチでは、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５のそれぞれに印加される電圧振幅の不均一性を抑制することができる技術的思想について説明する。
＜本実施の形態１におけるアンテナスイッチの回路構成＞
本実施の形態１におけるアンテナスイッチの回路構成について説明する。本明細書では、図１に示すシングルバンド方式の携帯電話機１で使用されるアンテナスイッチＡＳＷの回路構成について主に説明するが、図２に示すデュアルバンド方式の携帯電話機１で使用されるアンテナスイッチＡＳＷの回路構成もほぼ同様である。
図１１は、本実施の形態１におけるアンテナスイッチＡＳＷの回路構成を示す図である。図１１に示すように、本実施の形態１におけるアンテナスイッチＡＳＷは、送信端子ＴＸと、受信端子ＲＸと、アンテナ端子ＡＮＴ（ＯＵＴ）とを有している。そして、本実施の形態１におけるアンテナスイッチＡＳＷは、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間にＴＸシリーズトランジスタＳＥ（ＴＸ）を有し、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間にＲＸシリーズトランジスタＳＥ（ＲＸ）を有している。さらに、本実施の形態１におけるアンテナスイッチＡＳＷは、送信端子ＴＸとＧＮＤ端子の間にＴＸシャントトランジスタＳＨ（ＴＸ）を有し、受信端子ＲＸとＧＮＤ端子の間にＲＸシャントトランジスタＳＨ（ＲＸ）を有している。アンテナスイッチＡＳＷに形成されている送信端子ＴＸは、図１に示す電力増幅器ＨＰＡと電気的に接続されており、受信端子ＲＸは、図１に示す低雑音増幅器ＬＮＡと電気的に接続されている。このとき、低雑音増幅器ＬＮＡは受信回路の一部であることから、アンテナスイッチＡＳＷの受信端子ＲＸは、受信回路と電気的に接続されているということができる。さらに、アンテナスイッチＡＳＷに形成されているアンテナ端子ＡＮＴ（ＯＵＴ）は、図１に示すアンテナＡＮＴと電気的に接続されている。
ＴＸシリーズトランジスタＳＥ（ＴＸ）は、例えば、直列に接続された５つの低耐圧ＭＩＳＦＥＴＱＮから構成されている。このとき、各低耐圧ＭＩＳＦＥＴＱＮは、ソース領域とドレイン領域とゲート電極とを有している。本明細書では、低耐圧ＭＩＳＦＥＴＱＮのソース領域とドレイン領域とは対称になっているが、ＴＸシリーズトランジスタＳＥ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮにおいては、送信端子ＴＸ側の領域をドレイン領域とし、アンテナ端子ＡＮＴ（ＯＵＴ）側の領域をソース領域と定義することにする。さらに、低耐圧ＭＩＳＦＥＴＱＮのゲート電極はゲート抵抗ＧＲを介して制御端子ＶＴＸに接続されている。ゲート抵抗ＧＲは、制御端子ＶＴＸに高周波信号が漏れ込まないようにするためのアイソレーション抵抗である。言い換えれば、ゲート抵抗ＧＲは高周波信号を減衰させる機能を有している。このように構成されているＴＸシリーズトランジスタＳＥ（ＴＸ）では、制御端子ＶＴＸに印加する電圧を制御することより、直列に接続された低耐圧ＭＩＳＦＥＴＱＮのオン／オフを制御して、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間を電気的に接続したり、電気的に遮断するようになっている。つまり、ＴＸシリーズトランジスタＳＥ（ＴＸ）は、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との電気的な接続／非接続を切り替えるスイッチとして機能する。ＴＸシリーズトランジスタＳＥ（ＴＸ）を構成するＭＩＳＦＥＴとして、低耐圧ＭＩＳＦＥＴＱＮを使用しているのは、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）とを電気的に接続して送信信号を伝達する場合、送信経路のオン抵抗を低減して電力損失を低減させるためである。
続いて、ＲＸシリーズトランジスタＳＥ（ＲＸ）も、例えば、ＴＸシリーズトランジスタＳＥ（ＴＸ）と同様に、直列に接続された５つの低耐圧ＭＩＳＦＥＴＱＮから構成されている。このとき、各低耐圧ＭＩＳＦＥＴＱＮは、ソース領域とドレイン領域とゲート電極とを有している。本明細書では、低耐圧ＭＩＳＦＥＴＱＮのソース領域とドレイン領域とは対称になっているが、ＲＸシリーズトランジスタＳＥ（ＲＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮにおいては、アンテナ端子ＡＮＴ（ＯＵＴ）側の領域をドレイン領域とし、受信端子ＲＸ側の領域をソース領域と定義することにする。さらに、低耐圧ＭＩＳＦＥＴＱＮのゲート電極はゲート抵抗ＧＲを介して制御端子ＶＲＸに接続されている。ゲート抵抗ＧＲは、制御端子ＶＲＸに高周波信号が漏れ込まないようにするためのアイソレーション抵抗である。言い換えれば、ゲート抵抗ＧＲは高周波信号を減衰させる機能を有している。このように構成されているＲＸシリーズトランジスタＳＥ（ＲＸ）では、制御端子ＶＲＸに印加する電圧を制御することより、直列に接続された低耐圧ＭＩＳＦＥＴＱＮのオン／オフを制御して、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間を電気的に接続したり、電気的に遮断するようになっている。つまり、ＲＸシリーズトランジスタＳＥ（ＲＸ）は、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）との電気的な接続／非接続を切り替えるスイッチとして機能する。ＲＸシリーズトランジスタＳＥ（ＲＸ）を構成するＭＩＳＦＥＴとして、低耐圧ＭＩＳＦＥＴＱＮを使用しているのは、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）とを電気的に接続して受信信号を伝達する場合、受信経路のオン抵抗を低減して電力損失を低減させるためである。
次に、ＲＸシャントトランジスタＳＨ（ＲＸ）は、例えば、１つの低耐圧ＭＩＳＦＥＴＱＮから構成されている。この場合、低耐圧ＭＩＳＦＥＴＱＮは、ソース領域とドレイン領域とゲート電極とを有している。本明細書では、低耐圧ＭＩＳＦＥＴＱＮのソース領域とドレイン領域とは対称になっているが、ＲＸシャントトランジスタＳＨ（ＲＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮにおいては、受信端子ＲＸ側の領域をドレイン領域とし、ＧＮＤ端子側の領域をソース領域と定義することにする。さらに、低耐圧ＭＩＳＦＥＴＱＮのゲート電極はゲート抵抗ＧＲを介して制御端子ＶＴＸに接続されている。ゲート抵抗ＧＲは、制御端子ＶＴＸに高周波信号が漏れ込まないようにするためのアイソレーション抵抗である。言い換えれば、ゲート抵抗ＧＲは高周波信号を減衰させる機能を有している。
ここで、ＲＸシャントトランジスタＳＨ（ＲＸ）において、複数の低耐圧ＭＩＳＦＥＴＱＮを直列に接続していないのは、受信時に受信端子ＲＸには微小電力の受信信号しか流れない関係上、１つの低耐圧ＭＩＳＦＥＴＱＮでも充分に耐圧を確保できるからである。さらに、ＲＸシャントトランジスタＳＨ（ＲＸ）として、低耐圧ＭＩＳＦＥＴＱＮを使用しているのは、オン抵抗を低減することができるためである。つまり、ＲＸシャントトランジスタＳＨ（ＲＸ）をオンした場合、受信端子ＲＸとＧＮＤ端子が電気的に接続されることになるが、この場合、ＲＸシャントトランジスタＳＨ（ＲＸ）のオン抵抗が大きいと、受信端子ＲＸとＧＮＤ端子との間のインピーダンスが大きくなってしまう結果、受信端子ＲＸ側に漏れてくる送信信号を受信端子ＲＸで充分に反射できなくなるからである。
＜本実施の形態１におけるアンテナスイッチの回路構成（特徴構成）＞
図１１において、ＴＸシャントトランジスタＳＨ（ＴＸ）は、例えば、直列に接続された３つの高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３から構成されている。この場合、各高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３は、ソース領域とドレイン領域とゲート電極とを有している。本明細書では、高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３のソース領域とドレイン領域とは対称になっているが、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３においては、送信端子ＴＸ側の領域をドレイン領域とし、ＧＮＤ端子側の領域をソース領域と定義することにする。さらに、高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３のゲート電極はゲート抵抗ＧＲを介して制御端子ＶＲＸに接続されている。ゲート抵抗ＧＲは、制御端子ＶＲＸに高周波信号が漏れ込まないようにするためのアイソレーション抵抗である。言い換えれば、ゲート抵抗ＧＲは高周波信号を減衰させる機能を有している。
ここで、本実施の形態１の特徴は、ＴＸシャントトランジスタＳＨ（ＴＸ）は、例えば、直列に接続された３つの高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３から構成している点にある。つまり、比較例においては、ＴＸシャントトランジスタＳＨ（ＴＸ）を、例えば、直列に接続された５つの低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５から構成していたが、本実施の形態１においては、低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５よりもソース領域とドレイン領域との間の耐圧が高い高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３を使用し、この高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３を直列に３つ接続することで、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成している。
高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３を使用することにより、個々のＭＩＳＦＥＴの耐圧を向上させることができる。このため、ＴＸシャントトランジスタＳＨ（ＴＸ）を直列接続された５つの低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５で構成するよりも少ない３つの高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３で構成することができる。この結果、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３のそれぞれに印加される電圧振幅の不均一性を抑制することができ、電圧振幅の不均一性に起因した高次高調波の発生を低減することができるのである。
以下に、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３のそれぞれに印加される電圧振幅の不均一性を抑制できることについて図面を参照しながら説明する。
図１２は、アンテナスイッチＡＳＷの送信端子ＴＸからアンテナ端子ＡＮＴ（ＯＵＴ）へ送信信号が伝達される場合において、ＴＸシャントトランジスタＳＨ（ＴＸ）に印加される電圧振幅を示す図である。図１２は、アンテナスイッチＡＳＷの送信端子ＴＸからアンテナ端子ＡＮＴ（ＯＵＴ）へ送信信号が伝達される場合を示していることから、アンテナスイッチＡＳＷにおいて、ＴＸシリーズトランジスタＳＥ（ＴＸ）はオンし、かつ、ＴＸシャントトランジスタＳＨ（ＴＸ）はオフしている。このとき、オフしているＴＸシャントトランジスタＳＨ（ＴＸ）全体に印加される電圧振幅の最大値を電圧振幅ＶＬ（ｐｅａｋ）とする。すると、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する３つの高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３には、それぞれ、電圧振幅ＶＬ１（ｐｅａｋ）〜ＶＬ３（ｐｅａｋ）が印加される。
このとき、高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３に起因した寄生容量、ゲート抵抗ＧＲに起因した寄生容量および配線に起因した寄生容量を考慮すると、本実施の形態１におけるＴＸシャントトランジスタＳＨ（ＴＸ）においても、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３のそれぞれに印加される電圧振幅に不均一性が生じる。すなわち、寄生容量を考慮すると、本実施の形態１でも、電圧振幅ＶＬ１（ｐｅａｋ）＞電圧振幅ＶＬ２（ｐｅａｋ）＞電圧振幅ＶＬ３（ｐｅａｋ）の関係が成立する。したがって、本実施の形態１のようにＴＸシャントトランジスタＳＨ（ＴＸ）を３つの高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３から構成する場合も、比較例のようにＴＸシャントトランジスタＳＨ（ＴＸ）を５つの低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５から構成する場合と同様に電圧振幅の不均一性に起因した高次高調波の発生が増加するのではないかと考えられる。
しかし、本実施の形態１と比較例との決定的な相違点は、直列に接続するＭＩＳＦＥＴの数（直列接続数、スタック数）が異なる点である。具体的には、本実施の形態１では、ＴＸシャントトランジスタＳＨ（ＴＸ）を３つの高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３から構成しているのに対し、比較例ではＴＸシャントトランジスタＳＨ（ＴＸ）を５つの低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５で構成している。言い換えれば、本実施の形態１では、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を、比較例の直列接続数よりも少なくしている点に特徴がある。このようにＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくすれば、直列接続されている各ＭＩＳＦＥＴのそれぞれに印加される電圧振幅の不均一性を充分に抑制できるのである。つまり、本実施の形態１では、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくすることにより、直列接続されている各ＭＩＳＦＥＴのそれぞれに印加される電圧振幅の不均一性はある程度生じるが、かなり抑制できるのである。
以下に、本実施の形態１のようにＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくすることで各ＭＩＳＦＥＴに印加される電圧振幅の不均一性が大幅に抑制されることについて図面を参照しながら説明する。
図１３は、送信端子ＴＸとＧＮＤ端子の間に直列に接続された高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３を等価回路で示した図である。つまり、送信端子ＴＸとＧＮＤ端子の間には、直列接続された高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３からなるＴＸシャントトランジスタＳＨ（ＴＸ）が形成されているが、図１３では、送信信号の送信時を示しており、ＴＸシャントトランジスタＳＨ（ＴＸ）はオフしている。この状態では、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３はすべてオフしている。したがって、オフしている高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３は、それぞれ、ソース領域とドレイン領域間に生成されるオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３で表すことができる。したがって、図１３では、直列接続されている高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３を、直列に接続された３つのオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３で表している。高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３は同等の構成をしていることから、等価回路として示している３つのオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３は同等の静電容量値を有している。そして、図１３では、高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３のそれぞれにおいて存在する寄生容量（ＧＮＤ電位に対する）を寄生容量Ｃｐａｒａ１〜Ｃｐａｒａ３で示している。この寄生容量Ｃｐａｒａ１〜Ｃｐａｒａ３は、それぞれのオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３に対応して形成されている。以上のように本実施の形態１では、３つのオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３と、３つの寄生容量Ｃｐａｒａ１〜Ｃｐａｒａ３でＴＸシャントトランジスタＳＨ（ＴＸ）の等価回路を構成できることになる。これに対し、比較例では、図７に示すように、５つのオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５と、５つの寄生容量Ｃｐａｒａ１〜Ｃｐａｒａ５でＴＸシャントトランジスタＳＨ（ＴＸ）の等価回路が構成されている。したがって、本実施の形態１と比較例の相違点は、オフ容量の数と寄生容量の数にあり、これは、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数の違いによるものである。
図１３に示す等価回路図において、送信端子ＴＸに送信信号の電力が加わって、送信端子ＴＸ側に電荷量Ｑが発生した場合を考える。寄生容量Ｃｐａｒａ１〜Ｃｐａｒａ３が存在するため、例えば、電荷量Ｑのうち寄生容量Ｃｐａｒａ１に電荷量Ｑａが蓄積されることになる。このことから、オフ容量Ｃｏｆｆ１には電荷量Ｑ−Ｑａが蓄えられることになる。さらに、オフ容量Ｃｏｆｆ２には、寄生容量Ｃｐａｒａ２に電荷量Ｑａが蓄積されるので、電荷量Ｑ−２Ｑａが蓄積されることになる。同様にして、オフ容量Ｃｏｆｆ３には電荷量Ｑ−３Ｑａが蓄積されることになる。したがって、本実施の形態１でも、寄生容量Ｃｐａｒａ１〜Ｃｐａｒａ３を考慮すると、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３に蓄積される電荷量は相違することになる。具体的には、送信端子ＴＸに最も近いオフ容量Ｃｏｆｆ１に蓄積される電荷量が最も大きく（電荷量Ｑ−Ｑａ）、ＧＮＤ端子と接続されているオフ容量Ｃｏｆｆ３に蓄積されている電荷量が最も小さくなる（電荷量Ｑ−３Ｑａ）。このとき、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３の静電容量値は同等であるので、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３にそれぞれ印加される電圧振幅はオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３に蓄積されている電荷量に比例する。いまの場合、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３に蓄積されている電荷量が異なっているので、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３に印加される電圧振幅は均一ではなく不均一になる。具体的には、オフ容量Ｃｏｆｆ１に印加される電圧振幅が最も大きくなり、ＧＮＤ端子に接続されているオフ容量Ｃｏｆｆ３で最も印加される電圧振幅が小さくなる。
しかし、本実施の形態１と比較例を比較した場合、本実施の形態１のようにＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくすると、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３に印加される電圧振幅の不均一性は抑制される。つまり、いまの場合、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３に印加される電圧振幅はオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３に蓄積される電荷量に比例することから、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３に蓄積される電荷量の差が小さくなればなるほど、オフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３に印加される電圧振幅の不均一性は小さくなるのである。このことを考慮すると、比較例では、図７に示すように、５つのオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ５が直列に接続されている。このため、最も蓄積されている電荷量の多いオフ容量Ｃｏｆｆ１においては電荷量Ｑ−Ｑａであり、最も蓄積されている電荷量の少ないオフ容量Ｃｏｆｆ５においては電荷量Ｑ−５Ｑａである。したがって、比較例ではオフ容量Ｃｏｆｆ１に蓄積されている電荷量と、オフ容量Ｃｏｆｆ５に蓄積されている電荷量との差は４Ｑａとなる。
これに対し、本実施の形態１では、図１３に示すように、３つのオフ容量Ｃｏｆｆ１〜Ｃｏｆｆ３が直列に接続されている。このため、最も蓄積されている電荷量の多いオフ容量Ｃｏｆｆ１においては電荷量Ｑ−Ｑａであり、最も蓄積されている電荷量の少ないオフ容量Ｃｏｆｆ３においては電荷量Ｑ−３Ｑａである。したがって、本実施の形態１ではオフ容量Ｃｏｆｆ１に蓄積されている電荷量と、オフ容量Ｃｏｆｆ３に蓄積されている電荷量との差は２Ｑａとなる。このように、本実施の形態１は比較例に比べて最も蓄積されている電荷量の多いオフ容量と最も蓄積されている電荷量の少ないオフ容量との差が少なくなっている。このことは、本実施の形態１のほうが比較例よりもオフ容量に印加される電圧振幅の不均一性が小さくなることを意味している。
以上より、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくすることで各ＭＩＳＦＥＴに印加される電圧振幅の不均一性が大幅に抑制されることがわかる。したがって、特に、大きな電圧振幅が印加される一部のＭＩＳＦＥＴ（送信端子ＴＸに接続されているＭＩＳＦＥＴ）だけがブレークダウンすることが生じることを抑制できる。この結果、ブレークダウンしたＭＩＳＦＥＴから発生する高次高調波の増大を抑制できる顕著な効果を得ることができる。
本実施の形態１における技術的思想は、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくすることで、直列接続された各ＭＩＳＦＥＴに印加される電圧振幅の不均一性を抑制する点に特徴がある。そして、この構成を実現するためには、単に、比較例における低耐圧ＭＩＳＦＥＴの直列接続数を減らすことでは対応することはできない。なぜなら、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくすると、各ＭＩＳＦＥＴに印加される電圧振幅の大きさが大きくなるので、より大きな電圧振幅が印加された場合であっても、ブレークダウンしないようにＭＩＳＦＥＴの耐圧を向上させる必要があるからである。したがって、本実施の形態１にように、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくする場合には、各ＭＩＳＦＥＴの耐圧を向上させる必要があるため、高耐圧ＭＩＳＦＥＴを使用する必要がある。
ここで、比較例ではＴＸシャントトランジスタＳＨ（ＴＸ）を５つの直列接続された低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５から構成しているのに対し、本実施の形態１ではＴＸシャントトランジスタＳＨ（ＴＸ）を３つの直列接続された高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３から構成している。このため、本実施の形態１では、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくすることで、直列接続された各ＭＩＳＦＥＴに印加される電圧振幅の不均一性を抑制することができる。このことから、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数をさらに少なくすることで、直列接続された各ＭＩＳＦＥＴに印加される電圧振幅の不均一性をより抑制することができると考えられる。つまり、直列接続された各ＭＩＳＦＥＴに印加される電圧振幅の不均一性を低減する観点からは、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくすればするほど望ましいことになる。
そこで、例えば、ＴＸシャントトランジスタＳＨ（ＴＸ）を１つの高耐圧ＭＩＳＦＥＴから構成することが考えられる。このとき、１つの高耐圧ＭＩＳＦＥＴによって、送信端子ＴＸとＧＮＤ端子に最大の電圧振幅が印加された場合であっても、ブレークダウンしないような耐圧を有していることが前提となる。
しかし、本実施の形態１では、ＴＸシャントトランジスタＳＨ（ＴＸ）を１つの高耐圧ＭＩＳＦＥＴから構成することを回避している。それは、以下に示す理由からである。例えば、比較例のように５つの低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５を直列接続してＴＸシャントトランジスタＳＨ（ＴＸ）を構成する場合と、本実施の形態１のように３つの高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３を直列接続してＴＸシャントトランジスタＳＨ（ＴＸ）を構成する場合と、１つの高耐圧ＭＩＳＦＥＴからＴＸシャントトランジスタＳＨ（ＴＸ）を構成する場合を比較して考える。
このとき、ＴＸシャントトランジスタＳＨ（ＴＸ）がオフしている場合、各ＭＩＳＦＥＴ（低耐圧ＭＩＳＦＥＴ、高耐圧ＭＩＳＦＥＴ）のオフ容量をすべて同じ容量Ｃとする。すると、比較例では、５つの低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５が直列接続されていることから、５つのオフ容量が直列接続されていると考えられる。このため、ＴＸシャントトランジスタＳＨ（ＴＸ）のオフ容量は、直列接続された５つのオフ容量の合成容量となり、その静電容量値はＣ／５となる。一方、本実施の形態１では、３つの高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３が直列接続されていることから、３つのオフ容量が直列接続されていると考えられる。このため、ＴＸシャントトランジスタＳＨ（ＴＸ）のオフ容量は、直列接続された３つのオフ容量の合成容量となり、その静電容量値はＣ／３となる。さらに、１つの高耐圧ＭＩＳＦＥＴからＴＸシャントトランジスタＳＨ（ＴＸ）を構成する場合は、ＴＸシャントトランジスタＳＨ（ＴＸ）のオフ容量は、１つの高耐圧ＭＩＳＦＥＴのオフ容量となり、その静電容量値はＣとなる。
このことから、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくするにしたがって、ＴＸシャントトランジスタＳＨ（ＴＸ）のオフ容量は増加する。ＴＸシャントトランジスタＳＨ（ＴＸ）のオフ容量が増加するということは、送信端子ＴＸからオフしているＴＸシャントトランジスタＳＨ（ＴＸ）を介してＧＮＤ端子へ漏れ出る送信信号が多くなることを意味している。つまり、送信信号の送信時には、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間に設けられているＴＸシリーズトランジスタＳＥ（ＴＸ）をオンし、送信端子ＴＸとＧＮＤ端子の間に設けられているＴＸシャントトランジスタＳＨ（ＴＸ）をオフする。このため、送信信号は、電気的に接続されている送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）との間を主に伝達されるが、送信信号は高周波信号であるため、オフしているＴＸシャントトランジスタＳＨ（ＴＸ）のオフ容量が大きくなると、この大きなオフ容量を介して一部の送信信号が漏れ出るのである。
以上のことから、オフしているＴＸシャントトランジスタＳＨ（ＴＸ）から漏れ出る送信信号を低減する観点からは、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくすることは回避すべきであることがわかる。これに対し、直列接続された各ＭＩＳＦＥＴに印加される電圧振幅の不均一性を低減する観点からは、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくすることが望ましい。したがって、オフしているＴＸシャントトランジスタＳＨ（ＴＸ）から漏れ出る送信信号を低減することと、直列接続された各ＭＩＳＦＥＴに印加される電圧振幅の不均一性を低減することとはトレードオフの関係にあることがわかる。
このため、比較例のように、５つの低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５を直列接続してＴＸシャントトランジスタＳＨ（ＴＸ）を構成すると、オフしているＴＸシャントトランジスタＳＨ（ＴＸ）から漏洩する送信信号を充分に低減することができる一方、直列接続された各低耐圧ＭＩＳＦＥＴＱＮ１〜ＱＮ５に印加される電圧振幅の不均一性が増大し、高次高調波の発生は増加する不都合が生じる。これに対し、１つの高耐圧ＭＩＳＦＥＴからＴＸシャントトランジスタＳＨ（ＴＸ）を構成すると、電圧振幅の不均一性は低減され高次高調波の発生を抑制できるが、オフしているＴＸシャントトランジスタＳＨ（ＴＸ）から漏洩する送信信号を充分に低減することができなくなる。
そこで、本実施の形態１のように、３つの高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３を直列接続してＴＸシャントトランジスタＳＨ（ＴＸ）を構成すると、トレードオフの関係にある電圧振幅の不均一性の低減を図ることによる高次高調波の発生の低減と、オフしているＴＸシャントトランジスタＳＨ（ＴＸ）からの送信信号の漏洩の低減とを充分に両立することができる。つまり、オフしているＴＸシャントトランジスタＳＨ（ＴＸ）から漏れ出る送信信号を低減することと、直列接続された各ＭＩＳＦＥＴに印加される電圧振幅の不均一性を低減することを両立させるには、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を偏らずに調整する必要があることがわかる。
本実施の形態１におけるアンテナスイッチＡＳＷは上記のように構成されており、以下に、その動作について説明する。まず、送信時の動作について説明する。図１１において、送信時には、ＴＸシリーズトランジスタＳＥ（ＴＸ）とＲＸシャントトランジスタＳＨ（ＲＸ）とをオンし、かつ、ＴＸシャントトランジスタＳＨ（ＴＸ）とＲＸシリーズトランジスタＳＥ（ＲＸ）とをオフする。これにより、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）が電気的に接続され、かつ、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）が電気的に遮断される。この結果、送信端子ＴＸからアンテナ端子ＡＮＴ（ＯＵＴ）に向って送信信号が出力される。このとき、ＲＸシリーズトランジスタＳＥ（ＲＸ）はオフしているが、オフ容量が存在するので、高周波信号である送信信号の一部はＲＸシリーズトランジスタＳＥ（ＲＸ）のオフ容量を介して、受信端子ＲＸ側に漏れ出る。ところが、受信端子ＲＸとＧＮＤ端子とはＲＸシャントトランジスタＳＨ（ＲＸ）がオンしていることから、電気的に接続され、受信端子ＲＸとＧＮＤ端子との間のインピーダンスは低インピーダンス状態となる。このため、受信端子ＲＸ側に漏れ出た送信信号は受信端子ＲＸで充分に反射される。この結果、漏れ出た送信信号は受信端子ＲＸで反射されて再びアンテナ端子ＡＮＴ（ＯＵＴ）から出力される。さらに、送信端子ＴＸとＧＮＤ端子との間に設けられているＴＸシャントトランジスタＳＨ（ＴＸ）はオフしているが、このＴＸシャントトランジスタＳＨ（ＴＸ）を直列接続された３つの高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３から構成しているので、直列接続された高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３に印加される電圧振幅の不均一性を低減することができ、その結果、高次高調波の発生を抑制できる。さらには、ＴＸシャントトランジスタＳＨ（ＴＸ）のオフ容量は充分小さくすることができるため、ＴＸシャントトランジスタＳＨ（ＴＸ）から漏洩する送信信号を低減することができる。このようにして、送信信号がアンテナ端子ＡＮＴ（ＯＵＴ）から効率良く出力される。
次に、受信時の動作について説明する。図３において、受信時には、ＲＸシリーズトランジスタＳＥ（ＲＸ）とＴＸシャントトランジスタＳＨ（ＴＸ）とをオンし、かつ、ＲＸシャントトランジスタＳＨ（ＲＸ）とＴＸシリーズトランジスタＳＥ（ＴＸ）とをオフする。これにより、受信端子ＲＸとアンテナ端子ＡＮＴ（ＯＵＴ）が電気的に接続され、かつ、送信端子ＴＸとアンテナ端子ＡＮＴ（ＯＵＴ）が電気的に遮断される。この結果、アンテナ端子ＡＮＴ（ＯＵＴ）から受信端子ＲＸに向って受信信号が出力される。このとき、ＴＸシリーズトランジスタＳＥ（ＴＸ）はオフしているが、オフ容量が存在するので、高周波信号である受信信号の一部はＴＸシリーズトランジスタＳＥ（ＴＸ）のオフ容量を介して、送信端子ＴＸ側に漏れ出る。ところが、送信端子ＴＸとＧＮＤ端子とはＴＸシャントトランジスタＳＨ（ＴＸ）がオンしていることから、電気的に接続され、送信端子ＴＸとＧＮＤ端子との間のインピーダンスは低インピーダンス状態となる。このとき、ＴＸシャントトランジスタＳＨ（ＴＸ）を３つの高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３から構成しており、高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３によるオン抵抗の増加により、送信端子ＴＸとＧＮＤ端子との間のインピーダンスを低インピーダンス状態とすることができなくなると考えられる。しかし、オン抵抗の低い低耐圧ＭＩＳＦＥＴを５つ直列接続する比較例と比べて、本実施の形態１によれば、個々の高耐圧ＭＩＳＦＥＴＱＨ１〜ＱＨ３のオン抵抗は増加するが、直列接続数を少なくすることができるので、ＴＸシャントトランジスタＳＨ（ＴＸ）全体でみたオン抵抗の増加は抑制できるのである。したがって、本実施の形態１でも比較例と同様に、送信端子ＴＸとＧＮＤ端子との間のインピーダンスは低インピーダンス状態を保持することができる。このため、送信端子ＴＸ側に漏れ出た受信信号は送信端子ＴＸで充分に反射される。この結果、漏れ出た受信信号は送信端子ＴＸで反射されて再び受信端子ＲＸ側に戻る。このようにして、受信信号がアンテナ端子ＡＮＴ（ＯＵＴ）から受信端子ＲＸ側に効率よく伝達される。
＜本実施の形態１におけるアンテナスイッチの検討事項＞
本実施の形態１の特徴は、ＴＸシャントトランジスタＳＨ（ＴＸ）を高耐圧ＭＩＳＦＥＴから構成し、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくすることで、直列接続された各ＭＩＳＦＥＴに印加される電圧振幅の不均一性を抑制することにある。ここで、ＴＸシャントトランジスタＳＨ（ＴＸ）以外のＴＸシリーズトランジスタＳＥ（ＴＸ）、ＲＸシリーズトランジスタＳＥ（ＲＸ）およびＲＸシャントトランジスタＳＨ（ＲＸ）を構成するＭＩＳＦＥＴについては、低耐圧ＭＩＳＦＥＴを使用している。この理由について説明する。
まず、ＲＸシリーズトランジスタＳＥ（ＲＸ）を５つの直列接続された低耐圧ＭＩＳＦＥＴから構成している理由を説明する。図１１において、送信信号の送信時には、ＴＸシリーズトランジスタＳＨ（ＴＸ）とＲＸシャントトランジスタＳＨ（ＲＸ）はオンし、ＲＸシリーズトランジスタＳＥ（ＲＸ）とＴＸシャントトランジスタＳＨ（ＴＸ）はオフしている。したがって、オフしているＲＸシリーズトランジスタＳＥ（ＲＸ）とオフしているＴＸシャントトランジスタＳＨ（ＴＸ）には同じ電圧振幅が印加されることになる。このため、ＴＸシャントトランジスタＳＨ（ＴＸ）で電圧振幅の不均一性が発生するのであれば、ＲＸシリーズトランジスタＳＥ（ＲＸ）でも電圧振幅の不均一性が問題となると考えられる。
しかし、ＲＸシリーズトランジスタＳＥ（ＲＸ）では、ＴＸシャントトランジスタＳＨ（ＴＸ）ほどオフ時に印加される電圧振幅の不均一性が問題とならないのである。すなわち、ＲＸシリーズトランジスタＳＥ（ＲＸ）は受信信号の受信時にオンして受信信号を伝達する機能を有している。このことから、ＲＸシリーズトランジスタＳＥ（ＲＸ）は受信信号の損失を低減するため、ＲＸシリーズトランジスタＳＥ（ＲＸ）を構成するＭＩＳＦＥＴにはオン抵抗の低減が要求される。したがって、ＲＸシリーズトランジスタＳＥ（ＲＸ）は、オン抵抗の小さい低耐圧ＭＩＳＦＥＴＱＮが使用され、オン抵抗の低減を図るため、低耐圧ＭＩＳＦＥＴＱＮのゲート幅が大きくなっている。
一方、ＴＸシャントトランジスタＳＨ（ＴＸ）においても比較例では低耐圧ＭＩＳＦＥＴが使用されている。しかし、この場合、ＴＸシャントトランジスタＳＨ（ＴＸ）は直接送信信号が伝達されないので、ＲＸシリーズトランジスタＳＥ（ＲＸ）ほどオン抵抗の低減は要求されない。それよりも、ＴＸシャントトランジスタＳＨ（ＴＸ）のオン抵抗を低減するということは、ゲート幅が大きくなることを意味しており、ゲート幅が大きくなるとオフ容量が増加する。オフ容量が増加すると、ＴＸシャントトランジスタＳＨ（ＴＸ）において、送信信号の漏洩が増加してしまう。このことから、比較例のようにＴＸシャントトランジスタＳＨ（ＴＸ）に低耐圧ＭＩＳＦＥＴを使用する場合、ＲＸシリーズトランジスタＳＥ（ＲＸ）に使用される低耐圧ＭＩＳＦＥＴＱＮよりもゲート幅が小さくなっている。つまり、ＲＸシリーズトランジスタＳＥ（ＲＸ）とＴＸシャントトランジスタＳＨ（ＴＸ）の両方に低耐圧ＭＩＳＦＥＴを使用する場合であっても、ＲＸシリーズトランジスタＳＥ（ＲＸ）に使用される低耐圧ＭＩＳＦＥＴＱＮのゲート幅は、ＴＸシャントトランジスタＳＨ（ＴＸ）に使用される低耐圧ＭＩＳＦＥＴのゲート幅よりも大きくなっているのである。
ＲＸシリーズトランジスタＳＥ（ＲＸ）ではゲート幅が大きくなっており、オフ容量はゲート幅の大きさにほぼ比例することから、ＲＸシリーズトランジスタＳＥ（ＲＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮのオフ容量は、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴのオフ容量よりも大きくなる。具体的に、ＲＸシリーズトランジスタＳＥ（ＲＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮのゲート幅は、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴのゲート幅の１０倍程度大きくなっている。このことから、ＲＸシリーズトランジスタＳＥ（ＲＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮのオフ容量は、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴのオフ容量の１０倍ほど大きくなる。
これに対し、グランドに対する寄生容量については、ゲート幅とは無関係のゲート抵抗ＧＲによる寄生容量の割合が大きい。このため、ＲＸシリーズトランジスタＳＥ（ＲＸ）とＴＸシャントトランジスタＳＨ（ＴＸ）でそれほど差はない。したがって、ＲＸシリーズトランジスタＳＥ（ＲＸ）では、ＴＸシャントトランジスタＳＨ（ＴＸ）よりも、オフ容量に対する寄生容量の割合が大きくなる。
ここで、図７で説明したように、全電荷量をＱとし、寄生容量に蓄積される電荷量をＱａとすると、各オフ容量に蓄積されるべき電荷量は、寄生容量にＱａずつ蓄積されるため、グランドに向うほどオフ容量に蓄積される電荷量は減少する。この結果、各オフ容量に蓄積される電荷量が異なることになるため、各オフ容量に印加される電圧振幅に不均一性が生じるのである。このメカニズムに基づくと、オフ容量に対する寄生容量の割合が大きくなるほど、直列接続された各ＭＩＳＦＥＴに印加される電圧振幅の不均一性が大きくなることがわかる。したがって、ＴＸシャントトランジスタＳＨ（ＴＸ）では、ＲＸシリーズトランジスタＳＥ（ＲＸ）に比べて、オフ容量に対する寄生容量の割合が大きくなることから、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴでは電圧振幅の不均一性が顕在化するのである。一方、ＲＸシリーズトランジスタＳＥ（ＲＸ）では、ＴＸシャントトランジスタＳＨ（ＴＸ）に比べて、オフ容量に対する寄生容量の割合が小さくなることから、ＲＸシリーズトランジスタＳＥ（ＲＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮでは電圧振幅の不均一性がそれほど問題とならないのである。
そこで、ＲＸシリーズトランジスタＳＥ（ＲＸ）では、オン抵抗を低減する観点から、低耐圧ＭＩＳＦＥＴＱＮを使用しているのである。つまり、ＲＸシリーズトランジスタＳＥ（ＲＸ）では、電圧振幅の不均一性がそれほど問題とならないので、ＲＸシリーズトランジスタＳＥ（ＲＸ）を高耐圧ＭＩＳＦＥＴから構成し、ＲＸシリーズトランジスタＳＥ（ＲＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくする必要性は少ないのである。逆に、ＲＸシリーズトランジスタＳＥ（ＲＸ）を高耐圧ＭＩＳＦＥＴから構成すると、オン抵抗が増加してしまい、受信信号の損失が大きくなってしまうのである。
なお、オフしているＲＸシリーズトランジスタＳＥ（ＲＸ）は、オフしているＴＸシャントトランジスタＳＨ（ＴＸ）とほぼ同じ電圧振幅が印加されることから、低耐圧ＭＩＳＦＥＴＱＮを使用することを前提として、耐圧を確保するため、５つの低耐圧ＭＩＳＦＥＴＱＮを直列に接続している。
以上のことから、本実施の形態１では、ＴＸシャントトランジスタＳＨ（ＴＸ）を直列接続された３つの高耐圧ＭＩＳＦＥＴから構成する一方で、ＲＸシリーズトランジスタＳＥ（ＲＸ）を直列接続された５つの低耐圧ＭＩＳＦＥＴから構成している。言い換えれば、ＲＸシリーズトランジスタＳＥ（ＲＸ）は、低耐圧ＭＩＳＦＥＴから構成される一方、ＴＸシャントトランジスタＳＨ（ＴＸ）は、低耐圧ＭＩＳＦＥＴよりもソース領域とドレイン領域との間の耐圧が高い高耐圧ＭＩＳＦＥＴから構成される。そして、送信端子とＧＮＤ端子との間に直列接続され、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する高耐圧ＭＩＳＦＥＴの個数は、受信端子とアンテナ端子との間に直列接続され、ＲＸシリーズトランジスタＳＥ（ＲＸ）を構成する低耐圧ＭＩＳＦＥＴの個数よりも少ないことを特徴とするものである。
続いて、図１１に示すように、ＴＸシリーズトランジスタＳＥ（ＴＸ）も低耐圧ＭＩＳＦＥＴＱＮから構成する理由について説明する。ＴＸシリーズトランジスタＳＥ（ＴＸ）は送信信号の送信時にオンして送信信号を伝達する機能を有している。このことから、ＴＸシリーズトランジスタＳＥ（ＴＸ）は送信信号の損失を低減するため、ＴＸシリーズトランジスタＳＥ（ＴＸ）を構成するＭＩＳＦＥＴにはオン抵抗の小さな低耐圧ＭＩＳＦＥＴＱＮが使用されているのである。
一方、ＴＸシリーズトランジスタＳＥ（ＴＸ）がオフしている場合を考える。ＴＸシリーズトランジスタＳＥ（ＴＸ）がオフするのは、受信信号を受信する場合である。このとき、受信信号の電力が微弱であることから電圧振幅の大きさは送信信号に比べて大きくない。したがって、ＴＸシリーズトランジスタＳＥ（ＴＸ）の耐圧を確保する観点から、低耐圧ＭＩＳＦＥＴＱＮの直列接続数は、ＲＸシリーズトランジスタＳＥ（ＲＸ）よりも少なくてもよいと考えられる。確かに、シングルバンドの高周波信号を送受信する場合には、ＴＸシリーズトランジスタＳＥ（ＴＸ）がオフするのは、受信時であり、受信信号は送信信号に比べて電力が小さいことから、ＴＸシリーズトランジスタＳＥ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮの直列接続数を５つよりも少なくしても問題ない。ただし、デュアルバンドの高周波信号を送受信する場合は、第１周波数帯の送信信号を送信する経路と、第２周波数帯の送信信号を送信する経路がアンテナスイッチＡＳＷで切り替えられることになる（図２参照）。この場合、例えば、第２周波数帯の送信信号を送信する場合、第１周波数帯の送信信号を送信するためのＴＸシリーズトランジスタＳＥ（ＴＸ）はオフする必要があり、このオフされているＴＸシリーズトランジスタＳＥ（ＴＸ）には、大電力の送信信号に対応した電圧振幅が印加されることになる。このため、デュアルバンドに対応したアンテナスイッチＡＳＷにおいては、ＴＸシリーズトランジスタＳＥ（ＴＸ）にも送信信号に対応した耐圧を確保する必要があり、例えば、ＲＸシリーズトランジスタＳＥ（ＲＸ）と同様に、ＴＸシリーズトランジスタＳＥ（ＴＸ）は、直列接続された５つの低耐圧ＭＩＳＦＥＴＱＮから構成される。
ここで、ＴＸシリーズトランジスタＳＥ（ＴＸ）も、オン抵抗の小さい低耐圧ＭＩＳＦＥＴＱＮが使用され、オン抵抗の低減を図るため、低耐圧ＭＩＳＦＥＴＱＮのゲート幅が大きくなっている。したがって、ＴＸシリーズトランジスタＳＥ（ＴＸ）では、比較例のＴＸシャントトランジスタＳＨ（ＴＸ）に比べて、オフ容量に対する寄生容量の割合が小さくなることから、ＴＸシリーズトランジスタＳＥ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴＱＮでも電圧振幅の不均一性がそれほど問題とならないのである。
そこで、ＴＸシリーズトランジスタＳＥ（ＴＸ）でも、オン抵抗を低減する観点から、低耐圧ＭＩＳＦＥＴＱＮを使用しているのである。つまり、ＴＸシリーズトランジスタＳＥ（ＴＸ）では、電圧振幅の不均一性がそれほど問題とならないので、ＴＸシリーズトランジスタＳＥ（ＴＸ）を高耐圧ＭＩＳＦＥＴから構成し、ＴＸシリーズトランジスタＳＥ（ＴＸ）を構成するＭＩＳＦＥＴの直列接続数を少なくする必要性は少ないのである。逆に、ＴＸシリーズトランジスタＳＥ（ＴＸ）を高耐圧ＭＩＳＦＥＴから構成すると、オン抵抗が増加してしまい、損失が大きくなってしまうのである。
以上のことから、本実施の形態１では、ＴＸシャントトランジスタＳＨ（ＴＸ）を直列接続された３つの高耐圧ＭＩＳＦＥＴから構成する一方で、ＴＸシリーズトランジスタＳＥ（ＴＸ）を直列接続された５つの低耐圧ＭＩＳＦＥＴから構成している。言い換えれば、ＴＸシリーズトランジスタＳＥ（ＴＸ）は、低耐圧ＭＩＳＦＥＴから構成される一方、ＴＸシャントトランジスタＳＨ（ＴＸ）は、低耐圧ＭＩＳＦＥＴよりもソース領域とドレイン領域との間の耐圧が高い高耐圧ＭＩＳＦＥＴから構成される。そして、送信端子とＧＮＤ端子との間に直列接続され、ＴＸシャントトランジスタＳＨ（ＴＸ）を構成する高耐圧ＭＩＳＦＥＴの個数は、送信端子とアンテナ端子との間に直列接続され、ＴＸシリーズトランジスタＳＥ（ＴＸ）を構成する低耐圧ＭＩＳＦＥＴの個数よりも少ないことを特徴とするものである。さらに、ＴＸシリーズトランジスタＳＥ（ＴＸ）とＲＸシリーズトランジスタＳＥ（ＲＸ）は、ともに、例えば、直列接続された５つの低耐圧ＭＩＳＦＥＴから構成される。
次に、図１１に示すように、ＲＸシャントトランジスタＳＨ（ＲＸ）も低耐圧ＭＩＳＦＥＴＱＮから構成する理由について説明する。ＲＸシャントトランジスタＳＨ（ＲＸ）は、送信信号の送信時にオンする。この理由は、送信時にオフされているＲＸシリーズトランジスタＳＥ（ＲＸ）のオフ容量を介して受信端子ＲＸ側に漏れ出てくる送信信号の一部を効率よく反射するためである。すなわち、ＲＸシャントトランジスタＳＨ（ＲＸ）をオンして受信端子ＲＸとＧＮＤ端子との間を低インピーダンス状態にすることにより、受信端子ＲＸ側に漏れ出た送信信号の一部を効率よく反射できるのである。したがって、送信信号の一部を効率よく反射させる観点から、ＲＸシャントトランジスタＳＨ（ＲＸ）のオン抵抗は小さいほうが望ましい。そこで、本実施の形態１では、ＲＸシャントトランジスタＳＨ（ＲＸ）を低耐圧ＭＩＳＦＥＴＱＮから構成している。
一方、ＲＸシャントトランジスタＳＨ（ＲＸ）は受信信号の受信時にオフされる。しかし、オフされているＲＸシャントトランジスタＳＨ（ＲＸ）に印加される電圧振幅は、微弱な電力の受信信号に対応した電圧振幅である。このため、ＲＸシャントトランジスタＳＨ（ＲＸ）を１つの低耐圧ＭＩＳＦＥＴＱＮから構成しても充分に耐圧を確保できるのである。このように本実施の形態１では、ＲＸシャントトランジスタＳＨ（ＲＸ）を１つの低耐圧ＭＩＳＦＥＴＱＮから構成しているので、ＲＸシャントトランジスタＳＨ（ＲＸ）における電圧振幅の不均一性は問題とならない。
以上のことから、本実施の形態１では、ＴＸシャントトランジスタＳＨ（ＴＸ）を直列接続された３つの高耐圧ＭＩＳＦＥＴから構成する一方で、ＲＸシャントトランジスタＳＨ（ＲＸ）を１つの低耐圧ＭＩＳＦＥＴから構成している。
＜本実施の形態１におけるアンテナスイッチの実装構成＞
次に、本実施の形態１におけるアンテナスイッチＡＳＷの実装構成について説明する。本実施の形態１におけるアンテナスイッチＡＳＷは、電力増幅器ＨＰＡとともに１つのＲＦモジュールＲＦＭを構成している。図１４は、本実施の形態におけるＲＦモジュールＲＦＭの実装構成を示す斜視図である。図１４に示すように、本実施の形態におけるＲＦモジュールＲＦＭは、配線基板ＷＢ上に、半導体チップＣＨＰ１、半導体チップＣＨＰ２および受動部品ＰＣが搭載されている。半導体チップＣＨＰ１は、例えば、電力増幅器ＨＰＡを構成するＬＤＭＯＳＦＥＴ(Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor、横方向拡散ＭＯＳＦＥＴ)などが形成された半導体チップである。一方、半導体チップＣＨＰ２は、例えば、アンテナスイッチＡＳＷを構成するＭＯＳＦＥＴなどが形成された半導体チップである。受動部品ＰＣは、抵抗素子（例えばチップ抵抗）、容量素子（例えばチップコンデンサ）またはインダクタ素子（例えばチップインダクタ）などの受動素子からなり、例えばチップ部品からなる。受動部品５は、例えば、整合回路などを構成する受動部品である。
配線基板ＷＢ上に搭載されている半導体チップＣＨＰ１は、配線基板ＷＢ上に形成されている導体パターンとワイヤで接続されている。さらに、この導体パターンは受動部品ＰＣと接続されている。同様に、配線基板ＷＢ上に搭載されている半導体チップＣＨＰ２は、配線基板ＷＢ上に形成されている導体パターンとワイヤで接続されている。このようにして、半導体チップＣＨＰ１、半導体チップＣＨＰ２および受動部品ＰＣが導体パターンを介して電気的に接続されていることになる。
＜アンテナスイッチを形成した半導体チップのレイアウト構成＞
続いて、アンテナスイッチＡＳＷを形成した半導体チップＣＨＰ２のレイアウト構成について説明する。図１５は、本実施の形態１におけるアンテナスイッチＡＳＷを形成した半導体チップＣＨＰ２を示す平面図である。図１５に示すように、半導体チップＣＨＰ２は矩形形状の半導体基板１Ｓ上に複数の端子および複数の素子が形成されている。具体的には、図１５において、半導体基板１Ｓの上部に受信端子ＲＸとＧＮＤ端子ＧＮＤ（ＲＸ）が形成されており、このＧＮＤ端子ＧＮＤ（ＲＸ）の下側に１つの低耐圧ＭＩＳＦＥＴからなるＲＸシャントトランジスタＳＨ（ＲＸ）が形成されている。ＲＸシャントトランジスタＳＨ（ＲＸ）の下側には、５つの低耐圧ＭＩＳＦＥＴからなるＲＸシリーズトランジスタＳＥ（ＲＸ）が形成されている。そして、ＲＸシャントトランジスタＳＨ（ＲＸ）とＲＸシリーズトランジスタＳＥ（ＲＸ）の右側にはゲート抵抗ＧＲが形成されており、このゲート抵抗ＧＲのさらに右側には制御端子ＶＴＸおよび制御端子ＶＲＸが形成されている。
ＲＸシリーズトランジスタＳＥ（ＲＸ）の下側には、アンテナ端子ＡＮＴ（ＯＵＴ）が形成されており、このアンテナ端子ＡＮＴ（ＯＵＴ）の下側に、５つの低耐圧ＭＩＳＦＥＴからなるＴＸシリーズトランジスタＳＥ（ＴＸ）が形成されている。さらに、ＴＸシリーズトランジスタＳＥ（ＴＸ）の下側には、送信端子ＴＸが形成されており、ＴＸシリーズトランジスタＳＥ（ＴＸ）の右側には、ゲート抵抗ＧＲを介して、ＴＸシャントトランジスタＳＨ（ＴＸ）が形成されている。ＴＸシャントトランジスタＳＨ（ＴＸ）は、３つの高耐圧ＭＩＳＦＥＴから構成されており、このＴＸシャントトランジスタＳＨ（ＴＸ）の上部にＧＮＤ端子ＧＮＤ（ＴＸ）が形成されている。
一方、図１６は、比較例におけるアンテナスイッチＡＳＷを形成した半導体チップＣＨＰ２を示す平面図である。図１６に示す比較例は、図１５に示す本実施の形態１とほぼ同様のレイアウト構成をしているが、ＴＸシャントトランジスタＳＨ（ＴＸ）の構成が異なる。つまり、図１６に示す比較例では、ＴＸシャントトランジスタＳＨ（ＴＸ）を５つの低耐圧ＭＩＳＦＥＴから構成しているのに対し、図１５に示す本実施の形態１では、ＴＸシャントトランジスタＳＨ（ＴＸ）を３つの高耐圧ＭＩＳＦＥＴから構成している。これにより、図１５に示す本実施の形態１では、ＴＸシャントトランジスタＳＨ（ＴＸ）のレイアウト面積が小さくなる結果、半導体チップＣＨＰ２の全体面積をシュリンクする効果も得られる。
＜アンテナスイッチのデバイス構造＞
アンテナスイッチには、大電力の送信信号の高品質性を確保し、かつ、他の周波数帯の通信に悪影響を与える妨害波（高次高調波）の発生を低減する性能が要求される。このため、アンテナスイッチを構成するスイッチング素子として電界効果トランジスタを使用する場合、この電界効果トランジスタには、高耐圧性だけでなく、高次高調波歪を低減できる性能が要求される。
このことから、アンテナスイッチを構成する電界効果トランジスタは、低損失や低高調波歪みを実現するため、寄生容量が少なく、線形性に優れたＧａＡｓ基板やサファイア基板上に形成される電界効果トランジスタ（例えば、ＨＥＭＴ（High Electron Mobility Transistor））が使用されている。しかし、高周波特性に優れている化合物半導体基板は、高価であり、アンテナスイッチのコスト低下の観点から望ましいとはいえない。アンテナスイッチのコスト低下を実現するには、安価なシリコン基板上に形成された電界効果トランジスタを使用することが効果的である。しかし、安価なシリコン基板は、高価な化合物半導体基板に比べて寄生容量が大きく、化合物半導体基板上に形成された電界効果トランジスタよりも高調波歪みが大きくなる。
そこで、本実施の形態１では、アンテナスイッチのコスト削減を図る観点から、特に、アンテナスイッチをシリコン基板上に形成された電界効果トランジスタから構成する場合であっても、アンテナスイッチで発生する高調波歪みをできるだけ低減できることを想定して説明する。具体的に、本実施の形態１では、ＳＯＩ（silicon on insulator）基板上に低耐圧ＭＩＳＦＥＴと高耐圧ＭＩＳＦＥＴを形成する例について説明する。本実施の形態１では、ＴＸシリーズトランジスタＳＥ（ＴＸ）、ＲＸシリーズトランジスタＳＥ（ＲＸ）およびＲＸシャントトランジスタＳＨ（ＲＸ）に低耐圧ＭＩＳＦＥＴを適用し、ＴＸシャントトランジスタＳＨ（ＴＸ）に高耐圧ＭＩＳＦＥＴを適用する。
図１７は、本実施の形態１における低耐圧ＭＩＳＦＥＴおよび高耐圧ＭＩＳＦＥＴのデバイス構造を示す平面図である。図１７において、低耐圧ＭＩＳＦＥＴおよび高耐圧ＭＩＳＦＥＴの平面構造は同様の構造をしている。低耐圧ＭＩＳＦＥＴおよび高耐圧ＭＩＳＦＥＴは、ソース領域ＳＲとドレイン領域ＤＲとを有し、ソース領域ＳＲとドレイン領域ＤＲが交互に位置するように配置されている。そして、ソース領域ＳＲとドレイン領域ＤＲの間にゲート電極Ｇが形成されている。ソース領域ＳＲにはプラグＰＬＧ１が接続され、ドレイン領域ＤＲにはプラグＰＬＧ２が接続されている。
次に、低耐圧ＭＩＳＦＥＴＱＮの断面構造について説明する。図１８は、低耐圧ＭＩＳＦＥＴＱＮの断面を示す断面図である。図１８において、半導体基板１Ｓ上には、埋め込み絶縁層ＢＯＸが形成されており、この埋め込み絶縁層ＢＯＸ上にシリコン層が形成されている。この半導体基板１Ｓと埋め込み絶縁層ＢＯＸとシリコン層とによりＳＯＩ基板が形成されている。そして、このＳＯＩ基板上に低耐圧ＭＩＳＦＥＴＱＮが形成されている。ＳＯＩ基板のシリコン層には、ボディ領域ＢＤが形成されている。このボディ領域ＢＤは、例えば、ｐ型不純物であるボロンなどを導入したｐ型半導体領域から形成されている。ボディ領域ＢＤ上にはゲート絶縁膜ＧＯＸ１が形成されており、このゲート絶縁膜ＧＯＸ１上にゲート電極Ｇが形成されている。ゲート絶縁膜ＧＯＸ１は、例えば、酸化シリコン膜から形成されている。一方、ゲート電極Ｇは、ポリシリコン膜ＰＦとコバルトシリサイド膜ＳＬとの積層膜から形成されている。ゲート電極Ｇの一部を構成するコバルトシリサイド膜ＳＬは、ゲート電極Ｇの低抵抗化のために形成されている。
続いて、ゲート電極Ｇの両側の側壁にはサイドウォールＳＷが形成されており、このサイドウォールＳＷの下層にあるシリコン層内には低濃度不純物拡散領域ＥＸ１ｓ、ＥＸ１ｄが形成されている。この低濃度不純物拡散領域ＥＸ１ｓ、ＥＸ１ｄはゲート電極Ｇに整合して形成されている。そして、低濃度不純物拡散領域ＥＸ１ｓの外側には、高濃度不純物拡散領域ＮＲ１ｓが形成され、低濃度不純物拡散領域ＥＸ１ｄの外側には、高濃度不純物拡散領域ＮＲ１ｄが形成されている。高濃度不純物拡散領域ＮＲ１ｓ、ＮＲ１ｄは、サイドウォールＳＷに整合して形成されている。さらに、高濃度不純物拡散領域ＮＲ１ｓ、ＮＲ１ｄの表面にはコバルトシリサイド膜ＳＬが形成されている。低濃度不純物拡散領域ＥＸ１ｓと高濃度不純物拡散領域ＮＲ１ｓとコバルトシリサイド膜ＳＬによりソース領域ＳＲが形成され、低濃度不純物拡散領域ＥＸ１ｄと高濃度不純物拡散領域ＮＲ１ｄとコバルトシリサイド膜ＳＬによりドレイン領域ＤＲが形成される。
低濃度不純物拡散領域ＥＸ１ｓ、ＥＸ１ｄおよび高濃度不純物拡散領域ＮＲ１ｓ、ＮＲ１ｄは、ともに、例えば、リンや砒素などのｎ型不純物を導入した半導体領域であり、低濃度不純物拡散領域ＥＸ１ｓ、ＥＸ１ｄに導入されている不純物の濃度は、高濃度不純物拡散領域ＮＲ１ｓ、ＮＲ１ｄに導入されている不純物の濃度よりも小さくなっている。具体的に、本実施の形態１における低耐圧ＭＩＳＦＥＴＱＮにおいては、低濃度不純物拡散領域ＥＸ１ｓ、ＥＸ１ｄに導入されている不純物の濃度は、約１×１０１８ｃｍ−３となっている。この結果、本実施の形態１における低耐圧ＭＩＳＦＥＴＱＮのソース領域ＳＲとドレイン領域ＤＲとの間の耐圧は約４Ｖとなっている。
本実施の形態１における低耐圧ＭＩＳＦＥＴＱＮは上記のように構成に構成されており、以下に、低耐圧ＭＩＳＦＥＴＱＮ上に形成される配線構造について説明する。図１８において、本実施の形態１における低耐圧ＭＩＳＦＥＴＱＮを覆うように層間絶縁膜ＩＬが形成されている。この層間絶縁膜ＩＬは、例えば、酸化シリコン膜から形成されている。そして、層間絶縁膜ＩＬにはソース領域ＳＲに達するコンタクトホールＣＮＴや、ドレイン領域ＤＲに達するコンタクトホールＣＮＴが形成されている。そして、コンタクトホールＣＮＴ内にチタン／窒化チタン膜およびタングステン膜が埋め込まれてプラグＰＬＧ１、ＰＬＧ２が形成されている。プラグＰＬＧ１およびプラグＰＬＧ２を形成した層間絶縁膜ＩＬ上には配線Ｌ１が形成されている。例えば、配線Ｌ１は、チタン／窒化チタン膜、アルミニウム膜およびチタン／窒化チタン膜の積層膜から形成される。さらに、この配線Ｌ１上に多層配線が形成されるが、図１８では省略している。
次に、高耐圧ＭＩＳＦＥＴＱＨの断面構造について説明する。図１９は、高耐圧ＭＩＳＦＥＴＱＨの断面を示す断面図である。図１９において、半導体基板１Ｓ上には、埋め込み絶縁層ＢＯＸが形成されており、この埋め込み絶縁層ＢＯＸ上にシリコン層が形成されている。この半導体基板１Ｓと埋め込み絶縁層ＢＯＸとシリコン層とによりＳＯＩ基板が形成されている。そして、このＳＯＩ基板上に高耐圧ＭＩＳＦＥＴＱＨが形成されている。ＳＯＩ基板のシリコン層には、ボディ領域ＢＤが形成されている。このボディ領域ＢＤは、例えば、ｐ型不純物であるボロンなどを導入したｐ型半導体領域から形成されている。ボディ領域ＢＤ上にはゲート絶縁膜ＧＯＸ２が形成されており、このゲート絶縁膜ＧＯＸ２上にゲート電極Ｇが形成されている。ゲート絶縁膜ＧＯＸ２は、例えば、酸化シリコン膜から形成されており、低耐圧ＭＩＳＦＥＴＱＮのゲート絶縁膜ＧＯＸ１よりも厚くなっている。一方、ゲート電極Ｇは、ポリシリコン膜ＰＦとコバルトシリサイド膜ＳＬとの積層膜から形成されている。ゲート電極Ｇの一部を構成するコバルトシリサイド膜ＳＬは、ゲート電極Ｇの低抵抗化のために形成されている。
続いて、ゲート電極Ｇの両側の側壁にはサイドウォールＳＷが形成されており、このサイドウォールＳＷの下層にあるシリコン層内には低濃度不純物拡散領域ＥＸ２ｓ、ＥＸ２ｄが形成されている。この低濃度不純物拡散領域ＥＸ２ｓ、ＥＸ２ｄはゲート電極Ｇに整合して形成されている。そして、低濃度不純物拡散領域ＥＸ２ｓの外側には、高濃度不純物拡散領域ＮＲ２ｓが形成され、低濃度不純物拡散領域ＥＸ２ｄの外側には、高濃度不純物拡散領域ＮＲ２ｄが形成されている。高濃度不純物拡散領域ＮＲ２ｓ、ＮＲ２ｄは、サイドウォールＳＷに整合して形成されている。さらに、高濃度不純物拡散領域ＮＲ２ｓ、ＮＲ２ｄの表面にはコバルトシリサイド膜ＳＬが形成されている。低濃度不純物拡散領域ＥＸ２ｓと高濃度不純物拡散領域ＮＲ２ｓとコバルトシリサイド膜ＳＬによりソース領域ＳＲが形成され、低濃度不純物拡散領域ＥＸ２ｄと高濃度不純物拡散領域ＮＲ２ｄとコバルトシリサイド膜ＳＬによりドレイン領域ＤＲが形成される。
低濃度不純物拡散領域ＥＸ２ｓ、ＥＸ２ｄおよび高濃度不純物拡散領域ＮＲ２ｓ、ＮＲ２ｄは、ともに、例えば、リンや砒素などのｎ型不純物を導入した半導体領域であり、低濃度不純物拡散領域ＥＸ２ｓ、ＥＸ２ｄに導入されている不純物の濃度は、高濃度不純物拡散領域ＮＲ２ｓ、ＮＲ２ｄに導入されている不純物の濃度よりも小さくなっている。具体的に、本実施の形態１における高耐圧ＭＩＳＦＥＴＱＨにおいては、低濃度不純物拡散領域ＥＸ２ｓ、ＥＸ２ｄに導入されている不純物の濃度は、約３×１０１７ｃｍ−３となっている。したがって、上述した低耐圧ＭＩＳＦＥＴＱＮの低濃度不純物拡散領域ＥＸ１ｓ、ＥＸ１ｄに導入されている不純物の濃度である約１×１０１８ｃｍ−３よりも低濃度となっている。このように本実施の形態１における高耐圧ＭＩＳＦＥＴＱＨにおいては、低濃度不純物拡散領域ＥＸ２ｓ、ＥＸ２ｄに導入されている不純物の濃度を、低耐圧ＭＩＳＦＥＴＱＮの低濃度不純物拡散領域ＥＸ１ｓ、ＥＸ１ｄに導入されている不純物の濃度よりも低濃度とすることで耐圧を向上させることができる。これは、ソース領域ＳＲの一部およびドレイン領域ＤＲの一部を構成する低濃度不純物拡散領域ＥＸ２ｓ、ＥＸ２ｄの不純物濃度を低濃度とすることにより、ソース領域ＳＲとドレイン領域ＤＲとの間に電圧を印加した場合に生じる空乏層（ドレイン領域ＤＲとボディ領域ＢＤの境界に生じる空乏層）がドレイン領域ＤＲ側（低濃度不純物拡散領域ＥＸ２ｄ側）に延びる結果による。これにより、ドレイン領域ＤＲとボディ領域ＢＤの境界近傍の電界集中が緩和されるのである。この結果、本実施の形態１における高耐圧ＭＩＳＦＥＴＱＨによれば、ソース領域ＳＲとドレイン領域ＤＲとの間の耐圧を約６Ｖにすることができる。
本実施の形態１における高耐圧ＭＩＳＦＥＴＱＨは上記のように構成に構成されており、以下に、高耐圧ＭＩＳＦＥＴＱＨ上に形成される配線構造について説明する。図１９において、本実施の形態１における高耐圧ＭＩＳＦＥＴＱＨを覆うように層間絶縁膜ＩＬが形成されている。この層間絶縁膜ＩＬは、例えば、酸化シリコン膜から形成されている。そして、層間絶縁膜ＩＬにはソース領域ＳＲに達するコンタクトホールＣＮＴや、ドレイン領域ＤＲに達するコンタクトホールＣＮＴが形成されている。そして、コンタクトホールＣＮＴ内にチタン／窒化チタン膜およびタングステン膜が埋め込まれてプラグＰＬＧ１、ＰＬＧ２が形成されている。プラグＰＬＧ１およびプラグＰＬＧ２を形成した層間絶縁膜ＩＬ上には配線Ｌ１が形成されている。例えば、配線Ｌ１は、チタン／窒化チタン膜、アルミニウム膜およびチタン／窒化チタン膜の積層膜から形成される。さらに、この配線Ｌ１上に多層配線が形成されるが、図１９では省略している。
以上のようにして、本実施の形態１における低耐圧ＭＩＳＦＥＴＱＮと高耐圧ＭＩＳＦＥＴＱＨを形成することができる。本実施の形態１における低耐圧ＭＩＳＦＥＴＱＮを、ＴＸシリーズトランジスタＳＥ（ＴＸ）、ＲＸシリーズトランジスタＳＥ（ＲＸ）およびＲＸシャントトランジスタＳＨ（ＲＸ）に適用し、本実施の形態１における高耐圧ＭＩＳＦＥＴＱＨを、ＴＸシャントトランジスタＳＨ（ＴＸ）に適用する。この結果、ＴＸシャントトランジスタＳＨ（ＴＸ）の直列接続数を低減することができ、低損失で高調波歪みの小さなアンテナスイッチを実現することができる。具体的には、例えば、比較例（ＴＸシャントトランジスタＳＨ（ＴＸ）に低耐圧ＭＩＳＦＥＴを使用する構成）に比べて、本実施の形態１では、周波数０．９ＧＨｚ、入力電力３５ｄＢでの２次高調波歪みおよび３次高調波歪みを、それぞれ、５ｄＢ低減することができる。
（実施の形態２）
本実施の形態２では、高耐圧ＭＩＳＦＥＴＱＨの別態様のデバイス構造について説明する。図２０は、高耐圧ＭＩＳＦＥＴＱＨの断面を示す断面図である。図２０において、半導体基板１Ｓ上には、埋め込み絶縁層ＢＯＸが形成されており、この埋め込み絶縁層ＢＯＸ上にシリコン層が形成されている。この半導体基板１Ｓと埋め込み絶縁層ＢＯＸとシリコン層とによりＳＯＩ基板が形成されている。そして、このＳＯＩ基板上に高耐圧ＭＩＳＦＥＴＱＨが形成されている。ＳＯＩ基板のシリコン層には、ボディ領域ＢＤが形成されている。このボディ領域ＢＤは、例えば、ｐ型不純物であるボロンなどを導入したｐ型半導体領域から形成されている。ボディ領域ＢＤ上にはゲート絶縁膜ＧＯＸ２が形成されており、このゲート絶縁膜ＧＯＸ２上にゲート電極Ｇが形成されている。ゲート絶縁膜ＧＯＸ２は、例えば、酸化シリコン膜から形成されており、低耐圧ＭＩＳＦＥＴＱＮのゲート絶縁膜ＧＯＸ１よりも厚くなっている。一方、ゲート電極Ｇは、ポリシリコン膜ＰＦとコバルトシリサイド膜ＳＬとの積層膜から形成されている。ゲート電極Ｇの一部を構成するコバルトシリサイド膜ＳＬは、ゲート電極Ｇの低抵抗化のために形成されている。
続いて、ゲート電極Ｇの両側の側壁にはサイドウォールＳＷが形成されており、このサイドウォールＳＷの下層にあるシリコン層内には低濃度不純物拡散領域ＥＸ３ｓ、ＥＸ３ｄが形成されている。この低濃度不純物拡散領域ＥＸ３ｓ、ＥＸ３ｄはゲート電極Ｇに整合して形成されている。そして、低濃度不純物拡散領域ＥＸ３ｓの外側には、高濃度不純物拡散領域ＮＲ３ｓが形成され、低濃度不純物拡散領域ＥＸ３ｄの外側には、高濃度不純物拡散領域ＮＲ３ｄが形成されている。高濃度不純物拡散領域ＮＲ３ｓ、ＮＲ３ｄは、サイドウォールＳＷに整合して形成されている。さらに、高濃度不純物拡散領域ＮＲ３ｓ、ＮＲ３ｄの表面にはコバルトシリサイド膜ＳＬが形成されている。低濃度不純物拡散領域ＥＸ３ｓと高濃度不純物拡散領域ＮＲ３ｓとコバルトシリサイド膜ＳＬによりソース領域ＳＲが形成され、低濃度不純物拡散領域ＥＸ３ｄと高濃度不純物拡散領域ＮＲ３ｄとコバルトシリサイド膜ＳＬによりドレイン領域ＤＲが形成される。
低濃度不純物拡散領域ＥＸ３ｓ、ＥＸ３ｄおよび高濃度不純物拡散領域ＮＲ３ｓ、ＮＲ３ｄは、ともに、例えば、リンや砒素などのｎ型不純物を導入した半導体領域であり、低濃度不純物拡散領域ＥＸ３ｓ、ＥＸ３ｄに導入されている不純物の濃度は、高濃度不純物拡散領域ＮＲ３ｓ、ＮＲ３ｄに導入されている不純物の濃度よりも小さくなっている。
本実施の形態２における高耐圧ＭＩＳＦＥＴＱＨの特徴は、ゲート電極Ｇのゲート長方向（チャネルが形成される方向）の長さが低耐圧ＭＩＳＦＥＴのゲート長方向の長さよりも長くなっていることである。具体的には、低耐圧ＭＩＳＦＥＴのゲート長が約０．５μｍであるのに対し、本実施の形態２における高耐圧ＭＩＳＦＥＴＱＨのゲート長は約１μｍとなっている。つまり、高耐圧ＭＩＳＦＥＴＱＨのゲート長は低耐圧ＭＩＳＦＥＴのゲート長の約２倍となっている。
高耐圧ＭＩＳＦＥＴＱＨでは、ドレイン領域ＤＲとソース領域ＳＲの間に電圧を印加すると、ドレイン領域ＤＲとボディ領域ＢＤの境界に空乏層が生じる。この空乏層は、ドレイン領域ＤＲとソース領域ＳＲとの間に印加される電圧が大きくなればなるほど延びる。そして、ボディ領域ＢＤ内を空乏層が延びきってソース領域ＳＲに達するとパンチスルーが生じてしまう。しかし、本実施の形態２における高耐圧ＭＩＳＦＥＴＱＨでは、ゲート電極Ｇのゲート長を長くしている。これは、言い換えれば、ボディ領域ＢＤの幅が大きくなることを意味している。したがって、ボディ領域ＢＤ内を空乏層が延びる余地が大きくなり、空乏層がボディ領域ＢＤを延びきってソース領域ＳＲに達する現象は、ソース領域ＳＲとドレイン領域ＤＲの間に印加される電圧を相当大きくしなければならない。このことは、高耐圧ＭＩＳＦＥＴＱＨの耐圧（ソース領域ＳＲとドレイン領域ＤＲとの間の耐圧）が向上していることを意味している。以上のことから、本実施の形態２によれば、耐圧を約６Ｖと向上させた高耐圧ＭＩＳＦＥＴＱＨを得ることができる。
本実施の形態２における高耐圧ＭＩＳＦＥＴＱＨは上記のように構成に構成されており、以下に、高耐圧ＭＩＳＦＥＴＱＨ上に形成される配線構造について説明する。図２０において、本実施の形態１における高耐圧ＭＩＳＦＥＴＱＨを覆うように層間絶縁膜ＩＬが形成されている。この層間絶縁膜ＩＬは、例えば、酸化シリコン膜から形成されている。そして、層間絶縁膜ＩＬにはソース領域ＳＲに達するコンタクトホールＣＮＴや、ドレイン領域ＤＲに達するコンタクトホールＣＮＴが形成されている。そして、コンタクトホールＣＮＴ内にチタン／窒化チタン膜およびタングステン膜が埋め込まれてプラグＰＬＧ１、ＰＬＧ２が形成されている。プラグＰＬＧ１およびプラグＰＬＧ２を形成した層間絶縁膜ＩＬ上には配線Ｌ１が形成されている。例えば、配線Ｌ１は、チタン／窒化チタン膜、アルミニウム膜およびチタン／窒化チタン膜の積層膜から形成される。さらに、この配線Ｌ１上に多層配線が形成されるが、図２０では省略している。
以上のようにして、本実施の形態２における高耐圧ＭＩＳＦＥＴＱＨを形成することができる。低耐圧ＭＩＳＦＥＴを、ＴＸシリーズトランジスタＳＥ（ＴＸ）、ＲＸシリーズトランジスタＳＥ（ＲＸ）およびＲＸシャントトランジスタＳＨ（ＲＸ）に適用し、本実施の形態２における高耐圧ＭＩＳＦＥＴＱＨを、ＴＸシャントトランジスタＳＨ（ＴＸ）に適用する。この結果、ＴＸシャントトランジスタＳＨ（ＴＸ）の直列接続数を低減することができ、低損失で高調波歪みの小さなアンテナスイッチを実現することができる。具体的には、例えば、比較例（ＴＸシャントトランジスタＳＨ（ＴＸ）に低耐圧ＭＩＳＦＥＴを使用する構成）に比べて、本実施の形態２では、周波数０．９ＧＨｚ、入力電力３５ｄＢでの２次高調波歪みおよび３次高調波歪みを、それぞれ、５ｄＢ低減することができる。
（実施の形態３）
本実施の形態３では、低耐圧ＭＩＳＦＥＴＱＮとして完全空乏型ＦＥＴを使用し、高耐圧ＭＩＳＦＥＴＱＨとして部分空乏型ＦＥＴを使用する例について説明する。
まず、低耐圧ＭＩＳＦＥＴＱＮの断面構造について説明する。図２１は、低耐圧ＭＩＳＦＥＴＱＮの断面を示す断面図である。図２１において、半導体基板１Ｓ上には、埋め込み絶縁層ＢＯＸが形成されており、この埋め込み絶縁層ＢＯＸ上にシリコン層が形成されている。この半導体基板１Ｓと埋め込み絶縁層ＢＯＸとシリコン層とによりＳＯＩ基板が形成されている。そして、このＳＯＩ基板上に低耐圧ＭＩＳＦＥＴＱＮが形成されている。ＳＯＩ基板のシリコン層には、ボディ領域ＢＤ１が形成されている。このボディ領域ＢＤ１は、例えば、ｐ型不純物であるボロンなどを導入したｐ型半導体領域から形成されている。ボディ領域ＢＤ１上にはゲート絶縁膜ＧＯＸ１が形成されており、このゲート絶縁膜ＧＯＸ１上にゲート電極Ｇが形成されている。ゲート絶縁膜ＧＯＸ１は、例えば、酸化シリコン膜から形成されている。一方、ゲート電極Ｇは、ポリシリコン膜ＰＦとコバルトシリサイド膜ＳＬとの積層膜から形成されている。ゲート電極Ｇの一部を構成するコバルトシリサイド膜ＳＬは、ゲート電極Ｇの低抵抗化のために形成されている。
続いて、ゲート電極Ｇの両側の側壁にはサイドウォールＳＷが形成されており、このサイドウォールＳＷの下層にあるシリコン層内には低濃度不純物拡散領域ＥＸ４ｓ、ＥＸ４ｄが形成されている。この低濃度不純物拡散領域ＥＸ４ｓ、ＥＸ４ｄはゲート電極Ｇに整合して形成されている。そして、低濃度不純物拡散領域ＥＸ４ｓの外側には、高濃度不純物拡散領域ＮＲ４ｓが形成され、低濃度不純物拡散領域ＥＸ４ｄの外側には、高濃度不純物拡散領域ＮＲ４ｄが形成されている。高濃度不純物拡散領域ＮＲ４ｓ、ＮＲ４ｄは、サイドウォールＳＷに整合して形成されている。さらに、高濃度不純物拡散領域ＮＲ４ｓ、ＮＲ４ｄの表面にはコバルトシリサイド膜ＳＬが形成されている。低濃度不純物拡散領域ＥＸ４ｓと高濃度不純物拡散領域ＮＲ４ｓとコバルトシリサイド膜ＳＬによりソース領域ＳＲが形成され、低濃度不純物拡散領域ＥＸ４ｄと高濃度不純物拡散領域ＮＲ４ｄとコバルトシリサイド膜ＳＬによりドレイン領域ＤＲが形成される。
低濃度不純物拡散領域ＥＸ４ｓ、ＥＸ４ｄおよび高濃度不純物拡散領域ＮＲ４ｓ、ＮＲ４ｄは、ともに、例えば、リンや砒素などのｎ型不純物を導入した半導体領域であり、低濃度不純物拡散領域ＥＸ４ｓ、ＥＸ４ｄに導入されている不純物の濃度は、高濃度不純物拡散領域ＮＲ４ｓ、ＮＲ４ｄに導入されている不純物の濃度よりも小さくなっている。
本実施の形態３における低耐圧ＭＩＳＦＥＴＱＮの特徴は、ボディ領域ＢＤ１が完全に空乏化している点である。つまり、低耐圧ＭＩＳＦＥＴＱＮの動作時においても、ゲート電極Ｇの仕事関数値およびゲート電極に印加される電圧値により、ボディ領域ＢＤ１の全体が完全に空乏化している。このようにボディ領域ＢＤ１を完全空乏化状態にするには、ボディ領域ＢＤ１の不純物濃度を低濃度にすることで実現できる。具体的に、本実施の形態３では、ボディ領域ＢＤ１の不純物濃度を約２×１０１７ｃｍ−３としている。このように低耐圧ＭＩＳＦＥＴＱＮを完全空乏型ＦＥＴから構成することにより、低耐圧ＭＩＳＦＥＴＱＮの電気的特性を向上させることができる。例えば、完全空乏型ＦＥＴではボディ領域ＢＤ１の不純物濃度が低濃度となっている。このため、低耐圧ＭＩＳＦＥＴＱＮがオンした場合にボディ領域ＢＤ１にチャネルが形成されるが、このチャネルの抵抗を下げることができる。これは、低耐圧ＭＩＳＦＥＴＱＮのオン抵抗を低減できることを意味している。したがって、低耐圧ＭＩＳＦＥＴＱＮとして完全空乏型ＦＥＴを使用することにより、例えば、オン抵抗の低減という特性向上を図ることができる。
本実施の形態３における低耐圧ＭＩＳＦＥＴＱＮは上記のように構成に構成されており、以下に、低耐圧ＭＩＳＦＥＴＱＮ上に形成される配線構造について説明する。図２１において、本実施の形態３における低耐圧ＭＩＳＦＥＴＱＮを覆うように層間絶縁膜ＩＬが形成されている。この層間絶縁膜ＩＬは、例えば、酸化シリコン膜から形成されている。そして、層間絶縁膜ＩＬにはソース領域ＳＲに達するコンタクトホールＣＮＴや、ドレイン領域ＤＲに達するコンタクトホールＣＮＴが形成されている。そして、コンタクトホールＣＮＴ内にチタン／窒化チタン膜およびタングステン膜が埋め込まれてプラグＰＬＧ１、ＰＬＧ２が形成されている。プラグＰＬＧ１およびプラグＰＬＧ２を形成した層間絶縁膜ＩＬ上には配線Ｌ１が形成されている。例えば、配線Ｌ１は、チタン／窒化チタン膜、アルミニウム膜およびチタン／窒化チタン膜の積層膜から形成される。さらに、この配線Ｌ１上に多層配線が形成されるが、図２１では省略している。
次に、高耐圧ＭＩＳＦＥＴＱＨの断面構造について説明する。図２２は、高耐圧ＭＩＳＦＥＴＱＨの断面を示す断面図である。図２２において、半導体基板１Ｓ上には、埋め込み絶縁層ＢＯＸが形成されており、この埋め込み絶縁層ＢＯＸ上にシリコン層が形成されている。この半導体基板１Ｓと埋め込み絶縁層ＢＯＸとシリコン層とによりＳＯＩ基板が形成されている。そして、このＳＯＩ基板上に高耐圧ＭＩＳＦＥＴＱＨが形成されている。ＳＯＩ基板のシリコン層には、ボディ領域ＢＤ２が形成されている。このボディ領域ＢＤ２は、例えば、ｐ型不純物であるボロンなどを導入したｐ型半導体領域から形成されている。ボディ領域ＢＤ２上にはゲート絶縁膜ＧＯＸ２が形成されており、このゲート絶縁膜ＧＯＸ２上にゲート電極Ｇが形成されている。ゲート絶縁膜ＧＯＸ２は、例えば、酸化シリコン膜から形成されており、低耐圧ＭＩＳＦＥＴＱＮのゲート絶縁膜ＧＯＸ１よりも厚くなっている。一方、ゲート電極Ｇは、ポリシリコン膜ＰＦとコバルトシリサイド膜ＳＬとの積層膜から形成されている。ゲート電極Ｇの一部を構成するコバルトシリサイド膜ＳＬは、ゲート電極Ｇの低抵抗化のために形成されている。
続いて、ゲート電極Ｇの両側の側壁にはサイドウォールＳＷが形成されており、このサイドウォールＳＷの下層にあるシリコン層内には低濃度不純物拡散領域ＥＸ５ｓ、ＥＸ５ｄが形成されている。この低濃度不純物拡散領域ＥＸ５ｓ、ＥＸ５ｄはゲート電極Ｇに整合して形成されている。そして、低濃度不純物拡散領域ＥＸ５ｓの外側には、高濃度不純物拡散領域ＮＲ５ｓが形成され、低濃度不純物拡散領域ＥＸ５ｄの外側には、高濃度不純物拡散領域ＮＲ５ｄが形成されている。高濃度不純物拡散領域ＮＲ５ｓ、ＮＲ５ｄは、サイドウォールＳＷに整合して形成されている。さらに、高濃度不純物拡散領域ＮＲ５ｓ、ＮＲ５ｄの表面にはコバルトシリサイド膜ＳＬが形成されている。低濃度不純物拡散領域ＥＸ５ｓと高濃度不純物拡散領域ＮＲ５ｓとコバルトシリサイド膜ＳＬによりソース領域ＳＲが形成され、低濃度不純物拡散領域ＥＸ５ｄと高濃度不純物拡散領域ＮＲ５ｄとコバルトシリサイド膜ＳＬによりドレイン領域ＤＲが形成される。
低濃度不純物拡散領域ＥＸ５ｓ、ＥＸ５ｄおよび高濃度不純物拡散領域ＮＲ５ｓ、ＮＲ５ｄは、ともに、例えば、リンや砒素などのｎ型不純物を導入した半導体領域であり、低濃度不純物拡散領域ＥＸ５ｓ、ＥＸ５ｄに導入されている不純物の濃度は、高濃度不純物拡散領域ＮＲ５ｓ、ＮＲ５ｄに導入されている不純物の濃度よりも小さくなっている。
本実施の形態３における高耐圧ＭＩＳＦＥＴＱＨの特徴は、ボディ領域ＢＤ２が部分的に空乏化している点である。つまり、低耐圧ＭＩＳＦＥＴＱＮの動作時において、ゲート電極Ｇの仕事関数値およびゲート電極に印加される電圧値により、ボディ領域ＢＤ２が部分的に空乏化している。このようにボディ領域ＢＤ２を部分空乏化状態にするには、ボディ領域ＢＤ２の不純物濃度を高濃度にすることで実現できる。具体的に、本実施の形態３では、ボディ領域ＢＤ２の不純物濃度を約５×１０１７ｃｍ−３としている。つまり、本実施の形態３において、高耐圧ＭＩＳＦＥＴＱＨのボディ領域ＢＤ２の不純物濃度は、低耐圧ＭＩＳＦＥＴＱＮのボディ領域ＢＤ１の不純物濃度よりも高濃度となっている。ボディ領域ＢＤ２の不純物濃度を高濃度とすることで、ボディ領域ＢＤ２を完全に空乏化せずに部分的に空乏化することができる。このように高耐圧ＭＩＳＦＥＴＱＨを部分空乏型ＦＥＴから構成することにより、高耐圧ＭＩＳＦＥＴＱＨの耐圧（ソース領域ＳＲとドレイン領域ＤＲとの間の耐圧）を向上させることができる。例えば、部分空乏型ＦＥＴではボディ領域ＢＤ２の不純物濃度が高濃度となっている。このため、ソース領域ＳＲとドレイン領域ＤＲとの間に電圧が印加された場合、ドレイン領域ＤＲとボディ領域ＢＤ２の境界に空乏層が形成されるが、この空乏層のボディ領域ＢＤ２への広がりが抑制されるのである。つまり、ボディ領域ＢＤ２の不純物濃度が高くなっているので、ボディ領域ＢＤ２への空乏層の延びが抑制されるのである。したがって、より大きな電圧を印加しても、ボディ領域ＢＤ２を空乏層が延び切ってソース領域ＳＲに達することを抑制できる。つまり、本実施の形態３にように高耐圧ＭＩＳＦＥＴＱＨを部分空乏型ＦＥＴから構成することにより、耐圧を向上することができる。具体的に、高耐圧ＭＩＳＦＥＴＱＨを部分空乏型ＦＥＴから構成することにより、約６Ｖの耐圧を確保することができる。
本実施の形態３における高耐圧ＭＩＳＦＥＴＱＨは上記のように構成に構成されており、以下に、高耐圧ＭＩＳＦＥＴＱＨ上に形成される配線構造について説明する。図２２において、本実施の形態３における高耐圧ＭＩＳＦＥＴＱＨを覆うように層間絶縁膜ＩＬが形成されている。この層間絶縁膜ＩＬは、例えば、酸化シリコン膜から形成されている。そして、層間絶縁膜ＩＬにはソース領域ＳＲに達するコンタクトホールＣＮＴや、ドレイン領域ＤＲに達するコンタクトホールＣＮＴが形成されている。そして、コンタクトホールＣＮＴ内にチタン／窒化チタン膜およびタングステン膜が埋め込まれてプラグＰＬＧ１、ＰＬＧ２が形成されている。プラグＰＬＧ１およびプラグＰＬＧ２を形成した層間絶縁膜ＩＬ上には配線Ｌ１が形成されている。例えば、配線Ｌ１は、チタン／窒化チタン膜、アルミニウム膜およびチタン／窒化チタン膜の積層膜から形成される。さらに、この配線Ｌ１上に多層配線が形成されるが、図２２では省略している。
以上のようにして、本実施の形態３における低耐圧ＭＩＳＦＥＴＱＮと高耐圧ＭＩＳＦＥＴＱＨを形成することができる。本実施の形態１における低耐圧ＭＩＳＦＥＴＱＮ（完全空乏型ＦＥＴ）を、ＴＸシリーズトランジスタＳＥ（ＴＸ）、ＲＸシリーズトランジスタＳＥ（ＲＸ）およびＲＸシャントトランジスタＳＨ（ＲＸ）に適用し、本実施の形態３における高耐圧ＭＩＳＦＥＴＱＨ（部分空乏型ＦＥＴ）を、ＴＸシャントトランジスタＳＨ（ＴＸ）に適用する。この結果、ＴＸシャントトランジスタＳＨ（ＴＸ）の直列接続数を低減することができ、低損失で高調波歪みの小さなアンテナスイッチを実現することができる。具体的には、例えば、比較例（ＴＸシャントトランジスタＳＨ（ＴＸ）に低耐圧ＭＩＳＦＥＴを使用する構成）に比べて、本実施の形態３では、周波数０．９ＧＨｚ、入力電力３５ｄＢでの２次高調波歪みおよび３次高調波歪みを、それぞれ、５ｄＢ低減することができる。
（実施の形態４）
本実施の形態４では、高耐圧ＭＩＳＦＥＴＱＨの別態様のデバイス構造について説明する。図２３は、本実施の形態４における高耐圧ＭＩＳＦＥＴの平面構造を示す図である。図２３において、高耐圧ＭＩＳＦＥＴは、ソース領域ＳＲとドレイン領域ＤＲとを有し、ソース領域ＳＲとドレイン領域ＤＲが交互に位置するように配置されている。そして、ソース領域ＳＲとドレイン領域ＤＲの間にゲート電極Ｇが形成されている。ソース領域ＳＲにはプラグＰＬＧ１が接続され、ドレイン領域ＤＲにはプラグＰＬＧ２が接続されている。ここで、本実施の形態４における高耐圧ＭＩＳＦＥＴの特徴は、ソース領域ＳＲと電気的に接続するプラグＰＬＧ１にボディ領域ＢＤ３も電気的に接続されている点である。つまり、本実施の形態４における高耐圧ＭＩＳＦＥＴＱでは、ソース領域ＳＲとボディ領域ＢＤ３が電気的にショートしている点にある。一方、本実施の形態４における低耐圧ＭＩＳＦＥＴは、ソース領域とボディ領域は電気的に接続されておらず、ボディ領域はフローティング状態となっている。
図２４は、高耐圧ＭＩＳＦＥＴＱＨの断面を示す断面図である。図２４において、半導体基板１Ｓ上には、埋め込み絶縁層ＢＯＸが形成されており、この埋め込み絶縁層ＢＯＸ上にシリコン層が形成されている。この半導体基板１Ｓと埋め込み絶縁層ＢＯＸとシリコン層とによりＳＯＩ基板が形成されている。そして、このＳＯＩ基板上に高耐圧ＭＩＳＦＥＴＱＨが形成されている。ＳＯＩ基板のシリコン層には、ボディ領域ＢＤ３が形成されている。このボディ領域ＢＤ３は、例えば、ｐ型不純物であるボロンなどを導入したｐ型半導体領域から形成されている。ボディ領域ＢＤ３上にはゲート絶縁膜ＧＯＸ２が形成されており、このゲート絶縁膜ＧＯＸ２上にゲート電極Ｇが形成されている。ゲート絶縁膜ＧＯＸ２は、例えば、酸化シリコン膜から形成されており、低耐圧ＭＩＳＦＥＴＱＮのゲート絶縁膜ＧＯＸ１よりも厚くなっている。一方、ゲート電極Ｇは、ポリシリコン膜ＰＦとコバルトシリサイド膜ＳＬとの積層膜から形成されている。ゲート電極Ｇの一部を構成するコバルトシリサイド膜ＳＬは、ゲート電極Ｇの低抵抗化のために形成されている。
続いて、ゲート電極Ｇの両側の側壁にはサイドウォールＳＷが形成されており、このサイドウォールＳＷの下層にあるシリコン層内には低濃度不純物拡散領域ＥＸ６ｄが形成されている。この低濃度不純物拡散領域ＥＸ６ｄはゲート電極Ｇに整合して形成されている。そして、低濃度不純物拡散領域ＥＸ６ｄの外側には、高濃度不純物拡散領域ＮＲ６ｄが形成されている。高濃度不純物拡散領域ＮＲ６ｄは、サイドウォールＳＷに整合して形成されている。さらに、高濃度不純物拡散領域ＮＲ６ｄの表面にはコバルトシリサイド膜ＳＬが形成されている。低濃度不純物拡散領域ＥＸ６ｄと高濃度不純物拡散領域ＮＲ６ｄとコバルトシリサイド膜ＳＬによりドレイン領域ＤＲが形成される。
本実施の形態４では、上述したようにドレイン領域ＤＲが形成されているが、ソース領域はドレイン領域と対称にはなっていない。つまり、本実施の形態４における高耐圧ＭＩＳＦＥＴＱＨでは、ゲート電極Ｇの下層に形成されているボディ領域ＢＤ３がソース領域ＳＲ側に延在している。すなわち、図２４のゲート電極Ｇとソース領域ＳＲ側のサイドウォールＳＷ直下からプラグＰＬＧ１に接するようにボディ領域ＢＤ３が延在している。そして、ソース領域ＳＲ（高濃度不純物拡散領域ＮＲ６ｓ）はプラグＰＬＧ１の直下に形成されている。これにより、ボディ領域ＢＤ３とソース領域ＳＲは、プラグＰＬＧ１を介して電気的に接続されていることになる。
本実施の形態４における高耐圧ＭＩＳＦＥＴＱＨの特徴は、ボディ領域ＢＤ３とソース領域ＳＲとがプラグＰＬＧ１を介して電気的に接続されていることにある。これにより、本実施の形態４における高耐圧ＭＩＳＦＥＴＱＨの耐圧を向上することができるのである。以下にこの理由について説明する。
高耐圧ＭＩＳＦＥＴＱＨでは、ドレイン領域ＤＲとソース領域ＳＲの間に電圧を印加すると、ドレイン領域ＤＲとボディ領域ＢＤの境界に空乏層が生じる。この空乏層内では高電界が生じていることから、電子がこの高電界で加速されてシリコン原子に衝突し、衝突したシリコン原子よりインパクトイオン化により正孔と電子が対発生する。この発生した電子は、空乏層内の電荷によってドレイン領域ＤＲ側に移動することになる。一方、正孔は空乏層内の電界によって加速されてボディ領域ＢＤ３に移動する。このとき、ボディ領域ＢＤ３がフローティング状態であると、ボディ領域ＢＤ３に流れ込んだ正孔がボディ領域ＢＤ３内に蓄積される。すると、蓄積された正孔の影響により、ＭＩＳＦＥＴのブレークダウンが生じやすくなる。そこで、本実施の形態４では、ボディ領域ＢＤ３とソース領域ＳＲとを電気的に接続している。これにより、インパクトイオン化で発生した正孔は、ボディ領域ＢＤ３に移動するが、ボディ領域ＢＤ３とソース領域ＳＲが電気的に接続されていることから、ボディ領域ＢＤ３に移動した正孔は、ボディ領域ＢＤ３に蓄積されることなく、ソース領域ＳＲに移動する。この結果、ボディ領域ＢＤ３に正孔が蓄積されることを防止することができる。したがって、本実施の形態４における高耐圧ＭＩＳＦＥＴＱＨによれば、ボディ領域ＢＤ３に正孔が蓄積されにくくなるので、ブレークダウンが起こりにくくなり、耐圧が向上するのである。以上のことから、本実施の形態４によれば、耐圧を約６Ｖと向上させた高耐圧ＭＩＳＦＥＴＱＨを得ることができる。
本実施の形態１における高耐圧ＭＩＳＦＥＴＱＨは上記のように構成に構成されており、以下に、高耐圧ＭＩＳＦＥＴＱＨ上に形成される配線構造について説明する。図２４において、本実施の形態４における高耐圧ＭＩＳＦＥＴＱＨを覆うように層間絶縁膜ＩＬが形成されている。この層間絶縁膜ＩＬは、例えば、酸化シリコン膜から形成されている。そして、層間絶縁膜ＩＬにはソース領域ＳＲに達するコンタクトホールＣＮＴや、ドレイン領域ＤＲに達するコンタクトホールＣＮＴが形成されている。そして、コンタクトホールＣＮＴ内にチタン／窒化チタン膜およびタングステン膜が埋め込まれてプラグＰＬＧ１、ＰＬＧ２が形成されている。プラグＰＬＧ１およびプラグＰＬＧ２を形成した層間絶縁膜ＩＬ上には配線Ｌ１が形成されている。例えば、配線Ｌ１は、チタン／窒化チタン膜、アルミニウム膜およびチタン／窒化チタン膜の積層膜から形成される。さらに、この配線Ｌ１上に多層配線が形成されるが、図２４では省略している。
以上のようにして、本実施の形態４における高耐圧ＭＩＳＦＥＴＱＨを形成することができる。低耐圧ＭＩＳＦＥＴを、ＴＸシリーズトランジスタＳＥ（ＴＸ）、ＲＸシリーズトランジスタＳＥ（ＲＸ）およびＲＸシャントトランジスタＳＨ（ＲＸ）に適用し、本実施の形態４における高耐圧ＭＩＳＦＥＴＱＨを、ＴＸシャントトランジスタＳＨ（ＴＸ）に適用する。この結果、ＴＸシャントトランジスタＳＨ（ＴＸ）の直列接続数を低減することができ、低損失で高調波歪みの小さなアンテナスイッチを実現することができる。具体的には、例えば、比較例（ＴＸシャントトランジスタＳＨ（ＴＸ）に低耐圧ＭＩＳＦＥＴを使用する構成）に比べて、本実施の形態２では、周波数０．９ＧＨｚ、入力電力３５ｄＢでの２次高調波歪みおよび３次高調波歪みを、それぞれ、５ｄＢ低減することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、ＳＯＩ基板上に形成された電界効果トランジスタから低耐圧ＭＩＳＦＥＴと高耐圧ＭＩＳＦＥＴを構成する例について説明したが、例えば、化合物半導体基板上に形成された電界効果トランジスタから低耐圧ＭＩＳＦＥＴと高耐圧ＭＩＳＦＥＴを構成する場合にも適用することができる。化合物半導体基板では半絶縁性基板を使用している。半絶縁性基板とは、化合物半導体であるＧａＡｓ基板から構成される以下に示すような基板である。つまり、禁制帯幅の大きい化合物半導体では、ある種の不純物を添加すると、禁制帯の内部に深い準位が形成される。そして、この深い準位の電子および正孔が固定され、伝導帯の電子密度あるいは価電子帯の正孔密度が非常に小さくなり絶縁体に近くなる。このような基板を半絶縁性基板と呼ぶ。ＧａＡｓ基板では、Ｃｒ、Ｉｎ、酸素などを添加したり、過剰に砒素を導入することにより深い準位が形成され、半絶縁性基板となる。この半絶縁性基板によれば、対ＧＮＤによる寄生容量を低減できる。ただし、その場合であっても、ＴＸシャントトランジスタを高耐圧ＭＩＳＦＥＴから構成し、ＴＸシャントトランジスタを構成するＭＩＳＦＥＴの直列接続数を少なくすることで、直列接続された各ＭＩＳＦＥＴに印加される電圧振幅の不均一性を抑制することにより、さらなる高次高調波の発生を抑制することができるのである。
さらに、前記実施の形態では、電界効果トランジスタを例に挙げて説明したが、接合ＦＥＴ（ＪＦＥＴ）、ＨＥＭＴ、あるいは、バイポーラトランジスタを使用する場合にも本発明の技術的思想を適用することができる。
なお、前記実施の形態ではシングルゲート構造のデバイスについて説明しているが、例えば、デュアルゲート構造などのマルチゲート構造のデバイスについても本発明の技術的思想を適用することができる。
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
１ 携帯電話機
１Ｓ 半導体基板
ＡＮＴ アンテナ
ＡＮＴ（ＯＵＴ）アンテナ端子
ＡＳＷ アンテナスイッチ
ＢＢＵ ベースバンド部
ＢＤ ボディ領域
ＢＤ１〜ＢＤ３ ボディ領域
ＢＯＸ 埋め込み絶縁層
Ｃｇｄ 容量
Ｃｇｓ 容量
ＣＨＰ１ 半導体チップ
ＣＨＰ２ 半導体チップ
ＣＮＴ コンタクトホール
Ｃｏｆｆ１〜Ｃｏｆｆ５ オフ容量
Ｃｐａｒａ 寄生容量
Ｃｐａｒａ１〜Ｃｐａｒａ５ 寄生容量
ＣＵ 制御部
ＤＲ ドレイン領域
ＥＸ１ｄ〜ＥＸ６ｄ 低濃度不純物拡散領域
ＥＸ１ｓ〜ＥＸ５ｓ 低濃度不純物拡散領域
Ｇ ゲート電極
ＧＮＤ（ＲＸ） ＧＮＤ端子
ＧＮＤ（ＴＸ） ＧＮＤ端子
ＧＯＸ１ ゲート絶縁膜
ＧＯＸ２ ゲート絶縁膜
ＧＲ ゲート抵抗
ＨＰＡ 電力増幅器
ＨＰＡ１ 電力増幅器
ＨＰＡ２ 電力増幅器
ＩＦＵ インターフェース部
ＩＬ 層間絶縁膜
Ｌ１ 配線
ＬＮＡ 低雑音増幅器
ＬＮＡ１ 低雑音増幅器
ＬＮＡ２ 低雑音増幅器
ＮＲ１ｄ〜ＮＲ６ｄ 高濃度不純物拡散領域
ＮＲ１ｓ〜ＮＲ６ｓ 高濃度不純物拡散領域
ＰＣ 受動部品
ＰＦ ポリシリコン膜
ＰＬＧ１ プラグ
ＰＬＧ２ プラグ
Ｑ 電荷量
Ｑａ 電荷量
ＱＮ 低耐圧ＭＩＳＦＥＴ
ＱＮ１〜ＱＮ５ 低耐圧ＭＩＳＦＥＴ
ＱＨ 高耐圧ＭＩＳＦＥＴ
ＱＨ１〜ＱＨ３ 高耐圧ＭＩＳＦＥＴ
ＲＦＩＣ ＲＦ集積回路部
ＲＦＭ ＲＦモジュール
ＲＸ 受信端子
ＲＸ１ 受信端子
ＲＸ２ 受信端子
ＳＥ（ＲＸ） ＲＸシリーズトランジスタ
ＳＥ（ＴＸ） ＴＸシリーズトランジスタ
ＳＨ（ＲＸ） ＲＸシャントトランジスタ
ＳＨ（ＴＸ） ＴＸシャントトランジスタ
ＳＬ コバルトシリサイド膜
ＳＲ ソース領域
ＳＷ サイドウォール
ＴＸ 送信端子
ＴＸ１ 送信端子
ＴＸ２ 送信端子
ＶＬ（ｐｅａｋ） 電圧振幅
ＶＬ１（ｐｅａｋ）〜ＶＬ５（ｐｅａｋ） 電圧振幅
ＶＲＸ 制御端子
ＶＴＸ 制御端子
ＷＢ 配線基板
Ｚ０ 負荷
ＺＬ 負荷

Claims (20)

  1. 送信端子とアンテナ端子と受信端子とを有するアンテナスイッチを備え、
    前記アンテナスイッチは、
    （ａ）前記送信端子と前記アンテナ端子との間に直列に複数個接続された第１ＭＩＳＦＥＴと、
    （ｂ）前記受信端子と前記アンテナ端子との間に直列に複数個接続された第２ＭＩＳＦＥＴと、
    （ｃ）前記送信端子とＧＮＤ端子との間に直列に複数個接続された第３ＭＩＳＦＥＴと、
    （ｄ）前記受信端子とＧＮＤ端子との間に接続された第４ＭＩＳＦＥＴとを有する半導体装置であって、
    前記第１ＭＩＳＦＥＴ、前記第２ＭＩＳＦＥＴおよび前記第４ＭＩＳＦＥＴは、低耐圧ＭＩＳＦＥＴから構成される一方、前記第３ＭＩＳＦＥＴは、前記低耐圧ＭＩＳＦＥＴよりもソース領域とドレイン領域との間の耐圧が高い高耐圧ＭＩＳＦＥＴから構成され、かつ、前記送信端子とＧＮＤ端子との間に直列接続されている前記第３ＭＩＳＦＥＴの個数は、前記受信端子と前記アンテナ端子との間に直列接続されている前記第２ＭＩＳＦＥＴの個数よりも少ないことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記送信端子とＧＮＤ端子との間に直列接続されている前記第３ＭＩＳＦＥＴの個数は、前記送信端子と前記アンテナ端子との間に直列接続されている前記第１ＭＩＳＦＥＴの個数よりも少ないことを特徴とする半導体装置。
  3. 請求項１記載の半導体装置であって、
    前記送信端子と前記アンテナ端子との間に直列接続されている前記第１ＭＩＳＦＥＴの個数と、前記受信端子と前記アンテナ端子との間に直列接続されている前記第２ＭＩＳＦＥＴの個数は、同じであることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置であって、
    前記アンテナスイッチは、送信信号の送信時には、前記送信端子と前記アンテナ端子とを電気的に接続し、かつ、前記受信端子と前記アンテナ端子とを電気的に遮断することを特徴とする半導体装置。
  5. 請求項４記載の半導体装置であって、
    前記送信信号の送信時には、前記第１ＭＩＳＦＥＴをオンすることにより前記送信端子と前記アンテナ端子とを電気的に接続し、かつ、前記第２ＭＩＳＦＥＴをオフすることにより前記受信端子と前記アンテナ端子とを電気的に遮断することを特徴とする半導体装置。
  6. 請求項５記載の半導体装置であって、
    さらに、前記送信信号の送信時には、前記第３ＭＩＳＦＥＴをオフすることにより前記送信端子とＧＮＤ端子とを電気的に遮断し、かつ、前記第４ＭＩＳＦＥＴをオンすることにより前記受信端子とＧＮＤ端子とを電気的に接続することを特徴とする半導体装置。
  7. 請求項１記載の半導体装置であって、
    前記アンテナスイッチは、受信信号の受信時には、前記送信端子と前記アンテナ端子とを電気的に遮断し、かつ、前記受信端子と前記アンテナ端子とを電気的に接続することを特徴とする半導体装置。
  8. 請求項７記載の半導体装置であって、
    前記受信信号の受信時には、前記第１ＭＩＳＦＥＴをオフすることにより前記送信端子と前記アンテナ端子とを電気的に遮断し、かつ、前記第２ＭＩＳＦＥＴをオンすることにより前記受信端子と前記アンテナ端子とを電気的に接続することを特徴とする半導体装置。
  9. 請求項８記載の半導体装置であって、
    さらに、前記受信信号の受信時には、前記第３ＭＩＳＦＥＴをオンすることにより前記送信端子とＧＮＤ端子とを電気的に接続し、かつ、前記第４ＭＩＳＦＥＴをオフすることにより前記受信端子とＧＮＤ端子とを電気的に遮断することを特徴とする半導体装置。
  10. 請求項１記載の半導体装置であって、
    前記アンテナスイッチの前記送信端子は、送信信号を増幅する電力増幅器の出力と電気的に接続されていることを特徴とする半導体装置。
  11. 請求項１０記載の半導体装置であって、
    前記アンテナスイッチの前記アンテナ端子は、アンテナと電気的に接続されていることを特徴とする半導体装置。
  12. 請求項１１記載の半導体装置であって、
    前記アンテナスイッチの前記受信端子は、受信信号を処理する受信回路の入力と電気的に接続されていることを特徴とする半導体装置。
  13. 請求項１記載の半導体装置であって、
    前記アンテナスイッチは、１つの半導体チップから構成されていることを特徴とする半導体装置。
  14. 請求項１３記載の半導体装置であって、
    前記半導体チップは、半導体基板と、前記半導体基板上に形成された埋め込み絶縁層と、前記埋め込み絶縁層上に形成されたシリコン層とからなるＳＯＩ基板から構成されていることを特徴とする半導体装置。
  15. 請求項１４記載の半導体装置であって、
    前記ＳＯＩ基板上に、前記低耐圧ＭＩＳＦＥＴと前記高耐圧ＭＩＳＦＥＴが形成されており、
    前記低耐圧ＭＩＳＦＥＴは、
    （ｅ１）前記ＳＯＩ基板の前記シリコン層上に形成された第１ゲート絶縁膜と、
    （ｅ２）前記第１ゲート絶縁膜上に形成された第１ゲート電極と、
    （ｅ３）前記第１ゲート電極の側壁に形成された第１サイドウォールと、
    （ｅ４）前記シリコン層内で前記第１ゲート電極に整合して形成された第１ソース領域と、
    （ｅ５）前記シリコン層内で前記第１ゲート電極に整合して形成された第１ドレイン領域とを有し、
    前記第１ソース領域と前記第１ドレイン領域は、それぞれ、前記シリコン層内に導電型不純物を導入して形成された半導体領域であって前記第１ゲート電極に整合して形成された第１低濃度不純物拡散領域と、前記シリコン層内に導電型不純物を導入して形成された半導体領域であって前記第１低濃度不純物拡散領域よりも不純物濃度が高く、かつ、前記第１低濃度不純物拡散領域よりも外側に形成された第１高濃度不純物拡散領域から形成され、
    前記高耐圧ＭＩＳＦＥＴは、
    （ｆ１）前記ＳＯＩ基板のシリコン層上に形成された第２ゲート絶縁膜と、
    （ｆ２）前記第２ゲート絶縁膜上に形成された第２ゲート電極と、
    （ｆ３）前記第２ゲート電極の側壁に形成された第２サイドウォールと、
    （ｆ４）前記シリコン層内で前記第２ゲート電極に整合して形成された第２ソース領域と、
    （ｆ５）前記シリコン層内で前記第２ゲート電極に整合して形成された第２ドレイン領域とを有し、
    前記第２ソース領域と前記第２ドレイン領域は、それぞれ、前記シリコン層内に導電型不純物を導入して形成された半導体領域であって前記第２ゲート電極に整合して形成された第２低濃度不純物拡散領域と、前記シリコン層内に導電型不純物を導入して形成された半導体領域であって前記第２低濃度不純物拡散領域よりも不純物濃度が高く、かつ、前記第２低濃度不純物拡散領域よりも外側に形成された第２高濃度不純物拡散領域から形成されていることを特徴とする半導体装置。
  16. 請求項１５記載の半導体装置であって、
    前記高耐圧ＭＩＳＦＥＴの前記第２低濃度不純物拡散領域の不純物濃度は、前記低耐圧ＭＩＳＦＥＴの前記第１低濃度不純物拡散領域の不純物濃度よりも小さいことを特徴とする半導体装置。
  17. 請求項１５記載の半導体装置であって、
    前記高耐圧ＭＩＳＦＥＴの前記第２ゲート電極のゲート長は、前記低耐圧ＭＩＳＦＥＴの前記第１ゲート電極のゲート長よりも長いことを特徴とする半導体装置。
  18. 請求項１５記載の半導体装置であって、
    前記低耐圧ＭＩＳＦＥＴは、前記第１ソース領域と前記第１ドレイン領域の間の前記シリコン層内に形成されている第１ボディ領域が完全に空乏化している完全空乏型ＭＩＳＦＥＴであり、
    前記高耐圧ＭＩＳＦＥＴは、前記第２ソース領域と前記第２ドレイン領域の間の前記シリコン層内に形成されている第２ボディ領域が部分的に空乏化している部分空乏型ＭＩＳＦＥＴであることを特徴とする半導体装置。
  19. 請求項１８記載の半導体装置であって、
    前記第２ボディ領域の不純物濃度は、前記第１ボディ領域の不純物濃度よりも大きいことを特徴とする半導体装置。
  20. 請求項１５記載の半導体装置であって、
    前記低耐圧ＭＩＳＦＥＴでは、前記第１ソース領域と前記第１ドレイン領域の間の前記シリコン層内に形成されている第１ボディ領域がフローティング状態とされている一方、
    前記高耐圧ＭＩＳＦＥＴでは、前記第２ソース領域と前記第２ドレイン領域の間の前記シリコン層内に形成されている第２ボディ領域が前記第２ソース領域と電気的に接続されていることを特徴とする半導体装置。
JP2009017997A 2009-01-29 2009-01-29 半導体装置 Expired - Fee Related JP5237842B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009017997A JP5237842B2 (ja) 2009-01-29 2009-01-29 半導体装置
US12/695,192 US8244199B2 (en) 2009-01-29 2010-01-28 Semiconductor device
CN201010107742.6A CN101794793B (zh) 2009-01-29 2010-01-29 半导体器件
US13/562,380 US8385876B2 (en) 2009-01-29 2012-07-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009017997A JP5237842B2 (ja) 2009-01-29 2009-01-29 半導体装置

Publications (3)

Publication Number Publication Date
JP2010178026A true JP2010178026A (ja) 2010-08-12
JP2010178026A5 JP2010178026A5 (ja) 2012-03-08
JP5237842B2 JP5237842B2 (ja) 2013-07-17

Family

ID=42353704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009017997A Expired - Fee Related JP5237842B2 (ja) 2009-01-29 2009-01-29 半導体装置

Country Status (3)

Country Link
US (2) US8244199B2 (ja)
JP (1) JP5237842B2 (ja)
CN (1) CN101794793B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054635A (ja) * 2010-08-31 2012-03-15 Hitachi Metals Ltd 高周波回路、高周波部品及び通信装置
JP2012129813A (ja) * 2010-12-15 2012-07-05 Samsung Electro-Mechanics Co Ltd 高周波スイッチ
JP2012199710A (ja) * 2011-03-18 2012-10-18 Fujitsu Ltd 無線端末装置
JP2014093504A (ja) * 2012-11-07 2014-05-19 Sony Corp 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
US9035716B2 (en) 2012-01-20 2015-05-19 Samsung Electro-Mechanics Co., Ltd. High frequency switch
KR20150104363A (ko) * 2014-03-05 2015-09-15 삼성전기주식회사 고주파 스위치
JP2017126815A (ja) * 2016-01-12 2017-07-20 株式会社東芝 発振回路
WO2020245728A1 (ja) * 2019-06-07 2020-12-10 株式会社半導体エネルギー研究所 通信装置および電子機器
JP2022030801A (ja) * 2020-08-07 2022-02-18 株式会社東芝 スイッチ回路

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011193191A (ja) * 2010-03-15 2011-09-29 Renesas Electronics Corp 半導体集積回路およびそれを内蔵した高周波モジュール
JP5706103B2 (ja) * 2010-05-25 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5251953B2 (ja) * 2010-09-30 2013-07-31 株式会社村田製作所 スイッチ回路、半導体装置及び携帯無線機
JP5735268B2 (ja) * 2010-12-20 2015-06-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． 高周波半導体スイッチ
KR101215830B1 (ko) * 2011-03-24 2012-12-27 주식회사 실리콘웍스 Ｌｄｍｏｓ 소자를 이용한 스위치 회로
JP5763485B2 (ja) 2011-09-16 2015-08-12 ルネサスエレクトロニクス株式会社 アンテナスイッチ及び通信装置
CN103219566B (zh) * 2012-01-19 2016-08-03 三星电机株式会社 高频开关
CN103219365B (zh) * 2012-01-19 2016-06-22 三星电机株式会社 高频半导体开关
CN103219974B (zh) * 2012-01-19 2016-05-11 三星电机株式会社 高频开关
CN103219977B (zh) * 2012-01-19 2016-08-24 三星电机株式会社 高频半导体开关
CN103219975B (zh) * 2012-01-19 2016-10-19 三星电机株式会社 高频开关
US9024838B2 (en) * 2012-08-09 2015-05-05 Qualcomm Incorporated Multi-throw antenna switch with off-state capacitance reduction
US9590611B2 (en) * 2014-04-10 2017-03-07 The United States Of America As Represented By The Secretary Of The Navy Radiation-hardened dual gate semiconductor transistor devices containing various improved structures including MOSFET gate and JFET gate structures and related methods
CN103986450B (zh) * 2014-05-12 2017-04-12 华为技术有限公司 一种开关、天线的调谐器和射频装置
TWI547091B (zh) * 2015-02-17 2016-08-21 絡達科技股份有限公司 可降低訊號損失的天線切換裝置
CN104883216B (zh) * 2015-02-17 2019-03-26 络达科技股份有限公司 可降低信号损失的天线切换装置
KR102123600B1 (ko) * 2015-05-29 2020-06-15 삼성전기주식회사 프론트 엔드 회로
CN105810647B (zh) * 2016-04-22 2018-11-06 宜确半导体（苏州）有限公司 射频开关集成模块及其集成方法、射频前端集成电路
JP6761374B2 (ja) 2017-05-25 2020-09-23 株式会社東芝 半導体装置
US11700028B2 (en) * 2020-02-26 2023-07-11 Dsp Group Ltd. Transmit receive radio frequency switch
CN113659932B (zh) * 2021-10-21 2021-12-24 成都明夷电子科技有限公司 一种高频高功率的soi射频收发开关
US11658657B1 (en) * 2022-02-08 2023-05-23 Infineon Technologies Ag Antenna tuning switch and system with a bypass function integrated in an RFIC

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098621A (ja) * 1995-06-16 1997-01-10 Nec Corp Ｆｅｔスイッチ回路
JP2006345398A (ja) * 2005-06-10 2006-12-21 Matsushita Electric Ind Co Ltd 高周波スイッチ回路及び高周波スイッチを用いた半導体装置
JP2008011503A (ja) * 2006-05-31 2008-01-17 Matsushita Electric Ind Co Ltd 高周波スイッチ回路、高周波スイッチ装置、及び送信モジュール装置
JP2008263523A (ja) * 2007-04-13 2008-10-30 Renesas Technology Corp 高周波スイッチ回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3243892B2 (ja) * 1993-05-21 2002-01-07 ソニー株式会社 信号切り替え用スイッチ
FR2742942B1 (fr) * 1995-12-26 1998-01-16 Sgs Thomson Microelectronics Generateur de creneaux de haute tension
US5777530A (en) * 1996-01-31 1998-07-07 Matsushita Electric Industrial Co., Ltd. Switch attenuator
JPH10242829A (ja) * 1997-02-24 1998-09-11 Sanyo Electric Co Ltd スイッチ回路装置
JP3711193B2 (ja) * 1998-01-16 2005-10-26 三菱電機株式会社 送受信切り換え回路
US6804502B2 (en) * 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US8093940B2 (en) * 2010-04-16 2012-01-10 Sige Semiconductor Inc. System and method of transistor switch biasing in a high power semiconductor switch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098621A (ja) * 1995-06-16 1997-01-10 Nec Corp Ｆｅｔスイッチ回路
JP2006345398A (ja) * 2005-06-10 2006-12-21 Matsushita Electric Ind Co Ltd 高周波スイッチ回路及び高周波スイッチを用いた半導体装置
JP2008011503A (ja) * 2006-05-31 2008-01-17 Matsushita Electric Ind Co Ltd 高周波スイッチ回路、高周波スイッチ装置、及び送信モジュール装置
JP2008263523A (ja) * 2007-04-13 2008-10-30 Renesas Technology Corp 高周波スイッチ回路

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054635A (ja) * 2010-08-31 2012-03-15 Hitachi Metals Ltd 高周波回路、高周波部品及び通信装置
JP2012129813A (ja) * 2010-12-15 2012-07-05 Samsung Electro-Mechanics Co Ltd 高周波スイッチ
JP2012199710A (ja) * 2011-03-18 2012-10-18 Fujitsu Ltd 無線端末装置
US9035716B2 (en) 2012-01-20 2015-05-19 Samsung Electro-Mechanics Co., Ltd. High frequency switch
JP2014093504A (ja) * 2012-11-07 2014-05-19 Sony Corp 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
US9379239B2 (en) 2012-11-07 2016-06-28 Sony Corporation Semiconductor device, method of manufacturing semiconductor device, and antenna switch module
US9537005B2 (en) 2012-11-07 2017-01-03 Sony Corporation Semiconductor device, method of manufacturing semiconductor device, and antenna switch module
US10553550B2 (en) 2012-11-07 2020-02-04 Sony Corporation Semiconductor device, method of manufacturing semiconductor device, and antenna switch module
KR101963272B1 (ko) * 2014-03-05 2019-03-28 삼성전기주식회사 고주파 스위치
KR20150104363A (ko) * 2014-03-05 2015-09-15 삼성전기주식회사 고주파 스위치
JP2017126815A (ja) * 2016-01-12 2017-07-20 株式会社東芝 発振回路
US10116261B2 (en) 2016-01-12 2018-10-30 Kabushiki Kaisha Toshiba Oscillator circuit
WO2020245728A1 (ja) * 2019-06-07 2020-12-10 株式会社半導体エネルギー研究所 通信装置および電子機器
US11848697B2 (en) 2019-06-07 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Communication device and electronic device
JP2022030801A (ja) * 2020-08-07 2022-02-18 株式会社東芝 スイッチ回路
JP7330146B2 (ja) 2020-08-07 2023-08-21 株式会社東芝 スイッチ回路

Also Published As

Publication number Publication date
US20100188163A1 (en) 2010-07-29
CN101794793A (zh) 2010-08-04
US8244199B2 (en) 2012-08-14
US8385876B2 (en) 2013-02-26
CN101794793B (zh) 2014-03-19
US20120292703A1 (en) 2012-11-22
JP5237842B2 (ja) 2013-07-17

Similar Documents

Publication Publication Date Title
JP5237842B2 (ja) 半導体装置
JP5706103B2 (ja) 半導体装置
JP5632663B2 (ja) 半導体装置
US9852978B2 (en) Metal layout for radio-frequency switches
US8546980B2 (en) Radio-frequency module and radio communication system
US8115234B2 (en) Semiconductor device
CN101252352B (zh) 半导体集成电路器件及高频功率放大器模块
KR20080001668A (ko) 반도체 집적 회로 장치 및 고주파 모듈
US10594273B2 (en) Power amplifier module
JP5375307B2 (ja) 半導体装置
JP2006165224A (ja) スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール
KR101901694B1 (ko) 고주파 스위치
JP2012080247A (ja) 半導体装置および携帯電話機
US10672877B2 (en) Method of boosting RON*COFF performance
KR101309445B1 (ko) 고주파 스위치
WO2023223938A1 (ja) 増幅回路および通信装置
CN103339858B (zh) 半导体集成电路装置以及高频模块
Furuta et al. Compact 1.5 GHz to 2.5 GHz multi-band multi-mode power amplifier
JP2009141379A (ja) スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール
JP2009081474A (ja) スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5237842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees