JP2012054635A - 高周波回路、高周波部品及び通信装置 - Google Patents
高周波回路、高周波部品及び通信装置 Download PDFInfo
- Publication number
- JP2012054635A JP2012054635A JP2010193284A JP2010193284A JP2012054635A JP 2012054635 A JP2012054635 A JP 2012054635A JP 2010193284 A JP2010193284 A JP 2010193284A JP 2010193284 A JP2010193284 A JP 2010193284A JP 2012054635 A JP2012054635 A JP 2012054635A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- transistor
- transmission
- antenna
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Abstract
【解決手段】 第1及び第2のアンテナ端子と、第1の通信システム用の送信端子並びに第1及び第2の受信端子と、前記第1及び第2のアンテナ端子を選択して前記送信端子と接続するスイッチ回路を少なくとも備えた高周波回路であって、前記スイッチ回路と第1のアンテナ端子をつなぐ信号経路と、前記スイッチ回路と第2のアンテナ端子をつなぐ信号経路のそれぞれに整合回路を配置したことを特徴とする。
【選択図】図1
Description
特許文献1では、送信ダイバーシティの回路として、図20に示すような複数のスイッチ回路を用いて構成されたTDMA方式無線装置の送信ダイバーシティ回路が開示されている。また、特許文献2では、送信ダイバーシティのスイッチ回路としてダイオードスイッチを使用したものが開示されている。また、特許文献3(図26)では、送信ダイバーシティの回路が記載され、高周波増幅回路の前後にバンドパスフィルタ回路やローパスフィルタ回路を用いることが記載されている。
整合回路を配置し、整合回路の伝送線路などの素子形状を適宜変えることで、各アンテナ端子とスイッチ回路の間の出力インピーダンスを同じにしておけるので、その後の回路調整において周波数特性を片側のアンテナ端子につながる信号経路で測定するだけで両方の高周波特性を予想でき、他方の信号経路の周波数特性を測定する必要が無くなるので製造工程の短縮が可能になる。
第1及び第2のアンテナ端子と、第1の通信システム用の送信端子並びに第1及び第2の受信端子と、前記第1及び第2のアンテナ端子を選択して前記送信端子と接続するスイッチ回路を少なくとも備えた高周波回路であって、
前記スイッチ回路と第1のアンテナ端子をつなぐ信号経路と、前記スイッチ回路と第2のアンテナ端子をつなぐ信号経路のそれぞれに整合回路を配置したことを特徴とする高周波回路である。
スイッチ回路と各アンテナ端子の間に整合回路をそれぞれ配置する事で第1のアンテナ端子と第2のアンテナ端子の変調精度(EVM)やスペクトラムマスクマージンなどの線形性を同じにすることができ、送信特性が同じになる。そのため、一方のアンテナ側のみで特性を測定すれば、両者のアンテナ側でほぼ同程度のアンテナ特性が得られていることになり、以後の回路調整において両方のアンテナでスプリアス性能などの高周波特性を測定する必要がなく、回路の調整が容易になる。
挿入損失が小さいスイッチ回路を使用する場合は、整合回路で高調波を抑制させることが必ずしも必要でないため、一つのインダクタ素子を整合回路として用いることができ、高周波回路の小型化を計ることができる。一方、整合回路がノッチフィルタであれば出力インピーダンスを調整することができ、さらに高周波増幅回路PAで発生する高調波を抑えることができる。
このスイッチ回路は、前記第1のアンテナ端子と前記第1の受信端子間の接続又は非接続を切り替える第1のトランジスタ回路と、前記第1のアンテナ端子と前記送信端子間の接続又は非接続を切り替える第3、第4のトランジスタ回路と、前記第2のアンテナ端子と前記第2の受信端子間の接続又は非接続を切り替える第5のトランジスタ回路と、前記第2のアンテナ端子と前記送信端子間の接続又は非接続を切り替える第7、第8のトランジスタ回路と、前記第3のトランジスタ回路と第4のトランジスタ回路の間にあるノード、及びグランド間の接続又は非接続を切り替える第9のトランジスタ回路と、前記第7のトランジスタ回路と第8のトランジスタ回路の間にあるノード、及びグランド間の接続又は非接続を切り替える第10のトランジスタ回路を備え、前記第4のトランジスタ回路と第10のトランジスタ回路、前記第8のトランジスタ回路と第9のトランジスタ回路は同じ電源端子に接続される構造とすることができる。
前記第1の通信システム用の送信端子と第2の通信システム用の送信端子、前記第1の通信システム用の第1の受信端子と前記第2の通信システム用の第1の受信端子、前記第1の通信システム用の第2の受信端子と前記第2の通信システム用の第2の受信端子の少なくとも一つが、分波回路又は第2のスイッチ回路を介して前記スイッチ回路に接続されている回路とすることができる。これにより、周波数帯域の異なる複数の通信システム用の高周波回路とすることができる。
スイッチ回路と各送信端子を繋ぐ送信信号経路には、単極複投のスイッチ回路を接続することが好ましい。
スイッチ回路と受信端子を繋ぐ受信信号経路には、2種類の通信システムであれば分波回路を用いることができる。スイッチ回路を用いる構造に比べて電源端子が不要となるため、小型化に寄与することができる。
本発明の高周波部品では、整合回路の調整を容易にできる構成とすることが好ましい。通常であれば、各回路は積層方向に見て上層側、下層側に配置された接地電極で挟み、搭載面の実装部品や裏面の電源電極などの影響を受けないようにすることが好ましいが、本発明の高周波回路に用いる整合回路は、逆に積層方向に見て接地電極と重ならないように形成することが好ましい。このように構成することで、接地電極との寄生容量の発生を抑え、意図する整合状態に調整しやすい。
インダクタが特に寄生容量に影響をうけやすい回路素子であるため、整合回路の回路素子として少なくとも一つのインダクタを用いる高周波回路にこの構成を採用することが好ましい。ビアによる信号線路はこの整合回路の回路素子に含めないものとする。
送信信号経路は、高周波増幅回路で増幅された大きな電流が流される。そのため、送信信号線路に配置されるフィルタ回路の回路素子は他の回路素子とのアイソレーションを高めることが好ましく、そのためビアシールドでほかの回路素子から高周波的にシールドすることが好ましい。前記フィルタ回路として、ローパスフィルタ回路を用いることが好ましい。
送信信号経路のフィルタ回路をビアシールドで覆い、かつその両側に各整合回路を配置する事で受信信号経路が左右に分かれ、アンテナ端子につながる信号経路間のアイソレーションを高めることができ、送信ダイバーシティ回路(Txダイバーシティ回路)に整合回路を設ける際に他の回路素子とのアイソレーションが高まりインピーダンス調整が容易になる。
大きな電流が流れる送信信号経路が、積層方向から見て、基板の中央に配置されると、他の信号経路や回路素子と干渉してノイズの増大が問題となる。よって基板の外周の辺の中央部に送信信号経路の回路素子を配置し、前記辺以外の周囲をビアシールドで覆うことが好ましい。
受信信号線路のアイソレーションを高め、高調波の発生を抑えることができ、挿入損失を抑えることができる。
受信信号線路のアイソレーションを高め、高調波の発生を抑えることができ、挿入損失を抑えることができる。
図1は、本発明の高周波回路であるTxダイバーシティ回路の一例である。この高周波回路は、第1及び第2のアンテナ端子ANT(1),ANT(2)と、第1の通信システム用の送信端子Tx1並びに第1の受信端子Rx1−1、及び第2の受信端子Rx1−2、およびスイッチ回路SWを有する。本実施例においてこれらの端子は2.5GHz帯用のWiMAX用に用いることができる。
スイッチ回路SWは、2つのアンテナ側端子ANT1、ANT2と、3つの送受信側端子(Rx1、Tx、Rx2)を持つ。このスイッチ回路SWは送信端子Tx1からの信号が、2つのアンテナ端子ANT(1),ANT(2)に選択的に出力されるように切り替わる。また、2つのアンテナ端子ANT(1),ANT(2)でそれぞれ受信される受信信号が、同時にそれぞれ別の受信側端子Rx1−1、Rx1−2に出力されるように切り替えられる。スイッチ回路の詳細は後述する。
スイッチ回路SWと各アンテナとの間にある整合回路MNにより、インピーダンス整合が図られる。これにより、第1のアンテナと第2のアンテナでの送信特性(線形性:EVM、スペクトラムマスクマージン等)が同じになる。
またスイッチ回路SW−第1のアンテナ端子ANT(1)間と、スイッチ回路−第2のアンテナ端子ANT(2)間との距離が異なる場合でも整合回路MNにより最適なインピーダンスに整合させることができる。例えば、スイッチ回路とアンテナ端子ANT(1),ANT(2)との間の、ビア導体を含む伝送線路の距離がそれぞれ異なる場合や、それぞれの信号経路の近傍に形成されるグランド電極や電源ラインの形状がアンテナ端子ANT(1)につながる信号経路とアンテナ端子ANT(2)につながる信号経路で異なる場合、整合回路を入れることで最適なインピーダンスに整合させることができる。また、整合回路を入れることで、端子配置やスイッチ回路の位置が比較的自由に配置できるようになる。
また、第1のアンテナ端子ANT(1)に繋がる送信信号経路と、第2のアンテナANT(2)に繋がる送信信号経路のインピーダンスを同じにしておけば、片方の送信信号経路で信号の利得や線形性を最適化(特にHPAの線形性)するだけで、他方の送信信号経路でも同等の特性が得られるため、他方の利得や線形性を逐一計測する必要がなくなり、設計時の計測の工数を減らすことができる。
この整合回路は、単に移相ラインや図2(a)に示すようなインダクタであることもあるし、図2(b)〜(d)に示すようなノッチフィルタ回路とすることもできる。ノッチフィルタは半導体スイッチや増幅回路から発生する高調波を低減する機能を兼ねている。移相ラインや、インダクタに直列にコンデンサを挿入することで、直流カットの機能を持った整合回路を構成することもできる。
高周波増幅回路PA1と送信端子Tx1の間にはバンドパスフィルタ回路BPF2を配置することが好ましい。このバンドパスフィルタ回路BPF2は、送信信号以外の不要な帯域のノイズが高周波増幅回路PAに入力することを防ぐことができる。
また、送信側端子Txと高周波増幅回路PA1の間には、ローパスフィルタ回路LPF1を配置することが好ましい。このローパスフィルタ回路LPF1は、高周波増幅回路PA1で発生する高調波を抑制することができる。
第2の受信側端子Rx2と第2の受信端子Rx1−2の間には、受信信号を増幅する低雑音増幅器回路LNA2が接続されていることが好ましい。また、低雑音増幅器回路LNA2の前段か後段の少なくとも一方にバンドパスフィルタ回路BPF3が配置されていることが好ましい。バンドパスフィルタ回路BPF3は、他の通信システムの信号も含めた不要信号が低雑音増幅器回路LNA2や受信端子に入力するのを抑制することができる。
図3に示すように、本発明のスイッチ回路SWは、例えばブロック回路で示せば単極双投のスイッチ部材(SPDTa〜SPDTc)を複数接続させた構造と見る事ができる。
単極双投のスイッチ部材の組合せと考えた場合、このスイッチ回路SWは、詳細には、第1の単極双投スイッチ部材SPDTaは単極側端子が第1のアンテナ側端子ANT1に接続される。第1のアンテナ側端子ANT1は第1のアンテナ端子ANT(1)に接続される。また、双投側端子の片方が第1の回路側端子Rx1と接続される。第1の回路側端子Rx1は第1の受信端子Rx1−1に接続される。
第2の単極双投のスイッチ部材SPDTcは単極側端子が第2のアンテナ側端子ANT2に接続される。第2のアンテナ側端子ANT2は第2のアンテナ端子ANT(2)に接続される。また、双投側端子の片方が第3の回路側端子Rx2と接続される。第3の回路側端子Rx2は第2の受信端子Rx1−2に接続される。
第3の単極双投のスイッチ部材SPDTbは、双投側端子が前記第1と第2のスイッチ部材における双投側端子のそれぞれ他方に繋がるように接続され、また、単極側端子が第2の回路側端子Txと接続される。第2の回路側端子Txは送信端子Tx1に接続される。
このスイッチ回路SWを用いた高周波回路は、各スイッチ部材の切り替えによって、受信時には前記第1および第3の回路側端子Rx1,Rx2はそれぞれ同時に前記第1および第2のアンテナ側端子ANT1,ANT2に接続できるように構成される。この時第2の回路側端子Txは前記第1および第2のアンテナ端子からは非接続の状態である。
また送信時には、この高周波回路は、前記第2の回路側端子Txは前記第1および第2のアンテナ側端子ANT1、ANT2を選択して接続するダイバーシティ動作が可能である。この構成により送信信号の損失を低減することができる。なお、この時、第1の回路側端子Rx1及び第3の回路側端子Rx2は、前記第1および第2のアンテナ端子からは非接続の状態である。
トランジスタ回路は、バイポーラ・トランジスタ回路を用いる事もできるが、本発明のTxダイバーシティのスイッチ回路部としては経路の切替時以外では電力をほとんど消費しないためFET(電界効果型トランジスタ)回路を用いることが好ましい。
図4は、別のTxダイバーシティ回路の一例である。図4の高周波回路は、第1の通信システムが2.5GHz帯のWiMAX、第2の通信システムが第1の通信システムより周波数帯域が高周波側である3.5GHz帯のWiMAXである無線通信装置に用いるフロンドエンドモジュールとして用いることができる。また、例えば2.5GHz帯と5GHz帯の無線LAN、WiMAXと無線LANとの組合せ等、別の組合せでもこの実施形態の構成を用いることができる。
またデュアルバンドの実施形態で説明しているが、勿論限定的ではなく、本発明は広くマルチバンド通信に適用できる。
スイッチ回路SWは上記に記載したものと同じものを使用することができる。
第2のスイッチ回路SPDT1は、図13に示すように、2個以上のトランジスタ回路を備える。高周波増幅回路PA2あるいはPA3の制御端子と、その高周波増幅回路PA2、PA3が接続される双投側端子と単極側端子の間のトランジスタ回路の制御端子とが、共通の端子に接続される構造とすることが好ましい。このようにすることで、回路全体の制御端子の数を減少させることが出来る。
また、スイッチ回路SWと高周波増幅回路PA2、PA3の間には、ローパスフィルタ回路LPF2、LPF3を配置することが好ましい。このローパスフィルタ回路LPF2、LPF3は、高周波増幅回路PA2、PA3で発生する高調波を抑制することができる。
同様に、第1の通信システムの第2の受信端子Rx1−2と第2の通信システムの第2受信端子Rx2−2は、第4のスイッチ回路又は第2の分波回路DIP2を介してスイッチ回路SWの第2の受信側端子Rx2に接続される。
図4、図5では分波回路を用いた例を示すが、上記のように分波回路はスイッチ回路でも良い。
また、受信信号経路に分波回路を用いた場合は、低雑音増幅器回路LNAのアンテナ側にフィルタ回路を別途配置しなくとも不要信号が低雑音増幅器回路LNAに入力するのを抑制することができる。そのためフィルタ回路を低雑音増幅器回路LNAの受信端子側のみに配置する構造を用いることができる。用いるフィルタ回路はバンドパスフィルタ回路が好ましい。
また、送信端子Tx1およびTx2は、第2のスイッチ回路SPDT1を介して前記第1および第2のアンテナ端子ANT(1)、ANT(2)を選択して接続可能である。
また、トランジスタ回路Tr23と双投側端子DT1の間にあるノードからグランドに信号線路が伸び、その信号線路にトランジスタ回路Tr21及びC24が配置される。また、トランジスタ回路Tr24と双投端子DT2の間にあるノードからグランドに信号線路が伸び、その線路にはトランジスタ回路Tr22及びC25が配置される。
また、コントロール電源端子V1からの電源線路がトランジスタ回路Tr23とTr22のゲート電極にそれぞれ接続される。同様に、コントロール電源端子V2からの電源線路がトランジスタ回路Tr24とTr21のゲート電極にそれぞれ接続される。各ゲート電極とコントロール電源端子の間にはそれぞれ抵抗が配置される構成が好ましい。単極側端子SPと双投側端子DT1,DT2の間の切り替えをするためには、各コントロール電源端子の電圧を次の表のように制御すればよい。電圧値は用いるトランジスタ回路で適宜変更されればよい。
第2のスイッチ回路SPDT1は、双投側端子DT1と単極側端子SPが接続された状態になるため、送信端子から来る信号が双投側端子DT1から単極側端子SPに流れる。その際、トランジスタ回路Tr24はOFF状態であるため、一方の送信端子から来る信号が他方の送信端子側に流れる事を抑制できる。実際は、トランジスタ回路Tr24がOFF状態であっても、寄生容量によってある程度の信号量はトランジスタ回路24を通過して他方の送信端子側の送信経路に漏洩する。しかし、トランジスタ回路Tr24と双投側端子DT2の間にあるノードから設置される信号経路に配置されたトランジスタ回路22も、電源端子が共通であるのでトランジスタ回路Tr23と同期してON状態となっているため、トランジスタ回路Tr24から漏洩した信号はトランジスタ回路Tr22を通過してグランド側に流れるので、他方の送信端子側の信号経路に流れることを抑制できる。
このように、トランジスタ回路を多段に用いる事で、各送信信号経路のアイソレーション効果を高めることができる。
なお、このようなアイソレーション効果を必要としない場合は、図13(c)に示すような、トランジスタ回路が二つのみのスイッチ回路を用いることもできる。
第1の分波回路DIP1のローパスフィルタ部と第1の通信システム用の第1の受信端子Rx1−1との間に、DIP1から順に第1の通信システムの受信信号を増幅する低雑音増幅器回路LNA3、及びバンドパスフィルタ回路BPF4が接続されている。バンドパスフィルタ回路BPF4は、第2の通信システムの信号も含めた不要信号が受信端子Rx1−1に入力するのを防ぐ。また第1の受信側分波回路DIP1のハイパスフィルタ部と第2の通信システム用の第1の受信端子Rx2−1(3.5G)との間に、DIP1から順に第2の通信システムの受信信号を増幅する低雑音増幅器回路LNA4、及びバンドパスフィルタ回路BPF5が接続されている。バンドパスフィルタ回路BPF5は、第1の通信システムの信号も含めた不要信号が受信端子Rx2−1に入力するのを防ぐ。
また第2の受信側分波回路DIP2のローパスフィルタ部と第1の通信システム用の第2の受信端子Rx1−2(2.5G)との間に、DIP2から順に低雑音増幅器回路LNA5及びバンドパスフィルタ回路BPF8が接続されており、第2の受信側分波回路DIP2のハイパスフィルタ部と第2の通信システム用の第2の受信端子Rx2−2(3.5G)との間に、DIP2から順に低雑音増幅器回路LNA6及びバンドパスフィルタ回路BPF9が接続されている。これらの回路の配置及び機能は、第1の受信側分波回路DIP1と第1の通信システム用の第1の受信端子Rx1−1(2.5G)及び第2の通信システム用の第1の受信端子Rx2−1(3.5G)との間の回路のものと同じであるので、説明を省略する。
図5に示すような低雑音増幅器回路LNA3,LNA4,LNA5,LNA6を有することにより高周波回路の高集積化を図ることができる。但し、上記各分波回路と各受信端子との間の構成は、必要な特性に応じて省略又は変更しても良い。
測定した周波数は2〜3GHzであり、m1、m4の測定点は2.5GHz、m2、m5の測定点は2.6GHz、m3、m6の測定点は2.7GHzの測定結果を示す。整合回路MNを、第1のアンテナANT(1)とスイッチ回路をつなぐ信号経路と、第2のアンテナANT(2)とスイッチ回路をつなぐ信号経路にそれぞれ配置することで、図8(a),(b)に示すようにそれぞれの経路でほぼ同等のインピーダンス特性がえられている。
図9は上記実施形態の高周波回路におけるリターンロスを測定した結果である。リターンロスは10dB以下であり、本発明の高周波回路として十分に小さい値が得られている。また、第1のアンテナANT(1)とスイッチ回路をつなぐ信号経路でのリターンロス(図9(a))と、第2のアンテナANT(2)とスイッチ回路をつなぐ信号経路でのリターンロス(図9(b))は、ほぼ同じであることがわかる。ANT(1)側とANT(2)側とで、2.5〜2.7GHzの範囲において、リターンロスの値が小さい方が大きい方の値に対してプラスマイナス20%以下、さらにはプラスマイナス10%以下の差であることが好ましい。
図10は本発明の高周波回路における周波数と変調精度の関係を示す図である。入力信号にはOFDM信号(802.16e 10MHz 64QAM)を用いた場合の、出力電力が19dBm、21dBm、23dBmの3点における変調精度を示している。
第1のアンテナANT(1)でのリターンロス(図10(a))と、第2のアンテナANT(2)でのリターンロス(図10(b))で、高い線形性を持つことが分かる。
また、第1のアンテナ端子ANT(1)側、第2のアンテナ端子ANT(2)側の両方で線形性が高いために周波数特性が大きく変動することがないため、一度両方の周波数特性を合わせておけば、スイッチ回路から送信端子の間の信号経路を変える分には、片側のアンテナ端子に繋がる送信信号線路の周波数特性のみを測定すれば、他方の周波数特性も同じような結果になると予想できる。そのため、都度両方の周波数特性を測定する必要がなく、製造工程の短縮が可能になる。
高周波部品は、例えば誘電体セラミクスに有機溶剤などをまぜたスラリーをドクターブレード法によってグリーンシート化し、導体ペーストにより適宜ラインパターンやビア電極を形成した後に、積層および焼結して一体化したものを用いることができるが、樹脂基板などの他の材料でも良い。
ANから始まる素子の名称は、その素子がスイッチ回路のアンテナ側端子からアンテナ端子までの信号経路に配置される素子であることを示す。なお、AN1の素子名称は第1のアンテナ端子につながる信号線路に配置される素子であり、AN2の素子名称は第2のアンテナ端子につながる信号線路に配置される素子である。
Txから始まる素子の名称は、その素子がスイッチ回路の送信側端子から送信端子までの信号経路に配置される素子であることを示す。
Rxから始まる素子名称は、その素子がスイッチ回路の受信側端子から受信端子までの信号経路に配置される素子であることを示す。なおRx1の素子名称は第1の受信端子につながる信号経路に配置される素子であり、Rx2の素子名称は第2の受信端子につながる信号経路に配置される素子である。
Vから始まる素子名称は、スイッチ回路の中のトランジスタ素子を動かすための駆動電源ラインである。なお、Va1、Va2の素子名称は、図3のスイッチ回路のSPDTbを駆動させる駆動電源ラインであり、Vt、Vrの素子名称は、スイッチ回路のSPDTaとSPDTcを駆動させる駆動電源ラインである。
図11、図12の積層図は、図3に示すブロック図の整合回路MNとして、図2(b)に示す素子図のノッチフィルタを用いたものである。
第1層には、スイッチ回路SWが搭載される。第1層に形成されたAN1tは、スイッチ回路SWの第1のアンテナ側端子とワイヤボンディング接続される端子である。第1層目のAN1tは第2層目の伝送線路AN1laで引き回され、第3層目のビア導体を介して第4層目のAN1caに接続される。第4層目のAN1caは、第5層目のAN1cbと第6層目のAN1ccとでキャパシタを形成する。また、これらのキャパシタは第8層目の伝送線路AN1lbに接続される。この伝送線路AN1lbと、第9層目の伝送線路AN1lcと第10層目の伝送線路AN1ldがらせん状に形成され、インダクタ素子が形成されている。上記のキャパシタと並列につながれることでLCノッチフィルタを形成している。LCノッチフィルタのキャパシタとインダクタは積層方向に重ねられている。この構造により小型化が図れ、かつ他の信号経路とのアイソレーションが確保できる。また、インダクタ素子は積層方向の中央付近で巻かれる。積層体の上層側又は下層側にグランド電極が形成されていても、インダクタ素子とグランド電極との間に発生する寄生容量を極力小さくすることができる。
この整合回路(ノッチフィルタ)は第11層目から第18層目に形成されたビア導体を介して第18層目の裏面に形成された第1のアンテナ端子AN1に接続されている。この整合回路に用いるインダクタ素子が、積層方向に見て接地電極と重ならないように形成することが好ましい。
また、第1層に形成されたANT2tは、同層中央下側に配置された矩形のスイッチ部材搭載面に搭載されるスイッチ部材の第2のアンテナ側端子とワイヤボンディング接続される端子である。第1層目のANT2tは第2層目と、第3層目のビア導体を介して第4層目のAN2caに接続される。この素子から第18層目の裏面に形成される第2のアンテナ端子AN2までの信号線路は、第1のアンテナ端子AN1につながる信号経路の素子とほぼ同様であり、上記の説明において、各素子のAN1・・の素子名称をAN2・・に置き換えれば説明できる。但し、素子構造は全く同一ではなく、例えば第10層目の伝送線路AN1ldとAN2lcのように、伝送素子の長さやキャパシタ電極の面積などは異なり、第1のアンテナ端子側の信号線路と、第2のアンテナ端子側の信号線路の整合をとり、かつ両者の高周波特性を同程度にするための素子形状が用いられる。
第1層目のTxtaは、搭載されるスイッチ部材の送信側端子とワイヤボンディング接続される電極である。また、第1層目のTxtbも送信信号経路の素子である。Txtaから内層側に延びた送信信号線路は積層体内部に形成されたLPFに接続され、再度搭載面に戻ってきてから、電極Txtbを介して表面実装される高周波増幅回路に接続される。なお、図11、図12では、スイッチ回路部材の送信側端子からこの電極Txtbまでの送信信号線路を記載している。
第1層目の電極Txtaは、ビア導体を介して第二層目の伝送線路Txlaの一端に接続される。Txlaはその他端から第3層目〜第9層目のビア導体を介して、第10層目の電極Txcbに接続される。第10層目の電極Txcb,Txccは第11層目の接地電極と対向して接地される。第10層目の電極Txcb、同層の電極Txcc、第9層目のTxca、および第11層目の接地電極によりキャパシタが形成される。容量結合した電極Txccは第9、第8層のビア導体を介して第7層目の伝送線路Txlfに接続される。この伝送線路Txlfは、第6層目の伝送線路Txlc、第5層目のTxldと共にらせん状に形成されてインダクタとなり、上記のキャパシタと併せてローパスフィルタを形成している。
第5層目のインダクタの終端は、第4層目の伝送線路Txlcに接続され、同層で図面右上に引き回され、第3層目を介して第2層目の伝送線路Txlbで再度引き回されて、先の第一層目の電極Txtbに接続される。
第4層目から第10層目に形成されるローパスフィルタのキャパシタとインダクタは、その周囲をビア電極によるビアシールドで覆われている。これにより送信信号経路と他の信号経路とのアイソレーションを保つことができる。
また、上記の整合回路は、このローパスフィルタ回路と少なくとも一層が同じ層に形成され、かつ、2つの整合回路はこのローパスフィルタ回路を挟むように配置される。ローパスフィルタ回路、整合回路とも、層の一辺に沿って隣接して配置される。このように、互いの整合回路をビアシールドで囲まれたローパスフィルタ回路の両脇に配置する事で、両者の整合回路のアイソレーションを高め、インピーダンスの調整を容易にすることができる。また、線形性も改善させやすい構造とすることができる。
また、この高周波部品では、整合回路よりも搭載面側や裏面側に接地電極が形成される場合、その接地電極は整合回路素子が重ならないような形状としている。これにより、整合回路と接地電極との寄生容量の発生を抑えることができ、インピーダンス調整による高周波特性の改善が容易になる。
第1層目のRx1taは、搭載されるスイッチ部材の受信側端子とワイヤボンディング接続される電極である。また、第1層目のRx1tbも受信信号経路の電極である。Rx1taから内層側に延びた受信信号線路は積層体内部に形成されたBPFにつながり、再度搭載面に戻ってきてから、電極Rx1tbを介して表面実装されるローノイズアンプ回路に接続される。図11、図12では、スイッチ回路部材の受信側端子からこの電極Rxt1bまでの受信信号線路を記載した。
第1層目の電極Rx1taは、ビア導体を介して第二層目の伝送線路Rx1laの一端につながる。Rx1laの他端から第3層目〜第12層目のビア導体を介して、第13層目の電極Rx1ceにつながる。電極Rx1ceは、同層の電極Rx1cd、第12層目のRx1ca〜ccと、第14層目のRx1cf、cg、chの電極、および第11層目と第15層目の接地電極と共にキャパシタを形成する。また、これらの電極から電気的に接続された第5層目の伝送線路Rx1lb〜d、第6層目のRx1le〜g、第7層目の伝送線路Rx1lh〜jは平行に設けられた共振線路である。これらのキャパシタと共振線路によりバンドパスフィルタ回路が形成される。
共振線路の終端からのびたビア電極(第5層目の共振線路Rx1lb〜ldの右上)は、第4層目、第3層目を介して第2層目の伝送線路Rx1laの一端に接続され、その他端は先の第1層目の電極Rxltbに接続される。
第1層目に形成された第2の受信端子につながる受信信号経路も同様の構成をとる。つまり、第1層目の電極Rx2taからの信号線路が、第2層目の伝送線路Rx2laを介して、第12層目〜第14層目に形成された電極、第11層目の接地電極および第15層目の接地電極からなるキャパシタにつながり、また、このキャパシタからの信号線路が第5層目〜第7層目に形成されたRx2lb〜jからなる共振線路と接続されて、バンドパスフィルタが形成される。
共振線路やキャパシタが配置されるスペースは、周囲をビア電極によるビアシールドで覆うことが好ましい。
スイッチ回路から受信端子までの受信信号経路は、スイッチ回路とのアイソレーションを確保できるように、積層体の積層方向から見てスイッチ回路の搭載面と重ならないように形成している。スイッチ回路は送信信号経路に比較的大きな電流が流れるため、この影響が受信信号経路に現れないようにすることができる。
第1層目の電極Vrt、Vttは、搭載されるスイッチ部材の電源とワイヤボンディング接続される電極である。これらの電極は、それぞれ第2層目の伝送線路Vrla、Vtlaに繋がり、図面上の左側からビア導体を介して第3層の伝送線路Vrlb、Vtlbにつながる。伝送線路Vrlb、Vtlbはそれぞれ層の端に形成されたビア導体に接続され、第4層目〜第15層目の同じ位置に形成されたビア導体を介して、第16層目の伝送線路Vrlc、Vtlcにつながる。伝送線路Vrlc、Vtlcはその他端が同じ辺に隣接して設置されたビア導体につながり、第17層目のビア導体を介して第18層目の伝送線路Vrld,Vtldにつながる。伝送線路Vrld,Vtldは他端のビア導体を介して、第18層目の裏面に隣接して形成された電源端子Vr,Vtにつながる。電源端子を隣接させる事で、電源ラインのスペースを比較的狭い領域に配置でき、他の回路素子の設計を容易に行なうことができる。
第1層目の電極Va1t、Va2tは、搭載されるスイッチ部材の電源とワイヤボンディング接続される電極である。これらのそれぞれの電極は、第2層目の伝送線路Va1la、Va2laに繋がり、層の一辺側に引き回される。その他端に形成されたビア導体は、第3層目〜第17層目の同じ位置に形成されたビア導体を介して第18層目の伝送線路Va1lb、Va2lbにつながり、伝送線路Va1lb、Va2lbの他端は層の裏面に形成された電極Va1,Va2につながる。
第18層目の伝送線路Va1lb、Va2lbは、アンテナ端子につながる信号経路とのアイソレーションを考慮して、その信号経路となるビア電極を避けるように迂回した線路が形成され、その電源ラインは裏面の中央部に形成された接地電極に重なる位置まで迂回するように形成される。
このスイッチ回路は、積層体や基板上に形成され、トランジスタ素子を複数は位置して機能させることができる。
本実施形態の高周波回路は、Txダイバーシティの回路として、第1のアンテナ端子および第2のアンテナ端子と、少なくとも第1の通信システム用の送信端子並びに第1および第2の受信端子を備え、前記第1および第2のアンテナ端子を選択して前記送信端子と接続するスイッチ回路を備える。
図6に示すように、スイッチ回路SWは、複数のトランジスタ回路Tr1〜Tr10を備えた構成とすることができる。本実施形態のスイッチ回路SWは、トランジスタ回路Tr1、Tr3、Tr4、Tr5、Tr7、Tr8、Tr9、Tr10が有ればスイッチ回路の機能が果たせるが、トランジスタ回路Tr2、Tr6があればさらに好ましい形態となる。
トランジスタ回路Tr1〜10は、バイポーラ・トランジスタ回路を用いる事もできるが、本実施形態のTxダイバーシティのスイッチ回路部としては経路の切替時以外では電力をほとんど消費しないFET(電界効果型トランジスタ)回路を用いることが好ましい。
上記の構成のスイッチ回路は、送信ダイバーシティのスイッチ回路において、送信経路が一方のアンテナと接続されている状態で、他方のアンテナ側の経路にノイズが入りずらい、アイソレーション特性に優れた構造である。アイソレーション特性に優れているため、他の信号経路の影響を受けることが無いので整合回路の調整が容易になる。その他、一般の単極双投のスイッチ回路を組み合わせたスイッチ回路よりも挿入損失が0.1〜0.5dB程度小さく、送信信号経路での線形性を改善できる。スイッチ回路の挿入損失が小さいため高調波が発生しにくいので、整合回路にフィルタ機能がなくとも十分動作可能であり、簡易な構成の整合回路でも使用しやすい。
FET回路は、抵抗がFET素子のドレイン−ソース間に繋がれるように配置され、FET素子の両端のDC電位差がこの抵抗により無くなる構成とされている。各ゲート電極とコントロール電源端子の間にはそれぞれ抵抗が配置される構成が好ましい。
以降は、上記で説明した第1〜第10のトランジスタ回路を、第1〜第10のFET素子と言い換えて説明する。
第1のFET素子のドレイン電極かソース電極のどちらか一方が第1のアンテナ側端子ANT1に、他方が第1の受信側端子Rx1に接続される。また、第1のFET素子のゲート電極は制御電源端子Vr1の電源ラインが接続される。
第3のFET素子と第4のFET素子が、第1のアンテナ側端子ANT1から送信側端子Txに繋がる信号経路に配置され、第3のFET素子は第1のアンテナ側端子ANT1側に、第4のFET素子は送信側端子Tx側に配置される。第3のFET素子はドレイン電極かソース電極のどちらか一方が第1のアンテナ側端子ANT1に接続され、他方が第4のFET素子に接続される。第4のFET素子はドレイン電極かソース電極のどちらか一方が第3のFET素子に接続され、他方が送信側端子Txに接続される。第3のFET素子のゲート電極は制御電源端子Vt1の電源ラインに、第4のFET素子のゲート電極は制御電源端子Va1の電源ラインに接続される。
第5のFET素子はドレイン電極とソース電極のどちらか一方が第2のアンテナ側端子ANT2に繋がれ、他方が第2の受信端子Rx2に繋がれる。また、第5のFET素子のゲート電極は制御電源端子Vr2の電源ラインが接続される。
第7のFET素子と第8のFET素子が、第2のアンテナ側端子ANT2から送信側端子Txに繋がる信号経路に配置され、第7のFET素子は第2のアンテナ側端子ANT2側に、第8のFET素子は送信側端子Tx側に配置される。第7のFET素子はドレイン電極とソース電極のどちらか一方が第2のアンテナ側端子ANT2に接続され、他方が第8のFET素子に接続される。第8のFET素子はドレイン電極とソース電極のどちらか一方が第7のFET素子に接続され、他方が送信側端子Txに接続される。第7のFET素子のゲート電極は制御電源端子Vt2の電源ラインに、第8のFET素子のゲート電極は制御電源端子Va2の電源ラインに接続される。
第9のFET素子はドレイン電極とソース電極のどちらか一方が第3のFET素子と第4のFET素子の間にあるノードに接続され、他方が接地される。第9のFET素子と接地点との間の信号経路にはキャパシタC2を配置しても良い。また、第9のFET素子のゲート電極は、制御電源端子Va2の電源ラインに、第8のFET素子と共有された状態で接続される。
第10のFET素子はドレイン電極とソース電極のどちらか一方が第7のFET素子と第8のFET素子の間にあるノードに接続され、他方が接地される。第10のFET素子と接地点との間の信号経路にはキャパシタC3を配置しても良い。また、第10のFET素子のゲート電極は、制御電源端子Va1の電源ラインに、第4のFET素子と共有された状態で接続される。
第8と第9のFET素子、第4と第10のFET素子は電源ラインが共有化されているため、そのON/OFFが同じになるように制御することができる。このため、例えば第1の送信側端子Txから第1のアンテナ側端子間の経路に信号を流す場合、第8のトランジスタ回路を介して第2のアンテナ側端子へ漏洩する漏洩信号の影響を小さくできる。また、電源端子を共有させることで、電源端子数や電源ラインを少なくでき、回路部品の構造簡略化や小型化が行いやすい。詳細は後述する。
同様に、第6のFET素子はドレイン電極とソース電極のどちらか一方が第5のFET素子と第2の受信側端子Rx2の間にあるノードに接続され、他方が接地される構成としてもよい。この場合、第6のFET素子のゲート電極は、制御電源端子Vt2の電源ラインに、第7のFET素子と共有された状態で接続される構成とすることができる。第6のFET素子から接地される信号経路には、キャパシタC4を配置しても良い。
この実施形態の高周波回路は、前記のように電源端子を共有させることで、電源端子数や電源ラインを少なくでき、回路部品の構造の簡略化、小型化が行いやすい。
また、第2及び第6のトランジスタ回路を用いる場合、第2及び第6のトランジスタ回路の少なくともどちらか一方は第4および第8のトランジスタ回路よりも耐圧が小さいことが好ましい。第2及び第6のトランジスタ回路の両方を第4および第8のトランジスタ回路よりも耐圧が小さいものとすることがなお好ましい。
FET素子部材のドレイン−ソース間がオフ状態の時に過度な電力の高周波信号が加わった場合には、ゲート−ソース間電圧が閾値を越えるようになり、FET素子部材のドレインーソース間はオフ状態を維持できなくなり、高調波歪や相互変調歪が発生する。そのためこのような歪みが発生しない耐圧の高いトランジスタ回路とすることが好ましい。
ここで耐圧の大小の判別の仕方について図19を用いて説明する。図19(a)の横軸が加える高周波電力であり、縦軸が漏洩する電力比である。図19(b)はゲートの種類を例示したものである。ゲート−ソース間電圧を−3Vとしたオフ状態のFET素子に、ドレイン端子に高周波電力を加えていくと、ソース端子側に漏洩する電力比が所定の値を超えると急激に増加する。この急激に増加し始める入力電力は、ダブルゲートで21.7dBm、トリプルゲートで23.6dBm クアッドゲートで26.9dBm超と、ゲート数を増加させるにつれて 耐電力値が向上していく。この急激に漏洩電力が増大する電流値が大きいか小さいかで耐圧の大小を判別することができる。
図16は実施形態で用いられるトランジスタ回路(FET素子)の等価回路を示したものである。図16(a)はドレイン−ソース間にゲート電極が1つであるシングルゲートFET素子部材4つを、互いのドレインとソースを直列に組み合わせ、また各FET素子部材のゲートを抵抗を介して接続したFET素子である。複数のFET素子部材を直列に接続することで耐圧が高いトランジスタ回路とすることができる。制御端子Vの電圧によってT1 −T2間の接続を制御できる。
FET素子部材を直列に接続した場合にはT1−T2間の高周波信号による電圧は分圧されるため、各FET素子部材のソースの電位変動は小さくなり、FET素子が単体のFET素子部材に比べてより大きな電圧に耐えうる。また分圧は、FET素子部材の数、すなわちゲート数に逆比例するため、一般にゲート数が多ければトランジスタ回路はより大きな高周波電力でもオフ状態を維持できる。
ただし、トランジスタ回路がオン状態の時のT1−T2間の抵抗もFET素子部材の数に比例するため、挿入損失も増大することになる。このようにゲート数は必要となる耐電圧に応じて極力少なくする方が、挿入損失は少ない。また当然ながら、FET素子部材の数が少ない方が面積も小さくなりコスト的にも有利である。
図16(b)は、ドレイン−ゲート間に4つのゲートを設けたクアッドゲートFET素子と呼ばれる構造である。(a)のシングルゲートFET素子を直列に接続した場合と同様の特性が得られ、且つ(a)と比較してゲート数が同じ場合、素子の搭載面積が小さくできるのでさらに有利である。
図16(a)(b)以外にも ドレイン−ソース間に2つのゲートがあるデュアルゲートFETやトルプルゲートFET素子を組合せることが可能である。
以下に理由を詳述する。送信端子Txから第1のアンテナ側端子ANT1の信号経路が接続される場合、送信信号経路から第2のアンテナ側端子ANT2は高周波的に切り離されるため、第8のトランジスタ回路はOFF状態となる。この時、第7のトランジスタ回路もOFF状態であるが、送信信号は第8のトランジスタ回路で遮断されるので、第7のトランジスタ回路に高い電圧が付加されることがない。したがって第7のトランジスタ回路は、耐圧が小さくゲート数の少ないトランジスタ回路でも使用することができる。ゲート数が少ないトランジスタ回路は小型で安価であり低損失であるため有利である。
送信端子Txから第2のアンテナ側端子ANT2の信号経路が接続される場合は、第4及び第3のトランジスタ回路はOFF状態になるので、同様に、第1のアンテナ端子ANT1側に、ゲート数の少なく、耐圧が小さい第3のトランジスタ素子を用いることができる。
また、受信の場合を考えると、第1のアンテナ側端子ANT1と第1の受信側端子Rx1が接続され、第2のアンテナ側端子ANT2と第2の受信側端子Rx2が接続される。この時、第1及び第5のトランジスタ回路がON状態となり、第2、第3、第6及び第7のトランジスタ回路がOFF状態となる。受信信号の電力は、送信時の信号電力よりも遥に小さいため、これらOFF状態のトランジスタ回路に必要とされる耐圧は小さく、ゲート数の少ない小型または安価なトランジスタ素子を用いることができる。
第1のアンテナ側端子ANT1と送信側端子Txの信号経路を繋げた状態である Mode Tx1について述べる。
制御電源端子Va1とVt1からHigh電圧(3.0V)が印加され、制御電源端子Va1に繋がる第4のトランジスタ回路と、制御電源端子Vt1に繋がる第3のトランジスタ回路がON状態になる。第1のアンテナ側端子ANT1と送信側端子Txの信号経路はショートになる。
またこの状態において、制御電源端子Va2はLow電圧(0.0V)が印加され、制御電源端子Va2に繋がる第8のトランジスタ回路はOFF状態になる。これにより、第2のアンテナ側端子ANT2と送信側端子Txの信号経路に流れる信号は非接続となる。
また、制御電源端子Va1は第10のトランジスタ回路にも繋がっており、第10のトランジスタ回路はON状態になるため、第8のトランジスタ回路と第7のトランジスタ回路の間にあるノードから接地される経路はシャント回路として作用する。このため、トランジスタ回路8から漏洩した信号は、このシャント回路側に流れるため、送信側端子Txから第2のアンテナ側端子2に流れる信号量がさらに少なくなり、アンテナ側端子間の送信信号経路同士及び送信側端子から第1の受信側端子へのアイソレーションを確保することができ、Txダイバーシティ回路として好ましい送信状態を維持できる。
またこの状態において、制御電源端子Vt2への印加電圧はHighでもLowでも、スイッチ回路として動作させることは可能である。第8のトランジスタ回路がOFF状態であるため、第7のトランジスタ回路がOFF状態であっても、第7のトランジスタ回路にかかる信号電圧は小さく、ゲート数が少ない耐圧の小さいトランジスタ回路を用いることができる。また、制御電源端子Vt2からHigh電圧(3.0V)電圧が印加されれば、制御電源端子Vt2に繋がる第6と第7のトランジスタ回路がON状態となり、第5のトランジスタ回路と第2の受信側端子の間から接地される信号経路がシャント回路となるので、第5のトランジスタ回路から第2の受信側端子側に漏洩する信号があっても第2の受信側端子側に信号が行かないため、送信信号経路と受信信号経路のアイソレーションを確保することができる。
制御電源端子Vr1とVr2からHigh電圧(3.0V)が印加され、制御電源端子Vr1に繋がる第1のトランジスタ回路と、制御電源端子Vr2に繋がる第5のトランジスタ回路がON状態になる。これにより、第1のアンテナ側端子ANT1と第1の受信側端子Rx1、第2のアンテナ側端子ANT2と第2の受信側端子Rx2の信号経路がそれぞれショートになる。
この状態において、制御電源端子Vt1とVt2からはLow電圧(0.0V)が印加され、制御電源端子Vt1に繋がる第2と第3のトランジスタ回路、制御電源端子Vt2に繋がる第6と第7のトランジスタ回路はOFF状態となる。これにより、第1のアンテナ側端子ANT1と第1の受信側端子Rx1の信号経路、第2のアンテナ側端子ANT2と第2の受信側端子Rx2の信号経路から、信号が他の経路に流れることが抑制される。
各アンテナ側端子から受信側端子に流れる受信信号電力は送信時に送信経路に流れる信号電力よりも小さいため、アンテナ側端子ANT1と第1のトランジスタ回路の間にあるノードから送信側端子Txに繋がる経路に配置される第3のトランジスタ回路、および、アンテナ側端子ANT2と第5のトランジスタ回路の間にあるノードから送信側端子Txに繋がる経路に配置される第7のトランジスタ回路は大きな耐圧が必要ない。したがって、ゲート数が少ない、小型で安価なトランジスタ回路を使用することができる。
また、第1のトランジスタ回路と第1の受信側端子Rx1の間にあるノードから接地される信号経路に配置された第2のトランジスタ回路、および、第5のトランジスタ回路と第2の受信側端子Rx2の間にあるノードから接地される信号経路に配置された第6のトランジスタ回路は、第3や第7のトランジスタ回路と同様に、各アンテナ側端子から受信側端子に流れる受信信号電力が小さいため、ゲート数が少ない 小型で安価なトランジスタ回路を使用することができる。
またこの状態において、制御電源端子Va1とVa2の印加電圧はHighでも、Lowでも、スイッチ回路として動作させることは可能である。制御電源端子Va1とVa2にHigh電圧が印加されていれば、第9、第10のトランジスタ回路がON状態となりシャント回路となるので、たとえ第3、第7のトランジスタ回路から送信端子Tx側に信号が漏洩したとしても信号はシャント回路側に流れるので、送信信号経路と受信信号経路のアイソレーションを確保することができるため、好ましい。
送信側端子Tx、第1の受信側端子Rx1、第2の受信側端子Rx2が、積層体のトランジスタ素子の搭載面(積層体の上面又は下面)に配置される。第1の受信側端子Rx1、第2の受信側端子Rx2が、隣り合う角に配置される。受信側端子が角側に配置されるので、他の端子と離した状態で回路が設計でき、他の信号経路とのアイソレーションを確保できる。トランジスタ素子はこの受信側端子より積層面の角から離れた内部側に配置される。電源ラインはこの受信側端子Rx1,Rx2よりも角側(外周側)に回りこむように形成すれば、他のトランジスタ素子との干渉が小さくなり、各信号線路のアイソレーションを確保できる。
送信側端子Txは受信側端子Rx1,Rx2が配置される角に挟まれた辺に沿って配置され、受信側端子Rx1,Rx2の中間点に配置される。送信側端子Txが受信端子Rx1、Rx2の中間点に配置されるため、トランジスタ素子などの回路素子もこの送信側端子Txを中心に線対称になるよう配置でき、送信側端子Txと両受信側端子の間のアイソレーションがほぼ同じ程度で確保できる。また、送信側端子Txと両受信側端子の間にキャパシタ等のほかの素子も配置できるので、回路設計が容易になる。
第9のトランジスタ回路Tr9は第4のトランジスタ回路Tr4を介して送信側端子Txから離れる側に配置、接続される。また、第10のトランジスタ回路Tr10は第8のトランジスタ回路Tr8を介して送信側端子Txから離れる側に配置、接続される。
第3のトランジスタ回路Tr3は、第9のトランジスタ回路Tr9と第1のアンテナ側端子ANT1の間に配置される。また、第7のトランジスタ回路Tr7は、第10のトランジスタ回路Tr10と第2のアンテナ側端子ANT2の間に配置される。
第1のトランジスタ回路Tr1は第9のトランジスタ回路Tr9と第1の受信側端子Rx1の間に配置される。第1のトランジスタ回路Tr1は第1のアンテナ側端子ANT1と第1の受信側端子Rx1の間にある受信信号経路を開閉するための素子であるため、送信信号経路とのアイソレーション確保を行なうことが好ましい。そのために第1のトランジスタ回路Tr1は、第1の受信側端子Rx1との距離が、送信信号経路に配置される各トランジスタ回路Tr3、Tr9、Tr4との距離より近くなるように配置されている。
第5のトランジスタ回路Tr5は第10のトランジスタ回路Tr10と第2の受信側端子Rx2の間に配置される。第5のトランジスタ素子Tr5は、第1のトランジスタと同様の理由から、第2の受信側端子Rx2との距離が、送信信号経路に配置される各トランジスタ回路Tr7、Tr10、Tr8との距離より近くなるように配置されている。
第2のトランジスタ回路Tr2は、第1の受信側端子Rx1と送信側端子の間に配置され、第2のトランジスタ回路Tr2に接続される第1のキャパシタC1、および第1のグランド端子電極GND1と共に、積層体の辺に沿って配置されている。また、第6のトランジスタ回路Tr6は、第2の受信側端子Rx2と送信側端子Txの間に配置され、第6のトランジスタ回路Tr6に接続される第4キャパシタC4および第4のグランド端子GND4と共に、積層体の辺に沿って配置されている。
図17、図18は上記の実施形態での高周波部品のアイソレーション特性を測定した測定結果である。測定装置としてAgilent Technologies社製のネットワークアナライザ(型式N56230A)を用いた。図17(a)は図3の高周波回路を持つ高周波部品において、スイッチ回路の送信側端子Txと第1のアンテナ側端子ANT1の間にある信号経路をショートにした状態の、送信側端子Txと第1のアンテナ端子ANT(1)間の挿入損失を測定した結果である。2.5GHz、3.5GHzでの通信システムの信号において、挿入損失は両方とも低く、−1.0dB以上の値が得られている。
図17(b)は図3の高周波回路を持つ高周波部品において、スイッチ回路の送信側端子Txと第1のアンテナ側端子ANT1の間にある信号経路をショートにした状態の、送信側端子Txと第2のアンテナ端子ANT(2)間のアイソレーションを測定した結果である。2.5GHz、3.5GHzでの通信システムの信号において、両者とも−35dB以下の値が得られている。
図17(c)は図3の高周波回路を持つ高周波部品において、スイッチ回路の送信端子Txと第1のアンテナ端子ANT1の間にある信号経路をショートにした状態の、送信端子Txと第1の受信端子Rx1−1間のアイソレーションを測定した結果である。2.5GHz、3.5GHzでの通信システムの信号において、両者とも−35dB以下の値が得られている。
図17(d)は図3の高周波回路を持つ高周波部品において、スイッチ回路の送信側端子Txと第1のアンテナ側端子ANT1の間にある信号経路をショートにした状態の、送信側端子Txと第2の受信端子Rx1−1間のアイソレーションを測定した結果である。2.5GHz、3.5GHzでの通信システムの信号において、両者とも−40dB以下の値が得られ、2.5GHzの通信システムの信号は−45dB以下の値が得られている。
また、図18は図3の高周波回路を持つ高周波部品において、スイッチ回路の第1の受信側端子Rx1と第1のアンテナ側端子ANT1の間にある信号経路をショートにし、かつ、第2の受信側端子Rx2と第2のアンテナ側端子ANT2の間にある信号経路をショートとした状態の測定結果である。図18(a)は第1の受信端子Rx1−1と第1のアンテナ端子ANT(1)間のアイソレーションを測定した結果である。2.5GHz、3.5GHzでの通信システムの信号において、両者とも−1.0dB以上の値が得られている。図18(b)は、第2の受信端子Rx1−2と第2のアンテナ端子ANT(2)間のアイソレーションを測定した結果である。2.5GHz、3.5GHzでの通信システムの信号において、両者とも−1.0dB以上の値が得られている。
ANT(1)(2):アンテナ端子、
Rx:受信側端子、
Tx:送信側端子、
SW、SPDT:スイッチ回路、
Tr:トランジスタ回路またはトランジスタ素子、
BPF:バンドパスフィルタ回路、
LPF:ローパスフィルタ回路、
PA:高周波増幅回路、
LNA:低雑音増幅器回路、
DIP:分波回路、
Rx1−1、1−2:第1の通信システムの受信端子、
Tx1:第1の通信システムの送信端子、
Rx2−1、2−2:第2の通信システムの受信端子、
Tx2:第2の通信システムの送信端子、
VA,Vt,Vr:制御電源端子、
C:キャパシタ、
R:抵抗
Claims (11)
- 第1及び第2のアンテナ端子と、第1の通信システム用の送信端子並びに第1及び第2の受信端子と、前記第1及び第2のアンテナ端子を選択して前記送信端子と接続するスイッチ回路を少なくとも備えた高周波回路であって、
前記スイッチ回路と第1のアンテナ端子をつなぐ信号経路と、前記スイッチ回路と第2のアンテナ端子をつなぐ信号経路のそれぞれに整合回路を配置したことを特徴とする高周波回路。 - 請求項1に記載の高周波回路であって、
前記整合回路は、少なくとも一つのインダクタ素子、もしくは少なくとも一つのインダクタ素子を備えたノッチフィルタ回路であることを特徴とする高周波回路。 - 請求項1又は請求項2に記載の高周波回路であって、
前記スイッチ回路は、単極双投のスイッチ部材を組み合わせたものであることを特徴とする高周波回路。 - 請求項1又は請求項2に記載の高周波回路であって、
前記スイッチ回路は、前記第1のアンテナ端子と前記第1の受信端子間の接続又は非接続を切り替える第1のトランジスタ回路と、
前記第1のアンテナ端子と前記送信端子間の接続又は非接続を切り替える第3、第4のトランジスタ回路と、
前記第2のアンテナ端子と前記第2の受信端子間の接続又は非接続を切り替える第5のトランジスタ回路と、
前記第2のアンテナ端子と前記送信端子間の接続又は非接続を切り替える第7、第8のトランジスタ回路と、
前記第3のトランジスタ回路と第4のトランジスタ回路の間にあるノード、及びグランド間の接続又は非接続を切り替える第9のトランジスタ回路と、
前記第7のトランジスタ回路と第8のトランジスタ回路の間にあるノード、及びグランド間の接続又は非接続を切り替える第10のトランジスタ回路を備え、
前記第4のトランジスタ回路と第10のトランジスタ回路、前記第8のトランジスタ回路と第9のトランジスタ回路は同じ電源端子に接続されることを特徴とする高周波回路。 - 請求項1乃至請求項4のいずれかに記載の高周波回路であって、
第2の通信システム用の送信端子並びに第1及び第2の受信端子を備え、
前記第1の通信システム用の送信端子と第2の通信システム用の送信端子、前記第1の通信システム用の第1の受信端子と前記第2の通信システム用の第1の受信端子、前記第1の通信システム用の第2の受信端子と前記第2の通信システム用の第2の受信端子の少なくとも一つが、分波回路又は第2のスイッチ回路を介して前記スイッチ回路に接続されていることを特徴とする高周波回路。 - 請求項1乃至請求項5のいずれかに記載の高周波回路を用いた高周波部品であって、
前記高周波回路が複数の層に電極パターンにより形成されて積層一体化してなる積層体と、前記積層体の表面に搭載された素子によって構成されたことを特徴とする高周波部品。 - 請求項6に記載の高周波部品であって、
前記整合回路を構成する回路素子が、積層方向に見て積層体内に形成された接地電極と重ならないように形成されていることを特徴とする高周波部品。 - 請求項6又は請求項7に記載の高周波部品であって、
前記スイッチ回路と前記送信端子をつなぐ送信信号線路にフィルタ回路が配置され、前記フィルタ回路の回路素子が配置された層において、少なくとも一つの層で前記回路素子の周囲に沿ってビアシールドが形成されると共に、ビアシールドで囲まれた前記フィルタ回路を挟んで、異なるアンテナ端子に接続される前記整合回路が形成されていることを特徴とする高周波部品。 - 請求項6乃至請求項8のいずれかに記載の高周波部品であって、
前記スイッチ回路と受信端子をつなぐ受信信号線路と、前記スイッチ回路の信号経路を切り替えるための制御電源ラインが積層方向に見て重ならないように形成されていることを特徴とする高周波部品。 - 請求項6乃至請求項9のいずれかに記載の高周波部品であって、
前記スイッチ回路と受信端子をつなぐ受信信号線路が、積層体の搭載面のスイッチ回路部と重ならないように形成することが好ましい。 - 請求項6乃至請求項10のいずれかに記載の高周波部品を用いたことを特徴とする通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010193284A JP5648901B2 (ja) | 2010-08-31 | 2010-08-31 | 高周波回路、高周波部品及び通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010193284A JP5648901B2 (ja) | 2010-08-31 | 2010-08-31 | 高周波回路、高周波部品及び通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012054635A true JP2012054635A (ja) | 2012-03-15 |
JP5648901B2 JP5648901B2 (ja) | 2015-01-07 |
Family
ID=45907542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010193284A Active JP5648901B2 (ja) | 2010-08-31 | 2010-08-31 | 高周波回路、高周波部品及び通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5648901B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103391064A (zh) * | 2012-05-09 | 2013-11-13 | 株式会社村田制作所 | 开关模块 |
JP2017028479A (ja) * | 2015-07-22 | 2017-02-02 | 新日本無線株式会社 | 電子ボリウム |
WO2018051864A1 (ja) * | 2016-09-16 | 2018-03-22 | 株式会社村田製作所 | 高周波フロントエンド回路及び通信装置 |
WO2019012822A1 (ja) * | 2017-07-10 | 2019-01-17 | 株式会社村田製作所 | 高周波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置 |
WO2019150787A1 (ja) * | 2018-02-01 | 2019-08-08 | 株式会社村田製作所 | フィルタモジュールおよび高周波モジュール |
WO2020090382A1 (ja) * | 2018-10-29 | 2020-05-07 | 株式会社村田製作所 | マルチプレクサ、フィルタおよび通信装置 |
WO2022091893A1 (ja) * | 2020-10-30 | 2022-05-05 | 株式会社村田製作所 | 高周波モジュール |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6721472B2 (ja) | 2016-09-20 | 2020-07-15 | 株式会社東芝 | 受信回路、無線通信モジュール、無線通信装置 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162801A (ja) * | 1994-11-30 | 1996-06-21 | Murata Mfg Co Ltd | 高周波スイッチ |
JPH1075192A (ja) * | 1996-08-30 | 1998-03-17 | Matsushita Electric Ind Co Ltd | アンテナ装置 |
JP2000091751A (ja) * | 1998-09-10 | 2000-03-31 | Toyo Commun Equip Co Ltd | 積層基板を用いた高周波回路 |
JP2001358802A (ja) * | 2000-06-09 | 2001-12-26 | Sony Corp | 無線端末装置 |
JP2004350068A (ja) * | 2003-05-23 | 2004-12-09 | New Japan Radio Co Ltd | アンテナスイッチ半導体集積回路 |
JP2005123785A (ja) * | 2003-10-15 | 2005-05-12 | Sharp Corp | 無線通信装置 |
JP2005136948A (ja) * | 2003-10-08 | 2005-05-26 | Renesas Technology Corp | アンテナスイッチ回路 |
JP2006310968A (ja) * | 2005-04-26 | 2006-11-09 | Murata Mfg Co Ltd | 無線通信装置 |
JP2006319512A (ja) * | 2005-05-11 | 2006-11-24 | Murata Mfg Co Ltd | 多層配線基板装置 |
WO2010053131A1 (ja) * | 2008-11-05 | 2010-05-14 | 日立金属株式会社 | 高周波回路、高周波部品、及びマルチバンド通信装置 |
JP2010178026A (ja) * | 2009-01-29 | 2010-08-12 | Renesas Electronics Corp | 半導体装置 |
-
2010
- 2010-08-31 JP JP2010193284A patent/JP5648901B2/ja active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162801A (ja) * | 1994-11-30 | 1996-06-21 | Murata Mfg Co Ltd | 高周波スイッチ |
JPH1075192A (ja) * | 1996-08-30 | 1998-03-17 | Matsushita Electric Ind Co Ltd | アンテナ装置 |
JP2000091751A (ja) * | 1998-09-10 | 2000-03-31 | Toyo Commun Equip Co Ltd | 積層基板を用いた高周波回路 |
JP2001358802A (ja) * | 2000-06-09 | 2001-12-26 | Sony Corp | 無線端末装置 |
JP2004350068A (ja) * | 2003-05-23 | 2004-12-09 | New Japan Radio Co Ltd | アンテナスイッチ半導体集積回路 |
JP2005136948A (ja) * | 2003-10-08 | 2005-05-26 | Renesas Technology Corp | アンテナスイッチ回路 |
JP2005123785A (ja) * | 2003-10-15 | 2005-05-12 | Sharp Corp | 無線通信装置 |
JP2006310968A (ja) * | 2005-04-26 | 2006-11-09 | Murata Mfg Co Ltd | 無線通信装置 |
JP2006319512A (ja) * | 2005-05-11 | 2006-11-24 | Murata Mfg Co Ltd | 多層配線基板装置 |
WO2010053131A1 (ja) * | 2008-11-05 | 2010-05-14 | 日立金属株式会社 | 高周波回路、高周波部品、及びマルチバンド通信装置 |
JP2010178026A (ja) * | 2009-01-29 | 2010-08-12 | Renesas Electronics Corp | 半導体装置 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013236242A (ja) * | 2012-05-09 | 2013-11-21 | Murata Mfg Co Ltd | スイッチモジュール |
US9263780B2 (en) | 2012-05-09 | 2016-02-16 | Murata Manufacturing Co., Ltd. | Switch module |
CN103391064A (zh) * | 2012-05-09 | 2013-11-13 | 株式会社村田制作所 | 开关模块 |
JP2017028479A (ja) * | 2015-07-22 | 2017-02-02 | 新日本無線株式会社 | 電子ボリウム |
US10715109B2 (en) | 2016-09-16 | 2020-07-14 | Murata Manufacturing Co., Ltd. | Radio frequency front-end circuit and communication device |
WO2018051864A1 (ja) * | 2016-09-16 | 2018-03-22 | 株式会社村田製作所 | 高周波フロントエンド回路及び通信装置 |
US10840886B2 (en) | 2017-07-10 | 2020-11-17 | Murata Manufacturing Co., Ltd. | Radio-frequency filter, multiplexer, radio-frequency front-end circuit, and communication device |
WO2019012822A1 (ja) * | 2017-07-10 | 2019-01-17 | 株式会社村田製作所 | 高周波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置 |
WO2019150787A1 (ja) * | 2018-02-01 | 2019-08-08 | 株式会社村田製作所 | フィルタモジュールおよび高周波モジュール |
US11362634B2 (en) | 2018-02-01 | 2022-06-14 | Murata Manufacturing Co., Ltd. | Filter module and high frequency module |
WO2020090382A1 (ja) * | 2018-10-29 | 2020-05-07 | 株式会社村田製作所 | マルチプレクサ、フィルタおよび通信装置 |
US11956069B2 (en) | 2018-10-29 | 2024-04-09 | Murata Manufacturing Co., Ltd. | Multiplexer, filter, and communication device |
WO2022091893A1 (ja) * | 2020-10-30 | 2022-05-05 | 株式会社村田製作所 | 高周波モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP5648901B2 (ja) | 2015-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5648901B2 (ja) | 高周波回路、高周波部品及び通信装置 | |
KR101680927B1 (ko) | 고주파 회로, 고주파 회로 부품 및 통신 장치 | |
JP5316544B2 (ja) | 高周波回路、高周波部品、及びマルチバンド通信装置 | |
JP4618461B2 (ja) | 高周波回路、高周波部品及び通信装置 | |
JP4710977B2 (ja) | 高周波回路、高周波部品、及び通信装置 | |
CN108352853B (zh) | 分波装置及其设计方法 | |
WO2009157357A1 (ja) | 高周波回路、高周波部品及び通信装置 | |
US20070035362A1 (en) | High frequency composite component | |
JP4465286B2 (ja) | 高周波選択回路、高周波モジュール及び無線通信装置 | |
US20110181342A1 (en) | High-frequency switch module | |
CN213213455U (zh) | 高频模块和通信装置 | |
US20090128254A1 (en) | High frequency electronic component | |
JP2010147589A (ja) | 高周波回路、高周波部品及び通信装置 | |
JP4702620B2 (ja) | 高周波スイッチモジュール | |
JP4552193B2 (ja) | マルチバンド高周波モジュールおよびこれを用いたマルチバンド通信装置 | |
JP2010041316A (ja) | ハイパスフィルタ、高周波モジュールおよびそれを用いた通信機器 | |
JP2009027319A (ja) | 高周波回路、高周波部品及び通信装置 | |
JP4389207B2 (ja) | アンテナスイッチ回路及びアンテナスイッチモジュール並びにこれらを用いた通信機 | |
JP2004135316A (ja) | 高周波部品及び高周波モジュール並びにこれらを用いた通信機 | |
JP2004146916A (ja) | 高周波スイッチ回路および高周波スイッチモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5648901 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |