WO2019150787A1 - フィルタモジュールおよび高周波モジュール - Google Patents

フィルタモジュールおよび高周波モジュール Download PDF

Info

Publication number
WO2019150787A1
WO2019150787A1 PCT/JP2018/046056 JP2018046056W WO2019150787A1 WO 2019150787 A1 WO2019150787 A1 WO 2019150787A1 JP 2018046056 W JP2018046056 W JP 2018046056W WO 2019150787 A1 WO2019150787 A1 WO 2019150787A1
Authority
WO
WIPO (PCT)
Prior art keywords
path
inductor
capacitor
filter module
ground
Prior art date
Application number
PCT/JP2018/046056
Other languages
English (en)
French (fr)
Inventor
永徳 村瀬
成 森戸
宏通 北嶋
良守 金
靖 重野
健太 関
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2019150787A1 publication Critical patent/WO2019150787A1/ja
Priority to US16/944,777 priority Critical patent/US11362634B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter

Definitions

  • Patent Document 1 discloses an inductor provided on a high-frequency signal input / output path, a first capacitor provided between one end of the inductor and the ground, and the other end of the inductor and the ground.
  • a filter module including a low-pass filter having a second capacitor provided between the first and second capacitors is disclosed.
  • the attenuation outside the pass band of the LC filter may deteriorate.
  • the present invention has been made to solve the above problems, and an object of the present invention is to provide a filter module or the like that can suppress deterioration of attenuation outside the pass band of the LC filter.
  • a filter module includes a first ground terminal, a second ground terminal different from the first ground terminal, and a first provided on a signal input / output path.
  • the first path and the second path are not connected by a path other than between the first node and the second node, thereby obtaining LC resonance of the second inductor and the second capacitor.
  • the attenuation pole can be maintained. Thereby, deterioration of the attenuation amount outside the pass band of the low-pass filter can be suppressed.
  • At least a part of the low-pass filter can be formed by the mounted parts, and a filter module having a stable attenuation characteristic can be provided.
  • a ground electrode provided on a path connecting the first capacitor and the first ground terminal in the first path is further provided, and the ground electrode is provided inside the multilayer substrate, and the multilayer The substrate may not be connected to the second path.
  • the ground electrode provided on the multilayer substrate is not connected to the second path inside the multilayer substrate, thereby suppressing the signal entering the ground electrode from entering the second path. Can do. Thereby, the attenuation pole obtained by the LC resonance of the second inductor and the second capacitor can be maintained, and deterioration of the attenuation amount outside the pass band of the low-pass filter can be suppressed.
  • At least one of the second inductor and the second capacitor may be provided inside the multilayer substrate.
  • the design change of the inductance value of the second inductor or the capacitance value of the second capacitor can be easily performed.
  • the attenuation pole obtained by the LC resonance of the inductor and the second capacitor can be formed in the required frequency band. Thereby, deterioration of the attenuation amount can be suppressed outside the pass band of the low-pass filter.
  • the filter module includes a first ground terminal, a second ground terminal different from the first ground terminal, a first capacitor provided on a signal input / output path, and the input / output path.
  • a first inductor provided on a first path connecting the first node on one end side of the first capacitor and the first ground terminal, and the other end side of the first capacitor on the input / output path;
  • a high-pass filter including a second inductor provided on a second path connecting the second node of the second node and the second ground terminal, and connecting the second inductor and the second ground terminal in the second path.
  • a second capacitor connected in series to the second inductor on the path, wherein the first path and the second path are the first node and the second node. It is connected via the first capacitor at between de, not connected to each other by a route other than between the first node and the second node.
  • the first path and the second path are not connected by a path other than between the first node and the second node, thereby obtaining LC resonance of the second capacitor and the second inductor.
  • the attenuation pole can be maintained. Thereby, deterioration of the attenuation amount outside the pass band of the high-pass filter can be suppressed.
  • the filter module further includes a multilayer board and a mounting component mounted on the multilayer board, and the first ground terminal and the second ground terminal are formed on the multilayer board, and at least one of the high-pass filters.
  • the part may be included in the mounting component, and at least one of the second inductor and the second capacitor may be included in at least one of the multilayer substrate and the mounting component.
  • At least a part of the high-pass filter can be formed by the mounted parts, and a filter module having a stable attenuation characteristic can be provided.
  • a ground electrode provided on a path connecting the first inductor and the first ground terminal in the first path is further provided, and the ground electrode is provided inside the multilayer substrate, and the multilayer The substrate may not be connected to the second path.
  • the ground electrode provided on the multilayer substrate is not connected to the second path inside the multilayer substrate, thereby suppressing the signal entering the ground electrode from entering the second path. Can do. Thereby, the attenuation pole obtained by the LC resonance of the second capacitor and the second inductor can be maintained, and deterioration of the attenuation outside the pass band of the high-pass filter can be suppressed.
  • At least one of the second capacitor and the second inductor may be provided inside the multilayer substrate.
  • the design change of the inductance value of the second inductor or the capacitance value of the second capacitor can be easily performed.
  • the attenuation pole obtained by the LC resonance of the inductor and the second capacitor can be formed in the required frequency band. Thereby, deterioration of the attenuation amount can be suppressed outside the pass band of the high-pass filter.
  • the multilayer substrate may include one or more ground electrodes including the ground electrode, and the second path may not be connected to any of the one or more ground electrodes inside the multilayer substrate. .
  • the multilayer substrate includes two or more ground terminals including the first ground terminal and the second ground terminal, and the second path is the first of the two or more ground terminals in the multilayer substrate. It may not be connected to a ground terminal other than the two ground terminals.
  • the second capacitor is provided inside the multilayer substrate, and the second capacitor does not overlap the ground electrode when the multilayer substrate is viewed in plan from one main surface side of the multilayer substrate. It may be.
  • the filter module includes a first filter unit that is a filter module including the low-pass filter, and a second filter unit that is a filter module including the high-pass filter, and an input / output path of the first filter unit,
  • the input / output paths of the two filter units may be connected in series with each other.
  • the filter module includes the first filter unit including the low-pass filter and the second filter unit including the high-pass filter, so that the filter module including the band-pass filter having good attenuation characteristics can be obtained.
  • the filter module includes a first filter unit that is a filter module including the low-pass filter, and a second filter unit that is a filter module including the high-pass filter, and the mounting component of the first filter unit, and
  • the mounting component of the second filter unit is configured as one identical mounting component, and the multilayer substrate of the first filter unit and the multilayer substrate of the second filter unit are the same single multilayer substrate. It may be configured as.
  • the first filter unit including the low-pass filter and the second filter unit including the high-pass filter are configured as one mounting component, so that at least a part of the band-pass filter can be formed as the mounting component.
  • a filter module having a stable attenuation characteristic can be obtained.
  • a high-frequency module includes the filter module and a mounting substrate on which the filter module is mounted.
  • a high frequency module including a filter module that can suppress deterioration of attenuation outside the pass band of the low pass filter or the high pass filter.
  • the filter module or the like of the present invention it is possible to suppress the deterioration of the attenuation outside the pass band of the LC filter.
  • FIG. 1 is a circuit diagram of the filter module of Comparative Example 1.
  • FIG. 2 is a diagram illustrating attenuation characteristics of the filter module of Comparative Example 1.
  • FIG. 3 is a circuit diagram of the filter module of Comparative Example 2.
  • FIG. 4 is a diagram illustrating the attenuation characteristics of the filter module of Comparative Example 2.
  • FIG. 5 is a circuit diagram of the filter module according to the first embodiment.
  • FIG. 6 is a diagram illustrating the attenuation characteristics of the filter module according to the first embodiment.
  • FIG. 7 is a circuit diagram of the filter module of Comparative Example 3.
  • FIG. 8 is a diagram illustrating the attenuation characteristics of the filter module of Comparative Example 3.
  • FIG. 9 is a cross-sectional view of the filter module according to the first embodiment.
  • FIG. 10 is a circuit diagram of a mounted component of the filter module according to the first embodiment.
  • FIG. 11 is a plan view of the filter module according to Embodiment 1 from one main surface side of the multilayer substrate.
  • 12 is a plan view showing each base material layer of the multilayer substrate of the filter module according to Embodiment 1.
  • FIG. 13 is a diagram illustrating an example of the base material layer of the filter module according to the first modification of the first embodiment.
  • FIG. 14 is a diagram illustrating an example of a base material layer of the filter module according to the second modification of the first embodiment.
  • FIG. 15 is a diagram illustrating an example of the base material layer of the filter module according to the third modification of the first embodiment.
  • FIG. 11 is a plan view of the filter module according to Embodiment 1 from one main surface side of the multilayer substrate.
  • 12 is a plan view showing each base material layer of the multilayer substrate of the filter module according to Embodiment 1.
  • FIG. 13 is a diagram illustrating an
  • FIG. 1 is a circuit diagram of the filter module 101 of the first comparative example.
  • the filter module 101 of Comparative Example 1 includes a low-pass filter (hereinafter referred to as LPF) 15.
  • LPF 15 includes an inductor L1 provided on a signal input / output path ra connecting the input / output ports P1 and P2, a first capacitor C1 provided between one end of the inductor L1 and the ground, and the other end of the inductor L1. And a second capacitor C2 provided between the ground and the ground.
  • an attenuation pole adjusting capacitor Ca is connected in parallel with the inductor L1.
  • the filter module 101 is, for example, a filter module whose pass band is a frequency band of 1 GHz or less.
  • FIG. 3 is a circuit diagram of the filter module 102 of Comparative Example 2.
  • the LPF 15 of the filter module 102 of Comparative Example 2 has a configuration in which another LPF is added to the LPF shown in Comparative Example 1. Specifically, the filter module 102 is connected in parallel to the inductor La connected in series to the inductor L1, the capacitor C3 connected between the node between the inductor L1 and the input / output port P2 and the ground, and the inductor La. The capacitor Cb is provided.
  • FIG. 4 is a diagram showing the attenuation characteristics of the filter module 102 of Comparative Example 2.
  • an attenuation pole different from the attenuation pole near 1.8 GHz is formed in the vicinity of 2.3 GHz by another added LPF.
  • the filter module 102 compared with the filter module 101 of the comparative example 1, deterioration of the attenuation amount is suppressed outside the passband of the LPF 15.
  • the filter module 102 requires three electrical elements (inductor La, capacitor C3, and capacitor Cb) to add the LPF, and there is a problem that the filter module 102 is enlarged.
  • the filter module or the like according to the present embodiment has a configuration capable of suppressing the deterioration of the attenuation amount outside the passband of the LPF or HPF. Moreover, it has the structure which can suppress that a filter module enlarges.
  • FIG. 5 is a circuit diagram of the filter module 1 according to the first embodiment.
  • the filter module 1 includes an LPF 15, a second inductor L2, a first ground terminal G1, and a second ground terminal G2.
  • the LPF 15 is disposed on a signal input / output path ra which is a path connecting the input / output ports P1 and P2.
  • the LPF 15 includes a first inductor L1, a first capacitor C1, and a second capacitor C2.
  • the first inductor L1 is connected in series on the input / output path ra.
  • the first capacitor C1 is provided on the first path r1 connecting the first node n1 on one end side of the first inductor L1 on the input / output path ra and the first ground terminal G1.
  • the second capacitor C2 is provided on the second path r2 connecting the second node n2 on the other end side of the first inductor L1 on the input / output path ra and the second ground terminal G2.
  • the input / output path ra, the first path r1, and the second path r2 are paths that exist as individuals rather than paths in the space, and are formed by, for example, mounting components described later and wiring provided on the multilayer board.
  • the second inductor L2 is connected in series to the second capacitor C2 on the path connecting the second capacitor C2 and the second ground terminal G2 in the second path r2.
  • the filter module 1 includes a series LC resonance circuit configured by the second inductor L2 and the second capacitor C2.
  • the first path r1 and the second path r2 are connected between the first node n1 and the second node n2 via the first inductor L1, but the first node n1 and the second path r2
  • the configuration is such that they are not connected to each other via a path other than between the nodes n2.
  • an attenuation pole different from the attenuation pole near 1.8 GHz is formed in the vicinity of 4.2 GHz by LC resonance of the second inductor L2 and the second capacitor C2.
  • the filter module 1 another attenuation pole is formed in the vicinity of 4.2 GHz only by adding one electric element called the second inductor L2. Therefore, the filter module 1 can form another attenuation pole with a smaller number of parts than the filter module 102 of the comparative example 2, and suppresses deterioration of attenuation outside the passband (or stopband) of the LPF 15. can do.
  • the first ground terminal G1 and the second ground terminal G2 are not connected to each other in the filter module 1.
  • “connected” in this specification refers to being connected by means that exist as an individual such as wiring, and when connected by means such as electromagnetic coupling that does not exist as an individual. Is not included.
  • the first path r1 and the second path r2 are connected to the same ground in the filter module 103. Specifically, the path between the first capacitor C1 and the ground in the first path r1 and the path between the second inductor L2 and the ground in the second path r2 are connected on the way, and the same ground It is connected to the. For this reason, a signal that enters the first path r1 enters the second path r2 via the ground, and a problem may occur that the function of the series LC resonance circuit including the second inductor L2 and the second capacitor C2 is degraded.
  • the first path r1 that connects the first node n1 and the first ground terminal G1 and the second path that connects the second node n2 and the second ground terminal G2.
  • the routes r2 are not connected to each other in the routes other than the route between the first node n1 and the second node n2 in the input / output route ra, and are connected to different grounds.
  • the other attenuation pole different from the attenuation pole of LPF15 can be maintained, and deterioration of the attenuation amount outside a pass band can be suppressed.
  • the second capacitor C2 and the second inductor L2 are connected in this order.
  • the order in which the second capacitor C2 and the second inductor L2 are connected may be reversed. That is, when the second ground terminal G2 is viewed from the second node n2, the second inductor L2 and the second capacitor C2 may be connected in this order.
  • FIG. 9 is a cross-sectional view of the filter module 1.
  • FIG. 10 is a circuit diagram of the mounting component 10 of the filter module 1.
  • the filter module 1 includes a mounting component 10, an IC chip 30, and a multilayer substrate 20.
  • the mounting component 10 is provided with the LPF 15 and the multilayer substrate 20 is provided with the second inductor L2.
  • the IC chip 30 is a semiconductor circuit device including a semiconductor element such as a switch element, for example.
  • the ground ports G1a and G2a which are external terminals are formed on the bottom surface of the mounting component 10.
  • the ground port G1a is connected to the first capacitor C1 of the LPF 15, and the ground port G2a is connected to the second capacitor C2 of the LPF 15.
  • the bottom surface of the mounting component 10 is a surface that faces the one main surface 20a of the multilayer substrate 20 when the mounting component 10 is mounted on the multilayer substrate 20.
  • the mounting component 10 is mounted on the multilayer substrate 20 by the bonding material 40.
  • the multilayer substrate 20 includes a base material portion 21 formed by laminating a plurality of base material layers s1, s2, s3, s4, and s5, and a conductor portion 22 provided inside and on the surface of the multilayer substrate 20.
  • the conductor portion 22 includes a patterning conductor and an interlayer conductor, and is formed of, for example, a metal material mainly composed of copper or silver.
  • the multilayer substrate 20 may be a substrate containing a ceramic material, a flexible substrate containing a resin material, or a semiconductor circuit substrate formed by a photolithography process.
  • the multilayer substrate 20 is formed with the remaining part of the first path r1 and the remaining part of the second path r2, excluding the path formed in the mounting component 10 out of the first path r1 and the second path r2. ing.
  • the remaining part of the first path r1 and the remaining part of the second path r2 are formed by wiring including the conductor portion 22.
  • ground electrodes 25a and 25b are provided.
  • the ground electrodes 25 a and 25 b are common ground electrodes that share the ground potential of a plurality of electronic components mounted on the multilayer substrate 20.
  • Each ground electrode 25a, 25b is provided on a path connecting the first capacitor C1 of the mounting component 10 and the first ground terminal G1 in the first path r1.
  • the ground electrodes 25 a and 25 b are formed of the same metal material as that of the conductor portion 22.
  • a second inductor L2 is formed in the multilayer substrate 20.
  • the second inductor L2 is formed of the same metal material as that of the conductor portion 22.
  • the ground electrodes 25a and 25b are connected to the ground port G1b through the conductor portion 22.
  • the second inductor L2 is not connected to the ground electrodes 25a and 25b inside the multilayer substrate 20, but is connected to the ground port G2b via the conductor portion 22.
  • a plurality of external terminals are provided on the other main surface 20 b of the multilayer substrate 20.
  • signal terminals T1, T2, a first ground terminal G1, a second ground terminal G2, and a third ground terminal G3 are shown as some of the plurality of external terminals.
  • the third ground terminal G3 is connected to the ground electrodes 25b and 25a, and is connected to the first ground terminal G1 through the ground electrodes 25b and 25a.
  • all the ground terminals (for example, the first ground terminal G1 and the third ground terminal G3) other than the second ground terminal G2 are all ground electrodes (for example, ground electrodes) provided inside the multilayer substrate 20. 25a, 25b).
  • the second ground terminal G2 is connected to the second inductor L2 through the conductor portion 22.
  • the second ground terminal G2 is connected to the ground port G2b via the conductor portion 22 and the second inductor L2, and is further connected to the ground port G2a of the mounting component 10 via the bonding material 40.
  • the second ground terminal G2 is an independent terminal that is not connected to either the first ground terminal G1 or the third ground terminal G3 in the multilayer substrate 20. Therefore, the second path r2 connected to the second ground terminal G2 is not connected to any of the ground electrodes (for example, the ground electrodes 25b and 25a) provided in the multilayer substrate 20 inside the multilayer substrate 20. . Further, the second path r2 is not connected to a ground terminal (for example, the first ground terminal G1 and the third ground terminal G3) other than the second ground terminal G2 in the multilayer substrate 20.
  • the filter module 1 includes ground electrodes 25a and 25b provided on the first path r1, and the ground electrodes 25a and 25b are not connected to the second path r2. That is, the first route r1 and the second route r2 are not connected to each other in a route other than the route between the first node n1 and the second node n2 in the filter module 1. Therefore, it is possible to suppress the signal that has entered the ground electrodes 25a and 25b from entering the second path r2. Thereby, the attenuation pole obtained by the LC resonance of the second inductor L2 and the second capacitor C2 can be maintained, and deterioration of the attenuation amount outside the pass band of the LPF 15 can be suppressed.
  • FIG. 11 is a plan view of the filter module 1 as viewed from the one main surface 20 a side of the multilayer substrate 20.
  • FIG. 11 shows the positions of the ground ports G1a and G2a of the mounting component 10 after mounting.
  • FIG. 12 is a plan view showing the base material layers s1 to s5 of the multilayer substrate 20.
  • FIG. 12 In each of the base material layers s1 to s5, conductor portions 22 such as a patterning conductor and an interlayer conductor are formed.
  • the multilayer substrate 20 is not limited to five layers, and may be composed of three or more base material layers.
  • the first base layer s1 that is the uppermost layer has ground ports G1b and G2b for mounting the mounting component 10 and the IC chip 30, and a conductor portion 22. Is formed.
  • Each ground port G1b, G2b is provided so as to correspond to the position of the ground port G1a, G2a of the mounting component 10 at the time of mounting.
  • the ground electrode 25a and the conductor portion 22 are formed on the second base material layer s2.
  • the ground electrode 25a is connected to the above-described ground port G1b through the conductor portion 22, but is not connected to the ground port G2b.
  • the area of the ground electrode 25a occupies more than half of the area of the base material layer s2.
  • the second inductor L2 and the conductor portion 22 are formed in the third base material layer s3.
  • the second inductor L2 is connected to the above-described ground port G2b via the conductor portion 22.
  • the second inductor L2 is a 1/2 turn coiled patterning conductor.
  • the second inductor L2 is formed on a base material layer s3 different from the base material layers s2 and s4 on which the ground electrodes 25a and 25b are formed.
  • the second inductor L2 is an element that adjusts the inductance value in the second path r2, and is formed so that the inductance value is smaller than that of the first inductor L1.
  • the ground electrode 25b and the conductor portion 22 are formed on the fourth base layer s4.
  • the ground electrode 25 b is connected to the ground electrode 25 a through the conductor portion 22.
  • the area of the ground electrode 25b occupies more than half of the area of the base material layer s4.
  • the conductor portion 22 and the external terminal are formed on the fifth base layer s5 which is the lowest layer.
  • signal terminals T1, T2, a first ground terminal G1, a second ground terminal G2, and a third ground terminal G3, which are part of the external terminals are formed on the bottom surface of the base material layer s5.
  • the first ground terminal G1 and the third ground terminal G3 are connected to the ground electrode 25b through the conductor portion 22.
  • the second ground terminal G2 is connected to the second inductor L2 through the conductor portion 22.
  • the first ground terminal G1 has a larger area than the second ground terminal G2.
  • the ground electrode 25b and the first ground terminal G1 are connected to a larger number of via conductors. Can be connected with. Further, when the filter module 1 is mounted on the mother board, it can be connected to the ground using a conductor having a larger area. Thereby, the ground potential fluctuation of the first ground terminal G1 can be suppressed.
  • the second inductor L2 is disposed so as not to overlap the ground electrodes 25a and 25b when the multilayer substrate 20 is viewed in plan (see FIG. 11). Thereby, it is possible to suppress the leakage signal caused by the ground electrodes 25a and 25b from propagating to the second inductor L2. Thereby, the attenuation pole obtained by the LC resonance of the second inductor L2 and the second capacitor C2 can be maintained, and deterioration of the attenuation amount outside the passband of the LPF 15 can be suppressed.
  • the capacitor as shown in the third embodiment is built in the multilayer substrate.
  • the capacitors built in the multilayer substrate are arranged so as not to overlap the ground electrodes 25a and 25b, it is possible to suppress the deterioration of the attenuation amount outside the pass band of the HPF.
  • FIG. 13 is a diagram illustrating an example of the base material layer s3 of the filter module 1 according to the first modification.
  • the second inductor L2 of Modification 1 has a wider coil pattern than the second inductor L2 of the first embodiment. This increases the inductance value of the second inductor L2.
  • FIG. 14 is a diagram illustrating an example of the base material layer s3 of the filter module 1 according to the second modification.
  • the second inductor L2 of Modification 2 has a narrower coil pattern than the second inductor L2 of the first embodiment. This lowers the inductance value of the second inductor L2.
  • FIG. 15 is a diagram illustrating an example of the base material layer s3 of the filter module according to the third modification.
  • the coil pattern is not formed in an L shape but is formed in a straight line.
  • the second inductor L2 of Modification 3 has an inductance value different from that of the second inductor L2 of the first embodiment.
  • the inductance value can be easily adjusted by changing the shape and size of the second inductor L2 in the base material layer s3.
  • the second inductor L2 in the multilayer substrate 20
  • the attenuation pole can be formed in the required frequency band. Thereby, deterioration of the attenuation amount can be suppressed outside the pass band of the LPF 15.
  • the filter module 1A according to the fourth modification of the first embodiment differs from the first embodiment in that the mounting component 10A includes the switch 16 in addition to the LPF 15.
  • FIG. 16 is a cross-sectional view of a filter module 1A according to the fourth modification of the first embodiment.
  • FIG. 17 is an example of a circuit diagram of a mounting component 10A according to the fourth modification of the first embodiment.
  • the mounting component 10A of Modification 4 has two LPFs 15A and 15B and a switch 16 as shown in FIG. Further, the mounting component 10A has input / output terminals T11, T12, T13 and a control terminal T14 as external terminals. Each of the LPFs 15A and 15B has the same configuration as the LPF 15.
  • the input / output port P1 is connected to the input / output terminal T11, and the input / output port P2 is connected to the selection terminal P3 of the switch 16.
  • the input / output port P1 is connected to the input / output terminal T12, and the input / output port P2 is connected to the selection terminal P4 of the switch 16.
  • the common terminal P5 of the switch 16 is connected to the input / output terminal T13.
  • the switch 16 is connected to a control terminal T14.
  • the control terminal T14 is connected to a control circuit (not shown) that performs switching control of the switch 16.
  • the first route r1 and the second route r2 are not connected to each other in the route other than the route between the first node n1 and the second node n2, and each has a different ground. Connected. As a result, another attenuation pole different from the attenuation pole of the LPF 15 can be maintained, and deterioration of the attenuation outside the passband can be suppressed.
  • the HPF shown in the third embodiment may be provided in the mounting component 10A instead of the LPF 15B.
  • the HPF shown in the third embodiment can also be modified in the same manner as these modified examples, and an effect equivalent to these modified examples can be obtained.
  • the filter module 1B according to the second embodiment differs from the first embodiment in that the second inductor L2 is provided not on the multilayer substrate 20 but on the mounting component 10B.
  • FIG. 18 is a circuit diagram of the mounting component 10B of the filter module 1B according to the second embodiment.
  • FIG. 19 is a cross-sectional view of the filter module 1B.
  • the mounting component 10B of the filter module 1B has a second inductor L2 in addition to the LPF 15. Specifically, in the mounting component 10B, one end of the second inductor L2 is connected to the second capacitor C2, and the other end of the second inductor L2 is connected to the ground port G2a.
  • the ground port G2a is connected to the second ground terminal G2 through the bonding material 40, the ground port G2b, and the conductor portion 22.
  • the first route r1 and the second route r2 are not connected to each other in the route other than the route between the first node n1 and the second node n2, and each has a different ground. Connected to. As a result, another attenuation pole different from the attenuation pole of the LPF 15 can be maintained, and deterioration of the attenuation outside the passband can be suppressed.
  • the shape and size of the conductor portion 22 between the ground port G2b and the second ground terminal G2 can be changed. Is possible.
  • the inductance value in the second path r2 can be adjusted.
  • the capacitor C2 can be provided in the mounting component 10B.
  • FIG. 20 is a circuit diagram of the filter module 1C according to the third embodiment.
  • the filter module 1C includes an HPF 65, a second capacitor C2, a first ground terminal G1, and a second ground terminal G2.
  • the HPF 65 is arranged on a signal input / output path ra which is a path connecting the input / output ports P1 and P2.
  • the HPF 65 includes a first capacitor C1, a first inductor L1, and a second inductor L2.
  • the first capacitor C1 is connected in series on the input / output path ra.
  • the first inductor L1 is provided on a first path r1 connecting the first node n1 on one end side of the first capacitor C1 on the input / output path ra and the first ground terminal G1.
  • the second inductor L2 is provided on the second path r2 connecting the second node n2 on the other end side of the first capacitor C1 on the input / output path ra and the second ground terminal G2.
  • the input / output path ra, the first path r1, and the second path r2 are paths that exist as individuals rather than paths in the space, and are formed by, for example, mounting components described later and wiring provided on the multilayer board
  • an attenuation pole adjusting inductor La is connected in parallel with the first capacitor C1 on the input / output path ra.
  • the inductor La is not an essential component in the present embodiment.
  • the second capacitor C2 is connected in series to the second inductor L2 on the path connecting the second inductor L2 and the second ground terminal G2 in the second path r2.
  • the filter module 1C has a series LC resonance circuit constituted by the second capacitor C2 and the second inductor L2.
  • the first path r1 and the second path r2 are connected between the first node n1 and the second node n2 via the first capacitor C1, but the first node n1 and the second path r2
  • the configuration is such that they are not connected to each other via a path other than between the nodes n2.
  • the second inductor L2 and the second capacitor C2 are connected in this order.
  • the order in which the second inductor L2 and the second capacitor C2 are connected may be reversed. That is, when the second ground terminal G2 is viewed from the second node n2, the second capacitor C2 and the second inductor L2 may be connected in this order.
  • FIG. 21 is a cross-sectional view of the filter module 1C.
  • FIG. 22 is a circuit diagram of the mounting component 10C of the filter module 1C.
  • the filter module 1 ⁇ / b> C includes a mounting component 10 ⁇ / b> C, an IC chip 30, and a multilayer substrate 20.
  • the HPF 65 is provided on the mounting component 10C
  • the second capacitor C2 is provided on the multilayer substrate 20.
  • the IC chip 30 is a semiconductor circuit device including a semiconductor element such as a switch element, for example.
  • the mounting component 10C is a filter component having a rectangular parallelepiped outer shape.
  • the mounting component 10C includes an HPF 65 configured by the first capacitor C1, the first inductor L1, and the second inductor L2, and an inductor La connected in parallel to the first capacitor C1.
  • the mounting component 10 ⁇ / b> C may be a multilayer ceramic component or an IPD (Integrated Passive Device).
  • IPD Integrated Passive Device
  • the input / output path ra, a part of the first path r1, and a part of the second path r2 are formed. These input / output paths ra, a part of the first path r1, and a part of the second path r2 are formed by wirings provided on the mounting component 10C.
  • the ground ports G1a and G2a which are external terminals, are formed on the bottom surface of the mounting component 10C.
  • the ground port G1a is connected to the first inductor L1 of the HPF 65
  • the ground port G2a is connected to the second inductor L2 of the HPF 65.
  • the bottom surface of the mounting component 10 ⁇ / b> C is a surface facing the one main surface 20 a of the multilayer substrate 20 when the mounting component 10 ⁇ / b> C is mounted on the multilayer substrate 20.
  • the mounting component 10 ⁇ / b> C is mounted on the multilayer substrate 20 by the bonding material 40.
  • ground ports G1b and G2b which are connection electrodes are formed.
  • the ground port G1a of the mounting component 10C is connected to the ground port G1b of the multilayer substrate 20 via the bonding material 40, and the ground port G2a of the mounting component 10C is connected to the ground port G2b of the multilayer substrate 20 via the bonding material 40. Is done.
  • the multilayer substrate 20 includes a base material portion 21 formed by laminating a plurality of base material layers s1, s2, s3, s4, and s5, and a conductor portion 22 provided inside and on the surface of the multilayer substrate 20.
  • the conductor portion 22 includes a patterning conductor and an interlayer conductor, and is formed of, for example, a metal material mainly composed of copper or silver.
  • the multilayer substrate 20 may be a substrate containing a ceramic material, a flexible substrate containing a resin material, or a semiconductor circuit substrate formed by a photolithography process.
  • the multilayer substrate 20 is formed with the remaining part of the first path r1 and the remaining part of the second path r2, excluding the path formed in the mounting component 10C among the first path r1 and the second path r2. ing.
  • the remaining part of the first path r1 and the remaining part of the second path r2 are formed by wiring including the conductor portion 22.
  • ground electrodes 25a and 25b are provided.
  • the ground electrodes 25 a and 25 b are common ground electrodes that share the ground potential of a plurality of electronic components mounted on the multilayer substrate 20.
  • Each ground electrode 25a, 25b is provided on a path connecting the first inductor L1 of the mounting component 10C and the first ground terminal G1 in the first path r1.
  • the ground electrodes 25 a and 25 b are formed of the same metal material as that of the conductor portion 22.
  • a second capacitor C2 is formed inside the multilayer substrate 20.
  • the second capacitor C ⁇ b> 2 is formed of the same metal material as that of the conductor portion 22.
  • the ground electrodes 25a and 25b are connected to the ground port G1b through the conductor portion 22.
  • the second capacitor C2 is not connected to the ground electrodes 25a and 25b inside the multilayer substrate 20, but is connected to the ground port G2b via the conductor portion 22.
  • a plurality of external terminals are provided on the other main surface 20 b of the multilayer substrate 20.
  • signal terminals T1, T2, a first ground terminal G1, a second ground terminal G2, and a third ground terminal G3 are shown as some of the plurality of external terminals.
  • the signal terminals T1 and T2 are terminals for inputting / outputting high frequency signals to / from the filter module 1C, or terminals for inputting a control signal for controlling the filter module 1C.
  • Each signal terminal T ⁇ b> 1, T ⁇ b> 2 is connected to the mounting component 10 ⁇ / b> C or the IC chip 30 via the conductor portion 22.
  • the first ground terminal G1 is connected to the ground electrodes 25b and 25a through the conductor portion 22.
  • the first ground terminal G1 is connected to the ground port G1b via the conductor portion 22 and the ground electrodes 25b and 25a, and is further connected to the ground port G1a of the mounting component 10C via the bonding material 40.
  • the third ground terminal G3 is connected to the ground electrodes 25b and 25a, and is connected to the first ground terminal G1 through the ground electrodes 25b and 25a.
  • the ground terminals (for example, the first ground terminal G1 and the third ground terminal G3) other than the second ground terminal G2 are all ground electrodes (for example, ground electrodes) provided in the multilayer substrate 20. 25a, 25b).
  • the second ground terminal G2 is connected to the second capacitor C2 through the conductor portion 22.
  • the second ground terminal G2 is connected to the ground port G2b via the conductor portion 22 and the second capacitor C2, and is further connected to the ground port G2a of the mounting component 10C via the bonding material 40.
  • the second ground terminal G2 is an independent terminal that is not connected to either the first ground terminal G1 or the third ground terminal G3 in the multilayer substrate 20. Therefore, the second path r2 connected to the second ground terminal G2 is not connected to any of the ground electrodes (for example, the ground electrodes 25b and 25a) provided in the multilayer substrate 20 inside the multilayer substrate 20. . Further, the second path r2 is not connected to a ground terminal (for example, the first ground terminal G1 and the third ground terminal G3) other than the second ground terminal G2 in the multilayer substrate 20.
  • the filter module 1C of the present embodiment includes a ground electrode 25a, 25b provided on the first path r1, and has a structure in which the ground electrode 25a, 25b is not connected to the second path r2. That is, the first route r1 and the second route r2 have a structure that is not connected to each other in a route other than the route between the first node n1 and the second node n2 in the filter module 1C. Therefore, it is possible to suppress the signal that has entered the ground electrodes 25a and 25b from entering the second path r2. Thereby, the attenuation pole obtained by LC resonance of the 2nd capacitor C2 and the 2nd inductor L2 can be maintained, and it can control that the amount of attenuation outside the pass band of HPF65 deteriorates.
  • the filter module 1C in which the second inductor L2 is provided in the mounting component 10C and the second capacitor C2 is built in the multilayer substrate 20 is shown, but the second capacitor C2 is provided in the mounting component 10C.
  • the second inductor L ⁇ b> 2 may be provided in the multilayer substrate 20. Further, a part of the second inductor L2 provided in the mounting component 10C may be incorporated in the multilayer substrate 20 as well.
  • FIG. 23 is a cross-sectional view showing the high-frequency module 9 according to the fourth embodiment.
  • the high-frequency module 9 includes a filter module 1 and a mounting board (mother board) 8.
  • the filter module 1 is connected to the mounting substrate 8 by a bonding material 41.
  • the signal terminals T1 and T2, the first ground terminal G1, the second ground terminal G2, and the third ground terminal G3 of the filter module 1 are formed on the main surface of the mounting substrate 8 using the bonding material 41. Bonded to the connection electrode.
  • the connection electrodes of the mounting substrate 8 are connected to each other in the mounting substrate 8 and connected to the ground.
  • the first route r1 and the second route r2 are not connected to each other in the route other than the route between the first node n1 and the second node n2 in the filter module 1, In the filter module 1, they are connected to different grounds. Thereby, in the filter module 1, the other attenuation pole different from the attenuation pole of LPF15 can be maintained, and deterioration of the attenuation amount outside a pass band can be suppressed. Thereby, the high frequency module 9 provided with the filter module 1 excellent in the attenuation characteristic can be obtained.
  • the filter module 1D includes a first filter unit 71 that is the filter module 1 and a second filter unit 72 that is the filter module 1C.
  • the input / output path ra of the first filter unit 71 and the input / output path ra of the second filter unit 72 may have a circuit configuration connected in series with each other.
  • the filter module 1D By providing the filter module 1D with the first filter unit 71 including the low-pass filter 15 and the second filter unit 72 including the high-pass filter 65, it is possible to provide the filter module 1D including a band-pass filter with good attenuation characteristics. it can.
  • the mounting component 10 shown in FIG. 10 (the portion including at least the LPF shown in FIG. 10) in the first filter portion 71 and the mounting component 10C shown in FIG. 22 includes at least a portion including the HPF shown in FIG. 22 as the same mounting component, and the multilayer substrate 20 shown in FIG. 9 in the first filter portion 71 and the multilayer filter 20 shown in FIG.
  • the multilayer substrate 20 may be configured as the same single multilayer substrate.
  • “configured as one identical mounting component” means, for example, that each element included in each mounting component is packaged by one housing, and is molded as one resin molded product. Or that it is formed as one semiconductor chip.
  • the first filter unit 71 including the low-pass filter 15 and the second filter unit 72 including the high-pass filter 65 are configured as one mounting component.
  • at least a part of the band-pass filter can be formed as the mounting component.
  • the present invention can be widely used in communication devices such as mobile phones as filter modules and high-frequency modules having excellent attenuation characteristics.

Abstract

フィルタモジュール（１）は、第１グランド端子（Ｇ１）と、第２グランド端子（Ｇ２）と、ローパスフィルタ（１５）と第２インダクタ（Ｌ２）とを備える。ローパスフィルタ（１５）は、信号の入出力経路（ｒａ）上に設けられた第１インダクタ（Ｌ１）、第１ノード（ｎ１）と第１グランド端子（Ｇ１）とを結ぶ第１経路（ｒ１）上に設けられた第１キャパシタ（Ｃ１）、および、第２ノード（ｎ２）と第２グランド端子（Ｇ２）とを結ぶ第２経路（ｒ２）上に設けられた第２キャパシタ（Ｃ２）を含む。第２インダクタ（Ｌ２）は、第２キャパシタ（Ｃ２）と第２グランド端子（Ｇ２）とを結ぶ経路上において、第２キャパシタ（Ｃ２）に直列に接続されている。第１経路（ｒ１）および第２経路（ｒ２）は、第１ノード（ｎ１）および第２ノード（ｎ２）の間以外の経路にて互いに接続されていない。

Description

フィルタモジュールおよび高周波モジュール
　本発明は、ＬＣフィルタを備えるフィルタモジュール、および、このフィルタモジュールを備える高周波モジュールに関する。
　従来、インダクタとキャパシタとで構成されたＬＣフィルタを備えるフィルタモジュールが知られている。このフィルタモジュールの一例として、特許文献１には、高周波信号の入出力経路上に設けられたインダクタと、インダクタの一端とグランドとの間に設けられた第１キャパシタと、インダクタの他端とグランドとの間に設けられた第２キャパシタとを有するローパスフィルタを備えるフィルタモジュールが開示されている。
特開２００３－６０４６５号公報
　しかしながら、特許文献１に開示されたローパスフィルタを備えるフィルタモジュールでは、ＬＣフィルタの通過帯域外における減衰量が劣化する場合がある。
　本発明は、上記問題を解決するためになされたものであり、ＬＣフィルタの通過帯域外における減衰量の劣化を抑制することができるフィルタモジュール等を提供することを目的とする。
　上記目的を達成するために、本発明の一態様に係るフィルタモジュールは、第１グランド端子と、前記第１グランド端子と異なる第２グランド端子と、信号の入出力経路上に設けられた第１インダクタ、前記入出力経路上における前記第１インダクタの一端側の第１ノードと前記第１グランド端子とを結ぶ第１経路上に設けられた第１キャパシタ、および、前記入出力経路上における前記第１インダクタの他端側の第２ノードと前記第２グランド端子とを結ぶ第２経路上に設けられた第２キャパシタを含むローパスフィルタと、前記第２経路のうち、前記第２キャパシタと前記第２グランド端子とを結ぶ経路上において、前記第２キャパシタに直列に接続された第２インダクタと、を備え、前記第１経路および前記第２経路は、前記第１ノードおよび前記第２ノードの間にて前記第１インダクタを介して接続され、前記第１ノードおよび前記第２ノードの間以外の経路にて互いに接続されていない。
　このように、上記第１経路と上記第２経路とを、第１ノードおよび第２ノード間以外の経路にて接続しない構成とすることで、第２インダクタおよび第２キャパシタのＬＣ共振によって得られる減衰極を維持することができる。これにより、ローパスフィルタの通過帯域外における減衰量の劣化を抑制することができる。
　また、フィルタモジュールは、多層基板と、前記多層基板に実装される実装部品とをさらに備え、前記第１グランド端子および前記第２グランド端子は、前記多層基板に形成され、前記ローパスフィルタの少なくとも一部は、前記実装部品に含まれ、前記第２インダクタおよび第２キャパシタのうち少なくとも一方は、前記多層基板および前記実装部品のうち少なくとも一方に含まれていてもよい。
　これによれば、ローパスフィルタの少なくとも一部を、実装部品によって形成することができ、安定した減衰特性を有するフィルタモジュールを提供することができる。
　また、前記第１経路のうち、前記第１キャパシタと前記第１グランド端子とを結ぶ経路上に設けられたグランド電極をさらに備え、前記グランド電極は、前記多層基板の内部に設けられ、前記多層基板の内部において前記第２経路に接続されていなくてもよい。
　このように、多層基板に設けられたグランド電極が、多層基板の内部において第２経路に接続されていない構造とすることで、グランド電極に入った信号が第２経路に入り込むことを抑制することができる。これにより、第２インダクタおよび第２キャパシタのＬＣ共振によって得られる減衰極を維持することができ、ローパスフィルタの通過帯域外における減衰量の劣化を抑制することができる。
　また、前記第２インダクタおよび前記第２キャパシタのうち少なくとも一方は、前記多層基板の内部に設けられていてもよい。
　このように、第２インダクタおよび第２キャパシタのうち少なくとも一方を多層基板内に設けることで、第２インダクタのインダクタンス値または第２キャパシタの容量値の設計変更を容易に行うことができ、第２インダクタおよび第２キャパシタのＬＣ共振によって得られる減衰極を、要求される周波数帯域に形成することができる。これにより、ローパスフィルタの通過帯域外において減衰量の劣化を抑制することができる。
　また、本発明の一態様に係るフィルタモジュールは、第１グランド端子と、前記第１グランド端子と異なる第２グランド端子と、信号の入出力経路上に設けられた第１キャパシタ、前記入出力経路上における前記第１キャパシタの一端側の第１ノードと前記第１グランド端子とを結ぶ第１経路上に設けられた第１インダクタ、および、前記入出力経路上における前記第１キャパシタの他端側の第２ノードと前記第２グランド端子とを結ぶ第２経路上に設けられた第２インダクタを含むハイパスフィルタと、前記第２経路のうち、前記第２インダクタと前記第２グランド端子とを結ぶ経路上において、前記第２インダクタに直列に接続された第２キャパシタと、を備え、前記第１経路および前記第２経路は、前記第１ノードおよび前記第２ノードの間にて前記第１キャパシタを介して接続され、前記第１ノードおよび前記第２ノードの間以外の経路にて互いに接続されていない。
　このように、上記第１経路と上記第２経路とを、第１ノードおよび第２ノード間以外の経路にて接続しない構成とすることで、第２キャパシタおよび第２インダクタのＬＣ共振によって得られる減衰極を維持することができる。これにより、ハイパスフィルタの通過帯域外における減衰量の劣化を抑制することができる。
　また、フィルタモジュールは、多層基板と、前記多層基板に実装される実装部品とをさらに備え、前記第１グランド端子および前記第２グランド端子は、前記多層基板に形成され、前記ハイパスフィルタの少なくとも一部は、前記実装部品に含まれ、前記第２インダクタおよび第２キャパシタのうち少なくとも一方は、前記多層基板および前記実装部品のうち少なくとも一方に含まれていてもよい。
　これによれば、ハイパスフィルタの少なくとも一部を、実装部品によって形成することができ、安定した減衰特性を有するフィルタモジュールを提供することができる。
　また、前記第１経路のうち、前記第１インダクタと前記第１グランド端子とを結ぶ経路上に設けられたグランド電極をさらに備え、前記グランド電極は、前記多層基板の内部に設けられ、前記多層基板の内部において前記第２経路に接続されていなくてもよい。
　このように、多層基板に設けられたグランド電極が、多層基板の内部において第２経路に接続されていない構造とすることで、グランド電極に入った信号が第２経路に入り込むことを抑制することができる。これにより、第２キャパシタおよび第２インダクタのＬＣ共振によって得られる減衰極を維持することができ、ハイパスフィルタの通過帯域外における減衰量の劣化を抑制することができる。
　また、前記第２キャパシタおよび前記第２インダクタのうち少なくとも一方は、前記多層基板の内部に設けられていてもよい。
　このように、第２インダクタおよび第２キャパシタのうち少なくとも一方を多層基板内に設けることで、第２インダクタのインダクタンス値または第２キャパシタの容量値の設計変更を容易に行うことができ、第２インダクタおよび第２キャパシタのＬＣ共振によって得られる減衰極を、要求される周波数帯域に形成することができる。これにより、ハイパスフィルタの通過帯域外において減衰量の劣化を抑制することができる。
　また、前記多層基板は、前記グランド電極を含む１以上のグランド電極を備え、前記第２経路は、前記多層基板の内部において、前記１以上のグランド電極のいずれにも接続されていなくてもよい。
　これによれば、多層基板内のいずれかのグランド電極に信号が入った場合であっても、グランド電極が第２経路に接続されていないので、上記信号が第２経路に入り込むことを抑制することができる。これにより、第２インダクタおよび第２キャパシタのＬＣ共振によって得られる減衰極を維持することができ、ローパスフィルタまたはハイパスフィルタの通過帯域外における減衰量の劣化を抑制することができる。
　また、前記多層基板には前記第１グランド端子および前記第２グランド端子を含む２以上のグランド端子が形成され、前記第２経路は、前記多層基板において、前記２以上のグランド端子のうち前記第２グランド端子以外のグランド端子には接続されていなくてもよい。
　このように第２経路を、多層基板において第２グランド端子以外のグランド端子に接続されない独立した経路とすることで、第２経路に不要な信号が入り込むことを抑制することができる。これにより、第２インダクタおよび第２キャパシタのＬＣ共振によって得られる減衰極を維持することができ、ローパスフィルタまたはハイパスフィルタの通過帯域外における減衰量の劣化を抑制することができる。
　また、前記第２インダクタは、前記多層基板の内部に設けられ、前記多層基板を、前記多層基板の一方主面側から平面視した場合に、前記第２インダクタは前記グランド電極に重なっていない構造であってもよい。
　これによれば、グランド電極から第２経路に不要な信号が入りこむことを抑制することができる。これにより、第２インダクタおよび第２キャパシタのＬＣ共振によって得られる減衰極を維持することができ、ローパスフィルタの通過帯域外における減衰量の劣化を抑制することができる。
　また、前記第２キャパシタは、前記多層基板の内部に設けられ、前記多層基板を、前記多層基板の一方主面側から平面視した場合に、前記第２キャパシタは前記グランド電極に重なっていない構造であってもよい。
　これによれば、グランド電極から第２経路に不要な信号が入りこむことを抑制することができる。これにより、第２キャパシタおよび第２インダクタのＬＣ共振によって得られる減衰極を維持することができ、ハイパスフィルタの通過帯域外における減衰量の劣化を抑制することができる。
　また、フィルタモジュールは、上記ローパスフィルタを含むフィルタモジュールである第１フィルタ部と、上記ハイパスフィルタを含むフィルタモジュールである第２フィルタ部とを備え、第１フィルタ部の入出力経路、および、第２フィルタ部の入出力経路は、互いに直列に接続されていてもよい。
　このように、フィルタモジュールが、ローパスフィルタを含む第１フィルタ部とハイパスフィルタを含む第２フィルタ部とを備えることで、減衰特性の良好なバンドパスフィルタを含むフィルタモジュールを得ることができる。
　また、フィルタモジュールは、上記ローパスフィルタを含むフィルタモジュールである第１フィルタ部と、上記ハイパスフィルタを含むフィルタモジュールである第２フィルタ部とを備え、前記第１フィルタ部の前記実装部品、および、前記第２フィルタ部の前記実装部品は、同一の１つの実装部品として構成され、前記第１フィルタ部の前記多層基板、および、前記第２フィルタ部の前記多層基板は、同一の１つの多層基板として構成されていてもよい。
　このように、ローパスフィルタを含む第１フィルタ部、および、ハイパスフィルタを含む第２フィルタ部が１つの実装部品として構成されることで、バンドパスフィルタの少なくとも一部を実装部品として形成することができ、安定した減衰特性を有するフィルタモジュールを得ることができる。
　また、本発明の一態様に係る高周波モジュールは、上記フィルタモジュールと、前記フィルタモジュールが実装された実装基板とを備える。
　これによれば、ローパスフィルタまたはハイパスフィルタの通過帯域外において減衰量の劣化を抑制できるフィルタモジュールを備える高周波モジュールを提供することができる。
　本発明のフィルタモジュール等によれば、ＬＣフィルタの通過帯域外における減衰量が劣化することを抑制することができる。
図１は、比較例１のフィルタモジュールの回路図である。 図２は、比較例１のフィルタモジュールの減衰特性を示す図である。 図３は、比較例２のフィルタモジュールの回路図である。 図４は、比較例２のフィルタモジュールの減衰特性を示す図である。 図５は、実施の形態１に係るフィルタモジュールの回路図である。 図６は、実施の形態１に係るフィルタモジュールの減衰特性を示す図である。 図７は、比較例３のフィルタモジュールの回路図である。 図８は、比較例３のフィルタモジュールの減衰特性を示す図である。 図９は、実施の形態１に係るフィルタモジュールの断面図である。 図１０は、実施の形態１に係るフィルタモジュールの実装部品の回路図である。 図１１は、実施の形態１に係るフィルタモジュールを多層基板の一方主面側から平面視した図である。 図１２は、実施の形態１に係るフィルタモジュールの多層基板の各基材層を示す平面図である。 図１３は、実施の形態１の変形例１に係るフィルタモジュールの基材層の一例を示す図である。 図１４は、実施の形態１の変形例２に係るフィルタモジュールの基材層の一例を示す図である。 図１５は、実施の形態１の変形例３に係るフィルタモジュールの基材層の一例を示す図である。 図１６は、実施の形態１の変形例４に係るフィルタモジュールの断面図である。 図１７は、実施の形態１の変形例４に係る実装部品の回路図の一例である。 図１８は、実施の形態２に係るフィルタモジュールの実装部品の回路図である。 図１９は、実施の形態２に係るフィルタモジュールの断面図である。 図２０は、実施の形態３に係るフィルタモジュールの回路図である。 図２１は、実施の形態３に係るフィルタモジュールの断面図である。 図２２は、実施の形態３に係るフィルタモジュールの実装部品の回路図である。 図２３は、実施の形態４に係る高周波モジュールの断面図である。 図２４は、その他の実施の形態に係るフィルタモジュールの回路図である。
　（本発明に至る経緯）
　図１～図４を参照しながら、比較例に関するフィルタモジュールについて説明する。
　図１は、比較例１のフィルタモジュール１０１の回路図である。
　比較例１のフィルタモジュール１０１は、ローパスフィルタ（以下、ＬＰＦと呼ぶ）１５を備えている。ＬＰＦ１５は、入出力ポートＰ１およびＰ２を結ぶ信号の入出力経路ｒａ上に設けられたインダクタＬ１と、インダクタＬ１の一端とグランドとの間に設けられた第１キャパシタＣ１と、インダクタＬ１の他端とグランドとの間に設けられた第２キャパシタＣ２とによって構成されている。このフィルタモジュール１０１では、減衰極調整用のキャパシタＣａがインダクタＬ１と並列に接続されている。フィルタモジュール１０１は、例えば、周波数１ＧＨｚ以下の帯域を通過帯域とするフィルタモジュールである。
　図２は、比較例１のフィルタモジュール１０１の減衰特性を示す図である。図２に示すように、比較例１のフィルタモジュール１０１では、周波数１．８ＧＨｚ付近に減衰極が形成されているものの、通過帯域外である２．２ＧＨｚ付近にて減衰量が劣化している。
　図３は、比較例２のフィルタモジュール１０２の回路図である。
　比較例２のフィルタモジュール１０２のＬＰＦ１５は、比較例１で示したＬＰＦにもう１つＬＰＦが付加された構成となっている。具体的には、フィルタモジュール１０２は、インダクタＬ１に直列接続されたインダクタＬａ、インダクタＬ１および入出力ポートＰ２の間のノードとグランドとの間に接続されたキャパシタＣ３、ならびに、インダクタＬａに並列接続されたキャパシタＣｂを有している。
　図４は、比較例２のフィルタモジュール１０２の減衰特性を示す図である。図４に示すように、付加されたもう１つのＬＰＦによって、１．８ＧＨｚ付近の減衰極とは異なる減衰極が２．３ＧＨｚ付近に形成されている。これにより、フィルタモジュール１０２では、比較例１のフィルタモジュール１０１に比べて、ＬＰＦ１５の通過帯域外において減衰量の劣化が抑制されている。しかしながら、フィルタモジュール１０２では、ＬＰＦを追加するために、３つの電気素子（インダクタＬａ、キャパシタＣ３、キャパシタＣｂ）が必要となり、フィルタモジュール１０２が大型化するという問題がある。
　なお、上記ではローパスフィルタについて説明したが、これらの問題はインダクタとキャパシタとで構成されたπ型ハイパスフィルタ（ＨＰＦ）についても同様に生じうる。すなわち、実施の形態３に示すような、信号の入出力経路上に設けられたキャパシタと、キャパシタの両端とグランドとの間に設けられたインダクタとで構成されたπ型ハイパスフィルタにおいても、もう１つＨＰＦを付加すれば減衰量の劣化が抑制されるが、フィルタモジュールが大型化してしまうという問題がある。
　本実施の形態に係るフィルタモジュール等は、ＬＰＦまたはＨＰＦの通過帯域外における減衰量が劣化することを抑制することができる構成を有している。また、フィルタモジュールが大型化することを抑制することができる構成を有している。
　以下、図面を参照しながら、本発明の実施の形態に係るフィルタモジュール等について説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、製造工程、及び、製造工程の順序などは、一例である。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。
　（実施の形態１）
　［１－１．フィルタモジュールの回路構成］
　図５および図６を参照しながら、実施の形態１のフィルタモジュール１について説明する。
　図５は、実施の形態１に係るフィルタモジュール１の回路図である。フィルタモジュール１は、ＬＰＦ１５と、第２インダクタＬ２と、第１グランド端子Ｇ１と、第２グランド端子Ｇ２とを備えている。
　第１グランド端子Ｇ１および第２グランド端子Ｇ２は、フィルタモジュール１が有する外部端子の一部である。第１グランド端子Ｇ１および第２グランド端子Ｇ２は、グランドに接続される端子であり、例えば、フィルタモジュール１が実装されるマザー基板を介してグランドに接続される。
　ＬＰＦ１５は、入出力ポートＰ１およびＰ２を結ぶ経路である信号の入出力経路ｒａ上に配置されている。ＬＰＦ１５は、第１インダクタＬ１、第１キャパシタＣ１および第２キャパシタＣ２を有している。第１インダクタＬ１は、入出力経路ｒａ上に直列に接続されている。第１キャパシタＣ１は、入出力経路ｒａ上における第１インダクタＬ１の一端側の第１ノードｎ１と第１グランド端子Ｇ１とを結ぶ第１経路ｒ１上に設けられている。第２キャパシタＣ２は、入出力経路ｒａ上における第１インダクタＬ１の他端側の第２ノードｎ２と第２グランド端子Ｇ２とを結ぶ第２経路ｒ２上に設けられている。これらの入出力経路ｒａ、第１経路ｒ１および第２経路ｒ２は、空間中の経路ではなく個体として実存する経路であり、例えば、後述する実装部品および多層基板に設けられた配線によって形成されている。
　なお、このフィルタモジュール１では、入出力経路ｒａ上において、減衰極調整用のキャパシタＣａが第１インダクタＬ１と並列に接続されている。キャパシタＣａは、本実施の形態において必須の構成要素ではない。
　第２インダクタＬ２は、第２経路ｒ２のうち、第２キャパシタＣ２と第２グランド端子Ｇ２とを結ぶ経路上において、第２キャパシタＣ２に直列に接続されている。第２インダクタＬ２が設けられることで、フィルタモジュール１は、第２インダクタＬ２および第２キャパシタＣ２によって構成される直列ＬＣ共振回路を有する。
　本実施の形態では、第１経路ｒ１および第２経路ｒ２は、第１ノードｎ１および第２ノードｎ２の間にて第１インダクタＬ１を介して接続されているが、第１ノードｎ１および第２ノードｎ２の間以外の経路にて互いに接続されていない構成となっている。
　図６は、フィルタモジュール１の減衰特性を示す図である。
　図６に示すように、フィルタモジュール１では、第２インダクタＬ２および第２キャパシタＣ２のＬＣ共振によって、１．８ＧＨｚ付近の減衰極とは異なる減衰極が４．２ＧＨｚ付近に形成されている。これにより、フィルタモジュール１では、比較例１のフィルタモジュール１０１に比べて、通過帯域外において減衰量の劣化が抑制されている。
　また、フィルタモジュール１では、第２インダクタＬ２という１つの電気素子を付加するだけで、４．２ＧＨｚ付近にもう１つの減衰極を形成している。そのため、フィルタモジュール１は、比較例２のフィルタモジュール１０２に比べて、少ない部品点数でもう１つの減衰極を形成することでき、ＬＰＦ１５の通過帯域外（または阻止帯域）において減衰量の劣化を抑制することができる。
　なお、第１グランド端子Ｇ１および第２グランド端子Ｇ２は、フィルタモジュール１内では互いに接続されていない。この構造による効果について、以下、比較例３のフィルタモジュール１０３と比較して説明する。なお、本明細書内に指す「接続されている」とは、配線等の個体として実存する手段により接続されていることを指し、個体として実存しない電磁界結合などの手段により接続されている場合は含まない。
　図７は、比較例３のフィルタモジュール１０３の回路図である。
　比較例３のフィルタモジュール１０３は、フィルタモジュール１０３内にて、第１経路ｒ１と第２経路ｒ２とが同じグランドに接続されている。具体的には、第１経路ｒ１のうち第１キャパシタＣ１とグランドとの間の経路と、第２経路ｒ２のうち第２インダクタＬ２とグランドとの間の経路とが途中で結線され、同じグランドに接続されている。そのため、第１経路ｒ１に入った信号がグランドを介して第２経路ｒ２に入り込み、第２インダクタＬ２および第２キャパシタＣ２で構成される直列ＬＣ共振回路の機能を低下させるという問題が起こり得る。
　図８は、比較例３のフィルタモジュール１０３の減衰特性を示す図である。比較例３のフィルタモジュール１０３では、図８に示すように、図６にて４．２ＧＨｚ付近にあった減衰極が消失し、通過帯域外における減衰量が劣化している。
　それに対し、本実施の形態のフィルタモジュール１では、第１ノードｎ１と第１グランド端子Ｇ１とを接続する第１経路ｒ１、および、第２ノードｎ２と第２グランド端子Ｇ２とを接続する第２経路ｒ２は、入出力経路ｒａにおける第１ノードｎ１と第２ノードｎ２との間の経路以外の経路においては互いに接続されておらず、それぞれが異なるグランドに接続される。これにより、フィルタモジュール１において、ＬＰＦ１５の減衰極と異なるもう１つの減衰極を維持することができ、通過帯域外における減衰量の劣化を抑制することができる。
　なお、本実施の形態では、第１インダクタＬ１の他端側の第２ノードｎ２から第２グランド端子Ｇ２を見たときに、第２キャパシタＣ２と第２インダクタＬ２とがこの順で接続されているが、第２キャパシタＣ２と第２インダクタＬ２とが接続される順序は逆になっていても構わない。すなわち、第２ノードｎ２から第２グランド端子Ｇ２を見たときに、第２インダクタＬ２と第２キャパシタＣ２とがこの順で接続されていてもよい。
　［１－２．フィルタモジュールの構造］
　次に、図９～図１２を参照しながら、フィルタモジュール１の構造について説明する。
　図９は、フィルタモジュール１の断面図である。図１０は、フィルタモジュール１の実装部品１０の回路図である。
　フィルタモジュール１は、実装部品１０と、ＩＣチップ３０と、多層基板２０とを備えている。本実施の形態のフィルタモジュール１では、実装部品１０にＬＰＦ１５が設けられ、多層基板２０に第２インダクタＬ２が設けられている。
　ＩＣチップ３０は、例えば、スイッチ素子などの半導体素子を含む半導体回路装置である。
　実装部品１０は、直方体状の外形を有するフィルタ部品である。実装部品１０は、第１インダクタＬ１、第１キャパシタＣ１および第２キャパシタＣ２によって構成されるＬＰＦ１５と、第１インダクタＬ１に並列接続されたキャパシタＣａとを有している。実装部品１０は、積層セラミック部品であってもよいし、ＩＰＤ（Integrated　Passive　Device）であってもよい。実装部品１０には、前述した入出力経路ｒａ、第１経路ｒ１の一部および第２経路ｒ２の一部が形成されている。これらの入出力経路ｒａ、第１経路ｒ１の一部および第２経路ｒ２の一部は、実装部品１０に設けられた配線によって形成されている。
　実装部品１０の底面には、外部端子であるグランドポートＧ１ａおよびＧ２ａが形成されている。グランドポートＧ１ａは、ＬＰＦ１５の第１キャパシタＣ１に接続され、グランドポートＧ２ａは、ＬＰＦ１５の第２キャパシタＣ２に接続されている。なお、実装部品１０の底面とは、実装部品１０が多層基板２０に実装された際に、多層基板２０の一方主面２０ａと向き合う面である。実装部品１０は、接合材４０によって多層基板２０に実装される。
　多層基板２０の一方主面２０ａには、接続用電極であるグランドポートＧ１ｂおよびＧ２ｂが形成されている。実装部品１０のグランドポートＧ１ａは、接合材４０を介して多層基板２０のグランドポートＧ１ｂに接続され、実装部品１０のグランドポートＧ２ａは、接合材４０を介して多層基板２０のグランドポートＧ２ｂに接続される。
　多層基板２０は、複数の基材層ｓ１、ｓ２、ｓ３、ｓ４、ｓ５が積層されることで形成される基材部２１と、多層基板２０の内部および表面に設けられた導体部２２とを備える。導体部２２は、パターニング導体および層間導体からなり、例えば、銅または銀を主成分とする金属材料によって形成される。多層基板２０は、セラミック材料を含む基板であってもよいし、樹脂材料を含むフレキシブル基板であってもよいし、フォトリソグラフィー工程によって形成された半導体回路基板であってもよい。多層基板２０には、第１経路ｒ１および第２経路ｒ２のうち実装部品１０に形成された経路を除く、第１経路ｒ１の残りの一部および第２経路ｒ２の残りの一部が形成されている。これらの第１経路ｒ１の残りの一部および第２経路ｒ２の残りの一部は、導体部２２を含む配線によって形成されている。
　多層基板２０の内部には、グランド電極２５ａおよび２５ｂが設けられている。グランド電極２５ａ、２５ｂは、多層基板２０に実装された複数の電子部品のグランド電位を共通化する共通グランド電極である。各グランド電極２５ａ、２５ｂは、第１経路ｒ１のうち、実装部品１０の第１キャパシタＣ１と第１グランド端子Ｇ１とを結ぶ経路上に設けられている。グランド電極２５ａ、２５ｂは、導体部２２と同じ金属材料によって形成される。
　また、多層基板２０の内部には、第２インダクタＬ２が形成されている。第２インダクタＬ２は、導体部２２と同じ金属材料によって形成される。
　グランド電極２５ａ、２５ｂは、導体部２２を介してグランドポートＧ１ｂに接続されている。それに対し、第２インダクタＬ２は、多層基板２０の内部ではグランド電極２５ａ、２５ｂに接続されておらず、導体部２２を介してグランドポートＧ２ｂに接続されている。
　多層基板２０の他方主面２０ｂには、複数の外部端子が設けられている。図９では、複数の外部端子の一部として、信号端子Ｔ１、Ｔ２、第１グランド端子Ｇ１、第２グランド端子Ｇ２および第３グランド端子Ｇ３が示されている。
　信号端子Ｔ１、Ｔ２は、フィルタモジュール１に高周波信号を入出力するための端子、または、フィルタモジュール１を制御するための制御信号を入力するための端子である。各信号端子Ｔ１、Ｔ２は、導体部２２を介して実装部品１０またはＩＣチップ３０に接続されている。
　第１グランド端子Ｇ１は、導体部２２を介してグランド電極２５ｂ、２５ａに接続されている。言い換えれば、第１グランド端子Ｇ１は、導体部２２およびグランド電極２５ｂ、２５ａを介してグランドポートＧ１ｂに接続され、さらに、接合材４０を介して実装部品１０のグランドポートＧ１ａに接続されている。
　第３グランド端子Ｇ３は、グランド電極２５ｂ、２５ａに接続され、また、各グランド電極２５ｂ、２５ａを介して第１グランド端子Ｇ１に接続されている。このようにフィルタモジュール１では、第２グランド端子Ｇ２以外のグランド端子（例えば第１グランド端子Ｇ１および第３グランド端子Ｇ３）は、全て、多層基板２０の内部に設けられたグランド電極（例えばグランド電極２５ａ、２５ｂ）に接続されている。
　第２グランド端子Ｇ２は、導体部２２を介して第２インダクタＬ２に接続されている。言い換えれば、第２グランド端子Ｇ２は、導体部２２および第２インダクタＬ２を介してグランドポートＧ２ｂに接続され、さらに、接合材４０を介して実装部品１０のグランドポートＧ２ａに接続されている。第２グランド端子Ｇ２は、多層基板２０において第１グランド端子Ｇ１および第３グランド端子Ｇ３のいずれにも接続されていない、独立した端子である。したがって、第２グランド端子Ｇ２に繋がっている第２経路ｒ２は、多層基板２０の内部において、多層基板２０内に設けられたグランド電極（例えばグランド電極２５ｂ、２５ａ）のいずれにも接続されていない。また、第２経路ｒ２は、多層基板２０において、第２グランド端子Ｇ２以外のグランド端子（例えば第１グランド端子Ｇ１および第３グランド端子Ｇ３）には接続されていない。
　本実施の形態のフィルタモジュール１は、第１経路ｒ１上に設けられたグランド電極２５ａ、２５ｂを備え、グランド電極２５ａ、２５ｂが第２経路ｒ２に接続されていない構造を有している。すなわち、第１経路ｒ１と第２経路ｒ２とが、フィルタモジュール１内の第１ノードｎ１と第２ノードｎ２との間の経路以外の経路において互いに接続していない構造を有している。そのため、グランド電極２５ａ、２５ｂに入った信号が第２経路ｒ２に入り込むことを抑制することができる。これにより、第２インダクタＬ２および第２キャパシタＣ２のＬＣ共振によって得られる減衰極を維持することができ、ＬＰＦ１５の通過帯域外における減衰量が劣化することを抑制することができる。
　なお、本実施の形態においては、第２キャパシタＣ２が実装部品１０に設けられ、第２インダクタＬ２が多層基板２０に内蔵されたフィルタモジュール１について示したが、第２インダクタＬ２が実装部品１０に設けられ、第２キャパシタＣ２が多層基板２０に内蔵されていても良い。また、第２インダクタＬ２が実装部品１０および多層基板２０の双方に設けられていてもよい。
　次に、フィルタモジュール１を平面視した場合の構造について説明する。図１１は、フィルタモジュール１を多層基板２０の一方主面２０ａ側から平面視した図である。
　多層基板２０の一方主面２０ａには、実装部品１０およびＩＣチップ３０などの複数の電子部品が実装される。図１１では、実装後における実装部品１０のグランドポートＧ１ａ、Ｇ２ａの位置が示されている。
　図１２は、多層基板２０の各基材層ｓ１～ｓ５を示す平面図である。各基材層ｓ１～ｓ５には、パターニング導体および層間導体などの導体部２２が形成されている。多層基板２０は、５層に限られず、３層以上の基材層で構成されていてもよい。
　図１２の（ａ）に示すように、最上層である１層目の基材層ｓ１には、実装部品１０およびＩＣチップ３０を実装するためのグランドポートＧ１ｂ、Ｇ２ｂ、および、導体部２２が形成されている。各グランドポートＧ１ｂ、Ｇ２ｂは、実装時における実装部品１０のグランドポートＧ１ａ、Ｇ２ａの位置に対応するように設けられている。
　図１２の（ｂ）に示すように、２層目の基材層ｓ２には、グランド電極２５ａおよび導体部２２が形成されている。グランド電極２５ａは、導体部２２を介して前述したグランドポートＧ１ｂに接続されているが、グランドポートＧ２ｂには接続されていない。グランド電極２５ａの面積は、基材層ｓ２の面積のうちの半分以上を占める。
　図１２の（ｃ）に示すように、３層目の基材層ｓ３には、第２インダクタＬ２および導体部２２が形成されている。第２インダクタＬ２は、導体部２２を介して前述したグランドポートＧ２ｂに接続される。例えば、第２インダクタＬ２は、１／２ターンのコイル状のパターニング導体である。第２インダクタＬ２は、グランド電極２５ａ、２５ｂが形成されている基材層ｓ２、ｓ４と異なる基材層ｓ３に形成されている。また、第２インダクタＬ２は、第２経路ｒ２におけるインダクタンス値を調整する素子であり、第１インダクタＬ１よりもインダクタンス値が小さくなるように形成される。
　図１２の（ｄ）に示すように、４層目の基材層ｓ４には、グランド電極２５ｂおよび導体部２２が形成されている。グランド電極２５ｂは、導体部２２を介してグランド電極２５ａに接続される。グランド電極２５ｂの面積は、基材層ｓ４の面積のうちの半分以上を占める。
　図１２の（ｅ）に示すように、最下層である５層目の基材層ｓ５には、導体部２２および外部端子が形成されている。具体的には、基材層ｓ５の底面に、外部端子の一部である信号端子Ｔ１、Ｔ２、第１グランド端子Ｇ１、第２グランド端子Ｇ２および第３グランド端子Ｇ３が形成されている。第１グランド端子Ｇ１および第３グランド端子Ｇ３は、導体部２２を介してグランド電極２５ｂに接続される。第２グランド端子Ｇ２は、導体部２２を介して第２インダクタＬ２に接続される。基材層ｓ５を平面視した場合、第１グランド端子Ｇ１は、第２グランド端子Ｇ２よりも面積が大きい。
　このように、グランド電極２５に接続される第１グランド端子Ｇ１の面積が第２グランド端子Ｇ２の面積よりも大きい場合には、グランド電極２５ｂと第１グランド端子Ｇ１とを、より多くのビア導体で接続することができる。また、フィルタモジュール１をマザー基板に実装した場合に、より大きな面積の導体を用いてグランドに接続することができる。これにより、第１グランド端子Ｇ１のグランドの電位変動を抑制することができる。
　このフィルタモジュール１では、多層基板２０を平面視した場合に、第２インダクタＬ２がグランド電極２５ａ、２５ｂに重ならないように配置されている（図１１参照）。これにより、グランド電極２５ａ、２５ｂを起因とする漏れ信号が第２インダクタＬ２に伝搬することを抑制することができる。これにより、第２インダクタＬ２および第２キャパシタＣ２のＬＣ共振によって得られる減衰極を維持することができ、ＬＰＦ１５の通過帯域外における減衰量の劣化を抑制することができる。
　なお、この効果は、実施の形態３に示すようなキャパシタが多層基板に内蔵された形態についても同様である。例えば、多層基板に内蔵されたキャパシタが、グランド電極２５ａ、２５ｂに重ならないように配置されていると、ＨＰＦの通過帯域外における減衰量の劣化を抑制することができる。また、キャパシタが多層基板に内蔵された場合には、キャパシタを構成する極板同士の対向面積（一方の極板と他方の極板とが平面視して重なりあう面積）を変更することで容量値を調整できる。
　（実施の形態１の変形例１、変形例２、変形例３）
　実施の形態１の変形例１、変形例２および変形例３では、第２インダクタＬ２の形状、大きさが実施の形態１と異なる。
　図１３は、変形例１に係るフィルタモジュール１の基材層ｓ３の一例を示す図である。変形例１の第２インダクタＬ２は、実施の形態１の第２インダクタＬ２よりも、コイルパターンの幅が広くなっている。これにより第２インダクタＬ２のインダクタンス値を高くしている。
　図１４は、変形例２に係るフィルタモジュール１の基材層ｓ３の一例を示す図である。変形例２の第２インダクタＬ２は、実施の形態１の第２インダクタＬ２よりも、コイルパターンの幅が狭くなっている。これにより第２インダクタＬ２のインダクタンス値を低くしている。
　図１５は、変形例３に係るフィルタモジュールの基材層ｓ３の一例を示す図である。変形例３の第２インダクタＬ２は、コイルパターンがＬ字状でなく、直線状に形成されている。変形例３の第２インダクタＬ２では、実施の形態１の第２インダクタＬ２と異なるインダクタンス値を有している。
　変形例１～３のように、基材層ｓ３における第２インダクタＬ２の形状、大きさを変更することで、インダクタンス値を容易に調整することができる。このように、第２インダクタＬ２を多層基板２０内に設けることで、第２インダクタＬ２のインダクタンス値の設計変更を容易に行うことができ、第２インダクタＬ２および第２キャパシタＣ２のＬＣ共振によって得られる減衰極を、要求される周波数帯域に形成することができる。これにより、ＬＰＦ１５の通過帯域外において減衰量の劣化を抑制することができる。
　（実施の形態１の変形例４）
　実施の形態１の変形例４に係るフィルタモジュール１Ａでは、実装部品１０Ａが、ＬＰＦ１５に加え、スイッチ１６を有している点で、実施の形態１と異なる。
　図１６は、実施の形態１の変形例４に係るフィルタモジュール１Ａの断面図である。図１７は、実施の形態１の変形例４に係る実装部品１０Ａの回路図の一例である。
　変形例４の実装部品１０Ａは、図１７に示すように、２つのＬＰＦ１５Ａ、１５Ｂ、および、スイッチ１６を有している。また、実装部品１０Ａは、外部端子として入出力端子Ｔ１１、Ｔ１２、Ｔ１３および制御端子Ｔ１４を有している。なお、ＬＰＦ１５Ａ、１５Ｂのそれぞれは、ＬＰＦ１５と同様の構成を有している。
　２つのＬＰＦ１５Ａ、１５Ｂのうち一方のＬＰＦ１５Ａは、入出力ポートＰ１が入出力端子Ｔ１１に接続され、入出力ポートＰ２がスイッチ１６の選択端子Ｐ３に接続されている。他方のＬＰＦ１５Ｂは、入出力ポートＰ１が入出力端子Ｔ１２に接続され、入出力ポートＰ２がスイッチ１６の選択端子Ｐ４に接続されている。スイッチ１６の共通端子Ｐ５は、入出力端子Ｔ１３に接続されている。また、スイッチ１６には、制御端子Ｔ１４が接続されている。この制御端子Ｔ１４は、スイッチ１６の切り替え制御を行う制御回路（図示省略）に接続されている。
　変形例４のフィルタモジュール１Ａにおいても、第１経路ｒ１および第２経路ｒ２は第１ノードｎ１と第２ノードｎ２との間の経路以外の経路において互いに接続されておらず、それぞれが異なるグランドに接続される。これにより、ＬＰＦ１５の減衰極と異なるもう１つの減衰極を維持することができ、通過帯域外における減衰量の劣化を抑制することができる。
　なお、本変形例では複数個のＬＰＦを実装部品１０Ａ内に設けた例について記載したが、ＬＰＦ１５Ｂの代わりに実施の形態３に示すＨＰＦを実装部品１０Ａ内に設けてもよい。また、実施の形態３に示すＨＰＦについても、これらの変形例と同様の変形例を構成し、これらの変形例に準ずる効果を得ることができる。
　（実施の形態２）
　実施の形態２に係るフィルタモジュール１Ｂは、第２インダクタＬ２が、多層基板２０でなく実装部品１０Ｂに設けられている点で、実施の形態１と異なる。
　図１８は、実施の形態２に係るフィルタモジュール１Ｂの実装部品１０Ｂの回路図である。図１９は、フィルタモジュール１Ｂの断面図である。
　フィルタモジュール１Ｂの実装部品１０Ｂは、ＬＰＦ１５に加え、第２インダクタＬ２を有している。具体的には、実装部品１０Ｂ内において、第２インダクタＬ２の一端が第２キャパシタＣ２に接続され、第２インダクタＬ２の他端がグランドポートＧ２ａに接続されている。グランドポートＧ２ａは、接合材４０、グランドポートＧ２ｂ、導体部２２を介して第２グランド端子Ｇ２に接続されている。
　実施の形態２のフィルタモジュール１Ｂにおいても、第１経路ｒ１および第２経路ｒ２は第１ノードｎ１と第２ノードｎ２との間の経路以外の経路において互いに接続されておらず、それぞれが異なるグランドに接続される。これにより、ＬＰＦ１５の減衰極と異なるもう１つの減衰極を維持することができ、通過帯域外における減衰量の劣化を抑制することができる。
　また、実施の形態２のフィルタモジュール１Ｂでは、多層基板２０内に設けられた導体部２２のうち、グランドポートＧ２ｂおよび第２グランド端子Ｇ２間の導体部２２の形状、大きさを変更することが可能である。この導体部２２の形状、大きさの変更によって、第２経路ｒ２におけるインダクタンス値を調整することもできる。
　なお、実施の形態３に示すＨＰＦにおいても、キャパシタＣ２を実装部品１０Ｂに設けることができる。
　（実施の形態３）
　実施の形態１および２では、主に実装部品１０がＬＰＦを含む形態について説明したが、実施の形態３では、主に実装部品１０Ｃがハイパスフィルタ（ＨＰＦ）を含む形態について説明する。
　［３－１．フィルタモジュールの回路構成］
　図２０を参照しながら、実施の形態３のフィルタモジュール１Ｃについて説明する。
　図２０は、実施の形態３に係るフィルタモジュール１Ｃの回路図である。フィルタモジュール１Ｃは、ＨＰＦ６５と、第２キャパシタＣ２と、第１グランド端子Ｇ１と、第２グランド端子Ｇ２とを備えている。
　第１グランド端子Ｇ１および第２グランド端子Ｇ２は、フィルタモジュール１Ｃが有する外部端子の一部である。第１グランド端子Ｇ１および第２グランド端子Ｇ２は、グランドに接続される端子であり、例えば、フィルタモジュール１Ｃが実装されるマザー基板を介してグランドに接続される。
　ＨＰＦ６５は、入出力ポートＰ１およびＰ２を結ぶ経路である信号の入出力経路ｒａ上に配置されている。ＨＰＦ６５は、第１キャパシタＣ１、第１インダクタＬ１および第２インダクタＬ２を有している。第１キャパシタＣ１は、入出力経路ｒａ上に直列に接続されている。第１インダクタＬ１は、入出力経路ｒａ上における第１キャパシタＣ１の一端側の第１ノードｎ１と第１グランド端子Ｇ１とを結ぶ第１経路ｒ１上に設けられている。第２インダクタＬ２は、入出力経路ｒａ上における第１キャパシタＣ１の他端側の第２ノードｎ２と第２グランド端子Ｇ２とを結ぶ第２経路ｒ２上に設けられている。これらの入出力経路ｒａ、第１経路ｒ１および第２経路ｒ２は、空間中の経路ではなく個体として実存する経路であり、例えば、後述する実装部品および多層基板に設けられた配線によって形成されている。
　なお、このフィルタモジュール１Ｃでは、入出力経路ｒａ上において、減衰極調整用のインダクタＬａが第１キャパシタＣ１と並列に接続されている。インダクタＬａは、本実施の形態において必須の構成要素ではない。
　第２キャパシタＣ２は、第２経路ｒ２のうち、第２インダクタＬ２と第２グランド端子Ｇ２とを結ぶ経路上において、第２インダクタＬ２に直列に接続されている。第２キャパシタＣ２が設けられることで、フィルタモジュール１Ｃは、第２キャパシタＣ２および第２インダクタＬ２によって構成される直列ＬＣ共振回路を有する。
　本実施の形態では、第１経路ｒ１および第２経路ｒ２は、第１ノードｎ１および第２ノードｎ２の間にて第１キャパシタＣ１を介して接続されているが、第１ノードｎ１および第２ノードｎ２の間以外の経路にて互いに接続されていない構成となっている。これにより、実施の形態１と同様の効果が得られる構造となっている。
　なお、本実施の形態では、第１キャパシタＣ１の他端側の第２ノードｎ２から第２グランド端子Ｇ２を見たときに、第２インダクタＬ２と第２キャパシタＣ２とがこの順で接続されているが、第２インダクタＬ２と第２キャパシタＣ２とが接続される順序は逆になっていても構わない。すなわち、第２ノードｎ２から第２グランド端子Ｇ２を見たときに、第２キャパシタＣ２と第２インダクタＬ２とがこの順で接続されていてもよい。
　［３－２．フィルタモジュールの構造］
　次に、図２１および図２２を参照しながら、フィルタモジュール１Ｃの構造について説明。図２１は、フィルタモジュール１Ｃの断面図である。図２２は、フィルタモジュール１Ｃの実装部品１０Ｃの回路図である。
　フィルタモジュール１Ｃは、実装部品１０Ｃと、ＩＣチップ３０と、多層基板２０とを備えている。本実施の形態のフィルタモジュール１Ｃでは、実装部品１０ＣにＨＰＦ６５が設けられ、多層基板２０に第２キャパシタＣ２が設けられている。
　ＩＣチップ３０は、例えば、スイッチ素子などの半導体素子を含む半導体回路装置である。
　実装部品１０Ｃは、直方体状の外形を有するフィルタ部品である。実装部品１０Ｃは、第１キャパシタＣ１、第１インダクタＬ１および第２インダクタＬ２によって構成されるＨＰＦ６５と、第１キャパシタＣ１に並列接続されたインダクタＬａとを有している。実装部品１０Ｃは、積層セラミック部品であってもよいし、ＩＰＤ（Integrated　Passive　Device）であってもよい。実装部品１０Ｃには、前述した入出力経路ｒａ、第１経路ｒ１の一部および第２経路ｒ２の一部が形成されている。これらの入出力経路ｒａ、第１経路ｒ１の一部および第２経路ｒ２の一部は、実装部品１０Ｃに設けられた配線によって形成されている。
　実装部品１０Ｃの底面には、外部端子であるグランドポートＧ１ａおよびＧ２ａが形成されている。グランドポートＧ１ａは、ＨＰＦ６５の第１インダクタＬ１に接続され、グランドポートＧ２ａは、ＨＰＦ６５の第２インダクタＬ２に接続されている。なお、実装部品１０Ｃの底面とは、実装部品１０Ｃが多層基板２０に実装された際に、多層基板２０の一方主面２０ａと向き合う面である。実装部品１０Ｃは、接合材４０によって多層基板２０に実装される。
　多層基板２０の一方主面２０ａには、接続用電極であるグランドポートＧ１ｂおよびＧ２ｂが形成されている。実装部品１０ＣのグランドポートＧ１ａは、接合材４０を介して多層基板２０のグランドポートＧ１ｂに接続され、実装部品１０ＣのグランドポートＧ２ａは、接合材４０を介して多層基板２０のグランドポートＧ２ｂに接続される。
　多層基板２０は、複数の基材層ｓ１、ｓ２、ｓ３、ｓ４、ｓ５が積層されることで形成される基材部２１と、多層基板２０の内部および表面に設けられた導体部２２とを備える。導体部２２は、パターニング導体および層間導体からなり、例えば、銅または銀を主成分とする金属材料によって形成される。多層基板２０は、セラミック材料を含む基板であってもよいし、樹脂材料を含むフレキシブル基板であってもよいし、フォトリソグラフィー工程によって形成された半導体回路基板であってもよい。多層基板２０には、第１経路ｒ１および第２経路ｒ２のうち実装部品１０Ｃに形成された経路を除く、第１経路ｒ１の残りの一部および第２経路ｒ２の残りの一部が形成されている。これらの第１経路ｒ１の残りの一部および第２経路ｒ２の残りの一部は、導体部２２を含む配線によって形成されている。
　多層基板２０の内部には、グランド電極２５ａおよび２５ｂが設けられている。グランド電極２５ａ、２５ｂは、多層基板２０に実装された複数の電子部品のグランド電位を共通化する共通グランド電極である。各グランド電極２５ａ、２５ｂは、第１経路ｒ１のうち、実装部品１０Ｃの第１インダクタＬ１と第１グランド端子Ｇ１とを結ぶ経路上に設けられている。グランド電極２５ａ、２５ｂは、導体部２２と同じ金属材料によって形成される。
　また、多層基板２０の内部には、第２キャパシタＣ２が形成されている。第２キャパシタＣ２は、導体部２２と同じ金属材料によって形成される。
　グランド電極２５ａ、２５ｂは、導体部２２を介してグランドポートＧ１ｂに接続されている。それに対し、第２キャパシタＣ２は、多層基板２０の内部ではグランド電極２５ａ、２５ｂに接続されておらず、導体部２２を介してグランドポートＧ２ｂに接続されている。
　多層基板２０の他方主面２０ｂには、複数の外部端子が設けられている。図２１では、複数の外部端子の一部として、信号端子Ｔ１、Ｔ２、第１グランド端子Ｇ１、第２グランド端子Ｇ２および第３グランド端子Ｇ３が示されている。
　信号端子Ｔ１、Ｔ２は、フィルタモジュール１Ｃに高周波信号を入出力するための端子、または、フィルタモジュール１Ｃを制御するための制御信号を入力するための端子である。各信号端子Ｔ１、Ｔ２は、導体部２２を介して実装部品１０ＣまたはＩＣチップ３０に接続されている。
　第１グランド端子Ｇ１は、導体部２２を介してグランド電極２５ｂ、２５ａに接続されている。言い換えれば、第１グランド端子Ｇ１は、導体部２２およびグランド電極２５ｂ、２５ａを介してグランドポートＧ１ｂに接続され、さらに、接合材４０を介して実装部品１０ＣのグランドポートＧ１ａに接続されている。
　第３グランド端子Ｇ３は、グランド電極２５ｂ、２５ａに接続され、また、各グランド電極２５ｂ、２５ａを介して第１グランド端子Ｇ１に接続されている。このようにフィルタモジュール１Ｃでは、第２グランド端子Ｇ２以外のグランド端子（例えば第１グランド端子Ｇ１および第３グランド端子Ｇ３）は、全て、多層基板２０の内部に設けられたグランド電極（例えばグランド電極２５ａ、２５ｂ）に接続されている。
　第２グランド端子Ｇ２は、導体部２２を介して第２キャパシタＣ２に接続されている。言い換えれば、第２グランド端子Ｇ２は、導体部２２および第２キャパシタＣ２を介してグランドポートＧ２ｂに接続され、さらに、接合材４０を介して実装部品１０ＣのグランドポートＧ２ａに接続されている。第２グランド端子Ｇ２は、多層基板２０において第１グランド端子Ｇ１および第３グランド端子Ｇ３のいずれにも接続されていない、独立した端子である。したがって、第２グランド端子Ｇ２に繋がっている第２経路ｒ２は、多層基板２０の内部において、多層基板２０内に設けられたグランド電極（例えばグランド電極２５ｂ、２５ａ）のいずれにも接続されていない。また、第２経路ｒ２は、多層基板２０において、第２グランド端子Ｇ２以外のグランド端子（例えば第１グランド端子Ｇ１および第３グランド端子Ｇ３）には接続されていない。
　本実施の形態のフィルタモジュール１Ｃは、第１経路ｒ１上に設けられたグランド電極２５ａ、２５ｂを備え、グランド電極２５ａ、２５ｂが第２経路ｒ２に接続されていない構造を有している。すなわち、第１経路ｒ１と第２経路ｒ２とが、フィルタモジュール１Ｃ内の第１ノードｎ１と第２ノードｎ２との間の経路以外の経路において互いに接続していない構造を有している。そのため、グランド電極２５ａ、２５ｂに入った信号が第２経路ｒ２に入り込むことを抑制することができる。これにより、第２キャパシタＣ２および第２インダクタＬ２のＬＣ共振によって得られる減衰極を維持することができ、ＨＰＦ６５の通過帯域外における減衰量が劣化することを抑制することができる。
　なお、本実施の形態においては、第２インダクタＬ２が実装部品１０Ｃに設けられ、第２キャパシタＣ２が多層基板２０に内蔵されたフィルタモジュール１Ｃについて示したが、第２キャパシタＣ２が実装部品１０Ｃに設けられ、第２インダクタＬ２が多層基板２０に内蔵されていても良い。また、実装部品１０Ｃに設けられた第２インダクタＬ２の一部が多層基板２０にも内蔵されていてもよい。
　（実施の形態４）
　実施の形態４では、フィルタモジュール１を備える高周波モジュール９について説明する。図２３は、実施の形態４に係る高周波モジュール９を示す断面図である。
　図２３に示されるように、高周波モジュール９は、フィルタモジュール１と、実装基板（マザー基板）８とを備える。フィルタモジュール１は、接合材４１によって実装基板８に接続されている。
　具体的には、フィルタモジュール１の信号端子Ｔ１、Ｔ２、第１グランド端子Ｇ１、第２グランド端子Ｇ２および第３グランド端子Ｇ３は、接合材４１を用いて実装基板８の主面に形成された接続用電極に接合される。この実装基板８の接続用電極は、実装基板８内において互いに結線され、グランドに接続される。
　本実施の形態の高周波モジュール９では、第１経路ｒ１および第２経路ｒ２がフィルタモジュール１内における第１ノードｎ１と第２ノードｎ２との間の経路以外の経路では互いに接続されておらず、フィルタモジュール１内では異なるグランドに接続される。これにより、フィルタモジュール１において、ＬＰＦ１５の減衰極と異なるもう１つの減衰極を維持することができ、通過帯域外における減衰量の劣化を抑制することができる。これにより、減衰特性に優れたフィルタモジュール１を備える高周波モジュール９を得ることができる。
　なお上記実施形態においてＬＰＦの代わりにＨＰＦを用いれば、減衰特性に優れたハイパスフィルタモジュールを備える高周波モジュールを得ることができる。
　（その他の実施の形態）
　以上、本発明の実施の形態および変形例に係るフィルタモジュールについて説明したが、本発明は、個々の実施の形態および変形例には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態、変形例に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
　例えば、図２４に示すその他の実施の形態のフィルタモジュール１Ｄのように、フィルタモジュール１Ｄが、フィルタモジュール１である第１フィルタ部７１と、フィルタモジュール１Ｃである第２フィルタ部７２とを備え、第１フィルタ部７１の入出力経路ｒａ、および、第２フィルタ部７２の入出力経路ｒａが、互いに直列に接続された回路構成を有していてもよい。
　フィルタモジュール１Ｄが、ローパスフィルタ１５を含む第１フィルタ部７１とハイパスフィルタ６５を含む第２フィルタ部７２とを備えることで、減衰特性の良好なバンドパスフィルタを含むフィルタモジュール１Ｄを提供することができる。
　また、フィルタモジュール１Ｄにおいて、第１フィルタ部７１のうち図１０に示す実装部品１０（少なくとも図１０に示すＬＰＦを含む部分）、および、第２フィルタ部７２のうち図２２に示す実装部品１０Ｃ（少なくとも図２２に示すＨＰＦを含む部分）が、同一の１つの実装部品として構成され、第１フィルタ部７１のうち図９に示す多層基板２０、および、第２フィルタ部７２のうち図２１に示す多層基板２０が、同一の１つの多層基板として構成されていてもよい。なお、同一の１つの実装部品として構成されているとは、例えば、各実装部品に含まれる各素子が、１つの筐体によってパッケージングされていること、１つの樹脂成形品としてモールドされていること、または、１つの半導体チップとして形成されていること等を意味する。
　ローパスフィルタ１５を含む第１フィルタ部７１、および、ハイパスフィルタ６５を含む第２フィルタ部７２が１つの実装部品として構成されることで、バンドパスフィルタの少なくとも一部を実装部品として形成することができ、安定した減衰特性を有するフィルタモジュール１Ｄを得ることができる。
　本発明は、減衰特性に優れたフィルタモジュールおよび高周波モジュールとして、携帯電話などの通信機器に広く利用できる。
　１、１Ａ、１Ｂ、１Ｃ、１Ｄ　フィルタモジュール
　８　　　実装基板
　９　　　高周波モジュール
　１０、１０Ａ、１０Ｂ、１０Ｃ　実装部品
　１５、１５Ａ、１５Ｂ　ローパスフィルタ（ＬＰＦ）
　１６　　スイッチ
　２０　　多層基板
　２０ａ　一方主面
　２０ｂ　他方主面
　２１　　基材部
　２２　　導体部
　２５ａ、２５ｂ　グランド電極
　３０　　ＩＣチップ
　４０、４１　接合材
　６５　　ハイパスフィルタ（ＨＰＦ）
　７１　　第１フィルタ部
　７２　　第２フィルタ部
　Ｃ１　　第１キャパシタ
　Ｃ２　　第２キャパシタ
　Ｃａ　　キャパシタ
　Ｇ１　　第１グランド端子
　Ｇ２　　第２グランド端子
　Ｇ３　　第３グランド端子
　Ｇ１ａ、Ｇ１ｂ、Ｇ２ａ、Ｇ２ｂ　グランドポート
　Ｌａ　　インダクタ
　Ｌ１　　第１インダクタ
　Ｌ２　　第２インダクタ
　ｎ１　　第１ノード
　ｎ２　　第２ノード
　Ｐ１、Ｐ２　入出力ポート
　Ｐ３、Ｐ４　選択端子
　Ｐ５　　共通端子
　ｒ１　　第１経路
　ｒ２　　第２経路
　ｒａ　　入出力経路
　ｓ１、ｓ２、ｓ３、ｓ４、ｓ５　基材層
　Ｔ１、Ｔ２　信号端子
　Ｔ１１、Ｔ１２、Ｔ１３　入出力端子
　Ｔ１４　制御端子

Claims (15)

  1. 　第１グランド端子と、
    　前記第１グランド端子と異なる第２グランド端子と、
    　信号の入出力経路上に設けられた第１インダクタ、前記入出力経路上における前記第１インダクタの一端側の第１ノードと前記第１グランド端子とを結ぶ第１経路上に設けられた第１キャパシタ、および、前記入出力経路上における前記第１インダクタの他端側の第２ノードと前記第２グランド端子とを結ぶ第２経路上に設けられた第２キャパシタを含むローパスフィルタと、
    　前記第２経路のうち、前記第２キャパシタと前記第２グランド端子とを結ぶ経路上において、前記第２キャパシタに直列に接続された第２インダクタと、
    　を備え、
    　前記第１経路および前記第２経路は、前記第１ノードおよび前記第２ノードの間にて前記第１インダクタを介して接続され、前記第１ノードおよび前記第２ノードの間以外の経路にて互いに接続されていない
    　フィルタモジュール。
  2. 　多層基板と、前記多層基板に実装される実装部品とをさらに備え、
    　前記第１グランド端子および前記第２グランド端子は、前記多層基板に形成され、
    　前記ローパスフィルタの少なくとも一部は、前記実装部品に含まれ、
    　前記第２インダクタおよび第２キャパシタのうち少なくとも一方は、前記多層基板および前記実装部品のうち少なくとも一方に含まれる
    　請求項１に記載のフィルタモジュール。
  3. 　前記第１経路のうち、前記第１キャパシタと前記第１グランド端子とを結ぶ経路上に設けられたグランド電極をさらに備え、
    　前記グランド電極は、前記多層基板の内部に設けられ、前記多層基板の内部において前記第２経路に接続されていない
    　請求項２に記載のフィルタモジュール。
  4. 　前記第２インダクタおよび前記第２キャパシタのうち少なくとも一方は、前記多層基板の内部に設けられている
    　請求項２または３に記載のフィルタモジュール。
  5. 　第１グランド端子と、
    　前記第１グランド端子と異なる第２グランド端子と、
    　信号の入出力経路上に設けられた第１キャパシタ、前記入出力経路上における前記第１キャパシタの一端側の第１ノードと前記第１グランド端子とを結ぶ第１経路上に設けられた第１インダクタ、および、前記入出力経路上における前記第１キャパシタの他端側の第２ノードと前記第２グランド端子とを結ぶ第２経路上に設けられた第２インダクタを含むハイパスフィルタと、
    　前記第２経路のうち、前記第２インダクタと前記第２グランド端子とを結ぶ経路上において、前記第２インダクタに直列に接続された第２キャパシタと、
    　を備え、
    　前記第１経路および前記第２経路は、前記第１ノードおよび前記第２ノードの間にて前記第１キャパシタを介して接続され、前記第１ノードおよび前記第２ノードの間以外の経路にて互いに接続されていない
    　フィルタモジュール。
  6. 　多層基板と、前記多層基板に実装される実装部品とをさらに備え、
    　前記第１グランド端子および前記第２グランド端子は、前記多層基板に形成され、
    　前記ハイパスフィルタの少なくとも一部は、前記実装部品に含まれ、
    　前記第２インダクタおよび第２キャパシタのうち少なくとも一方は、前記多層基板および前記実装部品のうち少なくとも一方に含まれる
    　請求項５に記載のフィルタモジュール。
  7. 　前記第１経路のうち、前記第１インダクタと前記第１グランド端子とを結ぶ経路上に設けられたグランド電極をさらに備え、
    　前記グランド電極は、前記多層基板の内部に設けられ、前記多層基板の内部において前記第２経路に接続されていない
    　請求項６に記載のフィルタモジュール。
  8. 　前記第２キャパシタおよび前記第２インダクタのうち少なくとも一方は、前記多層基板の内部に設けられている
    　請求項６または７に記載のフィルタモジュール。
  9. 　前記多層基板は、前記グランド電極を含む１以上のグランド電極を備え、
    　前記第２経路は、前記多層基板の内部において、前記１以上のグランド電極のいずれにも接続されていない
    　請求項３または７に記載のフィルタモジュール。
  10. 　前記多層基板には前記第１グランド端子および前記第２グランド端子を含む２以上のグランド端子が形成され、
    　前記第２経路は、前記多層基板において、前記２以上のグランド端子のうち前記第２グランド端子以外のグランド端子には接続されていない
    　請求項２～４および６～９のいずれか１項に記載のフィルタモジュール。
  11. 　前記第２インダクタは、前記多層基板の内部に設けられ、
    　前記多層基板を、前記多層基板の一方主面側から平面視した場合に、前記第２インダクタは前記グランド電極に重なっていない
    　請求項３に記載のフィルタモジュール。
  12. 　前記第２キャパシタは、前記多層基板の内部に設けられ、
    　前記多層基板を、前記多層基板の一方主面側から平面視した場合に、前記第２キャパシタは前記グランド電極に重なっていない
    　請求項７に記載のフィルタモジュール。
  13. 　請求項１に記載のフィルタモジュールである第１フィルタ部と、
    　請求項５に記載のフィルタモジュールである第２フィルタ部と
    　を備え、
    　前記第１フィルタ部の前記入出力経路、および、前記第２フィルタ部の前記入出力経路は、互いに直列に接続されている
    　フィルタモジュール。
  14. 　請求項２～４のいずれか１項に記載のフィルタモジュールである第１フィルタ部と、
    　請求項６～８のいずれか１項に記載のフィルタモジュールである第２フィルタ部と
    　を備え、
    　前記第１フィルタ部の前記実装部品、および、前記第２フィルタ部の前記実装部品は、同一の１つの実装部品として構成され、
    　前記第１フィルタ部の前記多層基板、および、前記第２フィルタ部の前記多層基板は、同一の１つの多層基板として構成されている
    　フィルタモジュール。
  15. 　請求項１～１４のいずれか１項に記載のフィルタモジュールと、
    　前記フィルタモジュールが実装された実装基板と
    　を備える高周波モジュール。
PCT/JP2018/046056 2018-02-01 2018-12-14 フィルタモジュールおよび高周波モジュール WO2019150787A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/944,777 US11362634B2 (en) 2018-02-01 2020-07-31 Filter module and high frequency module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-016352 2018-02-01
JP2018016352 2018-02-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/944,777 Continuation US11362634B2 (en) 2018-02-01 2020-07-31 Filter module and high frequency module

Publications (1)

Publication Number Publication Date
WO2019150787A1 true WO2019150787A1 (ja) 2019-08-08

Family

ID=67478039

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/046056 WO2019150787A1 (ja) 2018-02-01 2018-12-14 フィルタモジュールおよび高周波モジュール

Country Status (2)

Country Link
US (1) US11362634B2 (ja)
WO (1) WO2019150787A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223582A (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp 高周波回路モジュール
JP2005229525A (ja) * 2004-02-16 2005-08-25 Maruwa Co Ltd Ｌｃ複合ｅｍｉフィルタ
JP2008271421A (ja) * 2007-04-24 2008-11-06 Hitachi Metals Ltd 弾性波フィルタ及び複合部品
JP2011120105A (ja) * 2009-12-04 2011-06-16 Renesas Electronics Corp 半導体装置
JP2012054635A (ja) * 2010-08-31 2012-03-15 Hitachi Metals Ltd 高周波回路、高周波部品及び通信装置
JP2013211605A (ja) * 2012-03-30 2013-10-10 Murata Mfg Co Ltd 高周波モジュール
JP2015528232A (ja) * 2012-06-18 2015-09-24 トムソン ライセンシングＴｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ ダイプレクサ回路に電力または制御信号を挿入するための装置および方法
JP2016096439A (ja) * 2014-11-13 2016-05-26 太陽誘電株式会社 弾性波デバイス、送受信デバイスおよび移動体通信機

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307452A (ja) * 1999-02-16 2000-11-02 Murata Mfg Co Ltd 高周波複合部品及びそれを用いた携帯無線機
JP4784017B2 (ja) 2001-08-10 2011-09-28 株式会社村田製作所 積層型ローパスフィルタ
JP4530181B2 (ja) * 2008-01-29 2010-08-25 Ｔｄｋ株式会社 積層型ローパスフィルタ
US9300286B2 (en) * 2013-09-27 2016-03-29 Peregrine Semiconductor Corporation Antenna transmit receive switch

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223582A (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp 高周波回路モジュール
JP2005229525A (ja) * 2004-02-16 2005-08-25 Maruwa Co Ltd Ｌｃ複合ｅｍｉフィルタ
JP2008271421A (ja) * 2007-04-24 2008-11-06 Hitachi Metals Ltd 弾性波フィルタ及び複合部品
JP2011120105A (ja) * 2009-12-04 2011-06-16 Renesas Electronics Corp 半導体装置
JP2012054635A (ja) * 2010-08-31 2012-03-15 Hitachi Metals Ltd 高周波回路、高周波部品及び通信装置
JP2013211605A (ja) * 2012-03-30 2013-10-10 Murata Mfg Co Ltd 高周波モジュール
JP2015528232A (ja) * 2012-06-18 2015-09-24 トムソン ライセンシングＴｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ ダイプレクサ回路に電力または制御信号を挿入するための装置および方法
JP2016096439A (ja) * 2014-11-13 2016-05-26 太陽誘電株式会社 弾性波デバイス、送受信デバイスおよび移動体通信機

Also Published As

Publication number Publication date
US20200366263A1 (en) 2020-11-19
US11362634B2 (en) 2022-06-14

Similar Documents

Publication Publication Date Title
JP5215767B2 (ja) フィルタ、分波器、および通信機器
JP6168243B2 (ja) 移相器、インピーダンス整合回路、合分波器および通信端末装置
KR100863792B1 (ko) 적층 필터 및 전자부품
US7418251B2 (en) Compact radio frequency harmonic filter using integrated passive device technology
JP4433087B2 (ja) 高周波スイッチ回路
WO2012070540A1 (ja) 電子部品
WO2019082671A1 (ja) 高周波回路、マルチプレクサ、高周波フロントエンド回路および通信装置
JP2009153106A (ja) バンドパスフィルタ、高周波部品および通信装置
JP5609918B2 (ja) スイッチモジュール
WO2016125719A1 (ja) 高周波スイッチモジュール
JP2020036281A (ja) 方向性結合器
JP2014154952A (ja) 高周波モジュール
JP5630697B2 (ja) 電子部品
JP3223848B2 (ja) 高周波部品
US20100237964A1 (en) High frequency filter
US11742821B2 (en) Multiplexer, filter, and communication module
US20200295737A1 (en) Multiplexer
JP2010041316A (ja) ハイパスフィルタ、高周波モジュールおよびそれを用いた通信機器
WO2019150787A1 (ja) フィルタモジュールおよび高周波モジュール
US11075658B2 (en) Multilayer substrate, filter, multiplexer, radio-frequency front-end circuit, and communication device
JP6278117B2 (ja) 高周波モジュール
WO2016072403A1 (ja) コネクタモジュール
WO2020080017A1 (ja) 高周波モジュール
JP2010183513A (ja) 積層型バンドパスフィルタおよび高周波モジュール
JP5636662B2 (ja) 高周波モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18904450

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18904450

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP