CN104600117A - 关于具有减小的电阻的金属布局的射频开关的装置和方法 - Google Patents

关于具有减小的电阻的金属布局的射频开关的装置和方法 Download PDF

Info

Publication number
CN104600117A
CN104600117A CN201410763730.7A CN201410763730A CN104600117A CN 104600117 A CN104600117 A CN 104600117A CN 201410763730 A CN201410763730 A CN 201410763730A CN 104600117 A CN104600117 A CN 104600117A
Authority
CN
China
Prior art keywords
metal
fet
comb
refers
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410763730.7A
Other languages
English (en)
Other versions
CN104600117B (zh
Inventor
A·罗伊
G·A·布林
Y·朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Conexant Systems LLC
Original Assignee
Conexant Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conexant Systems LLC filed Critical Conexant Systems LLC
Publication of CN104600117A publication Critical patent/CN104600117A/zh
Application granted granted Critical
Publication of CN104600117B publication Critical patent/CN104600117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

关于具有减小的电阻的金属布局的射频(RF)开关的装置和方法。在一些实施例中，基于场效应晶体管(FET)的RF开关装置包括多个梳指，所述多个梳指以交错配置布置，使得第一组梳指电连接到源极触点而第二组梳指电连接到漏极触点。所述梳指中的至少一些可以具有作为沿着所述梳指延伸的方向的位置的函数变化的电流承载能力。这样的梳指配置能够理想地减小基于FET的RF开关装置的导通电阻(Ron)。

Description

关于具有减小的电阻的金属布局的射频开关的装置和方法
相关申请的交叉引用
本申请要求于2013年9月18日提出的名称为“DEVICES ANDMETHODS RELATED TO RADIO-FREQUENCY SWITCHES HAVINGREDUCED-RESISTANCE METAL LAYOUT(关于具有减小的电阻的金属布局的射频开关的装置和方法)”的美国61/879,148号临时申请的优先权，其公开内容作为引用而被明确地整体结合在这里。
技术领域
本公开总地涉及具有减小电阻的金属布局的射频开关。
背景技术
在天线调谐或诸如射频(RF)开关和无源组件的一些其它开关应用中，多个开关元件(如场效应晶体管(FET))可以用作无源组件。它们通常以堆栈的配置布置以促进功率的适当处理。例如，可以利用更高的FET堆栈高度来允许RF开关在不匹配时承受高功率。
发明内容
在一些实施方式中，本公开涉及一种场效应晶体管(FET)器件，该FET器件包括多个梳指，所述多个梳指以交错配置布置，使得第一组梳指电连接到源极触点，第二组梳指电连接到漏极触点。至少一些梳指具有作为沿着梳指延伸的方向的位置的函数而变化的电流承载能力。
在一些实施例中，所述电流承载能力在给定的梳指的近端(proximalend)处比在该梳指的远端(distal end)处高，该近端邻近相应的源极触点或漏极触点。电流承载能力可以以一个或更多步阶减小。对于所述梳指长度的一部分，电流承载能力可以持续改变。
在一些实施例中，所述梳指可以包括基本上在所述梳指的整个长度上延伸的第一金属M1。第一金属M1可以具有锥形轮廓(tapered profile)，使得所述近端相比于所述远端具有更宽的尺寸。锥形轮廓可以从所述近端延伸到所述远端。
在一些实施例中，所述梳指可以进一步包括第二金属M2，该第二金属M2沿所述方向从所述近端向所选位置延伸。第二金属M2可以电连接到第一金属M1以在靠近所述近端处产生更高的电流承载能力。第二金属M2可以被配置为使得不增大第一金属M1尺寸而获得更高电流承载能力。第一金属M1的尺寸可以包括梳指的宽度。第二金属M2可以位于第一金属M1的上面。第二金属M2可以通过电绝缘层与第一金属M1分离，第二金属M2通过一个或多个导电通孔电连接到第一金属M1。第二金属M2可以具有小于或等于第一金属M1的宽度的大体上恒定的宽度。第二金属M2可以在所述近端和所述远端之间具有锥形轮廓，其中所述近端具有最宽尺寸。第二金属M2可以在所述近端和中间位置之间具有锥形部分，并且在该中间位置和所述远端之间具有直的(straight)部分。
在一些实施例中，第一金属M1和第二金属M2中的至少一个可以被配置为使得获得更高电流承载能力而不会出现关断状态电容的显著劣化。第一金属M1和第二金属M2中的至少一个可以在所述近端和所述远端之间具有锥形轮廓，其中近端具有最宽尺寸。第一金属M1和第二金属M2中的至少一个可以在所述近端和中间位置之间具有锥形部分，并且在该中间位置和所述远端之间具有直的部分。
在一些实施例中，第一金属M1和第二金属M2可以由不同的金属形成。在一些实施例中，第一金属M1和第二金属M2可以由大体上相同的金属形成。在一些实施例中，FET可以是绝缘体上硅(SOI)器件。
根据许多实施方式，本公开涉及一种射频(RF)开关装置，其包括第一端子(terminal)和第二端子以及串联布置以形成堆栈的多个场效应晶体管(FET)。堆栈的一端(end)电连接到第一端子，并且堆栈的另一端电连接到第二端子。至少一些FET中的每一个包括多个梳指，所述多个梳指以交错配置布置，使得第一组梳指电连接到源极触点，第二组梳指电连接到漏极触点。至少一些梳指具有作为沿着梳指延伸的方向的位置的函数而变化的电流承载能力以产生FET的减小的导通电阻(Ron)。
在许多教导下，本公开涉及包括半导体衬底(substrate)和形成在半导体衬底上的多个场效应管(FET)的半导体裸芯。这些FET被串联布置以形成堆栈，其中至少一些FET中的每一个包括多个梳指，所述多个梳指以交错配置布置，使得第一组梳指电连接到源极触点并且第二组梳指电连接到漏极触点。至少一些梳指具有作为沿着梳指延伸的方向的位置的函数而变化的电流承载能力以产生FET的减小的导通电阻(Ron)。
根据一些实施方式，本公开涉及制造射频(RF)开关装置的方法。该方法包括提供半导体衬底。该方法进一步包括在该半导体衬底上形成多个场效应管(FET)，其中至少一些FET中的每一个包括多个梳指，所述多个梳指以交错配置布置，使得第一组梳指电连接到源极触点并且第二组梳指电连接到漏极触点。至少一些梳指具有作为沿着梳指延伸的方向的位置的函数而变化的电流承载能力以产生FET的减小的导通电阻(Ron)。该方法进一步包括串联连接FET以形成堆栈。
在一些实施方式中，本公开涉及包括配置为容纳多个组件的封装基板(substrate)的射频(RF)开关模块。该模块进一步包括安装在封装基板上的裸芯。该裸芯包括具有多个串联连接以形成堆栈的场效应晶体管(FET)的开关电路。至少一些FET中的每个包括多个梳指，所述多个梳指以交错配置布置，使得第一组梳指电连接到源极触点并且第二组梳指电连接到漏极触点。至少一些梳指具有作为沿着梳指延伸的方向的位置的函数而变化的电流承载能力以产生FET的减小的导通电阻(Ron)。
根据一些实施方式，本公开涉及包括发射机以及与发射机通信的功率放大器的无线装置。功率放大器被配置为放大由发射机产生的RF信号。无线装置进一步包括被配置为发送放大的RF信号的天线。该无线设备进一步包括被配置为将放大的RF信号从功率放大器路由到天线的开关电路。开关电路包括串联连接以形成堆栈的多个场效应晶体管(FET)。至少一些FET中的每个包括多个梳指，所述多个梳指以交错配置布置，使得第一组梳指电连接到源极触点并且第二组梳指电连接到漏极触点。至少一些梳指具有作为沿着梳指延伸的方向的位置的函数而变化的电流承载能力以产生FET的减小的导通电阻(Ron)。
为概括本公开的目的，本发明的一些方面、优点和新颖特征都已在这里描述。应理解的是，不一定所有这些优点可以根据本发明的任何特定实施例达到。因此，可以以达到或优化这里所教导的一个优点或一组优点，而不一定达到这里可能教导或建议的其它优点的方式实现或实施本发明。
附图说明
图1描述了包括具有如这里描述的一个或多个特征的场效应晶体管(FET)堆栈的射频(RF)开关。
图2描述了具有耦接到栅极节点G的栅极、通过第一和第二金属(M1和M2)耦接到输入节点的源极、以及通过第一和第二金属(M1和M2)耦接到输出节点的漏极的FET。
图3示出了电阻R和R’的电路表示，电阻R和R’可以分别由在输入/输出节点和FET的源极/漏极之间以及在FET的漏极/源极和输出/输入节点之间的M1和M2提供。
图4示出了在一些情形下，电连接特征也可以产生分别由在输入/输出节点和FET的源极/漏极之间以及在FET的漏极/源极和输出/输入节点之间的M1和M2提供电感L和L’。
图5示出了在一些实施例中，本公开的一个或多个特征可以在具有梳指配置的一个或多个FET中实施。
图6示出具有如这里描述的一个或多个特征的多个FET可以被串联布置以产生堆栈配置。
图7示出了梳指从源极/漏极触点沿着X轴延伸的示例。
图8示出了在一些实施例中，与梳指相关联的可变电感可以以不同方式实施。
图9示出了在一些实施例中，可以实施增大的电感配置使得FET的整个布局面积(area)被维持或者甚至被减小。
图10示出了金属布局配置的平面图，其中M2金属可以在M1金属梳指上方实施。
图11A示出了在M1金属上方实施的M2金属的侧视图，其中近端与源极/漏极触点相对。
图11B示出了在一些实施例中，M2金属可以实施为与M1金属层分开的层。
图12A-12C示出了可以如何相对于M1金属配置M2金属的宽度和/或横向位置的不同示例的横截面图。
图13示出了金属布局配置的平面图，在该金属布局配置中在源极/漏极触点的M1金属之上能够实施M2金属。
图14A-14D示出了可以如何相对于M1配置图13的M2的示例的横截面图。
图15示出了一种示例配置，其中具有增大的宽度的M2金属被示出为电连接到在梳指特征的M1金属之上实施的M2金属。
图16A示出了一种示例配置，其中具有增大的宽度的M2金属被示出为电连接到在梳指特征的M1金属之上实施的锥形M2金属。
图16B示出了一种示例配置，其中具有增大的宽度的M2金属被示出为电连接到在梳指特征的锥形M1金属之上实施的M2金属。
图16C示出了一种示例配置，其中具有增大的宽度的M2金属被示出为电连接到在梳指特征的锥形M1金属之上实施的锥形M2金属。
图16D示出了在一些实施例中，M1金属单独可被配置以提供一个或多个如这里所描述的特征。
图17A示出了一种示例配置，其中具有增大的宽度的M2金属被示出为电连接到在梳指特征的M1金属之上实施的部分锥形M2金属。
图17B示出了一种示例配置，其中具有增大的宽度的M2金属被示出为电连接到在梳指特征的部分锥形M1金属之上实施的M2金属。
图17C示出了一种示例配置，其中具有增大的宽度的M2金属被示出为电连接到在梳指特征的部分锥形M1金属之上实施的部分锥形M2金属的示例配置。
图17D示出了在一些实施例中，M1金属单独可被配置以提供一个或多个如这里所描述的特征。
图18示出了一种可以被实施以制造具有一个或多个如这里所描述的特征的FET器件的过程。
图19示出了具有多个FET的堆栈的RF开关的示例。
图20示出一种示例RE开关，其中FET可被实施以包括一个或多个如这里所描述的特征。
图21描述了一种被配置为在一个或多个刀(pole)和一个或多个掷(throw)之间切换一个或多个信号的RF开关。
图22示出了在一些实施例中，图21的RF开关可以包括RF核和能量管理(EM)核。
图23示出了以示例SPDT(单刀双掷)配置实施的图22的RF核的更详细示例配置。
图24示出对于与两个掷中的每一个相关联的串联臂和分路臂(shuntarm)的每一个利用FET的堆栈实施图23的SPDT配置的示例。
图25示出具有如这里所描述的一个或多个特征的FET能够由被配置为提供偏置和/耦接功能的电路控制。
图26示出可以如何实施一个或多个FET的不同部分的偏置和/或耦接的示例。
图27A和27B示出了在绝缘体上硅(SOI)上实施的示例性的基于梳指的FET器件的平面图和侧截面图。
图28A和28B示出了在SOI上实施的示例多梳指FET器件的平面图和侧截面图。
图29A-29D示出可以如何在一个或多个半导体裸芯上实施本公开的一个或多个特征的非限制性示例。
图30A和30B示出能够在封装模块中实施具有如这里所描述的一个或多个特征的一个或多个裸芯。
图31示出一种示例开关配置的示意图，该开关配置能够在诸如图30A以及30B的示例的模块中实施。
图32描述了具有这里所描述的一个或多个有利特征的示例无线设备。
具体实施方式
这里所提供的标题(如果有)仅仅是为了方便，而不必然影响所要求保护的发明的范围或含义。
在天线调谐或诸如射频(RF)开关和无源组件的一些其它开关应用中，多个开关元件(如场效应晶体管(FET))可以被用作无源组件。它们通常以堆栈配置来布置，以促进功率的适当处理。例如，更高的FET堆栈高度可以用来允许RF开关在不匹配时承受高功率。
这样的更高数目的FET可以串联布置，以满足当FET处于关断状态时的电压处理要求。然而，在某些情况下，FET数目的这种增长可能不理想。例如，当FET处于接通状态时，可能发生导通电阻(Ron)性能劣化。注意，假定所有FET具有相同的Ron_single_FET的值，堆栈的总导通电阻(Ron_total)近似地等于堆栈高度(stack_height)乘以单个FET的导通电阻(Ron_single_FET)。对于电压处理能力，堆栈的总电压处理能力(capacity)(Vhandling)通常远小于堆栈高度(stack_height)和单个FET的电压处理能力(Vhandling_single_FET)的乘积。因此，在某些情况下，Ron可能比电压处理改善更快地劣化。
在许多如RF开关堆栈的基于FET的装置中，设计要求最低Ron装置成为可能。例如，较低的Ron值可以促进将网络设计与较低的能量损耗匹配。然而，在较小的封装的情况下，很低的Ron设计是不可行或不现实的。如果FET的尺寸增大，Ron通常减小。然而，在某个点处，FET的尺寸不再能够在不影响其它重要参数的情况下增大。
如这里所描述的，本公开的一个或多个特征可以在保持或改善其它所期望的特征的同时允许总Ron的减小。例如，可以保持或甚至减小具有如这里所描述的一个或多个特征的FET的器件尺寸。
图1示意性地示出了具有FET堆栈200的RF开关100，该FET堆栈200具有如这里所描述的一个或多个特征。这些特征的各种示例在这里更详细地描述。
为说明的目的，将理解的是，FET例如可以包括诸如SOI MOSFET的金属氧化物半导体FET(MOSFET)。也将理解的是，如这里所描述的FET可以以包括但不限于HEMT、SOI、蓝宝石上硅(SOS)以及CMOS技术的其它工艺技术实施。也将理解的是，本公开的一个或多个特征也可以用其它类型的晶体管和/或其它类型的开关装置来实施。
图2示意性地描述了具有耦接到栅极节点G的栅极、通过第一和第二金属(M1和M2)耦接到输入节点的源极以及通过第一和第二金属(M1和M2)耦接到输出节点的漏极的FET 300。在一些实施例中，该源极和漏极从而它们各自的节点可以反向操作。因此，左边的输入可以作为输出，以及右边的输出可以作为输入。
这里所描述的是如何与第一金属M1结合配置第二金属M2以产生诸如在输入和输出节点之间的减小的电阻的所期望的特征的各种示例。例如，当FET处于接通状态时，与FET的固有Ron值相组合的、与M1和M2相关联的减小的电阻可以产生在输入和输出节点之间的这种减小的电阻。这里还描述了在具有或不具有第二金属M2的情况下，可以如何配置第一金属M1本身以提供一个或多个所期望的特征的示例。
图3示出了电阻R和R’的电路表示，电阻R和R’可以分别由在输入/输出节点和FET 300的源极/漏极之间以及在FET 300的漏极/源极和输出/输入节点之间的M1和M2提供。如这里所描述的，M1和M2可以被配置为提供R和/或R’的减小的电阻值。在一些实施例中，可以获得这种减小的电阻值而不增加FET 300的整个面积及诸如M1特征的其相关的电连接特征。在一些实施例中，在提供R和R’的所期望的电阻值的同时甚至可以减小这样的整个面积。
在这里所描述的各种示例中，将假定的是，电阻R和R’一般是相同的。然而，将理解的是，R和R’可以是不同的。例如，R可以大于R’，或者R可以小于R’。
这里的各种示例在与用于FET(如图3的300)的源极和漏极的电连接特征相关联的电阻值R和R’的上下文中描述。在一些情况下，如图4所示，这样的电连接特征也可以产生分别由在输入/输出节点和FET 300的源极/漏极之间以及在FET 300的漏极/源极和输出/输入节点之间的M1和M2提供的电感L和L’。
在一些实施例中，M1和M2可以被配置为提供L和/或L’的期望的电感值。在一些实施例中，可以获得这样的期望的电感值，而不增加FET300的整个面积及诸如M1特征的其相关的电连接特征。在一些实施例中，在提供L和L’的期望的电感值的同时甚至可以减小这样的整个面积。在一些实施例中，L可以近似与L’相同，L可以大于L’，或者L可以小于L’。
图5示出了在一些实施例中，本公开的一个或多个特征可以在具有梳指配置的一个或多个FET中实施。在图5中，多个FET 300a、300b等被示出为串联布置。尽管在这种上下文中描述，将理解的是，本公开的一个或多个特征也可以在单个FET中实施。
在图5示出的示例中，每个FET(如300a)右边的M1特征304可以作为源极触点，左边的M1特征301可以作为漏极触点。将理解FET可以反向操作，使得M1特征301作为源极，M1特征304作为漏极。
在图5示出的示例中，漏极触点301可以作为串联布置的FET的输出(如RF输出)。源极触点304可以电连接到FET 300b的漏极触点。类似的，FET 300b的源极触点可以电连接到下一个FET的漏极触点，依此类推。
在给定的FET(如300a)中，多个梳指特征303被示出为电连接到源极触点304，并且多个梳指特征302被示出为电连接到漏极触点301。前面的两组梳指特征303、302被示出为以彼此交错的配置来布置。如通常理解的，可以在与源极和漏极触点304、301相关联的交错的梳指特征303、302之间的空间中提供栅极特征305。
在一些实施例中，可以第二金属(M2)，用于梳指303、302和/或源极/漏极触点304、301。这种M2配置的各种示例将在这里更详细的描述。
图6示出了具有如这里所描述的一个或多个特征的多个FET可以被串联布置(诸如图5的示例)以产生堆栈配置200。在图6中，示例堆栈200被示出为包括N个这样的FET(如梳指配置FET)(FET_1，FET_2，...FET_N)。在一些实施例中，一些或全部这样的FET可以包括与这里所描述的减小的电阻相关联的一个或多个特征。
出于描述各种示例的目的，假设FET的梳指沿着例如x方向延伸。在图7示出的示例中，梳指302被示出为从源极/漏极触点301沿着x轴延伸。类似的，梳指303被示出为从漏极/源极触点304起沿着与x轴平行的方向。
在一些实施例中，梳指(如302，303)可以被配置为提供变化的电导型式(profile)以提供改善的电流流动。这样的变化的电导型式可以以不同的方式实施，所述方式例如包括在M1梳指结构之上在一个或多个选择的位置处提供附加的通路。在一些实施例中，这样的附加通路可以包括例如在一个或多个这种选择的位置处的更厚的M1梳指结构、有形状的M1结构、和/或诸如M2结构的附加的金属层。在一些实施例中，可以配置这样的附加通路，同时大体保持相同的M1梳指布局覆盖区(footprint)。
图8-12示出了与具有前述可变电导型式的梳指特征相关联的各种示例。图13和14示出了在一些实施例中，增大的电导(例如通过诸如M2结构的附加金属层导致的)可以被提供给源极/漏极触点(如M1结构)，以适应多个前述梳指的增大的电导。图15-17图示了示出源极/漏极触点和梳指的增大的电导能力二者的配置的非限制性示例。
图8示出了与梳指相关的可变电导可以以不同方式实施。为说明的目的，假设图8的x轴表示图7的示例梳指302的示例x方向。对于这样的梳指，在远端(在右边)或接近该远端处具有相对小的电流，而在连接到源极/漏极触点301的近端(在左边)或接近该近端处具有更大的电流。为了说明的目的，假设这样的电流密度如曲线310描述的作为x的函数而改变。
如图8进一步示出的，如果梳指302具有不变的横截面形状，其电导G0或电流承载能力可以沿其长度大体不变。朝向具有相对小的电流的远端，这样的不变的电流承载能力可以是足够的。然而，在朝向具有更大电流的近端，这样的不变的电流承载能力可能是不够的。在图8中，表示为311的部分可以是需要承载的实际电流，但是由于不变的电流承载能力而不是需要承载的实际电流。在电阻方面，这样的不变的电流承载能力转换为作为x的函数的不变的电阻。总的来说，具有不变的横截面形状的示例梳指可以具有比所期望的电阻值更高的电阻值。
图8示出了可以如何配置与梳指302相关联的电导以便作为与其相应的源极/漏极触点(如图7的301)的距离的函数而改变。在每个示例中，假定沿着x方向的前述电流分布。
在示例中，电导型式G1可以包括两个或更多电导值，其中每个电导值在x的相应范围内大体是不变的。例如，靠近梳指近端的区域可以具有比靠近远端的不变电导值更高的不变电导值。在这里更详细地描述这样的配置示例。
在另一示例中，电导型式G2可以包括连续曲线型式。这样的曲线在梳指近端附近能够具有更高的值，并朝着远端而减小值。在这里更详细地描述这样的配置示例。
在又一示例中，电导型式G3可以包括连续变化部分和不变部分的组合。这种连续变化部分在梳指近端附近可以具有更高的值，并且随着x增大而减小值；并且在某个所选择的x的值处，电导值可以是大体上不变的。在这里更详细地描述这样的配置示例。
图9示出了在一些实施例中，前述增大的电导的配置能够被实施为使得FET(300’)的整个布局面积(对应于图8的G1、G2、G3的A1、A2、A3)被保持(相对于对应于图8的G0的面积A0)或者甚至被减小。
图10示出了金属布局配置320的平面图，其中M2金属322可以在M1金属梳指302上方实施。M1梳指302被示出为耦接到源极/漏极触点301。类似地，M2金属323可以在耦接到漏极/源极触点304的M1金属梳指303上方实施。图11和12示出的截面图是能够如何相对于M1配置M2的一些非限制性示例。
图11A示出了在M1金属302(具有沿着x方向的长度d1)上方实施的M2金属322的侧视图，其中左边是近端(相对于源极/漏极触点301)。在一些实施例中，M2金属322的近端可以在处于或靠近M1金属302的近端的位置的位置处。M2金属322的长度被示出具有长度尺寸d2；这样的尺寸可以沿着x方向改变。M2金属322也被示出具有厚度尺寸d3；并且这样的尺寸也可以改变。
图11B示出了在一些实施例中，M2金属322可以实施为与M1金属层302分开的层。这样分开的M1和M2金属层302、322可以通过一个或多个导电通孔324或其它电连接特征电连接。例如，在一些实施例中，这样的导电通孔可以配置(如通孔的数目、布置和/或尺寸)以促进例如由M1和M2的组合所提供的提高的电流能力。例如，在一些实施例中，两个分开的M1和M2金属层302、322之间的空间例如可以被诸如电介质层的电绝缘层占据。
图12A-12C是相对于M1金属302(具有宽度d4)能够如何配置M2金属322的宽度和/或横向位置的不同示例的横截面图。如图12A的示例所示，M2 322的宽度(d5)可以小于M1 302的宽度(d4)。
在图12B的示例中，M2 322的宽度(d6)可以近似与M1 302的宽度(d4)相同。在一些实施例中，M2 322的宽度可以大于M1 302的宽度；并且这样的配置可以实施，而没有与例如相邻M2和/或M1的电容性耦接相关联的性能的显著劣化。
在图12A和12B的每个示例中，M2 322被示出为相对于M1 302大体在中心位置。然而，如图12C的示例所示的，M2 322(无论是否具有与M1 302相同的宽度)可以相对于M1 302横向地偏移(例如，偏移量d7)。
图13示出了金属布局配置330的平面图，在该配置中，M2金属331可以在源极/漏极触点301的M1金属上方实施。图14A-14D示出的截面图是可以如何相对于M1配置图13的M2一些非限制性示例。在图14A-14D的示例中，M2金属层331可以通过一个或多个导电通孔334电连接到它们相应的源极/漏极接触层301。例如，这两个分开的M1和M2金属层301、331之间的空间可以被诸如电介质层的电绝缘层占据。
图14A示出了在一些实施例中，M2金属层331可以具有小于M1金属层301宽度(d8)的宽度尺寸(d9)。在图14A中，M2金属层331被示出为具有厚度d10。
图14B示出了在一些实施例中，M2金属层331可以具有大于M1金属层301宽度(d8)的宽度(d11)。在某些情况下，M2的这种宽于M1的尺寸能够被实施，因为这样的配置可能不会显著影响梳指到梳指的耦合。在一些实施例中，M2金属层331的宽度也可以与M1金属层301近似相同。
图14C示出了在一些实施例中，M2金属层332的厚度(d12)可以改变。例如，如果横向尺寸扩展超过一些阈值而不可行，仍然能够通过增加M2金属层332的厚度来提高源极/漏极触点的电流承载能力。
图14D示出了在一些实施例中，附加金属层335可以加在M2金属层331上方以提供例如附加电流承载能力。附加金属层335的尺寸可以以这里描述的M2金属层331类似的方式改变。
图15-17示出了参考图7-12描述的一个或多个特征能够与参考图13和14描述的一个或多个特征相结合的示例。为了说明图15-17的目的，将假定M2金属331宽于源极/漏极触点301的M1金属，以适应相关联的梳指特征302增加的电流承载能力。因为这样的增大的宽度的M2在大致正交于梳指的方向上延伸，其耦合效果(诸如与梳指的互感)可以保持不变，或是在可接受水平上相对小地改变。将理解的是，M2的其它配置也可以被使用。
示例1：
在图15的示例配置340中，具有增加的宽度的M2金属331被示出为电连接到在梳指特征302的M1金属上方实施的M2金属322。在该示例中，M2金属322可以如这里(例如在图10-12中)所描述地配置，并且这样的配置可以产生类似于参考图8描述的G1的电流承载能力型式。
示例2：
在图16A的示例配置342a中，具有增大的宽度的M2金属331被示出为电连接到在梳指特征302a的M1金属上方实施的M2金属344a。在该示例中，M2金属344a可以如这里(例如在图10-12中)所描述地配置，并且这样的配置可以产生类似于参考图8描述的G2的电流承载能力型式。
更具体地，M2金属344a被示出为包括渐进锥形，其中M2 344a的宽度从近端到远端逐渐减小。在一些实施例中，M2 344a在近端的宽度可以大于M1金属302a的宽度。在一些实施例中，M2 344a在远端的宽度可以小于M1金属302a的宽度。进一步，如图16A所示，M2金属344a可以沿着x轴延伸，使得一些远端部分在x方向与相邻梳指的M2金属重叠。
在图16B的另一示例配置342b中，具有增加的宽度的M2金属331被示出为电连接到在梳指特征302b的M1金属上方实施的M2金属344b。在该示例中，M1和/或M2金属302b/344b可以如这里(例如在图10-12中)所描述地配置，并且这样的配置可以产生类似于参考图8描述的一个或更多示例的电流承载能力型式。
更具体地，M1金属302b被示出为包括渐进锥形，其中M1 302b的宽度从近端到远端逐渐减小。在一些实施例中，M1 302b在近端的宽度可以大于M2金属344b的宽度。在一些实施例中，M1 302b在远端的宽度可以小于M2金属344b的宽度。
在图16C的另一示例配置342c中，具有增加的宽度的M2金属331被示出为电连接到在梳指特征302c的M1金属上方实施的M2金属344c。在该示例中，M1和/或M2金属302c/344c可以如这里(例如在图10-12中)所描述地配置，并且这样的配置可以产生类似于参考图8描述的一个或更多示例的电流承载能力型式。
更具体地，M1金属302c被示出为包括渐进锥形，其中M1 302c的宽度从近端到远端逐渐减小。类似地，M2金属344c被示出为也包括渐进锥形，其中M2 344c的宽度从近端到远端逐渐减小。
典型地，修改M1金属以减小它们的电阻损失可以导致关断状态电容(Coff)的劣化。然而，在图16B和16C的示例中，可以实现导通电阻(Ron)的作为结果的降低而没有Coff上的显著代价。
在一些实施例中，可以实施参考图16A-16C描述的M1和/或M2金属302/344的锥形，以在其近端和远端之间产生平滑的电流承载能力型式。对于M1 302和M2 344的组合，在与M2远端对应的x位置处或在与M2远端对应的x位置附近，可以具有或不具有电流承载能力型式的非平滑转变。
图16D示出了在一些实施例中，配置342d可以包括(连接到源极/漏极触点301的)梳指特征302d的M1金属，该M1金属被配置产生如这里所描述的期望的电流承载能力型式，使得可以在有或没有M2金属的情况下使用M1金属。在图16D的示例中，梳指特征302d的M1金属被示出为具有类似于参考图16B和16C描述的示例的渐进锥形，并且在没有M2金属的情况下使用。将理解的是，当在没有M2金属的情况下使用时时，梳指特征302d的M1金属也可以在其它配置中实施。
示例3：
在图17A的示例配置346a中，具有增大的宽度的M2金属331被示出为电连接到在梳指特征302a的M1金属上方实施的M2金属348a。在该示例中，M2金属348a可以如这里(例如，在图10-12中)所描述地配置，并且这样的配置可以产生类似于参考图8描述的G2的电流承载能力型式。
更具体地，M2金属348a被示出为包括跟随有固定宽度部分的锥形部分。该锥形部分被示出为具有从近端向中间x位置逐渐减小的宽度，其中固定宽度部分开始于该中间x位置。在一些实施例中，M2 348a在近端的宽度可以大于M1金属302a的宽度。在一些实施例中，M2 348的固定宽度可以与M1金属302a的宽度近似相同。
在图17B的另一示例配置346a中，具有增大的宽度的M2金属331被示出为电连接到在梳指特征302b的M1金属上方实施的M2金属348b。在示例中，M2金属348b可以如这里(例如，在图10-12中)所描述地配置，并且这样的配置可以产生类似于参考图8描述的一个或多个示例的电流承载能力型式。
更具体地，M1金属302b被示出为包括跟随有固定宽度部分的锥形部分。该锥形部分被示出为具有从近端向中间x位置逐渐减小的宽度，其中固定宽度部分开始于该中间x位置。在一些实施例中，M1 302b在近端的宽度可以大于M2金属348b的宽度。在一些实施例中，M1 302b的固定宽度可以与M2金属348b的宽度近似相同。
在图17C的又一示例配置346c中，具有增大的宽度的M2金属331被示出为电连接到在梳指特征302c的M1金属上方实施的M2金属348c。在示例中，M2金属348c可以如这里(例如，在图10-12中)所描述地配置，并且这样的配置可以产生类似于参考图8描述的一个或多个示例的电流承载能力型式。
更具体地，M1金属302c被示出为包括跟随有固定宽度部分的锥形部分。该锥形部分被示出为具有从近端向中间x位置逐渐减小的宽度，其中固定宽度部分开始于该中间x位置。类似的，M2金属348c被示出为包括跟随有固定宽度部分的锥形部分。该锥形部分被示出为具有从近端向中间x位置逐渐减小的宽度，其中固定宽度部分开始于该中间x位置。在一些实施例中，M1 302c在近端的宽度可以大于M2金属348c的固定部分的宽度。在一些实施例中，M2 348c在近端的宽度可以大于M1金属302c的固定宽度部分的宽度。在一些实施例中，M1 302c的固定宽度部分可以与M2 348c的固定宽度近似相同。
典型地，修改M1金属以减小其电阻损失可以导致关断状态电容(Coff)的劣化。然而，在图17B和17C的示例中，可以实现导通电阻(Ron)的作为结果的降低而没有Coff上的显著代价。
在一些实施例中，可以实施参考图17A-17C描述的M1和/或M2金属302/348的锥形部分，以产生平滑电流承载能力型式。对于M1 302和M2 348的组合，在锥形部分对接固定宽度部分的中间x位置处或附近，以及在对应于M2的远端的x位置处或附近，可能存在电流承载能力型式的非平滑转变。
图17D示出了在一些实施例中，配置346d可以包括(连接到源极/漏极触点301的)梳指特征302d的M1金属，该M1金属配置来产生如这里所描述的期望的电流承载能力型式，使得它可以在有与没有M2金属的情况下使用。在图17D的示例中，梳指特征302d的M1金属被示出为包括类似于参考图17B和17C描述的示例的、跟随有固定宽度部分的锥形部分，并且在没有M2金属的情况下使用。将理解的是，当在没有M2金属的情况下使用时，梳指特征302d的M1金属也可以在其它配置中实施。
M1和M2中的金属示例：
在这里描述的各种示例中，将理解的是，M1和M2金属可以是或可以不是相同的金属。在一些实施例中，具有一个或多个如这里所描述的特征的M1金属可以用通常用作FET梳指触点的金属来实施。在一些实施例中，具有一个或多个如这里所描述的特征的M2金属可以用与M1相同的金属实施，或可以用通常作于互连的金属来实施。
性能提高的示例：
如这里所描述的，可以通过增大FET尺寸而减小FET的导通电阻(Ron)。例如，可以增加每个源极/漏极梳指的宽度。然而，这样的增加通常因为随着尺寸增大而性能劣化的一个或多个其它FET参数而受到限制。
表1列出了各种尺寸的FET和利用图16的示例配置342可以期望的Ron的减小。在表1中，FET尺寸是指单元梳指宽度(如图11A中的尺寸d1)和FET中的栅极梳指(例如，其中一个栅极梳指位于源极梳指和漏极梳指之间)的数目的乘积。例如，为了说明表1的示例的目的，如果给定FET具有100个栅极梳指，其中每个单元梳指宽度具有10μms的宽度，则FET尺寸将是10μm×100＝1mm。标准化的Ron被计算为1欧姆除以FET尺寸。具有或不具有M2的Ron值是从仿真获取的结果。
表1
如表1示例所示的，图16的示例配置342可以对于不同尺寸的FET提供Ron的显著减小(如至少20％的减小)，同时保持FET尺寸相同。
在示例测试结果中，申请人已观察到：在给定的FET器件中存在整体电容耦合的非常小的、远小于预期的劣化。因此，对于给定的设计，人们能够实现显著低的阻抗损失而不一定导致电容耦合的劣化，并且因此通过使用如这里所述的一个或多个特征获得谐振、互调失真等方面的提高的性能。
制造示例：
图18示出了可以实施以制造诸如具有这里所描述的一个或多个特征的FET堆栈的FET器件的过程370。在块371中，可以提供衬底(substrate)。在块372中，在衬底上可以形成多个FET，使得FET可以以堆栈配置布置。在块373中，可以用第一金属M1形成源极和漏极触点的交错梳指。在块374中，可以在M1的所选择的部分上方形成第二金属层M2以减小每个FET的导通电阻(Ron)。
在一些实施方式中，过程370可以进一步包括可以在源极和漏极触点上方形成第二金属层M2以由此增加源极和漏极触点的电流承载能力的块。这样的增加的电流承载能力可能是所期望的以适应每个梳指的电流承载能力的增加。
开关应用示例：
在一些实施例中，具有两个或多个FET的FET堆栈可以被实施为RF开关。图19示出了具有多个FET(例如N个这样的FET 300a到300n)的堆栈210的RF开关的示例。这样的开关可以被配置为单刀单掷(SPST)开关。尽管在这样的示例的上下文中描述，但将理解的是，可以以其它开关配置实施一个或多个堆栈210。
在图19的示例中，每个FET(300a到300n)可以由其各自的栅极偏置网络310和主体偏置网络312(body bias network)来控制。在一些实施方式中，可以以已知方式来执行这种控制操作。
在一些实施例中，例如图19的示例的RF开关可以包括具有这里描述的一个或多个特征的FET。图20示出了示例RF开关100，其中这样的特征可以实施为具有由于如这里描述的金属布局导致的减小的Ron的一些或所有FET。在该示例中，示出FET堆栈210，其包括具有这样减小的Ron配置的FET(300a-300n)。FET的这样减小的Ron可配置以便产生RF开关100的所期望的性能提高。
图21-26示出了可以实施本公开的一个或多个特征的开关应用的非限制性示例。图27和28示出了本公开的一个或多个特征可以在SOI装置(device)中实施的示例。图29-32示出了如何可以在不同产品中实施本公开的一个或多个特征的示例。
开关装置(switching device)的示例组件：
图21示意性地示出了被配置为在一个或多个刀(pole)102和一个或多个掷(throw)104之间切换一个或多个信号的射频(RF)开关100。在一些实施例中，这样的开关可以基于一个或多个诸如绝缘体上硅(SOI)FET的场效应晶体管(FET)。当特定刀连接到特定掷时，这样的路径通常被称为被闭合或处于导通状态。当刀和掷之间的给定路径没有连接时，这样的路径通常被称为被断开或是处于关断状态。
图22示出了在一些实施方式中，图21的RF开关100可以包括RF核心110和能量管理(EM)核心112。RF核心110可以被配置为在第一和第二端口之间路由RF信号。在图22示出的示例单刀双掷(SPDT)配置中，这样的第一和第二端口可以包括刀102a和第一掷104a、或刀102a和第二掷104b。
在一些实施例中，EM核心112可以被配置为供应例如电压控制信号给RF核心。EM核心112可以进一步被配置为向RF开关100提供逻辑解码和/或电力供应调节能力。
在一些实施例中，RF核心110可以包括一个或多个刀和一个或多个掷，以使能开关100的一个或多个输入和一个或多个输出之间的RF信号的传递。例如，RF核心110可以包括图22所示的单刀双掷(SPDT或SP2T)配置。
在示例SPDT上下文中，图23示出了RF核心110的更具体的示例配置。RF核心110被示出为包括经由第一和第二晶体管(例如FET)120a、120b耦接到第一和第二掷节点104a、104b的单个刀102a。第一掷节点104a被示出为经由FET 122a耦接到RF地以提供分流能力给节点104a。类似的，第二掷节点104b被示出为经由FET 122b耦接到RF地以提供分流能力给节点104b。
在示例操作中，当RF核心110处于RF信号正在刀102a和第一掷104a之间被传递的状态时，刀102a和第一掷节点104a之间的FET 120a可以处于导通状态，刀102a和第二掷节点104b之间的FET 120b可以处于关断状态。对于分流FET 122a、122b，分流FET 122a可以处于关断状态，使得RF信号在其从刀102a行进到第一掷节点104a时不分流到地。与第二掷节点104b相关联的分流FET 122b可以处于导通状态，使得通过第二掷节点104b到达RF核心110的任何RF信号或噪声被分流到地，从而减小对该刀到第一掷操作的不期望的干扰效应。
尽管已在单刀双掷配置的上下文中描述了之前的示例，将理解的是，RF核心可以被配置为具有其它数目的刀和掷。例如，可以具有多于一个的刀，以及掷数目可以小于或大于示例数目2。
在图23的示例中，刀102a和两个掷节点104a、104b之间的晶体管被描述为单个晶体管。在一些实施方式中，一个或多个刀和一个或多个掷之间的这种切换功能可以由开关臂区段(segment)提供，其中每个开关臂区段包括多个诸如FET的晶体管。
图24示出了具有这样的开关臂区段的RF核心的示例RF核心配置130。在示例中，刀102a和第一掷节点104a被示出为经由第一开关臂区段140a耦接。类似的，刀102a和第二掷节点104b被示出为经由第二开关臂区段140b耦接。第一掷节点104a被示出为能够经由第一分流臂区段142a被分流到RF地。类似地，第二掷节点104b被示出为能够经由第二分流臂区段142b被分流到RF地。
在示例操作中，当RF核心130处于RF信号正在刀102a和第一掷节点104a之间被传递的状态时，在第一开关臂区段140a中的所有FET可以处于导通状态，在第二开关臂区段140b中的所有FET可以处于关断状态。用于第一掷节点104a的第一分流臂142a可以使其所有FET处于关断状态，使得RF信号在其从刀102a行进到第一掷节点104a时不被分流到地。在与第二掷节点104b相关联的第二分流臂142b中的所有FET可以处于导通状态，使得经过第二掷节点104b到达RF核心110的任何RF信号或噪声被分流到地，从而减小对该刀到第一掷操作的不期望的干扰效应。
同样，尽管在SP2T配置的上下文中描述，但将理解的是，具有其它数目的刀和掷的RF核心也可以被实施。
在一些实施方式中，开关臂区段(例如140a、140b、142a、142b)可以包括一个或多个半导体晶体管，例如FET。在一些实施例中，FET可以能够处于第一状态或第二状态，并且可以包括栅极、漏极、源极以及主体(有时候也称作衬底)。在一些实施例中，FET可以包括金属氧化物半导体场效应晶体管(MOSFET)。在一些实施例中，一个或多个FET可以串联连接，形成第一端和第二端，使得当FET处于第一状态(例如导通状态)时，可以在第一端和第二端之间路由RF信号。
本公开的至少一些涉及可以如何控制FET或一组FET以按所期望的方式提供切换功能。图25示意性地示出了在一些实施方式中，可以由被配置为偏置和/或耦接FET 120的一个或更多部分的电路150促进对FET120的这种控制。在一些实施例中，这样的电路150可以包括一个或更多电路，该一个或更多电路被配置为偏置和/或耦接FET 120的栅极、偏置和/或耦接FET 120的主体、和/或耦接FET 120的源极/漏极。
参考图26描述如何这样偏置和/或耦接一个或多个FET的不同部分的示意性示例。在图26中，节点144、146之间的开关臂区段140(其例如可以是图24的示例的示例开关臂区段140a、140b、142a、142b中的一个)被示出为包括多个FET 120。可以由栅极偏置/耦接(coupling)电路150a、以及主体偏置/耦接电路(coupling)150c、和/或源极/漏极耦接(coupling)电路150b来控制和/或促进这样的FET的操作。
栅极偏置/耦接电路
在图26示出的示例中，每个FET 120的栅极可以连接到栅极偏置/耦接电路150a，以接收栅极偏置信号和/或将栅极耦接到FET 120的另一部分或开关臂140。在一些实施方式中，栅极偏置/耦接电路150a的设计或特征可以提高开关臂140的性能。这种性能提高可以包括但不限于器件插入损耗、隔离性能、功率处理能力和/或开关装置线性度。
主体偏置/耦接电路
如图26所示，每个FET 120的主体可以连接到主体偏置/耦接电路150c，以接收主体偏置信号和/或将主体耦接到FET 120的另一部分或开关臂140。在一些实施方式中，主体偏置/耦接电路150c的设计或特征可以提高开关臂140的性能。这种性能提高可以包括但不限于器件插入损耗、隔离性能、功率处理能力和/或开关装置线性度。
源极/漏极耦接电路
如图26所示，每个FET 120的源极/漏极可以连接到耦接电路150b，以将源极/漏极耦接到FET 120的另一部分或开关臂140。在一些实施方式中，耦接电路150b的设计或特征可以提高开关臂140的性能。这种性能提高可以包括但不限于器件插入损耗、隔离性能、功率处理能力和/或开关装置线性度。
开关性能参数示例
插入损耗
开关装置性能参数可以包括插入损耗的量度。开关装置插入损耗可以是通过RF开关装置路由的RF信号的衰减的量度。例如，在开关装置的输出端口处的RF信号的幅度可以小于在开关装置的输入端口处的RF信号的幅度。在一些实施例中，开关装置可以包括将寄生电容、电感、电阻或电导引入该装置，从而对增大的开关装置插入损耗做出贡献的装置组件。在一些实施例中，可以作为输入端口处的RF信号的功率或电压与开关装置的输出端口处的RF信号的功率或电压的比率来测量开关装置插入损耗。减小的开关装置插入损耗对于允许改善的RF信号发射是期望的。
隔离度
开关装置性能参数也可以包括隔离度的量度。开关装置隔离度可以是在RF开关装置的输入端口和输出端口之间的RF隔离度的量度。在一些实施例中，开关装置隔离度可以是当开关装置处于输入端口和输出端口被电气隔离的状态时，例如当开关装置处于关断状态时，开关装置的RF隔离度的量度。增大的开关装置隔离度可以改善RF信号完整性。在某些实施例中，隔离度的增大可以提高无线通信装置性能。
互调失真
开关装置性能参数可进一步包括互调失真(IMD)性能的量度。互调失真(IMD)可以是RF开关装置中的非线性度的量度。
IMD可由混合到一起并产生非谐波频率的频率的两个或多个信号产生。例如，假设两个信号具有在频率空间内彼此相对接近的基本频率f1和f2(f2＞f1)。这样的信号的混合可导致频谱中处于对应于这两个信号的基本频率和谐波频率的不同产物(product)的频率上的峰值。例如，通常认为二阶互调失真(也称作IMD2)包括频率f1+f2、f2-f1、2f1以及2f2。通常认为三阶IMD(也称作IMD3)包括2f1+f2、2f1-f2、f1+2f2、f1-2f2。可以以类似方式形成更高阶的产物。
通常，随着IMD阶数增加，功率电平降低。相应地，二阶和三阶可以是特别感兴趣的不期望的影响。在一些情况下，诸如四阶和五阶的更高阶也可以是感兴趣的。
在一些RF应用中，可以期望在RF系统中减小对干扰的敏感度。RF系统中的非线性可以导致杂散信号被引入系统中。RF系统中的杂散信号可以导致系统内的干扰并劣化通过RF信号传送的信息。具有增大的非线性度的RF系统可以表现出对干扰的增大的敏感度。系统组件(例如开关装置)中的非线性可以有助于将杂散信号引入RF系统中，从而有助于整个RF系统线性和IMD性能的劣化。
在一些实施例中，RF开关装置可以被实施为包括无线通信系统的RF系统的一部分。可以通过增大系统组件的线性度，例如RF开关装置的线性度，来提高系统的IMD性能。在一些实施例中，无线通信系统可以在多频带和/或多模式环境下操作。在多频带和/或多模式环境下操作的无线通信系统中，互调失真(IMD)性能的提高可以是期望的。在一些实施例中，开关装置IMD性能的提高可以提高在多频带和/或多模式环境下操作的无线通信系统的IMD性能。
提高的开关装置IMD性能对于以各种无线通信标准操作的无线通信装置(例如对于以LTE通信标准操作的无线通信装置)可以是期望的。在一些RF应用中，提高在允许数据和语音通信的同时传输的无线通信装置中操作的开关装置的线性度可以是期望的。例如，开关装置中的提高的IMD性能对于以LTE通信标准操作并执行数据和语音通信的同时传输(如SVLTE)的无线通信装置可以是期望的。
高功率处理能力
在一些RF应用中，RF开关装置在高功率下操作，同时降低其他装置性能参数的劣化可以是期望的。在一些实施例中，RF开关装置在高功率下操作并且具有提高的互调失真、插入损耗、和/或隔离性能可以是期望的。
在一些实施例中，增大的数目的晶体管可以实施在开关装置的开关臂区段中，以使得能够提高开关装置的功率处理能力。例如，开关臂区段可以包括串联连接的增大的数目的FET、增大的FET堆栈高度，以使得能够提高在高功率下的装置性能。然而，在一些实施例中，增大的FET堆栈高度可能劣化开关装置插入损耗性能。
FET结构和制造工艺技术的示例：
可以在裸芯上、裸芯外或其某种组合实施开关装置。也可以使用各种技术制造开关装置。在一些实施例中，可以用硅或绝缘体上硅(SOI)技术来制造RF开关装置。
如这里描述的，可以使用绝缘体上硅(SOI)技术实施RF开关装置。在一些实施例中，SOI技术可以包括具有电绝缘材料的嵌入层(诸如在硅器件层下的掩埋氧化物层(buried oxide layer))的半导体衬底。例如，SOI衬底可以包括嵌入在硅层下的氧化物层。也可以使用本领域已知的其他绝缘材料。
使用SOI技术的诸如RF开关装置的RF应用的实施可以提高开关装置性能。在一些实施例中，SOI技术可以使得能够减小功率消耗。减小的功率消耗在包括与无线通信装置相关联的应用的RF应用中可以是期望的。由于减小的晶体管寄生电容和到硅衬底的互连金属化，SOI技术可以使得装置电路的功率消耗能够降低。掩埋氧化物层的存在也可以减小结电容或减少高电阻率衬底的使用，使得能够降低与衬底相关联的RF损耗。电隔离的SOI晶体管可以促进堆栈形成，有助于减小芯片尺寸。
在一些SOI FET配置中，每个晶体管可以被配置为基于梳指的器件，其中源极和漏极是矩形形状(在平面图中)，并且栅极结构在源极和漏极之间像矩形形状的梳指一样延伸。图27A和27B示出了在SOI上实施的基于梳指的示例FET器件的平面图和侧截面图。如所示，这里描述的FET器件可以包括p型FET或n型FET。因此，尽管一些FET器件在这里中被描述为p型器件，将理解的是，与这样的p型器件相关联的各种构思也可以应用到n型器件。
如图27A和27B所示，pMOSFET可以包括形成在半导体衬底上的绝缘体层。绝缘体层可以由诸如二氧化硅或蓝宝石的材料形成。n阱被示出为形成在绝缘体中，使得暴露的表面通常限定(define)矩形区域。源极(S)和漏极(D)被示出为p掺杂区域，其暴露的表面通常限定矩形。如图所示，S/D区域可以被配置使得源极和漏极功能反转。
图27A和27B进一步示出了栅极(G)可以形成在n阱上以便定位在源极和漏极之间。示例栅极被描述为具有随同源极和漏极一起延伸的矩形形状。还示出了n型主体触点。矩形形状的阱、源极和漏极区域以及主体触点的形成可以通过很多已知的技术来实现。
图28A和28B示出了在SOI上实施的多梳指FET器件示例的平面图和侧截面图。矩形形状的n阱、矩形形状的p掺杂区域、矩形形状的栅极以及n型主体触点的形成可以以与参考图27A和27B描述的方式类似的方式来实现。
图28A和28B的示例多梳指FET器件可以被配置为使得源极区域一起电连接到源极节点，并且漏极区域一起电连接到漏极节点。栅极也可一起连接到栅极节点。在这样的示例配置中，可以通过栅极节点提供公共的栅极偏置信号以控制源极节点和漏极节点之间的电流流动。
在一些实施例中，多个前述多梳指FET器件可以串联连接为开关以允许高功率RF信号的处理。每个FET器件可以分担与连接的FET处的功率耗散相关联的总电压降。可以基于例如开关的功率处理需求来选择这样的多梳指FET器件的数目。
产品中的实施方式示例：
这里描述的基于FET的开关电路的各种示例可以以多种不同的方式并且以不同的产品层级来实施。作为示例来描述一些这样的产品实施方式。
半导体裸芯实施方式
图29A-29D示意性地示出了在一个或多个半导体裸芯上的这样的实方式的非限制性示例。图29A示出了在一些实施例中，具有如这里描述的一个或多个特征的开关电路120和偏置/耦接电路150可以在裸芯800上实施。图29B示出了在一些实施例中，至少一些偏置/耦接电路150可以在图29A的裸芯800外部实施。
图29C示出了在一些实施例中，具有如这里描述的一个或多个特征的开关电路120可以在第一裸芯800a上实施，以及具有如这里描述的一个或多个特征的偏置/耦接电路150可以在第二裸芯800b上实施。图29D示出了在一些实施例中，至少一些偏置/耦接电路150可以在图29C的第一裸芯800a的外部实施。
封装模块实施方式
在一些实施例中，具有如这里描述的一个或多个特征的一个或多个裸芯可以在封装模块中实施。这样的模块的示例被示出在图30A(平面图)和30B(侧视图)中。尽管在开关电路和偏置/耦接电路都在相同裸芯上(例如图29A的示例配置)的上下文中描述，但将理解的是，封装模块可以基于其它配置。
模块810被示出为包括封装基板812。这样的封装基板可以被配置为容纳多个组件，并且可以包括例如层压基板。安装在封装基板812上的组件可以包括一个或多个裸芯。在示出的示例中，具有开关电路120和偏置/耦接电路150的裸芯800被示出为安装在封装基板812上。裸芯800可以通过诸如连接焊线816的连接电连接到模块的其它部分(以及在使用多于一个裸芯的情况下彼此连接)。这样的连接焊线可以在形成裸芯800上的触点焊盘(pad)818和形成在封装基板812上的触点焊盘814之间形成。在一些实施例中，一个或多个表面安装器件(SMD)822可以安装在封装基板812上，以促进模块810的各种功能。
在一些实施例中，封装基板812可以包括用于将各种组件彼此互连和/或将各种组件与用于外部连接的触点焊盘互连的电连接路径。例如，连接路径832被描述为将示例SMD 822和裸芯800互连。在另一实施例中，连接路径832被描述为将SMD 822和外部连接触点焊盘834互连。在又一示例中，连接路径832被描述为将裸芯800和接地连接触点焊盘836互连。
在一些实施例中，封装基板812上方的空间和安装在其上的各种组件可以填满注塑(overmold)结构830。这样的注塑结构可以提供多个期望的功能，包括对组件和来自外部元件的焊线的保护，以及更容易处理封装模块810。
图31示出了可以在参考图30A和30B描述的模块810中实施的示例开关配置的示意图。在示例中，开关电路120被描述为SP9T开关，其具中刀可连接到天线，掷可连接到各种Rx和Tx路径。这样的配置可以促进例如在无线装置中的多模式多频带操作。
模块810可以进一步包括用于接收电力(如电源电压VDD)和控制信号的接口，以促进开关电路120和/或偏置/耦接电路150的操作。在一些实施例中，电源电压和控制信号可以经由偏置/耦接电路150施加到开关电路120。
无线装置实施方式
在一些实施方式中，具有如这里描述的一个或多个特征的器件和/或电路可以被包括在诸如无线装置的RF装置中。这样的器件和/或电路可以直接在无线装置中、以这里描述的模块形式、或以其某种组合实施。在一些实施例中，这样的无线装置可以包括例如蜂窝电话、智能电话、具有电话功能或不具有电话功能的手持无线装置、无线平板计算机等。
图32示意性地描述了具有如这里描述的一个或多个有利特征的示例无线装置900。在如这里描述的各种开关和各种偏置/耦接配置的上下文中，开关120和偏置/耦接电路150可以是模块810的一部分。在一些实施例中，这样的开关模块可以促进例如无线装置900的多频带多模式操作。
在示例无线装置900中，具有多个功率放大器(PA)的PA模块916可以提供放大的RF信号给开关120(经由双工器920)，并且开关120可以将放大的RF信号路由到天线。PA模块916可以从能够以已知方式配置和操作的收发器914接收未放大的RF信号。该收发器也可以配置为处理接收的信号。收发器914被示出为与基带子系统910交互，该基带子系统被配置为提供适合于用户的数据和/或语音信号和适合于收发器914的RF信号之间的转换。收发器914也被示出为连接到配置为管理用于无线装置900操作的电力的电力管理组件906。这样的电力管理组件也可以控制基带子系统910和模块810的操作。
基带子系统910被示出为连接到用户接口902，以便利于提供至用户以及从用户接收的语音和/或数据的各种输入和输出。基带子系统910还可以连接到存储器904，该存储器904被配置为存储数据和/或指令以便利于无线装置的操作和/或向用户提供信息存储。
在一些实施例中，双工器920可以允许使用公共天线(如924)来同时执行发送和接收操作。在图32中，接收的信号被示出为被路由到可以包括例如低噪声放大器(LNA)的“Rx”路径(未示出)。
多个其它无线装置配置可以利用这里描述的一个或多个特征。例如，无线装置不需要是多频带装置。在另一示例中，无线装置可以包括诸如分集天线的附加天线，以及诸如Wi-Fi、蓝牙以及GPS的附加连接特征。
除非上下文清楚地另外要求，贯穿整个说明书和权利要求，词语“包括”和“包含”等应以包含性的含义来解释，而非排他性或穷举性的含义；也就是说，以“包括但不限于”的含义来解释。如这里通常使用的，词语“耦接”指代可以直接连接或通过一个或多个中间元件连接的两个或多个元件。此外，当在本申请中使用时，词语“这里”、“在上面”、“在下面”和类似意思的词语应指代本申请整体，而非本申请的任何特定部分。当上下文允许时，上面的具体实施方式中的、使用单数或复数的词语也可以分别包括复数或单数。在提到两个或多个项的列表时的词语“或”，该词语覆盖对该词语的全部下列解释：列表中的任何项，列表中的全部项以及列表中的项的任何组合。
对本发明的实施例的上面的详细描述意图不是穷举性的或将本发明限制为上面公开的精确形式。如相关领域技术人员将理解的，虽然为了说明的目的在上面描述了本发明的具体实施例和示例，在本发明的范围内各种等效修改是可能的。例如，虽然以给定顺序呈现过程或块，替换实施例可以执行具有不同顺序的步骤的例程，或采用具有不同顺序的块的系统，并且可以删除、移动、添加、细分、组合和/或修改一些过程或块。可以以多种不同方式实现这些过程或块中的每一个。此外，虽然过程或块有时被示出为串行执行，可替换地，这些过程或块可以并行执行，或可以在不同时间执行。
这里提供的本发明的教导可以应用于其他系统，而不一定是上面描述的系统。可以组合上面描述的各种实施例的元件和动作以提供进一步的实施例。
虽然已描述了本发明的某些实施例，但是这些实施例仅作为示例呈现，并且意图不是限制本公开的范围。实际上，这里描述的新方法和系统可以以各种其他形式实施；此外，可以做出这里描述的方法和系统的形式上的各种省略、替代和改变，而不背离本公开的精神。所附权利要求及其等效物意图覆盖将落入本公开的范围和精神内的这种形式或修改。

Claims (20)

1.一种场效应晶体管(FET)器件，包括多个梳指，所述多个梳指以交错配置布置，使得第一组梳指电连接到源极触点，并且第二组梳指电连接到漏极触点，所述梳指中的至少一些具有作为沿着所述梳指延伸的方向的位置的函数变化的电流承载能力。
2.根据权利要求1的FET器件，其中该电流承载能力在给定的梳指的近端处比在该梳指的远端处高，该近端邻近相应的源极触点或漏极触点。
3.根据权利要求2所述的FET器件，其中该电流承载能力以一个或多个步阶减小。
4.根据权利要求2所述的FET器件，其中对于该梳指的长度的一部分，该电流承载能力持续改变。
5.根据权利要求2所述的FET器件，其中该梳指包含基本上在所述梳指的整个长度上延伸的第一金属M1。
6.根据权利要求5所述的FET器件，其中该第一金属M1具有锥形轮廓，使得所述近端相比于所述远端具有更宽的尺寸。
7.根据权利要求5所述的FET器件，其中该梳指进一步包含第二金属M2，该第二金属M2沿所述方向从所述近端向所选位置延伸，第二金属M2电连接到第一金属M1以在靠近所述近端处产生更高的电流承载能力。
8.根据权利要求7所述的FET器件，其中该第二金属M2被配置为使得不增大第一金属M1的尺寸而获得更高电流承载能力。
9.根据权利要求8所述的FET器件，其中该第一金属M1的尺寸包含该梳指的宽度。
10.根据权利要求8所述的FET器件，其中该第二金属M2位于该第一金属M1上面。
11.根据权利要求10所述的FET器件，其中该第二金属M2通过电绝缘层与第一金属M1分离，第二金属M2通过一个或多个导电通孔电连接到第一金属M1。
12.根据权利要求11所述的FET器件，其中该第二金属M2具有小于或等于该第一金属M1宽度的大体上恒定的宽度。
13.根据权利要求11所述的FET器件，其中该第二金属M2在所述近端和所述远端之间具有锥形轮廓，所述近端具有最宽尺寸。
14.根据权利要求11的所述的FET器件，其中该第二金属M2在所述近端和中间位置之间具有锥形部分，并且在该中间位置和所述远端之间具有直的部分。
15.根据权利要求5所述的FET器件，其中该第一金属M1和该第二金属M2中的至少一个被配置为使得获得更高电流承载能力而不会出现关断状态电容的显著劣化。
16.根据权利要求15所述的FET器件，其中该第一金属M1和该第二金属M2中的至少一个在所述近端和所述远端之间具有锥形轮廓，所述近端具有最宽尺寸。
17.根据权利要求15所述的FET器件，其中该第一金属M1和该第二金属M2中的至少一个在所述近端和中间位置之间具有锥形部分，并且在该中间位置和所述远端之间具有直的部分。
18.根据权利要求1所述的FET器件，其中FET是绝缘体上硅(SOI)器件。
19.一种射频(RF)开关装置，包括：
第一端子和第二端子；以及
多个场效应晶体管(FET)，被串联布置以形成堆栈，所述堆栈的一端电连接到所述第一端子，并且所述堆栈的另一端电连接到所述第二端子，至少一些FET中的每一个包括多个梳指，所述多个梳指以交错配置布置，使得第一组梳指电连接到源极触点，第二组梳指电连接到漏极触点，至少一些梳指具有作为沿着梳指延伸的方向的位置的函数而变化的电流承载能力以产生FET的减小的导通电阻(Ron)。
20.一种射频(RF)开关模块，包括：
封装基板，配置为容纳多个组件；以及
裸芯，安装在所述封装基板上，该裸芯具有开关电路，该开关电路包含串联连接以形成堆栈的多个场效应晶体管(FET)，至少一些FET中的每个包括多个梳指，所述多个梳指以交错配置布置，使得第一组梳指电连接到源极触点并且第二组梳指电连接到漏极触点，至少一些梳指具有作为沿着梳指延伸的方向的位置的函数而变化的电流承载能力以产生FET的减小的导通电阻(Ron)。
CN201410763730.7A 2013-09-18 2014-09-18 关于具有减小的电阻的金属布局的射频开关的装置和方法 Active CN104600117B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361879148P 2013-09-18 2013-09-18
US61/879,148 2013-09-18
US14/487,063 US9741653B2 (en) 2013-09-18 2014-09-15 Devices and methods related to radio-frequency switches having reduced-resistance metal layout
US14/487,063 2014-09-15

Publications (2)

Publication Number Publication Date
CN104600117A true CN104600117A (zh) 2015-05-06
CN104600117B CN104600117B (zh) 2021-05-07

Family

ID=51625805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410763730.7A Active CN104600117B (zh) 2013-09-18 2014-09-18 关于具有减小的电阻的金属布局的射频开关的装置和方法

Country Status (4)

Country Link
US (2) US9741653B2 (zh)
EP (2) EP3024032A1 (zh)
CN (1) CN104600117B (zh)
HK (1) HK1206149A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039426A (zh) * 2015-10-19 2017-08-11 飞思卡尔半导体公司 具有交错的晶体管元件的集成电路和装置，以及其制造方法
US9741653B2 (en) 2013-09-18 2017-08-22 Skyworks Solutions, Inc. Devices and methods related to radio-frequency switches having reduced-resistance metal layout
CN107742626A (zh) * 2017-09-26 2018-02-27 上海华虹宏力半导体制造有限公司 半导体结构
CN108521832A (zh) * 2015-12-31 2018-09-11 中海阳能源集团股份有限公司 一种背电极异质结太阳能电池及其制备方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617979B (zh) * 2013-11-04 2017-03-29 展讯通信（上海）有限公司 移动通讯方法
US9837324B2 (en) 2013-11-12 2017-12-05 Skyworks Solutions, Inc. Devices and methods related to radio-frequency switches having improved on-resistance performance
US11901243B2 (en) * 2013-11-12 2024-02-13 Skyworks Solutions, Inc. Methods related to radio-frequency switching devices having improved voltage handling capability
CN104733458B (zh) * 2013-12-20 2017-09-22 中芯国际集成电路制造(上海)有限公司 Cmos反相器
US10153306B2 (en) * 2016-02-29 2018-12-11 Skyworks Solutions, Inc. Transistor layout with low aspect ratio
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US9947616B2 (en) * 2016-03-17 2018-04-17 Cree, Inc. High power MMIC devices having bypassed gate transistors
US10410957B2 (en) * 2016-03-31 2019-09-10 Skyworks Solutions, Inc. Body contacts for field-effect transistors
US10978583B2 (en) * 2017-06-21 2021-04-13 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
US10615273B2 (en) 2017-06-21 2020-04-07 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
US10483352B1 (en) * 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10770415B2 (en) 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
CN114008923A (zh) * 2019-06-07 2022-02-01 株式会社半导体能源研究所 通信装置及电子设备
DE102020107288A1 (de) * 2019-12-10 2021-06-10 X-Fab Semiconductor Foundries Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US11804435B2 (en) 2020-01-03 2023-10-31 Skyworks Solutions, Inc. Semiconductor-on-insulator transistor layout for radio frequency power amplifiers
US11595008B2 (en) 2020-01-09 2023-02-28 Skyworks Solutions, Inc. Low noise amplifiers with low noise figure
US11316550B2 (en) 2020-01-15 2022-04-26 Skyworks Solutions, Inc. Biasing of cascode power amplifiers for multiple power supply domains
DE102020132602B4 (de) 2020-05-13 2023-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren
KR20220001812A (ko) * 2020-06-30 2022-01-06 삼성전기주식회사 Rf 스위치
US11817829B2 (en) 2021-01-29 2023-11-14 Skyworks Solutions, Inc. Multi-mode broadband low noise amplifier

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191052A (ja) * 2003-12-24 2005-07-14 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
US20070228424A1 (en) * 2006-03-31 2007-10-04 Eudyna Devices Inc. Semiconductor device and method of manufacturing the same
US20090278207A1 (en) * 2008-05-07 2009-11-12 David Ross Greenberg Electromigration-Complaint High Performance FET Layout
US20100117162A1 (en) * 2006-10-24 2010-05-13 Austriamicrosystems Ag Semiconductor Body and Method for the Design of a Semiconductor Body with a Connecting Line
CN101847618A (zh) * 2009-03-27 2010-09-29 三美电机株式会社 半导体装置
CN102099920A (zh) * 2008-07-22 2011-06-15 Nxp股份有限公司 具有场板的ldmos
US7985644B1 (en) * 2005-06-15 2011-07-26 Pmc-Sierra, Inc. Methods for forming fully segmented salicide ballasting (FSSB) in the source and/or drain region
US20120273849A1 (en) * 2011-04-30 2012-11-01 Jaroslaw Adamski Electronic Module Metalization System, Apparatus, and Methods of Forming Same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4990974A (en) * 1989-03-02 1991-02-05 Thunderbird Technologies, Inc. Fermi threshold field effect transistor
US8451581B2 (en) * 2010-01-14 2013-05-28 Qualcomm Incorporated Passive coupler between package substrate and system board
US9741653B2 (en) 2013-09-18 2017-08-22 Skyworks Solutions, Inc. Devices and methods related to radio-frequency switches having reduced-resistance metal layout

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191052A (ja) * 2003-12-24 2005-07-14 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
US7985644B1 (en) * 2005-06-15 2011-07-26 Pmc-Sierra, Inc. Methods for forming fully segmented salicide ballasting (FSSB) in the source and/or drain region
US20070228424A1 (en) * 2006-03-31 2007-10-04 Eudyna Devices Inc. Semiconductor device and method of manufacturing the same
US20100117162A1 (en) * 2006-10-24 2010-05-13 Austriamicrosystems Ag Semiconductor Body and Method for the Design of a Semiconductor Body with a Connecting Line
US20090278207A1 (en) * 2008-05-07 2009-11-12 David Ross Greenberg Electromigration-Complaint High Performance FET Layout
CN102099920A (zh) * 2008-07-22 2011-06-15 Nxp股份有限公司 具有场板的ldmos
CN101847618A (zh) * 2009-03-27 2010-09-29 三美电机株式会社 半导体装置
US20120273849A1 (en) * 2011-04-30 2012-11-01 Jaroslaw Adamski Electronic Module Metalization System, Apparatus, and Methods of Forming Same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741653B2 (en) 2013-09-18 2017-08-22 Skyworks Solutions, Inc. Devices and methods related to radio-frequency switches having reduced-resistance metal layout
CN107039426A (zh) * 2015-10-19 2017-08-11 飞思卡尔半导体公司 具有交错的晶体管元件的集成电路和装置，以及其制造方法
CN108521832A (zh) * 2015-12-31 2018-09-11 中海阳能源集团股份有限公司 一种背电极异质结太阳能电池及其制备方法
CN107742626A (zh) * 2017-09-26 2018-02-27 上海华虹宏力半导体制造有限公司 半导体结构

Also Published As

Publication number Publication date
HK1206149A1 (zh) 2015-12-31
US20150129965A1 (en) 2015-05-14
CN104600117B (zh) 2021-05-07
EP2851956A3 (en) 2015-06-17
EP2851956A2 (en) 2015-03-25
US20160225709A1 (en) 2016-08-04
US9852978B2 (en) 2017-12-26
EP3024032A1 (en) 2016-05-25
US9741653B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
CN104600117A (zh) 关于具有减小的电阻的金属布局的射频开关的装置和方法
US10840233B2 (en) Radio-frequency switch having stack of non-uniform elements
US10298222B2 (en) High performance radio frequency switch
US10847543B2 (en) Transistor finger spacing and dimension variation in electronic devices
US10580705B2 (en) Devices and methods related to radio-frequency switches having improved on-resistance performance
CN107276577B (zh) 射频开关及操作方法、半导体裸芯及制造方法、无线设备
US20140009212A1 (en) Body-gate coupling to improve linearity of radio-frequency switch
US11817456B2 (en) Devices and methods for layout-dependent voltage handling improvement in switch stacks
TW201531027A (zh) 用於改進一堆疊電晶體中的品質因子之電路及方法
CN105453425A (zh) 灵活的l网络天线调谐器电路
US20190074300A1 (en) Orthogonal transistor layouts
CN110995227B (zh) 关于具有改善性能的射频开关的器件和方法
US11901243B2 (en) Methods related to radio-frequency switching devices having improved voltage handling capability

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1206149

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant