TW201531027A - 用於改進一堆疊電晶體中的品質因子之電路及方法 - Google Patents

用於改進一堆疊電晶體中的品質因子之電路及方法 Download PDF

Info

Publication number
TW201531027A
TW201531027A TW103139446A TW103139446A TW201531027A TW 201531027 A TW201531027 A TW 201531027A TW 103139446 A TW103139446 A TW 103139446A TW 103139446 A TW103139446 A TW 103139446A TW 201531027 A TW201531027 A TW 201531027A
Authority
TW
Taiwan
Prior art keywords
nodes
node
gate
fet
switching device
Prior art date
Application number
TW103139446A
Other languages
English (en)
Other versions
TWI654839B (zh
Inventor
谷拉伍美 亞立山卓 伯林
Original Assignee
西凱渥資訊處理科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西凱渥資訊處理科技公司 filed Critical 西凱渥資訊處理科技公司
Publication of TW201531027A publication Critical patent/TW201531027A/zh
Application granted granted Critical
Publication of TWI654839B publication Critical patent/TWI654839B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electronic Switches (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭示用於改進一堆疊電晶體中之品質因子的電路及方法。一切換器件可包括以一堆疊組態實施的複數個場效電晶體(FET)。該切換器件可進一步包括具有一分配網路的一偏壓電路，該分配網路將一偏壓輸入節點耦接至每一FET的閘極。該分配網路可包括複數個第一節點，其中每一第一節點經由一或多個各別電阻性路徑連接至閘極中的一或多者。該分配網路可進一步包括一或多個第二節點，其中每一第二節點經由一或多個各別電阻性路徑連接至該等第一節點中的一或多者。該等電阻性路徑中之至少一些可具有經選擇以在該等FET處於一關斷狀態時減小射頻(RF)信號之損耗的電阻值。

Description

用於改進一堆疊電晶體中的品質因子之電路及方法 對相關申請案之交叉參考
本申請案主張題為「CIRCUITS AND METHODS FOR IMPROVED QUALITY FACTOR IN A STACK OF TRANSISTORS」的2013年11月13日申請之美國臨時申請案第61/903,900號的優先權，其揭示內容特此以全文引用之方式明確地併入本文中。
本發明大體上係關於射頻(RF)應用中的用於改進一堆疊電晶體中的品質因子之電路及方法。
在一些射頻(RF)應用中，複數個切換元件(例如，場效電晶體(FET))常常以堆疊組態配置，以促進功率的適當處置。舉例而言，較高堆疊高度可用以允許RF開關經受較高功率。
當此等FET處於「關斷(OFF)」狀態時，其可被視為充當相對於接地的分流「高」阻抗。此關斷堆疊將通常呈現可產生失配損耗(例如，歸因於Coff)及/或耗散損耗(例如，歸因於Roff)的電容Coff及阻抗Roff。在高電壓施加至關斷堆疊之情形下，歸因於Roff之耗散損耗可變得顯著(例如，類似於調諧或諧振電路)。此效應亦可減少品質因子(Q)且因此減少對應諧振電路的效用。
根據一些實施，本發明係關於一種切換器件，其包括一第一端子及一第二端子；及複數個場效電晶體(FET)，其在該第一端子與該第二端子之間以一堆疊組態實施。每一FET具有一源極、一汲極及一閘極。該等FET經組態以處於一接通狀態或一關斷狀態以分別允許或禁止一射頻(RF)信號在該第一端子與該第二端子之間通過。該切換器件進一步包括具有一偏壓輸入節點及一分配網路的一偏壓電路，該分配網路將該偏壓輸入節點耦接至每一FET的閘極。該分配網路包括複數個第一節點，其中每一第一節點經由一或多個各別電阻性路徑連接至該等閘極中的一或多者。該分配網路進一步包括一或多個第二節點，其中每一第二節點經由一或多個各別電阻性路徑連接至該等第一節點中的一或多者。與該等第一節點及該等第二節點相關聯的該等電阻性路徑中之至少一些電阻性路徑具有經選擇以當該等FET處於該關斷狀態時減小該RF信號之損耗的電阻值。
在一些實施例中，該FET可實施為一絕緣體上矽(SOI)器件。該FET可實施為一指狀物組態器件，使得該閘極包括數個矩形形狀閘極指狀物，其中每一閘極指狀物實施於該源極觸點之一矩形形狀源極指狀物與該汲極觸點之一矩形形狀汲極指狀物之間。
在一些實施例中，該第一端子可為該RF信號的一輸入端子，且該第二端子可為該RF信號的一輸出端子。
在一些實施例中，該偏壓輸入節點可經由一共同電阻連接至一個第二節點。該一個第二節點可與複數個第一節點經由其各別節點間電阻連接。該複數個第二節點中的每一者可與複數個閘極經由其各別閘極電阻連接。
在一些實施例中，該對應第一節點與該對應閘極之間的每一電阻性路徑可包括一閘極電阻器。每一閘極電阻器可經組態以減小經由與該閘極電阻器相關聯之寄生電容的該RF信號至接地的損耗。每一 閘極電阻器可具有一減小的DC電阻值，該減小之DC電阻導致針對該RF信號之頻率的一較高有效電阻。該等閘極電阻器之該較高有效電阻在該等FET係處於該關斷狀態時可導致針對該RF信號的該切換器件之一總體電阻(ROFF)的一增加。該增加之ROFF可導致該切換器件之一較高Q因子效能。
在一些實施例中，該對應第一節點與該對應第二節點之間的每一電阻性路徑可包括一額外電阻器。該等額外電阻器中之每一者可經組態以減小該RF信號至該偏壓輸入節點的損耗，且減小該RF信號在該第一端子與該第二端子之間的損耗。
在一些實施例中，該切換器件可進一步包含具有一源極/汲極偏壓輸入節點及一分配網路的一源極/汲極偏壓電路，該分配網路將該源極/汲極偏壓輸入節點耦接至每一FET的該源極/汲極。該分配網路可包括複數個第一節點，其中每一第一節點經由一或多個各別電阻性路徑連接至該等源極/汲極中的一或多者。該分配網路進一步包括一或多個第二節點，其中每一第二節點經由一或多個各別電阻性路徑連接至該等第一節點中的一或多者。與該等第一節點及該等第二節點相關聯的該等電阻性路徑中的至少一些電阻性路徑可具有經選擇以在該等FET處於該關斷狀態時減小該RF信號之損耗的電阻值。
在一些實施例中，切換器件可進一步包括具有一本體偏壓輸入節點及一分配網路的一本體偏壓電路，該分配網路將該本體偏壓輸入節點耦接至每一FET的該本體。該分配網路可包括複數個第一節點，其中每一第一節點經由一或多個各別電阻性路徑連接至該等本體中的一或多者。該分配網路可進一步包括一或多個第二節點，其中每一第二節點經由一或多個各別電阻性路徑連接至該等第一節點中的一或多者。與該等第一節點及該等第二節點相關聯之該等電阻性路徑中的至少一些電阻性路徑可具有經選擇以在該等FET處於該關斷狀態時減小 該RF信號之損耗的電阻值。
在一些實施例中，該堆疊組態可包括串聯連接的複數個FET。在一些實施例中，該複數個FET可形成FET的一實質上連續鏈。
在一些教示中，本發明係關於一種半導體晶粒，其具有一半導體基板及實施於該半導體基板上的一切換電路。該切換電路包括以一堆疊組態實施的複數個場效電晶體(FET)，其中每一FET具有一源極、一汲極及一閘極。該等FET經組態以處於一接通狀態或一關斷狀態以分別允許或禁止一射頻(RF)信號經由該堆疊通過。該切換電路進一步包括具有一偏壓輸入節點及一分配網路的一偏壓電路，該分配網路將該偏壓輸入節點耦接至每一FET的該閘極。該分配網路包括複數個第一節點，其中每一第一節點經由一或多個各別電阻性路徑連接至該等閘極中的一或多者。該分配網路進一步包括一或多個第二節點，其中每一第二節點經由一或多個各別電阻性路徑連接至該等第一節點中的一或多者。與該等第一節點及該等第二節點相關聯的該等電阻性路徑中之至少一些電阻性路徑具有經選擇以當該等FET處於該關斷狀態時減小該RF信號之損耗的電阻值。
在一些實施中，本發明係關於一種用於製造一射頻(RF)切換器件的方法。該方法包括提供一半導體基板；及在該半導體基板上形成一切換電路。該切換電路包括以一堆疊組態實施的複數個場效電晶體(FET)，其中每一FET具有一源極、一汲極及一閘極。該等FET經組態以處於一接通狀態或一關斷狀態以分別允許或禁止一射頻(RF)信號經由該堆疊通過。該方法進一步包括在該半導體基板上形成一偏壓電路。該偏壓電路具有一偏壓輸入節點及一分配網路，該分配網路將該偏壓輸入節點耦接至每一FET的該閘極。該分配網路包括複數個第一節點，其中每一第一節點經由一或多個各別電阻性路徑連接至該等閘極中的一或多者。該分配網路進一步包括一或多個第二節點，其中每 一第二節點經由一或多個各別電阻性路徑連接至該等第一節點中的一或多者。與該等第一節點及該等第二節點相關聯的該等電阻性路徑中之至少一些電阻性路徑具有經選擇以當該等FET處於該關斷狀態時減小該RF信號之損耗的電阻值。
根據數個教示，本發明係關於一種射頻(RF)切換模組，其具有經組態以收納複數個組件的一封裝基板；及安裝於該封裝基板上的一晶粒。該晶粒包括一切換電路，且該切換電路包括以一堆疊組態實施的複數個場效電晶體(FET)，其中每一FET具有一源極、一汲極及一閘極。該等FET經組態以處於一接通狀態或一關斷狀態以分別允許或禁止一射頻(RF)信號經由該堆疊通過。該切換電路進一步包括具有一偏壓輸入節點及一分配網路的一偏壓電路，該分配網路將該偏壓輸入節點耦接至每一FET的該閘極。該分配網路包括複數個第一節點，其中每一第一節點經由一或多個各別電阻性路徑連接至該等閘極中的一或多者。該分配網路進一步包括一或多個第二節點，其中每一第二節點經由一或多個各別電阻性路徑連接至該等第一節點中的一或多者。與該等第一節點及該等第二節點相關聯之該等電阻性路徑中的至少一些電阻性路徑具有經選擇以當該等FET處於該關斷狀態時減小該RF信號之損耗的電阻值。
在一些教示中，本發明係關於一種無線器件，其具有一傳輸器及與該傳輸器通信的一功率放大器。該功率放大器經組態以放大藉由該傳輸器產生的一射頻(RF)信號。該無線器件進一步包括經組態以傳輸經放大之RF信號的一天線，及經組態以將該經放大之RF信號自該功率放大器投送至該天線的一切換電路。該切換電路包括以一堆疊組態實施的複數個場效電晶體(FET)，其中每一FET具有一源極、一汲極及一閘極。該等FET經組態以處於一接通狀態或一關斷狀態以分別允許或禁止經放大之RF信號經由該堆疊通過。該切換電路進一步包 括具有一偏壓輸入節點及一分配網路的一偏壓電路，該分配網路將該偏壓輸入節點耦接至每一FET的該閘極。該分配網路包括複數個第一節點，其中每一第一節點經由一或多個各別電阻性路徑連接至該等閘極中的一或多者。該分配網路進一步包括一或多個第二節點，其中每一第二節點經由一或多個各別電阻性路徑連接至該等第一節點中的一或多者。與該等第一節點及該等第二節點相關聯之該等電阻性路徑中的至少一些電阻性路徑具有經選擇以當該等FET處於該關斷狀態時減小該RF信號之損耗的電阻值。
出於概述本發明之目的，已在本文中描述了本發明之某些態樣、優勢及新穎特徵。應瞭解，根據本發明之任一特定實施例，並非有必要達成所有此等優勢。因此，本發明可以達成或最佳化如本文中所教示的一個優勢或優勢群組的方式來具體化或進行而不必達成如本文中可教示或建議的其他優勢。
20‧‧‧堆疊
30‧‧‧場效電晶體(FET)
32‧‧‧作用中區
34‧‧‧閘極指狀物
40‧‧‧基板
42‧‧‧絕緣體
44‧‧‧本體
46‧‧‧源極區
48‧‧‧汲極區
50‧‧‧閘極氧化物層
70‧‧‧實例組態
72‧‧‧埠
73‧‧‧路徑
74‧‧‧埠
75‧‧‧路徑
76‧‧‧DC偏壓饋給點/節點(V)
77‧‧‧路徑
78‧‧‧共同節點
80‧‧‧閘極偏壓分配層
100‧‧‧射頻(RF)開關
102‧‧‧極
102a‧‧‧極
104‧‧‧投
104a‧‧‧第一投/第一投節點
104b‧‧‧第二投/第二投節點
110‧‧‧RF核心
112‧‧‧能量管理(EM)核心
120‧‧‧場效電晶體(FET)
120a‧‧‧第一電晶體
120b‧‧‧第二電晶體
122a‧‧‧場效電晶體(FET)
122b‧‧‧場效電晶體(FET)
130‧‧‧實例RF核心組態
140‧‧‧開關臂區段
140a‧‧‧第一開關臂區段
140b‧‧‧第二開關臂區段
142a‧‧‧第一分流臂區段
142b‧‧‧第二分流臂區段
144‧‧‧節點
146‧‧‧節點
150‧‧‧電路
150a‧‧‧閘極偏壓/耦接電路
150b‧‧‧源極/汲極耦接電路
150c‧‧‧本體偏壓/耦接電路
200‧‧‧調諧偏壓系統
202‧‧‧埠
204‧‧‧埠
210‧‧‧閘極偏壓分配層
212‧‧‧節點M1
212'‧‧‧節點M1
214‧‧‧第二M1節點
216‧‧‧第三M1節點
218‧‧‧第四M1節點
220‧‧‧閘極偏壓分配層
222‧‧‧共同電極
223‧‧‧路徑
230‧‧‧共同埠/DC偏壓饋給點節點(V)
240‧‧‧部分/路徑
260‧‧‧下部曲線
262‧‧‧上部曲線
279‧‧‧曲線
280‧‧‧曲線
281‧‧‧回應曲線
282‧‧‧改進之ROFF回應
300a至300n‧‧‧場效電晶體(FET)
302‧‧‧本體偏壓網路
800‧‧‧晶粒
800a‧‧‧第二晶粒
800b‧‧‧第二晶粒
810‧‧‧模組
812‧‧‧封裝基板
814‧‧‧接觸墊
816‧‧‧連接導線接合件
818‧‧‧接觸墊
822‧‧‧表面黏著器件(SMD)
830‧‧‧包覆模製結構
832‧‧‧連接路徑
834‧‧‧外部連接接觸墊
836‧‧‧接地連接接觸墊
900‧‧‧無線器件
902‧‧‧使用者介面
904‧‧‧記憶體
906‧‧‧功率管理組件
908‧‧‧電池
910‧‧‧基頻子系統
914‧‧‧收發器
916‧‧‧功率放大器(PA)模組
920‧‧‧雙工器
924‧‧‧共同天線
Ccommon‧‧‧寄生電容
Cdg1‧‧‧寄生電容
CdgN‧‧‧寄生電容
Cg1‧‧‧寄生電容
Cg2‧‧‧寄生電容
CgN‧‧‧寄生電容
D‧‧‧汲極
D‧‧‧汲極觸點
G‧‧‧閘極節點
In‧‧‧第一輸入節點
Out‧‧‧第一輸出節點
Rcommon‧‧‧共同電阻
Rds1、Rds2、…、Rds8‧‧‧汲極至源極電阻器
Rg‧‧‧電阻
Rg1、Rg2、…、Rg8‧‧‧閘極電阻器
RgN‧‧‧閘極電阻
RM‧‧‧電阻
RM1‧‧‧額外電阻器
RM2‧‧‧電阻
RM3‧‧‧電阻
RM4‧‧‧電阻
S‧‧‧源極/源極觸點
VDD‧‧‧供電電壓
圖1描繪具有調諧偏壓系統的射頻(RF)開關。
圖2展示，在一些實施例中，堆疊之場效電晶體(FET)可以指狀物組態實施。
圖3展示指示於圖2中之一部分的實例側向剖視圖。
圖4描繪具有複數個個別FET之堆疊。
圖5展示FET堆疊之偏壓方案的實例，其中閘極電阻器可提供於每一FET之閘極與共同節點之間。
圖6描繪在堆疊處於關斷狀態時RF信號可藉以通過或洩漏的路徑之實例。
圖7A描繪高DC電阻及較低DC電阻之實例頻率回應。
圖7B展示，在一些實施例中，切換架構可經組態，使得ROFF回應對於在所要範圍內之頻率保持相對高。
圖8展示具有用於FET堆疊之調諧偏壓系統的實例開關組態。
圖9展示圖8之實例的電路表示。
圖10展示，在一些實施例中，本發明之一或多個特徵可實施於源極/汲極偏壓系統中。
圖11展示，在一些實施例中，本發明之一或多個特徵可實施於本體偏壓系統中。
圖12展示圖9之實例RF開關的有效關斷電阻(ROFF)與圖5之實例RF開關之有效關斷電阻(ROFF)的比較。
圖13展示具有組態為(例如)單極單投(SPST)開關之複數個FET之堆疊的RF開關之實例。
圖14展示經組態以在一或多個極與一或多個投之間切換一或多個信號的RF開關。
圖15展示，在一些實施中，圖14之RF開關可包括RF核心及能量管理(EM)核心。
圖16展示在單極雙投(SPDT)組態之實例內容脈絡中圖14之RF核心的更詳細實例。
圖17展示每一開關臂區段包括複數個FET之實例SPDT組態。
圖18展示，在一些實施中，FET之控制可藉由一電路來促進，該電路經組態以偏壓及/或耦接FET的一或多個部分。
圖19展示偏壓及/或耦接串聯配置之一或多個FET之不同部分的實例。
圖20A及圖20B展示實施於絕緣體上矽(SOI)上之實例基於指狀物FET器件的平面及側向剖視圖。
圖21A及圖21B展示實施於SOI上之實例多指狀物FET器件的平面及側向剖視圖。
圖22A至圖22D展示本發明之一或多個特徵可如何實施於一或多 個半導體晶粒上的非限制性實例。
圖23A及圖23B展示具有如本文中所描述之一或多個特徵的經封裝模組的平面圖及側視圖。
圖24展示可實施於圖23A及圖23B之模組中的實例切換組態之示意圖。
圖25描繪具有本文中描述之一或多個有利特徵的實例無線器件。
本文中所提供之標題(若存在)僅為方便起見且不必影響所主張之發明的範疇或含義。
在諸如天線調諧的一些射頻(RF)應用或一些其他切換應用中，可利用RF開關及被動式組件。此等RF開關可包括複數個切換元件(例如，場效電晶體(FET))。此等切換元件常常以堆疊組態配置以促進功率的適當處置。舉例而言，較高FET堆疊高度可用以允許RF開關在失配的情況下經受高功率。
當此等FET處於關斷(OFF)狀態時，FET可被視為充當相對於接地的分流「高」阻抗。此關斷堆疊通常將呈現可產生失配損耗(例如，歸因於Coff)及/或耗散損耗(例如，歸因於Roff)的電容Coff及阻抗Roff。在將高電壓施加至關斷堆疊之情形下，歸因於Roff的耗散損耗可變得顯著(例如，類似於調諧或諧振電路)。此效應亦可減小對應諧振電路之品質因子(Q)，且因此減小對應諧振電路之效用。在一些情形下，此等耗散損耗可由用以將直流(DC)偏壓施加至FET的閘極、本體及/或汲極/源極電阻器產生。
本文中所描述為可經實施以解決與FET堆疊相關聯之挑戰之前述實例中的一些或全部的電路、器件及方法。儘管在FET堆疊之內容脈絡中進行描述，但應理解，本發明之一或多個特徵亦可以切換堆疊實 施，該等切換堆疊利用其他類型之切換元件。舉例而言，具有二極體或微機電系統(MEMS)器件(例如，MEMS電容器或MEMS開關)作為元件的切換堆疊或其他類型之堆疊亦可受益於如本文中所描述之一或多個特徵的實施。
圖1示意性地展示具有調諧偏壓系統200的RF開關100。在一些實施例中，此調諧偏壓系統可經實施以在FET處於關斷狀態時偏壓堆疊中之FET中的一些或全部以達成堆疊之一或多個所要功能性。本文中更詳細地描述此等所要功能性之實例。
出於描述之目的，應理解，FET可包括(例如)金氧半導體FET(MOSFET)，諸如SOI MOSFET。亦應理解，如本文中所描述之FET可以其他處理技術實施，包括但不限於HEMT、SOI、藍寶石上矽(SOS)及CMOS技術。
圖2展示，在一些實施例中，堆疊之FET 30可以指狀物組態來實施。儘管本文中在此指狀物組態之內容脈絡中描述各種實例，但其他FET組態亦可被實施且受益於本發明之一或多個特徵。
在該實例中，FET 30被展示為包括作用中區32。儘管在矩形形狀之實例內容脈絡中進行描述，但應理解，其他形狀之作用中區亦有可能。
複數個源極(S)及汲極(D)觸點被展示為以指狀物組態來實施，其中閘極指狀物34交錯於其間。在一些實施例中，源極及汲極觸點(S、D)中的每一者可與作用中區32形成歐姆金屬接觸，且閘極指狀物34中的每一者可包括經由閘極氧化物層與作用中區32耦接的金屬觸點。源極觸點S中之每一者可電連接至第一輸入節點In，且汲極觸點D中之每一者可電連接至第一輸出節點Out。應理解，視給定佈局而定，S及D中之每一者可為輸入端或輸出端。閘極指狀物34中的每一者可電連接至閘極節點G。
圖3展示在圖2中指示之一部分的實例側向剖視圖。圖3中之實例展示SOI組態；然而，應理解，本發明之一或多個特徵亦可以其他類型之切換電晶體來實施。
在某實施例中，源極-閘極-汲極單元可包括形成於基板40上方的絕緣體42。本體44被展示為形成於絕緣體42上方，且源極區46/汲極區48被展示為形成於本體44上。源極區46/汲極區48被展示為由本體44的在閘極34下方的部分分離。閘極氧化物層50被展示為提供於閘極34與本體44之間。
圖4示意性地描繪具有複數個個別FET 30的堆疊20。N個此等FET被展示為串聯連接於輸入節點(IN)與輸出節點(OUT)之間，其中量N為大於1的正整數。應理解，輸入端及輸出端在一些實施例中可經反向，使得OUT節點接收信號且IN節點輸出信號。
在一些組態中，FET堆疊之偏壓方案可包括自每一FET之閘極連接至共同節點的閘極電阻器。此組態之實例描繪於圖5中。在實例組態70中，八個實例FET(FET1、FET2、…、FET7、FET8)被展示為串聯配置於埠72與74之間。每一FET被展示為在其汲極與源極之間包括電阻。舉例而言，FET1被展示為在其汲極與源極之間具有電阻Rds1，FET2被展示為在其汲極與源極之間具有電阻Rds2等等。
八個實例FET之閘極被展示為自DC偏壓饋給點76經由共同電阻Rcommon偏壓，且八個閘極中之每一者的個別閘極電阻(共同節點78與FET1之閘極之間的Rg1，共同節點78與FET2之閘極之間的Rg2，等等)。在一些實施例中，共同電阻Rcommon可不存在。閘極電阻Rg1至Rg8可能或可能不具有相同值。儘管圖中未示，但可針對FET之本體提供類似偏壓網路。
當以前述實例方式組態時，FET可一起接通或關斷。當處於接通狀態時，每一FET可接通，以便允許RF信號自(例如)第一埠72通過至 第二埠74。在此狀態下，堆疊整體上可具有為RON之總電阻，及為CON的總電容。當處於關斷狀態時，每一FET可關斷，以便大體上禁止此RF信號在第一埠72與第二埠74之間通過。在此狀態下，堆疊整體上可具有為ROFF之總電阻，及為COFF的總電容。
FET堆疊及其對應偏壓網路(諸如，圖5之實例)可產生RF信號在堆疊處於關斷狀態時可藉以通過或洩漏的數個路徑。圖6描繪在堆疊處於關斷狀態時到達第一埠(P)72的RF信號的可存在於圖5之實例組態70中的此等路徑之實例。在圖6中，在理解提供於兩個節點之間的電路徑(描繪為實線)可具有電阻(由於離散電阻器及/或由於路徑之性質)、電容及/或電感之情況下，未展示各種電阻符號。出於描述圖5及圖6之目的，將假設，與節點之間的各種路徑相關聯之電容及電感可包括寄生效應。
在展示於圖6中之實例中，路徑73(描繪為虛線)可為RF信號可藉以自第一埠節點(P)72洩漏至第二埠節點(P)74的路徑。在一些情形下，此路徑可被視為具有堆疊之關斷電阻(ROFF)，其中ROFF包括埠72、74之間的所有Rds電阻(例如，Rds1至Rds8)之總和。選擇Rds電阻之適當值可禁止或減小RF信號在第一埠72與第二埠74之間的此洩漏。
然而，且詳言之在較高頻率下，提供於第一埠72處之RF信號中的至少一些可經由數個方式繞過路徑73。舉例而言，路徑75可繞過FET之Rds電阻，且允許RF信號洩漏至與DC偏壓饋入點相關聯的節點(V)76。此路徑可包括以下各者之間的路徑部分：第一FET之汲極(D)節點與閘極(G)節點之間(包括寄生電容Cdg1)、閘極(G)節點與共同節點(M)78之間(包括閘極電阻Rg1及寄生電容Cg1)，及共同節點(M)78與DC偏壓饋入點節點(V)76之間(包括共同電阻Rcommon及寄生電容Ccommon)。
使Rcommon之值增加可禁止或減小RF信號至DC偏壓饋入點節點(V) 76的洩漏。然而，隨著此增加，其他洩漏路徑可變得顯著。舉例而言，路徑77可最初遵循前述實例路徑75直至共同節點(M)78。自共同節點78起，洩漏之RF信號可經由以下各者之間的路徑部分行進至(例如)第二埠(P)74：共同節點(M)78與最後FET(FETN)之閘極(G)節點之間(包括閘極電阻RgN及寄生電容CgN)，及最後FET之閘極(G)節點與源極(S)節點之間(包括寄生電容CdgN)。
基於前述可存在之路徑(75、77)的實例，可注意到，FET堆疊的偏壓電路在堆疊處於關斷狀態時可提供RF路徑的網路。因此，對可藉由簡單地增加電阻值來達成的禁止或減小RF洩漏的效果存在限制。
亦請注意，至接地之顯著RF路徑可經由(例如)與偏壓電路相關聯之一些或所有電阻器的寄生電容。在此內容脈絡中，大電阻器可表示對RF信號之較高阻抗；但其相對於接地之本質寄生電容相較於增加之電阻可提供對RF信號的更大影響。因此，在一些情形下，對於給定電阻器技術，可存在最佳電阻/電容組合；且此組合可判定多少電阻為有效的。使電阻增加超出此最佳組合可導致對RF信號之有效電阻的減低。在此情形下，RF信號的較大部分可在流動至接地時在電阻器中不當地耗散；且FET堆疊之品質因子(Q)可被降級。
在一些實施中，本發明係關於一種切換架構，其在所要頻率範圍上具有增加之有效關斷電阻(ROFF)以藉此在相同頻率範圍之某些或全部內提供改進之QOFF。QOFF可表達為Q OFF =2πfR OFF C OFF ，其中f為頻率，且R OFF 及C OFF 兩者取決於頻率。因此，開關之ROFF可經組態以產生所要頻率範圍的增加。
如本文中所描述，給定電阻器可具有有效電阻在頻率增加超出某值時減低的頻率回應。舉例而言，圖7A描繪兩個電阻器之頻率回應-一電阻器具有高DC電阻值(曲線279)，且另一電阻器具有較低DC 電阻值(曲線280)。在較低頻率下，曲線279被展示為顯著高於曲線280。然而，在較高頻率下，曲線279被展示為顯著低於曲線280。如本文中所描述，有效電阻在較高頻率下的此減低可由與電阻器相關聯的寄生電容產生。
圖7B展示，在一些實施例中，切換架構可經組態使得ROFF回應對於在所要範圍內之頻率保持相對高。舉例而言，假設對於圖5及圖6之實例組態整體上ROFF的頻率回應可藉由回應曲線281表示。如本文中所描述，具有如本文中所描述之一或多個特徵的切換架構可產生改進之ROFF回應282，改進之ROFF回應282在整個所要頻率範圍中高於回應281。因此，可改進相同頻率範圍的Q效能。
在一些實施例中，所要頻率範圍內ROFF之此總增加可藉由使用如本文中描述之所選擇電阻來達成，其中相較於與寄生電容相關聯之效能損耗，自電阻之增加獲得更多益處。本文中更詳細地描述可產生前述改進之切換組態的各種實例。
圖8展示具有針對埠202、204之間的FET堆疊的調諧偏壓系統200之實例開關組態100。在此組態中，開關之關斷狀態下埠202處的RF信號可以數種方式洩漏或發生損耗。舉例而言，至接地之洩漏可經由每一閘極電阻器Rg之寄生電容(Cg)(例如，經由Rg1之寄生電容Cg1、經由Rg2之寄生電容Cg2等)發生。在另一實例中，至共同埠230之洩漏可經由包括指示為240之部分的路徑發生。在此部分內，至接地之其他洩漏可經由與各種電阻器(例如，RM1及Rcommon)相關聯的寄生電容發生。在又一實例中，至另一埠204之洩漏可經由指示為223的路徑發生。沿著此路徑，至接地之其他洩漏可經由與沿著路徑之各種電阻器相關聯的寄生電容發生。
在一些實施例中，可解決洩漏路徑之前述實例以便在所要頻率範圍內產生ROFF之總體增加，且藉此產生QOFF之改進。在圖5及圖6之 實例組態中，所有閘極電阻器(例如，Rg1至Rg8)連接至共同節點78。因此，解決與給定閘極與共同節點78之間的每一路徑相關聯之洩漏的努力本質上限於閘極電阻的變化。因此，增加閘極電阻以減小至共同電極78之洩漏可針對所要範圍內之頻率導致對經由閘極電阻的接地洩漏之有效電阻的減低。
然而，在圖8之實例組態中，給定閘極與共同電極222之間的路徑包括兩個單獨電阻器。舉例而言，第一閘極與共同節點222之間的通常指示為240之路徑包括閘極電阻器Rg1及額外電阻器RM1。因此，與Rg1相關聯之接地洩漏可藉由Rg1自身解決，且至共同節點之洩漏可藉由RM1解決。本文中更詳細地描述了解決各種洩漏路徑之此靈活性的實例。
在圖8之實例中，偏壓系統200中閘極電阻網路之額外層的引入可促進產生增加之ROFF且因此改進之Q效能的前述設計靈活性。在圖6之偏壓系統70中，通常指示為80的閘極偏壓分配層包括對應於N個閘極電阻(Rg1、Rg2、…、RgN)的N個電阻性路徑。在圖5之實例電路的內容脈絡中，N具有值8。此等N個電阻性路徑皆連接至節點(M)78，藉此使得每一電阻性路徑易發生至接地之RF洩漏。因此且如本文中所描述，為了在關斷狀態下禁止RF通過的此路徑(例如，對應於Rg1之第一閘極電阻路徑)之DC電阻的增加可導致操作頻率下有效電阻的減低。
在圖8之偏壓系統200中，通常指示為210的閘極偏壓分配層被展示為連接至N個FET的閘極。此分配層(210)可包括複數個節點M1(指示為212、212')，其中每一M1經由各別電阻性路徑連接至一或多個FET。舉例而言，第一M1節點(212)被展示為藉由具有電阻Rg1之電阻性路徑連接至第一FET(FET1)的閘極，且藉由具有電阻Rg2之電阻性路徑連接至第二FET(FET2)的閘極。類似地，最後M1節點(212')被展 示為藉由具有電阻Rg(N-1)之電阻性路徑連接至倒數第二FET(FET(N-1))的閘極，且藉由具有電阻RgN之電阻性路徑連接至最後FET(FETN)的閘極。在圖9之對應電路表示中，八個實例FET連接至此等節點中的四個(圖8中M1，且圖9中212、214、216、218)，其中每一M1節點連接至兩個FET。應理解，M1節點可連接至較多或較少FET。
因此，可看出，對於圖8及圖9之實例偏壓系統200，共同節點(M2)222藉由在分配組態下與其層相關聯的兩個電阻RM及Rg連接至每一閘極。相比之下，實例偏壓系統70之共同節點(M)節點78藉由一個電阻Rg連接至每一閘極。
在圖8之偏壓系統200中，通常指示為220的閘極偏壓分配層被展示為將分配層210的M1節點連接至共同節點M2(222)。第一M1節點(圖9中之212)被展示為經由具有電阻RM1之電阻性路徑連接至共同節點M2(222)。類似地，第二M1節點(圖9中之214)經由具有電阻RM2之電阻性路徑連接至共同節點M2(222)；第三M1節點(圖9中之216)經由具有電阻RM3之電阻性路徑連接至共同節點M2(222)；且第四M1節點(圖9中之218)經由具有電阻RM4之電阻性路徑連接至共同節點M2(222)。
在圖8之偏壓系統200中，共同節點M2(222)被展示為經由具有電阻Rcommon之電阻性路徑連接至DC偏壓饋給點節點(V)230。此電阻可能或可能不與圖5及圖6之實例的Rcommon相同。
圖9展示參看圖8描述之實例偏壓系統200的電路表示。基於參看圖8及圖9之前述描述內容，可看出，閘極偏壓分配層的添加允許各種分配電阻之組態靈活性，包括能夠解決不同RF洩漏路徑。
在圖8及圖9之實例偏壓系統200中，包括一個額外閘極偏壓分配層。應理解，亦可實施一個以上此種額外分佈層。
在一些實施例中，偏壓系統200之各種電阻(例如，電阻器)可經 組態以允許閘極偏壓信號自共同DC偏壓饋給點節點至FET的有效分配並促進減小經由各種路徑的RF損耗。舉例而言，偏壓系統200(圖9)之閘極電阻器Rg1、Rg2、…、Rg8的值可相對於偏壓系統70(圖5)之閘極電阻器Rg1、Rg2、…、Rg8被減低，以減小經由閘極電阻器至接地的RF損耗。閘極電阻器之值的此減小可導致經由閘極電阻器中之每一者的較低接地洩漏。當組合所有閘極電阻器之效應時，接地洩漏之減小可非常顯著，且Q效能之所得改進亦可極其顯著。
在圖8及圖9之實例偏壓系統200中，額外電阻器RM中之每一者可引入至接地的額外洩漏路徑。然而，此等電阻器可經選擇，使得歸因於額外接地洩漏之Q的任何所得降級相較於歸因於經由減小之閘極電阻器的接地洩漏之前述減小的Q效能改進為相對小的。因此，所選擇閘極電阻器(Rg)及額外電阻器(RM)之淨效應可產生Q效能的顯著改進。
另外，電阻器RM可經選擇以提供足夠高之電阻以減小諸如每一閘極與共同節點222之間(例如，圖8中之路徑240)的RF洩漏，及經由第一閘極與最後閘極之間的實例路徑223之RF洩漏。因此，可藉由使用此等額外電阻器(RM)來獲得總體Q效能之額外改進。本文中參看圖10描述借助於增加之ROFF的總體Q效能之此改進的實例。
在一些實施例中，偏壓系統200之閘極電阻器Rg1、Rg2、…、Rg8可具有相同電阻值或不同電阻值。舉例而言，更靠近RF輸入埠(例如，圖9中之202)的一或多個閘極電阻器(例如，Rg1)相較於與下游FET相關聯之其他閘極電阻器可具有較高電阻值。類似地，更靠近RF輸出埠(例如，圖9中之204)的一或多個閘極電阻器(例如，Rg8)相較於與上游FET相關聯的其他閘極電阻器可具有較低電阻值。
在一些實施例中，變化之值的閘極電阻器之前述實例可適應RF開關100之關斷狀態。當RF開關100處於接通狀態時，可為所要的是 對於所有閘極電阻器具有共同值。在此情形下，閘極電阻器之共同值可經選擇以適應接通狀態，以及如本文中所描述係適當的以在處於關斷狀態時適應減小之RF損耗。
參看圖8及圖9在本文中描述的各種實例係關於閘極偏壓系統。應理解，本發明之一或多個特徵亦可以與FET之其他部分相關聯的電路實施。舉例而言，類似於針對閘極電阻器(例如，圖9)描述的實例，汲極至源極電阻器(例如，Rds1、Rds2、…、Rds8)可藉由偏壓系統200替換。此實例源極/汲極偏壓系統展示於圖10中。在另一實例中，本體偏壓系統200亦可以類似方式組態。此實例本體偏壓系統展示於圖11中。
圖12展示圖9之實例RF開關100的有效關斷電阻(ROFF)與圖5之實例RF開關70的有效關斷電阻(ROFF)的比較。依據到達輸入埠(例如，圖9中之202及圖5中的72)之RF信號的頻率所繪製，上部曲線262係針對RF開關100，且下部曲線260針對RF開關70。產生圖12之實例頻率回應的各種電阻器之值列出於表1中。可看出，RF開關100相較於RF開關70在所展示範圍處提供RF信號之顯著較高的ROFF電阻。如本文中所描述，可達成ROFF電阻之此增加而不必增加寄生電容且藉此不使Q效能降級。
在表1中，請注意，相較於針對圖5之實例開關70的為170KΩ之值，圖9之實例開關100的閘極電阻值係處於120KΩ之減小值。亦請注意，將閘極電阻器耦接至共同節點(圖9中之222)的額外電阻器具有 為65KΩ之值。
切換應用之實例：
在一些實施例中，具有兩個或兩個以上FET之FET堆疊可實施為RF開關。圖13展示具有複數個FET之堆疊(例如，N個此等FET 300a至300n)的RF開關100之實例。此開關可組態為單極單投(SPST)開關。儘管在此實例之內容脈絡中進行描述，但應理解，堆疊中之一或多者可以其他開關組態來實施。
在圖13之實例中，FET(300a至300n)中之每一者可藉由各別閘極偏壓網路200及本體偏壓網路302來控制。在一些實施例中，此等偏壓網路中之任一者或兩者可包括如本文中所描述的一或多個特徵。
圖14至圖19展示可實施本發明之一或多個特徵的切換應用之非限制性實例。圖20及圖21展示本發明之一或多個特徵可實施於SOI器件中的實例。圖22至圖25展示本發明之一或多個特徵可實施於不同產品中之方式的實例。
切換器件之實例組件：
圖14展示經組態以在一或多個極102與一或多個投104之間切換一或多個信號的射頻(RF)開關100。在一些實施例中，此開關可係基於一或多個場效電晶體(FET)，諸如絕緣體上矽(SOI)FET。當特定極連接至特定投時，此路徑常常稱作閉合或處於接通狀態。當極與投之間的給定路徑並未連接時，此路徑常常被稱作斷開或處於關斷狀態。
圖15展示，在一些實施中，圖14之RF開關100可包括RF核心110及能量管理(EM)核心112。RF核心110可經組態以在第一埠與第二埠之間投送RF信號。在展示於圖15中之實例單極雙投(SPDT)組態中，此第一埠及第二埠可包括極102a及第一投104a，或極102a及第二投104b。
在一些實施例中，EM核心112可經組態以供應(例如)電壓控制信 號至RF核心。EM核心112可經進一步組態以為RF開關100提供邏輯解碼及/或電力供應調節能力。
在一些實施例中，RF核心110可包括一或多個極及一或多個投以允許RF信號在開關100之一或多個輸入端與一或多個輸出端之間通過。舉例而言，RF核心110可包括如圖15中所展示的單極雙投(SPDT或SP2T)組態。
在實例SPDT內容脈絡中，圖16展示RF核心110的更詳細實例組態。RF核心110被展示為包括單極102a，其經由第一電晶體(例如，FET)120a及第二電晶體120b耦接至第一投節點104a及第二投節點104b。第一投節點104a被展示為經由FET 122a耦接至RF接地以向節點104a提供分流能力。類似地，第二投節點104b被展示為經由FET 122b耦接至RF接地，以向節點104b提供分流能力。
在實例操作中，當RF核心110處於正在極102a與第一投104a之間傳遞RF信號的狀態時，極102a與第一投節點104a之間的FET 120a可處於接通狀態，且極102a與第二投節點104b之間的FET 120b可處於關斷狀態。對於分流FET 122a、122b，分流FET 122a可處於關斷狀態，使得在RF信號自極102a行進至第一投節點104a時RF信號不分流至接地。與第二投節點104b相關聯的分流FET 122b可處於接通狀態，使得經由第二投節點104b到達RF核心110的任何RF信號或雜訊經分流至接地，以便減小對極至第一投操作的非所要干擾效應。
儘管在單極雙投組態之內容脈絡中描述前述實例，但應理解，RF核心可經組態而具有其他數目個極及投。舉例而言，可存在一個以上極，且投之數目可小於或大於實例數目二。
在圖16之實例中，極102a與兩個投節點104a、104b之間的電晶體被描繪為單一電晶體。在一些實施中，極與投之間的此等切換功能性可藉由開關臂區段提供，其中每一開關臂區段包括諸如FET的複數個 電晶體。
具有此等開關臂區段之RF核心的實例RF核心組態130展示於圖17中。在實例中，極102a及第一投節點104a被展示為經由第一開關臂區段140a耦接。類似地，極102a及第二投節點104b被展示為經由第二開關臂區段140b耦接。第一投節點104a被展示為能夠經由第一分流臂區段142a分流至RF接地。類似地，第二投節點104b被展示為能夠經由第二分流臂區段142b分流至RF接地。
在實例操作中，當RF核心130處於RF信號正在極102a與第一投節點104a之間傳遞的狀態時，第一開關臂區段140a中的所有FET可處於接通狀態，且第二開關臂區段104b中之所有FET可處於關斷狀態。第一投節點104a之第一分流臂142a可使其所有FET處於關斷狀態，使得當RF信號自極102a行進至第一投節點104a時RF信號並不分流至接地。與第二投節點104b相關聯的第二分流臂142b中所有FET可處於接通狀態，使得經由第二投節點104b到達RF核心130的任何RF信號或雜訊分流至接地，以便減小對極至第一投操作的非所要干擾效應。
再一次，儘管在SP2T組態之內容脈絡中進行描述，但應理解，亦可實施具有其他數目個極及投的RF核心。
在一些實施中，開關臂區段(例如，140a、140b、142a、142b)可包括一或多個半導體電晶體，諸如FET。在一些實施例中，FET可能能夠處於第一狀態或第二狀態，且可包括閘極、汲極、源極及本體(有時亦稱作基板)。在一些實施例中，FET可包括金氧半導體場效電晶體(MOSFET)。在一些實施例中，可串聯連接一或多個FET，形成第一末端與第二末端，使得在FET處於第一狀態(例如，接通狀態)時可在第一末端與第二末端之間投送RF信號。
本發明之至少一些係關於FET或FET之群組可經控制而以所要方式提供切換功能性的方式。圖18示意性地展示，在一些實施中，可藉 由一電路150促進對FET 120之此控制，該電路150經組態以偏壓及/或耦接FET 120的一或多個部分。在一些實施例中，此電路150可包括一或多個電路，其經組態以偏壓及/或耦接FET 120的閘極，偏壓及/或耦接FET 120的本體，及/或耦接FET 120的源極/汲極。
參看圖19來描述一或多個FET之不同部分的此偏壓及/或耦接如何進行的示意性實例。在圖19中，節點144、146之間的開關臂區段140(可為例如圖17之實例之實例開關臂區段140a、140b、142a、142b中的一者)被展示為包括複數個FET 120。此等FET之操作可藉由以下各者來控制及/或促進：閘極偏壓/耦接電路150a，及本體偏壓/耦接電路150c，及/或源極/汲極耦接電路150b。
閘極偏壓/耦接電路
在展示於圖19中的實例中，FET 120中之每一者的閘極可連接至閘極偏壓/耦接電路150a以接收閘極偏壓信號及/或將閘極耦接至FET 120的另一部分或開關臂140。在一些實施中，閘極偏壓/耦接電路150a的設計或特徵可改進開關臂140的效能。效能之此等改進可包括(但不限於)器件插入損耗、隔離效能、功率處置能力及/或切換器件線性度。
本體偏壓/耦接電路
如圖19中所展示，每一FET 120的本體可連接至本體偏壓/耦接電路150c以接收本體偏壓信號及/或將本體耦接至FET 120的另一部分或開關臂140。在一些實施中，本體偏壓/耦接電路150c的設計或特徵可改進開關臂140的效能。效能之此等改進可包括(但不限於)器件插入損耗、隔離效能、功率處置能力及/或切換器件線性度。
源極/汲極耦接電路
如圖19中所展示，每一FET 120的源極/汲極可連接至耦接電路150b以耦接源極/汲極至FET 120的另一部分或開關臂140。在一些實 施中，耦接電路150b的設計或特徵可改進開關臂140的效能。效能之此等改進可包括(但不限於)器件插入損耗、隔離效能、功率處置能力及/或切換器件線性度。
切換效能參數之實例： 插入損耗
切換器件效能參數可包括插入損耗之度量。切換器件插入損耗可為經由RF切換器件投送的RF信號之衰減的度量。舉例而言，RF信號在切換器件之輸出埠處的量值可小於RF信號在切換器件之輸入埠處的量值。在一些實施例中，切換器件可包括將寄生電容、電感、電阻或電導引入至器件中的器件組件，從而促成增加之切換器件插入損耗。在一些實施例中，切換器件插入損耗可經量測作為RF信號在輸入埠處之功率或電壓與RF信號在切換器件之輸出埠處之功率或電壓的比率。減低之切換器件插入損耗可為所要的以允許實現改進之RF信號傳輸。
隔離
切換器件效能參數亦可包括隔離之度量。切換器件隔離可為RF切換器件之輸入埠與輸出埠之間的RF隔離之度量。在一些實施例中，切換器件隔離可為當切換器件處於輸入埠與輸出埠電隔離(例如切換器件處於關斷狀態)的狀態時切換器件之RF隔離的度量。增加之切換器件隔離可改進RF信號完整性。在某些實施例中，隔離之增加可改進無線通信器件效能。
互調變失真
切換器件效能參數可進一步包括互調變失真(IMD)效能的度量。互調變失真(IMD)可為RF切換器件中非線性度的度量。
IMD可由混合在一起且產生並非諧波頻率之頻率的兩個或兩個以上信號產生。舉例而言，假設兩個信號具有在頻率空間中彼此相對靠 近的基本頻率f1及f2(f2>f1)。此等信號之混合可導致在對應於兩個信號之基本及諧波頻率之不同乘積的頻率下頻率頻譜之峰值。舉例而言，二階互調變失真(亦稱作IMD2)通常被視為包括頻率f1+f2、f2-f1、2f1及2f2。三階IMD(亦稱作IMD3)通常被視為包括2f1+f2、2f1-f2、f1+2f2、f1-2f2。較高階積可以類似方式形成。
一般而言，隨著IMD階數增加，功率位準減低。因此，二階及三階可為特別關注的非所要效應。在一些情形下，諸如四階及五階的較高階亦可受到關注。
在一些RF應用中，可為所要的是減小對RF系統內之干擾的敏感度。RF系統中之非線性度可導致偽信號引入至系統中。RF系統中之偽信號可導致系統內之干擾且使藉由RF信號傳輸的資訊降級。具有增加之非線性度的RF系統可表現出對干擾之增加的敏感度。系統組件(例如，切換器件)中之非線性度可促成將偽信號引入至RF系統中，藉此促成總體RF系統線性度及IMD效能的降級。
在一些實施例中，RF切換器件可實施為包括無線通信系統之RF系統的部分。可藉由使系統組件之線性度(諸如RF切換器件之線性度)增加來改進系統之IMD效能。在一些實施例中，無線通信系統可在多頻帶及/或多模式環境中操作。互調變失真(IMD)效能的改進在無線通信系統於多頻帶及/或多模式環境中操作時可係所要的。在一些實施例中，切換器件IMD效能之改進可改進於多模式及/或多頻帶環境中操作之無線通信系統的IMD效能。
改進之切換器件IMD效能對於以各種無線通信標準操作之無線通信器件(例如對於以LTE通信標準操作之無線通信器件)可係所要的。在一些RF應用中，可為所要的是改進在無線通信器件中操作的切換器件之線性度，該等無線通信器件允許實現資料及語音通信的同時傳輸。舉例而言，切換器件中之改進的IMD效能對於以LTE通信標準操 作且執行語音及資料通信之同時傳輸(例如，SVLTE)的無線通信器件可係所要的。
高功率處置能力
在一些RF應用中，對於RF切換器件可為所要的是以高功率操作同時減小其他器件效能參數的降級。在一些實施例中，對於RF切換器件可為所要的是以高功率在具有改進之互調變失真、插入損耗及/或隔離效能的情況下操作。
在一些實施例中，增加之數目個電晶體可實施於切換器件之開關臂區段中以允許實現切換器件之改進的功率處置能力。舉例而言，開關臂區段可包括增加數目個串聯連接的FET、增加之FET堆疊高度以允許實現在高功率下改進之器件效能。然而，在一些實施例中，增加之FET堆疊高度可使切換器件插入損耗效能降級。
FET結構及製造製程技術的實例：
切換器件可實施於晶粒上、晶粒外或其某組合。切換器件亦可使用各種技術來製造。在一些實施例中，RF切換器件可藉由矽或絕緣體上矽(SOI)技術來製造。
如本文中所描述，RF切換器件可使用絕緣體上矽(SOI)技術來實施。在一些實施例中，SOI技術可包括具有電絕緣材料之嵌入式層(諸如矽器件層下方之嵌埋式氧化物層)的半導體基板。舉例而言，SOI結構可包括嵌入於矽層下方的氧化物層。亦可使用此項技術中已知的其他絕緣材料。
諸如RF切換器件之RF應用的使用SOI技術的實施可改進切換器件效能。在一些實施例中，SOI技術可允許實現減小之功率消耗。減小之功率消耗在包括與無線通信器件相關聯之彼等應用的RF應用中可係所要的。SOI技術可歸因於電晶體及至矽基板之互連金屬化之減低之寄生電容來允許實現器件電路的減小之功率消耗。嵌埋式氧化物層 的存在亦可減小接合電容或高電阻率基板的使用，從而允許實現減小的基板相關RF損耗。電隔離之SOI電晶體可促進堆疊，從而促成晶片大小減小。
在一些SOI FET組態中，每一電晶體可組態為源極及汲極為矩形形狀(在平面圖中)且閘極結構類似於矩形形狀指狀物在源極與汲極之間延伸之基於指狀物的器件。圖20A及圖20B展示實施於SOI上之實例基於指狀物之FET器件的平面圖及側向剖視圖。如圖所示，本文中所描述之FET器件可包括p型FET或n型FET。因此，儘管本文中將某些FET器件描述為p型器件，但應理解，與此等p型器件相關聯的各種概念亦可應用至n型器件。
如圖20A及圖20B中所展示，pMOSFET可包括形成於半導體基板上的絕緣體層。絕緣體層可由諸如二氧化矽或藍寶石的材料形成。n型井被展示為形成於絕緣體中，使得暴露表面大體上定義矩形區。源極(S)及汲極(D)被展示為經暴露表面大體上定義矩形的p型摻雜區。如圖所示，S/D區可經組態，使得源極與汲極功能性經反向。
圖20A及圖20B進一步展示，閘極(G)可形成與n型井上以便定位於源極與汲極之間。實例閘極被描繪為具有連同源極及汲極一起延伸的矩形形狀。亦展示n型本體觸點。矩形形狀井、源極及汲極區以及本體觸點之形成可藉由數種已知技術來達成。
圖21A及圖21B展示實施於SOI上之多指狀物FET器件的實例之平面圖及側向剖視圖。矩形形狀n型井、矩形形狀經p型摻雜區、矩形形狀閘極及n型井本體觸點的形成可以類似於參看圖20A及圖20B描述之彼等的方式來達成。
圖21A及圖21B之實例多指狀物FET器件可經組態，使得源極區一起電連接至源極節點，且汲極區一起連接至汲極節點。閘極亦可一起連接至閘極節點。在此實例組態中，可經由閘極節點提供共同閘極 偏壓信號以控制電流在源極節點與汲極節點之間的流動。
在一些實施中，複數個前述多指狀物FET器件可串聯連接作為開關以允許處置高功率RF信號。每一FET器件可劃分與在所連接之FET處的功率耗散相關聯的總電壓降。可基於(例如)開關之功率處置要求來選擇此等多指狀物FET器件之數目。
產品中之實施的實例：
本文中所描述之基於FET之開關電路的各種實例可以數種不同方式且於不同產品層級實施。以實例方式描述此等產品實施中之一些。
半導體晶粒實施
圖22A至圖22D展示在一或多個半導體晶粒上的此等實施的非限制性實例。圖22A展示，在一些實施例中，具有如本文中所描述之一或多個特徵的開關電路120及偏壓/耦接電路150可實施於晶粒800上。圖22B展示，在一些實施例中，偏壓/耦接電路150中之至少一些可實施於圖22A之晶粒800外部。
圖22C展示，在一些實施例中，具有如本文中所描述之一或多個特徵的開關電路120可實施於第一晶粒800a上，且具有如本文中所描述之一或多個特徵的偏壓/耦接電路150可實施於第二晶粒800b上。圖22D展示，在一些實施例中，偏壓/耦接電路150之至少一些可實施於圖22C之第一晶粒800a的外部。
經封裝模組實施
在一些實施例中，具有本文中所描述之一或多個特徵的一或多個晶粒可實施於經封裝模組中。此模組之實例展示於圖23A中(平面圖)及圖23B中(側視圖)。儘管在開關電路及偏壓/耦接電路兩者係在同一晶粒上(例如，圖22A之實例組態)的內容脈絡中進行描述，但應理解，經封裝模組可係基於其他組態。
模組810被展示為包括封裝基板812。此封裝基板可經組態以收 納複數個組件，且可包括(例如)層壓基板。安裝於封裝基板812上的組件可包括一或多個晶粒。在所展示之實例中，具有切換電路120及偏壓/耦接電路150的晶粒800被展示為黏著於封裝基板812上。晶粒800可經由諸如連接導線接合件816的連接而電連接至模組之其他部分(且在利用一個以上晶粒之處彼此電連接)。此連接導線接合件可形成於在晶粒800上形成之接觸墊818與形成於封裝基板812上之接觸墊814之間。在一些實施例中，一或多個表面黏著器件(SMD)822可黏著於封裝基板812上以促進模組810的各種功能性。
在一些實施例中，封裝基板812可包括用於彼此互連各種組件及/或與用於外部連接之接觸墊互連的電連接路徑。舉例而言，連接路徑832被描繪為互連實例SMD 822與晶粒800。在另一實例中，連接路徑832被描繪為互連SMD 822與外部連接接觸墊834。在另一實例中，連接路徑832被描繪為互連晶粒800與接地連接接觸墊836。
在一些實施例中，封裝基板812及黏著於封裝基板812上之各種組件上方的空間可填充有包覆模製結構830。此包覆模製結構可提供數個所要功能性，包括保護組件及導線接合件不受外部要素影響，及更容易地處置經封裝模組810。
圖24展示可實施於參看圖23A及圖23B描述的模組810中之實例切換組態的示意圖。在該實例中，開關電路120被描繪為SP9T開關，其中極可連接至天線且投可連接至各種Rx及Tx路徑。此組態可促進(例如)無線器件中之多模式多頻帶操作。
模組810可進一步包括用於接收功率(例如，供電電壓VDD)及控制信號的介面以促進開關電路120及/或偏壓/耦接電路150的操作。在一些實施中，供電電壓及控制信號可經由偏壓/耦接電路150施加至開關電路120。
無線器件實施
在一些實施中，具有本文中所描述之一或多個特徵的器件及/或電路可包括於諸如無線器件的RF器件中。此器件及/或電路可以如本文中所描述之模組化形式或以其某組合來直接實施於無線器件中。在一些實施例中，此無線器件可包括(例如)蜂巢式電話、智慧型電話、有或無電話功能性的手持型無線器件、無線平板電腦等。
圖25示意性地描繪具有本文中所描述之一或多個有利特徵的實例無線器件900。在如本文中所描述之各種開關及各種偏壓/耦接組態的內容脈絡中，開關120及偏壓/耦接電路150可為模組810的部分。在一些實施例中，此開關模組可促進(例如)無線器件900的多頻帶多模式操作。
在實例無線器件900中，具有複數個PA之功率放大器(PA)模組916可提供放大RF信號至開關120(經由雙工器920)，且開關120可將放大RF信號投送至天線。PA模組916可自收發器914接收未放大RF信號，該收發器914可以已知方式組態並操作。收發器亦可經組態以處理所接收信號。收發器914被展示為與基頻子系統910互動，該基頻子系統910經組態以提供適合於使用者之資料及/或語音信號與適用於收發器914之RF信號之間的轉換。收發器914亦經展示以連接至功率管理組件906，該功率管理組件906經組態以管理無線器件900之操作的功率。此功率管理組件亦可控制基頻子系統910及模組810的操作。
基頻子系統910經展示以連接至使用者介面902以促進提供至使用者並自使用者接收的語音及/或資料的各種輸入及輸出。基頻子系統910亦可連接至記憶體904，記憶體904經組態以儲存資料及/或指令以促進無線器件之操作及/或提供用於使用者之資訊的儲存。
在一些實施例中，雙工器920可允許使用共同天線(例如，924)同時執行傳輸及接收操作。在圖25中，所接收信號被展示為投送至可包括(例如)低雜訊放大器(LNA)的「Rx」路徑(圖中未示)。
數個其他無線器件組態可利用本文中所描述之一或多個特徵。舉例而言，無線器件並不需要為多頻帶器件。在另一實例中，無線器件可包括諸如分集天線的額外天線，及諸如Wi-Fi、藍芽及GPS的額外連接性特徵。
除非上下文另外明確要求，否則貫穿描述內容及申請專利範圍，詞語「包含」及其類似物應以包括性意義理解，而非排他性或詳盡性意義；亦即，意義為「包括(但不限於)」。如本文中通常使用，詞語「耦接」係指可能直接連接或借助於一或多個中間元件連接的兩個或兩個以上元件。另外，當用於本申請案中時，詞語「本文中」、「上文」、「下文」及類似意思之詞語應係指本申請案整體而非係指本申請案之任何特定部分。在上下文准許之處，以上實施方式中之使用單數或複數之詞語亦可分別包括複數或單數。在詞語「或」涉及兩個或兩個以上項目之清單時，該詞語涵蓋詞語之以下所有解釋：清單中之項目中的任一者、清單中之所有項目，及清單中項目的任何組合。
本發明之以上實施方式不欲為詳盡的或將本發明限於上文揭示之精準形式。如熟習相關技術者將認識到，儘管上文出於說明之目的而描述了本發明之特定實施例及實例，但是在本發明之範疇內可能有各種等效修改。舉例而言，雖然以既定次序呈現程序或區塊，但替代性實施例可執行具有呈不同次序之步驟的常式或使用具有不同次序之區塊的系統，且可刪除、移動、添加、細分、組合及/或修改一些程序或區塊。此等程序或區塊中之每一者皆可以多種不同方式來實施。又，儘管有時將程序或區塊展示為連續執行的，但是可替代地並行執行此等程序或區塊，或可在不同時間執行此等程序或區塊。
本文中提供的本發明之教示可應用於其他系統，未必為上文描述之系統。可組合上述各種實施例之元件及動作以提供其他實施例。
雖然已描述了本發明之一些實施例，但此等實施例已僅以實例 方式予以呈現，且不意欲限制本發明之範疇。實際上，本文中所描述之新穎方法及系統可以多種其他形式體現；此外，在不悖離本發明之精神的情況下，可對本文中所描述之方法及系統的形式進行各種省略、替代及改變。隨附申請專利範圍及其等效物意欲涵蓋將屬於本發明之範疇及精神內的該等形式或修改。
100‧‧‧射頻(RF)開關
200‧‧‧調諧偏壓系統
202‧‧‧埠
204‧‧‧埠
212‧‧‧節點M1
214‧‧‧第二M1節點
216‧‧‧第三M1節點
218‧‧‧第四M1節點
222‧‧‧共同電極
230‧‧‧共同埠/DC偏壓饋給點節點(V)
Rcommon‧‧‧共同電阻
Rds1、Rds2、…、Rds8‧‧‧汲極至源極電阻器
Rg1、Rg2、…、Rg8‧‧‧閘極電阻器
RM1‧‧‧額外電阻器
RM2‧‧‧電阻
RM3‧‧‧電阻
RM4‧‧‧電阻

Claims (20)

  1. 一種切換器件，其包含：一第一端子及一第二端子；複數個場效電晶體(FET)，其在該第一端子與該第二端子之間以一堆疊組態實施，每一FET具有一源極、一汲極及一閘極，該等FET經組態以處於一接通狀態或一關斷狀態以分別允許或禁止一射頻(RF)信號在該第一端子與該第二端子之間通過；及具有一偏壓輸入節點及一分配網路的一偏壓電路，該分配網路將該偏壓輸入節點耦接至每一FET的該閘極，該分配網路包括複數個第一節點，每一第一節點經由一或多個各別電阻性路徑連接至該等閘極中的一或多者，該分配網路進一步包括一或多個第二節點，每一第二節點經由一或多個各別電阻性路徑連接至該等第一節點中的一或多者，與該等第一節點及該等第二節點相關聯的該等電阻性路徑中之至少一些電阻性路徑具有經選擇以當該等FET處於該關斷狀態時減小該RF信號之損耗的電阻值。
  2. 如請求項1之切換器件，其中該FET實施為一絕緣體上矽(SOI)器件。
  3. 如請求項2之切換器件，其中該FET實施為一指狀物組態器件，使得該閘極包括數個矩形形狀閘極指狀物，每一閘極指狀物實施於該源極觸點之一矩形形狀源極指狀物與該汲極觸點之一矩形形狀汲極指狀物之間。
  4. 如請求項1之切換器件，其中該第一端子為該RF信號的一輸入端子，且該第二端子為該RF信號的一輸出端子。
  5. 如請求項1之切換器件，其中該偏壓輸入節點經由一共同電阻連 接至一個第二節點。
  6. 如請求項5之切換器件，其中該一個第二節點與複數個第一節點經由其各別節點間電阻連接。
  7. 如請求項6之切換器件，其中該複數個第二節點中的每一者與複數個閘極經由其各別閘極電阻連接。
  8. 如請求項1之切換器件，其中該對應第一節點與該對應閘極之間的每一電阻性路徑包括一閘極電阻器。
  9. 如請求項8之切換器件，其中每一閘極電阻器經組態以減小經由與該閘極電阻器相關聯之寄生電容的該RF信號至接地的損耗。
  10. 如請求項9之切換器件，其中每一閘極電阻器具有一減小的DC電阻值，該減小之DC電阻導致針對該RF信號之頻率的一較高有效電阻。
  11. 如請求項10之切換器件，其中該等閘極電阻器之該較高有效電阻在該等FET係處於該關斷狀態時導致針對該RF信號的該切換器件之一總體電阻(ROFF)的一增加。
  12. 如請求項11之切換器件，其中該增加之ROFF導致該切換器件之一較高Q因子效能。
  13. 如請求項9之切換器件，其中該對應第一節點與該對應第二節點之間的每一電阻性路徑包括一額外電阻器。
  14. 如請求項13之切換器件，其中該等額外電阻器中之每一者經組態以減小該RF信號至該偏壓輸入節點的損耗，且減小該RF信號在該第一端子與該第二端子之間的損耗。
  15. 如請求項1之切換器件，其進一步包含具有一源極/汲極偏壓輸入節點及一分配網路的一源極/汲極偏壓電路，該分配網路將該源極/汲極偏壓輸入節點耦接至每一FET的該源極/汲極，該分配網路包括複數個第一節點，每一第一節點經由一或多個各別電阻 性路徑連接至該等源極/汲極中的一或多者，該分配網路進一步包括一或多個第二節點，每一第二節點經由一或多個各別電阻性路徑連接至該等第一節點中的一或多者，與該等第一節點及該等第二節點相關聯的該等電阻性路徑中的至少一些電阻性路徑具有經選擇以在該等FET處於該關斷狀態時減小該RF信號之損耗的電阻值。
  16. 如請求項1之切換器件，其進一步包含具有一本體偏壓輸入節點及一分配網路的一本體偏壓電路，該分配網路將該本體偏壓輸入節點耦接至每一FET的該本體，該分配網路包括複數個第一節點，每一第一節點經由一或多個各別電阻性路徑連接至該等本體中的一或多者，該分配網路進一步包括一或多個第二節點，每一第二節點經由一或多個各別電阻性路徑連接至該等第一節點中的一或多者，與該等第一節點及該等第二節點相關聯之該等電阻性路徑中的至少一些電阻性路徑具有經選擇以在該等FET處於該關斷狀態時減小該RF信號之損耗的電阻值。
  17. 如請求項1之切換器件，其中該堆疊組態包括串聯連接的該複數個FET。
  18. 如請求項17之切換器件，其中該複數個FET形成FET的一實質上連續鏈。
  19. 一種用於製造一射頻(RF)切換器件的方法，該方法包含：提供一半導體基板；在該半導體基板上形成一切換電路，該切換電路包括以一堆疊組態實施的複數個場效電晶體(FET)，每一FET具有一源極、一汲極及一閘極，該等FET經組態以處於一接通狀態或一關斷狀態以分別允許或禁止一RF信號經由該堆疊通過；及在該半導體基板上形成一偏壓電路，該偏壓電路具有一偏壓 輸入節點及一分配網路，該分配網路將該偏壓輸入節點耦接至每一FET的該閘極，該分配網路包括複數個第一節點，每一第一節點經由一或多個各別電阻性路徑連接至該等閘極中的一或多者，該分配網路進一步包括一或多個第二節點，每一第二節點經由一或多個各別電阻性路徑連接至該等第一節點中的一或多者，與該等第一節點及該等第二節點相關聯的該等電阻性路徑中之至少一些電阻性路徑具有經選擇以當該等FET處於該關斷狀態時減小該RF信號之損耗的電阻值。
  20. 一種射頻(RF)切換模組，其包含：一封裝基板，其經組態以收納複數個組件；及一晶粒，其安裝於該封裝基板上，該晶粒具有一切換電路，該切換電路包括以一堆疊組態實施的複數個場效電晶體(FET)，每一FET具有一源極、一汲極及一閘極，該等FET經組態以處於一接通狀態或一關斷狀態以分別允許或禁止一RF信號經由該堆疊通過，該切換電路進一步包括具有一偏壓輸入節點及一分配網路的一偏壓電路，該分配網路將該偏壓輸入節點耦接至每一FET的該閘極，該分配網路包括複數個第一節點，每一第一節點經由一或多個各別電阻性路徑連接至該等閘極中的一或多者，該分配網路進一步包括一或多個第二節點，每一第二節點經由一或多個各別電阻性路徑連接至該等第一節點中的一或多者，與該等第一節點及該等第二節點相關聯之該等電阻性路徑中的至少一些電阻性路徑具有經選擇以當該等FET處於該關斷狀態時減小該RF信號之損耗的電阻值。
TW103139446A 2013-11-13 2014-11-13 用於改進一堆疊電晶體中的品質因子之電路及方法 TWI654839B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361903900P 2013-11-13 2013-11-13
US61/903,900 2013-11-13
US14/536,814 2014-11-10
US14/536,814 US20150171860A1 (en) 2013-11-13 2014-11-10 Circuits and methods for improved quality factor in a stack of transistors

Publications (2)

Publication Number Publication Date
TW201531027A true TW201531027A (zh) 2015-08-01
TWI654839B TWI654839B (zh) 2019-03-21

Family

ID=53057944

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139446A TWI654839B (zh) 2013-11-13 2014-11-13 用於改進一堆疊電晶體中的品質因子之電路及方法

Country Status (5)

Country Link
US (1) US20150171860A1 (zh)
EP (1) EP3069446B1 (zh)
CN (1) CN105900339B (zh)
TW (1) TWI654839B (zh)
WO (1) WO2015073453A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9584097B2 (en) * 2014-04-29 2017-02-28 Infineon Technologies Ag System and method for a switchable capacitance
US11342161B2 (en) * 2015-06-29 2022-05-24 Reno Technologies, Inc. Switching circuit with voltage bias
US9780090B2 (en) * 2015-10-19 2017-10-03 Nxp Usa, Inc. Integrated circuits and devices with interleaved transistor elements, and methods of their fabrication
US10672708B2 (en) 2015-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Standard-cell layout structure with horn power and smart metal cut
CN107293540B (zh) * 2016-04-13 2019-08-09 世界先进积体电路股份有限公司 高耐压半导体装置
EP3516770B1 (en) * 2016-09-26 2023-04-26 Skyworks Solutions, Inc. Main-auxiliary field-effect transistor configurations for radio frequency applications
CN106972845A (zh) * 2017-04-07 2017-07-21 广东工业大学 一种射频开关电路
US10693459B2 (en) * 2017-12-31 2020-06-23 Skyworks Solutions, Inc. Biasing architectures and methods for lower loss switches
KR102428337B1 (ko) * 2018-01-24 2022-08-01 삼성전기주식회사 스위칭 응답 지연을 개선한 고주파 스위치 회로 및 장치
KR102403383B1 (ko) * 2019-02-28 2022-06-02 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 소스 저항기를 갖는 반도체 디바이스 및 그 제조 방법
US11217526B2 (en) * 2019-02-28 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with source resistor and manufacturing method thereof
CN110086456B (zh) * 2019-04-25 2023-03-24 河源广工大协同创新研究院 一种仅需要正电压偏置的soi cmos射频开关电路结构
US11804435B2 (en) 2020-01-03 2023-10-31 Skyworks Solutions, Inc. Semiconductor-on-insulator transistor layout for radio frequency power amplifiers
US11316550B2 (en) 2020-01-15 2022-04-26 Skyworks Solutions, Inc. Biasing of cascode power amplifiers for multiple power supply domains
US11569812B2 (en) * 2020-06-15 2023-01-31 Psemi Corporation RF switch stack with charge control elements
US11671090B2 (en) * 2020-07-31 2023-06-06 Psemi Corporation Switch FET body current management devices and methods
US11463087B2 (en) 2020-07-31 2022-10-04 Psemi Corporation Methods and devices to generate gate induced drain leakage current sink or source path for switch FETs
US20220038097A1 (en) * 2020-07-31 2022-02-03 Psemi Corporation Switch fet body current management devices and methods
US11811438B2 (en) 2020-08-21 2023-11-07 Skyworks Solutions, Inc. Systems and methods for magnitude and phase trimming
CN112260671B (zh) * 2020-12-08 2022-05-10 南京元络芯科技有限公司 栅极电压再平衡的集成射频开关
US11601126B2 (en) * 2020-12-11 2023-03-07 Psemi Corporation RF switch stack with charge redistribution
CN112953491A (zh) * 2021-02-12 2021-06-11 上海韦玏微电子有限公司 一种射频开关的偏置电路及方法
US11923838B2 (en) * 2022-06-17 2024-03-05 Psemi Corporation Inductive drain and/or body ladders in RF switch stacks

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) * 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6730953B2 (en) 2002-09-13 2004-05-04 Mia-Com, Inc. Apparatus, methods and articles of manufacture for a low control voltage switch
US6803680B2 (en) * 2002-09-13 2004-10-12 Mia-Com, Inc. Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage
US7515882B2 (en) * 2002-12-17 2009-04-07 Kelcourse Mark F Apparatus, methods and articles of manufacture for a multi-band switch
JP2005006072A (ja) 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ装置および半導体装置
US7098755B2 (en) * 2003-07-16 2006-08-29 Analog Devices, Inc. High power, high linearity and low insertion loss single pole double throw transmitter/receiver switch
US7812369B2 (en) * 2003-09-09 2010-10-12 The Regents Of The University Of California Fabrication of single or multiple gate field plates
US7459988B1 (en) * 2006-09-18 2008-12-02 Rf Micro Devices, Inc. High linearity wide dynamic range radio frequency antenna switch
WO2008056747A1 (fr) * 2006-11-09 2008-05-15 Renesas Technology Corp. Circuit intégré semi-conducteur, module rf utilisant celui-ci et dispositif de terminal de communication radio utilisant celui-ci
JP5348912B2 (ja) * 2008-03-19 2013-11-20 株式会社豊田中央研究所 半導体素子駆動回路
JP5189958B2 (ja) * 2008-11-10 2013-04-24 ルネサスエレクトロニクス株式会社 半導体集積回路およびそれを内蔵した高周波モジュール
US8058922B2 (en) 2009-07-28 2011-11-15 Qualcomm, Incorporated Switch with improved biasing
US8461903B1 (en) * 2009-09-11 2013-06-11 Rf Micro Devices, Inc. SOI switch enhancement
JP2011193191A (ja) * 2010-03-15 2011-09-29 Renesas Electronics Corp 半導体集積回路およびそれを内蔵した高周波モジュール
US9209784B2 (en) * 2010-04-27 2015-12-08 Rf Micro Devices, Inc. Switchable capacitive elements for programmable capacitor arrays
US9673802B2 (en) * 2010-04-27 2017-06-06 Qorvo Us, Inc. High power FET switch
JP5251953B2 (ja) * 2010-09-30 2013-07-31 株式会社村田製作所 スイッチ回路、半導体装置及び携帯無線機
JP2012104615A (ja) * 2010-11-09 2012-05-31 Panasonic Corp 高周波スイッチおよび高周波モジュール
KR101859253B1 (ko) * 2011-11-09 2018-05-18 스카이워크스 솔루션즈, 인코포레이티드 전계 효과 트랜지스터 구조 및 관련된 무선-주파수 스위치

Also Published As

Publication number Publication date
CN105900339A (zh) 2016-08-24
US20150171860A1 (en) 2015-06-18
EP3069446A1 (en) 2016-09-21
TWI654839B (zh) 2019-03-21
CN105900339B (zh) 2020-07-03
WO2015073453A1 (en) 2015-05-21
EP3069446A4 (en) 2017-08-09
EP3069446B1 (en) 2023-01-04

Similar Documents

Publication Publication Date Title
TWI654839B (zh) 用於改進一堆疊電晶體中的品質因子之電路及方法
US10840233B2 (en) Radio-frequency switch having stack of non-uniform elements
US10580705B2 (en) Devices and methods related to radio-frequency switches having improved on-resistance performance
US9852978B2 (en) Metal layout for radio-frequency switches
CN108134596B (zh) 开关电路及其制造方法、集成电路、射频器件的封装模块
US9973184B2 (en) Radio-frequency devices with gate node voltage compensation
US8922268B2 (en) Adjustable gate and/or body resistance for improved intermodulation distortion performance of radio-frequency switch
US8975950B2 (en) Switching device having a discharge circuit for improved intermodulation distortion performance
US20140009212A1 (en) Body-gate coupling to improve linearity of radio-frequency switch
US20140009213A1 (en) Body-gate coupling to reduce distortion in radio-frequency switch
US11901243B2 (en) Methods related to radio-frequency switching devices having improved voltage handling capability
US20140009209A1 (en) Radio-frequency switch having dynamic body coupling
US20140009207A1 (en) Radio-frequency switch having dynamic gate bias resistance and body contact