CN107293540B - 高耐压半导体装置 - Google Patents

Abstract

本发明公开了一种高耐压半导体装置，包括一金属氧化半导体(MOS)装置，以及一电阻装置。该MOS装置包括一源极和一漏极、一漏极绝缘区，毗邻该漏极、一栅极，毗邻该源极。该电阻装置形成在该漏极绝缘区上且电性连接该漏极。该电阻装置系由多个电阻区段连接而成，且每一该等电阻区段的形状包括一弧形。本发明提供的高耐压半导体装置，降低所需面积、减少电阻值、及避免影响崩溃电压。

Description

高耐压半导体装置

技术领域

本发明有关于一种半导体，特别是有关于具有弧形电阻的高耐压(high-voltage)半导体装置。

背景技术

在一交流(AC)或一直流(DC)的半导体电路中，常使用由电阻所构成的分压器。一般采用一高电阻系数之多晶硅(HR poly)电阻，设置在一场氧化层(FOX)上。但该HR poly电阻的缺点是高压端受限于FOX的厚度，若要提升该高压端的耐压性，可采用一螺旋状HRpoly电阻与一超高电压(UHV)二极体形成并联，让该UHV二极体来承受高压。

为了节省面积的目的，可将一HR ploy电阻与一UHV MOS整并。但是随着电流需求的增加，前述架构已不敷使用。为因应电流增加，有加大UHV MOS尺寸的设计出现，但是会遭遇电阻值过大的问题。若尝试降低电阻值，由于受限于UHV MOS的形状，则会破坏该HR poly电阻下方的该UHV MOS的电场分布，导致整体的耐压性不足。

发明内容

为降低高耐压半导体装置所需面积、减少电阻值、及避免影响崩溃电压，本发明揭露的一实施例揭露了一种高耐压半导体装置，包括一金属氧化半导体(MOS)装置，以及一电阻装置。该MOS装置包括一源极和一漏极、一漏极绝缘区，毗邻该漏极、以及一栅极，毗邻该源极。该电阻装置形成在该漏极绝缘区上且电性连接该漏极。该电阻装置系由多个电阻区段连接而成，且每一该等电阻区段的形状包括弧形。

本发明又一实施例揭露了一种高耐压半导体装置，包括一指状漏极区，具有多个漏极指状部、一源极区，包围该指状漏极区，具有对应于该等漏极指状部的多个源极袋状部、一绝缘区，形成于该指状漏极区及该源极区之间，且毗邻该指状漏极区、一栅极区，形成于该绝缘区和该源极区之间、以及一电阻装置，形成于该绝缘区上，且和该指状漏极区的该等指状部其中之一电性连接；其中，该电阻装置由多个电阻区段连接而成，每一该等电阻区段是弧形、半月形或C形。

附图说明

从阅读以下的详细说明并搭配所附图式，能对本发明有最佳的理解。必须强调的是，根据工业上的标准作业，各种特征并没有按比例画出，仅做说明用途。事实上，为了更清晰的讨论，各种特征的尺寸可能随意增加或减小。

图1显示一高耐压半导体装置的顶视图，其中该高耐压半导体装置的形状为一圆形。

图2显示一高耐压半导体装置的顶视图，其中该高耐压半导体装置的形状为一跑道型。

图3显示一高耐压半导体装置的剖面图。

图4显示一高耐压半导体装置的顶视图。

1、2、3、4～高耐压半导体装置；

10、20、30、40～电阻装置；

11～圆形MOS装置；

20a～电阻装置20的直线部分HR poly电阻；

21～跑道型MOS装置；

31～MOS装置；

41～指状MOS装置；

110、210、310～源极；

112、212、312～漏极；

114、214、314～栅极；

116、216、316、416～漏极绝缘区；

300～p型基板；

302～p型井区；

304～n型井区；

340～内连线；

410～源极区；

410a～源极袋状部

412～指状漏极区；

412a～漏极指状部；

414～栅极区。

具体实施方式

以下提供许多不同的实施例或者范例，用来实施所提供之标的之不同特征。为了简化本发明，以下所述为元件和布局的特定例。这些当然仅仅是范例，而且没有被限制的打算。举例来说，上面所述的第一特征或第二特征的构造遵循可包括在直接接触中形成的第一和第二特征之实施例，也可包括额外的特征可被形成在第一和第二特征之间，使得第一和第二特征可没有直接接触之实施例。此外，本发明可在各种范例上重复参考数字和/或字母。重复的目的是为了简化和明晰，并未要让它主宰先前讨论的各种实施例和/或组态之间的关系。

更进一步的，空间相关的术语，像是“在…下面”、“在…之下”、“向下”、“上”、“向上”诸如此类，当要说明图式时，这些可被使用作为描述一个元件或特征和另一个元件或特征的关系。除了描述图式的方向外，空间相关的术语旨在包含装置使用或操作上的不同方向。仪器可被另外定位(旋转90度或者是其他方向)，于是在此处被使用的空间相关的术语可同样被阐释。

请参考图1，图1显示一高耐压半导体装置的顶视图(布局图)，该高耐压半导体装置1包括一圆形MOS装置11以及一电阻装置10。该圆形MOS装置11有一重度掺杂n+源极110、一重度掺杂n+漏极112、一漏极绝缘区116、以及一栅极114。该漏极绝缘区116，包围该重度掺杂n+漏极112。该栅极114，包围该漏极绝缘区116。该重度掺杂n+源极110包围该该栅极114。其中该电阻装置10形成在该漏极绝缘区116上，并且电性连接该重度掺杂n+漏极112。在图1中，为简洁起见并未图示该电阻装置10与该漏极112的连接。此外，该漏极绝缘区116可以是一场氧化层区，该场氧化层区包括氧化硅。

随着电流需求增加，该圆形MOS装置11并联该电阻装置10的架构可能不敷使用。此时，可采用一跑道型或是手指型UHV MOS并联一HR poly电阻的架构。

请参照图2，图2显示一高耐压半导体装置的顶视图，该高耐压半导体装置2包括一跑道型MOS装置21以及一电阻装置20。其中该跑道型MOS装置21有一重度掺杂n+源极210、一重度掺杂n+漏极212、一漏极绝缘区216、以及一栅极214。该漏极绝缘区216，包围该重度掺杂n+漏极212。该栅极214，包围该漏极绝缘区216。该重度掺杂n+源极210包围该栅极214。其中该电阻装置20形成在该漏极绝缘区216上，并且电性连接(未图示)该重度掺杂n+漏极212。在图2中，为简洁起见并未图示该电阻装置20与该漏极212的连接。此外，该漏极绝缘区216可以是一场氧化层区，该场氧化层区包括氧化硅。

图2的该电阻装置20围绕在该跑道型MOS装置21的该漏极绝缘区216上方，电阻装置20完全由HR poly电阻构成，随着该跑道型MOS装置21的跑道长度变长，则会遭遇到电阻值过大的问题。如果将电阻装置20采用较大的间距来设置以降低该电阻值，则会破坏该电阻装置20下方的该跑道型MOS装置21的电场分布，导致整体的耐压性不足。

为了解决该跑道型MOS装置21并联该电阻装置20的架构导致该电阻值过大的问题，可将图2所示的电阻装置20的直线部分的HR poly电阻(20a)改用金属取代。

但上述方法无法使用在手指型UHV MOS上，因为当金属长度过长时，会形成一压降，造成同一电力线上看到不同电压的金属，进而影响崩溃电压；此外，也增加制程上的复杂度及成本。因此，本发明更进一步提供具有弧型电阻装置的高耐压半导体装置，来进行改善，以降低所需面积、减少电阻值、及避免影响崩溃电压。

图3显示依据本发明之一实施例的一高耐压半导体装置的剖面图。参照图3，该高耐压半导体装置3包括一MOS装置31以及一电阻装置30。该MOS装置31包括一源极310和一漏极312；一漏极绝缘区316，设于该漏极312和该源极310之间、且毗邻该漏极312；一栅极314，设于该漏极绝缘区316和该源极310之间。该电阻装置30形成在该漏极绝缘区316上、且透过内连线340而电性连接该漏极312。该电阻装置30系由多个电阻区段连接而成，且每一该等电阻区段的形状包括弧形。

在此实施例中，该MOS装置30系形成于一半导体p型基板300(p-sub)上。该半导体p型基板300中，形成有一p型井区302(p-well)，和一n型井区304(n-well)。该p型井区302上，形成有该源极310及该栅极314；该n型井区304上，形成有该漏极绝缘区316及该漏极312。该p型井区302与该n型井区304之间形成一p-n接面。该漏极绝缘区316，例如是场化层。

在实施例里，该电阻装置30系由多晶硅或金属形成。

在实施例里，该电阻装置30的每一该等电阻区段可以是一弧形线段。而该弧形线段之弧形包括半月形或C形。

图4显示根据本发明的各个特征所构成的半导体装置之又一实施例。

参考图4，图4显示一高耐压半导体装置4的顶视图。该高耐压半导体装置4主要由一指状MOS装置41和一电阻装置40所构成。该指状MOS装置41包括一指状漏极区412、一源极区410、一漏极绝缘区416、以及一栅极区414。其中该指状漏极区412具有多个漏极指状部412a。该源极区410包围该指状漏极区412，具有对应于该等漏极指状部412a的多个源极袋状部410a。在此实施例中，指状MOS装置41有三个指状漏极区412a及三个源极袋状区410a。该漏极绝缘区416，形成于该指状漏极区412及该源极区410之间，包围且毗邻该指状漏极区412。该栅极区414包围该绝缘区416，且形成于该漏极绝缘区416和该源极区410之间。

该电阻装置40形成于该漏极绝缘区416上，且和该指状漏极区412的该等指状部412a其中之一电性连接。此外，该漏极绝缘区416可以是一场氧化层区，该场氧化层区包括氧化硅。

在实施例里，该电阻装置40系由多晶硅或金属形成。该电阻装置40由多个电阻区段连接而成，每一该等电阻区段是可以是具有既定宽度的一弧形线段。而该弧形线段之弧形可以是半月形或C形。

在实施例里，该电阻装置40的弧形区段，如图4所示，该等弧形区段系由与该指状漏极区412的该等指状部其中之一电性连接处向该源极区410之对应的源极袋状部410a延伸，而且愈靠近该对应的源极袋状部410a的底部者，其弧长愈大。

在图4所述的实施例中，仅只一个电阻装置40电性连接指状部412a；但是本发明并非限定于此，亦可以依应用所需而使用多个(例如2个或3个)电阻装置40，分别电性该等连接指状部412a。

此外，沿图4的A-A方向所示的剖面，系与图3所示者相同。又，如图4所示，任两个该等电阻区段的连接部，系交错地位于该A-A剖面线的两侧。

以图4所示的高耐压半导体装置而言，无需使用如图2所示的跑道型MOS装置，故能降低所需面积。又使用具有弧形、半月形或C型电阻区段的电阻装置，能达到电阻连续及减少电阻值的效果，且该等弧形电阻区段的延伸方式能形成场板(field plate)效果进而提升崩溃电压。

前面概述一些实施例的特征以便对那些在相关领域有专业普通技能的人可更好的理解本发明的特征。那些在相关领域有专业普通技能的人可领会，他们可容易使用本发明作为对为了执行相同的目的和/或达到与在此处介绍之实施例相同的益处而设计或修改其它制程和结构的基础。那些在相关领域有专业普通技能的人应该也了解那些同等品构造不背离本发明的精神和范围，而且他们可在没有背离本发明的精神和范围下，于此处做各种改变、替代和改造。

Claims (6)

1.一种高耐压半导体装置，其特征在于，所述的高耐压半导体装置包括：

一金属氧化半导体装置，包括：

一源极和一漏极，所述漏极包括：多个指状部；

一漏极绝缘区，毗邻所述漏极；及

一栅极，毗邻所述源极；以及

一电阻装置，形成在所述漏极绝缘区上且电性连接所述漏极的多个指状部的其中之一；

所述电阻装置由多个电阻区段连接而成，且每一所述电阻区段的形状包括弧形。

2.如权利要求1所述的高耐压半导体装置，其特征在于，所述的电阻装置由多晶硅或金属形成。

3.如权利要求1所述的高耐压半导体装置，其特征在于，所述的电阻装置的所述电阻区段的弧形包括半月形或C形。

4.一种高耐压半导体装置，其特征在于，所述的高耐压半导体装置包括：

一指状漏极区，具有多个漏极指状部；

一源极区，包围所述指状漏极区，具有对应于所述漏极指状部的多个源极袋状部；

一绝缘区，形成于所述指状漏极区及所述源极区之间，且毗邻所述指状漏极区；

一栅极区，形成于所述绝缘区和所述源极区之间；以及

一电阻装置，形成于所述绝缘区上，且和所述指状漏极区的所述指状部其中之一电性连接；

其中，所述电阻装置由多个电阻区段连接而成，每一所述电阻区段是弧形、半月形或C形。

5.如权利要求4所述的高耐压半导体装置，其特征在于，所述的电阻装置由多晶硅或金属形成。

6.如权利要求4所述的高耐压半导体装置，其特征在于，所述的电阻装置的所述电阻区段，从所述指状漏极区的所述指状部其中之一向其所对应的一源极袋状部的底部延伸，且愈靠近底部者的所述电阻区段长度愈长。