CN104347719B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104347719B
CN104347719B CN201410380207.6A CN201410380207A CN104347719B CN 104347719 B CN104347719 B CN 104347719B CN 201410380207 A CN201410380207 A CN 201410380207A CN 104347719 B CN104347719 B CN 104347719B
Authority
CN
China
Prior art keywords
diffusion layer
contact hole
gate electrode
layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410380207.6A
Other languages
English (en)
Other versions
CN104347719A (zh
Inventor
桑沢和伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN104347719A publication Critical patent/CN104347719A/zh
Application granted granted Critical
Publication of CN104347719B publication Critical patent/CN104347719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体装置。所述半导体装置具备：N型阱(13)、P型体扩散层(14)、N+型源极扩散层(18)、N+型漏极扩散层(19)以及P+型体接触区(32)，多个P+型体接触区(32)沿着栅极电极(17a、17b)而设置，多个第一接触孔(25)沿着所述栅极电极而设置，多个第二接触孔(27)沿着所述栅极电极而设置，多个P+型体接触区(32)的间距大于多个第一接触孔(25)的间距。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
对现有的N沟道LDMOS(Lateral Diffused MOS：横向扩散金属氧化物半导体)进行说明。
N沟道LDMOS具有：被形成在硅基板的阱上的栅极电极；以与栅极电极重叠的方式而被形成在栅极电极的一侧的阱中的P型体扩散层；被形成于P型体扩散层内且位于栅极电极下方的沟道区域；被形成在P型体扩散层中的N+型源极扩散层以及多个P+型体接触区；被形成在栅极电极的另一侧的硅基板中的N+型漏极扩散层(例如参照专利文献1)。
在阱、P型体扩散层以及栅极电极上形成有层间绝缘膜。在该层间绝缘膜上形成有与N+型源极扩散层取得接触的第一接触孔、与N+型漏极扩散层取得接触的第二接触孔以及与P+型体接触区取得接触的第三接触孔。
在上述N沟道LDMOS中，谋求如下的情况，即，减小N+型源极扩散层与N+型漏极扩散层之间的电阻，从而易于流通较大的电流。因此，优选增多第一接触孔的个数与第二接触孔的个数设置为多个。
专利文献1：日本特开2010-16155
发明内容
本发明的几个方式涉及一种通过进一步增多接触孔的个数从而减小接触电阻的半导体装置。
本发明的一个方式的半导体装置，具备：第一导电型的第一扩散层，其位于半导体层中；栅极电极，其隔着栅极绝缘膜而位于所述第一扩散层以及所述半导体层上；第二导电型的第二扩散层，其为位于所述栅极电极的沟道长度方向上的一侧并且位于所述第一扩散层内的源极扩散层以及漏极扩散层中的一方；第二导电型的第三扩散层，其为位于所述栅极电极的沟道长度方向上的另一侧并且位于所述半导体层中的源极扩散层以及漏极扩散层中的另一方；多个第一导电型的第四扩散层，其位于所述第二扩散层内，并且与所述第一扩散层电连接；绝缘膜，其位于所述半导体层、所述第一扩散层以及所述栅极电极上；多个第一接触孔，其位于所述绝缘膜中，并且位于所述第二扩散层以及所述第四扩散层上；多个第二接触孔，其位于所述绝缘膜中，并且位于所述第三扩散层上，所述多个第四扩散层沿着所述栅极电极而设置，所述第二扩散层位于所述多个第四扩散层的相互之间，所述多个第一接触孔沿着所述栅极电极而设置，所述多个第二接触孔沿着所述栅极电极而设置，所述多个第四扩散层的间距大于所述多个第一接触孔的间距。据此，能够增多位于第二扩散层上的第一接触孔的个数，从而能够使第二扩散层与第一接触孔之间的接触电阻减小。
另外，上述的半导体层是指如下含义，即，不仅包括半导体基板、外延层和阱，还包括位于半导体基板或半导体层中的杂质扩散层。
上述本发明的一个方式中，优选为，所述多个第四扩散层沿着所述栅极电极而设置成一列，所述多个第一接触孔沿着所述栅极电极而设置成一列，所述多个第二接触孔沿着所述栅极电极而设置成一列，所述多个第一接触孔的间距与所述多个第二接触孔的间距相同。据此，通过将多个第一接触孔的间距设为与多个第二接触孔的间距相同，从而即使多个第四扩散层的间距大于多个第一接触孔的间距，也能够增多位于第二扩散层上的第一接触孔的个数。由此，能够使第二扩散层与第一接触孔之间的接触电阻减小。
此外，上述本发明的一个方式中，优选为，所述多个第一接触孔具有与所述第二扩散层重叠且不与所述第四扩散层重叠的接触孔，和与所述第四扩散层重叠且不与所述第二扩散层重叠的接触孔。
此外，上述本发明的一个方式中，优选为，所述多个第一接触孔具有与所述第二扩散层重叠且与所述第四扩散层重叠的接触孔。由此，能够使第二扩散层与第一接触孔之间的接触电阻减小。
此外，上述本发明的一个方式中，优选为，所述多个第四扩散层中的至少一个与所述多个第一接触孔中的任意一个均不重叠。
此外，上述本发明的一个方式中，优选为，所述多个第一接触孔具有与所述第二扩散层取得接触的接触孔，和与所述第四扩散层取得接触的接触孔。
此外，上述本发明的一个方式中，优选为，所述多个第一接触孔具有与所述第二扩散层以及所述第四扩散层双方均取得接触的接触孔。由此，能够使第二扩散层与第一接触孔之间的接触电阻减小。
此外，上述本发明的一个方式中，优选为，所述多个第四扩散层中的至少一个与所述多个第一接触孔中的任意一个均未取得接触。
附图说明
图1为表示本发明的一个方式所涉及的半导体装置的俯视图。
图2为沿着图1所示的1B-1B线的剖视图。
图3为表示N沟道LDMOS的比较例的俯视图。
图4为表示本发明的一个方式所涉及的半导体装置的俯视图。
图5为表示本发明的一个方式所涉及的半导体装置的俯视图。
图6为表示本发明的一个方式所涉及的半导体装置的俯视图。
图7为表示本发明的一个方式所涉及的半导体装置的俯视图。
图8为表示本发明的一个方式所涉及的半导体装置的俯视图。
具体实施方式
以下，使用附图来对本发明的实施方式进行详细说明。但是，本发明不限定于以下的说明，在不脱离本发明的主旨及其范围的条件下对其方式以及详细内容进行各种变更，是本领域技术人员所能够容易理解的。因此，本发明并非限定于以下所示的实施方式的记载内容而被解释的发明。
实施方式一
图1为表示本发明的一个实施方式所涉及的半导体装置的俯视图。图2为沿着图1所示的1B-1B线的剖视图。该半导体装置为N沟道LDMOS。
如图2所示，N-型阱13位于P型硅基板11中。LOCOS(Local Oxidation of Silicon，硅的局部氧化)氧化膜16位于N-型阱13的表面上。LOCOS氧化膜16所不存在的区域成为源极以及漏极所存在的有源区。栅极绝缘膜12位于LOCOS氧化膜16所不存在的N-型阱13的表面上。
通过将P型杂质导入N-型阱13中，从而使P型体扩散层14位于N-型阱13中。接下来，栅极电极17a、17b位于LOCOS氧化膜16及栅极绝缘膜12上。栅极电极17a、17b通过形成多晶硅膜并对该多晶硅膜进行加工而被形成。
N+型源极扩散层18位于P型体扩散层14中，N+型漏极扩散层19位于N-型阱13中。用于局部地与P型体扩散层14相连接的P+型体接触区32位于N+型源极扩散层18内。
层间绝缘膜24位于包括N-型阱13、P型体扩散层14、栅极电极17a、17b以及LOCOS氧化膜16在内的整个面上。多个第一接触孔25以及多个第二接触孔27位于层间绝缘膜24中。导电膜26被埋入第一及第二接触孔25、27内。
如图1所示，多个P+型体接触区32位于栅极电极17a、17b的沟道长度方向上的一侧。多个P+型体接触区32沿着栅极电极17a、17b而设置成一列，并且P+型体接触区32被连接于P型体扩散层14。N+型源极扩散层18位于多个P+型体接触区32的周围，并且N+型源极扩散层18位于多个P+型体接触区32的相互之间。
多个第一接触孔25沿着栅极电极17a、17b而设置成一列，多个第二接触孔27沿着栅极电极17a、17b而设置成一列。多个第一接触孔25的间距与多个第二接触孔27的间距相同，该间距优选为较小。其原因在于，通过减小间距，从而能够增多接触孔的个数。此外，该间距优选为符合设计规定的最小间距。此外，该间距例如优选在2.0μm以下。更优选在1.2μm以下。
多个第一接触孔25的间距与多个第二接触孔27的间距相同。此外，多个P+型体接触区32的间距大于多个第一接触孔25的间距。
另外，在本说明书中，“间距”是指相邻的图案的中心之间的距离，具体而言，为如图1所示的俯视图中的相邻的P+型体接触区32的图案的中心之间的距离、相邻的第一接触孔25的图案的中心之间的距离、相邻的第二接触孔27的图案的中心之间的距离。
此外，在本说明书中，间距“相同”是指如下含义，即，不仅包含完全地相同的情况，还包含其中一方的间距大小大于等于另一方的间距大小的90％且小于100％的情况。其原因在于，在现实中进行加工的情况下，必然会产生或多或少的误差。
第二接触孔27为与位于栅极电极17a、17b的沟道长度方向上的另一侧的N+型漏极扩散层19相连接的漏极接触孔。
第一接触孔25具有如下三种类型，即，位于N+型源极扩散层18上的源极接触孔25a、位于P+型体接触区32上的体接触孔25b、位于N+型源极扩散层18以及P+型体扩散区域32双方上的源极及体接触孔25c。由于本实施方式的LDMOS中，N+型源极扩散层18与P+型体接触区32处于同电位，因此第一接触孔25能够与该双方均取得接触。
源极接触孔25a为与N+型源极扩散层18取得接触的接触孔。体接触孔25b为与P+型体接触区32取得接触的接触孔。源极及体接触孔25c为与N+型源极扩散层18以及P+型体扩散区域32双方均取得接触的接触孔。
换言之，源极接触孔25a为与N+型源极扩散层18重叠且不与P+型体接触区32重叠的接触孔。体接触孔25b为与P+型体接触区32重叠且不与N+型源极扩散层18重叠的接触孔。源极及体接触孔25c为与N+型源极扩散层18重叠且与P+型体扩散区32重叠的接触孔。此外，多个P+型体接触区32中的至少一个与体接触孔25b以及源极及体接触孔25c双方均重叠。
另外，在本说明书中，“重叠”是指，在俯视观看时上层的图案与下层的图案重叠，具体而言是指，在如图1所示的俯视图中，接触孔的图案与其下方的扩散层或区域的图案重叠。此外，“不重叠”是指，在俯视观看时上层的图案与下层的图案不重叠，具体而言是指，在如图1所示的俯视图中，接触孔的图案与其下方的扩散层或区域的图案不重叠。
比较例
图3为表示N沟道LDMOS的比较例的俯视图，对于与图1相同的部分标注相同的符号，且仅对不同的部分进行说明。
如图3所示，多个P+型体接触区132沿着栅极电极17a、17b而设置成一列。N+型源极扩散层18位于多个P+型体接触区132的相互之间。
多个第一接触孔125沿着栅极电极17a、17b而设置成一列。多个第一接触孔125的间距大于多个第二接触孔27的间距。
多个P+型体接触区132的间距大于多个第二接触孔27的间距。
第一接触孔125具有如下两种类型，即，位于N+型源极扩散层18上的源极接触孔125a、位于P+型体接触区132上的体接触孔125b。源极接触孔125a与体接触孔125b被交替地配置。
源极接触孔125a为与N+型源极扩散层18取得接触的接触孔。体接触孔125b为与P+型体接触区132取得接触的接触孔。
上述比较例的N沟道LDMOS中，为了减小N+型源极扩散层18与N+型漏极扩散层19之间的电阻而易于流通较大的电流，将被配置为一列的多个第二接触孔27以符合设计规则的最小间距而进行配置，并且将被配置为一列的多个P+型体接触区132以最小间距进行配置，因此，多个P+型体接触区132的间距宽于多个第二接触孔27的间距。此外，由于将源极接触孔125a配置于N+型源极扩散层18上，并且将体接触孔125b配置于P+型体接触区132上，因此，第一接触孔125的间距宽于第二接触孔27的间距。其结果为，源极接触孔125a的个数变少，从而无法充分地减小源极接触电阻，由此无法充分地减小N+型源极扩散层18与N+型漏极扩散层19之间的电阻。
与此相对，在本实施方式一中，通过排出如下的设计思想，即，将源极接触孔25a配置于N+型源极扩散层18上，并且将体接触孔26b配置于P+型体接触区32上的设计思想，从而能够使多个第一接触孔25的间距与多个第二接触孔27的间距相同。其结果为，在图3所示的比较例的N沟道LDMOS中，源极接触孔125a为5个，与此相对，在图1所示的本实施方式一的N沟道LDMOS中，能够配置3个源极及体接触孔25c，如将该3个的源极及体接触孔25c换算为等同于1.5个源极接触孔，则可以说能够将源极接触孔25a增加到相当于6.5个。如此，通过增加源极接触孔的个数从而能够使源极接触电阻减小，进而有助于通态电阻的改善。
另外，由于N+型源极扩散层18与P+型体接触区32为同电位，因此，也可以在本实施方式中添加如下的结构，即，在N+型源极扩散层18与层间绝缘膜24之间以及P+型体接触区32与层间绝缘膜24之间分别配置有硅化膜的结构。
实施方式二
图4为表示本发明的一个方式所涉及的半导体装置的俯视图，对与图1相同的部分标注相同的符号，且仅对不同的部分进行说明。
图4所示的多个P+型体接触区232的间距大于图1所示的多个P+型体接触区32的间距。
本实施方式也能够获得与实施方式一相同的效果。
详细而言，本实施方式的N沟道LDMOS中，能够配置2个源极及体接触孔25c，如将该2个源极及体接触孔25c换算为等同于1个源极接触孔，则能够设有相当于9个源极接触孔25a。
实施方式三
图5为表示本发明的一个方式所涉及的半导体装置的俯视图，对与图4相同的部分标注相同的符号，且仅对不同的部分进行说明。
如图5所示的多个P+型体接触区332的间距大于图4所示的多个P+型体接触区232的间距。
本实施方式也能够获得与实施方式二相同的效果。
详细而言，本实施方式的N沟道LDMOS中，能够配置3个源极及体接触孔25c，如将该3个源极及体接触孔25c换算为等同于1.5个源极接触孔，则能够设有相当于9.5个源极接触孔25a。
实施方式四
图6为表示本发明的一个方式所涉及的半导体装置的俯视图，对与图1相同的部分标注相同的符号，且仅对不同的部分进行说明。
图6所示的多个P+型体接触区432各自的大小(面积)小于图1所示的多个P+型体接触区32的大小。
多个P+型体接触区432中的至少一个与体接触孔25b以及源极及体接触孔25c双方均不重叠。即，多个P+型体接触区432中的至少一个432a与第一接触孔25不重叠。
此外，多个P+型体接触区432中的至少一个432b仅与源极及体接触孔25c重叠，而不与体接触孔25b重叠。
本实施方式也能够获得与实施方式一相同的效果。
详细而言，本实施方式的N沟道LDMOS中，能够配置2个源极及体接触孔25c，如将该2个源极及体接触孔25c换算为等同于1个源极接触孔，则能够设有相当于10个源极接触孔25a。
实施方式五
图7为表示本发明的一个方式所涉及的半导体装置的俯视图，对与图1相同的部分标注相同的符号，且仅对不同的部分进行说明。
图7所示的多个P+型体接触区532各自的大小(面积)小于图1所示的多个P+型体接触区32的大小。此外，图7所示的多个P+型体接触区532的间距小于图1所示的多个P+型体接触区32的间距。
本实施方式也能够获得与实施方式一相同的效果。
详细而言，本实施方式的N沟道LDMOS中，能够配置4个源极及体接触孔25c，如将该4个源极及体接触孔25c换算为等同于2个源极接触孔，则能够设有相当于7个源极接触孔25a。
实施方式六
图8为表示本发明的一个方式所涉及的半导体装置的俯视图，对与图1相同的部分标注相同的符号，且仅对不同的部分进行说明。
图8所示的多个P+型体接触区632各自的大小(面积)小于图1所示的多个P+型体接触区32的大小。此外，图8所示的多个P+型体接触区632的间距大于如图1所示的多个P+型的体接触区32的间距。
本实施方式也能够获得与实施方式一相同的效果。
详细而言，本实施方式的N沟道LDMOS中，能够配置3个源极及体接触孔25c，如将该3个源极及体接触孔25c换算为等同于1.5个源极接触孔，则能够设有相当于6.5个源极接触孔25a。
另外，在实施方式一至实施方式六中，也可以将N-型阱13称为半导体层，将P型体扩散层14称为第一扩散层，将N+型源极扩散层18称为第二扩散层，将N+型漏极扩散层19称为第三扩散层，将P+型体接触区32称为第四扩散层。
此外，也可以适当地将上述的实施方式一至实施方式六相互进行组合来实施。
此外，在本发明中，在特定的B(以下，称为“B”)位于特定的A(以下，称为“A”)上(或者下)时，并不限定于B直接位于A上(或者下)的情况。也包括在不阻碍本发明的作用效果的范围内，B隔着其他的部件而位于A上的情况。
符号说明
11…P型硅基板；12…栅极绝缘膜；13…N-型阱；14…P型体扩散层；16…LOCOS氧化膜；17a、17b…栅极电极；18…N+型源极扩散层；19…N+型漏极扩散层；24…层间绝缘膜；25…第一接触孔；25a…源极接触孔；25b…体接触孔；25c…源极及体接触孔；26…导电膜；27…第二接触孔；32…P+型体接触区；125a…源极接触孔；125b…体接触孔；132、232、332、432、432a、432b、532、632…P+型体接触区。

Claims (6)

1.一种半导体装置，其特征在于，具备：
第一导电型的第一扩散层，其位于半导体层中；
栅极电极，其隔着栅极绝缘膜而位于所述第一扩散层以及所述半导体层上；
第二导电型的第二扩散层，其为位于所述栅极电极的沟道长度方向上的一侧并且位于所述第一扩散层内的源极扩散层；
第二导电型的第三扩散层，其为位于所述栅极电极的沟道长度方向上的另一侧并且位于所述半导体层中的漏极扩散层；
多个第一导电型的第四扩散层，其位于所述第二扩散层内，并且与所述第一扩散层电连接；
绝缘膜，其位于所述半导体层、所述第一扩散层以及所述栅极电极上；
多个第一接触孔，其位于所述绝缘膜中，并且位于所述第二扩散层以及所述第四扩散层上；
多个第二接触孔，其位于所述绝缘膜中，并且位于所述第三扩散层上，
所述多个第四扩散层沿着所述栅极电极而设置，所述第二扩散层位于所述多个第四扩散层的相互之间，
所述多个第一接触孔沿着所述栅极电极而设置，
所述多个第二接触孔沿着所述栅极电极而设置，
所述多个第四扩散层的间距大于所述多个第一接触孔的间距，
所述多个第一接触孔具有：与所述第二扩散层重叠且不与所述第四扩散层重叠的接触孔；与所述第四扩散层重叠且不与所述第二扩散层重叠的接触孔；与所述第二扩散层重叠且与所述第四扩散层重叠的接触孔，
所述多个第四扩散层中的至少一个与所述多个第一接触孔中的任意一个均不重叠。
2.如权利要求1所述的半导体装置，其特征在于，
所述多个第四扩散层沿着所述栅极电极而设置成一列，
所述多个第一接触孔沿着所述栅极电极而设置成一列，
所述多个第二接触孔沿着所述栅极电极而设置成一列，
所述多个第一接触孔的间距与所述多个第二接触孔的间距相同。
3.如权利要求1所述的半导体装置，其特征在于，
所述多个第一接触孔具有与所述第二扩散层取得接触的接触孔，和与所述第四扩散层取得接触的接触孔。
4.如权利要求3所述的半导体装置，其特征在于，
所述多个第一接触孔具有与所述第二扩散层以及所述第四扩散层双方均取得接触的接触孔。
5.如权利要求3或4所述的半导体装置，其特征在于，
所述多个第四扩散层中的至少一个与所述多个第一接触孔中的任意一个均未取得接触。
6.一种半导体装置，其特征在于，具备：
第一导电型的第一扩散层，其位于半导体层中；
栅极电极，其隔着栅极绝缘膜而位于所述第一扩散层以及所述半导体层上；
第二导电型的第二扩散层，其为位于所述栅极电极的沟道长度方向上的一侧并且位于所述第一扩散层内的源极扩散层；
第二导电型的第三扩散层，其为位于所述栅极电极的沟道长度方向上的另一侧并且位于所述半导体层中的漏极扩散层；
多个第一导电型的第四扩散层，其位于所述第二扩散层内，并且与所述第一扩散层电连接；
绝缘膜，其位于所述半导体层、所述第一扩散层以及所述栅极电极上；
多个第一接触孔，其位于所述绝缘膜中，并且位于所述第二扩散层以及所述第四扩散层上；
多个第二接触孔，其位于所述绝缘膜中，并且位于所述第三扩散层上，
所述多个第四扩散层沿着所述栅极电极而设置，所述第二扩散层位于所述多个第四扩散层的相互之间，
所述多个第一接触孔沿着所述栅极电极而设置，
所述多个第二接触孔沿着所述栅极电极而设置，
所述多个第四扩散层的间距大于所述多个第一接触孔的间距，
所述多个第一接触孔具有：与所述第二扩散层取得接触的接触孔；与所述第四扩散层取得接触的接触孔；与所述第二扩散层以及所述第四扩散层双方均取得接触的接触孔，
所述多个第四扩散层中的至少一个与所述多个第一接触孔中的任意一个均未取得接触。
CN201410380207.6A 2013-08-05 2014-08-04 半导体装置 Active CN104347719B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-162289 2013-08-05
JP2013162289A JP6252022B2 (ja) 2013-08-05 2013-08-05 半導体装置

Publications (2)

Publication Number Publication Date
CN104347719A CN104347719A (zh) 2015-02-11
CN104347719B true CN104347719B (zh) 2018-09-28

Family

ID=52426889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410380207.6A Active CN104347719B (zh) 2013-08-05 2014-08-04 半导体装置

Country Status (3)

Country Link
US (1) US9012991B2 (zh)
JP (1) JP6252022B2 (zh)
CN (1) CN104347719B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102450572B1 (ko) * 2015-10-13 2022-10-11 삼성전자주식회사 메모리 장치
US9449986B1 (en) * 2015-10-13 2016-09-20 Samsung Electronics Co., Ltd. 3-dimensional memory device having peripheral circuit devices having source/drain contacts with different spacings
EP3319127B1 (en) * 2016-11-07 2020-12-30 ams AG Field effect transistor device with separate source and body contacts and method of producing the device
JP6971877B2 (ja) * 2018-02-20 2021-11-24 ルネサスエレクトロニクス株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201444A (zh) * 2010-03-25 2011-09-28 株式会社东芝 半导体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3719642B2 (ja) 2000-03-01 2005-11-24 松下電器産業株式会社 半導体装置
JP2002064206A (ja) 2000-06-09 2002-02-28 Toshiba Corp 半導体装置及びその製造方法
JP3524850B2 (ja) 2000-08-03 2004-05-10 三洋電機株式会社 絶縁ゲート型電界効果半導体装置
TW594993B (en) 2001-02-16 2004-06-21 Sanyo Electric Co Semiconductor device and manufacturing process therefor
JP4454921B2 (ja) * 2002-09-27 2010-04-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100514181B1 (ko) * 2003-09-03 2005-09-13 삼성에스디아이 주식회사 시리즈 박막트랜지스터, 그를 이용한 능동 매트릭스유기전계발광소자 및 상기 능동 매트릭스유기전계발광소자의 제조방법
KR100648276B1 (ko) * 2004-12-15 2006-11-23 삼성전자주식회사 역방향 다이오드가 구비된 수직형 디모스 소자
JP2006245548A (ja) * 2005-02-01 2006-09-14 Toshiba Corp 半導体装置
JP4840738B2 (ja) * 2005-03-15 2011-12-21 株式会社デンソー 半導体装置とその製造方法
US7535057B2 (en) * 2005-05-24 2009-05-19 Robert Kuo-Chang Yang DMOS transistor with a poly-filled deep trench for improved performance
JP4630207B2 (ja) * 2006-03-15 2011-02-09 シャープ株式会社 半導体装置
CN200969352Y (zh) * 2006-04-24 2007-10-31 Bcd半导体制造有限公司 横向dmos结构
JP2007053399A (ja) 2006-10-18 2007-03-01 Sanyo Electric Co Ltd 半導体装置
US7851889B2 (en) * 2007-04-30 2010-12-14 Freescale Semiconductor, Inc. MOSFET device including a source with alternating P-type and N-type regions
US7781834B2 (en) * 2007-07-03 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Robust ESD LDMOS device
JP2009164417A (ja) 2008-01-08 2009-07-23 Panasonic Corp 半導体装置
JP2009231443A (ja) 2008-03-21 2009-10-08 Oki Semiconductor Co Ltd 高耐圧半導体デバイス、及び高耐圧半導体デバイスの製造方法
JP4587003B2 (ja) 2008-07-03 2010-11-24 セイコーエプソン株式会社 半導体装置
US8482065B2 (en) * 2008-11-25 2013-07-09 Newport Fab, Llc MOS transistor with a reduced on-resistance and area product
JP5455801B2 (ja) * 2010-06-10 2014-03-26 株式会社東芝 半導体装置
JP5700649B2 (ja) * 2011-01-24 2015-04-15 旭化成エレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201444A (zh) * 2010-03-25 2011-09-28 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
CN104347719A (zh) 2015-02-11
US9012991B2 (en) 2015-04-21
JP6252022B2 (ja) 2017-12-27
US20150035056A1 (en) 2015-02-05
JP2015032733A (ja) 2015-02-16

Similar Documents

Publication Publication Date Title
JP5630114B2 (ja) 炭化珪素半導体装置
US10396065B2 (en) Semiconductor device having a temperature-detecting diode
JP5511124B2 (ja) 絶縁ゲート型半導体装置
JP6131114B2 (ja) 半導体装置及びその製造方法
WO2014163058A1 (ja) 半導体装置
US9548294B2 (en) Semiconductor device with temperature-detecting diode
CN107180862A (zh) 开关元件
CN104347719B (zh) 半导体装置
TW201533901A (zh) 半導體裝置
JP2011159828A (ja) 半導体装置及び半導体装置の製造方法
WO2016039070A1 (ja) 半導体装置および半導体装置の製造方法
US8049279B2 (en) Semiconductor device and method for fabricating the same
US20140061718A1 (en) Insulated gate bipolar transistor
JP2015012020A (ja) 半導体装置
JP2016027675A (ja) 半導体装置
US20150364585A1 (en) Power semiconductor device
JP6337969B2 (ja) 半導体装置およびその製造方法
US9882043B2 (en) Semiconductor device with trench termination structure
TWI546961B (zh) 高壓金氧半導體電晶體元件
JPWO2013175557A1 (ja) 半導体装置
JP7425943B2 (ja) 炭化珪素半導体装置
WO2017077578A1 (ja) 半導体装置
JP2022144775A (ja) 半導体装置
JP2022191813A (ja) 炭化珪素半導体装置
US9105491B2 (en) Semiconductor structure and semiconductor device having the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant