CN105900339B - 用于晶体管的堆栈中改进的品质因素的电路和方法 - Google Patents

用于晶体管的堆栈中改进的品质因素的电路和方法 Download PDF

Info

Publication number
CN105900339B
CN105900339B CN201480072851.5A CN201480072851A CN105900339B CN 105900339 B CN105900339 B CN 105900339B CN 201480072851 A CN201480072851 A CN 201480072851A CN 105900339 B CN105900339 B CN 105900339B
Authority
CN
China
Prior art keywords
nodes
node
field effect
gate
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480072851.5A
Other languages
English (en)
Other versions
CN105900339A (zh
Inventor
G.A.布林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of CN105900339A publication Critical patent/CN105900339A/zh
Application granted granted Critical
Publication of CN105900339B publication Critical patent/CN105900339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electronic Switches (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

用于在晶体管的堆栈中改进的品质因素的电路和方法。开关器件可以包括以堆栈配置实现的多个场效应晶体管(FET)。开关器件可进一步包括具有将偏置输入节点耦接到每个FET的栅极的分布网络的偏置电路。所述分布网络可包括多个第一节点，每个第一节点通过一个或多个相应的电阻路径连接到栅极中的一个或多个。所述分布网络可进一步包括一个或多个第二节点，每个第二节点通过一个或多个相应的电阻路径连接到第一节点中的一个或多个。电阻路径中的至少一些具有选择成在FET处于断开状态中时减少射频(RF)信号的损失的电阻值。

Description

用于晶体管的堆栈中改进的品质因素的电路和方法
相关申请的交叉引用
本申请要求于2013年11月13日提交的、名称为“CIRCUITS AND METHODS FORIMPROVED QUALITY FACTOR IN A STACK OF TRANSISTORS”的美国临时申请号61/903,900的优先权，从而其公开明确通过引用整体合并于此。
技术领域
本公开总体涉及在射频(RF)应用中用于晶体管的堆栈中改进的品质因数的电路和方法。
背景技术
在一些射频(RF)应用中，多个开关元件(例如，场效应晶体管(FET))被共同地布置在堆栈配置中以促进对功率的适当处理。例如，可以使用更高的堆栈高度来允许RF开关承受更高的功率。
当这种FET处于断开(OFF)状态时，它们可被认为充当关于地的分流“高”阻抗。这种断开堆栈一般将呈现电容Coff和阻抗Roff，电容Coff和阻抗Roff可产生失配损失(例如，归因于Coff)和/或耗散损失(例如，归因于Roff)。在高电压被施加到断开堆栈的情况下，归因于Roff的耗散损失可能变得显著(例如，类似于调谐或谐振电路)。这种效应还可能减小品质因数(Q)并且因此减弱相应的谐振电路的有用性。
发明内容
根据一些实现方式，本公开涉及一种开关器件，其包括第一端子和第二端子以及在第一端子和第二端子之间以堆栈配置实现的多个场效应晶体管(FET)。每个FET具有源极、漏极和栅极。FET被配置为处于导通(ON)状态或断开(OFF)状态，以分别允许或阻止射频(RF)信号在第一和第二端子之间通过。所述开关器件进一步包括具有偏置输入节点和将偏置输入节点耦接到每个FET的栅极的分布网络的偏置电路。所述分布网络包括多个第一节点，每个第一节点通过一个或多个相应的电阻路径连接到栅极中的一个或多个。所述分布网络进一步包括一个或多个第二节点，每个第二节点通过一个或多个相应的电阻路径连接到第一节点中的一个或多个。与第一节点和第二节点关联的电阻路径中的至少一些具有选择成在FET处于断开状态中时减少RF信号的损失的电阻值。
在一些实施例中，FET可以被实现为绝缘体上的硅(SOI)器件。FET可被实现为梳指配置器件，使得栅极包括多个矩形形状的栅极梳指，每个栅极梳指可被实现在源极触点的矩形形状的源极梳指和漏极触点的矩形形状的漏极梳指之间。
在一些实施例中，第一端子可是输入端子而第二端子可是RF信号的输出端子。
在一些实施例中，偏置输入节点可以通过共同电阻连接到一个第二节点。所述一个第二节点可以通过多个第一节点的相应的节点间电阻连接到多个第一节点。多个第二节点中的每一个可以通过多个栅极的相应的栅极电阻连接到多个栅极。
在一些实施例中，在对应的第一节点和对应的栅极之间的每个电阻路径包括栅极电阻器。每个栅极电阻器被配置为通过与所述栅极电阻器关联的寄生电容来减少RF信号到地的损失。每个栅极电阻器具有减少的DC电阻的值，减小的DC电阻导致对于RF信号的频率的更高的有效电阻。栅极电阻器的更高的有效电阻导致在FET处于断开状态中时开关器件对于RF信号的总体电阻(ROFF)的增加。增加的ROFF可导致开关器件的更高的Q因数性能。
在一些实施例中，在对应的第一节点和对应的第二节点之间的每个电阻路径包括附加的电阻器。附加的电阻器的每一个被配置为减少RF信号到偏置输入节点的损失并减少在所述第一端子和所述第二端子之间的RF信号的损失。
在一些实施例中，所述开关器件可进一步包括具有源极/漏极偏置输入节点和将所述源极/漏极偏置输入节点耦接到每个FET的源极/漏极的分布网络的源极/漏极偏置电路。所述分布网络可包括多个第一节点，每个第一节点通过一个或多个相应的电阻路径连接到源极/漏极中的一个或多个。所述分布网络可进一步包括一个或多个第二节点，每个第二节点通过一个或多个相应的电阻路径连接到第一节点中的一个或多个。与第一节点和第二节点关联的电阻路径中的至少一些具有选择成在FET处于断开状态中时减少RF信号的损失的电阻值。
在一些实施例中，所述开关器件可进一步包括具有体偏置输入节点和将所述体偏置输入节点耦接到每个FET的体的分布网络的体偏置电路。所述分布网络可包括多个第一节点，每个第一节点通过一个或多个相应的电阻路径连接到体中的一个或多个。所述分布网络可进一步包括一个或多个第二节点，每个第二节点通过一个或多个相应的电阻路径连接到第一节点中的一个或多个。与第一节点和第二节点关联的电阻路径中的至少一些可具有选择成在FET处于断开状态中时减少RF信号的损失的电阻值。
在一些实施例中，所述堆栈配置可包括串联连接的多个FET。在一些实施例中，所述多个FET可形成基本连续的FET的链。
在一些教导中，本公开涉及具有半导体基底和实现在所述半导体基底上的开关电路的半导体裸芯。所述开关电路包括以堆栈配置实现的多个场效应晶体管(FET)，每个FET具有源极、漏极和栅极。FET被配置为处于导通状态或断开状态中，以分别允许或阻止射频(RF)信号通过所述堆栈。所述开关电路进一步包括具有偏置输入节点和将偏置输入节点耦接到每个FET的栅极的分布网络的偏置电路。所述分布网络包括多个第一节点，每个第一节点通过一个或多个相应的电阻路径连接到栅极中的一个或多个。所述分布网络进一步包括一个或多个第二节点，每个第二节点通过一个或多个相应的电阻路径连接到第一节点中的一个或多个。与第一节点和第二节点关联的电阻路径中的至少一些具有选择成在FET处于断开状态中时减少RF信号的损失的电阻值。
在一些实现方式中，本公开涉及用于制造射频(RF)开关器件的方法。所述方法包括提供半导体基底并在所述半导体基底上形成开关电路。所述开关电路包括以堆栈配置实现的多个场效应晶体管(FET)，每个FET具有源极、漏极和栅极。FET被配置为处于导通状态或断开状态中，以分别允许或阻止射频(RF)信号通过所述堆栈。所述方法进一步包括在半导体基底上形成偏置电路。所述偏置电路具有偏置输入节点和将偏置输入节点耦接到每个FET的栅极的分布网络。所述分布网络包括多个第一节点，每个第一节点通过一个或多个相应的电阻路径连接到栅极中的一个或多个。所述分布网络进一步包括一个或多个第二节点，每个第二节点通过一个或多个相应的电阻路径连接到第一节点中的一个或多个。与第一节点和第二节点关联的电阻路径中的至少一些具有选择成在FET处于断开状态中时减少RF信号的损失的电阻值。
根据多个教导，本公开涉及具有配置为容纳多个组件的封装基底和安装在所述封装基底上的裸芯(die)的射频(RF)开关模块。所述裸芯包括开关电路并且所述开关电路包括以堆栈配置实现的多个场效应晶体管(FET)，每个FET具有源极、漏极和栅极。FET被配置为处于导通状态或断开状态中，以分别允许或阻止射频(RF)信号通过所述堆栈。所述开关电路进一步包括具有偏置输入节点和将偏置输入节点耦接到每个FET的栅极的分布网络的偏置电路。所述分布网络包括多个第一节点，每个第一节点通过一个或多个相应的电阻路径连接到栅极中的一个或多个。所述分布网络进一步包括一个或多个第二节点，每个第二节点通过一个或多个相应的电阻路径连接到第一节点中的一个或多个。与第一节点和第二节点关联的电阻路径中的至少一些具有选择成在FET处于断开状态中时减少RF信号的损失的电阻值。
在一些教导中，本公开涉及具有发射器和与所述发射器通信的功率放大器的无线装置。所述功率放大器配置为放大由所述发射器生成的射频(RF)信号。所述无线装置进一步包括配置成发射放大的RF信号的天线和配置成将放大的RF信号从功率放大器路由到天线的开关电路。所述开关电路包括以堆栈配置实现的多个场效应晶体管(FET)，每个FET具有源极、漏极和栅极。FET被配置为处于导通状态或断开状态中，以分别允许或阻止放大的RF信号通过所述堆栈。所述开关电路进一步包括具有偏置输入节点和将偏置输入节点耦接到每个FET的栅极的分布网络的偏置电路。所述分布网络包括多个第一节点，每个第一节点通过一个或多个相应的电阻路径连接到栅极中的一个或多个。所述分布网络进一步包括一个或多个第二节点，每个第二节点通过一个或多个相应的电阻路径连接到第一节点中的一个或多个。与第一节点和第二节点关联的电阻路径中的至少一些具有选择成在FET处于断开状态中时减少放大的RF信号的损失的电阻值。
为了概括本公开，这里描述了本发明的某些方面、优点和新的特征。应理解，不一定全部这种优点都可以根据本发明的任何具体实施例实现。因此，本发明可以实现或优化这里教导的一个优点或一组优点的方式来实施或实现，而不一定实现这里教导或建议的其他优点。
附图说明
图1描绘具有调谐的偏置系统的射频(RF)开关。
图2示出在一些实施例中堆栈的场效应晶体管(FET)可以以梳指配置实现。
图3示出图2中指示的部分的示例侧横截视图。
图4描绘具有多个单独的FET的堆栈。
图5示出用于FET的堆栈的偏置方案的示例，其中栅极电阻器可以提供在每个FET的栅极和共同节点之间。
图6描绘在堆栈处于断开状态中时RF信号可以穿过或泄露过的路径的示例。
图7A描绘高DC电阻和较低DC电阻的频率响应的示例。
图7B示出在一些实施例中开关架构可以配置成使得ROFF响应对于期望范围内的频率保持相对地高。
图8示出具有用于FET的堆栈的调谐的偏置系统的示例开关配置。
图9示出图8的示例的电路表示。
图10示出在一些实施例中本公开的一个或多个特征可以实现在源极/漏极偏置系统中。
图11示出在一些实施例中本公开的一个或多个特征可以实现在体偏置系统中。
图12示出图9的示例RF开关的有效断开电阻(ROFF)和图5的示例RF开关的有效断开电阻的比较。
图13示出具有配置为例如单刀单掷(SPST)开关的多个FET的堆栈的RF开关的示例。
图14示出配置为在一个或多个刀和一个或多个掷之间切换一个或多个信号的RF开关。
图15示出在一些实现方式中图14的RF开关可以包括RF核和能量管理(EM)核。
图16示出在单刀双掷(SPDT)配置的示例情景中图14的RF核的更详细的示例。
图17示出在其中每个开关臂部件包括多个FET的示例SPDT配置。
图18示出在一些实现方式中可以由配置为偏置和/或耦接FET的一个或多个部分的电路促进对FET的控制。
图19示出偏置和/或耦接串联布置的一个或多个FET的不同部分的示例。
图20A和20B示出在绝缘体上的硅(SOI)上实现的示例基于梳指的FET器件的俯视和侧横截视图。
图21A和21B示出在SOI上实现的示例多梳指FET器件的俯视和侧横截视图。
图22A-22D示出本公开的一个或多个特征可以如何实现在一个或多个半导体裸芯上的非限制示例。
图23A和23B示出具有在这里描述的一个或多个特征的封装模块的俯视和侧横截视图。
图24示出可以实现在图23A和23B的模块中的示例开关配置的示意图。
图25描绘了具有在这里描述的一个或多个有利特征的示例无线装置。
具体实施方式
这里提供的标题，如有的话，仅是为了方便，并且不一定影响所要求保护的发明的范围或含义。
在例如天线调谐或一些其他开关应用的一些射频(RF)应用中，可能使用RF开关和无源组件。这种RF开关可包括多个开关元件(例如，场效应晶体管(FET))。这种开关元件可以共同地布置在堆栈配置中以促进对功率的适当处理。例如，更高的FET堆栈高度可以用来允许RF开关在失配情况下承受高功率。
当这种FET处于断开状态中时，它们可被认为充当关于地的分流“高”阻抗。这种断开堆栈一般将呈现电容Coff和阻抗Roff，电容Coff和阻抗Roff可产生失配损失(例如，归因于Coff)和/或耗散损失(例如，归因于Roff)。在高电压被施加到断开堆栈的情况下，归因于Roff的耗散损失可能变得显著(例如，类似于调谐或谐振电路)。这种效应还可能减小品质因数(Q)并且因此减弱对应的谐振电路的有用性。在一些情况下，这些耗散损失可由于用于将直流(DC)偏置施加到FET的栅极、体和/或漏极/源极电阻器导致。
在这里描述的是可以被实现以处理尤其是与FET堆栈关联的前述示例的挑战中的一些或全部的电路、装置和方法。虽然在FET堆栈的情景中进行描述，但是将理解本公开的一个或多个特征也可被实现在利用其它类型的开关元件的开关堆栈中。例如，具有二极管或微机电系统(MEMS)器件(如，MEMS电容器或MEMS开关)作为元件的开关或其他类型的堆栈也可从这里描述的一个或多个特征的实现方式中获益。
图1示意性示出具有调谐的偏置系统200的RF开关100。在一些实施例中，这种调谐的偏置系统可以实现为在FET处于断开状态中时偏置堆栈中的FET中的一些或全部，从而实现堆栈的一个或多个期望的功能。在这里更加详细地描述这种期望的功能的示例。
为了描述的目的，将理解FET可包括例如金属氧化物半导体FET(MOSFET)，如SOIMOSFET。还将理解这里描述的FET可以以其他工艺技术实现，包括但不限于HEMT、SOI、蓝宝石上的硅(SOS)和CMOS技术。
图2示出在一些实施例中，堆栈的FET 30可以以梳指配置实现。尽管在这里各种示例是在这种梳指配置的情景中进行描述的，但是也可以实现其他FET配置并且其他FET配置可以从本公开的一个或多个特征中获益。
在示例中，FET 30被示出包括有源区域30。尽管在矩形形状的示例情景中进行描述，但是将理解有源区域的其他形状也是可能的。
多个源极触点(S)和漏极触点(D)被示出为在梳指配置中实现，其中栅极梳指34在其间交错。在一些实施例中，源极触点和漏极触点(S、D)中的每一个可形成与有源区域32的欧姆金属接触，并且栅极梳指34中的每一个可包括通过栅极氧化层与有源区域32耦接的金属接触。源极触点S中的每一个可电连接到第一输入节点In，并且漏极触点D中的每一个可电连接到第一输出节点Out。将理解取决于给定的布局，S和D中的每一个可为输入或输出。栅极梳指34中的每一个可电连接到栅极节点G。
图3示出图2中指示的部分的示例侧横截视图。图3中的示例示出SOI配置；然而，将理解本公开的一个或多个特征也可以实现在其他类型的开关晶体管中。
在某实施例中，源极-栅极-漏极单元可包括形成在基底40上方的绝缘体42。体44被示出为形成在绝缘体42上方，并且源极/漏极区域46、48被示出为形成在体44上面。源极/漏极区域46、48被示出为被栅极34下方体44的一部分分离。栅极氧化物层50被示出为提供在栅极34和体44之间。
图4示意性描绘具有多个单独的FET 30的堆栈20。N个这种FET被示出为在输入节点(IN)和输出节点(OUT)之间串联连接，其中数量N为大于1的正整数。将可以理解在一些实施例中可以颠倒输入和输出，以使得OUT节点接收信号而IN节点输出信号。
在一些配置中，用于FET的堆栈的偏置方案可以包括从每个FET的栅极连接到共同节点的栅极电阻器。图5中描绘了这种配置的示例。在示例配置70中，八个示例FET(FET1、FET2…FET7、FET8)被示出为串联地布置在端口72和74之间。每个FET被示出为在其漏极和源极之间包括电阻。例如，FET1被示出为在其漏极和源极之间具有电阻Rds1，FET2被示出为在其漏极和源极之间具有电阻Rds2，等等。
八个示例FET的栅极被示出为通过共同电阻Rcommon和对于八个栅极中每一个的单独的栅极电阻(在共同节点78和FET1的栅极之间的Rg1，在共同节点78和FET2的栅极之间的Rg2，等等)而从DC偏置馈送点76偏置。在一些实施例中，共同电阻Rcommon可以不存在。栅极电阻Rg1到Rg8可以或者可以不具有相同的值。尽管未示出，但是可以给FET的体提供类似的偏置网络。
在以前述示例方式被配置时，FET可以被一起导通ON或断开OFF。当处于ON状态中时，每个FET都可以为ON以便允许RF信号从例如第一端口72到第二端口74的通过。在这种状态中，所述堆栈作为整体可具有RON的总体电阻和CON的总体电容。当处于OFF状态中时，每个FET都可以为OFF以便大体上阻止这种RF信号在第一和第二端口72、74之间通过。在这种状态中，所述堆栈作为整体可具有ROFF的总体电阻和COFF的总体电容。
FET的堆栈和其相应的偏置网络(例如图5的示例)可以产生多个路径，通过所述多个路径，在所述堆栈处于OFF状态中时，RF信号可通过或泄露。图6针对当所述堆栈处于OFF状态中时到达第一端口(P)72的RF信号，描绘了可存在于图5的示例配置70中的这种路径的示例。理解到在两个节点之间提供的电路径(描绘为实线)可具有电阻(通过分立的电阻器和/或由于路径的特性)、电容和/或电感，所以未示出各种电阻符号。出于对图5和6进行描述的目的，假设与在节点之间的各种路径关联的电容和电感可包括寄生效应。
在图6中示出的示例中，路径73(描绘为虚线)可以是通过其RF信号可以从第一端口节点(P)72泄露到第二端口节点(P)74的路径。在一些情况下，这种路径可以被视为具有堆栈的OFF电阻(ROFF)，其中ROFF包括在端口72、74之间所有Rds电阻(例如，Rds1到Rds8)的和。选择Rds电阻的适当的值可以阻止或减少RF信号在第一和第二端口72、74之间的这种泄露。
然而，并且在较高的频率下，提供在第一端口72处的RF信号的至少一些可以通过多种方式旁路路径73。例如，路径75可以旁路FET的Rds电阻并且允许RF信号泄露到与DC偏置馈送点关联的节点(V)76。这种路径可包括在第一FET的漏极(D)和栅极(G)之间(包括寄生电容Cdg1)、在栅极(G)节点和共同节点(M)78之间(包括栅极电阻Rg1和寄生电容Cg1)和在共同节点(M)78和DC偏置馈送点节点(V)76之间(包括共同电阻Rcommon和寄生电容Ccommon)的路径部分。
增加Rcommon的值可阻止或减少RF信号到DC偏置馈送点节点(V)76的泄露。然而，随着这种增加，其他泄露路径可能变得显著。例如，路径77可最初遵循前述的示例路径75一直到共同节点(M)78。从共同节点78，泄露的RF信号可通过在共同节点(M)78和最后的FET(FETN)的栅极(G)节点之间(包括栅极电阻RgN和寄生电容CgN)以及在最后的FET的栅极(G)节点和源极(S)节点之间(包括寄生电容CdgN)的路径部分行进到例如第二端口(P)74。
基于可存在的路径(例如75、77)的前述示例，可以注意到，当堆栈处于OFF的状态中时用于FET的堆栈的偏置电路可提供RF路径的网络。相应地，存在如下限制：对于通过简单地增加电阻值来阻止或减少RF泄露能实现什么。
还注意到，到地的显著的RF路径可以通过例如与偏置电路关联的一些或所有电阻器的寄生电感。在这样的情景中，大电阻器可对RF信号呈现较高的阻抗；但是其固有的到地的寄生电容对RF信号可提供比增加的电阻更多的影响。从而，在一些情况下，对于给定的电阻器技术可存在最优的电阻/电容组合；并且这种组合可确定多少电阻是有效的。增加电阻超过这种最优的组合可导致对RF信号的有效电阻的减少。在这种情况下，在流动到地时更多的RF信号可能不合意地耗散在(一个或多个)电阻器中；并且FET堆栈的品质因数可能会降级。
在一些实现方式中，本公开涉及在期望的频率范围上具有增加的有效OFF电阻(ROFF)从而在相同频率范围中的一些或全部内提供改进的QOFF的开关架构。QOFF可以被表达为QOFF＝2πfROFFCOFF，其中f是频率，并且ROFF和COFF两者都依赖于频率。相应地，开关的ROFF可配置为产生期望的频率范围的增加。
如在这里描述的，给定的电阻器可具有其中在频率增加超过某个值时有效电阻减少的频率响应。例如，图7A描绘了两个电阻器的频率响应——所述两个电阻器中的一个具有高DC电阻值(曲线279)，而另一个具有较低的DC电阻值(曲线280)。在较低的频率下，曲线279被示出为比曲线280显著更高。然而，在较高频率下，曲线279被示出为显著低于曲线280。如在这里描述的，在较高频率下有效电阻的这种减少可由于与电阻器关联的寄生电容而导致。
图7B示出在一些实施例中开关架构可以配置为使得ROFF响应对于在期望范围内的频率保持相对地高。例如，认为可以由响应曲线281表示对于图5和6的示例配置作为整体的ROFF的频率响应。如在这里描述的，具有在这里描述的一个或多个功能的开关架构可产生在期望的频率范围内自始至终比响应281高的改进的ROFF响应282。相应地，可以改进对于相同频率范围的Q性能。
在一些实施例中，可以通过使用如在这里描述的选择的电阻来实现在期望的频率范围内的ROFF的这种总体的增加，其中从电阻的增加获得的益处比与寄生电容关联的性能损失更多。在这里更加详细地描述可产生前述改进的开关配置的各种示例。
图8示出具有用于端口202、204之间的FET的堆栈的调谐的偏置系统200的示例开关配置100。在这种配置中，在开关的OFF状态中在端口202处的RF信号可以以多种方式泄露或经历损失。例如，到地的泄露可通过每个栅极电阻器Rg的寄生电容(Cg)而发生(例如，通过Rg1的寄生电容Cg1，Rg2的寄生电容Cg2，等等)。在另一示例中，到共同端口230的泄露可通过包括被指示为240的一部分的路径而发生。在这种的一部分中，到地的进一步的泄露可通过与各种电阻器(例如RM1和Rcommon)关联的寄生电容而发生。在再另一示例中，到其他端口204的泄露可通过被指示为223的路径而发生。沿这种路径，到地的进一步的泄露可通过与沿所述路径的各种电阻器关联的寄生电容而发生。
在一些实施例中，可以处理泄露路径的前述示例以便产生ROFF的总体增加，并且从而产生在期望的频率范围内的QOFF的改进。在图5和6的示例配置中，所有的栅极电阻器(例如，Rg1到Rg8)连接到共同节点78。从而，处理与在给定栅极和共同节点78之间的每个路径关联的泄露的努力实质上被限制到栅极电阻的变化上。相应地，增加栅极电阻以减少到共同节点78的泄露可通过对于期望频率中的频率的栅极电阻导致到地-泄露的有效电阻的减小。
然而，在图8的示例配置中，给定栅极和共同节点222之间的路径包括两个分离的电阻器。例如，在第一栅极和共同节点222之间总体被指示为240的路径包括栅极电阻器Rg1和附加的电阻器RM1。从而，与Rg1关联的地-泄露可以被Rg1自身处理，而到共同节点的泄露可以被RM1处理。在这里更加详细地描述处理各种泄露路径的这种灵活性的示例。
在图8的示例中，在偏置系统200中引入栅极电阻网络的附加层可促进产生增加的ROFF并且因此产生改进的Q性能的前述的设计灵活性。在图6的偏置系统70中，总体上指示为80的栅极偏置分布层包括与N个栅极电阻(Rg1、Rg2...RgN)对应的N个电阻路径。在图5的示例电路的情景中，N具有8的值。这种N个电阻路径全部连接到节点(M)78，从而使得每个电阻路径易受到地的RF泄露。从而，并且如在这里描述的，增加这种路径(例如，与Rg1对应的第一栅极电阻路径)的DC电阻来在OFF状态中阻止RF通过可导致在操作频率下有效电阻的减小。
在图8的偏置系统200中，总体上指示为210的栅极偏置分布层被示出为连接到N个FET的栅极。这种分布层(210)可包括多个节点M1(指示为212、212’)，每个节点M1通过相应的电阻路径连接到一个或多个FET。例如，第一M1节点(212)被示出为通过具有电阻Rg1的电阻路径连接到第一FET(FET1)的栅极，并且通过具有电阻Rg2的电阻路径连接到第二FET(FET2)的栅极。类似地，最后的M1节点(212’)被示出为通过具有电阻Rg(N-1)的电阻路径连接到倒数第二FET(FET(N-1))的栅极，并且通过具有电阻RgN的电阻路径连接到最后的FET(FETN)的栅极。在图9的对应的电路表示中，八个示例的FET连接到这种节点中的四个(图8中的M1和图9中的212、214、216、218)，每个M1节点连接到两个FET。将理解，M1节点可以连接到更多或更少FET。
因此，可以看到，对于图8和9的示例偏置系统200，共同节点(M2)222通过与在分布配置中它们的层关联的两个电阻RM和Rg连接到每个栅极。相比之下，示例偏置系统70的共同节点(M)节点78通过一个电阻Rg连接到每个栅极。
在图8的偏置系统200中，总体上指示为220的栅极偏置分布层被示出为将分布层210的M1节点连接到共同节点M2(222)。第一M1节点(图9中的212)被示出为通过具有电阻RM1的电阻路径连接到共同节点M2(222)。类似地，第二M1节点(图9中的214)通过具有电阻RM2的电阻路径连接到共同节点M2(222)；第三M1节点(图9中的216)通过具有电阻RM3的电阻路径连接到共同节点M2(222)；以及第四M1节点(图9中的218)通过具有电阻RM4的电阻路径连接到共同节点M2(222)。
在图8的偏置系统200中，共同节点M2(222)被示出为通过具有电阻Rcommon的电阻路径连接到DC偏置馈送点节点(V)230。这种电阻可以或者可以不与图5和6的示例的Rcommon相同。
图9示出参考图8描述的示例偏置系统200的电路表示。基于参考图8和9的前述描述，可以看到栅极偏置分布层的添加允许在如何可以配置各种分布电阻方面的灵活性，包括能够处理不同的RF泄露路径。
在图8和9的示例偏置系统200中，包括了一个附加的栅极偏置分布层。将理解，还可以实现多于一个的这种附加的分布层。
在一些实施例中，偏置系统200的各种电阻(例如，电阻器)可配置为允许将栅极偏置信号从共同的DC偏置馈送点节点高效分布到FET，并且促进通过各种路径的RF损失的减少。例如，可以相对于偏置系统70(图5)的栅极电阻器Rg1、Rg2...Rg8减小偏置系统200(图9)的栅极电阻器Rg1、Rg2...Rg8的值，从而减少通过栅极电阻器的到地的RF损失。栅极电阻器的值的这种减小可导致通过栅极电阻器中的每一个的较低的地-泄露。在组合所有栅极电阻器的效果时，地-泄露的减少可以是非常显著的，并且Q性能的导致的改进也可是非常显著的。
在图8和9的示例偏置系统200中，附加的电阻器RM中的每一个可引入到地的附加的泄露路径。然而，这种电阻器可以被选择成使得：相比于归因于通过减少的栅极电阻器的地-泄露的前述减少的Q性能的改进，归因于附加的地-泄露的Q的导致的任何降级都相对地小。相应地，选择的栅极电阻器(Rg)和附加的电阻器(RM)的净效果可产生Q性能的显著改进。
另外，电阻器RM可以被选择成提供充分高的电阻以减少RF泄露，例如在每个栅极和共同节点222之间(例如，图8中的路径240)的RF泄露，并且通过在第一和最后的栅极之间的示例路径223。相应地，通过使用这种附加的电阻器(RM)可以获得总体Q性能的附加的改进。借助于增加的ROFF对总体Q性能的这种改进的示例在这里参考图10进行描述。
在一些实施例中，偏置系统200的栅极电阻器Rg1、Rg2...Rg8可具有相同的电阻值或不同的电阻值。例如，较靠近RF输入端口(例如，图9中的202)的一个或多个栅极电阻器(例如，Rg1)可具有比与下游FET关联的其他栅极电阻器更高的电阻值。类似地，较靠近RF输出端口(例如，图9中的204)的一个或多个栅极电阻器(例如，Rg8)可具有比与上游FET关联的其他栅极电阻器更低的电阻值。
在一些实施例中，栅极电阻器的变化的值的前述示例可适应RF开关100的OFF状态。在RF开关100处于ON状态中时，让所有栅极电阻器具有共同的值可能是合意的。在这种情况下，栅极电阻器的共同的值可以被选择成适应ON状态，并且如在这里描述的可以是适当的，以适应在处于OFF状态中时减少的RF损失。
在这里参考图8和9描述的各种示例涉及栅极偏置系统。将可以理解，本公开的一个或多个特征还可以实现在与FET的其他部分关联的电路中。可以由与针对栅极电阻器(例如，图9)描述的示例类似的偏置系统200来替换漏极到源极电阻器(例如，Rds1、Rds2...Rds8)。这种示例源极/漏极偏置系统在图10中示出。在另一示例中，可以以类似方式配置体偏置系统200。这种示例体偏置系统在图11中示出。
图12示出图9的示例RF开关100的有效OFF电阻(ROFF)与图5的示例RF开关70的有效OFF电阻的比较。被标绘为到达输入端口(例如，图9中的202和图5中的72)的RF信号的频率的函数，上面的曲线262针对RF开关100，而下面的曲线260针对RF开关70。产生图12的示例频率响应的各种电阻器的值列于表1中。可以看到，RF开关100在示出的范围下对RF信号提供比RF开关70显著更高的ROFF电阻。如在这里描述的，ROFF电阻的这种增加可以在不必增加寄生电容并且因此使Q性能降级的情况下实现。
开关 电阻器 值(KΩ)
图5中的70 R<sub>common</sub> 20
图5中的70 R<sub>g1</sub>、R<sub>g2</sub>…R<sub>g8</sub> 170
图9中的100 R<sub>common</sub> 20
图9中的100 R<sub>g1</sub>、R<sub>g2</sub>…R<sub>g8</sub> 120
图9中的100 R<sub>M1</sub>、R<sub>M2</sub>、R<sub>M3</sub>、R<sub>M4</sub> 65
表1
在表1中，注意，相比于对于图5的示例开关70的170千欧的值，对于图9的示例开关100的栅极电阻值在120千欧的减小的值。还注意，将栅极电阻器耦接到共同节点(图9中的222)的附加的电阻器具有65千欧的值。
开关应用的示例：
在一些实施例中，具有两个或更多个FET的FET堆桟可实现为RF开关。图13示出具有多个FET(例如，从300a到300n的N个这种FET)的堆栈的RF开关100的示例。这种开关可被配置为单刀单掷(SPST)开关。虽然在这种示例的情景中描述，但是将理解堆栈中的一个或多个可在其他开关配置中实现。
在图13的示例中，FET(300a到300n)中的每一个可被其相应的栅极偏置网络200和体(body)偏置网络302控制。在一些实现方式中，这样的偏置网络中的一个或二者可以包括在这里描述的一个或多个特征。
图14-19示出其中可实现本公开的一个或多个特征的开关应用的非限制性示例。图20和21示出其中可在SOI器件中实现本公开的一个或多个特征的示例。图22-25示出可如何在不同产品中实现本公开的一个或多个特征的示例。
开关器件的示例组件:
图14示意性示出被配置为在一个或多个刀102和一个或多个掷104之间切换一个或多个信号的射频(RF)开关100。在一些实施例中，这种开关可以基于一个或多个场效应晶体管(FET)，例如绝缘体上的硅(SOI)FET。当特定刀连接到特定掷时，这种路径通常被称为闭合或处于导通(ON)状态中。当刀和掷之间的给定路径并未连接时，这种路径通常被称为打开或处于断开(OFF)状态。
图15示出在一些实现方式中，图14的RF开关100可以包含RF核110和能量管理(EM)核112。RF核110可以被配置为在第一端口和第二端口之间路由RF信号。在图15中示出的示例单刀双掷(SPDT)配置中，这种第一端口和第二端口可以包含刀102a和第一掷104a，或刀102a和第二掷104b。
在一些实施例中，EM核112可以被配置为向RF核提供例如电压控制信号。EM核112可以进一步被配置为向RF开关100提供逻辑解码和/或电源调节能力。
在一些实施例中，RF核110可以包含一个或多个刀和一个或多个掷以使得能够在开关100的一个或多个输入和一个或多个输出之间通过RF信号。例如，RF核110可以包含如图15中所示的单刀双掷(SPDT或SP2T)配置。
在示例SPDT的情景中，图16示出RF核110的更详细的示例配置。RF核110被示出为包含经由第一和第二晶体管(例如，FET)120a、120b耦接到第一和第二掷节点104a、104b的单个刀102a。第一掷节点104a被示出为经由FET 122a耦接到RF地以对于节点104a提供分流能力。类似地，第二掷节点104b被示出为经由FET 122b耦接到RF地以对于节点104b提供分流能力。
在示例操作中，当RF核110处于其中RF信号在刀102a和第一掷104a之间通过的状态中时，刀102a和第一掷节点104a之间的FET 120a可以处于导通状态中，并且刀102a和第二掷节点104b之间的FET 120b可以处于断开状态中。对于分流FET 122a、122b，分流FET122a可以处于断开状态，使得RF信号在从刀102a行进到第一掷节点104a时不被分流到地。与第二掷节点104b相关联的分流FET 122b可以处于导通状态，使得通过第二掷节点104b到达RF核110的任何RF信号或噪声被分流到地，以便减少对刀到第一掷操作的不合意的干扰影响。
虽然在单刀双掷配置的情景中描述了上述示例，但是将理解可以使用其他数目的刀和掷配置RF核。例如，可以存在多于一个刀，并且掷的数目可以小于或大于示例数目二。
在图16的示例中，刀102a和两个掷节点104a、104b之间的晶体管被描绘为单个晶体管。在一些实现方式中，可以通过开关臂部件提供(一个或多个)刀和(一个或多个)掷之间的这种开关功能，其中每一个开关臂部件包含多个晶体管，例如FET。
图17中示出具有这种开关臂部件的RF核的示例RF核配置130。在该示例中，刀102a和第一掷节点104a被示出为经由第一开关臂部件140a耦接。类似地，刀102a和第二掷节点104b被示出为经由第二开关臂部件140b耦接。第一掷节点104a被示出为能够经由第一分流臂部件142a被分流到RF地。类似地，第二掷节点104b被示出为能够经由第二分流臂部件142b被分流到RF地。
在示例操作中，当RF核130处于其中RF信号在刀102a和第一掷节点104a之间通过的状态中时，第一开关臂部件140a中的全部FET可以处于导通状态中，并且第二开关臂部件140b中的全部FET可以处于断开状态中。用于第一掷节点104a的第一分流臂142a可以使其全部FET处于断开状态，使得RF信号在从刀102a行进到第一掷节点104a时不被分流到地。与第二掷节点104b相关联的第二分流臂142a中的全部FET可以处于导通状态，使得通过第二掷节点104b到达RF核130的任何RF信号或噪声被分流到地，以便减少对刀到第一掷操作的不合意的干扰影响。
此外，虽然在SP2T配置的情景中进行描述，但是将理解也可以实现具有其他数目的刀和掷的RF核。
在一些实现方式中，开关臂部件(例如，140a、140b、142a、142b)可以包含一个或多个半导体晶体管，例如FET。在一些实施例中，FET能够处于第一状态中或第二状态中并且可以包含栅极、漏极、源极和体(有时也被称为基底)。在一些实施例中，FET可以包含金属氧化物半导体场效应晶体管(MOSFET)。在一些实施例中，一个或多个FET可以串联连接形成第一端和第二端，使得当FET处于第一状态(例如，导通状态)中时，可以在第一端和第二端之间路由RF信号。
本公开中的至少一些涉及可以如何控制FET或一组FET来以期望的方式提供开关功能。图18示意性地示出在一些实现方式中，通过被配置为偏置和/或耦接FET 120的一个或多个部分的电路150可以有助于FET 120的这种控制。在一些实施例中，这种电路150可以包含一个或多个电路，该一个或多个电路被配置为偏置和/或耦接FET 120的栅极，偏置和/或耦接FET 120的体，和/或耦接FET 120的源极/漏极。
参考图19描述如何偏置和/或耦接一个或多个FET的不同部分的示意性示例。在图19中，节点144、146之间的开关臂部件140(其可以是例如图17的示例的示例开关臂部件140a、140b、142a、142b之一)被示出为包含多个FET 120。可以通过栅极偏置/耦接电路150a、和体偏置/耦接电路150c、和/或源极/漏极耦接电路150b控制和/或有助于这种FET的操作。
栅极偏置/耦接电路
在图19中示出的示例中，每一个FET 120的栅极可以连接到栅极偏置/耦接电路150a，以接收栅极偏置信号和/或将该栅极耦接到FET 120的另一部分或开关臂140。在一些实现方式中，栅极偏置/耦接电路150a的设计或特征可以改进开关臂140的性能。这种性能改进可以包含但不限于器件插入损耗、隔离性能、功率处理能力和/或开关器件线性。
体偏置/耦接电路
如图19中所示，每一个FET 120的体可以连接到体偏置/耦接电路150c，以接收体偏置信号和/或将体耦接到FET 120的另一部分或开关臂140。在一些实现方式中，体偏置/耦接电路150c的设计或特征可改进开关臂140的性能。这种性能改进可包含但不限于器件插入损耗、隔离性能、功率处理能力和/或开关器件线性。
源极/漏极耦接电路
如图19中所示，每一个FET 120的源极/漏极可以连接到耦接电路150b，以将该源极/漏极耦接到FET 120的另一部分或开关臂140。在一些实现方式中，耦接电路150b的设计或特征可改进开关臂140的性能。这种性能改进可包含但不限于器件插入损耗、隔离性能、功率处理能力和/或开关器件线性。
开关性能参数的示例:
插入损耗
开关器件性能参数可包含插入损耗的度量。开关器件插入损耗可以是通过RF开关器件路由的RF信号的衰减的度量。例如，在开关器件的输出端口处的RF信号的幅度可以小于在开关器件的输入端口的RF信号的幅度。在一些实施例中，开关器件可以包含在器件中引入寄生电容、电感、电阻或电导的器件组件，这促成了增加的开关器件插入损耗。在一些实施例中，开关器件插入损耗可以作为开关器件的输入端口处的RF信号的功率或电压与输出端口处的RF信号的功率或电压之比来测量。减少的开关器件插入损耗对于改进RF信号传输可能是所期望的。
隔离件
开关器件性能参数还可包含隔离性的度量。开关器件隔离性可以是在RF开关器件的输入端口和输出端口之间的RF隔离性的度量。在一些实施例中，在开关器件处于其中输入端口和输出端口电隔离的状态时，例如当开关器件处于断开状态时，开关器件隔离性可以是开关器件的RF隔离性的度量。增加的开关器件隔离性可以改进RF信号完整性。在某些实施例中，隔离性的增加可以改进无线通信装置性能。
互调失真
开关器件性能参数可以进一步包含互调失真(IMD)性能的度量。互调失真(IMD)可以是RF开关器件中的非线性的度量。
可以从混合到一起并产生非谐波频率的频率的两个或多个信号产生IMD。例如，假设两个信号具有在频率空间中彼此相对接近的基频f1和f2(f2>f1)。这种信号的混合可以导致频谱中在与两个信号的基频和谐波频率的不同乘积对应的频率处得到峰值。例如，二阶互调失真(也被称为IMD2)通常被认为包含频率f1+f2、f2-f1、2f1和2f2。三阶IMD(也被称为IMD3)通常被认为包含2f1+f2、2f1-f2、f1+2f2、f1-2f2。更高阶的产物可以类似的方式形成。
通常，随着IMD阶数增加，功率电平降低。相应地，二阶和三阶可以是特别感兴趣的不期望的效应。在一些情况下，也可以对例如四阶和五阶的更高阶感兴趣。
在一些RF应用中，可期望减少RF系统内对干扰的敏感性。RF系统中的非线性可以导致将伪造信号引入到系统中。RF系统中的伪造信号可以导致系统内的干扰并且使由RF信号传输的信息退化。具有增加的非线性的RF系统可以表现出对干扰的增加的敏感性。系统组件例如开关器件中的非线性可以促成将伪造信号引入到RF系统中，由此促成整个RF系统线性和IMD性能的退化。
在一些实施例中，RF开关器件可以被实现为包含无线通信系统的RF系统的一部分。系统的IMD性能可以通过增加系统组件的线性例如RF开关器件的线性而改进。在一些实施例中，无线通信系统可以在多频带和/或多模式环境中操作。互调失真(IMD)性能的改进在多频带和/或多模式环境中操作的无线通信系统中可能是所期望的。在一些实施例中，开关器件IMD性能的改进可以改进在多频带和/或多模式环境中操作的无线通信系统的IMD性能。
改进的开关器件IMD性能对于在各种无线通信标准中操作的无线通信装置，例如对于在LTE通信标准中操作的无线通信装置可能是所期望的。在一些RF应用中，改进在使能数据和语音通信的同时传输的无线通信装置中操作的开关器件的线性可能是所期望的。例如，开关器件中改进的IMD性能对于在LTE通信标准中操作并且执行语音和数据通信的同时传输(例如，SVLTE)的无线通信装置可能是所期望的。
高功率处理能力
在一些RF应用中，RF开关器件在高功率下操作，同时减少其他器件性能参数的退化，这可以是所期望的。在一些实施例中，RF开关器件在高功率下操作，并且具有改进的互调失真、插入损耗和/或隔离性能，这可能是所期望的。
在一些实施例中，可以在开关器件的开关臂部件中实现数目增加的晶体管，以使得能够改进开关器件的功率处理能力。例如，开关臂部件可以包含数目增加的串联连接的FET，增加的FET堆栈高度，以使得能够改进在高功率下的器件性能。然而，在一些实施例中，增加的FET堆栈高度可以使开关器件插入损耗性能退化。
FET结构和制造工艺技术的示例：
开关器件可以被实现为裸芯上(on-die)、裸芯下(off-die)或其某种组合。开关器件也可以使用各种技术制造。在一些实施例中，RF开关器件可以使用硅或绝缘体上的硅(SOI)技术制造。
如本文所述，RF开关器件可以使用绝缘体上的硅(SOI)技术实现。在一些实施例中，SOI技术可以包含具有电绝缘材料的嵌入层的半导体基底，例如在硅器件层下的埋入氧化层。例如，SOI基底可包含嵌入在硅层下的氧化层。也可使用本领域已知的其他绝缘材料。
使用SOI技术的RF应用(例如RF开关器件)的实现方式可以改进开关器件性能。在一些实施例中，SOI技术能够使功率消耗减少。减少的功率消耗在包含与无线通信装置相关联的RF应用的RF应用中可以是所期望的。由于晶体管的寄生电容减少以及硅基底的互连金属化，SOI技术可以使得器件电路的功率消耗减少。埋入氧化层的存在也可以减少结电容或高电阻系数基底的使用，使得能够减少与基底有关的RF损耗。电隔离的SOI晶体管可以有助于堆栈，促成芯片尺寸减小。
在一些SOI FET配置中，每一个晶体管可被配置为基于梳指的(finger-based)器件，其中源极和漏极为矩形形状(在俯视图中)并且栅极结构在源极和漏极之间像矩形形状的梳指一样延伸。图20A和20B示出在SOI上实现的示例基于梳指的FET的俯视剖视图和侧视剖视图。如所示，本文描述的FET器件可以包含p型FET或n型FET。因此，虽然本文将一些FET器件描述为p型器件，但是将理解与这种p型器件相关联的各种构思也可以用于n型器件。
如图20A和20B中所示，pMOSFET可以包含形成在半导体基底上的绝缘体层。绝缘体层可由例如二氧化硅或蓝宝石的材料形成。n阱被示出为形成在绝缘体中，使得暴露的表面大体限定一矩形区域。源极(S)和漏极(D)被示出为其暴露的表面大体限定矩形的p掺杂区域。如所示，S/D区域可以被配置为使得源极和漏极功能相反。
图20A和20B进一步示出栅极(G)可以形成在n阱上以便位于源极和漏极之间。示例栅极被描绘为具有沿着源极和漏极延伸的矩形形状。还示出n型体接触。矩形形状的阱、源极和漏极区域以及体接触的形成可以通过多种已知技术实现。
图21A和21B示出在SOI上实现的多梳指FET器件的示例的俯视剖视图和侧视剖视图。矩形形状的n阱、矩形形状的p掺杂区域、矩形形状的栅极以及n型体接触的形式可以与参考图20A和20B所描述的方式类似的方式来实现。
图21A和21B的示例多梳指FET器件可被配置为使得源极区域一起电连接到源极节点，并且漏极区域一起电连接到漏极节点。栅极也可一起连接到栅极节点。在这种示例配置中，共用栅极偏置信号可通过栅极节点提供以控制源极节点和漏极节点之间的电流的流动。
在一些实现方式中，多个前述多梳指FET器件可串联连接作为开关以允许高功率RF信号的处理。每一个FET器件可在连接的FET处划分与功率耗散相关联的总电压降。可基于例如开关的功率处理要求选择多个这种多梳指FET器件。
产品实现方式的示例:
这里描述的基于FET的开关电路的各种示例可以多个不同方式和在不同产品级别实现。一些这种产品实现方式通过示例的方式描述。
半导体裸芯实现方式
图22A-22D示出在一个或多个半导体裸芯上的这种实现方式的非限制性示例。图22A示出在一些实施例中，具有这里描述的一个或多个特征的开关电路120和偏置/耦接电路150可被实现在裸芯800上。图22B示出在一些实施例中，至少一些偏置/耦接电路150可在图22A的裸芯800的外部实现。
图22C示出在一些实施例中，具有这里描述的一个或多个特征的开关电路120可在第一裸芯800b上实现，并且具有这里描述的一个或多个特征的偏置/耦接电路150可在第二裸芯800a上实现。图22D示出在一些实施例中，至少一些偏置/耦接电路150可在图22C的第一裸芯800a的外部实现。
封装模块实现方式
在一些实施例中，具有这里描述的一个或多个特征的一个或多个裸芯可在封装模块中实现。这种模块的示例被示出在图23A(平面图)和23B(侧视图)中。虽然在开关电路和偏置/耦接电路两者位于同一裸芯(例如图22A的示例配置)上的情景中进行描述，但是将理解封装模块可基于其他配置。
模块810被示出为包括封装基底812。这种封装基底可被配置为容纳多个组件，并且可包括例如层压基底。安装在封装基底812上的组件可包括一个或多个裸芯。在示出的示例中，具有开关电路120及偏置/耦接电路150的裸芯800被示出为安装在封装基底812上。裸芯800可通过例如连接焊线816的连接电连接到模块的其他部分(并且在使用多于一个裸芯的情况下彼此连接)。这种连接焊线可形成在形成在裸芯800上的接触垫818和形成在封装基底812上的接触垫814之间。在一些实施例中，一个或多个表面安装器件(SMD)822可安装在封装基底812上，以促进模块810的各种功能。
在一些实施例中，封装基底812可包括电连接路径以将各种组件彼此互连和/或与外部连接的接触垫互连。例如，连接路径832被描绘为互连示例SMD 822和裸芯800。在另一示例中，连接路径832被描绘为互连SMD 822和外部连接接触垫834。在再一示例中，连接路径832被描绘为互连裸芯800和地连接接触垫836。
在一些实施例中，封装基底812上的空间以及其上安装的各种组件可被包覆成型(overmold)结构830填充。这种包覆成型结构可提供多种期望功能，包括保护组件以及来自外部元件的焊线，并且更易处理封装模块810。
图24示出可在参考图23A和23B描述的模块810中实现的示例开关配置的示意图。在该示例中，开关电路120被描绘为SP9T开关，具有可连接到天线的刀以及可连接到各种Rx和Tx路径的掷。这种配置可促进例如无线装置中的多模多频带操作。
模块810可进一步包括接收电力(例如电源电压VDD)以及控制信号以实现开关电路120和/或偏置/耦接电路150的操作的接口。在一些实现方式中，电源电压和控制信号可通过偏置/耦接电路150施加到开关电路120。
无线装置实现方式
在一些实现方式中，具有这里描述的一个或多个特征的装置和/或电路可被包括在例如无线装置的RF装置中。这种装置和/或电路可在无线装置中、在这里描述的模块形式中、或在其某些组合中直接实现。在一些实施例中，这种无线装置可包括例如蜂窝电话、智能电话、具有或不具有电话功能的手持无线装置、无线平板计算机等。
图25示意性描绘具有这里描述的一个或多个有利特征的示例无线装置900。在这里描述的各种开关和各种偏置/耦接配置的情景中，开关120和偏置/耦接电路150可作为模块810的一部分。在一些实施例中，这种开关模块可促进例如无线装置900的多频带多模操作。
在示例无线装置900中，具有多个PA的功率放大器(PA)模块916可提供放大的RF信号给开关120(通过双工器920)，并且开关120可将放大的RF信号路由到天线。PA模块916可从以已知方式配置和操作的收发器914接收未放大的RF信号。收发器也可被配置为处理接收信号。收发器914被示出为与被配置为提供适用于用户的数据和/或语音信号以及适用于收发器914的RF信号之间的转换的基带子系统910交互。收发器914也被示出为连接到被配置为管理无线装置900的操作的功率的功率管理组件906。这种功率管理组件也可控制基带子系统910和模块810的操作。
基带子系统910被示出为连接到用户接口902，以促进提供给用户和从用户接收的各种语音和/或数据的输入和输出。基带子系统910也可连接到被配置为存储数据和/或指令以促进无线装置的操作和/或向用户提供信息存储的存储器904。
在一些实施例中，双工器920可允许使用共用天线(例如924)来同时执行发送和接收操作。在图25中，接收到的信号被示出为被路由至可包括例如低噪声放大器(LNA)的“Rx”路径(未示出)。
多个其他的无线装置配置可利用这里描述的一个或多个特征。例如，无线装置不需要是多频带装置。在另一示例中，无线装置可包括额外的天线，如分集天线，以及额外的连接性特征，如Wi-Fi、蓝牙以及GPS。
除非上下文明确要求，否则在整个说明书和权利要求书中，词语“包括”和“包含”等将被解释为包含的含义，而不是排他或穷举的含义；也就是说，为“包括但不限于”的含义。这里通常使用的词语“耦接”指代可直接连接或通过一个或多个中间元件连接的两个或多个元件。此外，词语“这里”、“以上”、“以下”以及类似含义的词语，当在本申请中使用时，应当指代作为整体的本申请而不是本申请的任何具体部分。在上下文允许的情况下，在以上具体实施方式中使用单数或复数的词语也可分别包括复数和单数。在提到两个或多个项的列表时的词语“或”，该词语覆盖对该词语的全部下列解释：列表中的任何项，列表中的全部项以及列表中的项的任何组合。
对本发明的实施例的上面的详细描述不意图是穷举性的或将本发明限制为上面公开的精确形式。如本领域技术人员将理解的，虽然为了说明的目的在上面描述了本发明的具体实施例和示例，在本发明的范围内各种等效修改是可能的。例如，虽然以给定顺序呈现处理或块，替换实施例可以执行具有不同顺序的步骤的例程，或采用具有不同顺序的块的系统，并且可以删除、移动、添加、细分、组合和/或修改一些处理或块。可以以各种不同方式实现这些处理或块中的每一个。此外，虽然处理或块有时被示出为串行执行，可替地，这些处理或块可以并行执行，或可以在不同时间执行。
这里提供的本发明的教导可以应用于其他系统，而不一定是上面描述的系统。可以组合上面描述的各种实施例的元件和动作以提供进一步的实施例。
虽然已描述了本发明的一些实施例，但是这些实施例仅作为示例呈现，并且不意图限制本公开的范围。实际上，这里描述的新方法和系统可以以各种其他形式实施；此外，可以做出这里描述的方法和系统的形式上的各种省略、替代和改变，而不背离本公开的精神。所附权利要求及其等效物意图覆盖将落入本公开的范围和精神内的这种形式或修改。

Claims (20)

1.一种开关器件，包括：
第一端子和第二端子；
在所述第一端子和所述第二端子之间以堆栈配置实现的多个场效应晶体管，每个场效应晶体管具有源极、漏极和栅极，场效应晶体管被配置为处于导通状态或断开状态中，以分别允许或阻止射频信号在所述第一端子和所述第二端子之间通过；以及
具有偏置输入节点和将所述偏置输入节点耦接到每个场效应晶体管的栅极的分布网络的偏置电路，所述分布网络包括多个第一节点，每个第一节点通过一个或多个相应的电阻路径连接到栅极中的一个或多个，所述分布网络进一步包括一个或多个第二节点，每个第二节点通过一个或多个相应的电阻路径连接到第一节点中的一个或多个，与所述第一节点和所述第二节点关联的电阻路径中的至少一些具有选择成在场效应晶体管处于断开状态中时减少射频信号的损失的电阻值，在对应的第一节点和对应的栅极之间的每个电阻路径包含栅极电阻器，所述栅极电阻器被选择成具有减少的DC电阻的值以减少通过与栅极电阻器关联的寄生电容的到地的射频信号的损失并改进所述开关器件的Q因数性能。
2.根据权利要求1所述的开关器件，其中场效应晶体管被实现为绝缘体上的硅器件。
3.根据权利要求2所述的开关器件，其中场效应晶体管被实现为梳指配置器件，以使得栅极包括多个矩形形状的栅极梳指，每个栅极梳指实现在源极触点的矩形形状的源极梳指和漏极触点的矩形形状的漏极梳指之间。
4.根据权利要求1所述的开关器件，其中所述第一端子是输入端子而所述第二端子是用于射频信号的输出端子。
5.根据权利要求1所述的开关器件，其中所述偏置输入节点通过共同电阻连接到一个第二节点。
6.根据权利要求5所述的开关器件，其中所述一个第二节点通过多个第一节点的相应的节点间电阻而连接到多个第一节点。
7.根据权利要求6所述的开关器件，其中所述多个第二节点中的每一个通过多个栅极的相应的栅极电阻而连接到多个栅极。
8.根据权利要求1所述的开关器件，其中所述减少的DC电阻的值导致对于射频信号的频率更高的有效电阻。
9.根据权利要求8所述的开关器件，其中栅极电阻器的更高的有效电阻导致在场效应晶体管处于断开状态中时开关器件对于射频信号的总体电阻的增加。
10.根据权利要求9所述的开关器件，其中增加的总体电阻导致开关器件的更高的Q因数性能。
11.根据权利要求1所述的开关器件，其中在对应的第一节点和对应的第二节点之间的每个电阻路径包括附加的电阻器。
12.根据权利要求1所述的开关器件，其中附加的电阻中的每一个被配置为减少到偏置输入节点的射频信号的损失，并减少在所述第一端子和所述第二端子之间的射频信号的损失。
13.根据权利要求1所述的开关器件，进一步包括具有源极/漏极偏置输入节点和将所述源极/漏极偏置输入节点耦接到每个场效应晶体管的源极/漏极的分布网络的源极/漏极偏置电路，所述分布网络包括多个第一节点，每个第一节点通过一个或多个相应的电阻路径连接到源极/漏极中的一个或多个，所述分布网络进一步包括一个或多个第二节点，每个第二节点通过一个或多个相应的电阻路径连接到第一节点中的一个或多个，与所述第一节点和所述第二节点关联的电阻路径中的至少一些具有选择成在场效应晶体管处于断开状态中时减少射频信号的损失的电阻值。
14.根据权利要求1所述的开关器件，进一步包括具有体偏置输入节点和将所述体偏置输入节点耦接到每个场效应晶体管的体的分布网络的体偏置电路，所述分布网络包括多个第一节点，每个第一节点通过一个或多个相应的电阻路径连接到体中的一个或多个，所述分布网络进一步包括一个或多个第二节点，每个第二节点通过一个或多个相应的电阻路径连接到第一节点中的一个或多个，与第一节点和第二节点关联的电阻路径中的至少一些具有选择成在场效应晶体管处于断开状态中时减少射频信号的损失的电阻值。
15.根据权利要求1所述的开关器件，其中所述堆栈配置包括串联连接的多个场效应晶体管。
16.根据权利要求15所述的开关器件，其中所述多个场效应晶体管形成基本连续的场效应晶体管的链。
17.一种半导体裸芯，包括：
半导体基底；以及
实现在所述半导体基底上的开关电路，所述开关电路包括以堆栈配置实现的多个场效应晶体管，每个场效应晶体管具有源极、漏极和栅极，场效应晶体管被配置为处于导通状态或断开状态中，以分别允许或阻止射频信号通过所述堆栈，所述开关电路进一步包括具有偏置输入节点和将偏置输入节点耦接到每个场效应晶体管的栅极的分布网络的偏置电路，所述分布网络包括多个第一节点，每个第一节点通过一个或多个相应的电阻路径连接到栅极中的一个或多个，所述分布网络进一步包括一个或多个第二节点，每个第二节点通过一个或多个相应的电阻路径连接到第一节点中的一个或多个，与所述第一节点和所述第二节点关联的电阻路径中的至少一些具有选择成在场效应晶体管处于断开状态中时减少射频信号的损失的电阻值，在对应的第一节点和对应的栅极之间的每个电阻路径包含栅极电阻器，所述栅极电阻器被选择成具有减少的DC电阻的值以减少通过与栅极电阻器关联的寄生电容的到地的射频信号的损失并改进所述开关电路的Q因数性能。
18.一种用于制造射频开关器件的方法，所述方法包括：
提供半导体基底；
在所述半导体基底上形成开关电路，所述开关电路包括以堆栈配置实现的多个场效应晶体管，每个场效应晶体管具有源极、漏极和栅极，场效应晶体管被配置为处于导通状态或断开状态中，以分别允许或阻止射频信号通过所述堆栈；以及
在所述半导体基底上形成偏置电路，所述偏置电路具有偏置输入节点和将所述偏置输入节点耦接到每个场效应晶体管的栅极的分布网络，所述分布网络包括多个第一节点，每个第一节点通过一个或多个相应的电阻路径连接到栅极中的一个或多个，所述分布网络进一步包括一个或多个第二节点，每个第二节点通过一个或多个相应的电阻路径连接到第一节点中的一个或多个，与所述第一节点和所述第二节点关联的电阻路径中的至少一些具有选择成在场效应晶体管处于断开状态中时减少射频信号的损失的电阻值，在对应的第一节点和对应的栅极之间的每个电阻路径中包含栅极电阻器，所述栅极电阻器被选择成具有减少的DC电阻的值以减少通过与栅极电阻器关联的寄生电容的到地的射频信号的损失并改进所述开关电路的Q因数性能。
19.一种射频开关模块，包括：
配置为容纳多个组件的封装基底；以及
安装在所述封装基底上的裸芯，所述裸芯具有开关电路，所述开关电路包括以堆栈配置实现的多个场效应晶体管，每个场效应晶体管具有源极、漏极和栅极，场效应晶体管被配置为处于导通状态或断开状态中，以分别允许或阻止射频信号通过所述堆栈，所述开关电路进一步包括具有偏置输入节点和将所述偏置输入节点耦接到每个场效应晶体管的栅极的分布网络的偏置电路，所述分布网络包括多个第一节点，每个第一节点通过一个或多个相应的电阻路径连接到栅极中的一个或多个，所述分布网络进一步包括一个或多个第二节点，每个第二节点通过一个或多个相应的电阻路径连接到第一节点中的一个或多个，与所述第一节点和所述第二节点关联的电阻路径中的至少一些具有选择成在场效应晶体管处于断开状态中时减少射频信号的损失的电阻值，在对应的第一节点和对应的栅极之间的每个电阻路径包含栅极电阻器，所述栅极电阻器被选择成具有减少的DC电阻的值以减少通过与栅极电阻器关联的寄生电容的到地的射频信号的损失并改进所述开关电路的Q因数性能。
20.一种无线装置，包括：
发射器；
与所述发射器通信的功率放大器，所述功率放大器被配置为放大由所述发射器生成的射频信号；
被配置为发射放大的射频信号的天线；以及
被配置为将放大的射频信号从所述功率放大器路由到所述天线的开关电路，所述开关电路包括以堆栈配置实现的多个场效应晶体管，每个场效应晶体管具有源极、漏极和栅极，场效应晶体管被配置为处于导通状态或断开状态中，以分别允许或阻止放大的射频信号通过所述堆栈，所述开关电路进一步包括具有偏置输入节点和将偏置输入节点耦接到每个场效应晶体管的栅极的分布网络的偏置电路，所述分布网络包括多个第一节点，每个第一节点通过一个或多个相应的电阻路径连接到栅极中的一个或多个，所述分布网络进一步包括一个或多个第二节点，每个第二节点通过一个或多个相应的电阻路径连接到第一节点中的一个或多个，与第一节点和第二节点关联的电阻路径中的至少一些具有选择成在场效应晶体管处于断开状态中时减少放大的射频信号的损失的电阻值，在对应的第一节点和对应的栅极之间的每个电阻路径包含栅极电阻器，所述栅极电阻器被选择成具有减少的DC电阻的值以减少通过与栅极电阻器关联的寄生电容的到地的射频信号的损失并改进所述开关电路的Q因数性能。
CN201480072851.5A 2013-11-13 2014-11-11 用于晶体管的堆栈中改进的品质因素的电路和方法 Active CN105900339B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361903900P 2013-11-13 2013-11-13
US61/903,900 2013-11-13
US14/536,814 US20150171860A1 (en) 2013-11-13 2014-11-10 Circuits and methods for improved quality factor in a stack of transistors
US14/536,814 2014-11-10
PCT/US2014/065070 WO2015073453A1 (en) 2013-11-13 2014-11-11 Circuits and methods for improved quality factor in a stack of transistors

Publications (2)

Publication Number Publication Date
CN105900339A CN105900339A (zh) 2016-08-24
CN105900339B true CN105900339B (zh) 2020-07-03

Family

ID=53057944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480072851.5A Active CN105900339B (zh) 2013-11-13 2014-11-11 用于晶体管的堆栈中改进的品质因素的电路和方法

Country Status (5)

Country Link
US (1) US20150171860A1 (zh)
EP (1) EP3069446B1 (zh)
CN (1) CN105900339B (zh)
TW (1) TWI654839B (zh)
WO (1) WO2015073453A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9584097B2 (en) * 2014-04-29 2017-02-28 Infineon Technologies Ag System and method for a switchable capacitance
US11342161B2 (en) * 2015-06-29 2022-05-24 Reno Technologies, Inc. Switching circuit with voltage bias
US9780090B2 (en) * 2015-10-19 2017-10-03 Nxp Usa, Inc. Integrated circuits and devices with interleaved transistor elements, and methods of their fabrication
US10672708B2 (en) 2015-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Standard-cell layout structure with horn power and smart metal cut
CN107293540B (zh) * 2016-04-13 2019-08-09 世界先进积体电路股份有限公司 高耐压半导体装置
EP3516770B1 (en) * 2016-09-26 2023-04-26 Skyworks Solutions, Inc. Main-auxiliary field-effect transistor configurations for radio frequency applications
CN106972845A (zh) * 2017-04-07 2017-07-21 广东工业大学 一种射频开关电路
US10693459B2 (en) * 2017-12-31 2020-06-23 Skyworks Solutions, Inc. Biasing architectures and methods for lower loss switches
KR102428337B1 (ko) * 2018-01-24 2022-08-01 삼성전기주식회사 스위칭 응답 지연을 개선한 고주파 스위치 회로 및 장치
KR102403383B1 (ko) * 2019-02-28 2022-06-02 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 소스 저항기를 갖는 반도체 디바이스 및 그 제조 방법
US11217526B2 (en) * 2019-02-28 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with source resistor and manufacturing method thereof
CN110086456B (zh) * 2019-04-25 2023-03-24 河源广工大协同创新研究院 一种仅需要正电压偏置的soi cmos射频开关电路结构
US11973033B2 (en) 2020-01-03 2024-04-30 Skyworks Solutions, Inc. Flip-chip semiconductor-on-insulator transistor layout
US11316550B2 (en) 2020-01-15 2022-04-26 Skyworks Solutions, Inc. Biasing of cascode power amplifiers for multiple power supply domains
US11569812B2 (en) 2020-06-15 2023-01-31 Psemi Corporation RF switch stack with charge control elements
US11463087B2 (en) 2020-07-31 2022-10-04 Psemi Corporation Methods and devices to generate gate induced drain leakage current sink or source path for switch FETs
US20220038097A1 (en) * 2020-07-31 2022-02-03 Psemi Corporation Switch fet body current management devices and methods
US11671090B2 (en) * 2020-07-31 2023-06-06 Psemi Corporation Switch FET body current management devices and methods
US11811438B2 (en) 2020-08-21 2023-11-07 Skyworks Solutions, Inc. Systems and methods for magnitude and phase trimming
CN112260671B (zh) * 2020-12-08 2022-05-10 南京元络芯科技有限公司 栅极电压再平衡的集成射频开关
US11601126B2 (en) * 2020-12-11 2023-03-07 Psemi Corporation RF switch stack with charge redistribution
CN112953491A (zh) * 2021-02-12 2021-06-11 上海韦玏微电子有限公司 一种射频开关的偏置电路及方法
US11923838B2 (en) * 2022-06-17 2024-03-05 Psemi Corporation Inductive drain and/or body ladders in RF switch stacks

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114837A (ja) * 2008-11-10 2010-05-20 Renesas Technology Corp 半導体集積回路およびそれを内蔵した高周波モジュール
JP2012104615A (ja) * 2010-11-09 2012-05-31 Panasonic Corp 高周波スイッチおよび高周波モジュール
US8461903B1 (en) * 2009-09-11 2013-06-11 Rf Micro Devices, Inc. SOI switch enhancement

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) * 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6730953B2 (en) 2002-09-13 2004-05-04 Mia-Com, Inc. Apparatus, methods and articles of manufacture for a low control voltage switch
US6803680B2 (en) * 2002-09-13 2004-10-12 Mia-Com, Inc. Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage
US7515882B2 (en) * 2002-12-17 2009-04-07 Kelcourse Mark F Apparatus, methods and articles of manufacture for a multi-band switch
JP2005006072A (ja) * 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ装置および半導体装置
US7098755B2 (en) * 2003-07-16 2006-08-29 Analog Devices, Inc. High power, high linearity and low insertion loss single pole double throw transmitter/receiver switch
EP1665358B1 (en) * 2003-09-09 2020-07-01 The Regents of The University of California Fabrication of single or multiple gate field plates
US7459988B1 (en) * 2006-09-18 2008-12-02 Rf Micro Devices, Inc. High linearity wide dynamic range radio frequency antenna switch
JP4524478B2 (ja) * 2006-11-09 2010-08-18 ルネサスエレクトロニクス株式会社 半導体集積回路、それを内蔵したｒｆモジュールおよびそれを搭載した無線通信端末装置
JP5348912B2 (ja) * 2008-03-19 2013-11-20 株式会社豊田中央研究所 半導体素子駆動回路
US8058922B2 (en) 2009-07-28 2011-11-15 Qualcomm, Incorporated Switch with improved biasing
JP2011193191A (ja) * 2010-03-15 2011-09-29 Renesas Electronics Corp 半導体集積回路およびそれを内蔵した高周波モジュール
US10056895B2 (en) 2010-04-27 2018-08-21 Qorvo Us, Inc. High power FET switch
US9209784B2 (en) * 2010-04-27 2015-12-08 Rf Micro Devices, Inc. Switchable capacitive elements for programmable capacitor arrays
JP5251953B2 (ja) 2010-09-30 2013-07-31 株式会社村田製作所 スイッチ回路、半導体装置及び携帯無線機
KR102052307B1 (ko) * 2011-11-09 2019-12-04 스카이워크스 솔루션즈, 인코포레이티드 전계 효과 트랜지스터 구조 및 관련된 무선-주파수 스위치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114837A (ja) * 2008-11-10 2010-05-20 Renesas Technology Corp 半導体集積回路およびそれを内蔵した高周波モジュール
US8461903B1 (en) * 2009-09-11 2013-06-11 Rf Micro Devices, Inc. SOI switch enhancement
JP2012104615A (ja) * 2010-11-09 2012-05-31 Panasonic Corp 高周波スイッチおよび高周波モジュール

Also Published As

Publication number Publication date
US20150171860A1 (en) 2015-06-18
WO2015073453A1 (en) 2015-05-21
EP3069446A1 (en) 2016-09-21
CN105900339A (zh) 2016-08-24
TW201531027A (zh) 2015-08-01
EP3069446B1 (en) 2023-01-04
TWI654839B (zh) 2019-03-21
EP3069446A4 (en) 2017-08-09

Similar Documents

Publication Publication Date Title
CN105900339B (zh) 用于晶体管的堆栈中改进的品质因素的电路和方法
US10840233B2 (en) Radio-frequency switch having stack of non-uniform elements
US9628075B2 (en) Radio-frequency switch having dynamic body coupling
US10580705B2 (en) Devices and methods related to radio-frequency switches having improved on-resistance performance
US9973184B2 (en) Radio-frequency devices with gate node voltage compensation
CN108134596B (zh) 开关电路及其制造方法、集成电路、射频器件的封装模块
US8922268B2 (en) Adjustable gate and/or body resistance for improved intermodulation distortion performance of radio-frequency switch
US9685943B2 (en) Switching device having a discharge circuit for improved intermodulation distortion performance
US20140009212A1 (en) Body-gate coupling to improve linearity of radio-frequency switch
US20140009213A1 (en) Body-gate coupling to reduce distortion in radio-frequency switch
US20180048305A1 (en) Radio-frequency switch with switchable capacitor
CN110995227B (zh) 关于具有改善性能的射频开关的器件和方法
US20140009209A1 (en) Radio-frequency switch having dynamic body coupling
US11901243B2 (en) Methods related to radio-frequency switching devices having improved voltage handling capability
US20140009207A1 (en) Radio-frequency switch having dynamic gate bias resistance and body contact
US20140009210A1 (en) Feed-forward circuit to improve intermodulation distortion performance of radio-frequency switch

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1224829

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant