DE102020107288A1 - Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102020107288A1
DE102020107288A1 DE102020107288.0A DE102020107288A DE102020107288A1 DE 102020107288 A1 DE102020107288 A1 DE 102020107288A1 DE 102020107288 A DE102020107288 A DE 102020107288A DE 102020107288 A1 DE102020107288 A1 DE 102020107288A1
Authority
DE
Germany
Prior art keywords
functional units
gate
source
drain
finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020107288.0A
Other languages
English (en)
Inventor
Ralf Lerner
Nis Hauke Hansen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to US17/113,563 priority Critical patent/US11600603B2/en
Publication of DE102020107288A1 publication Critical patent/DE102020107288A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Abstract

Ein Halbleiterbauelement soll zeit- und kostengünstiger hergestellt werden. Die Flexibilität des Herstellverfahrens zur Herstellung des Halbleiterbauelements ist zu steigern. Erreicht wird das mit einem Halbleiterbauelement (50), umfassend: Zumindest zwei zueinander gleiche Funktionseinheiten (2), die miteinander verdrahtet sind, wobei die gleichen Funktionseinheiten (2) jeweils zumindest einen Gate-Finger (16), zumindest einen Source-Finger (17) und zumindest einen Drain-Finger (18) umfassen; wobei die Verdrahtung Leiterbahnen umfasst. Eine erste Leiterbahn (26) verbindet jeweils die Gate-Finger (16), eine zweite Leiterbahn (27) jeweils die Source-Finger (17) und eine dritte Leiterbahn (28) jeweils die Drain-Finger (18) der zumindest zwei gleichen Funktionseinheiten (2). Das Verfahren zur Herstellung des Halbleiterbauelements (50) umfasst (a) ein Bereitstellen einer ersten Halbleiterscheibe mit einer Vielzahl erster zueinander gleicher Funktionseinheiten (2); (b) ein Bereitstellen einer zweiten Halbleiterscheibe; (c) ein Übertragen von zumindest zwei gleichen Funktionseinheiten (2) von der ersten Hableiterscheibe auf die zweite Halbleiterscheibe in einem Transferschritt; und (d)ein Verdrahten der zwei auf die zweite Halbleiterscheibe transferierten Funktionseinheiten (2).

Description

  • Die Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zur Herstellung eines (MEMS-)Halbleiterbauelements. Für die Herstellung des Halbleiterbauelements können (ausschließlich) einheitliche bzw. zueinander gleiche bereitgestellte Funktionseinheiten verwendet werden. Eine gewünschte Anzahl an Funktionseinheiten kann mittels eines Transferdruckschritts auf eine Halbleiterscheibe übertragen und anschließend zu einem fertigen Halbleiterbauelement miteinander verdrahtet werden. Damit werden die Eigenschaften (Leitfähigkeit, Widerstand, Leistung etc.) des Halbleiterbauelements durch die Anzahl der übertragenen gleichen Funktionseinheiten und die Verdrahtung bestimmt.
  • Bei dem Mikrotransferdruck werden mittels eines Transferstempels mikroskalige Komponenten, insbesondere Halbleiterbauelemente wie z.B. Transistoren, auf einem nichtnativen Substrat aufgebracht. Der Mikrotransferdruck ist ein hochskalierbares Verfahren, bei dem eine Vielzahl von Bauelementen in einem Verfahrensschritt miteinander übertragen werden können.
  • Die Komponenten, die von einem Spender-Substrat auf das nicht-native Substrat übertragen werden sollen, werden in vorherigen Arbeitsschritten freigelegt. Das Freilegen der Komponenten erfolgt typischerweise durch ein Maskieren und ein anschließendes Freiätzen der mikromechanischen oder mikroelektronischen Komponenten aus einer Halbleiterscheibe (z.B. Silizium-Wafer). Bei dem Freiätzen wird zunächst seitlich freigeätzt, wobei Anbindeelemente (sog. Tether) durch die Maskierung vom Ätzprozess ausgenommen werden. In einem nächsten Ätzschritt wird unterhalb der Komponenten freigeätzt, wobei die Komponenten von den Anbindeelementen mechanisch gehalten werden. Eine Fläche der freigestellten Komponenten wird bei dem Mikrotransferdruck in konformen Kontakt mit der Oberfläche des Transferstempels gebracht und durch eine Adhäsion zwischen Komponente und Stempel können die Komponenten von der Halbleiterscheibe gelöst werden (bzw. die Anbindeelemente gebrochen werden) und die Komponenten auf eine andere Halbleiterscheibe übertragen und fixiert werden.
  • Aus dem Stand der Technik sind verschiedene Mikrotransferdruck-Verfahren bekannt. Insbesondere sind solche Verfahren bekannt, bei denen mittels eines Elastomer-Stempels die Komponenten von einer ersten Halbleiterscheibe auf ein nicht-natives Substrat überführt werden, meist eine zweite Halbleiterscheibe.
  • US 2009/0294803 A1 , DE 11 2011 101 135 T5 und US 8 664 699 B2 offenbaren Verfahren von Halbleiterbauelementen, wobei für den Transferdruck ein Elastomer-Stempel verwendet wird. Es wird aufgezeigt, dass es mit diesem Verfahren beispielsweise möglich ist, mehrere auf einem ersten Trägersubstrat hergestellte Bauelemente, z.B. Gallium-Nitrid-Transistoren (GaN-Transistoren), pro Stempelvorgang von einer ersten Halbleiterscheibe auf eine zweite Halbleiterscheibe zu überführen, wobei sich die erste und die zweite Halbleiterscheibe in einer oder mehreren Eigenschaften voneinander unterscheiden können. Es werden entsprechende Prozessschritte durchgeführt, um auf den Halbleiterscheiben als Trägersubstrat die gewünschten Bauelemente bzw. Komponenten herzustellen.
  • Die Bearbeitung auf der Basis des gesamten Trägersubstrats ermöglicht eine kostengünstige Fertigung, da die Bearbeitung für eine Vielzahl von zusammengesetzten Bauelementen, z.B. von Schaltkreisen, im gleichen Arbeitsschritt erfolgt, wie dies auch für die Herstellung standardmäßiger integrierter Schaltungen bekannt ist. Beispielsweise können überführte Galliumnitrid High-Electron-Mobility Transistoren (GaN HEMT) mit einer Via-Isolatorschicht abgedeckt, strukturiert und mit einer Metallschicht verdrahtet werden.
  • US 7 932 123 B2 offenbaren Methoden, mittels derer eine Vielzahl von Freisetzungsschichten (release layers) verwendet werden, um funktionale Strukturen druckbar zu machen. Bei den Freisetzungsschichten kann es sich um zwischen funktionalen Schichten eingebrachte Opferschichten handeln. Durch das Entfernen vereinzelter Opferschichten können funktionale Schichten (Komponenten) freigestellt werden und sind damit druckbar.
  • US 7 943 491 B2 und US 2013/0069275 A1 beschreiben eine kinetisch kontrollierte Methode, wobei die Adhäsionskräfte zwischen Transferstempel und einem zu übertragenden Bauelement mittels der Separationsgeschwindigkeit (delamination/separation rate [mm/s]) verändert werden kann, um die zu übertragenden Bauelemente temporär am Stempel zu befestigen bzw. endgültig auf dem Empfänger zu fixieren. Bei schneller Separation werden hohe Adhäsionskräfte erzeugt, die Bauelemente werden am Stempel temporär befestigt und vom Spender gelöst. Durch niedrige Separationsraten und damit niedrige Adhäsionskräfte können die Bauelemente wieder vom Stempel gelöst werden.
  • US 7 799 699 B2 beschreibt das Freiätzen von AIGaN/GaN Hetero Bauelementen auf (111) Silizium. Durch eine geeignete Maskierung und ein vertikales ICP-Ätzen (Inductive Coupled Plasma) werden freiliegende d.h. nicht-maskierte Gräben neben dem Bauelement geätzt. In horizontaler Richtung werden die Bauelemente durch ein TMAH Ätzen des Silizium Substrates unter dem Bauelement freigeätzt. Eine mechanische Fixierung erfolgt in horizontaler Richtung durch geeignete Unterbrechungen der Gräben d.h. durch Materialstege die nicht weggeätzt werden.
  • US 5 300 788 A beschreibt ein Verfahren, bei dem ein Streifen aus III-V Halbleitermaterial, der mehrere LEDs und eine freistehende Metallisierung aufweist, auf einen Silizium Wafer aufgebracht wird. Der III-V Streifen wird dabei versenkt aufgebracht und die ehemals freistehende Metallisierung ergibt dann einen elektrischen Kontakt zu erhöhten Kontaktflächen auf der Si-Scheibe.
  • EP 2 339 614 A1 zeigt ein Transfer-Verfahren mit einem ersten Träger und darauf in einem Raster hergestellte erste Bauelementen, wie MEMS oder CMOS, und mit einem zweiten Träger, wie einem PCB oder einem Bauelementträgersubstrat, mit zweiten Bauelementen, wobei ein weiterer Träger die Bauelemente vom ersten Träger ablöst und auf den zweiten Träger aufbringt.
  • US 9 698 308 B2 zeigt eine Anzahl von LEDs, die auf die zweite Halbleiterscheibe gedruckt und zusammen mit einem Micro-Controller verdrahtet werden. Jede LED ist dabei durch das Layout der LED auf der ersten Halbleiterscheibe definiert und wird nicht geändert.
  • Die Eigenschaften von bspw. einem Transistor werden über seine Fläche bzw. seine Kanalweite eingestellt. Dadurch können der elektrische Widerstand, die Leitfähigkeit sowie die Leistung des Transistors (als beispielhaftes Halbleiterbauelement) festgelegt werden. Bei Verfahren des Stands der Technik werden Herstellprozesse betrachtet, bei denen ausschließlich ein spezifisches Halbleiterbauelement (vielfach) hergestellt wird. Ist es gewünscht in einem Herstellprozess ein Halbleiterbauelement mit anderen Eigenschaften herzustellen, muss das Halbleiterbauelement entsprechend entworfen und in einem anderen Herstellprozess umgesetzt werden.
  • Eine Aufgabe des beanspruchten Halbleiterbauelements liegt darin, ein Halbleiterbauelement zeit- und kostengünstiger herzustellen sowie die Flexibilität eines Herstellverfahrens zur Herstellung des Halbleiterbauelements zu steigern.
  • Gelöst wird die Aufgabe durch ein Halbleiterbauelement nach Anspruch 1 oder ein Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 14.
  • Ein Halbleiterbauelement umfasst zumindest zwei zueinander gleiche Funktionseinheiten, die miteinander verdrahtet sind. Die zumindest zwei zueinander gleichen Funktionseinheiten umfassen jeweils zumindest einen Gate-Finger, zumindest einen Source-Finger und zumindest einen Drain-Finger. Die Verdrahtung umfasst Leiterbahnen. Eine erste Leiterbahn verbindet jeweils die Gate-Finger, eine zweite Leiterbahn verbindet jeweils die Source-Finger und eine dritte Leiterbahn verbindet jeweils die Drain-Finger der zumindest zwei zueinander gleichen Funktionseinheiten.
  • Eine Funktionseinheit der zumindest zwei zueinander gleichen Funktionseinheiten kann Aktivregionen umfassen. Die Aktivregionen können eine längliche z.B. rechteckige Grundform (2D) aufweisen bzw. quaderförmig (3D) sein. Die Aktivregionen sind hierbei die Regionen, die zum Ansteuern der Funktionseinheiten dienen können. Aktivregionen bei einem Feldeffekttransistor (FET) sind bspw. Drain-, Source- oder Gate.
  • Die Aktivregionen können Drain-, Source- und Gate-Finger genannt werden.
  • Eine Funktionseinheit der zumindest zwei zueinander gleichen Funktionseinheiten des Halbleiterbauelements kann ein Mehrfachfinger-Layout (multi-finger transistor layout) aufweisen.
  • Charakteristisch für ein Mehrfachfinger-Layout ist, dass die Aktivregionen eines Transistors in mehrere längliche Regionen (Finger) aufgeteilt werden, insbesondere werden Transistoren mit einer großen Weite (W) in mehrere Regionen aufgeteilt (gefaltet), um bspw. bei einem FET hohe Widerstände in Gate, Drain und Source zu vermeiden.
  • Jede Funktionseinheit kann zumindest zwei Gate-Finger, zumindest zwei Source-Finger und zumindest zwei Drain-Finger umfassen, insbesondere kann jede Funktionseinheit vier Gate-Finger, drei Source-Finger und zwei Drain-Finger aufweisen.
  • Die Source- und Drain-Finger können alternierend angeordnet sein. Zwischen einem Source-Finger und einem Drain-Finger kann jeweils ein Gate-Finger angeordnet sein kann.
  • Jeder Gate-Finger kann eine Gate-Kontaktfläche, jeder Source-Finger eine Source-Kontaktfläche und jeder Drain-Finger eine Drain-Kontaktfläche aufweisen.
  • Jeder Gate-Finger kann zumindest zwei Gate-Kontaktflächen, jeder Source-Finger kann zumindest zwei Source-Kontaktflächen und jeder Drain-Finger kann zumindest zwei Drain-Kontaktflächen aufweisen.
  • Die erste, die zweite und die dritte Leiterbahn können jeweils die Gate-Kontaktflächen, die Source-Kontaktflächen und die Drain-Kontaktflächen miteinander verbinden, insbesondere elektrisch kontaktieren.
  • Die Gate-Kontaktflächen, die Source-Kontaktflächen und die Drain-Kontaktflächen der zwei zueinander gleichen Funktionseinheiten können so angeordnet sein, dass in einer Richtung jeweils eine gedachte Gerade ziehbar ist, die alle Kontakte einer jeweiligen Anschlussart (Gate, Source, Drain) verbindet, ohne dass ein Kontakt einer anderen Anschlussart von der gedachten Gerade geschnitten wird. Die zumindest zwei zueinander gleichen Funktionseinheiten können hierfür insbesondere in einer Reihe nebeneinander liegend angeordnet sein.
  • Die erste Leiterbahn, die zweite Leiterbahn und die dritte Leiterbahn können geradlinig sein, insbesondere parallel zueinander sein.
  • Das Halbleiterbauelement kann eine Vielzahl zueinander gleicher Funktionseinheiten umfassen, insbesondere zumindest fünf zueinander gleiche Funktionseinheiten.
  • Die zumindest zwei zueinander gleichen Funktionseinheiten können in einem Raster angeordnet sein, insbesondere sich in direkter Nachbarschaft zueinander befinden. Mit direkter Nachbarschaft ist in diesem Kontext gemeint, dass zwischen den Funktionseinheiten ein Abstand kleiner sein kann als eine Höhe oder eine Breite einer Funktionseinheit.
  • Die Funktionseinheiten können in einer Ebene liegend angeordnet sein. Das Raster kann deckungsgleich in der Ebene liegen, die durch eine Oberfläche des Halbleiterbauelements aufgespannt wird. Die Koordinaten innerhalb der Ebene können durch ein in der Ebene liegendes x,y-Koordiantensystem eindeutig definiert bzw. ausgedrückt werden.
  • Das Raster kann sich als Netz aus Linien zur Zerlegung der Oberfläche des Halbleiterbauelements in eine Vielzahl von Segmenten ergeben, so dass Umrisse der Funktionseinheiten auf der Halbleiterscheibe definiert werden.
  • Die erste Leiterbahn kann die Gate-Kontaktflächen aller Gate-Finger der zumindest zwei zueinander gleichen Funktionseinheiten miteinander verbinden. Analog kann die zweite Leiterbahn alle Source-Kontaktflächen aller Source-Finger und die dritte Leiterbahn die Drain-Kontaktflächen aller Drain-Finger der zumindest zwei zueinander gleichen Funktionseinheiten miteinander verbinden.
  • Alternativ können Kontaktflächen von der ersten, zweiten und/oder dritten Leiterbahn nicht erfasst sein, so dass Kontaktflächen unverbunden bleiben.
  • Durch die erste Leiterbahn kann zumindest eine Gate-Kontaktfläche nicht erfasst sein, durch die zweite Leiterbahn kann zumindest eine Source-Kontaktfläche nicht erfasst sein und durch die dritte Leiterbahn kann zumindest eine Drain-Kontaktfläche nicht erfasst sein, insbesondere nicht elektrisch kontaktiert sein.
  • Zum Beispiel kann jede Funktionseinheit zumindest sechs Gate-Finger, vier Source-Finger und drei Drain-Finger aufweisen, von denen innerhalb der Funktionseinheit jeweils maximal zwei über die entsprechenden Kontaktflächen durch die erste, zweite oder die dritte Leiterbahn miteinander verbunden werden.
  • Ein Gate-Finger kann mit einem Source-Finger kurzgeschlossen sein, insbesondere innerhalb einer Funktionseinheit.
  • Die zueinander gleichen Funktionseinheiten können Transistoren sein. Bevorzugt können die zueinander gleichen Funktionseinheiten Galliumnitrid Transistoren mit hoher Elektronenbeweglichkeit (GaN HEMT) sein.
  • Die miteinander verdrahteten Funktionseinheiten können ein Halbleiterbauelement bilden.
  • Das Halbleiterbauelement selbst kann ein Transistor sein.
  • Das Halbleiterbauelement kann ein Galliumnitrid Transistor mit hoher Elektronenbeweglichkeit (GaN HEMT) sein.
  • Ein Verfahren zur Herstellung eines Halbleiterbauelements umfasst das Bereitstellen einer ersten Halbleiterscheibe mit einer Vielzahl zueinander gleicher Funktionseinheiten, das Bereitstellen einer zweiten Halbleiterscheibe, das Übertragen von zumindest zwei zueinander gleichen Funktionseinheiten von der ersten Halbleiterscheibe auf die zweite Halbleiterscheibe in einem Transferschritt und das Verdrahten der zumindest zwei auf die zweite Halbleiterscheibe gleichen transferierten Funktionseinheiten zu dem Hableiterbauelement.
  • Die zueinander gleichen Funktionseinheiten können Halbleiterbauelemente sein.
  • Die zueinander gleichen Funktionseinheiten können Transistoren sein.
  • Die zueinander gleichen Funktionseinheiten können unverdrahtete Transistoren (Transistor-Vorläufer) sein.
  • Bei den zueinander gleichen Funktionseinheiten kann es sich um mikromechanische Bauelemente handeln.
  • Die Funktionseinheiten können in einem anderen Prozess hergestellt worden und für das Verfahren bereitgestellt werden, so dass die zueinander gleichen Funktionseinheiten in einem (Mikro-)Transferschritt von der ersten Halbleiterscheibe gelöst und auf die zweite Halbleiterscheibe gedruckt werden können.
  • Der Transferschritt kann einen Transferdruckschritt (Mikrotransferdruckschritt) umfassen.
  • Die zumindest zwei zueinander gleichen Funktionseinheiten können von der ersten Halbleiterscheibe mit einem Transferdruckstempel übertragen werden, insbesondere mittels eines Elastomer-Stempels.
  • Die zueinander gleichen (kleinen) Funktionseinheiten auf der ersten Halbleiterscheibe können in einem ersten Raster angeordnet sein.
  • Die Anordnung der zueinander gleichen Bauelemente kann den (Mikro-)Transferdruckschritt von einer Vielzahl (als Array) von zueinander gleichen Funktionseinheiten auf die zweite Halbleiterscheibe ermöglichen bzw. erleichtern. Der Transferdruckstempel kann für diesen Verfahrensschritt entsprechend skaliert sein.
  • Das Verfahren kann auch mehrere Transferschritte umfassen.
  • Innerhalb des Verfahrens können zumindest fünf zueinander gleiche Funktionseinheiten von der ersten Halbleiterscheibe auf die zweite Halbleiterscheibe übertragen werden.
  • Die zweite Halbleiterscheibe kann mit bereits auf ihr angeordneten elektrisch miteinander verbundenen (Halbleiter-)Bauelementen dem Verfahren bereitgestellt werden.
  • Die miteinander elektrisch verbundenen (Halbleiter-)Bauelemente auf der zweiten Halbleiterscheibe können eine elektronische Schaltung bzw. eine integrierte Schaltung (engl. Integrated circuit - IC) bilden.
  • Die miteinander elektrisch verbundenen (Halbleiter-)Bauelemente können eine noch unvollständige bzw. noch nicht funktionsfähige integrierte Schaltung bilden. Mit unvollständiger integrierter Schaltung ist in diesem Kontext gemeint, dass die miteinander elektrisch verbundenen (Halbleiter-)Bauelemente einen Vorläufer zu einer integrierten Schaltung darstellen (Vorläufer-Schaltung). Durch Hinzufügen und Verdrahtung weiterer (Halbleiter-)Bauelemente, z.B. Transistoren, kann die Vorläufer-Schaltung zu einer funktionsfähigen integrierten Schaltung werden.
  • Funktionseinheiten von der ersten Halbleiterscheibe können auf die zweite Halbleiterscheibe übertragen werden. Die Funktionseinheiten können miteinander verdrahtet werden und mit zumindest einem Bauelement der elektrisch miteinander verbundenen Bauelemente elektrisch verbunden bzw. verdrahtet werden. Durch die Verdrahtung der Funktionseinheiten miteinander und die Verdrahtung der Funktionseinheiten mit zumindest einem Bauelement der miteinander elektrisch verbundenen Bauelemente kann die Vorläufer-Schaltung zu einer integrierten Schaltung komplettiert werden bzw. wird aus der Vorläufer-Schaltung eine (funktionsfähige) integrierte Schaltung.
  • Die miteinander elektrisch verbundenen (Halbleiter-)Bauelemente können in einem anderen Verfahrensprozess auf die zweite Halbleiterscheibe übertragen und elektrisch miteinander verbunden worden sein.
  • Die elektrisch miteinander verbundenen (Halbleiter-)Bauelemente auf der zweiten Halbleiterscheibe können Dioden, Widerstände, Kondensatoren, Spulen, Spannungsquellen, Induktivitäten, Resonatoren, Thyristoren, und/oder Relais umfassen oder sein.
  • Die Funktionseinheiten können in einem zweiten Raster auf der zweiten Halbleiterscheibe angeordnet sein, insbesondere lateral voneinander beabstandet sein. Bevorzugt sind die übertragenen Funktionseinheiten in einer Reihe liegend nebeneinander angeordnet.
  • Der Abstand zwischen den gedruckten Funktionseinheiten auf der zweiten Halbleiterscheibe ist zumindest kleiner als eine Höhe oder eine Breite der Funktionseinheiten.
  • Die zueinander gleichen Funktionseinheiten auf der ersten Halbleiterscheibe können zueinander gleiche Transistoren sein.
  • Die zueinander gleichen Funktionseinheiten auf der ersten Halbleiterscheibe können unverdrahtete Transistoren sein. Unverdrahtet meint, dass die Aktivregionen gleicher Anschlussart innerhalb eines Transistors nicht über Leiterbahnen miteinander verbunden sind (Transistor-Vorläufer) und dass die Aktivregionen gleicher Anschlussart zwischen den Transistoren nicht miteinander verbunden sind.
  • Eine Funktionseinheit (repräsentativ für alle) kann einen Gate-Finger, einen Source-Finger und einen Drain-Finger aufweisen.
  • Die Funktionseinheit kann mehrere Gate-, Source- und/oder Drain-Finger aufweisen.
  • Die Funktionseinheit kann zumindest zwei Gate-Finger, zumindest zwei Source-Finger und/oder zumindest zwei Drain-Finger umfassen.
  • Die Anzahl der Drain-Finger plus die Anzahl der Source-Finger kann um eins größer sein als die Anzahl der Gate-Finger.
  • Jeder Gate-Finger kann eine Gate-Kontaktfläche, jeder Source-Finger eine Source-Kontaktfläche und jeder Drain-Finger eine Drain-Kontaktfläche aufweisen.
  • Die Kontakte zu den Aktivregionen der Funktionseinheiten können mittels einer Metallisierung hergestellt sein.
  • Die Metallisierung kann eine Metallisierungslage umfassen, aus der die Leiterbahnen hergestellt werden können. Die Metallisierungslage kann nach dem Transfer der zueinander gleichen Funktionseinheiten auf die zweite Halbleiterscheibe aufgetragen werden.
  • Jeder Gate-Finger kann zumindest zwei Gate-Kontaktflächen, jeder Source-Finger zumindest zwei Source-Kontaktflächen und/oder jeder Drain-Finger kann zumindest zwei Drain-Kontaktflächen aufweisen.
  • Alle Kontaktflächen können elektrisch kontaktierbar sein.
  • Die Gate-Kontaktflächen, die Source-Kontaktflächen und die Drain-Kontaktflächen der gedruckten Funktionseinheiten können so angeordnet sein, dass in einer Richtung in einer durch die Oberfläche der zweiten Halbleiterscheibe aufgespannten Ebene jeweils eine gedachte Gerade ziehbar ist, die alle Kontakte einer jeweiligen Anschlussart (Gate, Source, Drain) miteinander verbindet, ohne dass ein Kontakt einer anderen Anschlussart von der gedachten Gerade geschnitten wird.
  • Die Verdrahtung kann mehrere Leiterbahnen aufweisen: eine Gate-Leiterbahn, eine Source-Leiterbahn und eine Drain-Leiterbahn.
  • Die Leiterbahnen können geradlinig sein.
  • Die Gate-Leiterbahn kann alle Gate-Kontaktflächen, die Source-Leiterbahn alle Source-Kontaktflächen und die Drain-Leiterbahn alle Drain-Kontaktflächen der gedruckten gleichen Funktionseinheiten auf der zweiten Halbleiterscheibe miteinander verbinden.
  • Es können aber auch nicht alle Kontakte je nach Anschlussart von den drei Leiterbahnen erfasst werden, z.B. kann die Gate-Leiterbahn nicht alle Gate-Kontaktflächen aller Gate-Finger miteinander verbinden. Gleiches gilt für die Source-Leiterbahn (Source-Kontaktflächen) und für die Drain-Leiterbahn (Drain-Kontaktflächen). Damit können Gate-, Source- und/oder Drain-Kontakte unverbunden bleiben. Bevorzugt können innerhalb einer Funktionseinheit, die zumindest drei oder mehr Finger je Anschlussart aufweist, maximal zwei Finger je Anschlussart verbunden werden.
  • Beispielsweise kann ein Gate-Finger der Funktionseinheit mit einem Source-Finger kurzgeschlossen sein.
  • Durch das Nicht-Anschließen eines oder mehrerer Source-Finger(s) bzw. eines oder mehrerer Drain-Finger(s) oder durch das Kurzschließen von Fingern miteinander kann das Halbleiterbauelement lokal nicht aufgesteuert werden. Aufgrund der fehlenden Verlustleistung würde die Erwärmung entsprechend reduziert werden. Dadurch könnte ein thermisches Maximum im Zentrum der gedruckten und miteinander verdrahteten Funktionseinheiten (als Halbleiterbauelement) reduziert werden.
  • Das aus zumindest zwei miteinander verdrahteten gleichen Funktionseinheiten bestehende bzw. hergestellte Halbleiterbauelement kann ein Transistor, insbesondere ein GaN HEMT, sein.
  • Die Ausführungsformen der Erfindung sind anhand von Beispielen dargestellt, jedoch nicht auf eine Weise, in der Beschränkungen aus den Figuren in die Patentansprüche übertragen oder hineingelesen werden. Gleiche Bezugszeichen in den Figuren geben gleiche Elemente an.
    • 1 zeigt erste Funktionseinheiten 2 auf einer ersten Halbleiterscheibe;
    • 2 zeigt gedruckte und miteinander verdrahtete erste Funktionseinheiten 2 als Halbleiterbaueelement 50 auf einer zweiten Halbleiterscheibe;
    • 3 zeigt erste (unverdrahtete) Funktionseinheiten 2 auf einer ersten Halbleiterscheibe;
    • 4 zeigt gedruckte und miteinander verdrahtete erste Funktionseinheiten 2 als Halbleiterbaueelement 50 auf einer zweiten Halbleiterscheibe;
  • 1 zeigt zueinander gleiche Funktionseinheiten 2, die auf einer ersten Halbleiterscheibe in einem Array (Raster), bestehend aus drei mal vier Funktionseinheiten 2, angeordnet sind.
  • Die Funktionseinheiten 2 auf der ersten Halbleiterscheibe sind in einer Ebene liegend angeordnet.
  • Das Array bzw. Raster, in denen die Funktionseinheiten 2 angeordnet sind, ist deckungsgleich mit der Ebene, die durch eine Oberfläche der Funktionseinheiten 2 aufgespannt wird. Die Koordinaten sind durch ein x,y-Koordinatensystem eindeutig definierbar. Die Funktionseinheiten 2 weisen eine rechteckige Grundform auf.
  • In 1 ist ein Detailauszug einer Funktionseinheit 2 abgebildet, aus dem erkennbar ist, dass die Funktionseinheit 2 drei Gate-Finger 16, zwei Source-Finger 17 und einen Drain-Finger 18 aufweist, die eine längliche (fingerähnliche) Ausdehnung haben. Die Funktionseinheit 2 umfasst noch weitere Gate-Finger 16, noch weitere Source-Finger 17 und noch weitere Drain-Finger 18 (nicht gezeigt).
  • Jede Funktionseinheit 2 kann ein Transistor sein, insbesondere ein GaN HEMT.
  • Jede Funktionseinheit 2 kann bevorzugt zumindest zwei Gate-Finger 16, zumindest zwei Source-Finger 17 und/oder zumindest zwei Drain-Finger 18 aufweisen.
  • Die Gate-Finger 16, die Source-Finger 17 und die Drain-Finger 18 können eine rechteckige Grundform aufweisen, bevorzugt ist das Seitenverhältnis kleiner als 1:4 (Breite zu Höhe oder Höhe zu Breite), noch bevorzugter kleiner als 1:8.
  • Zwischen den einzelnen Gate-, Source- und Drain-Fingern 16,17,18 liegen unterschiedlich große Abstände. Die Abstand d1 zwischen dem Drain-Finger 18 und dem neben diesem angeordneten Gate-Finger 16 ist größer als der Abstand d2 zwischen dem Gate-Finger 16 und dem neben diesen angeordneten Source-Finger 17 (d1 > d2 ).
  • Die Abstände d1 von dem Drain-Finger 18 zu den Gate-Fingern sind jeweils gleich groß. Gleiches gilt für die Abstände d2 zwischen den Gate-Fingern 16 und den Source-Fingern 17.
  • Die Funktionseinheiten 2 sind durch einen Graben 4 voneinander getrennt.
  • Der Graben 4 kann für einen vorherigen Herstellungsprozess der Funktionseinheiten 2, insbesondere für ein Freiätzen dieser, benötigt werden.
  • Ein Abstand d3 ist der Abstand zwischen den Funktionseinheiten 2 in x-Richtung betrachtet. (Breite des Grabens 4 in x-Richtung).
  • Ein Abstand d4 ist der Abstand zwischen den Funktionseinheiten 2 in y-Richtung betrachtet (Breite des Grabens 4 in y-Richtung).
  • Die Abstände d3 ,d4 können unterschiedlich groß sein.
  • Jede Funktionseinheit 2 weist jeweils eine Gate-Kontaktfläche 6, eine Source-Kontaktfläche 7 und eine Drain-Kontaktfläche 8 auf.
  • Die Gate-Kontakte 6 können eine quadratische Grundform aufweisen. Die Source-Kontaktflächen 7 und die Drain-Kontaktflächen 8 können eine rechteckige Grundform aufweisen.
  • Die Gate-Finger 16, die Source-Finger 17 und die Drain-Finger 18 können innerhalb einer Funktionseinheit 2 nach Anschlussart (Gate, Source, Drain) miteinander verdrahtet sein.
  • Die Gate-Kontaktfläche 6, die Source-Kontaktfläche 7 und die Drain-Kontaktfläche 8 der Funktionseinheit 2 können insbesondere elektrisch kontaktierbar sein.
  • Auf der Halbleiterscheibe kann eine Vielzahl an Funktionseinheiten 2 angeordnet sein, bevorzugt mehr als hundert zueinander gleicher Funktionseinheiten 2.
  • 2 zeigt ein Halbleiterbauelement 50 auf einer zweiten Halbleiterscheibe. Das Halbleiterbauelement 50 umfasst drei miteinander verdrahtete Funktionseinheiten 2, die über Leiterbahnen verdrahtet bzw. verbunden sind.
  • Das Halbleiterbauelement 50 kann ein Transistor sein, der aus einer Vielzahl miteinander verdrahteter (kleiner) Funktionseinheiten 2 gebildet ist, die wiederum Transistoren sein können.
  • Die drei Funktionseinheiten 2 sind in einer Reihe nebeneinander liegend auf der zweiten Halbleiterscheibe angeordnet. Der Abstand d5 zwischen den Funktionseinheiten 2 ist jeweils gleich.
  • Der Abstand d5 kann gleich sein zu dem Abstand zwischen den Funktionseinheiten 2 auf der ersten Halbleiterscheibe (Abstand d3 ).
  • Die Verdrahtung umfasst drei Leiterbahnen: eine Gate-Leiterbahn 26, eine Source-Leiterbahn 27 und eine Drain-Leiterbahn 28.
  • Die Gate-Leiterbahn 26 verbindet alle Gate-Kontaktflächen 6 der drei Funktionseinheiten 2, die Source-Leiterbahn 27 alle Source-Kontaktflächen 7 und die Drain-Leiterbahn 28 alle Drain-Kontaktflächen 8.
  • Die zweite Halbleiterscheibe kann einen integrierten Schaltkreis, einen Prozessor und/oder einen Chip umfassen, auf den die Funktionseinheiten 2 (zusätzlich) gedruckt werden können.
  • Die Enden der Gate-Leiterbahn 26, der Source-Leiterbahn 27 und/oder der Drain-Leiterbahn können bspw. zu einem Rand des Chips geführt werden, um eine Verbindung vom Chip zum Gehäuse herzustellen oder mit anderen (Halbleiter-)Bauelementen verbunden zu werden.
  • Die Leiterbahnen können Metall umfassen, insbesondere aus Metall bestehen.
  • Die Leiterbahnen können aus einer Metallisierungsebene oder mehreren Metallisierungsebenen hergestellt werden.
  • Die Metallisierungsebene kann nach dem Transfer der Funktionseinheiten 2 auf die zweite Halbleiterscheibe aufgetragen werden. Nach dem Auftragen der Metallisierungsebene können die Leiterbahnen in weiteren Bearbeitungsschritten aus der Metallisierungsebene gefertigt werden.
  • Die Verdrahtung kann das Auftragen und Prozessieren von mehreren (zumindest zwei) Metallisierungsebenen umfassen.
  • Die Leiterbahnen können Aluminium oder Kupfer umfassen.
  • Die Gate-Kontaktflächen 6 und die Source-Kontaktflächen 7 liegen auf der gleichen Höhe (in x'- Richtung betrachtet).
  • Die Drain-Kontaktflächen 8 liegen nicht auf der gleichen Höhe mit den anderen Kontaktflächen 6,7.
  • Die Gate-Leiterbahn 26 umfasst eine geradlinige Bahn, die unterhalb der Gate-Kontaktflächen 26 angeordnet ist (in y'-Richtung betrachtet), von der aus sich (rechteckförmige) vorstehende Bereiche 30 in Richtung der Gate-Kontaktflächen 6 erstrecken und diese kontaktieren.
  • Die Source-Leiterbahn 27 umfasst eine geradlinige Bahn, die oberhalb der Source-Kontaktflächen 27 angeordnet ist (in y'-Richtung betrachtet), von der aus sich ebenfalls (rechteckförmige) vorstehende Bereiche 32 in Richtung der Source-Kontaktflächen 27 erstrecken und die Source-Kontaktflächen 27 kontaktieren.
  • Die Drain-Leiterbahn 28 kann eine ausschließlich geradlinige Form aufweisen und liegt auf der gleichen Höhe wie die Drain-Kontaktflächen 8 bzw. überdeckt und kontaktiert diese.
  • 3 zeigt zueinander gleiche Funktionseinheiten 2 auf einer ersten Halbleiterscheibe.
  • Die Funktionseinheiten können nicht verdrahtete Transistoren (Transistor-Vorläufer) sein.
  • Die vier Funktionseinheiten 2 sind in einem Array (Raster) angeordnet.
  • Die Funktionseinheiten 2 auf der ersten Halbleiterscheibe sind in einer Ebene liegend angeordnet. Das Array/Raster, in denen die Funktionseinheiten 2 angeordnet sind, ist deckungsgleich mit der Ebene, die durch eine Oberfläche der Funktionseinheiten 2 aufgespannt wird.
  • Die Koordinaten sind durch ein x,y-Koordinatensystem (bzw. x',y'-Koordinatensystem auf einer zweiten Halbleiterscheibe) eindeutig definierbar.
  • Die Funktionseinheiten 2 können eine rechteckige Grundform aufweisen.
  • Die Funktionseinheiten 2 können durch einen Graben 4 voneinander getrennt sein.
  • Ein Abstand d3 zwischen den Funktionseinheiten 2 (in x-Richtung betrachtet) ist jeweils gleich.
  • Analog ist ein Abstand d4 (betrachtet in y-Richtung) zwischen den Funktionseinheiten 2 gleich.
  • Der Abstand d3 kann größer sein als der Abstand d4 .
  • Der Abstand d3 ,d4 zwischen den Funktionseinheiten (jeweils in x-Richtung und y-Richtung betrachtet) kann gleich groß sein.
  • Eine Funktionseinheit 2 umfasst mehrere Aktivregionen, die sich als längliche (fingerförmige) Regionen ausbilden.
  • Die Funktionseinheit 2 umfasst mehrere Gate-Finger 16, Source-Finger 17 und Drain-Finger 18. Abgebildet sind in diesem Beispiel vier Gate-Finger 16, drei Source-Finger 17 und zwei Drain-Finger 18.
  • Die Gate-, Source- und Drain-Finger 16,17,18 sind vertikal (entlang der y-Richtung) ausgerichtet und sind in einer Weite w kleiner als eine Höhe h der Funktionseinheit 2 (w < h), insbesondere kann die Weite w 95 % der Höhe h der Funktionseinheit betragen (bzw. die Weite w ist 5 % kleiner als die Höhe h).
  • Die Gate-Finger 16, die Source-Finger 17 und die Drain-Finger 18 weisen (zueinander) unterschiedliche Längen IG,lS,lD auf.
  • Die Längen IG,lS,lD können zueinander gleich sein.
  • Der Abstand d1 ist der Abstand zwischen einem Drain-Finger 18 und einem Gate-Finger 16.
  • Der Abstand d2 ist der Abstand zwischen einem Gate-Finger 17 und einem Source-Finger 17.
  • Der Abstand d1 ist größer als der Abstand d2 .
  • Der Abstand d1 kann gleich groß sein zu d2 .
  • Zwischen dem Drain-Finger 18 und den daneben liegenden Gate-Finger(n) 16 ist der Abstand d1 jeweils gleich zueinander. Die Abstände d2 zwischen den Gate-Fingern 16 und den neben diesen angeordneten Source-Fingern 17 ist ebenfalls gleich. Der Abstand d1 kann unterschiedlich zu dem Abstand d2 sein.
  • Ein erster Detailauszug (links) in 3 zeigt einen Gate-Finger 16 und einen Source-Finger 17 einer Funktionseinheit 2 in vergrößerter Ansicht.
  • Der Gate-Finger 16 umfasst eine Gate-Kontaktfläche 6 und der Source-Finger 17 umfasst eine Source-Kontaktfläche 7. Die Kontaktflächen können eine quadratische Grundform aufweisen.
  • Die Kontaktflächen 6,7,8 können eine andersförmige Grundform aufweisen.
  • Die Gate-Kontaktfläche 6 und die Source-Kontaktfläche 7 liegen nicht auf der gleichen Höhe in einer y-Richtung betrachtet bzw. sind in y-Richtung voneinander beabstandet angeordnet (Abstand d6 ).
  • Jeder Gate-Finger 16 und jeder Source-Finger 17 kann zumindest eine Kontaktfläche 6,7 aufweisen.
  • Die Gate-Kontaktflächen 6 können alle auf einer Höhe liegen (gleiche y-Koordinaten). Analog können die Source-Kontaktflächen 7 alle auf einer Höhe liegen bzw. durch eine Gerade in einer x-Richtung miteinander verbindbar sein.
  • Ein zweiter Detailauszug (rechts) zeigt einen vergrößerten Teilabschnitt eines Drain-Fingers 18 der Funktionseinheit 2. Der Drain-Finger 18 weist eine Drain-Kontaktfläche 8 auf.
  • Die Drain-Kontaktfläche 8 kann eine quadratische Grundform aufweisen und mittig (in x-Richtung) auf dem Drain-Finger angeordnet sein. Auch die Gate-Kontaktfläche 6 und die Source-Kontaktfläche 7 können jeweils, in x-Richtung betrachtet, mittig auf dem Gate-Finger 16 bzw. Source-Finger 17 angeordnet sein.
  • Jeder Drain-Finger 18 kann zumindest eine Drain-Kontaktfläche 8 aufweisen.
  • Wenn die Drain-Finger 18 jeweils eine Drain-Kontaktfläche 8 aufweisen, können die Drain-Kontaktflächen 18 alle auf einer Höhe (gleiche y-Koordinaten) angerordnet sein, so dass die Drain-Kontaktflächen 18 durch eine Gerade in einer x-Richtung miteinander verbindbar sind. Gleiches gilt jeweils für Gate-Finger 16 und Source-Finger 17, die eine Kontaktfläche umfassen.
  • Die Kontaktflächen 6,7,8 sind so angeordnet, dass jeweils eine gedachte Gerade in x-Richtung ziehbar ist, so dass alle Kontakte je nach Anschlussart (Gate, Drain, Source) verbindbar sind, ohne dass die gedachten Geraden jeweils einen Kontakt einer anderen Anschlussart schneiden, also parallel zueinander sind.
  • Ein Gate-Finger 16 kann zumindest zwei Gate-Kontaktflächen 6 aufweisen. Die zumindest zwei Gate-Kontaktflächen 6 können beabstandet zueinander angeordnet sein, insbesondere in einer y-Richtung auf unterschiedlichen Höhen angeordnet sein (mit gleichen x-Koordinaten).
  • Die zumindest zwei Gate-Kontakte 6 können zueinander beabstandet sein und auch zu den Kontakten der anderen Anschlussarten 7,8 beabstandet sein, insbesondere können diese so angeordnet sein, dass gedachte Geraden in x-Richtungen (mit unterschiedlicher y-Koordinaten) der Funktionseinheit 2 gezogen werden können, die jeweils nur Kontakte einer Anschlussart schneiden.
  • Das gleiche Prinzip kann für Source-Finger 17 und Drain-Finger 18 innerhalb der Funktionseinheit 2, die jeweils zumindest zwei Kontaktflächen 7,8 aufweisen, gelten.
  • Die Gate-Kontaktflächen 6, die Source-Kontaktflächen 7 und die Drain-Kontaktflächen 8 sind innerhalb einer Funktionseinheit 2 auf der ersten Halbleiterscheibe nicht miteinander verdrahtet.
  • 4 zeigt ein Halbleiterbauelement 50 auf einer zweiten Halbleiterscheibe. Das Halbleiterbauelement umfasst zwei miteinander verdrahtete Funktionseinheiten 2 auf der zweiten Halbleiterscheibe.
  • Die Verdrahtung umfasst mehrere Leiterbahnen: eine Gate-Leiterbahn 26, eine Source-Leiterbahn 27 und eine Drain-Leiterbahn 28. Die Leiterbahnen 26,27,28 sind geradlinig.
  • Die Gate-Leiterbahn 26 verbindet alle Gate-Kontaktflächen 6 miteinander, die Source-Leiterbahn 27 verbindet alle Source-Kontaktflächen 7 miteinander und die Drain-Leiterbahn 28 alle Drain-Kontaktflächen 8 (nicht gezeigt).
  • In einem ersten (links) und zweiten (rechts) Detailauszug der 4 wird dies verdeutlicht, in denen jeweils die Gate-Kontaktfläche 6, die Source-Kontaktfläche 7 und die Drain-Kontaktfläche 8 von der Gate-Leiterbahn 26, der Source-Leiterbahn 27 und der Drain-Leiterbahn 28 überdeckt dargestellt ist.
  • Die Funktionseinheiten 2 sind in einer Reihe liegend nebeneinander und voneinander beabstandet angeordnet.
  • Der Abstand d5 ist der Abstand zwischen den Funktionseinheiten.
  • Der Abstand d5 kann dem Abstand d3 zwischen den Funktionseinheiten 2 auf der ersten Halbleiterscheibe entsprechen.
  • Auf der zweiten Halbleiterscheibe können auch mehr als zwei verdrahtete Funktionseinheiten 2 angeordnet sein, insbesondere können zumindest fünf Funktionseinheiten 2 nebeneinander angeordnet und miteinander verdrahtet sein.
  • Es können auch zwei Reihen aus jeweils nebeneinander angeordneten und miteinander verdrahten Funktionseinheiten 2 auf der zweiten Halbleiterscheibe angeordnet sein. Die Leiterbahnen können in diesem Fall ebenfalls alle parallel zueinander sein und verbinden jeweils nur Kontakte einer Anschlussart.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2009/0294803 A1 [0005]
    • DE 112011101135 T5 [0005]
    • US 8664699 B2 [0005]
    • US 7932123 B2 [0007]
    • US 7943491 B2 [0008]
    • US 2013/0069275 A1 [0008]
    • US 7799699 B2 [0009]
    • US 5300788 A [0010]
    • EP 2339614 A1 [0011]
    • US 9698308 B2 [0012]

Claims (32)

  1. Halbleiterbauelement (50), das Halbleiterbauelement (50) umfassend: zumindest zwei zueinander gleiche Funktionseinheiten (2), die miteinander verdrahtet sind, wobei: die gleichen Funktionseinheiten (2) jeweils zumindest einen Gate-Finger (16), zumindest einen Source-Finger (17) und zumindest einen Drain-Finger (18) umfassen; und die Verdrahtung Leiterbahnen umfasst, wobei eine erste Leiterbahn (26) jeweils die Gate-Finger (16), eine zweite Leiterbahn (27) jeweils die Source-Finger (17) und eine dritte Leiterbahn (28) jeweils die Drain-Finger (18) der zumindest zwei gleichen Funktionseinheiten (2) miteinander verbindet.
  2. Halbleiterbauelement (50) nach Anspruch 1, wobei die zumindest zwei zueinander gleichen Funktionseinheiten (2) jeweils zumindest zwei Gate-Finger (16), zumindest zwei Source-Finger (17) und/oder zumindest zwei Drain-Finger (18) umfassen.
  3. Halbleiterbauelement (50) nach Anspruch 1 oder 2, wobei jeder Gate-Finger (16) eine Gate-Kontaktfläche (6), jeder Source-Finger (17) eine Source-Kontaktfläche (7) und jeder Drain-Finger (18) eine Drain-Kontaktfläche (8) aufweist.
  4. Halbleiterbauelement (50) nach Anspruch 3, wobei die erste, die zweite und die dritte Leiterbahn (26,27,28) die zumindest zwei gleichen Funktionseinheiten (2) über die Gate-Kontaktflächen (6), die Source-Kontaktflächen (7) und die Drain-Kontaktflächen (8) miteinander verbindet, insbesondere elektronisch kontaktiert.
  5. Halbleiterbauelement (50) nach Anspruch 3 oder 4, wobei die Gate-Kontaktflächen (6), die Source-Kontaktflächen (7) und die Drain-Kontaktflächen (8) der zwei zueinander gleichen Funktionseinheiten (2) so angeordnet sind, dass in einer Richtung jeweils eine gedachte Gerade ziehbar ist, die alle Kontakte einer jeweiligen Anschlussart (Gate, Source, Drain) verbindet, ohne dass ein Kontakt einer anderen Anschlussart von der gedachten Gerade geschnitten wird.
  6. Halbleiterbauelement (50) nach einem der Ansprüche 1 bis 5, wobei die erste Leiterbahn (26), die zweite Leiterbahn (27) und die dritte Leiterbahn (28) geradlinig sind.
  7. Halbleiterbauelement (50) nach einem der Ansprüche 1 bis 6, wobei das Halbleiterbauelement zumindest fünf zueinander gleiche Funktionseinheiten umfasst.
  8. Halbleiterbauelement (50) nach einem der Ansprüche 1 bis 7, wobei die zumindest zwei zueinander gleichen gedruckten Funktionseinheiten (2) in einem Raster (x',y') angeordnet sind, insbesondere sich in direkter Nachbarschaft zueinander befinden.
  9. Halbleiterbauelement (50) nach einem der Ansprüche 3 bis 8, wobei die erste Leiterbahn (26) die Gate-Kontaktflächen (6) aller Gate-Finger (16), die zweite Leiterbahn (27) die Source-Kontaktflächen (7) aller Source-Finger (17) und die dritte Leiterbahn (28) die Drain-Kontaktflächen (8) aller Drain-Finger (18) der gleichen Funktionseinheiten (2) miteinander verbindet.
  10. Halbleiterbauelement (50) nach einem der Ansprüche 3 bis 8, wobei die erste Leiterbahn (26) zumindest eine Gate-Kontaktfläche (6) nicht kontaktiert, die zweite Leiterbahn (27) zumindest eine Source-Kontaktfläche (7) nicht kontaktiert und/oder die dritte Leiterbahn (28) zumindest eine Drain-Kontaktfläche (8) nicht kontaktiert.
  11. Halbleiterbauelement (50) nach Anspruch 10, wobei ein Gate-Finger (16) mit einem Source-Finger (17) einer Funktionseinheit (2) kurzgeschlossen ist.
  12. Halbleiterbauelement (50) nach einem der vorhergehenden Ansprüche, wobei die zueinander gleichen Funktionseinheiten (2) Transistoren sind, bevorzugt Transistoren mit hoher Elektronenbeweglichkeit (GaN HEMT).
  13. Halbleiterbauelement (50) nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement (50) ein Transistor ist, insbesondere ein GaN HEMT.
  14. Verfahren zur Herstellung eines Halbleiterbauelements (50) das Verfahren umfassend: (a) Bereitstellen einer ersten Halbleiterscheibe mit einer Vielzahl erster zueinander gleicher Funktionseinheiten (2); (b) Bereitstellen einer zweiten Halbleiterscheibe; (c) Übertragen von zumindest zwei gleichen Funktionseinheiten (2) von der ersten Hableiterscheibe auf die zweite Halbleiterscheibe in einem Transferschritt; und (d) Verdrahten der zumindest zwei auf die zweite Halbleiterscheibe gleichen transferierten Funktionseinheiten (2) zu dem Halbleiterbauelement (50).
  15. Verfahren nach Anspruch 14, wobei der Transferschritt ein Transferdruckschritt ist.
  16. Verfahren nach Anspruch 14 oder 15, wobei die zumindest zwei zueinander gleichen Funktionseinheiten (2) von der ersten Hableiterscheibe auf die zweite Halbleiterscheibe mit einem Transferdruckstempel übertragen werden.
  17. Verfahren nach einem der Ansprüche 14 bis 16, wobei das Verfahren mehrere Transferschritte umfasst.
  18. Verfahren nach einem der Ansprüche 14 bis 17, wobei zumindest fünf zueinander gleiche Funktionseinheiten (2) von der ersten Halbleiterscheibe auf die zweite Halbleiterscheibe übertragen werden.
  19. Verfahren nach einem der Ansprüche 14 bis 18, wobei die zueinander gleichen Funktionseinheiten (2) auf der ersten Halbleiterscheibe nicht verdrahtete Transistoren sind.
  20. Verfahren nach einem der Ansprüche 14 bis 19, wobei die Funktionseinheiten (2) jeweils einen Gate-Finger (16), einen Source-Finger (17) und einen Drain-Finger (18) umfassen.
  21. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Funktionseinheiten (2) jeweils zumindest zwei Gate-Finger (16), zumindest zwei Source-Finger (17) und/oder zumindest zwei Drain-Finger (18) umfassen.
  22. Verfahren nach einem der Ansprüche 20 oder 21, wobei jeder Gate-Finger (16) eine Gate-Kontaktfläche (6), jeder Source-Finger (17) eine Source-Kontaktfläche (7) und jeder Drain-Finger (18) eine Drain-Kontaktfläche (8) aufweist.
  23. Verfahren nach Anspruch 22, wobei die Gate-Kontaktflächen (6), die Source-Kontaktflächen (7) und die Drain-Kontaktflächen (8) elektrisch kontaktierbar sind.
  24. Verfahren nach Anspruch 22 oder 23, wobei die Gate-Kontaktflächen (6), die Source-Kontaktflächen (7) und die Drain-Kontaktflächen (8) der gedruckten Funktionseinheiten (2) so angeordnet sind, dass in einer Richtung jeweils eine gedachte Gerade ziehbar ist, die alle Kontakte einer jeweiligen Anschlussart verbindet, ohne dass ein Kontakt einer anderen Anschlussart von der gedachten Gerade geschnitten wird.
  25. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Verdrahtung mehrere Leiterbahnen (26,27,28) aufweist.
  26. Verfahren nach Anspruch 25, wobei die Leiterbahnen eine Gate-Leiterbahn (26), eine Source-Leiterbahn (27) und eine Drain-Leiterbahn (28) umfassen.
  27. Verfahren nach Anspruch 25 oder 26, wobei die Leiterbahnen (26,27,28) geradlinig sind.
  28. Verfahren nach einem der Ansprüche 25 bis 27, wobei die Gate-Leiterbahn (26) die Gate-Kontaktflächen (6) aller Gate-Finger (16), die Source-Leiterbahn (27) die Source-Kontaktflächen (7) aller Source-Finger (17) und die Drain-Leiterbahn (28) die Drain-Kontaktflächen (8) aller Drain-Finger (18) der gedruckten gleichen Funktionseinheiten (2) auf der zweiten Halbleiterscheibe miteinander verbindet.
  29. Verfahren nach einem der Ansprüche 25 bis 27, wobei die erste Leiterbahn (26) zumindest eine Gate-Kontaktfläche (6) nicht kontaktiert, die zweite Leiterbahn (27) zumindest eine Source-Kontaktfläche (7) nicht kontaktiert und/oder die dritte Leiterbahn (28) zumindest eine Drain-Kontaktfläche (8) nicht kontaktiert.
  30. Verfahren nach dem vorhergehenden Anspruch, wobei ein Gate-Finger (16) mit einem Source-Finger (17) einer Funktionseinheit (2) kurzgeschlossen ist.
  31. Verfahren nach einem der Ansprüche 14 bis 30, wobei die zweite Halbleiterscheibe mit auf ihr angeordneten miteinander elektrisch verbundenen Bauelementen bereitgestellt wird und die zumindest zwei zueinander gleichen Funktionseinheiten (2) übertragen werden und bevorzugt miteinander und zumindest mit einem Bauelement der miteinander elektrisch verbundenen Bauelemente verdrahtet werden.
  32. Verfahren nach einem der Ansprüche 14 bis 31, wobei das Halbleiterbauelement (50) ein Transistor, bevorzugt einen Galliumnitrid-Transistoren mit hoher Elektronenbeweglichkeit (GaN HEMT), ist.
DE102020107288.0A 2019-12-10 2020-03-17 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements Pending DE102020107288A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/113,563 US11600603B2 (en) 2019-12-10 2020-12-07 Semiconductor device along with multi-functional units and method for manufacturing a semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019133777 2019-12-10
DE102019133777.1 2019-12-10

Publications (1)

Publication Number Publication Date
DE102020107288A1 true DE102020107288A1 (de) 2021-06-10

Family

ID=75963107

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020107288.0A Pending DE102020107288A1 (de) 2019-12-10 2020-03-17 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (2)

Country Link
US (1) US11600603B2 (de)
DE (1) DE102020107288A1 (de)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
US5874764A (en) * 1995-04-27 1999-02-23 International Business Machines Corporation Modular MOSFETS for high aspect ratio applications
US20090294803A1 (en) * 2004-06-04 2009-12-03 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7799699B2 (en) * 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7932123B2 (en) * 2006-09-20 2011-04-26 The Board Of Trustees Of The University Of Illinois Release strategies for making transferable semiconductor structures, devices and device components
US7943491B2 (en) * 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
EP2339614A1 (de) * 2009-12-22 2011-06-29 Imec Verfahren zum Stapeln von Halbleiterchips
DE112011101135T5 (de) * 2010-03-29 2013-03-14 Semprius Inc. Elektrisch Verbundene Felder von aktiven Bauteilen in Überführungsdrucktechnik
US20130069275A1 (en) * 2011-09-20 2013-03-21 Etienne Menard Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
US9698308B2 (en) * 2014-06-18 2017-07-04 X-Celeprint Limited Micro assembled LED displays and lighting elements
DE112015006984T5 (de) * 2015-09-29 2018-07-12 Mitsubishi Electric Corporation Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288803B2 (en) * 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
US20140239349A1 (en) * 2013-02-25 2014-08-28 International Rectifier Corporation Drain Pad Having a Reduced Termination Electric Field
US9741653B2 (en) * 2013-09-18 2017-08-22 Skyworks Solutions, Inc. Devices and methods related to radio-frequency switches having reduced-resistance metal layout
US9786660B1 (en) * 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
US10128365B2 (en) * 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US10600746B2 (en) * 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US11417746B2 (en) * 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
US5874764A (en) * 1995-04-27 1999-02-23 International Business Machines Corporation Modular MOSFETS for high aspect ratio applications
US20090294803A1 (en) * 2004-06-04 2009-12-03 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7799699B2 (en) * 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7943491B2 (en) * 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
US8664699B2 (en) * 2004-06-04 2014-03-04 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7932123B2 (en) * 2006-09-20 2011-04-26 The Board Of Trustees Of The University Of Illinois Release strategies for making transferable semiconductor structures, devices and device components
EP2339614A1 (de) * 2009-12-22 2011-06-29 Imec Verfahren zum Stapeln von Halbleiterchips
DE112011101135T5 (de) * 2010-03-29 2013-03-14 Semprius Inc. Elektrisch Verbundene Felder von aktiven Bauteilen in Überführungsdrucktechnik
US20130069275A1 (en) * 2011-09-20 2013-03-21 Etienne Menard Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
US9698308B2 (en) * 2014-06-18 2017-07-04 X-Celeprint Limited Micro assembled LED displays and lighting elements
DE112015006984T5 (de) * 2015-09-29 2018-07-12 Mitsubishi Electric Corporation Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist

Also Published As

Publication number Publication date
US11600603B2 (en) 2023-03-07
US20210175215A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
DE112018003709B4 (de) Verfahren zum Herstellen eines LED-Moduls
WO2001071799A2 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE1933547A1 (de) Anschlussvorrichtung fuer Halbleiterelemente
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE102012218927A1 (de) Licht emittierende Vorrichtung (LED), Fertigungsverfahren dafür und ein LED-Modul, das diese verwendet
WO2001057924A1 (de) Halbleiterbauelement mit an der unterseite befindlichen kontakten und verfahren zur herstellung
DE102018217831A1 (de) Halbleitervorrichtung
DE102018126936A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
DE102013111540A1 (de) Höckergehäuse und Verfahren zu seiner Herstellung
DE102020107288A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013113770B4 (de) Verfahren zum Überprüfen von Halbleiterchips und Einrichtung zum Überprüfen
WO2020043466A1 (de) Bauelement und verfahren zur herstellung eines bauelements
DE102019123600A1 (de) Abschirmstruktur für rückseitige substrat-durchkontaktierungen (tsvs)
DE102010055935B4 (de) Verfahren zum Verbinden mehrerer ungehäuster Substrate
DE102010000448A1 (de) Halbleiteranordnung mit einem leitfähigen Element
DE102017108136B4 (de) Geometrisch geformte Bauelemente in einer Anordnung für einen Überführungsdruck (Transfer Print) und zugehörige Verfahren
EP1595285A1 (de) Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren
EP1116420B1 (de) Leiterplatte zur verwendung bei der prüfung von elektrischen bauteilen
DE102016109459A1 (de) Verfahren und Bauelemente-Anordnung für einen optimierten Transfer Print (Überführungsdruck) zwischen Trägersubstraten
EP3761349B1 (de) Verfahren zur herstellung von halbleiterbauelementen zur ausbeutesteigerung beim mikrotransferdruck
DE10394148T5 (de) Verbessertes Verfahren und verbesserte Vorrichtung zum Positionieren von integrierten Schaltungen auf Plättchenkontaktflächen
DE10235007A1 (de) Halbleitervorrichtung mit einem Halbleiterchip und einem Leitersubstrat, die miteinander über Kontaktierungsflächen und Leiterbahnen verbunden sind, ohne dass die Kontaktierungsflächen kurzgeschlossen sind
DE102014119698B3 (de) Halbleitervorrichtung einschliesslich einer isolationsstruktur und verfahren zum herstellen einer halbleitervorrichtung
EP1187195B1 (de) Verfahren zur Herstellung von Feldeffekttransistoren in integrierten Halbleiterschaltungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES GMBH, DE

Free format text: FORMER OWNER: X-FAB GLOBAL SERVICES GMBH, 99097 ERFURT, DE

R082 Change of representative

Representative=s name: LEONHARD & PARTNER PATENTANWAELTE, DE

R016 Response to examination communication
R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE