JP2770846B2 - Ｆｅｔスイッチ回路 - Google Patents
Ｆｅｔスイッチ回路Info
- Publication number
- JP2770846B2 JP2770846B2 JP15026895A JP15026895A JP2770846B2 JP 2770846 B2 JP2770846 B2 JP 2770846B2 JP 15026895 A JP15026895 A JP 15026895A JP 15026895 A JP15026895 A JP 15026895A JP 2770846 B2 JP2770846 B2 JP 2770846B2
- Authority
- JP
- Japan
- Prior art keywords
- switch circuit
- input
- fets
- gate
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、ＦＥＴスイッチ回路に
関し、特に、高周波、大電力用のＦＥＴスイッチ回路に
関する。
関し、特に、高周波、大電力用のＦＥＴスイッチ回路に
関する。
【０００２】
【従来の技術】従来のＦＥＴスイッチ回路は、図６に示
すように、入力端子６１と出力端子６２との間で直列接
続され信号経路を形成する複数（ここでは３個）のＦＥ
Ｔ（電界効果トランジスタ）６３ａ、６３ｂ、及び６３
ｃと、出力端子６２と接地との間に直列接続された複数
（ここでは３個）のＦＥＴ６４ａ、６４ｂ、及び６４ｃ
とを有している。各ＦＥＴのゲートには、それぞれ保護
抵抗器６５ａ、６５ｂ、６５ｃ、６５ｄ、６５ｅ、及び
６５ｆが接続され、制御端子６６及び６７に接続されて
いる。なお、上記ＦＥＴは全て同一特性で、また保護抵
抗器も同一抵抗値を有するものとする。
すように、入力端子６１と出力端子６２との間で直列接
続され信号経路を形成する複数（ここでは３個）のＦＥ
Ｔ（電界効果トランジスタ）６３ａ、６３ｂ、及び６３
ｃと、出力端子６２と接地との間に直列接続された複数
（ここでは３個）のＦＥＴ６４ａ、６４ｂ、及び６４ｃ
とを有している。各ＦＥＴのゲートには、それぞれ保護
抵抗器６５ａ、６５ｂ、６５ｃ、６５ｄ、６５ｅ、及び
６５ｆが接続され、制御端子６６及び６７に接続されて
いる。なお、上記ＦＥＴは全て同一特性で、また保護抵
抗器も同一抵抗値を有するものとする。
【０００３】このスイッチ回路では、制御端子６６に印
加される制御電圧をＶc1としたとき、制御端子６７に
は、数式１で表わされる制御電圧Ｖc2が印加される。
加される制御電圧をＶc1としたとき、制御端子６７に
は、数式１で表わされる制御電圧Ｖc2が印加される。
【０００４】
【数１】 これにより、このスイッチ回路がオンしたとき（ＦＥＴ
６３ａ、６３ｂ、及び６３ｃがオンしたとき）に、ＦＥ
Ｔ６４ａ、６４ｂ、及び６４ｃはオフし、逆にこのスイ
ッチ回路がオフしたときに、ＦＥＴ６４ａ、６４ｂ、及
び６４ｃはオンする。この結果、スイッチ回路がオン状
態にあるとき、入力端子に入力された高周波信号（例え
ば、１〜２ＧＨｚ）は出力端子へ供給される。また、ス
イッチ回路がオフ状態にあるときは、入力端子に入力さ
れる高周波信号が、ＦＥＴ６３ａ、６３ｂ、及び６３ｃ
を通り出力端子側にリークしても、その高周波成分はＦ
ＥＴ６４ａ、６４ｂ、及び６４ｃを介して接地される。
従って、スイッチ回路がオフ状態にあるとき、入力端子
に入力される高周波信号は出力端子に供給されることが
無い。このように、ＦＥＴ６４ａ、６４ｂ、及び６４ｃ
を設けることにより、このスイッチ回路のアイソレーシ
ョン特性は改善される。
６３ａ、６３ｂ、及び６３ｃがオンしたとき）に、ＦＥ
Ｔ６４ａ、６４ｂ、及び６４ｃはオフし、逆にこのスイ
ッチ回路がオフしたときに、ＦＥＴ６４ａ、６４ｂ、及
び６４ｃはオンする。この結果、スイッチ回路がオン状
態にあるとき、入力端子に入力された高周波信号（例え
ば、１〜２ＧＨｚ）は出力端子へ供給される。また、ス
イッチ回路がオフ状態にあるときは、入力端子に入力さ
れる高周波信号が、ＦＥＴ６３ａ、６３ｂ、及び６３ｃ
を通り出力端子側にリークしても、その高周波成分はＦ
ＥＴ６４ａ、６４ｂ、及び６４ｃを介して接地される。
従って、スイッチ回路がオフ状態にあるとき、入力端子
に入力される高周波信号は出力端子に供給されることが
無い。このように、ＦＥＴ６４ａ、６４ｂ、及び６４ｃ
を設けることにより、このスイッチ回路のアイソレーシ
ョン特性は改善される。
【０００５】このスイッチ回路のように、複数のＦＥＴ
を直列に接続すると、その直列接続されたＦＥＴがオフ
状態のときのドレイン−ソース間の高周波信号に対する
耐圧を改善することができる。以下、詳述する。
を直列に接続すると、その直列接続されたＦＥＴがオフ
状態のときのドレイン−ソース間の高周波信号に対する
耐圧を改善することができる。以下、詳述する。
【０００６】図７に示すように、２つのＦＥＴ７１及び
７２が直列接続され、かつ入力端子７３（出力端子７
４）と接地との間に接続されているものとする。また、
これらのＦＥＴ７１、７２は、同一の特性を有し、ゲー
ト・ソース間容量とゲート・ドレイン間容量とが等しい
（＝Ｃg ）ものとする。更に、各ゲートは、高抵抗を介
してバイアスされており、バイアス回路は高周波に対し
て高インピーダンスと見なすことができるものとする。
７２が直列接続され、かつ入力端子７３（出力端子７
４）と接地との間に接続されているものとする。また、
これらのＦＥＴ７１、７２は、同一の特性を有し、ゲー
ト・ソース間容量とゲート・ドレイン間容量とが等しい
（＝Ｃg ）ものとする。更に、各ゲートは、高抵抗を介
してバイアスされており、バイアス回路は高周波に対し
て高インピーダンスと見なすことができるものとする。
【０００７】このようなスイッチ回路に、各ＦＥＴがオ
フとなる様なゲート電圧ＶG を印加し、入力端子に振幅
ｖinの高周波信号入力すると、ゲート・ソース間容量及
びゲート・ドレイン間容量の働きにより、点Ａ、Ｂ、
Ｃ、及びＤにおける電位変動は図８（ａ）、（ｂ）、
（ｃ）、及び（ｄ）に示すようになる。このとき、各Ｆ
ＥＴ７１、７２のゲート・ソース間電圧ＶGS（ゲート・
ドレイン間電圧ＶGD）の最大値は、直列接続されたＦＥ
Ｔの数をｎとすると、（ＶG ＋ｖin／２ｎ）となる。こ
の最大値が各ＦＥＴのしきい値電圧ＶP を越えると、Ｆ
ＥＴはオン状態に変化し、点Ａにおいて入力信号がクリ
ッピングされ、出力端子７４の出力信号波形に歪みが発
生する。すなわち、出力信号の最大振幅ｖmax は、ゲー
ト・ソース間電圧ＶGSの最大値が、しきい値電圧ＶP に
等しいときと同じで、ｖmax ＝２ｎ（ＶP −ＶG ）で表
わされる。このように最大振幅ｖmax は、ＦＥＴの数ｎ
に比例し、ＦＥＴの数を増やせば最大振幅ｖmax は大き
くなる。すなわち、ＦＥＴの数ｎを増やせば、耐圧（歪
みを発生させるなく信号を伝送できる入力信号電圧）を
高めることができる。
フとなる様なゲート電圧ＶG を印加し、入力端子に振幅
ｖinの高周波信号入力すると、ゲート・ソース間容量及
びゲート・ドレイン間容量の働きにより、点Ａ、Ｂ、
Ｃ、及びＤにおける電位変動は図８（ａ）、（ｂ）、
（ｃ）、及び（ｄ）に示すようになる。このとき、各Ｆ
ＥＴ７１、７２のゲート・ソース間電圧ＶGS（ゲート・
ドレイン間電圧ＶGD）の最大値は、直列接続されたＦＥ
Ｔの数をｎとすると、（ＶG ＋ｖin／２ｎ）となる。こ
の最大値が各ＦＥＴのしきい値電圧ＶP を越えると、Ｆ
ＥＴはオン状態に変化し、点Ａにおいて入力信号がクリ
ッピングされ、出力端子７４の出力信号波形に歪みが発
生する。すなわち、出力信号の最大振幅ｖmax は、ゲー
ト・ソース間電圧ＶGSの最大値が、しきい値電圧ＶP に
等しいときと同じで、ｖmax ＝２ｎ（ＶP −ＶG ）で表
わされる。このように最大振幅ｖmax は、ＦＥＴの数ｎ
に比例し、ＦＥＴの数を増やせば最大振幅ｖmax は大き
くなる。すなわち、ＦＥＴの数ｎを増やせば、耐圧（歪
みを発生させるなく信号を伝送できる入力信号電圧）を
高めることができる。
【０００８】
【発明が解決しようとする課題】従来のスイッチ回路
は、上述したように、複数のＦＥＴを直列接続して耐圧
改善（耐入力レベルの向上）を行うが、このように複数
のＦＥＴを直列接続すると、ＦＥＴの数に比例してオン
抵抗が大きくなるという問題点がある。この問題を解決
するには、各ＦＥＴのゲート幅を大きくすればよいが
（直列接続されるＦＥＴがｎ個ならばｎ倍）、レイアウ
ト面積はｎ2 に比例して大きくなるという新たな問題を
引き起こす。
は、上述したように、複数のＦＥＴを直列接続して耐圧
改善（耐入力レベルの向上）を行うが、このように複数
のＦＥＴを直列接続すると、ＦＥＴの数に比例してオン
抵抗が大きくなるという問題点がある。この問題を解決
するには、各ＦＥＴのゲート幅を大きくすればよいが
（直列接続されるＦＥＴがｎ個ならばｎ倍）、レイアウ
ト面積はｎ2 に比例して大きくなるという新たな問題を
引き起こす。
【０００９】また、従来のスイッチ回路は、耐圧が、Ｆ
ＥＴのしきい値電圧ＶP に依存するため、製造プロセス
において、Ｖp のばらつきを抑える必要がある。ところ
が、近年のゲート電圧ＶG の低電圧化（ＶG がＶp に近
付く）に伴って、Ｖp に対する依存性が更に高まり（非
常に敏感となり）、プロセスにおける制御が困難で歩留
まりが低下するという問題点がある。
ＥＴのしきい値電圧ＶP に依存するため、製造プロセス
において、Ｖp のばらつきを抑える必要がある。ところ
が、近年のゲート電圧ＶG の低電圧化（ＶG がＶp に近
付く）に伴って、Ｖp に対する依存性が更に高まり（非
常に敏感となり）、プロセスにおける制御が困難で歩留
まりが低下するという問題点がある。
【００１０】本願発明は、直列接続されたＦＥＴの数を
増やすことなく耐入力レベルの向上を図り、以てレイア
ウト面積が小さく、歩留まりの良いスイッチ回路を提供
することを目的とする。
増やすことなく耐入力レベルの向上を図り、以てレイア
ウト面積が小さく、歩留まりの良いスイッチ回路を提供
することを目的とする。
【００１１】なお、構成が簡単な高耐圧スイッチ回路と
して図９に示す様な回路が特開昭５７−７５０３０号公
報に開示されているが、この回路では、寄生容量が無視
され、また、ＦＥＴ９１がソース接地インバーターとし
て用いられているため、ドレイン・ソース間電圧が反転
する場合は考慮されていない。したがって、この回路
は、高周波信号用の切り替えスイッチとして使用するこ
とはできない。
して図９に示す様な回路が特開昭５７−７５０３０号公
報に開示されているが、この回路では、寄生容量が無視
され、また、ＦＥＴ９１がソース接地インバーターとし
て用いられているため、ドレイン・ソース間電圧が反転
する場合は考慮されていない。したがって、この回路
は、高周波信号用の切り替えスイッチとして使用するこ
とはできない。
【００１２】
【課題を解決するための手段】本発明によれば、２つの
入出力端子の間に複数の第１の電界効果トランジスタを
直列に接続したＦＥＴスイッチ回路において、前記２つ
の入出力端子と該２つの入出力端子にそれぞれ接続され
た電界効果トランジスタのゲートとの間に、それぞれキ
ャパシタを接続したことを特徴とするＦＥＴスイッチ回
路が得られる。
入出力端子の間に複数の第１の電界効果トランジスタを
直列に接続したＦＥＴスイッチ回路において、前記２つ
の入出力端子と該２つの入出力端子にそれぞれ接続され
た電界効果トランジスタのゲートとの間に、それぞれキ
ャパシタを接続したことを特徴とするＦＥＴスイッチ回
路が得られる。
【００１３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１に本発明の第１の実施例を示す。本実施例の
スイッチ回路は、入力端子１１と出力端子１２との間に
直列に接続された２つのＦＥＴ１３ａ、１３ｂと、出力
端子１２と接地との間に直列に接続された２つのＦＥＴ
１４ａ、１４ｂと、ＦＥＴ１３ａ、１３ｂの各ゲートと
制御端子１５との間にそれぞれ接続された高抵抗１６
ａ、１６ｂと、ＦＥＴ１４ａ、１４ｂの各ゲートと制御
端子１７との間にそれぞれ接続された高抵抗１８ａ、１
８ｂとを有している。また、直列接続された両端のＦＥ
Ｔ（本実施例の場合、直列接続された２個のＦＥＴが２
組なので全てのＦＥＴ）のゲートと入力端子、出力端
子、あるいは、接地との間にはキャパシタが接続されて
いる。具体的には、ＦＥＴ１３ａのゲートと入力端子１
１との間にキャパシタ１９ａが、ＦＥＴ１３ｂのゲート
と出力端子１２との間にキャパシタ１９ｂが、ＦＥＴ１
４ａのゲートと出力端子１２との間にキャパシタ１９ｃ
が、ＦＥＴ１４ｂのゲートと接地との間にキャパシタ１
９ｄが、それぞれ接続されている。なお、ＦＥＴ、高抵
抗、キャパシタは、それぞれ同一特性を有するものとす
る。
する。図１に本発明の第１の実施例を示す。本実施例の
スイッチ回路は、入力端子１１と出力端子１２との間に
直列に接続された２つのＦＥＴ１３ａ、１３ｂと、出力
端子１２と接地との間に直列に接続された２つのＦＥＴ
１４ａ、１４ｂと、ＦＥＴ１３ａ、１３ｂの各ゲートと
制御端子１５との間にそれぞれ接続された高抵抗１６
ａ、１６ｂと、ＦＥＴ１４ａ、１４ｂの各ゲートと制御
端子１７との間にそれぞれ接続された高抵抗１８ａ、１
８ｂとを有している。また、直列接続された両端のＦＥ
Ｔ（本実施例の場合、直列接続された２個のＦＥＴが２
組なので全てのＦＥＴ）のゲートと入力端子、出力端
子、あるいは、接地との間にはキャパシタが接続されて
いる。具体的には、ＦＥＴ１３ａのゲートと入力端子１
１との間にキャパシタ１９ａが、ＦＥＴ１３ｂのゲート
と出力端子１２との間にキャパシタ１９ｂが、ＦＥＴ１
４ａのゲートと出力端子１２との間にキャパシタ１９ｃ
が、ＦＥＴ１４ｂのゲートと接地との間にキャパシタ１
９ｄが、それぞれ接続されている。なお、ＦＥＴ、高抵
抗、キャパシタは、それぞれ同一特性を有するものとす
る。
【００１４】従来のスイッチ回路と同様に、本実施例の
スイッチ回路でも、制御端子１５に印加される制御電圧
をＶc1としたとき、制御端子１７には、数式２で表わさ
れる制御電圧Ｖc2が印加される。
スイッチ回路でも、制御端子１５に印加される制御電圧
をＶc1としたとき、制御端子１７には、数式２で表わさ
れる制御電圧Ｖc2が印加される。
【００１５】
【数２】 これにより、ＦＥＴ１３ａ、１３ｂがオンのとき、ＦＥ
Ｔ１４ａ、１４ｂはオフとなり、入力端子１１に入力さ
れた高周波信号は出力端子１２へ供給される。また、Ｆ
ＥＴ１３ａ、１３ｂがオフのとき、ＦＥＴ１４ａ、１４
ｂはオンとなり、例え、入力端子に入力された高周波信
号が出力端子側へとリークしても、リークした高周波信
号は、ＦＥＴ１４ａ、１４ｂにより接地される。
Ｔ１４ａ、１４ｂはオフとなり、入力端子１１に入力さ
れた高周波信号は出力端子１２へ供給される。また、Ｆ
ＥＴ１３ａ、１３ｂがオフのとき、ＦＥＴ１４ａ、１４
ｂはオンとなり、例え、入力端子に入力された高周波信
号が出力端子側へとリークしても、リークした高周波信
号は、ＦＥＴ１４ａ、１４ｂにより接地される。
【００１６】以下、本発明のスイッチ回路の動作を図２
を参照して詳述する。ここでは、ＦＥＴ１３ａ、１３ｂ
がオン状態の場合（入力端子１１と出力端子１２とが直
接接続されていると想定した場合）に付いて説明する。
即ち、ＦＥＴ１３ａ、１３ｂのゲートに、これらＦＥＴ
をオフさせるゲート電圧ＶG が与えられている場合に付
いて説明する。なお、各キャパシタ１９ｃ、１９ｄの静
電容量Ｃ0 は、ＦＥＴ１４ａ、１４ｂのオフ時のゲート
・ソース（ドレイン）容量Ｃg よりも大きいものとす
る。
を参照して詳述する。ここでは、ＦＥＴ１３ａ、１３ｂ
がオン状態の場合（入力端子１１と出力端子１２とが直
接接続されていると想定した場合）に付いて説明する。
即ち、ＦＥＴ１３ａ、１３ｂのゲートに、これらＦＥＴ
をオフさせるゲート電圧ＶG が与えられている場合に付
いて説明する。なお、各キャパシタ１９ｃ、１９ｄの静
電容量Ｃ0 は、ＦＥＴ１４ａ、１４ｂのオフ時のゲート
・ソース（ドレイン）容量Ｃg よりも大きいものとす
る。
【００１７】図２の入力端子１１に振幅ｖinの入力信号
が入力されたとすると、点Ａにおける電位変動は、従来
同様、図３（ａ）に示すようになる。このとき、点Ｂに
おける電位変動は、キャパシタ１９ｃの働きにより、図
３（ｂ）に示す通り、振幅ｖinで変動する。また、点Ｄ
における電位変動は、キャパシタ１９ｄの働きによりほ
とんど無くなる。つまり、点Ｄの電位はＶG で一定と考
えられる。
が入力されたとすると、点Ａにおける電位変動は、従来
同様、図３（ａ）に示すようになる。このとき、点Ｂに
おける電位変動は、キャパシタ１９ｃの働きにより、図
３（ｂ）に示す通り、振幅ｖinで変動する。また、点Ｄ
における電位変動は、キャパシタ１９ｄの働きによりほ
とんど無くなる。つまり、点Ｄの電位はＶG で一定と考
えられる。
【００１８】点Ａにおける電位が正に振れ、点ＢＣ間の
電位差がしきい値ＶP 以上になると、ＦＥＴ１４ａはオ
ン状態に変化する。このとき、ＦＥＴ１４ｂはオフのま
まである。逆に点Ａおける電位が負に振れ、点ＤＣ間の
電位差がしきい値ＶP 以上になると、ＦＥＴ１４ｂはオ
ン状態に変化する。このとき、ＦＥＴ１４ａはオフのま
まである。このとき、Ｃ点の電位変動は、図３（ｃ）に
示すように、点Ａでの電位が正の時は、ほぼ点Ａの電位
と等しく、点Ａ出の電位が負の時は、ほぼ接地電位（０
Ｖ）になる。ここで、Ｃ0 ＝∞、と仮定すると、本実施
例のスイッチ回路では、入力振幅ｖinに無関係に、ＦＥ
Ｔ１４ａ及び１４ｂのうち少なくとも一方は常にオフ状
態にある。つまり、ＦＥＴ１４ａ及び１４ｂがオフ状態
にある場合、どの様な信号が入力されようとも、オン状
態に反転して信号をリークさせることがない。したがっ
て、本実施例のスイッチ回路では、理論上、最大入力振
幅ｖmax は無限大である。実際のスイッチ回路では、ゲ
ート耐圧ＢＶGDが有限なので、ｖmax は、ほぼＢＶGDに
等しい。
電位差がしきい値ＶP 以上になると、ＦＥＴ１４ａはオ
ン状態に変化する。このとき、ＦＥＴ１４ｂはオフのま
まである。逆に点Ａおける電位が負に振れ、点ＤＣ間の
電位差がしきい値ＶP 以上になると、ＦＥＴ１４ｂはオ
ン状態に変化する。このとき、ＦＥＴ１４ａはオフのま
まである。このとき、Ｃ点の電位変動は、図３（ｃ）に
示すように、点Ａでの電位が正の時は、ほぼ点Ａの電位
と等しく、点Ａ出の電位が負の時は、ほぼ接地電位（０
Ｖ）になる。ここで、Ｃ0 ＝∞、と仮定すると、本実施
例のスイッチ回路では、入力振幅ｖinに無関係に、ＦＥ
Ｔ１４ａ及び１４ｂのうち少なくとも一方は常にオフ状
態にある。つまり、ＦＥＴ１４ａ及び１４ｂがオフ状態
にある場合、どの様な信号が入力されようとも、オン状
態に反転して信号をリークさせることがない。したがっ
て、本実施例のスイッチ回路では、理論上、最大入力振
幅ｖmax は無限大である。実際のスイッチ回路では、ゲ
ート耐圧ＢＶGDが有限なので、ｖmax は、ほぼＢＶGDに
等しい。
【００１９】図４に、従来のスイッチ回路と本実施例に
よるスイッチ回路との特性を測定した結果を示す。ここ
で、使用したＦＥＴは、ＶP ＝−２．０Ｖ，ＢＶGD＝２
０Ｖである。また、図４において、◎は、従来のＦＥＴ
を２段接続したスイッチ回路、□は従来のＦＥＴを３段
接続したスイッチ回路（図６参照）、△は、Ｃ0 ＝２ｐ
Ｆとした図１のスイッチ回路、○は、Ｃ0 ＝１０ｐＦと
した図１のスイッチ回路の耐入力レベルの測定結果を表
わす。なお、ここでいう耐入力レベルとは、入力信号に
対する出力信号の歪みが−１ｄＢの時の最大入力振幅を
表わします。
よるスイッチ回路との特性を測定した結果を示す。ここ
で、使用したＦＥＴは、ＶP ＝−２．０Ｖ，ＢＶGD＝２
０Ｖである。また、図４において、◎は、従来のＦＥＴ
を２段接続したスイッチ回路、□は従来のＦＥＴを３段
接続したスイッチ回路（図６参照）、△は、Ｃ0 ＝２ｐ
Ｆとした図１のスイッチ回路、○は、Ｃ0 ＝１０ｐＦと
した図１のスイッチ回路の耐入力レベルの測定結果を表
わす。なお、ここでいう耐入力レベルとは、入力信号に
対する出力信号の歪みが−１ｄＢの時の最大入力振幅を
表わします。
【００２０】図４から明らかな通り、本実施例によるス
イッチ回路（Ｃ0 ＝１０ｐＦ）では、従来のＦＥＴ３段
の回路をＶG ＝−５Ｖで使用したときと同程度の耐入力
レベルを得ることができる。また、本実施例によるスイ
ッチ回路（Ｃ0 ＝１０ｐＦ）では、ＶG ＝−２．５〜−
５Ｖの広範囲に渡り、ＢＶGDできまる一定の耐入力レベ
ルが得られる。これは、ＶP のばらつきに影響されず、
ほぼ一定の耐入力レベルが得られることを意味する。
イッチ回路（Ｃ0 ＝１０ｐＦ）では、従来のＦＥＴ３段
の回路をＶG ＝−５Ｖで使用したときと同程度の耐入力
レベルを得ることができる。また、本実施例によるスイ
ッチ回路（Ｃ0 ＝１０ｐＦ）では、ＶG ＝−２．５〜−
５Ｖの広範囲に渡り、ＢＶGDできまる一定の耐入力レベ
ルが得られる。これは、ＶP のばらつきに影響されず、
ほぼ一定の耐入力レベルが得られることを意味する。
【００２１】このように本実施例によれば、ＦＥＴの段
数を増やすことなく、つまり、レイアウト面積を拡大す
ることなく、耐入力レベルの改善を実現できる。また、
各ＦＥＴのＶP のばらつきによる影響を抑制することが
できる。
数を増やすことなく、つまり、レイアウト面積を拡大す
ることなく、耐入力レベルの改善を実現できる。また、
各ＦＥＴのＶP のばらつきによる影響を抑制することが
できる。
【００２２】図５に、本発明の第２の実施例を示す。本
実施例では、ＦＥＴ５１ａ、５１ｂ、及び５１ｃと、Ｆ
ＥＴ５２ａ、５２ｂ、及び５２ｃとがそれぞれ直列接続
されており、両端のＦＥＴのゲート５１ａ、５１ｃ、５
２ａ、及び５２ｃにはキャパシタ５３ａ、５３ｂ、５３
ｃ、及び５３ｄが接続されている。本実施例のスイッチ
回路の動作も、ほぼ第１の実施例と同じであるが、ＦＥ
Ｔの接続段数を増やしたことにより、第１の実施例より
も、ＢＶGDへの依存性が若干抑えられるため、耐入力レ
ベルは、第１の実施例よりも更に改善される。また、Ｖ
P のばらつきによる影響についても同様に第１の実施例
よりも改善される。
実施例では、ＦＥＴ５１ａ、５１ｂ、及び５１ｃと、Ｆ
ＥＴ５２ａ、５２ｂ、及び５２ｃとがそれぞれ直列接続
されており、両端のＦＥＴのゲート５１ａ、５１ｃ、５
２ａ、及び５２ｃにはキャパシタ５３ａ、５３ｂ、５３
ｃ、及び５３ｄが接続されている。本実施例のスイッチ
回路の動作も、ほぼ第１の実施例と同じであるが、ＦＥ
Ｔの接続段数を増やしたことにより、第１の実施例より
も、ＢＶGDへの依存性が若干抑えられるため、耐入力レ
ベルは、第１の実施例よりも更に改善される。また、Ｖ
P のばらつきによる影響についても同様に第１の実施例
よりも改善される。
【００２３】
【発明の効果】本発明によれば、複数のＦＥＴを直列接
続し、その両端の端子とその端子に接続されているＦＥ
Ｔのゲートとの間にキャパシタを接続したことで、ＦＥ
Ｔの段数を増やすことなく、耐入力レベルを改善するこ
とができる。また、ＦＥＴの段数を増やす必要がないの
で、レイアウト面積を小さくすることもできる。
続し、その両端の端子とその端子に接続されているＦＥ
Ｔのゲートとの間にキャパシタを接続したことで、ＦＥ
Ｔの段数を増やすことなく、耐入力レベルを改善するこ
とができる。また、ＦＥＴの段数を増やす必要がないの
で、レイアウト面積を小さくすることもできる。
【００２４】また、キャパシタを設けたことにより、耐
入力レベルが、ゲート耐圧ＢＶGDによって決まり、制御
電圧ＶG やしきい値電圧ＶP に依存しなくなるため、使
用可能な制御電圧の範囲が広がると共に、製造プロセス
において、しきい値電圧ＶPのばらつきの許容範囲が広
がり、歩留まりが向上するという効果もある。
入力レベルが、ゲート耐圧ＢＶGDによって決まり、制御
電圧ＶG やしきい値電圧ＶP に依存しなくなるため、使
用可能な制御電圧の範囲が広がると共に、製造プロセス
において、しきい値電圧ＶPのばらつきの許容範囲が広
がり、歩留まりが向上するという効果もある。
【図１】本発明の第１の実施例の回路図である。
【図２】図１のスイッチ回路の動作を説明するための回
路図である。
路図である。
【図３】（ａ）、（ｂ）、（ｃ）、及び（ｄ）は、それ
ぞれ図２の回路の点Ａ、Ｂ、Ｃ、及びＤにおける電位変
動を示すグラフである。
ぞれ図２の回路の点Ａ、Ｂ、Ｃ、及びＤにおける電位変
動を示すグラフである。
【図４】第１の実施例によるスイッチ回路と従来のスイ
ッチ回路の、ゲート電圧に対すする耐入力レベルを示す
グラフである。
ッチ回路の、ゲート電圧に対すする耐入力レベルを示す
グラフである。
【図５】本発明の第２の実施例のスイッチ回路の回路図
である。
である。
【図６】従来のスイッチ回路の回路図である。
【図７】従来のスイッチ回路の動作を説明するための図
である。
である。
【図８】（ａ）、（ｂ）、（ｃ）、及び（ｄ）は、それ
ぞれ図７の回路の点Ａ、Ｂ、Ｃ、及びＤにおける電位変
動を示すグラフである。
ぞれ図７の回路の点Ａ、Ｂ、Ｃ、及びＤにおける電位変
動を示すグラフである。
【図９】他の従来のスイッチ回路の回路図である。
１１ 入力端子 １２ 出力端子 １３ａ，１３ｂ ＦＥＴ １４ａ，１４ｂ ＦＥＴ １６ａ，１６ｂ 高抵抗 １７ 制御端子 １８ａ，１８ｂ 高抵抗 １９ａ，１９ｂ，１９ｃ，１９ｄ キャパシタ ５１ａ，５１ｂ，５１ｃ ＦＥＴ ５２ａ，５２ｂ，５２ｃ ＦＥＴ ５３ａ，５３ｂ，５３ｃ，５３ｄ キャパシタ ６１ 入力端子 ６２ 出力端子 ６３ａ，６３ｂ，６３ｃ ＦＥＴ ６４ａ，６４ｂ，６４ｃ ＦＥＴ ６５ａ，６５ｂ，６５ｃ，６５ｄ，６５ｅ，６５ｆ
保護抵抗器 ６６，６７ 制御端子 ７１，７２ ＦＥＴ ７３ 入力端子 ７４ 出力端子
保護抵抗器 ６６，６７ 制御端子 ７１，７２ ＦＥＴ ７３ 入力端子 ７４ 出力端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 17/10 H03K 17/16
Claims (3)
- 【請求項１】 ２つの入出力端子の間に複数の第１の電
界効果トランジスタを直列に接続したＦＥＴスイッチ回
路において、前記２つの入出力端子と該２つの入出力端
子にそれぞれ接続された電界効果トランジスタのゲート
との間に、それぞれキャパシタを接続したことを特徴と
するＦＥＴスイッチ回路。 - 【請求項２】 前記２つの入出力端子の一方と接地との
間に、前記第１の電界効果トランジスタと同数の第２の
電界効果トランジスタを直列接続し、前記２つの入出力
端子の一方と該２つの入出力端子の一方に接続された前
記第２の電界効果トランジスタのゲートとの間と、前記
接地と該接地に接続された前記第２の電界効果トランジ
スタのゲートとの間とに、それぞれキャパシタを接続し
たことを特徴とする請求項１のＦＥＴスイッチ回路。 - 【請求項３】 前記キャパシタが、当該キャパシタが接
続された電界効果トランジスタのオフ状態における端子
・ゲート間の寄生容量よりも、大きい容量を有すること
を特徴とする請求項１または２のＦＥＴスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15026895A JP2770846B2 (ja) | 1995-06-16 | 1995-06-16 | Ｆｅｔスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15026895A JP2770846B2 (ja) | 1995-06-16 | 1995-06-16 | Ｆｅｔスイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098621A JPH098621A (ja) | 1997-01-10 |
| JP2770846B2 true JP2770846B2 (ja) | 1998-07-02 |
Family
ID=15493236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15026895A Expired - Fee Related JP2770846B2 (ja) | 1995-06-16 | 1995-06-16 | Ｆｅｔスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770846B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11136111A (ja) * | 1997-10-30 | 1999-05-21 | Sony Corp | 高周波回路 |
| AU2001243426A1 (en) * | 2000-03-03 | 2001-09-17 | Alpha Industries, Inc. | Electronic switch |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| JP4024762B2 (ja) | 2004-01-16 | 2007-12-19 | ユーディナデバイス株式会社 | 高周波スイッチ |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| JP4811155B2 (ja) * | 2006-06-30 | 2011-11-09 | ソニー株式会社 | 半導体スイッチ回路並びに通信機器 |
| JP4828343B2 (ja) * | 2006-07-28 | 2011-11-30 | 三菱電機株式会社 | アナログスイッチ回路 |
| US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| JP5045754B2 (ja) * | 2007-08-16 | 2012-10-10 | 日本電気株式会社 | スイッチ回路及び半導体装置 |
| EP3346611B1 (en) | 2008-02-28 | 2021-09-22 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| JP5237842B2 (ja) * | 2009-01-29 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236748A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Devices and Methods for Duplexer Loss Reduction |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| CN106571798A (zh) * | 2015-10-08 | 2017-04-19 | 微芯片科技公司 | 优化的cmos模拟开关 |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| WO2019013015A1 (ja) | 2017-07-10 | 2019-01-17 | 株式会社村田製作所 | 高周波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置 |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
-
1995
- 1995-06-16 JP JP15026895A patent/JP2770846B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH098621A (ja) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2770846B2 (ja) | Ｆｅｔスイッチ回路 | |
| US6522187B1 (en) | CMOS switch with linearized gate capacitance | |
| JP3251019B2 (ja) | 低インピーダンスｃｍｏｓ出力段および方法 | |
| JP2570471B2 (ja) | クロックドライバー回路 | |
| JPS6161295B2 (ja) | ||
| KR19990037988A (ko) | 지연회로 | |
| EP0405319A1 (en) | Delay circuit having stable delay time | |
| JP2885151B2 (ja) | 演算増幅器 | |
| US5986463A (en) | Differential signal generating circuit having current spike suppressing circuit | |
| JPH04313907A (ja) | 信号処理装置 | |
| EP0481093A1 (en) | Delay circuit | |
| JP2774176B2 (ja) | 半導体集積回路 | |
| JPS623611B2 (ja) | ||
| JPH06216735A (ja) | 出力回路 | |
| EP0722221A2 (en) | Current switching circuit operable at high speed without externally supplied reference bias | |
| US4639617A (en) | Variable-bias circuit with HF transmission path | |
| KR100468068B1 (ko) | 스티프 에지를 가지는 지연 스테이지 | |
| JP2747335B2 (ja) | ディジタル信号を増幅する増幅器装置 | |
| EP0757439A2 (en) | A variable resistor circuit, a variable attenuator circuit and a variable gain amplifier | |
| BE1007225A3 (nl) | Differentiele belastingtrap met stapsgewijs variabele impedantie. | |
| JP3052039B2 (ja) | 入力アンプ回路 | |
| JP2001068950A (ja) | ゲートバイアス回路 | |
| JP2871804B2 (ja) | 波形整形回路 | |
| JP2697556B2 (ja) | 論理回路 | |
| JP3469680B2 (ja) | 半導体スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980318 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080417 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110417 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110417 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |