JP2007243410A - 高周波用スイッチ回路及びこれを用いた半導体装置 - Google Patents
高周波用スイッチ回路及びこれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2007243410A JP2007243410A JP2006060971A JP2006060971A JP2007243410A JP 2007243410 A JP2007243410 A JP 2007243410A JP 2006060971 A JP2006060971 A JP 2006060971A JP 2006060971 A JP2006060971 A JP 2006060971A JP 2007243410 A JP2007243410 A JP 2007243410A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- frequency signal
- switch circuit
- field effect
- gate width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】多段化したFETのゲート幅を各々のFETに入力される電力に応じて個別に制御することによって、アイソレーション特性の劣化を招くことなく最大入力電力を向上させることの可能な高周波用スイッチ回路を提供すること。
【解決手段】多段化したFETのうち、高周波信号入力側のFETの電流容量を高周波信号出力側のFETの電流容量よりも大きくすることにより最大入力電力を向上させるとともに、高周波信号出力側のFETのゲート幅を小さくすることによりアイソレーション特性の劣化を防ぐ。
【選択図】図1
【解決手段】多段化したFETのうち、高周波信号入力側のFETの電流容量を高周波信号出力側のFETの電流容量よりも大きくすることにより最大入力電力を向上させるとともに、高周波信号出力側のFETのゲート幅を小さくすることによりアイソレーション特性の劣化を防ぐ。
【選択図】図1
Description
本発明は移動体通信機器等の無線装置に関し、特に送受信信号を切り替える高周波用スイッチ回路に関するものである。
以下従来の高周波用スイッチ回路の一つであるSPDT(Single−Pole Double−Throw)スイッチについて図6を用いて説明する。
図6の高周波用スイッチ回路において、101はアンテナ端子、102は受信端子、103は送信端子、106〜109はデプレッション型電界効果型トランジスタ(以下FETと呼ぶ)、104、105は106〜109のFETのオン状態/オフ状態を制御するためにHigh/Lowの電圧をゲート端子に与えるために配置されたコントロール端子、110〜113はゲート抵抗、114〜117は106〜109の各FETのドレイン電圧とソース電位とをほぼ同電位にするために配置された電位固定用抵抗である。
図6における高周波用スイッチ回路においては、例えばコントロール端子104にHighの電圧を印加し、コントロール端子105にLowの電圧を印加した場合、FET114、115がオン状態、FET116、117がオフ状態となることにより、アンテナ端子101から受信端子102の経路がオン状態、アンテナ端子101から送信端子103の経路がオフ状態となる。
逆に、コントロール端子105にHighの電圧を印加し、コントロール端子104にLowの電圧を印加した場合、FET114、115がオフ状態、FET116、117がオン状態となることにより、アンテナ端子101から送信端子103の経路がオン状態、アンテナ端子101から受信端子102の経路がオフ状態となる。
一方、図6に示す高周波用スイッチ回路では、アンテナ端子101と受信端子102間ではFET114とFET115、アンテナ端子101と送信端子103間ではFET116とFET117とがそれぞれ2段に直列接続されており、高周波信号送信時に送信端子から入力された信号電圧はFET114、115によって分圧される。したがって、大信号が入力された際においても、FET114、115はオフ状態を維持しやすい。その結果、多段のFETを配置することによりFET1段の場合との比較において、優れた歪特性や高い入力飽和電力を得ることが可能となる。
また従来の技術における高周波用スイッチ回路においては、例えば特許文献1の図6記載のSPDTスイッチ回路のようにFET114、115、116、117のゲート幅、閾値電圧、ゲート長など諸条件が同一のものが使用されている。
特開2000−277703号公報
しかしながら、従来の技術における高周波用スイッチ回路においては以下のような課題があった。
1)高周波用スイッチ回路の最大入力電力がオン状態となるFETの電流容量値で決定する場合、最大入力電力を向上させるためにはゲート幅を大きくする必要があるが、多段化したFETのゲート幅が全て同じである場合には、ゲート幅を大きくするとFETがオフ状態となった際のソース、ドレイン間容量値が大きくなるためにアイソレーション特性が劣化してしまい、逆にアイソレーション特性を確保するためにゲート幅を小さくすると、最大入力電力が小さくなってしまう。
2)最大入力電力を向上させるためにゲート幅を大きくすると、半導体基板上に高周波用スイッチ回路を集積化した際のチップ面積が増大してしまう。
1)高周波用スイッチ回路の最大入力電力がオン状態となるFETの電流容量値で決定する場合、最大入力電力を向上させるためにはゲート幅を大きくする必要があるが、多段化したFETのゲート幅が全て同じである場合には、ゲート幅を大きくするとFETがオフ状態となった際のソース、ドレイン間容量値が大きくなるためにアイソレーション特性が劣化してしまい、逆にアイソレーション特性を確保するためにゲート幅を小さくすると、最大入力電力が小さくなってしまう。
2)最大入力電力を向上させるためにゲート幅を大きくすると、半導体基板上に高周波用スイッチ回路を集積化した際のチップ面積が増大してしまう。
本発明は、このような従来技術の問題点を解決しようとするもので、多段化したFETのゲート幅を各々のFETに入力される電力に応じて個別に制御することによって、アイソレーション特性の劣化を招くことなく最大入力電力を向上させることの可能な高周波用スイッチ回路を提供することを目的とする。
本発明における高周波用スイッチ回路は、多段化したFETのうち高周波信号入力側のFETの電流容量を高周波信号出力側のFETの電流容量よりも大きくすることにより最大入力電力を向上させるとともに、高周波信号出力側のFETのゲート幅を小さくすることによりアイソレーション特性の劣化を防ぐものである。以下詳細に説明する。
第一の発明の高周波用スイッチ回路は、高周波信号の送受信切り替えを行う高周波用スイッチの送信系の回路における発明であり、多段化したFETのゲート幅を全て同じとした際のゲート幅との比較において、高周波信号出力側のFETのゲート幅を小さくしたことを特徴としている。
換言すれば、直列接続されたn個(nは2以上の整数)のFETによって構成され、ある入力電力を通過させるために必要なゲート幅をWg(x)、高周波信号入力端子側から数えてi番目(iは1以上n以下の整数)のFETのゲート幅をWg(i)としたとき、(数1)が成立することとしてもよい。
FETのゲート幅とFETがオフ状態となった際のソース、ドレイン間容量値とは比例関係にあり、多段化したFETの直列接続からなるスイッチ部のオフ時の合成容量は(数2)で表されることから、高周波信号出力側のFETのゲート幅を小さくすることにより、オフ時の合成容量を小さくすることが可能となる。
なお、高周波信号入力側のFETに印加された高周波信号は、その全ての電力が高周波信号出力側のFETに印加されることはなく、各FETを信号が通過する際にはa)オン状態のFETの抵抗による電力消費、b)半導体チップ、封止樹脂等を介して電力が漏洩する電力損失、により信号強度が低下するため、高周波信号出力端子に近づくにつれFETに印加される高周波信号の強度は低下する。したがって、高周波信号出力側のFETのゲート幅は高周波信号入力側のFETほど大きいゲート幅を用いる必要はなく、a)、b)の効果により低下する信号強度に応じて高周波信号出力側のFETのゲート幅を小さくすることによって最大入力電力を低下させることなくアイソレーション特性を改善させることが可能となる。
a)に記載のオン状態のFETの抵抗により消費される電力については各FETの抵抗値が高いほど大きくなり、b)に記載の半導体チップ、封止樹脂等を介して漏洩する電力については使用周波数が高いほど顕著に現れるため、オン状態のFETの抵抗値が高くなるほど、また使用周波数が高くなるほど、出力側のFETのゲート幅を小さくすることが可能となり、アイソレーション特性の改善レベルが大きくなる。
第二の発明の高周波用スイッチ回路は、高周波信号の送受信切り替えを行う高周波用スイッチの送信系の回路における発明であり、多段化したFETのゲート幅を全て同じくした際のゲート幅との比較において、高周波信号入力側のFETのゲート幅を大きく、高周波信号出力側のFETのゲート幅を小さくしたことを特徴としている。
換言すれば、直列接続されたn個(nは2以上の整数)のFETによって構成され、高周波信号入力端子側から数えてi番目(iは1以上n以下の整数)のFETのゲート幅をWg(i)としたとき、(数3)が成立することとしてもよい。なお、(数3)におけるWg(x)は(数1)におけるWg(x)と同じ値とする。
第二の発明の高周波用スイッチ回路においても、第一の発明と同様の効果が得られアイソレーション特性の改善が可能となる。また、FETのゲート幅と電流容量とは比例関係にあり、入力電力(Pin)とFETの電流容量(Idss)との間には(数4)に示すような相関関係が見られるため、高周波信号入力側のFETにおいてゲート幅を大きくすることにより電流容量値が大きくなり、最大入力電力の向上が可能となる。
第三の発明の高周波用スイッチ回路は、高周波信号の送受信切り替えを行う高周波用スイッチの送信系の回路における発明であり、高周波信号入力側のFETの閾値電圧を高周波信号出力側のFETの閾値電圧より深くすることを特徴としている。
換言すれば、直列接続されたn個(nは2以上の整数)のFETによって構成され、高周波信号入力端子側から数えてi番目(iは1以上n以下の整数)のFETの閾値電圧をVth(i)としたとき、(数5)が成立することとしてもよい。
第三の発明の高周波用スイッチ回路においては、高周波信号入力側の閾値電圧を深くすることにより、高周波信号入力側のFETの電流容量を向上させることが可能となり、最大入力電力の向上が可能となる。また、FETがオン状態となった際のオン抵抗が低減するため、挿入損失を低減させることが可能となる。
第四の発明の高周波用スイッチ回路は、高周波信号の送受信切り替えを行う高周波用スイッチの受信系の回路における発明であり、送信系と左右対称の構成を持ち、高周波信号入力側のFETのゲート幅を小さく、高周波信号出力側のFETのゲート幅を大きくしたことを特徴としている。
先述の通り、多段化したFETの直列接続からなるスイッチ部のオフ時の合成容量は(数2)で表されることから、各々のFETのゲート幅の総和が等しい時には、全ての電解効果型トランジスタのゲート幅が同一となる時にオフ時の合成容量が最大となる。例えば、各々のオフ時の容量がC0+a、C0−aである2つのFETが直列接続された場合、オフ時の合成容量は(数6)、(数7)に示す通りとなり、a2の項が0に近づく時、すなわち2つのFETのゲート幅が等しくオフ容量が等しい時に合成容量値が最も大きくなることが分かる。
このため、高周波信号入力側と高周波信号出力側とのゲート幅を変えることにより、各々のFETのゲート幅の和が等しい時には、オフ時の合成容量を低減させることが可能となる。すなわち同一チップサイズの設計においてアイソレーション特性の向上が可能となる。また、本発明における高周波用スイッチ回路においては送受信を行うアンテナ端子に対して送信系と受信系とが対称の構成を持つことから、本発明における高周波用スイッチ回路をIC化した際に送信系と受信系との区別をする必要がなく、アンテナスイッチモジュール等のモジュール及び携帯通信端末の設計を行う上で、レイアウト上の自由度が減少してしまうという課題を回避することが可能となる。
なお、高周波信号入力側ではFETのゲート幅が小さくなることにより電流容量値が小さくなり受信系においては最大入力電力の低下を引き起こすが、一般的に高周波信号の送受信システムにおいて、受信系で入力される高周波信号の電力は送信系で入力される高周波信号の電力と比較して十分に低いため、この最大入力電力の低下が実使用上問題となることはない。
第五の発明は、半導体基板上に上記第一の発明の高周波用スイッチ回路を集積化したことを特徴とした半導体装置である。
第五の発明の半導体装置においては、第一の発明の高周波用スイッチ回路を用いることにより各FETのゲート幅の総和を小さくすることが可能となるため、半導体基板上に集積化した際のチップ面積を小さくすることが可能となる。
第六の発明は、第一の発明から第四の発明の高周波用スイッチ回路のうち少なくとも一つを搭載したことを特徴とする無線通信端末である。
以上のように、本発明により以下のような効果が期待される。
1)無線通信装置の送信系において、最大入力電力の低下を招くことなくアイソレーショ ン特性を改善させることが可能となる。
2)無線通信装置の送信系において、アイソレーション特性の劣化を招くことなく最大入 力電力を向上させることが可能となる。
3)無線通信装置の送信系において、最大入力電力を向上させ、かつ挿入損失を減少させ
ることが可能となる。
4)無線通信装置の受信系において、同一チップサイズの設計でアイソレーション特性を
向上させることが可能となる。
5)チップサイズの低減が可能となる。
1)無線通信装置の送信系において、最大入力電力の低下を招くことなくアイソレーショ ン特性を改善させることが可能となる。
2)無線通信装置の送信系において、アイソレーション特性の劣化を招くことなく最大入 力電力を向上させることが可能となる。
3)無線通信装置の送信系において、最大入力電力を向上させ、かつ挿入損失を減少させ
ることが可能となる。
4)無線通信装置の受信系において、同一チップサイズの設計でアイソレーション特性を
向上させることが可能となる。
5)チップサイズの低減が可能となる。
本発明に係る実施の一例を図1から図5を用いて以下詳細に説明する。
(第一の実施形態)
図1は、本発明の第一の実施形態に係る高周波用スイッチ回路の回路図である。
図1は、本発明の第一の実施形態に係る高周波用スイッチ回路の回路図である。
図1において、001はアンテナ端子、002は受信端子、003は送信端子、004、005はFETのオン状態、オフ状態を制御するための電圧を印加するコントロール端子、006〜009はFET、010〜013はゲート抵抗、014〜017は各FETのドレイン及びソースの電位状態を固定するために配置された電位固定用抵抗である。この際、送信信号は送信端子003より入力され、アンテナ端子001より出力される。また受信信号はアンテナ端子001より入力され、受信端子002に出力される。なお、第一の実施形態における各FETのゲート幅については、送信経路における送信端子003側のFET009のゲート幅を900μm、アンテナ端子001側のFET008のゲート幅を854μm、受信経路のFET006、007のゲート幅を900μm、FET009がオン状態となった際の抵抗値を5Ω、コントロール端子004、005に印加する電圧をそれぞれ0V、3Vとした。
第一の実施形態における高周波用スイッチ回路において、FET009のゲート幅900μmで入力可能な最大電力を0.5Wとした場合、50Ω系における入力電力の電流最大振幅(Imax)は、(数8)により0.1414Aとなる。
また、高周波信号入力側のFET009で消費される電力は(数9)により決定され、FET009の抵抗値が5Ωである場合には0.05Wが消費される。
したがって、高周波信号出力側のFET008に印加される電力は0.45Wとなり、(数8)により、FET008に入力される電力の電流最大振幅は0.1342Aとなる。ゲート幅と電流容量値とは比例関係にあるため、以上の計算結果より、FET008のゲート幅はFET009と比較して0.1342/0.1414倍、すなわち854μmとしても入力可能な最大電力を低下させることはない。
図2は第一の実施形態におけるアイソレーション特性の計算結果である。
図2において、横軸は周波数を、縦軸はアイソレーション特性を表す。第一の実施形態においては、従来技術と比較して6GHzでのアイソレーション特性が約0.22dB改善している。なお、従来技術におけるFET008、009のゲート幅は共に900μmとし、比較を行っている。
以上の説明では、FET008、009のゲート幅については一例を示したが、上記の値に限定されるものではなく、直列接続されたn個(nは2以上の整数)のFETによって構成されたスイッチ回路において、ある入力電力を通過させるために必要なゲート幅をWg(x)、高周波信号入力端子側から数えてi番目(iは1以上n以下の整数)のFETのゲート幅をWg(i)としたとき、Wg(i)のいずれかがWg(x)より小さければよい。より好ましくは、次式(数10)が成立することとしてもよく、さらに好ましくは、(数11)が成立することとしてもよい。
以上に示すように、多段化したFETのゲート幅を全て同じくした際のゲート幅との比較において、高周波信号出力側のFETのゲート幅を高周波信号入力側のFETで消費される電力に応じて小さくすることによって、入力可能な最大電力を低減させることなく、アイソレーション特性を向上させることが可能となる。
(第二の実施形態)
第二の実施形態においても回路構成としては第一の実施形態と同様であり、図1に示す通りとなっているが、第一の実施形態とは構成要素のパラメータが異なっている。
第二の実施形態においても回路構成としては第一の実施形態と同様であり、図1に示す通りとなっているが、第一の実施形態とは構成要素のパラメータが異なっている。
第二の実施形態における各FETのゲート幅については、送信経路における送信端子003側のFET009のゲート幅を922μm、アンテナ端子001側のFET008のゲート幅を875μm、受信経路のFET006、007のゲート幅を共に900μm、FET009がオン状態となった際の抵抗値を5Ω、コントロール端子004、005に印加する電圧をそれぞれ0V、3Vとした。
第二の実施形態における高周波用スイッチ回路において、FET006、007のゲート幅900μmで入力可能な最大電力を0.5W(電流最大振幅:0.1414A)とした場合、FET009においてはゲート幅を922μmと大きくしていることにより、入力可能な電流最大振幅は922/900倍、すなわち0.1414(A)×922/900=0.1449(A)となり、(数8)により算出される入力電力は0.525Wとなり、0.5Wと比較して大きくすることが可能となる。
また、高周波信号入力側のFET009で消費される電力は(数9)により決定され、FET009の抵抗値が5Ωである場合には0.0525Wが消費される。したがって、高周波信号出力側のFET008に印加される電力は0.4725Wとなり、(数8)により、FET008に入力される電力の電流最大振幅は0.1375Aとなる。ゲート幅と電流容量値とは比例関係にあるため、以上の計算結果より、FET008のゲート幅はFET009と比較して0.1375/0.1449倍、すなわち875μmとしても入力可能な最大電力を低下させることはない。
図3は第二の実施形態におけるアイソレーション特性の計算結果である。
第二の実施形態においては、従来技術と比較して6GHzでのアイソレーション特性の差異は約0.02dBであり、高周波信号入力側のFETのゲート幅を増大させたにも関わらず、従来技術とほぼ同等のアイソレーション特性を確保することが可能となる。
本実施形態においても、第一の実施形態と同様FET008、009のゲート幅については上記の値に限定されるものではない。直列接続されたn個(nは2以上の整数)のFETによって構成されたスイッチ回路において、第一の実施形態に示した入力電力を通過させるために必要なゲート幅をWg(x)、高周波信号入力端子側から数えてi番目(iは1以上n以下の整数)のFETのゲート幅をWg(i)としたとき、高周波信号入力側のWg(i)のいずれかがWg(x)より大きく、高周波信号出力側のWg(i)のいずれかがWg(x)より小さければよい。より好ましくは、次式(数12)が成立することとしてもよい。
(第三の実施形態)
第三の実施形態においても回路構成としては第一の実施形態と同様であり、図1に示す通りとなっているが、第一の実施形態及び第二の実施形態とは構成要素のパラメータが異なっている。
第三の実施形態においても回路構成としては第一の実施形態と同様であり、図1に示す通りとなっているが、第一の実施形態及び第二の実施形態とは構成要素のパラメータが異なっている。
第三の実施形態においては、FET006〜009のゲート幅を660μmとし、FET006〜008の閾値電圧を−0.6V、FET009の閾値電圧を−0.8V、コントロール端子004、005に印加する電圧をそれぞれ0V、3Vとした。
図4は実測により得られたゲート幅660μmのFETの電流容量値(Idss)とオン状態となったFETの抵抗値(Ron)の閾値電圧(Vth)依存性を表すグラフである。
図4により閾値電圧を−0.6Vとした際のIdssは0.077Aであり、電流最大振幅がIdssとなる場合の電力は(数8)により0.148Wとなることから、FET008と009の閾値電圧を同じくし、−0.6Vとした際の入力可能な最大電力は0.148Wとなる。これに対して、閾値電圧−0.8V時のIdssは0.111Aであることから、高周波信号入力側のFET009の閾値電圧を−0.8Vとすることにより、最大入力電力の向上が可能となる。
第三の実施形態において入力電力を0.16Wとした場合、高周波信号入力側のFET009で消費される電力は(数9)により決定され、また図4よりFET009の抵抗値は3.7Ωであることから、消費電力は0.012Wとなる。この場合、高周波信号出力側のFET008に入力される電力は0.16(W)−0.012(W)=0.148(W)となることから、FET008の閾値電圧を−0.6Vとしても入力可能な最大電力を低下させることはない。
図5は第三の実施形態における挿入損失特性の計算結果である。
図5において、横軸は周波数を、縦軸は挿入損失特性を表す。第三の実施形態においては、従来技術と比較して6GHzでの挿入損失特性が約0.04dB改善している。
本実施形態においても、第一及び第二の実施形態と同様FET008、009の閾値電圧については上記の値に限定されるものではなく、直列接続されたn個(nは2以上の整数)のFETによって構成されたスイッチ回路において、高周波信号入力端子側から数えてi番目(iは1以上n以下の整数)のFETの閾値電圧をVth(i)としたとき、Vth(1)がVth(2)〜Vth(n)のいずれかよりも小さければよい。より好ましくは、次式(数13)が成立することとしてもよく、さらに好ましくは、(数14)が成立することとしてもよい。
以上説明したように、本発明は高周波用スイッチ回路において、アイソレーション特性の劣化を招くことなく最大入力電力を向上させることの可能な高周波用スイッチ回路を提供する点において有用である。
001 アンテナ素子
002 受信端子
003 送信端子
004、005 コントロール端子
006〜009 電界効果型トランジスタ(FET)
010〜013 ゲート抵抗
014〜017 電位固定用抵抗
002 受信端子
003 送信端子
004、005 コントロール端子
006〜009 電界効果型トランジスタ(FET)
010〜013 ゲート抵抗
014〜017 電位固定用抵抗
Claims (7)
- 高周波信号を入出力する複数の高周波入出力端子と、前記高周波入出力端子間に配置された複数個の半導体スイッチ部とを備えた高周波用スイッチ回路であって、
前記複数個の半導体スイッチ部はそれぞれ複数のトランジスタが多段に接続された構成であることを特徴とし、前記複数のトランジスタのうち高周波信号入力側のトランジスタの電流容量値が高周波信号出力側のトランジスタの電流容量値より大きいことを特長とする高周波用スイッチ回路。 - 前記半導体スイッチ部が複数の電界効果型トランジスタのドレイン及びソースの直列接続からなることを特徴とした請求項1記載の高周波用スイッチ回路。
- 前記複数の電界効果型トランジスタにおいて、高周波信号入力側の電界効果型トランジスタのゲート幅が高周波信号出力側の電界効果型トランジスタのゲート幅より大きいことを特長とする請求項2記載の高周波用スイッチ回路。
- 前記複数の電界効果型トランジスタにおいて、高周波信号入力側の電界効果型トランジスタの閾値電圧と前記高周波信号入力側の電界効果型トランジスタをオン状態とした際のゲート、ソース間電圧との差異が、高周波信号出力側の電界効果型トランジスタの閾値電圧と前記高周波信号出力側の電界効果型トランジスタをオン状態とした際のゲート、ソース間電圧との差異よりも大きなことを特徴とする請求項2記載の高周波用スイッチ回路。
- 前記複数の電界効果型トランジスタにおいて、高周波信号入力側の電界効果型トランジスタに印加するゲート、ソース間電圧が高周波信号出力側の電界効果型トランジスタに印加するゲート、ソース間電圧より大きいことを特徴とする請求項2記載の高周波用スイッチ回路。
- 高周波信号入力側の電界効果型トランジスタのゲート幅と高周波信号出力側の電界効果型トランジスタのゲート幅が異なる半導体スイッチ部を有することを特徴とする高周波用スイッチ回路であって、前記複数個の半導体スイッチ部が対称の構成を持つことを特徴とする請求項2記載の高周波用スイッチ回路。
- 請求項1〜6記載のいずれかの項に記載の高周波用スイッチ回路を半導体基板上に集積化したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006060971A JP2007243410A (ja) | 2006-03-07 | 2006-03-07 | 高周波用スイッチ回路及びこれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006060971A JP2007243410A (ja) | 2006-03-07 | 2006-03-07 | 高周波用スイッチ回路及びこれを用いた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007243410A true JP2007243410A (ja) | 2007-09-20 |
Family
ID=38588524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006060971A Pending JP2007243410A (ja) | 2006-03-07 | 2006-03-07 | 高周波用スイッチ回路及びこれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007243410A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008011320A (ja) * | 2006-06-30 | 2008-01-17 | Sony Corp | 半導体スイッチ回路並びに通信機器 |
JP2013097791A (ja) * | 2011-11-04 | 2013-05-20 | Tpk Touch Systems (Xiamen) Inc | タッチディスプレイ装置 |
JP2014165707A (ja) * | 2013-02-26 | 2014-09-08 | Toshiba Corp | 半導体スイッチ回路 |
US8909171B2 (en) | 2011-07-19 | 2014-12-09 | Samsung Electro-Mechanics Co., Ltd. | RF antenna switch circuit, high frequency antenna component, and mobile communication device |
JP7309486B2 (ja) | 2019-07-04 | 2023-07-18 | 株式会社東芝 | 線路切換型移相器 |
CN116707503A (zh) * | 2023-08-03 | 2023-09-05 | 中科海高(成都)电子技术有限公司 | 一种单刀双掷开关电路及工作方法、电子设备 |
-
2006
- 2006-03-07 JP JP2006060971A patent/JP2007243410A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008011320A (ja) * | 2006-06-30 | 2008-01-17 | Sony Corp | 半導体スイッチ回路並びに通信機器 |
US8909171B2 (en) | 2011-07-19 | 2014-12-09 | Samsung Electro-Mechanics Co., Ltd. | RF antenna switch circuit, high frequency antenna component, and mobile communication device |
JP2013097791A (ja) * | 2011-11-04 | 2013-05-20 | Tpk Touch Systems (Xiamen) Inc | タッチディスプレイ装置 |
JP2014165707A (ja) * | 2013-02-26 | 2014-09-08 | Toshiba Corp | 半導体スイッチ回路 |
JP7309486B2 (ja) | 2019-07-04 | 2023-07-18 | 株式会社東芝 | 線路切換型移相器 |
CN116707503A (zh) * | 2023-08-03 | 2023-09-05 | 中科海高(成都)电子技术有限公司 | 一种单刀双掷开关电路及工作方法、电子设备 |
CN116707503B (zh) * | 2023-08-03 | 2023-12-01 | 中科海高(成都)电子技术有限公司 | 一种单刀双掷开关电路及工作方法、电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7436237B2 (en) | Distortion reducing semiconductor switch | |
US7391282B2 (en) | Radio-frequency switch circuit and semiconductor device | |
US8288895B2 (en) | High-power tunable capacitor | |
US7893749B2 (en) | High frequency switch circuit having reduced input power distortion | |
US10326439B2 (en) | RF circuit with switch transistor with body connection | |
JP5997624B2 (ja) | 高周波半導体スイッチおよび無線機器 | |
JP2005006072A (ja) | 高周波スイッチ装置および半導体装置 | |
JP2007259112A (ja) | 高周波スイッチ回路および半導体装置 | |
US20100207679A1 (en) | Conduction switching circuit, conduction switching circuit block, and operating method of conduction switching circuit | |
JP2008017416A (ja) | 高周波スイッチ装置 | |
KR101901693B1 (ko) | 스위칭 회로 및 이를 포함하는 고주파 스위치 | |
KR101952857B1 (ko) | 스위칭 회로 및 이를 포함하는 고주파 스위치 | |
JP2007243410A (ja) | 高周波用スイッチ回路及びこれを用いた半導体装置 | |
Im et al. | A stacked-FET linear SOI CMOS cellular antenna switch with an extremely low-power biasing strategy | |
JP2007096609A (ja) | 半導体スイッチ回路装置 | |
JP2008181911A (ja) | 半導体装置 | |
JP2013172482A (ja) | スイッチ制御回路、半導体装置および無線通信装置 | |
JP5366911B2 (ja) | 高周波用スイッチ回路 | |
US10404252B2 (en) | Bidirectional switch circuit and switch device | |
US9035716B2 (en) | High frequency switch | |
JP2005197481A (ja) | 半導体スイッチ | |
JP3891443B2 (ja) | 高周波スイッチ回路及び半導体装置 | |
JP2016174240A (ja) | 半導体スイッチ | |
JP2007299948A (ja) | 高周波半導体スイッチ | |
JP4868275B2 (ja) | 高周波スイッチ回路 |