DE69930365T2 - Halbleitervorrichtung mit Substrat vom BiCMOS Typ und Rauschentkopplung - Google Patents

Halbleitervorrichtung mit Substrat vom BiCMOS Typ und Rauschentkopplung Download PDF

Info

Publication number
DE69930365T2
DE69930365T2 DE69930365T DE69930365T DE69930365T2 DE 69930365 T2 DE69930365 T2 DE 69930365T2 DE 69930365 T DE69930365 T DE 69930365T DE 69930365 T DE69930365 T DE 69930365T DE 69930365 T2 DE69930365 T2 DE 69930365T2
Authority
DE
Germany
Prior art keywords
substrate
block
decoupling
noise
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69930365T
Other languages
English (en)
Other versions
DE69930365D1 (de
Inventor
Didier Belot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Application granted granted Critical
Publication of DE69930365D1 publication Critical patent/DE69930365D1/de
Publication of DE69930365T2 publication Critical patent/DE69930365T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

  • Die Erfindung betrifft Halbleitervorrichtungen und insbesondere die Entkopplung zwischen einem Rauschemitter und einem rauschempfindlichen Empfänger, die innerhalb einer integrierten Schaltung auf einem für eine BiCMOS-Technologie geeigneten Substrat realisiert sind (Bipolar-CMOS-Technologie, das heißt, eine Technologie, die bipolare Transistoren und komplementäre Feldeffekttransistoren mit isolierten Gate-Elektroden verbindet).
  • Die US 5 734 976 A beschreibt eine in BiCMOS-Technologie hergestellte integrierte Schaltung.
  • Das Kopplungsrauschen im Innern einer integrierten Schaltung stammt im wesentlichen aus zwei Quellen, nämlich der von dem Gehäuse und den Metall-Leitungen der Schaltung hervorgerufenen elektromagnetischen Kopplung und der vom Substrat hervorgerufenen elektrischen Kopplung.
  • Die vorliegende Erfindung zielt insbesondere darauf ab, das Problem des elektrischen Kopplungsrauschens, das vom Substrat hervorgerufen wird, zu lösen.
  • Wenn insbesondere ein Rauschemitter Ladungen in das Substrat injiziert, verteilen sich diese gleichmäßig und können dann von einem Empfänger eingefangen werden, was dessen Betrieb stören kann, falls dieser empfindlich auf dieses elektrische Rauschen ist.
  • Zur Veranschaulichung kann ein Rauschemitter im Sinne der vorliegenden Erfindung beispielsweise ein Großsignal-Transistor sein, der Ladungen in das Substrat injiziert, die zum Beispiel von einem Kleinsignal-Transistor eingefangen werden, der sich dann wie ein rauschempfindlicher Empfänger verhält.
  • Die Erfindung läßt sich vorteilhaft, aber nicht einschränkend, auf dem Gebiet der Mobiltelefone anwenden. Funktionell weist ein Mobiltelefon nach einer Funkfrequenz-Empfangsstufe einen rauscharmen Transistorverstärker auf, der vorgesehen ist, um sehr leistungsschwache Signale, typisch in der Größenordnung von 1 Nanowatt bis 100 Nanowatt, zu verarbeiten. Diesem rauscharmen Verstärker folgt ein Mischer, der vorgesehen ist, um ausgehend von einem Signal, das von einem spannungsgesteuerten Oszillator ausgegeben wird, eine Frequenzumsetzung auszuführen, wobei der spannungsgesteuerte Oszillator mit einer Phasenregelschleife verbunden ist, die ein von einem lokalen Oszillator ausgegebenes Signal empfängt und einen Frequenzteiler aufweist.
  • Der spannungsgesteuerte Oszillator verarbeitet zum Beispiel Signale in der Größenordnung von 100 mVolt, während die Phasenregelschleife zum Beispiel Signale in der Größenordnung von 200 mVolt verarbeitet und insbesondere für den digitalen Teil CMOS-Transistoren aufweist, die mit 3 Volt versorgt werden. Diese Signale haben typisch eine Leistung in der Größenordnung von Watt, was in Vergleich zur Leistung der von dem rauscharmen Verstärker verarbeiteten Signale eine hohe Leistung ist. Also ergibt sich in dem Substrat ein mit dem spannungsgesteuerten Oszillator verbundenes hochfrequentes analoges Rauschen sowie ein mit der Phasenregelschleife verbundenes breitbandiges digitales Rauschen. Diese Störungen zusammen erzeugen ein weißes Rauschen, dessen Leistung in Dezibel von einer Art ist, um den rauscharmen Verstärker zu stören, falls alle diese Komponenten in derselben integrierten Schaltung realisiert sind.
  • Eine derzeit ins Auge gefaßte Lösung zur Abhilfe dieses Nachteils besteht darin, den rauscharmen Verstärker, den spannungsgesteuerten Oszillator und die Phasenregelschleife sowie den Mischer auf verschiedenen integrierten Schaltungen zu realisieren. Beispielsweise können der rauscharme Verstärker und der spannungsgesteuerte Oszillator auf zwei verschiedenen Schaltungen in einem Galliumarsenid-Substrat realisiert werden, während die Phasenregelschleife und der Mischer auf einer integrierten Schaltung in Silizium, und insbesondere in einer für eine BiCMOS-Technologie geeigneten, realisiert werden können.
  • Jedoch führt dies zu einer Vergrößerung der Oberfläche der gesamten Vorrichtung sowie zu einer Erhöhung der Kosten.
  • Die Erfindung zielt darauf ab, diesem Problem eine zufriedenstellendere Lösung zuzuführen, und schlägt allgemein vor, in derselben integrierten Schaltung einen Rauschemitter und einen rauschempfindlichen Empfänger zu realisieren und dabei gleichzeitig eine Entkopplung zwischen dem Emitter und dem Empfänger sicherzustellen. Mit anderen Worten, die Erfindung zielt darauf ab, das Kopplungsrauschen, das sich im Innern des Substrats der integrierten Schaltung ausbreitet, zu beseitigen.
  • Die Erfindung schlägt also eine Halbleitervorrichtung vor, die in einer Harzverkapselung eine integrierte Schaltung aufweist, die Anschlußpunkte aufweist, die über Anschlußdrähte mit Metallflecken verbunden sind.
  • Gemäß einem allgemeinen Merkmal der Erfindung weist die integrierte Schaltung ein Halbleitersubstrat auf, das einen unteren (beispielsweise P–-dotierten) Teil aufweist, oberhalb dessen eine obere Schicht angeordnet ist, die stärker dotiert (beispielsweise P+-dotiert) ist als der untere Teil. Mit anderen Worten, das Substrat ist hier ein für eine BiCMOS-Technologie speziell angepaßtes Substrat. Die integrierte Schaltung weist außerdem einen ersten, sogenannten "Rauschemitter"-Block auf, zum Beispiel einen Großsignal-Transistor und/oder einen spannungsgesteuerten Oszillator und/oder eine Phasenregelschleife, und weist einen zweiten, sogenannten "rauschempfindlichen" Block auf, zum Beispiel einen Kleinsignal-Transistor, wie es beispielsweise diejenigen sind, die insbesondere zu rauscharmen Verstärkern gehören.
  • Der Emitterblock und der zweite Block oder Empfängerblock sind in dem oberen Teil des Substrats realisiert. Der Begriff "Block" ist im Sinne der vorliegenden Erfindung in einem sehr allgemeinen Sinne zu verstehen. Es kann sich um einen einfachen Transistor, aber ebenso um einen oder mehrere Funktionsblöcke einer in der integrierten Schaltung realisierten Komponente handeln.
  • Die integrierte Schaltung weist außerdem Entkopplungseinrichtungen auf, die in der Nähe des zweiten Blocks (Empfängerblocks) angeordnet sind und mindestens eine Entkopplungsschaltung aufweisen, die mit dem unteren Teil des Substrats sowie einem Anschlußfleck verbunden ist, der Erdungsanschlußfleck genannt wird und vorgesehen ist, um an ein Erdpotential angeschlossen zu werden, wobei diese Kopplungsschaltung bei einer vorgegeben Frequenz eine minimale Impedanz besitzt.
  • Mit anderen Worten, man realisiert in dem Substrat einen Pfad niedriger Impedanz (minimaler Impedanz) bei einer vorgegebenen Frequenz, zum Beispiel 950 MHz im Fall einer Mobiltelefonie-Anwendung. Folglich werden für diese vorgegebene Frequenz die von dem Rauschemitter in das Substrat injizierten Ladungen natürlich diesen Pfad minimaler Impedanz benutzen, um zum Erdpotential abzufließen. Man erhält somit für diese vorgegebene Frequenz eine Verringerung der Rauschleistung. Wenn diese vorgegebene Frequenz der Frequenz der von dem rauschempfindlichen Empfänger verarbeiteten Signale entspricht, werden auf diese Weise die Störungen seines Betriebs minimiert.
  • Auf diese Weise läßt sich eine schmalbandige Entkopplung des für eine BiCMOS-Technologie speziell angepaßten Substrats realisieren.
  • Gemäß einer Ausführungsform der Erfindung ist die Entkopplungsschaltung eine induktiv-kapazitive Schaltung, die eine Resonanzfrequenz hat, die im wesentlichen gleich der erwähnten vorgegebenen Frequenz ist. Somit ist bei der Resonanzfrequenz die Impedanz der Resonanzschaltung minimal.
  • In einem Halbleiter-Gehäuse erfolgt die Verbindung zwischen den Anschlußpunkten der integrierten Schaltung und der Außenseite über Anschlußdrähte, die zwischen den Anschlußpunkten und den entsprechenden Metallflecken gelötet sind. Und diese Verbindung, die den Draht und den Anschlußfleck umfaßt, ist allgemein induktiv.
  • Daher weist gemäß einer Ausführungsform der Erfindung die Entkopplungsschaltung eine zwischen dem unteren Teil des Substrats und einem Anschlußpunkt der integrierten Schaltung angeordnete Kapazität sowie induktive Verbindungseinrichtungen auf, die den Erdungsanschlußfleck und mindestens einen Anschlußdraht aufweisen, der den Anschlußpunkt mit dem Erdungsanschluß verbindet.
  • Der Wert der Induktivität der Verbindung zwischen dem Anschlußpunkt und dem Erdpotential ist auf einen Prozentsatz, allgemein auf wenigstens 5%, genau bekannt. Wenn die vorgegebene Frequenz gewählt ist, für welche eine Unterdrückung des Rauschens unter den Pegel des leistungsschwachen Signals, das nicht gestört werden soll, gewünscht wird, läßt sich daraus ohne weiteres der Wert der Kapazität herleiten, der dieser Resonanzfrequenz entspricht.
  • Diese Kapazität kann durch verschiedene Einrichtungen realisiert werden, beispielsweise durch Realisieren einer Metall/Metall-Kapazität zwischen zwei Metallisierungsebenen der integrierten Schaltung. Die eine Elektrode der Kapazität kann dann über ein Durchgangsloch (via) direkt mit dem unteren Teil des Substrats verbunden werden, während die andere Elektrode ebenfalls über ein Durchgangsloch mit einer oberen Metallisierungsebene, die einen Anschlußpunkt bildet, verbunden werden kann.
  • Somit ist es besonders vorteilhaft, daß die Kapazität aus einer rückwärts gepolten Diode besteht, die durch eine Halbleiterwanne (Halbleitergebiet) realisiert ist, die in der oberen Schicht des Substrats angeordnet ist und in Kontakt mit dem unteren Teil des Substrats ist. Diese Halbleiterwanne hat einen Leitungstyp, der entgegengesetzt zu demjenigen des unteren Teils des Substrats ist. In diesem Fall ist der Erdungsanschlußfleck vorgesehen, um mit einem dynamischen Erdpotential verbunden zu werden, dessen Gleichspannung einstellbar ist.
  • Fachleute wissen in der Tat, daß, wenn eine Versorgungsebene, die einen festen Spannungswert hat, ziemlich groß ist, die Kapazität dieser Ebene bezüglich dem Erdpotential sehr groß ist und dann ein Kurschluß zwischen dieser Versorgungsebene und der Erdpotentialebene entsteht, wenn die Frequenz hoch ist. Man spricht dann von einem "dynamischen Erdpotential".
  • Diese Ausführungsform, die vorsieht, die Kapazität durch Realisieren einer rückwärts gepolten Diode zu erzielen, erlaubt eine besonders präzise Einstellung des Werts der Kapazität. In der Tat erlauben die flächenbezogenen Abmessungen (Form- und Umfangsfaktor), einen Kapazitätswert zu erzielen, der dem ge wünschten Wert sehr nahe ist. Darüber hinaus wird die endgültige Einstellung des Werts der Frequenz, bei welcher die Isolation (Entkopplung) maximal sein wird, durch Änderung des Werts der Spannung des externen dynamischen Erdpotentials (Kathodenspannung der Diode) erzielt.
  • Wenn die Frequenz, für welche eine Rauschisolierung gewünscht wird, besonders hoch ist, zum Beispiel in der Größenordnung von 2400 MHz, kann vorgesehen sein, daß die induktiven Verbindungseinrichtungen mehrere verbindenden Anschlußdrähte zwischen dem Anschlußpunkt und dem Erdungsanschlußfleck aufweisen, was erlaubt, den Wert der Induktivität zu verringern.
  • In bestimmten Anwendungen können die von dem oder den rauschempfindlichen Empfängern zu verarbeiteten Signale unterschiedliche Frequenzen haben. So kann es zum Beispiel bei der Mobiltelefonie dazu führen, sie mit Übertragungsnetzen von 950 MHz, 1800 MHz, 2400 MHz, sogar mehr, zu betreiben. In diesem Fall erlaubt die Erfindung eine Realisierung einer breitbandigen Entkopplung des Substrats durch Realisierung von Entkopplungseinrichtungen, die mehrere Entkopplungsschaltungen aufweisen, die jeweils bei unterschiedlichen vorgegebenen Frequenzen minimale Impedanzen haben. Es können also verschiedene Dioden realisiert werden, deren flächenbezogene Abmessungen abhängig von den gewünschten Nutzfrequenzen unterschiedlich sein können.
  • In einer solchen Ausführungsform ist es besonders wünschenswert, daß die Entkopplungsschaltungen nebeneinander zwischen dem Rauschemitterblock und dem rauschempfindlichen Empfängerblock angeordnet sind. Ferner ist die Entkopplungsschaltung, die mit der tiefsten Frequenz verknüpft ist, diejenige, die am nächsten zum ersten Block (Rauschemitter) angeordnet ist, während die Entkopplungsschaltung, die mit der höchsten Frequenz verknüpft ist, diejenige ist, die am nächsten zum zweiten (rauschempfindlichen) Block angeordnet ist. Mit anderen Worten, die am nächsten zum Emitter angeordnete Diode wird diejenige sein, die eine maximale Resonanz hat, weil sie den kleinsten Substratwiderstand zwischen dem Emitter und sich selbst hat. Ebenso wird die von dem Emitter am weitesten ent fernt angeordnete Diode diejenige sein, die einen minimalen Resonanzkoeffizienten hat, weil sie den höchsten Substratwiderstand hat.
  • Hier wiederum kann eine endgültige Einstellung der Frequenzwerte, bei welchen die Isolierung maximal sein wird, durch Änderung der Werte der Gleichspannung der externen dynamischen Erdpotentiale, an welche die verschiedenen Dioden angeschlossen sind, erzielt werden.
  • Weiter oben war zu sehen, daß die Entkopplungseinrichtungen in der Nähe des zweiten Blocks angeordnet sein müssen und dies auf eine Weise, um den rauschempfindlichen Empfänger besser zu isolieren. Tatsächlich ist die Isolierung um so besser, je näher die Entkopplungseinrichtungen am Empfänger sind. In der Praxis beträgt der Abstand zwischen den Entkopplungseinrichtungen und dem zweiten Empfängerblock zwischen einigen Mikrometern (abhängig von der Fertigungstechnologie) und einigen zehn Mikrometern (zum Beispiel 50 Mikrometer). Somit wissen Fachleute ohne weiteres diesen Abstand abhängig von den Anwendungen und der Unterdrückung auf ein minimales zulässiges Rauschen einzustellen.
  • In der Praxis ist der erste Block (Rauschemitter) in einer ersten Zone der oberen Schicht des Substrats realisiert und der zweite Block und die Entkopplungseinrichtungen sind in einer zweiten Zone der oberen Schicht des Substrats realisiert. Es ist dann besonders vorteilhaft, daß die zwei Zonen durch eine Halbleiterbarriere, die stärker dotiert ist als die obere Schicht des Substrats, voneinander getrennt sind, wobei diese Halbleiterbarriere an das Erdpotential angeschlossen ist. Eine solche Isolierung erlaubt in Kombination mit dem Einbau der oben erwähnten Entkopplungseinrichtungen schon ab den tiefen Frequenzen eine gute Rauschunterdrückung zu erzielen.
  • Weitere Vorteile und Merkmale der Erfindung zeigen sich beim Studium der detaillierten Beschreibung von Ausführungsformen, die keinesfalls einschränkend sind, und der beiliegenden Zeichnungen;
  • 1 ist eine schematische Übersicht von funktionellen Blöcken, die in einer erfindungsgemäßen integrierten Schaltung enthalten sind und einer Mobiltelefonie-Anwendung entsprechen;
  • 2 zeigt schematisch die Anordnung der verschiedenen Blöcke von 1 in dem Substrat der integrierten Schaltung;
  • 3 ist ein Schnitt entlang der Linie III-III von 2;
  • 4 zeigt sehr schematisch die induktiven Verbindungseinrichtungen der Entkopplungseinrichtungen gemäß der Erfindung;
  • 5 zeigt schematisch die von der erfindungsgemäßen Vorrichtung erzielte Rauschunterdrückung; und
  • 6 zeigt teilweise und sehr schematisch eine andere Variante der erfindungsgemäßen Vorrichtung.
  • In 1 bezeichnet das Bezugszeichen CI eine integrierte Schaltung, innerhalb welcher zum Beispiel verschiedene Elemente einer Empfangsstufe eines Mobiltelefons realisiert sind. Im einzelnen weist diese integrierte Schaltung einen rauscharmen Verstärker LNA auf, der von einem Funkfrequenz-Empfangskopf RF Signale empfängt, die eine geringe Leistung, typisch von 1 nW bis 1 μW, haben und die in dem speziellen Fall, der beschrieben wird, eine Frequenz von 950 MHz haben, wenn das Mobiltelefon auf ein solches Übertragungsnetz eingestellt ist. Diesbezüglich können, wie nachstehend detaillierter zu sehen ist, andere Frequenzen in Betracht kommen, typisch 1800 MHz, 2400 MHz oder 5200 MHz. Die von dem rauscharmen Verstärker LNA ausgegebenen Signale werden in einem Mischer MIX gemischt, der außerdem das Ausgangssignal eines spannungsgesteuerten Oszillators VCO empfängt, der ein um die Eingangsfrequenz (zum Beispiel 950 MHz) zentriertes Signal abgibt, das mit einer Phasenregelschleife PLL verknüpft ist, die allgemein einen digitalen Frequenzteiler aufweist. Ein lokaler Oszillator OSC, zum Beispiel ein Quarz, schickt an die Phasenregelschleife ein Signal einer Referenzfrequenz, typisch 26 MHz. In dem vorliegenden Fall ist die Frequenz des Ausgangssignals des Mischers ungefähr 0 MHz. Der Oszillator VCO bringt hier ein Rauschen ein, das um 950 MHz zen triert ist, während die Phasenregelschleife ein breitbandigeres Rauschen hineinbringt.
  • In 2 und 3 bezeichnen die Bezugszeichen BC1, BC2, BC3 und BC4 jeweils die Substratblöcke, die zum Beispiel jeweils den Verstärker LNA, den Mischer MIX, den spannungsgesteuerten Oszillator VCO bzw. die Phasenregelschleife PLL enthalten.
  • Diesbezüglich und allgemeiner ist mit Bezug auf 2 und 3 zu sehen, daß der Block BC1 einen rauschempfindlichen Empfänger enthält, während die Blöcke BC3, BC2 und BC4 die Eigenschaft haben, Rauschen, zum Beispiel ein weißes Rauschen, zu emittieren.
  • Das Substrat SB, in welchem die integrierte Schaltung CI realisiert ist, ist ein Substrat, das in einem BiCMOS-Prozeß verwendbar ist. Es weist in dieser Hinsicht zum Beispiel einen schwach P-dotierten unteren Teil (P–-Dotierung; typisch 1014 bis 1015 Dotieratome pro cm3; Widerstand 15 Ohm/cm) auf, der typisch eine Dicke in der Größenordnung von 350 Mikrometer hat. Die rückwärtige Fläche des Substrats ist im allgemeinen an das Erdpotential angeschlossen. Im vorderen Teil weist das Substrat SB eine obere Schicht CSB auf, die stärker dotiert ist als der untere Teil PSB. Diese Schicht CSB, die ebenfalls P-leitend ist, weist also typisch eine P+-Dotierung (zum Beispiel 1018 Dotieratome pro cm3) mit einem Widerstand in der Größenordnung von 0,2 Ohm/cm auf. Die Dicke dieser oberen Schicht ist typisch in der Größenordnung von 3 Mikrometer. Fachleute wissen, daß diese obere Schicht insbesondere erlaubt, eine Selbstaufheizung der Feldeffekttransitoren (Latch-up-Phänomen) zu verhindern.
  • Die Zonen Z1–Z4 der integrierten Schaltung, in welchen die Blöcke BC1–BC4 realisiert sind, sind durch eine Halbleiterbarriere, die aus einer Umfangsrandbarriere BRC und inneren Barrieren BRI besteht, voneinander getrennt. Die Barriere BRC und die Barrieren BRI sind in Wirklichkeit Halbleiterzonen des gleichen Leitungstyps wie den der oberen Schicht CSB, jedoch stärker dotiert als diese Schicht CSB. Die Dotierung dieser Isolationsbarriere ist somit eine P++-Dotierung (zum Beispiel 102 Atome pro cm3).
  • Die gesamte Halbleiter-Isolierungsbarriere ist über Verbindungseinrichtungen MLB an eine externe Erdpotentialebene angeschlossen. Auf die Funktion dieser Isolationsbarriere wird nachstehend detaillierter zurückzukommen sein.
  • Außerdem ist jeder Halbleiterblock BCi von einem lokalen Halbleiterring RLi, der ebenfalls P++-dotiert ist, umgeben.
  • Fachleute wissen, daß die Funktion eines solchen lokalen Rings insbesondere darin besteht, ein Substratäquipotential um den Halbleiterblock herum zu erzeugen, um so insbesondere jegliche Gefahr der Verschiebung des Werts der Schwellenspannungen der in diesem Block enthaltenen MOS-Transistoren zu verhindern. Die Erfindung sieht hier außerdem vor, jeden lokalen Ring RLi über Verbindungseinrichtungen MLRi auf unabhängige Weise mit dem Erdpotential zu verbinden.
  • Außerdem ist in der Zone Z1 der integrierten Schaltung in der Nähe des Blocks BC1 eine zwischen dem Block BC3 und dem Block BC1 angeordnete Diode D1 realisiert, sowie eine Diode D2, die ebenfalls in der Nähe des Blocks BC1 zwischen dem Block BC2 und dem Block BC1 angeordnet ist. Die Dioden D1 und D2, die alle beide über induktive Verbindungseinrichtungen MLD1 und MLD2 an ein dynamisches Erdpotential DC angeschlossen sind, bilden zwei Entkopplungsschaltungen, die vorgesehen sind, um den Block BC1 von dem Rauschen zu isolieren, das von dem Block BC3 erzeugt wird, aber auch von den Blöcken BC2 und BC4 erzeugt wird.
  • Jede Diode (in 3 ist nur die Diode D1 gezeigt) ist in der Tat eine Diode, deren Kathode mit dem dynamischen Erdpotential DC verbunden ist und deren Anode mit dem unteren Teil PSB des Substrats verbunden ist. In der Praxis realisiert werden kann diese Diode durch eine Wanne CD1 eines entgegengesetzten Leitungstyps zu dem des unteren Teils des Substrats (im vorliegenden Fall eine N-Wanne), die durch Epitaxie oder Implantation hergestellt wird. Der PN-Übergang der Diode befindet sich also an der Grenzfläche zwischen dem unteren Teil PSB des Substrats und dem N-dotierten Bereich. Diese Diode bildet eine Kapazität, die zusammen mit den dazugehörigen induktiven Verbindungseinrichtungen MLD eine Entkopplungsresonanzschaltung CRS bildet, deren Impedanz bei der Resonanzfrequenz minimal ist. Die Impe danz der Entkopplungsschaltung ist für eine gegebene Kreisfrequenz ω gleich
    Figure 00110001
    wobei R den Widerstand des Substrats zwischen dem Emitter und der Wanne CD1 bezeichnet. Bei der Resonanzfrequenz ist die Impedanz minimal und hat den Wert R. Wenn die Resonanzfrequenz der Entkopplungsschaltung auf die Frequenz der von dem Block BC1 empfangenen Signale eingestellt ist, ist für diese Frequenz dann ein Pfad minimaler Impedanz erzeugt (in 3 schematisch mit gestrichelter Linie dargestellt), über welchen die Ladungen, die bei dieser Frequenz in dem unteren Teil des Substrats von den Rauschemitterblöcken BC3, BC4 und BC2 erzeugt werden, zur Erde abfließen.
  • Wie sehr schematisch in 4 zu sehen ist, liegt eine integrierte Schaltung auf bekannte Weise auf einem zentralen Plättchen PLQ eines Anschlußgitters, das außerdem metallische Anschlußflecken PTM aufweist. Das Ganze wird in einer Harzumkapselung RS gehalten. Auf der Oberfläche der integrierten Schaltung sind Anschlußpunkte angeordnet, die über Durchgangslöcher (metallische Kontaktlöcher) mit den verschiedenen aktiven Komponenten der integrierten Schaltung verbunden sind. Diese verschiedenen Anschlußpunkte können über angelötete Anschlußdrähte entweder mit dem zentralen Plättchen PLQ oder direkt mit den Metallflecken PTM verbunden sein. Die Anschlußdrähte und die dazugehörigen metallischen Anschlußflecken bilden die induktiven Verbindungseinrichtungen, deren Induktivitätswert auf einige Prozent genau bekannt sein kann. Beispielsweise kann der Wert der Induktivität eines Anschlußdrahts typisch in der Größenordnung von 3 nanoHenry sein, während der Wert der Induktivität der metallischen Anschlußflecken in der Größenordnung von 2 nanoHenry ist.
  • Wenn ω die zur Arbeitsfrequenz F zugehörige Kreisfrequenz bezeichnet (ω = 2πF), erhält man die Kapazität C nach der Formel (1):
  • Figure 00120001
  • In der Praxis wird auf bekannte Weise die Größe der Wanne und ihr Formfaktor so festgelegt, um diesen Kapazitätswert zu erzielen. Dann wird eine Feineinstellung der Resonanzfrequenz der so erzielten Resonanzschaltung, das heißt, eine Feineinstellung der Arbeitsfrequenz, für welche eine Rauschunterdrückung gewünscht wird, vorgenommen, indem der Wert der Spannung DC eingestellt wird, die den Anschlußfleck PTMD1 versorgt, der mit dem Anschlußpunkt PLCD1 verbunden ist, der seinerseits mit der Diode D1 verbunden ist.
  • Für die Diode D2 geht man genauso vor.
  • Die Dioden D1 und D2 müssen in der Nähe des rauschempfindlichen Blocks BC1 angeordnet sein. Je näher diese Dioden an dem Block BC1 sind, desto besser ist die Isolierung. Diesbezüglich ist in der Praxis festgestellt worden, daß ein Abstand zwischen einigen Mikrometern und einigen zehn Mikrometern zufriedenstellende Ergebnisse liefert.
  • Die Rauschunterdrückung ist in 5 gezeigt. Dabei ist vorausgesetzt, der oder die Rauschemitterblöcke erzeugen in dem Substrat ein weißes Rauschen, das einen Leistungspegel P0 hat. Außerdem ist vorausgesetzt, die Frequenz der von dem Block BC1 empfangenen und verarbeiteten Signale ist die Frequenz F1 (zum Beispiel 950 MHz). Die Dioden D1 und D2 müssen also so bemessen sein, um eine Resonanzschaltung zu erzielen, deren Resonanzfrequenz der Frequenz F1 entspricht. Bei Abwesenheit der Isolationsbarrieren BRC und BRI erhält man dann die Kurve CO in 5, das heißt, eine Verringerung der Rauschleistung auf einen Pegel P1, der unterhalb des Empfindlichkeitspegels des Blocks BC1 (im vorliegenden Fall, des rauscharmen Verstärkers) liegt. Das Vorhandensein der Isolationsbarrieren BRC und BRI, die mit einem externen Erdpotential verbunden sind, sowie das Vorhandensein der lokalen Ringe, die davon unabhängig mit dem Erdpotential verbunden sind, erlaubt, die Kurve C1 zu erzielen, die eine gute Unterdrückung bereits bei niedrigen Frequenzen zum Ausdruck bringt und die erlaubt, für die Frequenz F1 einen Rauschpegel P2 zu erzielen, der noch unterhalb des Pegels P1 ist.
  • Wenn der rauschempfindliche Block Signale verarbeiten muß, die unterschiedliche Arbeitsfrequenzen haben, wie zum Beispiel ein Mobiltelefon, das sich mit einem 950 MHz-Netz oder einem 1800 MHz oder 2400 MHz oder auch 5200 MHz-Netz verbinden läßt, erlaubt die Erfindung, eine breitbandige Entkopplung des Substrat vorzunehmen. Wie im einzelnen in 6 gezeigt ist, setzen sich dann die Entkopplungseinrichtungen aus soviel Resonanzschaltungen zusammen, wie es Arbeitsfrequenzen gibt. Aus Gründen der Vereinfachung sind in 6 nur zwei Dioden D10 und D11 dargestellt, entsprechend jeweils für die Frequenz 950 MHz und 1800 MHz. Allgemein beträgt der Abstand zur Diode, die dem Block BC1 am nächsten ist, zwischen einigen Mikrometern und einigen zehn Mikrometern, und die Diode, die mit der kleinsten Arbeitsfrequenz verknüpft ist, wird am weitesten von dem Block BC1 entfernt angeordnet sein, während die Diode, die mit der größten Arbeitsfrequenz verknüpft ist, am nächsten zum Block BC1 angeordnet sein wird. Man erhält somit einen Satz von Frequenzen, für welche die Isolation maximal ist.
  • Die Erfindung erlaubt somit durch Verwendung von Dioden spezieller Größe und durch ihr Anordnen zwischen einem oder mehreren Blöcken, die ein weißes Rauschen emittieren, und einem anderen Block, der über einen Bereich von Frequenzen rauschempfindlich ist, die Isolation wesentlich zu verbessern und dabei gleichzeitig ein kostengünstiges Gehäuse zu verwenden.

Claims (10)

  1. Halbleitervorrichtung, die in einer Harzverkapselung (RS) eine integrierte Schaltung (CI) mit Anschlußpunkten aufweist, die über Verbindungsdrähte mit Metallflecken verbunden sind, wobei die integrierte Schaltung (CI) ein Halbleitersubstrat (SB), das einen unteren Teil (PSB) aufweist, über welchem eine obere Schicht (CSB) angeordnet ist, die stärker dotiert ist als der untere Teil, sowie einen ersten Block (BC3) und einen zweiten Block (BC1), die in dem oberen Teil des Substrats realisiert sind, aufweist, gekennzeichnet durch Entkopplungseinrichtungen, die in Nachbarschaft des zweiten Blocks (BC1) angeordnet sind und mindestens eine Entkopplungsschaltung (CRS) aufweisen, welche mit dem unteren Teil des Substrats (PSB) und einem Erdungsanschlußfleck (PTMD1) verbunden ist, der vorgesehen ist, um an Erde angeschlossen zu werden, und welche bei einer vorgegeben Frequenz eine minimale Impedanz besitzt.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Entkopplungsschaltung (CRS) eine induktive kapazitive Resonanzschaltung aufweist, die eine Resonanzfrequenz hat, die im wesentlichen gleich der vorgegebenen Frequenz ist.
  3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Entkopplungsschaltung (CRS) eine Kapazität (C) aufweist, die zwischen dem unteren Teil des Substrats und einem Anschlußpunkt (PLCD1) der integrierten Schaltung angeordnet ist, sowie induktive Verbindungseinrichtungen (MLD1) aufweist, die den Erdungsanschlußfleck (PTMD1) und mindestens einen Verbindungsdraht (FLD1) aufweisen, der den Anschlußpunkt und den Erdungsanschlußfleck verbindet.
  4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Kapazität aus einer Diode (D1) in Sperrichtung besteht, die durch einen Halbleiterkasten (CD1) realisiert ist, das in der oberen Schicht des Substrats angeordnet ist und in Kontakt mit dem unteren Teil des Substrats ist, wobei dieser Halbleiterkasten (CD1) einen Leitungstyp hat, der entgegengesetzt zu demjenigen des unteren Teils des Substrats ist, dadurch, daß der Erdungsanschlußfleck vorgesehen ist, um mit einer dynamischen Erde verbunden zu werden, deren Gleichspannung (DC) regelbar ist.
  5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die oberflächenbezogenen Abmessungen des Kastens (CD1) den Wert der Kapazität definieren.
  6. Vorrichtung nach Anspruch 3, 4 oder 5, dadurch gekennzeichnet, daß die induktiven Verbindungseinrichtungen (MLD1) mehrere Verbindungsdrähte aufweisen, die den Anschlußpunkt und den Erdungsanschlußfleck verbinden.
  7. Vorrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Entkopplungseinrichtungen mehrere Entkopplungsschaltungen (D10, D11) aufweisen, die jeweils bei unterschiedlichen vorgegebenen Frequenzen minimale Impedanzen haben.
  8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Entkopplungsschaltungen (D10, D11) nebeneinander zwischen dem ersten Block und dem zweiten Block angeordnet sind, wobei die der tiefsten Frequenz zugeordnete Entkopplungsschaltung diejenige ist, die dem ersten Block am nächsten angeordnet ist, während die der höchsten Frequenz zugeordnete Entkopplungsschaltung diejenige ist, die dem zweiten Block am nächsten angeordnet ist.
  9. Vorrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Abstand zwischen den Entkopplungseinrichtungen (CRS) und dem zweiten Block (BC1) zwischen einigen Mikrometer und einigen zehn Mikrometer beträgt.
  10. Vorrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der erste Block (BC3) in einer ersten Zone (Z3) der oberen Schicht des Substrats realisiert ist, dadurch, daß der zweite Block (BC1) und die Entkopplungseinrichtungen (CRS) in einer zweiten Zone (Z1) der oberen Schicht des Substrats realisiert sind und dadurch, daß die zwei Zonen durch eine Halbleiterbarriere (BRC, BRI), die stärker dotiert ist als die obere Schicht des Substrats, voneinander getrennt sind, wobei die Halbleiterbarriere an Erde angeschlossen ist.
DE69930365T 1998-12-17 1999-12-16 Halbleitervorrichtung mit Substrat vom BiCMOS Typ und Rauschentkopplung Expired - Fee Related DE69930365T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9815941A FR2787636B1 (fr) 1998-12-17 1998-12-17 Dispositif semi-conducteur avec substrat du type bicmos a decouplage de bruit
FR9815941 1998-12-17

Publications (2)

Publication Number Publication Date
DE69930365D1 DE69930365D1 (de) 2006-05-11
DE69930365T2 true DE69930365T2 (de) 2006-12-07

Family

ID=9534083

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69930365T Expired - Fee Related DE69930365T2 (de) 1998-12-17 1999-12-16 Halbleitervorrichtung mit Substrat vom BiCMOS Typ und Rauschentkopplung

Country Status (5)

Country Link
US (1) US6232645B1 (de)
EP (1) EP1011143B1 (de)
JP (1) JP2000183293A (de)
DE (1) DE69930365T2 (de)
FR (1) FR2787636B1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE518231C2 (sv) * 2000-05-12 2002-09-10 Ericsson Telefon Ab L M Förfarande för brusfördelning i substrat med hög resistivitet som innefattar differentiell eller balanserad integrerad koppling
US6786941B2 (en) * 2000-06-30 2004-09-07 Hazen Research, Inc. Methods of controlling the density and thermal properties of bulk materials
FR2820547A1 (fr) * 2001-02-05 2002-08-09 St Microelectronics Sa Structure de protection contre des parasites
FR2820546B1 (fr) 2001-02-05 2003-07-11 St Microelectronics Sa Structure de protection contre des parasites
US6844236B2 (en) * 2001-07-23 2005-01-18 Agere Systems Inc. Method and structure for DC and RF shielding of integrated circuits
US6911739B1 (en) 2003-01-29 2005-06-28 Marvell International Ltd. Methods and apparatus for improving high frequency input/output performance
US7002220B1 (en) 2003-01-29 2006-02-21 Marvell International Ltd. ESD protection circuit
JP4519418B2 (ja) * 2003-04-28 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置
JP4418250B2 (ja) * 2004-02-05 2010-02-17 株式会社ルネサステクノロジ 高周波回路モジュール
US7456655B1 (en) 2005-05-16 2008-11-25 Marvell Israel (Misl) Ltd. System and process for overcoming wire-bond originated cross-talk
US8420928B2 (en) * 2008-02-14 2013-04-16 Ppg Industries Ohio, Inc. Use of photovoltaics for waste heat recovery
FR2980636B1 (fr) 2011-09-22 2016-01-08 St Microelectronics Rousset Protection d'un dispositif electronique contre une attaque laser en face arriere, et support semiconducteur correspondant
US9473101B2 (en) 2015-02-09 2016-10-18 Qualcomm Incorporated Amplifier with integral notch filter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4619001A (en) * 1983-08-02 1986-10-21 Matsushita Electric Industrial Co., Ltd. Tuning systems on dielectric substrates
US5818880A (en) * 1990-03-30 1998-10-06 Honeywell Inc. MMIC telemetry transmitter
EP0460554A1 (de) * 1990-05-30 1991-12-11 Sanyo Electric Co., Ltd. Integrierte Hybridschaltungsanordnung
DE59410418D1 (de) * 1994-03-07 2006-01-05 Phonak Comm Ag Courgevaux Miniaturempfänger zum Empfangen eines hochfrequenten frequenz- oder phasenmodulierten Signales
US5519358A (en) * 1994-08-15 1996-05-21 Texas Instruments Incorporated Reactively compensated power transistors
GB9510028D0 (en) * 1995-05-18 1995-07-12 Cambridge Ind Ltd Local oscillator noise rejection circuit
US5742091A (en) * 1995-07-12 1998-04-21 National Semiconductor Corporation Semiconductor device having a passive device formed over one or more deep trenches
KR100243658B1 (ko) * 1996-12-06 2000-02-01 정선종 기판 변환기술을 이용한 인덕터 소자 및 그 제조 방법
JPH10335590A (ja) * 1997-06-04 1998-12-18 Nec Corp 受動素子回路

Also Published As

Publication number Publication date
EP1011143B1 (de) 2006-03-15
EP1011143A1 (de) 2000-06-21
US6232645B1 (en) 2001-05-15
FR2787636B1 (fr) 2001-03-16
FR2787636A1 (fr) 2000-06-23
DE69930365D1 (de) 2006-05-11
JP2000183293A (ja) 2000-06-30

Similar Documents

Publication Publication Date Title
DE102005050328B4 (de) Schottky-Diode
DE112018003362B4 (de) Oxid-Halbleitereinheiten und Verfahren zur Herstellung von Oxid-Halbleitereinheiten
DE69930365T2 (de) Halbleitervorrichtung mit Substrat vom BiCMOS Typ und Rauschentkopplung
DE2537564C2 (de) Verfahren zur Herstellung einer integrierten Schaltung sowie Verwendung dieses Verfahrens
DE69931204T2 (de) Mikrowellen und Millimeterwellen-Vorrichtung
DE102009005120A1 (de) Elektronischer Schaltkreis und elektronische Schaltkreis-Anordnung
DE10309330A1 (de) Integrierter Halbleiter-Schalter
DE69231115T2 (de) Feldeffekttransistor und diesen Transistor enthaltende Hochfrequenzschaltungen
DE4322354A1 (de) Kondensator in einem integrierten Funktionsblock oder in einer integrierten Schaltung mit großer Kapazität; Verfahren zur Herstellung des Kondensators; und Benutzung des Kondensators als integrierter Entkopplungskondensator
DE69620859T2 (de) Erdsymmetrische Halbleiterintegrierte Anordnung mit einer Parallelresonanzschaltung
DE69417199T2 (de) LC-Element, Halbleiteranordnung, und Verfahren zur Herstellung des LC-Elements
DE69211409T2 (de) Monolithischer Viertor GaAs PIN Diodenschalter
DE19534382B4 (de) Monolithisch integrierte Schaltung mit einem Mikrowellen-Leistungsverstärker mit einer Anpassungsschaltung unter Verwendung verteilter Leitungen
DE69111528T2 (de) Integrierter Halbleiterschaltkreis.
DE69936175T2 (de) Induktivität oder Leiterbahn mit geringem Verlust in einer integrierten Schaltung
DE60314962T2 (de) Halbleiterschaltkreis
DE69121254T2 (de) Aktive Überbrückung zur Verhinderung von Hochfrequenzversorgungsschwankungen in integrierten Schaltungen
DE10249432A1 (de) Integrierte Halbleiterschaltung
DE102018201492B4 (de) Eingebetteter Harmonische-Abschluss an einem Hochleistungs-HF-Transistor
EP1454364B1 (de) Diodenschaltung und verfahren zum herstellen einer diodenschaltung
DE2406807A1 (de) Integrierte halbleiterschaltung
DE60101089T2 (de) Multifunktionelle integrierte schaltungsanordnung hoher frequenz
DE10352055B4 (de) Spannungsgesteuerter Schwingkreis
DE69829271T2 (de) Ein vorher angepasster MMIC Transistor hoher Leistung mit verbesserter Erdschlusspotentialkontiniutät
DE19821726C1 (de) Ingegrierte CMOS-Schaltung für die Verwendung bei hohen Frequenzen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee