DE102009005120A1

DE102009005120A1 - Elektronischer Schaltkreis und elektronische Schaltkreis-Anordnung

Info

Publication number: DE102009005120A1
Application number: DE200910005120
Authority: DE
Inventors: Uwe Dr. Hodel; Stephan Leuschner; Jan-Erik Dr. Müller
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2009-01-19
Filing date: 2009-01-19
Publication date: 2010-07-22
Anticipated expiration: 2029-01-20
Also published as: US8994449B2; DE102009005120B4; US20110018625A1

Abstract

Gemäß einem Ausführungsbeispiel wird ein elektronischer Schaltkreis bereitgestellt, wobei der elektronische Schaltkreis einen ersten Transistor sowie einen mit dem ersten Transistor in Serie gekoppelten zweiten Transistor aufweist. Ferner weist der elektronische Schaltkreis einen Kondensator auf, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt ist, und wobei ein zweiter Anschluss des Kondensators gekoppelt ist mit einem elektrischen Potential, welches abhängig ist von einem Hochfrequenz-Eingangssignal des elektronischen Schaltkreises.

Description

Die Erfindung betrifft einen elektronischen Schaltkreis und eine elektronische Schaltkreis-Anordnung.
Der allgemeine Trend bei integrierten Schaltungen für die drahtlose Kommunikation geht in Richtung einer Einzel-Chip-Funkeinrichtung, auch bezeichnet als Single Chip Radio, mit dem Ziel, die benötigten Funktionen für die drahtlose Kommunikation, insbesondere für Basisband, Hochfrequenz-Sende-/Empfängereinrichtung (Hochfrequenz-Transceiver), Leistungs-Management, und wenn möglich auch für den Hochfrequenz-Leistungsverstärker auf einem kleinen Chip, beispielsweise einem kleinen CMOS-Chip mit Strukturgeometriegrößen in Nanometer-Dimensionen, integrieren zu können.
Während die Spannungsfestigkeit moderner CMOS-Technologien von Generation zu Generation abnimmt und bereits deutlich kleiner als die Betriebsspannung ist, sind die für die verschiedenen Kommunikationsstandards benötigten Hochfrequenz-Ausgangsleistungen vorgegeben und betragen im Allgemeinen 1 Watt bis ungefähr 3,5 Watt.
Weitgehend ungelöste Herausforderungen sind, wie beispielsweise mit solchen Niedrigspannung-Transistortechnologien (Low-voltage-Transistortechnologien) ohne große technologische oder schaltungstechnische Zusatzaufwendungen die benötigten Hochfrequenz-Ausgangsleistungen erzeugt werden können oder wie die verschiedenen Schaltungsteile stromeffizient versorgt und direkt an die Versorgungsspannung, beispielsweise an die Batterie, gelegt werden können. Herkömmliche Silizium-Technologien bieten für Transistoren mit einer Gate-Länge im Sub-Mikrometerbereich üblicherweise nicht die erforderliche Transistor-Spannungsfestigkeit, um mit herkömmlichen Schaltungstechniken, wie der Benutzung einfacher Kaskodenschaltkreise, von Transistor-Paaren oder auch von gestapelten, Hochfrequenz-entkoppelten Transistoren Leistungsverstärker für Mobilfunkanwendungen zu realisieren.
In diesem Zusammenhang ist ein begrenzender Faktor – zusätzlich zu dem (Gate-Drain)-Oxiddurchbruch – der Durchbruch von pn-Übergängen in den Schaltkreisen. Die Durchbruchspannung des Drain-seitigen pn-Übergangs des „obersten” Transistors einer gestapelten Transistoranordnung begrenzt die maximale Anzahl der gestapelten Transistoren und somit die maximale zulässige Versorgungsspannung sowie die erreichbare Ausgangsleistung.
Gemäß unterschiedlichen Ausführungsbeispielen werden Realisierungen von spannungsfesten Transistoranordnungen mit Transistoren niedrigerer Durchbruchspannungsfestigkeit bereitgestellt, die mit niedrigem oder sogar keinem technologischen und niedrigem schaltungstechnischen Zusatzaufwand auskommt und beispielsweise insbesondere für moderne skalierte CMOS(komplementäre Metalloxid-Halbleiter, Complementary Metal Oxide Semiconductor)-Technologien, BiCMOS-Technologien und SiGe-Technologien einsetzbar ist.
Gemäß einem Ausführungsbeispiel der Erfindung wird ein elektronischer Kaskodenschaltkreis bereitgestellt, der einen ersten Transistor und einen zweiten Transistor aufweist sowie einen Kondensator, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt ist, und wobei ein zweiter Anschluss des Kondensators gekoppelt ist mit einem elektrischen Potential, welches abhängig ist von einem Hochfrequenz-Eingangssignal des elektronischen Kaskodenschaltkreises.
In einer Ausgestaltung dieses Ausführungsbeispiels sind/ist der erste Transistor und/oder der zweite Transistor als Feldeffekttransistor oder als Bipolartransistor ausgestaltet.
Weiterhin können/kann der erste Transistor und/oder der zweite Transistor als MOS-Feldeffekttransistor ausgestaltet sein, beispielsweise als ein CMOS-Feldeffekttransistor, als ein MIS-Feldeffekttransistor, oder als irgendein anderer geeigneter Feldeffekttransistor.
Es ist anzumerken, dass, obwohl die im Folgenden beschriebenen Ausführungsbeispiele in Planar-Technologie beschrieben sind, die einzelnen Komponenten auch in einer anderen Technologie, beispielsweise als Vertikaltransistoren oder als Finnen-Transistoren, beispielsweise als Finnen-Feldeffekttransistoren, realisiert sein können.
In einer anderen Ausgestaltung weist der Kaskodenschaltkreis ein Substrat auf, eine erste Wanne, dotiert mit Dotierungsstoffen eines ersten Leitfähigkeitstyps, in dem Substrat, sowie eine zweite Wanne, dotiert mit Dotierungsstoffen eines zweiten Leitfähigkeitstyps, welcher anders ist als der erste Leitfähigkeitstyp, wobei die zweite Wanne in der ersten Wanne angeordnet ist. Der erste Transistor und der zweite Transistor sind in der zweiten Wanne angeordnet.
Gemäß einer anderen Ausgestaltung ist der zweite Anschluss des Kondensators mit dem Wannenpotential der zweiten Wanne gekoppelt.
Weiterhin kann der erste Leitfähigkeitstyp ein n-Leitfähigkeitstyp sein und der zweite Leitfähigkeitstyp kann ein p-Leitfähigkeitstyp sein. In diesem Fall können der erste Transistor und der zweite Transistor n-Kanal-Feldeffekttransistoren sein.
Gemäß einer anderen Ausgestaltung ist der erste Leitfähigkeitstyp ein p-Leitfähigkeitstyp und der zweite Leitfähigkeitstyp ist ein n-Leitfähigkeitstyp. In diesem Fall können der erste Transistor und der zweite Transistor p-Kanal-Feldeffekttransistoren sein.
Gemäß einer anderen Ausgestaltung weist der elektronische Kaskodenschaltkreis einen zusätzlichen Kondensator, im Folgenden auch bezeichnet als Abstimm-Kondensator, auf, wobei ein erster Anschluss des zusätzlichen Kondensators mit dem Steuer-Anschluss des ersten Transistors gekoppelt ist, und wobei ein zweiter Anschluss des zusätzlichen Kondensators gekoppelt ist mit einem elektrischen Bezugspotential, beispielsweise mit dem Massepotential.
Gemäß einer anderen Ausgestaltung des elektronischen Kaskodenschaltkreises weist dieser eine Versorgungspotentialanschluss zum Anlegen eines Versorgungspotentials (beispielsweise V_DD) auf, wobei der Versorgungspotentialanschluss mit der ersten Wanne elektrisch gekoppelt ist, und beispielsweise in der ersten Wanne angeordnet ist.
In einem anderen Ausführungsbeispiel wird eine elektronische Kaskodenschaltkreis-Anordnung bereitgestellt, welche einen ersten Kaskodenschaltkreis und einen zweiten Schaltkreis aufweist, der mit einem Eingangsanschluss des ersten Kaskodenschaltkreises gekoppelt ist. Der erste Kaskodenschaltkreis kann eine Struktur aufweisen, wie sie oben beschrieben worden ist.
Der zweite Schaltkreis kann eingerichtet sein zum Empfangen des Hochfrequenz-Eingangssignals. Weiterhin kann das von dem zweiten Schaltkreis bearbeitete oder bereitgestellte Hochfrequenz-Eingangssignal an dem Eingangsanschluss des ersten Kaskodenschaltkreises bereitgestellt werden.
Gemäß einer anderen Ausgestaltung kann der zweite Schaltkreis mindestens einen Transistor aufweisen, wobei ein Steuer-Anschluss des mindestens einen Transistors gekoppelt ist mit dem Hochfrequenz-Eingangssignal.
Der zweite Schaltkreis kann ein zweiter Kaskodenschaltkreis sein.
Der zweite Kaskodenschaltkreis kann einen ersten Transistor sowie einen zweiten Transistor aufweisen und einen Kondensator, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt sein kann, und wobei ein zweiter Anschluss des Kondensators gekoppelt sein kann mit einem elektrischen Bezugspotential, beispielsweise mit dem Massepotential.
Weiterhin kann der Steuer-Anschluss des ersten Transistors des zweiten Kaskodenschaltkreises mit dem Hochfrequenz-Eingangssignal gekoppelt sein.
Gemäß einer anderen Ausgestaltung können/kann der erste Transistor des zweiten Kaskodenschaltkreises und/oder der zweite Transistor des zweiten Kaskodenschaltkreises als Feldeffekttransistor oder als Bipolartransistor ausgestaltet sein.
Gemäß noch einer anderen Ausgestaltung dieses Ausführungsbeispiels können/kann der erste Transistor des zweiten Kaskodenschaltkreises und/oder der zweite Transistor des zweiten Kaskodenschaltkreises als MOS-Feldeffekttransistor ausgestaltet sein, beispielsweise als CMOS-Feldeffekttransistor oder als MIS-Feldeffekttransistor.
Wie oben beschrieben kann der erste Kaskodenschaltkreis ausgestaltet sein gemäß dem oben beschriebenen Ausführungsbeispiel mit optional einer oder mehreren Ausgestaltungen, wie sie oben beschrieben worden sind.
Für den Fall, dass eine erste Wanne und eine zweite Wanne vorgesehen sind, und der erste Transistor und der zweite Transistor des ersten Kaskodenschaltkreises in der zweiten Wanne angeordnet sind, kann es vorgesehen sein, dass der zweite Schaltkreis außerhalb der ersten Wanne und außerhalb der zweiten Wanne angeordnet ist.
In verschiedenen Ausführungsformen können sowohl der elektronische Kaskodenschaltkreis als auch die elektronische Kaskodenschaltkreis-Anordnung in einer beliebigen Schaltkreisstruktur verwendet werden und somit unterschiedliche Arten von Hochfrequenz-Schaltkreisen bilden, so kann beispielsweise die elektronische Kaskodenschaltkreis-Anordnung eingerichtet sein als eine Schaltkreis-Anordnung eines Typs, ausgewählt aus einer Gruppe von Typen, bestehend aus:

• Hochfrequenz-Leistungsverstärkerschaltkreis;
• Niedrig-Rauschen-Verstärkerschaltkreis (Low Noise Amplifier-Schaltkreis, LNA);
• Spannungs-gesteuerter Oszillator-Schaltkreis (Voltage Controlled Oscillator-Schaltkreis, VCO);
• Gleichspannungs-Wandlerschaltkreis (DC-Wandlerschaltkreis).

Gemäß einem anderen Ausführungsbeispiel der Erfindung wird ein elektronischer Schaltkreis bereitgestellt, der einen ersten Transistor aufweist sowie einen mit dem ersten Transistor in Serie gekoppelten zweiten Transistor, und einen Kondensator, wobei ein erster Anschluss des Kondensators mit dem Steuer-Anschluss des zweiten Transistors gekoppelt ist, und wobei ein zweiter Anschluss des Kondensators gekoppelt ist mit einem elektrischen Potential, welches abhängig ist von einem Hochfrequenz-Eingangssignal des elektronischen Schaltkreises.
Gemäß einer Ausgestaltung sind/ist der erste Transistor und/oder der zweite Transistor als Feldeffekttransistoren) oder als Bipolartransistor(en) ausgestaltet.
Ferner können/kann der erste Transistor und/oder zweite Transistor als MOS-Feldeffekttransistor(en), alternativ als MIS-Feldeffekttransistor(en) ausgestaltet sein.
Gemäß noch einer anderen Ausgestaltung weist der elektronische Schaltkreis zusätzlich ein Substrat auf sowie eine erste Wanne, dotiert mit Dotierungsstoffen eines ersten Leitfähigkeitstyps, in dem Substrat, und eine zweite Wanne, dotiert mit Dotierungsstoffen eines zweiten Leitfähigkeitstyps, welcher anders ist als der erste Leitfähigkeitstyp, wobei die zweite Wanne in der ersten Wanne angeordnet ist. Der erste Transistor und der zweite Transistor sind in der zweiten Wanne angeordnet.
Ferner kann der zweite Anschluss des Kondensators mit dem Wannenpotential der zweiten Wanne gekoppelt sein.
Gemäß einer anderen Ausgestaltung kann der erste Leitfähigkeitstyp ein n-Leitfähigkeitstyp sein und der zweite Leitfähigkeitstyp kann ein p-Leitfähigkeitstyp sein. In dieser Ausgestaltung können der erste Transistor und der zweite Transistor n-Kanal-Feldeffekttransistoren sein.
Gemäß einer anderen Ausgestaltung kann der erste Leitfähigkeitstyp ein p-Leitfähigkeitstyp sein und der zweite Leitfähigkeitstyp kann ein n-Leitfähigkeitstyp sein. Gemäß dieser Ausgestaltung können der erste Transistor und der zweite Transistor p-Kanal-Feldeffekttransistoren sein.
Zusätzlich kann in dem elektronischen Schaltkreis ein zusätzlicher Kondensator vorgesehen sein, wobei ein erster Anschluss des zusätzlichen Kondensators mit einem Steuer-Anschluss des ersten Transistors gekoppelt ist, und wobei ein zweiter Anschluss des zusätzlichen Kondensators gekoppelt ist mit einem elektrischen Bezugspotential, beispielsweise mit dem Massepotential.
Gemäß einer anderen Ausgestaltung weist der elektronische Schaltkreis einen Versorgungspotentialanschluss auf zum Anlegen eines Versorgungspotentials, wobei der Versorgungspotentialanschluss mit der ersten Wanne elektrisch gekoppelt ist, und beispielsweise in der ersten Wanne angeordnet ist.
Gemäß einem anderen Ausführungsbeispiel wird eine elektronische Schaltkreis-Anordnung bereitgestellt mit einem ersten Schaltkreis und einem zweiten Schaltkreis, der mit einem Eingangsanschluss des ersten Schaltkreises gekoppelt ist. Der erste Schaltkreis kann eine Struktur aufweisen, wie oben beschrieben, optional gemäß einer oder mehreren der oben beschriebenen Ausgestaltungen.
Weiterhin kann der zweite Schaltkreis eingerichtet sein zum Empfangen des Hochfrequenz-Eingangssignals. Das Hochfrequenz-Eingangssignal oder das bearbeitete Hochfrequenz-Eingangssignal kann von dem zweiten Schaltkreis dem ersten Schaltkreis an dessen Eingangsanschluss bereitgestellt werden.
Der zweite Schaltkreis kann mindestens einen Transistor aufweisen, wobei ein Steuer-Anschluss des mindestens einen Transistors gekoppelt ist mit dem Hochfrequenz-Eingangssignal.
Weiterhin kann der zweite Schaltkreis aufweisen einen ersten Transistor, einen mit dem ersten Transistor in Serie gekoppelten zweiten Transistor sowie einen Kondensator, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt ist, und wobei ein zweiter Anschluss des Kondensators gekoppelt ist mit einem elektrischen Bezugspotential.
Der Steuer-Anschluss des ersten Transistors des zweiten Schaltkreises kann mit dem Hochfrequenz-Eingangssignal gekoppelt sein.
Ferner können/kann der erste Transistor des zweiten Schaltkreises und/oder der zweite Transistor des zweiten Schaltkreises als Feldeffekttransistor(en) oder als Bipolartransistor(en) ausgestaltet sein.
Gemäß einer anderen Ausgestaltung dieses Ausführungsbeispiels können/kann der erste Transistor des zweiten Schaltkreises und/oder der zweite Transistor des zweiten Schaltkreises als MOS-Feldeffekttransistor(en), alternativ als MIS-Feldeffekttransistor(en) ausgestaltet sein.
Für den Fall, dass der erste Schaltkreis eine erste Wanne sowie eine zweite Wanne aufweist und der erste Transistor des ersten Schaltkreises und der zweite Transistor des ersten Schaltkreises in der zweiten Wanne angeordnet sind, kann es vorgesehen sein, dass der zweite Schaltkreis außerhalb der ersten Wanne und außerhalb der zweiten Wanne angeordnet ist.
Gemäß noch einem anderen Ausführungsbeispiel wird ein Verfahren zum Herstellen eines elektronischen Kaskodenschaltkreises bereitgestellt, bei dem ein erster Transistor gebildet wird und bei dem ein zweiter Transistor gebildet wird. Ferner wird ein Kondensator gebildet, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt wird und wobei ein zweiter Anschluss des Kondensators gekoppelt wird mit einem elektrischen Potential, welches abhängig ist von einem Hochfrequenz-Eingangssignal des elektronischen Kaskodenschaltkreises.
Gemäß einem anderen Ausführungsbeispiel wird ein Verfahren zum Herstellen einer elektronischen Kaskodenschaltkreis-Anordnung bereitgestellt, wobei ein erster Kaskodenschaltkreis und ein zweiter Kaskodenschaltkreis gebildet werden. Das Bilden des ersten Kaskodenschaltkreises weist auf ein Bilden eines ersten Transistors und ein Bilden eines zweiten Transistors. Ferner wird zum Bilden des ersten Kaskodenschaltkreises ein Kondensator gebildet, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt wird, und wobei ein zweiter Anschluss des Kondensators gekoppelt wird mit einem elektrischen Potential, welches abhängig ist von einem Hochfrequenz-Eingangssignal des elektronischen Kaskodenschaltkreises. Ferner wird der zweite Schaltkreis derart gebildet, dass er mit einem Eingangsanschluss des ersten Kaskodenschaltkreises gekoppelt wird.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
Im Rahmen dieser Beschreibung werden für gleiche oder ähnliche Elemente, soweit zweckmäßig, gleiche Bezugszeichen verwendet. Die Figuren sind nicht notwendigerweise maßstabsgetreu, stattdessen wurde Wert auf das Erläutern der den Ausführungsbeispielen zu Grunde liegenden Prinzipien gelegt.
Es zeigen
1 einen Schaltkreis gemäß einem Ausführungsbeispiel;
2 eine Schaltkreis-Anordnung gemäß einem Ausführungsbeispiel;
3 eine Querschnittansicht einer Kaskodenschaltkreis-Anordnung gemäß einem Ausführungsbeispiel;
4 eine Kaskodenschaltkreis-Anordnung gemäß einem Ausführungsbeispiel;
5 ein Diagramm, in dem ein prinzipieller Verlauf der Drain-Potentiale der Transistoren der Schaltkreis-Anordnung gemäß 4 dargestellt ist;
6 eine Schaltkreis-Anordnung gemäß einem Ausführungsbeispiel;
7 eine Schaltkreis-Anordnung gemäß einem anderen Ausführungsbeispiel;
8 eine Schaltkreis-Anordnung gemäß einem anderen Ausführungsbeispiel;
9 eine Schaltkreis-Anordnung gemäß einem anderen Ausführungsbeispiel;
10 ein Ablaufdiagramm, in dem ein Verfahren zum Herstellen einer Schaltkreis-Anordnung gemäß einem Ausführungsbeispiel dargestellt ist; und
11 ein Ablaufdiagramm, in dem ein Verfahren zum Herstellen einer Schaltkreis-Anordnung gemäß einem Ausführungsbeispiel dargestellt ist.
Im Rahmen dieser Beschreibung werden die Begriffe ”verbunden”, ”angeschlossen” sowie ”gekoppelt” verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
1 zeigt einen elektronischen Schaltkreis 100, beispielsweise einen elektronischen Kaskodenschaltkreis 100, gemäß einem Ausführungsbeispiel.
Der elektronische Schaltkreis 100 weist auf einen ersten Transistor 102, beispielsweise einen ersten MOS-Feldeffekttransistor 102, einen zweiten Transistor 104, beispielsweise einen zweiten MOS-Feldeffekttransistor 104, sowie einen Kondensator 106, im Folgenden auch bezeichnet als Abblock-Kondensator 106, auf. Ein erster Anschluss 108 des Kondensators 106 ist mit einem Steuer-Anschluss 110 des zweiten Transistors 104 gekoppelt, beispielsweise mit dem Gate-Anschluss 110 des zweiten MOS-Feldeffekttransistors 104, und ein zweiter Anschluss 112 des Kondensators 106 ist mit einem elektrischen Potential 114 gekoppelt, welches abhängig ist von einem Hochfrequenz-Eingangssignal des elektronischen Schaltkreises 100, beispielsweise des elektronischen Kaskodenschaltkreises 100. Der elektronische Schaltkreis 100 weist ferner einen Eingangsanschluss 116 sowie einen Ausgangsanschluss 118 auf, wobei dem Eingangsanschluss 116 ein von dem Hochfrequenz-Eingangssignal des elektronischen Kaskodenschaltkreises abhängiges Signal zuführbar ist. In einem Ausführungsbeispiel ist der zweite Anschluss 112 des Kondensators 106 mit dem Eingangsanschluss 116 des elektronischen Schaltkreises 100 gekoppelt, so dass diese beiden Anschlüsse beziehungsweise Knoten auf demselben elektrischen Potential liegen.
Ein erster gesteuerter Anschluss 120, beispielsweise der Source-Anschluss 120 des ersten Transistors 102, beispielsweise des ersten MOS-Feldeffekttransistors 102, ist mit dem Eingangsanschluss 116 gekoppelt und ein zweiter gesteuerter Anschluss 122, beispielsweise der Drain-Anschluss des ersten Transistors 102, beispielsweise des ersten MOS-Feldeffekttransistors 102, ist mit einem ersten gesteuerten Anschluss 124 des zweiten Transistors 104, beispielsweise mit dem Source-Anschluss 124 des zweiten MOS- Feldeffekttransistors 104 gekoppelt und ein zweiter gesteuerter Anschluss 126 des zweiten Transistors 104, somit beispielsweise der Drain-Anschluss 126 des zweiten MOS-Feldeffekttransistors 104, ist mit dem Ausgangsanschluss 118 des elektronischen Schaltkreises 100 gekoppelt.
Weiterhin weist der erste Transistor 102 einen Steuer-Anschluss 128, beispielsweise einen Gate-Anschluss 128 in dem Fall, dass der erste Transistor 102 ein MOS-Feldeffekttransistor ist, auf.
2 zeigt eine elektronische Schaltkreis-Anordnung 200, beispielsweise eine elektronische Kaskodenschaltkreis-Anordnung 200, gemäß einem Ausführungsbeispiel. Die Schaltkreis-Anordnung weist einen ersten Kaskodenschaltkreis auf wie er beispielsweise in 1 dargestellt ist als Kaskodenschaltkreis 100, sowie einen zweiten Schaltkreis 202.
Verschiedene Ausgestaltungen des zweiten Schaltkreises 202 werden im Folgenden näher erläutert.
Allgemein wird in den zweiten Schaltkreis ein Hochfrequenz-Eingangssignal 204 eingekoppelt, dort verarbeitet, beispielsweise, wie im Folgenden näher erläutert wird, an einen Steuer-Anschluss eines Transistors angelegt, und ein Ausgangssignal des zweiten Schaltkreises 202 wird an einem Ausgangsanschluss 206 des zweiten Schaltkreises 202, welcher mit dem Eingangsanschluss 116 des ersten Schaltkreises 100 gekoppelt ist, bereitgestellt.
Auch wenn in den folgenden Ausführungsbeispielen MOS-Feldeffekttransistoren eingesetzt werden, so ist darauf hinzuweisen, dass in alternativen Ausführungsbeispielen die Transistoren auch Bipolartransistoren (in diesem Fall sind in den Schaltkreisen jeweils zu ersetzen: ein Source-Anschluss eines Feldeffekttransistors mit einem Emitter-Anschluss eines Bipolartransistors, ein Drain-Anschluss eines Feldeffekttransistors mit einem Kollektor-Anschluss eines Bipolartransistors, sowie ein Gate-Anschluss eines Feldeffekttransistors mit einem Basis-Anschluss eines Bipolartransistors) werden können oder andere Arten von Feldeffekttransistoren, beispielsweise MIS-Feldeffekttransistoren.
3 zeigt eine Schaltkreis-Anordnung 300, beispielsweise eine Kaskodenschaltkreis-Anordnung 300 gemäß einem Ausführungsbeispiel.
Es wurde erkannt, dass die maximal auftretende Ausgangsspannung eines elektronischen Schaltkreises mit gestapelten Transistoren geeignet sowohl über die einzelnen pn-Übergänge als auch über die einzelnen Gate-Strecken der Transistoranordnung, allgemein der Schaltkreis-Anordnung, verteilt werden sollten, um mehr als zwei Transistoren gestapelt in der Schaltkreis-Anordnung 300 anordnen zu können.
In der in 3 dargestellten Querschnittansicht der Schaltkreis-Anordnung 300 ist dargestellt, dass die Schaltkreis-Anordnung 300 ein Substrat 302, beispielsweise ein p-Substrat, das heißt anders ausgedrückt, ein mit p-Leitfähigkeitstyp-Dotierstoffen dotiertes Halbleitersubstrat aufweist, beispielsweise ein Substrat aus Silizium.
Das Substrat 302 kann in einem Ausführungsbeispiel aus einem Halbleitermaterial verschiedener Typen hergestellt sein, beispielsweise aus Silizium, Germanium, Silizium-Germanium, aus einem Gruppe-III-Halbleitermaterial und/oder aus einem Gruppe-V-Halbleitermaterial oder aus einem Verbundhalbleitermaterial, wie im Folgenden noch näher beschrieben wird, oder aus anderen Typen, inklusive Polymeren. In alternativen Ausführungsbeispielen kann eine andere Art von Substrat 302 bereitgestellt sein. Es ist darauf hinzuweisen, dass die verschiedenen Ausführungsformen in einem beliebigen Substrat vorgesehen sein können, soweit beispielsweise der erste Schaltkreis 100 in einer separaten Wanne angeordnet sein kann, anders ausgedrückt, wenn der erste Schaltkreis 100 mit einem Potential beaufschlagt werden kann, welches unterschiedlich ist zu dem Potential und separat zu dem Potential einstellbar ist, auf welchem das Substrat 302 liegt. In einem Ausführungsbeispiel kann das Substrat 302 aus Silizium (dotiert oder undotiert) hergestellt sein, in einem alternativen Ausführungsbeispiel ist das Substrat 302 ein Silizium-Auf-Isolator (Silicon an Insulator, SOI)-Substrat. Alternativ kann jedes andere geeignete Halbleitermaterial für das Substrat 302 verwendet werden, beispielsweise ein Verbundhalbleitermaterial wie beispielsweise Gallium-Arsenid (GaAs), Indium-Phosphid (InP) aber auch jedes beliebige geeignete ternäre Verbundhalbleitermaterial oder quaternäre Verbundhalbleitermaterial wie beispielsweise Iridium-Gallium-Arsenid (InGaAs).
Der elektronische Schaltkreis 300 weist eine Implementierung des ersten Schaltkreises 100 sowie eine Implementierung des zweiten Schaltkreises 200 auf.
Wie in 3 dargestellt ist, ist für den ersten Schaltkreis 100 eine erste Wanne 304, beispielsweise eine n-Wanne (für den Fall, dass das Substrat 302 p-dotiert ist), auf. Innerhalb der ersten Wanne 304 ist eine zweite Wanne 306 implantiert, wobei die zweite Wanne mit Dotierstoffen eines Leitfähigkeitstyps dotiert ist, der entgegengesetzt ist zu dem Leitfähigkeitstyp der Dotierstoffe, die zur Dotierung der ersten Wanne 304 verwendet wurden. In dem Fall, dass die erste Wanne 304 eine n-Wanne ist, anders ausgedrückt eine n-dotierte Wanne, ist somit die zweite Wanne 306 eine p-Wanne, anders ausgedrückt eine p-dotierte Wanne. In der zweiten Wanne 306 sind ein erster n-Kanal-MOS-Feldeffekttransistor 308 angeordnet und ein mit diesem in Reihe geschalteter zweiter n-Kanal-MOS-Feldeffekttransistor 310.
Der erste n-Kanal-MOS-Feldeffekttransistor 308 weist einen ersten Source/Drain-Bereich 342, beispielsweise einen Source-Bereich 342 auf, sowie einen zweiten Source/Drain-Bereich 312, beispielsweise einen Drain-Bereich 312, sowie eine Gate-Isolationsschicht 314, angeordnet auf oder über einem Body-Bereich 316, welcher zwischen dem ersten Source/Drain-Bereich 342 und dem zweiten Source/Drain-Bereich 312 angeordnet ist, und in welchem bei Anlegen eines entsprechenden Potentials an die Source/Drain-Bereiche 342, 312 sowie an einen im Folgenden beschriebenen Gate-Bereich 382 sich ein Kanal ausbildet zwischen dem ersten Source/Drain-Bereich 342 und dem zweiten Source/Drain-Bereich 312. Auf oder über der Gate-Isolationsschicht 314 ist der Gate-Bereich 382, beispielsweise aus Polysilizium, vorgesehen.
Der zweite n-Kanal-MOS-Feldeffekttransistor 310 weist einen ersten Source/Drain-Bereich 318 auf, beispielsweise den Source-Bereich 318, sowie einen zweiten Source/Drain-Bereich 320, beispielsweise den Drain-Bereich 320, sowie eine Gate-Isolationsschicht 322, angeordnet auf oder über dem Body-Bereich 324 des zweiten n-Kanal-MOS-Feldeffekttransistors 310, und einen Gate-Bereich 326 auf oder über der Gate-Isolationsschicht 322.
Der Drain-Bereich 312 des ersten n-Kanal-MOS-Feldeffekttransistors 308 ist mit dem Source-Anschluss 318 des zweiten n-Kanal-MOS-Feldeffekttransistors 310 gekoppelt, so dass die beiden n-Kanal-MOS-Feldeffekttransistoren 308, 310 in Serie miteinander gekoppelt sind.
Der Drain-Anschluss 320 des zweiten n-Kanal-MOS-Feldeffekttransistors 310 ist ferner direkt, alternativ mittels eines Ausgangs-Kondensators 328 mit dem Ausgangsanschluss 118 gekoppelt. Ferner ist ein Versorgungspotentialanschluss 330 vorgesehen, an dem ein Betriebspotential V_DD angelegt wird. Der Versorgungspotentialanschluss 330 ist einerseits mit einem separaten Diffusionsbereich 332 des ersten Leitfähigkeitstyps, beispielsweise n⁺-dotiert, angeordnet in der ersten Wanne 304, gekoppelt, und andererseits mittels einer Induktivität 334 mit dem Drain-Bereich 320 des zweiten n-Kanal-MOS-Feldeffekttransistors 310 sowie mit einem ersten Anschluss des Ausgangskondensators 328, dessen zweiter Anschluss mit dem Ausgangsanschluss 118 des elektronischen Schaltkreises 100 gekoppelt ist.
In einer alternativen Ausführungsform kann es vorgesehen sein, dass der separate Diffusionsbereich 332 mit dem Eingangsanschluss 116 gekoppelt ist, so dass die erste Wanne 304 und die zweite Wanne 306 auf demselben elektrischen Potential liegen.
Weiterhin ist der Gate-Bereich 382 des ersten n-Kanal-MOS-Feldeffekttransistors 308 mit einem ersten Anschluss eines Abstimm-Kondensators 336 mit einer Kapazität C_Abstimm gekoppelt, dessen zweiter Anschluss mit einem Bezugspotential, beispielsweise mit dem Massepotential 338, gekoppelt ist.
Der Abstimm-Kondensator 336 weist in einem Ausführungsbeispiel eine Kapazität C_Abstimm von ungefähr 1 pF auf.
In einem Ausführungsbeispiel wird die Kapazität C_Abstimm des Abstimm-Kondensators 336 dimensioniert gemäß folgender Vorschrift:
wobei mit

• C_GS1 die Kapazität zwischen dem Gate-Bereich 382 des ersten n-Kanal-MOS-Feldeffekttransistors 308 und dem Source-Bereich 312 des ersten n-Kanal-MOS-Feldeffekttransistors 308;
• g_m eine Transkonduktanz des ersten n-Kanal-MOS-Feldeffekttransistors 308;
• R_L ein Widerstandswert eines Last-Schaltkreises, welcher an den Ausgangsanschluss 118 des elektronischen Schaltkreises 100 angeschlossen wird;

Anschaulich bestimmt die Kapazität C_Abstimm des Abstimm-Kondensators 336 gemeinsam mit der Gate-Source-Kapazität C_GS1 des ersten n-Kanal-MOS-Feldeffekttransistors 308 die Spannungsschwingung an den Gate-Bereichen 382, 326 des ersten n-Kanal-MOS-Feldeffekttransistors 308 und des zweiten n-Kanal-MOS-Feldeffekttransistors 310 sowie an dem p-Wannen-Knoten bzw. dem Source-Bereich 342 des ersten n-Kanal-MOS-Feldeffekttransistors 308.
Bei einer Dimensionierung der Kapazität C_Abstimm des Abstimm-Kondensators 336 werden die maximale Gate-Drain-Spannung des zweiten n-Kanal-MOS-Feldeffekttransistors 310 und die Spannungen an den pn-Übergängen unterhalb ihrer jeweiligen Durchbruchspannungen gehalten, obwohl die Versorgungsspannung V_DD und die maximale Ausgangsspannung des ersten Schaltkreises 100 die für einen einzelnen n-Kanal-MOS-Feldeffekttransistor maximal vorgesehenen Werte übersteigen.
In einem Beispiel kann der Wert für g_m 48 mS, der Wert für C_GS1 kann 3 pF und der Wert für R_L/2 kann 89 Ω betragen, so dass für diesen Fall der Wert der Kapazität C_Abstimm des Abstimm-Kondensators 336 bei 0,9 pF liegen kann.
Es ist in diesem Zusammenhang darauf hinzuweisen, dass die oben beispielhaft dargestellten Werte stark variieren können abhängig unter anderem von der jeweils verwendeten Technologie, der Art der Transistoren, beispielsweise der Gate-Weite (in dem Fall, dass Feldeffekttransitoren verwendet werden), der Anwendung, des Schaltkreistyps, etc.
Weiterhin ist gemäß dieser Implementierung der Gate-Bereich 326 des zweiten n-Kanal-MOS-Feldeffekttransistors 310 über einen ersten Abblock-Kondensator 340 rückgekoppelt an den Eingangsanschluss 116 des ersten Kaskodenschaltkreises 100 und an den Source-Bereich 342 des ersten n-Kanal-MOS-Feldeffekttransistors 308. Anders ausgedrückt bedeutet dies, dass der Gate-Bereich 326 des zweiten n-Kanal-MOS-Feldeffekttransistors 310 mit einem ersten Anschluss des ersten Abblock-Kondensators 340 verbunden ist, dessen zweiter Anschluss mit dem Source-Bereich 342 des ersten n-Kanal-MOS-Feldeffekttransistors 308 gekoppelt ist. Weiterhin ist der zweite Anschluss des ersten Abblock-Kondensators 340 und damit der Source-Bereich 342 des ersten n-Kanal-MOS-Feldeffekttransistors 308 mit einem in der zweiten Wanne 306 angeordneten hoch dotierten Diffusionsbereich 344 gekoppelt, wobei der hoch dotierte Diffusionsbereich 344 mit Dotierstoffen dotiert ist eines Leitfähigkeitstyps, welcher entgegengesetzt ist zu dem Leitfähigkeitstyps der Diffusionsbereiche der in der zweiten Wanne 306 angeordneten Feldeffekttransistoren. In diesem Beispiel ist der hoch dotierte Diffusionsbereich 344 ein p⁺-dotierter Diffusionsbereich.
In einem Ausführungsbeispiel sind die hoch dotierten Diffusionsbereiche, beispielsweise die Source/Drain-Bereiche 342, 312, 318, 320 der n-Kanal-MOS-Feldeffekttransistoren 308, 310 hoch n-dotiert (n⁺-dotiert), beispielsweise mit einer Dotierstoffkonzentration in einem Bereich von 10¹⁹ cm^–3 bis ungefähr 10²¹ cm^–3, beispielsweise ungefähr 10²⁰ cm^–3.
Der hoch dotierte Diffusionsbereich 344 kann dotiert sein mit einer Dotierstoffkonzentration in einem Bereich von ungefähr 10¹⁹ cm^–3 bis ungefähr 10²¹ cm^–3 beispielsweise ungefähr 10²⁰ cm^–3.
Anschaulich ist gemäß diesem Ausführungsbeispiel somit der zweite Anschluss des ersten Abblock-Kondensators 340 nicht, wie herkömmlicher Weise, mit dem Massepotential gekoppelt, sondern mit einem von dem Eingangssignal abhängigen elektrischen Potential, beispielsweise mit dem elektrischen Potential, welches an dem Eingangsanschluss 116 des ersten Kaskodenschaltkreises 100 anliegt, womit anschaulich das Gate-Potential, welches an dem Gate-Bereich 326 des zweiten n-Kanal-MOS-Feldeffekttransistors 310 anliegt, mit dem Ausgangspotential der Schaltkreis-Anordnung 300, wie es im Folgenden noch näher erläutert wird, „mitschwingt”.
Der Eingangsanschluss 116 des ersten Kaskodenschaltkreises 100 ist mit einem Ausgangsanschluss 346 des zweiten Schaltkreises 200 gekoppelt, welcher in diesem Beispiel als ein zweiter Kaskodenschaltkreis 200 implementiert ist.
Der zweite Kaskodenschaltkreis 200 weist einen dritten n-Kanal-MOS-Feldeffekttransistor 348 und einen vierten n-Kanal-MOS-Feldeffekttransistor 350 auf, wobei der dritte n-Kanal-MOS-Feldeffekttransistor 348 und der vierte n-Kanal-MOS-Feldeffekttransistor 350, allgemein die Schaltkreiskomponenten des zweiten Schaltkreises 200, außerhalb der ersten Wanne 304 und außerhalb der zweiten Wanne 306 angeordnet sind.
Der dritte n-Kanal-MOS-Feldeffekttransistor 348 kann aufweisen:

• einen ersten Source/Drain-Bereich 352, beispielsweise einen Source-Bereich 352;
• einen zweiten Source/Drain-Bereich 354, beispielsweise einen Drain-Bereich 354;
• eine Gate-Isolationsschicht 356, angeordnet auf oder über einem Body-Bereich 358, welcher zwischen dem ersten Source/Drain-Bereich 352 und dem zweiten Source/Drain-Bereich 354 angeordnet ist; und
• einen Gate-Bereich 360, angeordnet auf oder über der Gate-Isolationsschicht 356.
Der vierte n-Kanal-MOS-Feldeffekttransistor 350 kann aufweisen:
• einen ersten Source/Drain-Bereich 362, beispielsweise einen Source-Bereich 362;
• einen zweiten Source/Drain-Bereich 364, beispielsweise einen Drain-Bereich 364;
• eine Gate-Isolationsschicht 366, angeordnet auf oder über einem Body-Bereich 368, welcher zwischen dem ersten Source/Drain-Bereich 362 und dem zweiten Source/Drain-Bereich 364 angeordnet ist; und
• einen Gate-Bereich 370, angeordnet auf oder über der Gate-Isolationsschicht 366.

Der erste Source/Drain-Bereich 352 des dritten n-Kanal-MOS-Feldeffekttransistors 348 ist beispielsweise mit einem vorgegebenen Bezugspotential 372 gekoppelt, beispielsweise mit dem Massepotential 372. Ferner kann der erste Source/Drain-Bereich 352 des dritten n-Kanal-MOS-Feldeffekttransistors 348 mit einem weiteren hoch dotierten Diffusionsbereich 374, dotiert gemäß einem Leitfähigkeitstyp, welcher entgegengesetzt ist zu dem Leitfähigkeitstyp des ersten Source/Drain-Bereich 352 des dritten n-Kanal-MOS-Feldeffekttransistors 348, gekoppelt sein.
Weiterhin ist der zweite Source/Drain-Bereich 354 des dritten n-Kanal-MOS-Feldeffekttransistors 348 mit dem ersten Source/Drain-Bereich 362 des vierten n-Kanal-MOS-Feldeffekttransistors 350 gekoppelt, anders ausgedrückt, die beiden n-Kanal-MOS-Feldeffekttransistoren 348, 350 des zweiten Kaskodenschaltkreises sind miteinander in Serie gekoppelt.
Ferner ist der Gate-Bereich 360 des dritten n-Kanal-MOS-Feldeffekttransistors 348 mit einem Gate-Anschluss und darüber mit einem Eingangssignal-Anschluss 376, an welchen ein Hochfrequenz-Eingangssignal V_in 378 anzulegen ist, gekoppelt.
Weiterhin ist der Gate-Bereich 370 des vierten n-Kanal-MOS-Feldeffekttransistors 350 über einen zweiten Abblock-Kondensator 380 der Kapazität C_block mit dem vorgegebenen Bezugspotential 372 gekoppelt, anders ausgedrückt, ein erster Anschluss des zweiten Abblock-Kondensators 380 ist mit dem Gate-Bereich 370 des vierten n-Kanal-MOS-Feldeffekttransistors 350 gekoppelt und ein zweiter Anschluss des zweiten Abblock-Kondensators 380 ist mit dem Bezugspotential 372 gekoppelt. In einem Ausführungsbeispiel wird der Wert der Kapazität C_block der Abblock-Kondensatoren 340, 380 derart dimensioniert, dass der zweite n-Kanal-MOS-Feldeffekttransistor 310 und der vierte n-Kanal-MOS-Feldeffekttransistor 350 als Kaskodentransistoren arbeiten. Die Gate-Spannungen an den n-Kanal-MOS-Feldeffekttransistoren 310, 350 sollten eine RF-Amplitude aufweisen, die so klein wie möglich gehalten werden sollte bezüglich des Bezugspotentials. In dem Fall des vierten n-Kanal-MOS-Feldeffekttransistors 350 bedeutet dies beispielsweise, dass dessen Gate-Anschluss 370 mittels des zweiten Abblock-Kondensators 380 gegen das Massepotential 372 abgeblockt wird. In dem Fall des zweiten n-Kanal-MOS-Feldeffekttransistors 310 bedeutet dies beispielsweise, dass dessen Gate-Anschluss 326 mittels des ersten Abblock-Kondensators 340 gegen das Source-Potential, das an dem Source-Bereich 342 des ersten n-Kanal-MOS-Feldeffekttransistors 308 anliegt (welches gleich ist dem Wannen-Potential der p-dotierten Wanne 306), abgeblockt wird.
Wie der Darstellung der Schaltkreis-Anordnung 300 in 3 zu entnehmen ist, tritt die größte elektrische Spannung im Betrieb der Schaltkreis-Anordnung 300 an dem Drain-Knoten, anders ausgedrückt an dem Drain-Bereich 320, des zweiten n-Kanal-MOS-Feldeffekttransistors 310 auf.
Gemäß einem Ausführungsbeispiel ist der erste Kaskodenschaltkreis 100, auch bezeichnet als „oberer” Kaskodenschaltkreis, innerhalb einer „Wanne-in-Wanne”-Struktur (in diesem Ausführungsbeispiel beispielsweise eine p-dotierte Wanne 306 innerhalb einer n-dotierten Wanne 304) realisiert.
In einem Ausführungsbeispiel wird durch die oben beschriebene Rückkoppelung des Gate-Bereichs 382 des ersten n-Kanal-MOS-Feldeffekttransistors 308, allgemein durch die Kopplung des Steuer-Anschlusses des ersten Transistors mittels eines Abstimm-Kondensators mit einem elektrischen Bezugspotential dafür gesorgt, dass das Potential beispielsweise der zweiten Wanne 306, beispielsweise der p-Wanne, geeignet mit der Ausgangsspannung V_OUT 384, welche an dem Ausgangsanschluss 118 des ersten Kaskodenschaltkreises 100 bereitgestellt wird, mitschwingt (beispielsweise mittels des Abstimm-Kondensators 340), und es wird ermöglicht, die maximal auftretenden Sperrspannungen an den verschiedenen pn-Übergängen auf die Versorgungsspannung V_DD und die maximalen Spannungen über den Gateoxid-Strecken auf die Hälfte der Versorgungsspannung V_DD/2 einzustellen.
Die Kapazität C_block des ersten Abblock-Kondensators 340 und/oder des zweiten Abblock-Kondensators 380 sollte wesentlich größer sein als die Gate-Source-Kapazität des jeweils abzublockenden Transistors (z. B. 310, 350), beispielsweise um mindestens einen Faktor 10. Die Kapazitäten C_block des ersten Abblock-Kondensators 340 und/oder des zweiten Abblock-Kondensators 380 können unterschiedlich sein, sie können jedoch auch denselben Wert aufweisen.
4 zeigt das zugehörige Ersatzschaltbild 400 des gestapelten Kaskodenschaltkreises 300 aus 3, die in diesem Beispiel aus zwei Kaskodenschaltkreisen 100, 200 besteht oder zwei Kaskodenschaltkreisen 100, 200 aufweist. Wie oben beschrieben bilden der erste Transistor 308, beispielsweise der erste n-Kanal-MOS-Feldeffekttransistor 308, und der zweite Transistor 310, beispielsweise der zweite n-Kanal-MOS-Feldeffekttransistor 310, einen ersten Kaskodenschaltkreis 100, und der dritte Transistor 348, beispielsweise der dritte n-Kanal-MOS-Feldeffekttransistor 348, und der vierte Transistor 350, beispielsweise der vierte n-Kanal-MOS-Feldeffekttransistor 350, bilden einen zweiten Kaskodenschaltkreis 200.
Um die hohe Spannungsbelastung an dem Drain-Knoten, anders ausgedrückt an dem Drain-Bereich 320 des zweiten Transistors 310, beispielsweise des zweiten n-Kanal-MOS-Feldeffekttransistors 310, zu reduzieren, wird die Spannung zwischen der Drain-Diffusion, das heißt dem Drain-Bereich 320 des zweiten n-Kanal-MOS-Feldeffekttransistor 310, der zweiten Wanne 306 (beispielsweise der p-dotierten Wanne 306) und der ersten Wanne (beispielsweise der n-dotierten Wanne 304), aufgeteilt. Die erste Wanne 304 (beispielsweise die n-dotierte Wanne 304) wird gemäß einem Ausführungsbeispiel fest auf das Potential der Versorgungsspannung V_DD gelegt, beispielsweise mittels des hoch dotierten Bereichs 332, welcher in der ersten Wanne 304 angeordnet ist.
Das Potential der p-Wanne, das heißt der zweiten Wanne 308, soll somit den Wert V_DD + V_Diode (V_Diode bezeichnet die Durchbruchspannung der pn-Diode, welche gebildet wird von dem pn-Übergang zwischen der zweiten Wanne 306 und der ersten Wanne 304) nicht überschreiten.
Die an dem Ausgangsanschluss 118 des ersten Kaskodenschaltkreises 100 bereitgestellte Ausgangsspannung V_OUT 382 sollte jedoch auch nicht kleiner werden als das elektrische Potential der zweiten Wanne 306, beispielsweise der p-dotierten Wanne 306. Daher sollte gemäß einem Ausführungsbeispiel das elektrische Potential der p-Wanne 306, also der zweiten Wanne 306, zwischen dem Massepotential, allgemein zwischen einem fest vorgegebenen Bezugspotential, und dem Versorgungspotential V_DD schwingen.
In diesem Fall ist die maximale Spannung, welche über dem Drain-seitigen pn-Übergang des zweiten n-Kanal-MOS-Feldeffekttransistors 310 V_DD (für den Fall, dass gilt V_OUT = 2·V_DD) und die maximale Spannung, welche an dem pn-Übergang zwischen der zweiten Wanne 306 (beispielsweise der p-dotierten Wanne 306) und der ersten Wanne 304 (beispielsweise der n-dotierten Wanne 304) anliegt, ebenfalls V_DD (für den Fall, das gilt V_OUT = 0).
Das Mitschwingen des elektrischen Potentials der zweiten Wanne 306, also beispielsweise der p-dotierten Wanne 306, wird unter Verwendung des Abstimm-Kondensators 336 der Kapazität C_Abstimm realisiert, der mit mindestens einem anderen in dieser Anordnung vorhandenen Kondensator (beispielsweise der Gate-Source-Kapazität des mit dem Abstimm-Kondensator 336 gekoppelten Transistors) einen kapazitiven Spannungsteiler bildet.
Eine starke kapazitive Kopplung des Gate-Bereichs 382 des ersten n-Kanal-MOS-Feldeffekttransistors 308 zu dem Massepotential 338 mittels des Abstimm-Kondensators 336 mit der Kapazität C_Abstimm resultiert in einer geringen Schwingungsamplitude des Gate-Potentials, welches an dem Gate-Bereich 382 des ersten n-Kanal-MOS-Feldeffekttransistors 308 anliegt, da der Abstimm-Kondensator 336 mit der Kapazität C_Abstimm in diesem Fall in dem kapazitiven Spannungsteiler C_Abstimm/C_GS1 (C_GS1 bezeichnet die Gate-Source-Kapazität des ersten n-Kanal-MOS-Feldeffekttransistors 308) die kleinere Impedanz darstellt. Somit wird auch die Schwingungsamplitude des Potentials der zweiten Wanne 306, beispielsweise der p- Wanne 306, reduziert. Eine schwächere Kopplung vergrößert die Schwingungsamplitude.
Die Arbeitspunktspannung des ersten n-Kanal-MOS-Feldeffekttransistors 308, in 4 auch bezeichnet als V_bias3 402, und der Wert der Kapazität C_Abstimm des Abstimm-Kondensators 336 werden gemäß einem Ausführungsbeispiel derart gewählt, dass das Potential der zweiten Wanne 306, also beispielsweise der p-Wanne 306, auch bezeichnet als V_pWanne, welches gleich ist dem Potential des Drain-Bereichs 364 des vierten n-Kanal-MOS-Feldeffekttransistors 350, um eine Spannung V_DD/2 oder beispielsweise auch V_outmax/2 mit einer Amplitude V_DD/2 schwingt.
Die Arbeitspunktspannung V_bias3 402 sollte hochohmig angeschlossen werden an den Steuer-Anschluss des ersten Transistors 308, beispielsweise an den Gate-Bereich 382 des ersten n-Kanal-MOS-Feldeffekttransistors 308, beispielsweise mittels eines großen ohmschen Widerstands, damit die Kapazität C_Abstimm des Abstimm-Kondensators 336 die Funktion des Schaltkreises bestimmt (und nicht etwa die Bias-Schaltung).
Weiterhin ist es gemäß einem Ausführungsbeispiel vorgesehen, auch den Gate-Anschluss 326 des zweiten n-Kanal-MOS-Feldeffekttransistors 310 vorzuspannen mit einer Gate-Vorspannung V_bias4 406, wie auch den Gate-Anschluss 370 des vierten n-Kanal-MOS-Feldeffekttransistors 350 vorzuspannen mit einer Gate-Vorspannung V_bias2 404.
In einer Implementierung können die Gate-Vorspannungen in folgender Weise gewählt werden:

• V_bias2 ungefähr V_outmax/4, wobei mit V_outmax eine maximale Ausgangsspannung des ersten Schaltkreises 100 bezeichnet wird;
• V_outmax/4 < V_bias3 < V_outmax/2; beispielsweise ungefähr 3/8·V_outmax;
• V_bias4 ungefähr V_outmax/2;

Weiterhin kann das Potential der n-Wanne 304 auf ungefähr V_outmax/2 eingestellt werden.
Um eine ordnungsgemäße Funktion der Kaskodenschaltkreise 100, 200 zu gewährleisten, sollten die Gate-Bereiche 370, 326 der Kaskodentransistoren 350, 310 mit einer niederohmigen Impedanz – das heißt beispielsweise einer großen Kapazität – abgeschlossen werden. Dies geschieht mittels der Abblock-Kondensatoren 340, 380. Der Gate-Bereich 370 des vierten Transistors 350, beispielsweise des vierten n-Kanal-MOS-Feldeffekttransistors 350, wird mittels des zweiten Abblock-Kondensators 380 mit der Kapazität C_block an das Bezugspotential, beispielsweise das Massepotential 372 gekoppelt. Der Gate-Bereich 326 des zweiten Transistors 310, beispielsweise des zweiten n-Kanal-MOS-Feldeffekttransistors 310, wird an das Potential der zweiten Wanne 306, beispielsweise der p-dotierten Wanne 306, gekoppelt, so dass der erste Transistor 308 und der zweite Transistor 310 bezogen auf dieses Potential als Kaskodenschaltkreis arbeiten, das Potential an dem Gate-Bereich 326 des zweiten Transistors 310 bezogen auf das Ausgangspotential V_OUT 384, jedoch schwingt.
5 zeigt in einem Spannungs-Diagramm 500 mit einer Spannungs-Achse 502, entlang welcher verschiedene Spannungsverläufe dargestellt sind über einer Zeitachse 504 des Spannungs-Diagramms 500. In dem Spannungs-Diagramm 500 ist der sich für die verschiedenen Spannungen ergebende zeitliche Verlauf der verschiedenen Potentiale bei Sinusaussteuerung, anders ausgedrückt bei Anlegen eines sinusförmigen Hochfrequenz-Eingangssignals, dargestellt. Im Einzelnen ist in einer ersten Kurve 506 der Potentialverlauf des elektrischen Potentials V_D1 an dem Drain-Bereich 364 des dritten Transistors 348, beispielsweise des dritten n-Kanal-MOS-Feldeffekttransistors 348 dargestellt. Ein zweiter Spannungsverlauf 508 beschreibt den Verlauf des elektrischen Potentials V_pWanne bzw. V_D2 in der zweiten Wanne 306, beispielsweise der p-dotierten Wanne 306 und damit an dem Drain-Bereich 364 des vierten Transistors 350, beispielsweise des vierten n-Kanal-MOS-Feldeffekttransistors 350. Eine dritte Kurve 510 beschreibt den Verlauf des elektrischen Potentials V_D3 an dem Drain-Bereich 312 des ersten Transistors 308, beispielsweise des ersten n-Kanal-MOS-Feldeffekttransistors 308, und eine vierte Kurve 512 beschreibt den Verlauf des elektrischen Potentials V_OUT bzw. V_D4 an dem Drain-Bereich 320 des zweiten Transistors 310, beispielsweise des zweiten n-Kanal-MOS-Feldeffekttransistors 310 und damit an dem Ausgangsanschluss 118 des ersten Kaskodenschaltkreises 100.
Dem Potentialverlauf ist zu entnehmen, dass das Potential, welches an dem Drain-Bereich 320 des zweiten Transistors 310 anliegt, zwischen dem Versorgungspotential V_DD und dem Wert des zweifachen Versorgungspotentials (2·V_DD) schwankt, jedoch niemals diesen Wert des zweifachen Versorgungspotentials (2·V_DD) übersteigt und auch nicht das Versorgungspotential V_DD unterschreitet. Dies ist der zuvor beschriebene gewünschte Verlauf des Potentials an dem Drain-Bereich 320 des zweiten Transistors 310, beispielsweise des zweiten n-Kanal-MOS-Feldeffekttransistors 310.
Durch den Einsatz von Isolationswannen, wie sie oben beschrieben worden sind, beispielsweise der ersten Wanne 304 oder der zweiten Wanne 306, oder der Wannen, wie sie im Folgenden beschrieben werden, das Stapeln von Transistoren niedriger Durchbruchspannung sowie einer geeignet erzwungenen Spannungsaufteilung sowohl in statischem als auch in dynamischem Betrieb gezielte Schaltungsmaßnahmen, wie sie oben beschrieben worden sind und im Folgenden auch noch näher erläutert werden, wird somit eine spannungsfeste Anordnung realisiert.
Daraus ergeben sich unter anderem beispielsweise gemäß unterschiedlichen Ausführungsbeispielen folgende Effekte:

• eine Transistoranordnung gemäß den verschiedenen Ausführungsbeispielen kann an Betriebsspannungen angeschlossen werden, die wesentlich höher sind als die Durchbruchspannung der verwendeten Transistoren.
• Die benötigte optimale Lastimpedanz für eine gegebene Hochfrequenz-Ausgangsleistung ist wesentlich höher als sie es für den Einzeltransistor mit einer niedrigeren Durchbruchspannung wäre.
• Eine höhere Ausgangsleistung sowie ein verbesserter Wirkungsgrad werden gemäß unterschiedlichen Ausführungsbeispielen erreicht, da die Verluste in dem Anpassungsnetzwerk im Vergleich zu dem des Einzeltransistors erheblich niedriger sind.
• Es ist ferner möglich, eine Reserve in der Spannungsfestigkeit in der Schaltkreis-Anordnung vorzusehen, so dass Spannungsüberhöhungen, beispielsweise auftretend in Folge einer Fehlanpassung an dem Ausgang eines Leistungsverstärkerschaltkreises, von dem Schaltkreis verkraftet werden.

Es ist darauf hinzuweisen, dass der Kaskodenschaltkreis und auch die oben beschriebene Kaskodenschaltkreis-Anordnung in ihrer Anwendung nicht auf einen Hochfrequenz-Leistungsverstärker begrenzt ist, sondern sie kann ohne Weiteres eingesetzt werden in verschiedenen Schaltkreisen wie beispielsweise einem Niedrig-Rauschen-Verstärkerschaltkreis (Low Noise Amplifier, LNA), einem Mischerschaltkreis, einem Spannungs-gesteuerten Oszillatorschaltkreis (Voltage Controlled Oscillator, VCO), einem Gleichspannungs-Wandler (Direct Current-Wandlerschaltkreis, DC-Wandlerschaltkreis), und so weiter.
Ferner sind die verschiedenen Ausführungsbeispiele nicht auf die CMOS-Technologie beschränkt, sondern können auch in anderen Schaltungstechnologien wie beispielsweise BiCMOS-Technologie oder SiGe-Technologie eingesetzt werden.
Das elektrische Potential, welches abhängig ist von dem Hochfrequenz-Eingangssignals des elektronischen Kaskodenschaltkreises kann beispielsweise in Amplitude identisch oder verschieden sein zu dem Hochfrequenz-Eingangssignal, jedoch um eine, beispielsweise fest vorgegebene, Phase verschoben, beispielsweise verschoben um einen Phasenwinkel von 180°.
Anschaulich kann der elektronische Schaltkreis, beispielsweise der elektronische Kaskodenschaltkreis als ein Kaskodenschaltkreis mit „schwingendem” Knoten, angeordnet in der „inneren” Wanne einer Doppel-Wannenstruktur verstanden werden, wobei der Knoten als „schwingender” Masseknoten geschaltet ist und nicht auf ein konstantes Bezugspotential geschaltet ist.
6 zeigt eine elektronische Schaltkreis-Anordnung 600 gemäß einem anderen Ausführungsbeispiel. Gemäß diesem Ausführungsbeispiel wird der zweite Schaltkreis 200 von einem einzelnen Feldeffekttransistor gebildet, beispielsweise von einem n-Kanal-MOS-Feldeffekttransistor 602, an dessen Steuer-Anschluss 604, beispielsweise an dessen Gate-Anschluss 604 das Hochfrequenz-Eingangssignal V_in 606 angelegt wird, und dessen erster Source/Drain-Bereich 608, beispielsweise dessen Source-Bereich 608, mit einem Bezugspotential 610, beispielsweise mit dem Massepotential 610, gekoppelt ist. Ebenfalls mit dem Bezugspotential 610 ist ein Body-Anschluss 612 des Transistors 602 gekoppelt. Ein zweiter Source/Drain-Bereich 614 ist gemäß diesem Ausführungsbeispiel mit dem Eingangsanschluss 116 des ersten Kaskodenschaltkreises 100 verbunden. Der erste Kaskodenschaltkreis 100 weist beispielsweise die in 3 und 4 dargestellte Struktur auf, weshalb hinsichtlich der detaillierten Beschreibung derselben auf die Figurenbeschreibung zu 3 und 4 verwiesen wird.
Anschaulich stellt der elektronische Kaskodenschaltkreis 600 gemäß 6 eine auf einer NMOS-Gemeinsame-Source-Schaltung (NMOS-Common-Source-Schaltung) gestapelte Kaskode dar.
7 zeigt eine Kaskodenschaltkreis-Anordnung 700 gemäß noch einem anderen Ausführungsbeispiel der Erfindung.
Die Kaskodenschaltkreis-Anordnung 700 gemäß 7 weist zwei Kaskodenschaltkreise 100, 702 auf, wobei jeder der beiden übereinander gestapelt angeordneten Kaskodenschaltkreise 100, 702 dieselbe Struktur aufweisen, wie der erste Kaskodenschaltkreis 100, wie er in 3 und 4 dargestellt ist.
Weiterhin weist die Kaskodenschaltkreis-Anordnung 700 einen dritten Kaskodenschaltkreis 702 auf, der gleich ist dem zweiten Kaskodenschaltkreis 200 gemäß 3 und 4. Somit ist die Schaltkreis-Anordnung 700 anschaulich eine gestapelte Doppel-Kaskodenschaltkreis-Anordnung, welche auf einem Kaskodenschaltkreis, anschaulich dem zweiten Kaskodenschaltkreis 200, gestapelt angeordnet ist, anders ausgedrückt, in Serie zu diesem zwischen das Bezugspotential beispielsweise das Massepotential, und dem Ausgangsanschluss 118 des ersten Kaskodenschaltkreises 702 geschaltet sind.
Somit weist die Kaskodenschaltkreis-Anordnung 700 anschaulich den ersten Kaskodenschaltkreis 100 und den zweiten Kaskodenschaltkreis 200 auf, sowie einen dritten Kaskodenschaltkreis 702, welcher zwischen den ersten Kaskodenschaltkreis 100 und den zweiten Kaskodenschaltkreis 200 geschaltet ist.
Der dritte Kaskodenschaltkreis 702 weist dieselbe Struktur auf wie der erste Kaskodenschaltkreis 100, jedoch ist im Unterschied zu dem ersten Kaskodenschaltkreis 100 der Versorgungspotentialanschluss 704 des dritten Kaskodenschaltkreises 702 nicht wie bei dem ersten Kaskodenschaltkreis 100 mit dem Versorgungspotential V_DD verbunden, sondern mit einem niedrigen Potential, beispielsweise mit 2/3 V_DD. Auch die Vorspann-Spannungen (Bias-Spannungen), die an die jeweiligen Steuer-Anschlüsse der jeweiligen Transistoren angelegt werden können, können gleich oder unterschiedlich dimensioniert werden, wie die Vorspannungs-Spannungen V_biasi (i = 2, 3, 4, 5, 6) (V_bias2 404, V_bias3 402, V_bias4 406, V_bias5 706, V_bias6 708) gemäß dem Ausführungsbeispiel, welches in 3 und in 4 dargestellt ist.
Weiterhin ist darauf hinzuweisen, dass die Wannen des ersten Kaskodenschaltkreises 100 und die Wannen des dritten Kaskodenschaltkreises 702 voneinander elektrisch getrennt und somit elektrisch unabhängig voneinander ansteuerbar sind. Somit können diese Wannen auch jeweils auf unterschiedliche Potentiale oder aber auch auf dieselben Potentiale gebracht werden. Es ist darauf hinzuweisen, dass auch wenn zur Vereinfachung der Darstellung und zur Vermeidung von Wiederholungen dieselben Bezugszeichen für die Elemente des dritten Kaskodenschaltkreises 702 verwendet werden wie für den ersten Kaskodenschaltkreis 100, diese Element jedoch unterschiedlich dimensioniert werden können und die Wannen, wie oben beschrieben auch unabhängig voneinander, das heißt voneinander isoliert, ausgestaltet sein können.
8 zeigt eine Kaskodenschaltkreis-Anordnung 800 gemäß noch einem anderen Ausführungsbeispiel der Erfindung.
In diesem Ausführungsbeispiel sind die verwendeten Transistoren in den Kaskodenschaltkreisen 802, 804 p-Kanal-MOS-Feldeffekttransistoren und es ist keine Doppel- Wannenstruktur mehr vorgesehen, sondern in diesem Fall ist der erste Kaskodenschaltkreis 802 in einer ersten Wanne 804 angeordnet, beispielsweise in einer n-dotierten ersten Wanne 804, und der zweite Kaskodenschaltkreis 806 ist in einer von der ersten Wanne 804 separierten, das heißt individuell ansteuerbaren und davon getrennten zweiten Wanne 808 angeordnet, beispielsweise einer zweiten n-dotierten Wanne 808.
Gemäß diesem Ausführungsbeispiel weist der erste Kaskodenschaltkreis 804 einen ersten p-Kanal-MOS-Feldeffekttransistor 810 auf, sowie einen zweiten p-Kanal-MOS-Feldeffekttransistor 812, welche beide in der ersten Wanne 804 angeordnet sind.
Gemäß einem Ausführungsbeispiel weist der erste p-Kanal-MOS-Feldeffekttransistor 810 auf:

• einen ersten Source/Drain-Bereich 814, beispielsweise einen Drain-Bereich 814;
• einen zweiten Source/Drain-Bereich 816, beispielsweise einen Source-Bereich 816;
• einen Body-Bereich 818;
• einen Gate-Bereich 820, angeordnet auf oder über einer Gate-Isolationsschicht (nicht dargestellt), welche auf oder über dem Body-Bereich 818 angeordnet ist.

Der zweite p-Kanal-MOS-Feldeffekttransistor 812 weist gemäß einem Ausführungsbeispiel auf:

• einen ersten Source/Drain-Bereich 822, beispielsweise einen Drain-Bereich 822;
• einen zweiten Source/Drain-Bereich 824, beispielsweise einen Source-Bereich 824;
• einen Body-Bereich 826;
• einen Gate-Bereich 828, welcher auf oder über einer Gate-Isolationsschicht (nicht dargestellt) angeordnet ist, welche ihrerseits auf oder über dem Body-Bereich 826 angeordnet ist.

Der Gate-Bereich 820 des ersten p-Kanal-MOS-Feldeffekttransistor 810 ist als ein Steuer-Anschluss des ersten Transistors 810 gekoppelt mit einem ersten Vorspann-Potential V_bias4 830, welches beispielsweise hochohmig angeschlossen ist an den Gate-Bereich 820 des p-Kanal-MOS-Feldeffekttransistor 810 und andererseits mit einem ersten Anschluss eines ersten Abblock-Kondensators 832, dessen zweiter Anschluss mit dem zweiten Source/Drain-Bereich 824 des zweiten p-Kanal-MOS-Feldeffekttransistor 812 in der ersten Wanne 810 gekoppelt ist.
Der erste Source/Drain-Bereich 814 des ersten p-Kanal-MOS-Feldeffekttransistors 810 ist ferner mit einem Ausgangsanschluss 834 gekoppelt, an welchem eine Ausgangsspannung V_OUT 836 bereitgestellt wird.
Weiterhin ist der Gate-Bereich 828 des zweiten p-Kanal-MOS-Feldeffekttransistors 812 als Steuer-Anschluss desselben einerseits mit der einem zweiten Vorspann-Potential V_bias3 838 gekoppelt und ferner mit einem ersten Anschluss eines Abstimm-Kondensators 840 der Kapazität C_Abstimm, dessen zweiter Anschluss mit einem Bezugspotential 842, beispielsweise dem Massepotential 842, gekoppelt ist.
Der erste Kaskodenschaltkreis 802 ist in Serie geschaltet mit dem zweiten Kaskodenschaltkreis 806.
Der zweite Kaskodenschaltkreis 806 weist ebenfalls zwei p-Kanal-MOS-Feldeffekttransistoren auf, beispielsweise einen dritten p-Kanal-MOS-Feldeffekttransistor 844 und einen vierten p-Kanal-MOS-Feldeffekttransistor 846.
Der dritte p-Kanal-MOS-Feldeffekttransistor 844 weist gemäß diesem Ausführungsbeispiel auf:

• einen ersten Source/Drain-Bereich 848, beispielsweise einen Drain-Bereich 848;
• einen zweiten Source/Drain-Bereich 850, beispielsweise einen Source-Bereich 850;
• einen Body-Bereich 852; sowie
• einen Gate-Bereich 854, welcher auf oder über einer nicht dargestellten Gate-Isolationsschicht angeordnet ist, welche ihrerseits auf oder über dem Body-Bereich 852 angeordnet ist.

Der vierte p-Kanal-MOS-Feldeffekttransistor 846 weist gemäß einem Ausführungsbeispiel auf:

• einen ersten Source/Drain-Bereich 856, beispielsweise einen Drain-Bereich 856;
• einen zweiten Source/Drain-Bereich 858, beispielsweise einen Source-Bereich 858;
• einen Body-Bereich 860;
• einen Gate-Bereich 862, angeordnet auf oder über einer nicht dargestellten Gate-Isolationsschicht, welche ihrerseits auf oder über dem Body-Bereich 860 angeordnet ist.

Der Gate-Bereich 854 des dritten p-Kanal-MOS-Feldeffekttransistors 844 ist als Steuer-Anschluss desselben einerseits mit einem dritten Vorspann-Potential V_bias2 864 gekoppelt und ferner mit einem ersten Anschluss eines zweiten Abblock-Kondensators 866 der Kapazität C_block.
Der zweite Anschluss des zweiten Abblock-Kondensators 866 ist mit einem Bezugspotential 868, beispielsweise dem Massepotential 868, gekoppelt.
Weiterhin ist der Source-Anschluss 858 des vierten p-Kanal-MOS-Feldeffekttransistors 846 mit einem Versorgungspotentialanschluss 870 gekoppelt, an dem das Versorgungspotential V_DD angelegt ist. Ferner ist der Gate-Bereich 862 des vierten p-Kanal-MOS-Feldeffekttransistors 846 als Steuer-Anschluss des vierten p-Kanal-MOS- Feldeffekttransistors 846 mit dem Hochfrequenz-Eingangssignal V_in 874 gekoppelt.
9 zeigt eine Kaskodenschaltkreis-Anordnung 900 gemäß noch einem anderen Ausführungsbeispiel der Erfindung. Anschaulich stellt dieses Ausführungsbeispiel einen gestapelten n-Kanal-MOS-Feldeffekttransistor und p-Kanal-MOS-Feldeffekttransistor Kaskodenschaltkreis mit einem bereitgestellten Ausgangssignal bei einer Mittelanzapfung dar.
Gemäß diesem Ausführungsbeispiel weist die Kaskodenschaltkreis-Anordnung 900 eine erste Teil-Kaskodenschaltkreis-Anordnung 300 auf, wie sie in 3 und in 4 dargestellt ist, sowie eine zweite Teil-Kaskodenschaltkreis-Anordnung 800, wie sie in 8 dargestellt ist, wobei der Ausgangsanschluss 834 der zweiten Teil-Kaskodenschaltkreis-Anordnung 800 gekoppelt ist mit einer Mittelanzapfung 902, mit welcher ebenfalls gekoppelt ist der Ausgangsanschluss 118 des ersten Kaskodenschaltkreises 100 der ersten Teil-Kaskodenschaltkreis-Anordnung 300.
An der Mittelanzapfung 902 wird ein Ausgangssignal V_OUT 904 an einem Ausgangsanschluss 906 bereitgestellt.
Die weiteren Elemente der Kaskodenschaltkreis-Anordnung 900 sind dieselben, wie sie in den jeweiligen Kaskodenschaltkreis-Anordnungen 300 beziehungsweise 800 dargestellt sind, und werden aus diesem Grund zur Vermeidung von Wiederholungen nicht erneut im Detail beschrieben.
Es ist jedoch darauf hinzuweisen, dass der Source-Anschluss 858 des vierten p-Kanal-MOS-Feldeffekttransistors 846 der zweiten Teil-Kaskodenschaltkreis-Anordnung 800 nicht mit dem Versorgungspotential V_DD gekoppelt ist, sondern mit dem zweifachen Versorgungspotential V_DD.
Es ist darauf hinzuweisen, dass als ein zweiter Schaltkreis 200 in alternativen Ausführungsbeispielen auch andere Schaltkreise vorgesehen sein können, beispielsweise mit einem oder einer Mehrzahl entsprechend verschalteter Transistoren oder anderen elektronischen Komponenten. Die einzelnen Transistoren können auch gestapelt angeordnet sein.
10 zeigt ein Ablaufdiagramm 1000, in dem ein Verfahren zum Herstellen eines elektronischen Kaskodenschaltkreises dargestellt ist. In 1002 wird ein erster Transistor gebildet. In 1004 wird ein zweiter Transistor gebildet. Weiterhin wird in 1006 ein Kondensator gebildet, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt wird, und wobei ein zweiter Anschluss des Kondensators gekoppelt wird mit einem elektrischen Potential, welches abhängig ist von einem Hochfrequenz-Eingangssignal des elektronischen Kaskodenschaltkreises.
11 zeigt ein weiteres Ablaufdiagramm 1100, in dem ein Verfahren zum Herstellen einer elektronischen Kaskodenschaltkreis-Anordnung dargestellt ist. Gemäß diesem Verfahren wird ein erster Kaskodenschaltkreis gebildet. Zum Bilden des ersten Kaskodenschaltkreises wird in 1102 ein erster Transistor gebildet und in 1104 wird ein zweiter Transistor gebildet. Ferner wird in 1106 ein Kondensator gebildet, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt wird, und wobei ein zweiter Anschluss des Kondensators gekoppelt wird mit einem elektrischen Potential, welches abhängig ist von einem Hochfrequenz-Eingangssignal des elektronischen Kaskodenschaltkreises. Weiterhin wird gemäß dem Verfahren in 1108 ein zweiter Schaltkreis gebildet, der mit einem Eingangsanschluss des ersten Kaskodenschaltkreises gekoppelt wird.
Es ist darauf hinzuweisen, dass die oben beschriebenen Ausführungsbeispiele eingesetzt werden können in jeder Transistor-Technologie zum Erhöhen der Spannungsfestigkeit eines Schaltkreises verglichen mit der Spannungsfestigkeit eines Einzeltransistors.
Obwohl die Erfindung vor allem im Zusammenhang mit spezifischen Ausführungsbeispielen gezeigt und beschrieben worden ist, sollte es von denjenigen mit dem Fachgebiet vertrauten Personen verstanden werden, dass vielfältige Änderungen der Ausgestaltung und der Details daran vorgenommen werden können, ohne vom Wesen und Bereich der Erfindung, wie er durch die nachfolgenden Ansprüche definiert wird, abzuweichen. Der Bereich der Erfindung wird daher durch die angefügten Ansprüche bestimmt, und es ist beabsichtigt, dass sämtliche Veränderungen, welche in Reichweite der Bedeutung und des Äquivalenzbereichs der Ansprüche liegen, von den Ansprüchen umfasst werden.

Claims

Elektronischer Kaskodenschaltkreis, aufweisend: • einen ersten Transistor; • einen zweiten Transistor; und • einen Kondensator, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt ist, und wobei ein zweiter Anschluss des Kondensators gekoppelt ist mit einem elektrischen Potential, welches abhängig ist von einem Hochfrequenz-Eingangssignal des elektronischen Kaskodenschaltkreises.
Elektronischer Kaskodenschaltkreis gemäß Anspruch 1, wobei der erste Transistor und/oder der zweite Transistor als Feldeffekttransistor oder als Bipolartransistor ausgestaltet sind/ist.
Elektronischer Kaskodenschaltkreis gemäß Anspruch 1, wobei der erste Transistor und/oder der zweite Transistor als MOS-Feldeffekttransistor ausgestaltet sind/ist.
Elektronischer Kaskodenschaltkreis gemäß einem der Ansprüche 1 bis 3, ferner aufweisend: • ein Substrat; • eine erste Wanne, dotiert mit Dotierungsstoffen eines ersten Leitfähigkeitstyps, in dem Substrat; • eine zweite Wanne, dotiert mit Dotierungsstoffen eines zweiten Leitfähigkeitstyps, welcher anders ist als der erste Leitfähigkeitstyp, wobei die zweite Wanne in der ersten Wanne angeordnet ist; • wobei der erste Transistor und der zweite Transistor in der zweiten Wanne angeordnet sind.
Elektronischer Kaskodenschaltkreis gemäß Anspruch 4, wobei der zweite Anschluss des Kondensators mit dem Wannenpotential der zweiten Wanne gekoppelt ist.
Elektronischer Kaskodenschaltkreis gemäß Anspruch 4 oder 5, • wobei der erste Leitfähigkeitstyp ein n-Leitfähigkeitstyp ist; und • wobei der zweite Leitfähigkeitstyp ein p-Leitfähigkeitstyp ist.
Elektronischer Kaskodenschaltkreis gemäß Anspruch 6, wobei der erste Transistor und der zweite Transistor n-Kanal-Feldeffekttransistoren sind.
Elektronischer Kaskodenschaltkreis gemäß Anspruch 4 oder 5, • wobei der erste Leitfähigkeitstyp ein p-Leitfähigkeitstyp ist; und • wobei der zweite Leitfähigkeitstyp ein n-Leitfähigkeitstyp ist.
Elektronischer Kaskodenschaltkreis gemäß Anspruch 8, wobei der erste Transistor und der zweite Transistor p-Kanal-Feldeffekttransistoren sind.
Elektronischer Kaskodenschaltkreis gemäß einem der Ansprüche 1 bis 9, ferner aufweisend: einen zusätzlichen Kondensator, wobei ein erster Anschluss des zusätzlichen Kondensators mit einem Steuer-Anschluss des ersten Transistors gekoppelt ist, und wobei ein zweiter Anschluss des zusätzlichen Kondensators gekoppelt ist mit einem elektrischen Bezugspotential.
Elektronischer Kaskodenschaltkreis gemäß einem der Ansprüche 4 bis 10, ferner aufweisend: einen Versorgungspotentialanschluss zum Anlegen eines Versorgungspotentials, wobei der Versorgungspotentialanschluss mit der ersten Wanne elektrisch gekoppelt ist.
Elektronische Kaskodenschaltkreis-Anordnung, aufweisend: einen ersten Kaskodenschaltkreis, der aufweist: • einen ersten Transistor; • einen zweiten Transistor; und • einen Kondensator, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt ist, und wobei ein zweiter Anschluss des Kondensators gekoppelt ist mit einem elektrischen Potential, welches abhängig ist von einem Hochfrequenz-Eingangssignal des elektronischen Kaskodenschaltkreises; einen zweiten Schaltkreis, der mit einem Eingangsanschluss des ersten Kaskodenschaltkreises gekoppelt ist.
Elektronische Kaskodenschaltkreis-Anordnung gemäß Anspruch 12, wobei der zweite Schaltkreis eingerichtet ist zum Empfangen des Hochfrequenz-Eingangssignals.
Elektronische Kaskodenschaltkreis-Anordnung gemäß Anspruch 12 oder 13, • wobei der zweite Schaltkreis mindestens einen Transistor aufweist, • wobei ein Steuer-Anschluss des mindestens einen Transistors gekoppelt ist mit dem Hochfrequenz-Eingangssignal.
Elektronische Kaskodenschaltkreis-Anordnung gemäß einem der Ansprüche 12 bis 14, wobei der zweite Schaltkreis ein zweiter Kaskodenschaltkreis ist.
Elektronische Kaskodenschaltkreis-Anordnung gemäß Anspruch 15, wobei der zweite Kaskodenschaltkreis aufweist: • einen ersten Transistor; • einen zweiten Transistor; und • einen Kondensator, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt ist, und wobei ein zweiter Anschluss des Kondensators gekoppelt ist mit einem elektrischen Bezugspotential.
Elektronische Kaskodenschaltkreis-Anordnung gemäß Anspruch 16, wobei der Steuer-Anschluss des ersten Transistors des zweiten Kaskodenschaltkreises mit dem Hochfrequenz-Eingangssignal gekoppelt ist.
Elektronische Kaskodenschaltkreis-Anordnung gemäß einem der Ansprüche 12 bis 17, wobei der erste Transistor des ersten Kaskodenschaltkreises und/oder der zweite Transistor des ersten Kaskodenschaltkreises als Feldeffekttransistor oder als Bipolartransistor ausgestaltet sind/ist.
Elektronische Kaskodenschaltkreis-Anordnung gemäß einem der Ansprüche 16 bis 18, wobei der erste Transistor des zweiten Kaskodenschaltkreises und/oder der zweite Transistor des zweiten Kaskodenschaltkreises als Feldeffekttransistor oder als Bipolartransistor ausgestaltet sind/ist.
Elektronische Kaskodenschaltkreis-Anordnung gemäß einem der Ansprüche 12 bis 19, wobei der erste Transistor des ersten Kaskodenschaltkreises und/oder der zweite Transistor des ersten Kaskodenschaltkreises als MOS-Feldeffekttransistor ausgestaltet sind/ist.
Elektronische Kaskodenschaltkreis-Anordnung gemäß einem der Ansprüche 16 bis 20, wobei der erste Transistor des zweiten Kaskodenschaltkreises und/oder der zweite Transistor des zweiten Kaskodenschaltkreises als MOS-Feldeffekttransistor ausgestaltet sind/ist.
Elektronische Kaskodenschaltkreis-Anordnung gemäß einem der Ansprüche 12 bis 21, ferner aufweisend: • ein Substrat; • eine erste Wanne, dotiert mit Dotierungsstoffen eines ersten Leitfähigkeitstyps, in dem Substrat; • eine zweite Wanne, dotiert mit Dotierungsstoffen eines zweiten Leitfähigkeitstyps, welcher anders ist als der erste Leitfähigkeitstyp, wobei die zweite Wanne in der ersten Wanne angeordnet ist; • wobei der erste Transistor des ersten Kaskodenschaltkreises und der zweite Transistor des ersten Kaskodenschaltkreises in der zweiten Wanne angeordnet sind.
Elektronische Kaskodenschaltkreis-Anordnung gemäß Anspruch 22, wobei der zweite Anschluss des Kondensators mit dem Wannenpotential der zweiten Wanne gekoppelt ist.
Elektronische Kaskodenschaltkreis-Anordnung gemäß Anspruch 22 oder 23, wobei der zweite Schaltkreis außerhalb der ersten Wanne und außerhalb der zweiten Wanne angeordnet ist.
Elektronische Kaskodenschaltkreis-Anordnung gemäß einem der Ansprüche 22 bis 24, • wobei der erste Leitfähigkeitstyp ein n-Leitfähigkeitstyp ist; und • wobei der zweite Leitfähigkeitstyp ein p-Leitfähigkeitstyp ist.
Elektronische Kaskodenschaltkreis-Anordnung gemäß Anspruch 25, wobei der erste Transistor und der zweite Transistor des ersten Kaskodenschaltkreises n-Kanal-Feldeffekttransistoren sind.
Elektronische Kaskodenschaltkreis-Anordnung gemäß einem der Ansprüche 22 bis 24, • wobei der erste Leitfähigkeitstyp ein p-Leitfähigkeitstyp ist; und • wobei der zweite Leitfähigkeitstyp ein n-Leitfähigkeitstyp ist.
Elektronische Kaskodenschaltkreis-Anordnung gemäß Anspruch 27, wobei der erste Transistor und der zweite Transistor des ersten Kaskodenschaltkreises p-Kanal-Feldeffekttransistoren sind.
Elektronische Kaskodenschaltkreis-Anordnung gemäß einem der Ansprüche 12 bis 28, wobei der erste Kaskodenschaltkreis einen zusätzlichen Kondensator aufweist, wobei ein erster Anschluss des zusätzlichen Kondensators mit einem Steuer-Anschluss des ersten Transistors des ersten Kaskodenschaltkreises gekoppelt ist, und wobei ein zweiter Anschluss des zusätzlichen Kondensators gekoppelt ist mit einem elektrischen Bezugspotential.
Elektronische Kaskodenschaltkreis-Anordnung gemäß einem der Ansprüche 22 bis 29, ferner aufweisend: einen Versorgungspotentialanschluss zum Anlegen eines Versorgungspotentials, wobei der Versorgungspotentialanschluss mit der ersten Wanne elektrisch gekoppelt ist.
Elektronische Kaskodenschaltkreis-Anordnung gemäß einem der Ansprüche 12 bis 30, eingerichtet als eine Schaltkreis-Anordnung eines Typs, ausgewählt aus einer Gruppe von Typen, bestehend aus: • Hochfrequenz-Leistungsverstärkerschaltkreis; • Mischerschaltkreis; • Niedrig-Rauschen-Verstärkerschaltkreis; • Spannungs-gesteuerter Oszillatorschaltkreis; und • Gleichspannungs-Wandlerschaltkreis.
Elektronischer Schaltkreis, aufweisend: • einen ersten Transistor; • einen mit dem ersten Transistor in Serie gekoppelten zweiten Transistor; und • einen Kondensator, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt ist, und wobei ein zweiter Anschluss des Kondensators gekoppelt ist mit einem elektrischen Potential, welches abhängig ist von einem Hochfrequenz-Eingangssignal des elektronischen Schaltkreises.
Elektronischer Schaltkreis gemäß Anspruch 32, wobei der erste Transistor und/oder der zweite Transistor als Feldeffekttransistor oder als Bipolartransistor ausgestaltet sind/ist.
Elektronischer Schaltkreis gemäß Anspruch 32, wobei der erste Transistor und/oder der zweite Transistor als MOS-Feldeffekttransistor ausgestaltet sind/ist.
Elektronischer Schaltkreis gemäß einem der Ansprüche 32 bis 34, ferner aufweisend: • ein Substrat; • eine erste Wanne, dotiert mit Dotierungsstoffen eines ersten Leitfähigkeitstyps, in dem Substrat; • eine zweite Wanne, dotiert mit Dotierungsstoffen eines zweiten Leitfähigkeitstyps, welcher anders ist als der erste Leitfähigkeitstyp, wobei die zweite Wanne in der ersten Wanne angeordnet ist; • wobei der erste Transistor und der zweite Transistor in der zweiten Wanne angeordnet sind.
Elektronischer Schaltkreis gemäß Anspruch 35, wobei der zweite Anschluss des Kondensators mit dem Wannenpotential der zweiten Wanne gekoppelt ist.
Elektronischer Schaltkreis gemäß Anspruch 35 oder 36, • wobei der erste Leitfähigkeitstyp ein n-Leitfähigkeitstyp ist; und • wobei der zweite Leitfähigkeitstyp ein p-Leitfähigkeitstyp ist.
Elektronischer Schaltkreis gemäß Anspruch 37, wobei der erste Transistor und der zweite Transistor n-Kanal-Feldeffekttransistoren sind.
Elektronischer Schaltkreis gemäß Anspruch 35 oder 36, • wobei der erste Leitfähigkeitstyp ein p-Leitfähigkeitstyp ist; und • wobei der zweite Leitfähigkeitstyp ein n-Leitfähigkeitstyp ist.
Elektronischer Schaltkreis gemäß Anspruch 39, wobei der erste Transistor und der zweite Transistor p-Kanal-Feldeffekttransistoren sind.
Elektronischer Schaltkreis gemäß einem der Ansprüche 32 bis 40, ferner aufweisend: einen zusätzlichen Kondensator, wobei ein erster Anschluss des zusätzlichen Kondensators mit einem Steuer-Anschluss des ersten Transistors gekoppelt ist, und wobei ein zweiter Anschluss des zusätzlichen Kondensators gekoppelt ist mit einem elektrischen Bezugspotential.
Elektronischer Schaltkreis gemäß einem der Ansprüche 35 bis 41, ferner aufweisend: einen Versorgungspotentialanschluss zum Anlegen eines Versorgungspotentials, wobei der Versorgungspotentialanschluss mit der ersten Wanne elektrisch gekoppelt ist.
Elektronische Schaltkreis-Anordnung, aufweisend: einen ersten Schaltkreis, der aufweist: • einen ersten Transistor; • einen mit dem ersten Transistor in Serie gekoppelten zweiten Transistor; und • einen Kondensator, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt ist, und wobei ein zweiter Anschluss des Kondensators gekoppelt ist mit einem elektrischen Potential, welches abhängig ist von einem Hochfrequenz-Eingangssignal des elektronischen Schaltkreises; einen zweiten Schaltkreis, der mit einem Eingangsanschluss des ersten Schaltkreises gekoppelt ist.
Elektronische Schaltkreis-Anordnung gemäß Anspruch 43, wobei der zweite Schaltkreis eingerichtet ist zum Empfangen des Hochfrequenz-Eingangssignals.
Elektronische Schaltkreis-Anordnung gemäß Anspruch 43 oder 44, • wobei der zweite Schaltkreis mindestens einen Transistor aufweist, • wobei ein Steuer-Anschluss des mindestens einen Transistors gekoppelt ist mit dem Hochfrequenz-Eingangssignal.
Elektronische Schaltkreis-Anordnung gemäß einem der Ansprüche 43 bis 45, wobei der zweite Schaltkreis aufweist: • einen ersten Transistor; • einen mit dem ersten Transistor in Serie gekoppelten zweiten Transistor; und • einen Kondensator, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt ist, und wobei ein zweiter Anschluss des Kondensators gekoppelt ist mit einem elektrischen Bezugspotential.
Elektronische Schaltkreis-Anordnung gemäß Anspruch 46, wobei der Steuer-Anschluss des ersten Transistors des zweiten Schaltkreises mit dem Hochfrequenz-Eingangssignal gekoppelt ist.
Elektronische Schaltkreis-Anordnung gemäß einem der Ansprüche 43 bis 47, wobei der erste Transistor des ersten Schaltkreises und/oder der zweite Transistor des ersten Schaltkreises als Feldeffekttransistor oder als Bipolartransistor ausgestaltet sind/ist.
Elektronische Schaltkreis-Anordnung gemäß einem der Ansprüche 43 bis 48, wobei der erste Transistor des zweiten Schaltkreises und/oder der zweite Transistor des zweiten Schaltkreises als Feldeffekttransistor oder als Bipolartransistor ausgestaltet sind/ist.
Elektronische Schaltkreis-Anordnung gemäß einem der Ansprüche 43 bis 49, wobei der erste Transistor des ersten Schaltkreises und/oder der zweite Transistor des ersten Schaltkreises als MOS-Feldeffekttransistor ausgestaltet sind/ist.
Elektronische Schaltkreis-Anordnung gemäß einem der Ansprüche 46 bis 50, wobei der erste Transistor des zweiten Schaltkreises und/oder der zweite Transistor des zweiten Schaltkreises als MOS-Feldeffekttransistor ausgestaltet sind/ist.
Elektronische Schaltkreis-Anordnung gemäß einem der Ansprüche 43 bis 51, ferner aufweisend: • ein Substrat; • eine erste Wanne, dotiert mit Dotierungsstoffen eines ersten Leitfähigkeitstyps, in dem Substrat; • eine zweite Wanne, dotiert mit Dotierungsstoffen eines zweiten Leitfähigkeitstyps, welcher anders ist als der erste Leitfähigkeitstyp, wobei die zweite Wanne in der ersten Wanne angeordnet ist; • wobei der erste Transistor des ersten Schaltkreises und der zweite Transistor des ersten Schaltkreises in der zweiten Wanne angeordnet sind.
Elektronische Schaltkreis-Anordnung gemäß Anspruch 52, wobei der zweite Anschluss des Kondensators mit dem Wannenpotential der zweiten Wanne gekoppelt ist.
Elektronische Schaltkreis-Anordnung gemäß Anspruch 52 oder 53, wobei der zweite Schaltkreis außerhalb der ersten Wanne und außerhalb der zweiten Wanne angeordnet ist.
Elektronische Schaltkreis-Anordnung gemäß einem der Ansprüche 52 bis 54, • wobei der erste Leitfähigkeitstyp ein n-Leitfähigkeitstyp ist; und • wobei der zweite Leitfähigkeitstyp ein p-Leitfähigkeitstyp ist.
Elektronische Schaltkreis-Anordnung gemäß Anspruch 55, wobei der erste Transistor und der zweite Transistor des ersten Schaltkreises n-Kanal-Feldeffekttransistoren sind.
Elektronische Schaltkreis-Anordnung gemäß einem der Ansprüche 52 bis 54, • wobei der erste Leitfähigkeitstyp ein p-Leitfähigkeitstyp ist; und • wobei der zweite Leitfähigkeitstyp ein n-Leitfähigkeitstyp ist.
Elektronische Schaltkreis-Anordnung gemäß Anspruch 57, wobei der erste Transistor und der zweite Transistor des ersten Schaltkreises p-Kanal-Feldeffekttransistoren sind.
Elektronische Schaltkreis-Anordnung gemäß einem der Ansprüche 43 bis 58, wobei der erste Schaltkreis einen zusätzlichen Kondensator aufweist, wobei ein erster Anschluss des zusätzlichen Kondensators mit einem Steuer-Anschluss des ersten Transistors des ersten Schaltkreises gekoppelt ist, und wobei ein zweiter Anschluss des zusätzlichen Kondensators gekoppelt ist mit einem elektrischen Bezugspotential.
Elektronische Schaltkreis-Anordnung gemäß einem der Ansprüche 43 bis 59, ferner aufweisend: einen Versorgungspotentialanschluss zum Anlegen eines Versorgungspotentials, wobei der Versorgungspotentialanschluss mit der ersten Wanne elektrisch gekoppelt ist.
Elektronische Schaltkreis-Anordnung gemäß einem der Ansprüche 43 bis 60, eingerichtet als eine Schaltkreis-Anordnung eines Typs, ausgewählt aus einer Gruppe von Typen, bestehend aus: • Hochfrequenz-Leistungsverstärkerschaltkreis; • Mischerschaltkreis; • Niedrig-Rauschen-Verstärkerschaltkreis; • Spannungs-gesteuerter Oszillatorschaltkreis; und • Gleichspannungs-Wandlerschaltkreis.
Verfahren zum Herstellen eines elektronischen Kaskodenschaltkreises, wobei das Verfahren aufweist: • Bilden eines ersten Transistors; • Bilden eines zweiten Transistors; und • Bilden eines Kondensators, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt wird, und wobei ein zweiter Anschluss des Kondensators gekoppelt wird mit einem elektrischen Potential, welches abhängig ist von einem Hochfrequenz-Eingangssignal des elektronischen Kaskodenschaltkreises.
Verfahren zum Herstellen einer elektronischen Kaskodenschaltkreis-Anordnung, wobei das Verfahren aufweist: Bilden eines ersten Kaskodenschaltkreises, aufweisend: • Bilden eines ersten Transistors; • Bilden eines zweiten Transistors; und • Bilden eines Kondensators, wobei ein erster Anschluss des Kondensators mit einem Steuer-Anschluss des zweiten Transistors gekoppelt wird, und wobei ein zweiter Anschluss des Kondensators gekoppelt wird mit einem elektrischen Potential, welches abhängig ist von einem Hochfrequenz-Eingangssignal des elektronischen Kaskodenschaltkreises; Bilden eines zweiten Schaltkreises, der mit einem Eingangsanschluss des ersten Kaskodenschaltkreises gekoppelt wird.