DE102009041211B4

DE102009041211B4 - Vorspannungsanordnung für Transistor-basierende Vorrichtungen und Verfahren

Info

Publication number: DE102009041211B4
Application number: DE102009041211.5A
Authority: DE
Inventors: Stephan Henzler; Domagoj Siprak; Marc Tiebout
Original assignee: Intel Mobile Communications GmbH
Current assignee: Intel Deutschland GmbH
Priority date: 2008-09-12
Filing date: 2009-09-11
Publication date: 2014-10-16
Anticipated expiration: 2029-09-12
Also published as: US7897956B2; US20100066435A1; DE102009041520A1; DE102009041211A1; US20100066437A1; US20100066430A1; US8143936B2; US8149046B2; US20100066438A1

Abstract

Vorrichtung, aufweisend
• einen Transistor (602) mit einem Source-Anschluss (606) und einem Bulk-Anschluss (612), wobei der Bulk-Anschluss (612) zum Empfangen eines Durchlass-Body-Bias-Signals eingerichtet ist;
• mindestens ein veränderliches Widerstandselement (604) mit einem Steueranschluss (614), einem Ausgangsanschluss (616) und einem Eingangsanschluss (606), wobei der Eingangsanschluss (606) des veränderlichen Widerstandselements (604) in Reihe mit der Source (606) des Transistors (602) verbunden ist; und
• ein zweites Schaltungsteil;
• wobei das veränderliche Widerstandselement (604) hochohmig ist, wenn sich der Transistor (602) im ”Aus-”Zustand befindet, und niederohmig ist, wenn sich der Transistor (602) im ”Ein-”Zustand befindet; und
• wobei der Transistor (602) ferner einen Gate-Anschluss (608) zum Empfangen eines Steuersignals eines ersten Schaltungsteils aufweist, wobei das Durchlass-Body-Bias-Signal durch den zweiten Schaltungsteil bereitgestellt wird, und das Durchlass-Body-Bias-Signal sich in einem ”Ein-”Zustand für mindestens einen Teil der Zeit befindet, wenn sich das Steuersignal in einem ”Aus-”Zustand befindet und sich das Durchlass-Body-Bias-Signal in einem ”Aus-”Zustand für mindestens einen Teil der Zeit befindet, wenn sich das Steuersignal in einem ”Aus-”Zustand oder einem ”Ein-”Zustand befindet.

Description

Mit der vorliegenden Anmeldung wird der Nutzen unter 35 USC 119(e) der am 9.12.2008 eingereichten vorläufigen Anmeldung Aktenzeichen 61/096,702 mit dem Titel ”Reduced Noise in a transistor” (verringertes Rauschen in einem Transistor) durch den erstbenannten Erfinder Domagoj Siprak beansprucht.
Aus der US 5,748,029 ist eine Schaltung zum Minimieren des Body-Effekts bekannt. In einer Reihenschaltung aus zwei Transitoren M1 und M2 werden deren Gates und Substratanschlüsse jeweils mit einem gleichen Signal angesteuert, siehe 1. Über Transistor M2 und einem dritten Transistor M3, der gegenphasig zu M2 angesteuert wird, kann das Substrate von M1 entweder mit Masse GND oder mit dem Source S von M1 verbunden werden, siehe Spalte 4, Zeile 14 bis 32. Wenn das Gate-Signal C „Aus” ist, ist das gegenphasige Signal CN „Ein”. Transistor M3 leitet und verbindet das Substrate von M1 mit Masse GND. Auf diese Weise kann der Body Effekt fast vollständig eliminiert werden. Das Durchlass-Body-Bias-Signal befindet sich dabei nicht in einem „Ein”-Zustand.
In der elektronischen Signalverarbeitung ist gewöhnlich die Verarbeitung eines Signals mit niedriger oder hoher Signalamplitude erforderlich. Die Verarbeitung eines Signals mit niedriger Signalamplitude ist durch ein Rauschspektrum begrenzt. Rauschen kann von verschiedenen Quellen einschließlich externen Quellen wie auch Quellen, die durch einer die Signalverarbeitung durchführenden Vorrichtung eigene Effekte verursacht werden, kommen. Ein bestimmter Rauschbegriff in Halbleiterbauelementen ist das so genannte ”Funkelrauschen”, das auch als ”NF-Rauschen” bekannt ist. Eine dem Funkelrauschen eng verwandte Niederfrequenzrauschquelle sind so genannte ”Zufalls-Telegrafiersignale”. In der nachfolgenden Offenbarung wird für Niederfrequenzrauschen wie beispielsweise NF-Rauschen oder Rauschen aufgrund von Zufalls-Telegrafiersignalen der Begriff ”Funkelrauschen” benutzt.
Wie durch seine letztere Bezeichnung angedeutet ist das NF-Rauschen in einem Niederfrequenz-Spektralbereich am problematischsten. Zusätzlich wird durch Funkelrauschen die Leistung nichtlinearer Schaltungen beeinträchtigt, z. B. dadurch, dass Niederfrequenz-Funkelrauschen in Bauelementen wie beispielsweise Frequenzmischern und spannungsgesteuerten Oszillatoren mit höheren Frequenzen vermischt oder in diese umgesetzt wird. Linderung des Funkelrauschens zum Verbessern der Signal-Rausch-Leistung in Transistoren und aktiven Bauelementen ist in der Elektrotechnik wünschenswert.
Die Erfindung ergibt sich aus den Merkmalen der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen und Ausgestaltungen sind Gegenstand der abhängigen Ansprüche. Ausführungsformen der Erfindung sind in den 6 bis 14 dargestellt.
Die ausführliche Beschreibung wird unter Bezugnahme auf die beiliegenden Figuren beschrieben. In den Figuren wird durch die äußersten) linke(n) Ziffer(n) einer Bezugszahl die Figur gekennzeichnet, in der die Bezugszahl zuerst erscheint. Die Verwendung der gleichen Bezugszahlen in unterschiedlichen Fällen in der Beschreibung und den Figuren kann ähnliche oder gleichartige Gegenstände anzeigen.
1 ist eine diagrammatische Ansicht eines in einem Halbleiterkörper ausgebildeten Transistors.
2 ist ein schematisches Symbol eines Transistors des Standes der Technik.
3 ist ein Energiebanddiagramm entsprechend dem Transistor der 1, der in einem elektrisch leitfähigen Zustand arbeitet.
4 ist eine Blockdiagrammansicht einer Vorrichtung mit Aspekten der gegenwärtigen Lehre.
5 ist ein Flussdiagramm eines Verfahrens gemäß der gegenwärtigen Lehre.
6 ist ein Schaltungsschema einer Vorrichtung mit einem Transistor und einem veränderlichen Widerstandselement.
7 ist ein beispielhaftes Zeitdiagramm zur Verwendung bei dem Betrieb der in 6 gezeigten Vorrichtung.
8 ist eine schematische Darstellung eines mit einem veränderlichen Widerstandselement verbundenen Transistors mit kurzgeschlossenem Substrat-Anschluss und Source-Anschluss des Transistors und ein zugehöriges Zeitdiagramm.
9a ist eine schematische Darstellung eines mit einem veränderlichen Widerstandselement verbundenen Transistors, wobei der Transistor gesteuerte Source-Vorspannung aufweist.
9b ist eine schematische Darstellung eines mit einem veränderlichen Widerstandselement verbundenen Transistors mit mit einem anderen Transistor verbundenem Substrat und Source des Transistors.
10a zeigt ein Beispiel des Anlegens an einen Transistor eines Signals PN V_g außerhalb des Versorgungsspannungsbereichs.
10b zeigt eine alternative Ausführungsform des Anlegens an einen Transistor eines Signals PN V_g außerhalb des Versorgungsspannungsbereichs.
11 ist eine schematische Darstellung einer Ausführungsform der in 6 dargestellten Vorrichtung als Stromquelle.
12 ist eine schematische Darstellung einer Ausführungsform der in 6 gezeigten Vorrichtung als Inverter.
13 ist eine schematische Darstellung einer Ausführungsform der in 6 gezeigten Vorrichtung als Doppelzweig-Inverterschaltung.
14 ist ein Flussdiagramm eines Verfahrens zum Betreiben der Vorrichtung der 6.
15 ist eine schematische Darstellung eines Grundschaltpaars und ein Zeitdiagramm zum Betreiben des Schaltpaars.
16 ist eine schematische Darstellung einer Mehrzweig-Schalttopologie.
17 ist eine schematische Darstellung und ein Zeitdiagramm zum Betreiben eines zwei Schaltpaare benutzenden Differenzverstärkers.
18 ist eine schematische Darstellung und ein Zeitdiagramm zum Betreiben eines zwei Mehrzweig-Schaltpaare benutzenden Differenzverstärkers.
19 ist eine schematische Darstellung eines Schaltpaars mit zwei Steuerschaltungen, die einen konstanten Stromfluss und/oder eine konstante Steilheit (gm) durch das Schaltpaar aufrecht erhalten, wenn Strom hin und zurück übertragen wird.
20 ist eine schematische Darstellung einer Ausführungsform der Vorrichtung der 15, wobei die Steuerschaltungen als Invertierverstärker 2004 dargestellt sind, die die steigenden und abfallenden Flanken der Transistor-Gate-Signale in Verbindung mit einem Bereich überschreitenden Versorgungsspannungsverfahren zum Löschen der Transistoren einstellen. Es ist ein Schaltbild eines der Verstärker wie auch das Zeitdiagramm zum Betreiben der an die Transistoren angekoppelten Verstärker zum Erzeugen einer zugeschnittenen Steigung zum Kompensieren von nichtlinearen Eigenschaften des Bauelements, besonders während des Hoch- und Herunterfahrens dargestellt.
21 ist eine schematische Darstellung einer Ausführungsform der Vorrichtung der 15, wobei die Steuerschaltungen als Invertierverstärker zum Einstellen der steigenden und fallenden Flanken der Transistor-Gate-Signale in den Transistoren und des Substratschaltens dargestellt sind. Es ist ein Schaltbild eines der Verstärker wie auch das Zeitdiagramm zum Betreiben der an die Transistoren angekoppelten Verstärker zum Erzeugen einer zugeschnittenen Steigung zum Kompensieren von nichtlinearen Eigenschaften des Bauelements, besonders während des Hoch- und Herunterfahrens dargestellt.
22 ist ein beispielhaftes Zeitdiagramm zur Verwendung beim Betreiben des Transistors der 2.
23 ist ein alternatives beispielhaftes Zeitdiagramm zur Verwendung beim Betreiben des Transistors der 2, in dem sich das Tastverhältnis des Steuersignals vom Tastverhältnis des Durchlass-Body-Bias-Signals unterscheidet.
24 ist ein alternatives beispielhaftes Zeitdiagramm zur Verwendung beim Betreiben des Transistors der 2, in dem sich das Tastverhältnis und die Periode des Steuersignals vom Tastverhältnis und der Periode des Durchlass-Body-Bias-Signals unterscheiden.
25 ist ein alternatives beispielhaftes Zeitdiagramm zur Verwendung beim Betreiben des Transistors der 2, das zwei alternative Ausführungsformen zeigt, in denen das Tastverhältnis des Steuersignals sich von dem Tastverhältnis des Durchlass-Body-Bias-Signals unterscheidet und die Frequenzspektren des Durchlass-Body-Bias-Signals höhere Frequenzkomponenten als die Frequenzspektren des Steuersignals enthalten.
26 ist ein alternatives beispielhaftes Zeitdiagramm zur Verwendung beim Betreiben des Transistors der 2, das zwei alternative Ausführungsformen zeigt, in denen das Tastverhältnis des Steuersignals sich von dem Tastverhältnis des Durchlass-Body-Bias-Signals unterscheidet und die Frequenzspektren des Durchlass-Body-Bias-Signals Komponenten niedrigerer Frequenz als die Frequenzspektren des Steuersignals enthalten.
27 ist ein Schaltbild eines rauschmindernden Paars von Transistoren, mit Schaltern zum Zuführen von versorgungsbereichüberschreitenden Signalen zu den Transistoren.
28 ist ein schematisches Zeitdiagramm für Schalterzustände SW11, SW12, SW21, SW22 und rauschmindernde versorgungsbereichüberschreitende Signale A1 und A2 (zusammen bezeichnet als Signale ”A”).
29 ist ein Flussdiagramm für einen beispielhaften Vorgang der Vorspannung eines Transistors.
30 ist eine schematische Darstellung einer Ladungspumpenschaltung zum Erzeugen von versorgungsbereichüberschreitenden Spannungssignalen A.
31 ist eine schematische Darstellung einer ein Bootstrap-Verfahren benutzenden Schaltung zum Erzeugen von versorgungsbereichüberschreitenden Signalen A.
32 ist eine schematische Darstellung eines Zeitdiagramms des Signals SO1, SO2 and A, das mit der Schaltung der 31 benutzt werden kann.
33 ist eine schematische Darstellung einer Schaltung, die ein Spannungsaddier-[oder Pegelverschiebungs-]Verfahren benutzt.
34 ist eine schematische Darstellung einer Schaltung, die Spannungsaddierverfahren mit Schaltern SW11 und SW12 der 27 benutzt.
35 ist eine schematische Darstellung eines Zeitdiagramms von Signalen A, SN1 SP1, SN2 und SP2 in 34.
36 ist eine schematische Darstellung von Schaltern. SW11, SW12 (bzw. SW21, SW22) der 27.
Es sind hier verbesserte Verfahren für ein verringertes Funkelrauschen offenbart, die beispielsweise auf Halbleiterbauelemente anwendbar sind. Mit der vorliegenden Offenbarung entsprechenden Verfahren können Leistung und Zuverlässigkeit solcher Bauelemente vorteilhafterweise durch Verbessern des Rauschverhaltens und Verringern des Stromverbrauchs verbessert werden. Allgemein können Verfahren zur Signalverarbeitung mit verringertem Funkelrauschen wie durch die vorliegende Offenbarung gelehrt ein aktives Bauelement mit optimiertem dielektrischen Material benutzen, das ein geschaltetes Vorspannungs-(Gate-Source-Spannungs-)Signal und ein Durchlass-Body-Bias-(z. B. Substrat-Source-, Substrat-Gate- usw.)Signal empfängt.
Gemäß einer Ausführungsform enthält eine Vorrichtung ein in einem Halbleiterkörper strukturiertes aktives Bauelement. Das aktive Bauelement enthält einen Steueranschluss zum Empfangen eines Vorspannungssignals und ein dielektrisches Material.
Das dielektrische Material ist durch eine Stärke und eine relative Dielektrizitätskonstante definiert, die so ausgewählt ist, dass ein für das aktive Bauelement charakteristisches Funkelrauschen unter einen Schwellpegel reduziert wird, wie beispielsweise wenn es mit einem Body-Bias-Verfahren wie hier beschrieben betrieben wird. Auch enthält das aktive Bauelement einen Bulk-Anschluss zum Empfangen eines Body-Bias-Signals. Auch enthält die Vorrichtung einen an den Steueranschluss angekoppelten ersten Schaltungsteil zum Bereitstellen eines geschalteten Vorspannungssignals. Weiterhin enthält die Vorrichtung einen an den Bulk-Anschluss angekoppelten zweiten Schaltungsteil zum Bereitstellen eines Durchlass-Body-Bias-Signals.
Nach einer weiteren Ausführungsform enthält ein Transistor einen Halbleiterkörper und ein Gate. Weiterhin enthält der Transistor ein das Gate vom Halbleiterkörper trennendes Dielektrikum. Das Dielektrikum ist durch eine Gesamtstärke und eine relative Gesamt-Dielektrizitätskonstante definiert, die so ausgewählt sind, dass der Transistor während des Body-Bias-Betriebs des Transistors oder wenn das Gate ein den Versorgungsspannungsbereich überschreitendes Signal empfängt mit einer Funkelrauschcharakteristik unterhalb eines Schwellpegels arbeitet.
Nach noch einer weiteren Ausführungsform enthält eine Vorrichtung eine Quelle elektrischer Energie und eine an die Quelle der elektrischen Energie gekoppelte Schaltung. Die Schaltung enthält einen Transistor mit Dielektrikum. Das Dielektrikum ist durch eine Gesamtstärke und eine relative Gesamt-Dielektrizitätskonstante definiert, die so ausgewählt sind, dass der Transistor während des Body-Bias-Betriebs des Transistors oder wenn das Gate ein den Versorgungsspannungsbereich überschreitendes Signal empfängt mit einer Funkelrauschcharakteristik unterhalb eines Schwellpegels arbeitet.
In einer weiteren Ausführungsform weist ein Verfahren zum Ausbilden eines aktiven Bauelements auf das Bereitstellen eines Substratmaterials und Ausbilden mindestens eines Wannengebiets im Substrat. Auch enthält das Verfahren das Ausbilden eines Source-Gebiets und eines Drain-Gebiets in dem mindestens einen Wannengebiet. Weiterhin enthält das Verfahren das Ausbilden eines Dielektrikums über dem mindestens einen Wannengebiet. Das Dielektrikum ist durch eine Gesamtstärke und eine relative Gesamt-Dielektrizitätskonstante definiert, die so ausgewählt sind, dass das aktive Bauelement mit einer Funkelrauschcharakteristik unterhalb eines Schwellpegels während des Body-Bias-Betriebs arbeitet. Auch weist das Verfahren das Ausbilden eines Gate-Gebiets über mindestens einen Teil des mindestens einen Wannengebiets auf, wobei das Dielektrikum das Gate-Gebiet von dem mindestens einen Wannengebiet abtrennt.
Hier bereitgestellte Schaltungen und Funktionsaspekte können mindestens teilweise auf einem gemeinsamen Substrat hergestellt werden, so dass ein oder mehrere jeweilige integrierte Schaltungsbauelemente definiert sind. In einer oder mehreren Ausführungsformen kann mindestens ein Teil des hier dargestellten Funktionsgegenstandes innerhalb einer Umgebung von 250, 180, 130, 90, 65, 45, oder 32 Nanometer (oder kleiner) hergestellt werden.
Die hier beschriebenen Verfahren können auf eine Anzahl von Weisen ausgeführt werden. Es wird untenstehend ein beispielhafter Zusammenhang unter Bezugnahme auf die beiliegenden Figuren und die weitergeführte Besprechung geboten.
Definitionen der Begriffe
Bezugnehmend auf einen Metalloxid-Halbleiter-(MOS)Transistor kann sich der Begriff „geschaltetes Vorspannungssignal” allgemein auf eine geschaltete Spannung zwischen Gate-Anschluss und Source-Anschluss (d. h. V_gs-) des Transistors beziehen. Die Spannung wechselt zwischen einer ersten Spannung und einer zweiten Spannung. Die erste Spannung ist größer gleich einer Transistor-Schwellspannung und treibt damit den Transistor in einen Inversionszustand (d. h. elektrisch leitfähig bzw. „Ein-Zustand”) mit einer Gate-Source-Spannung. Die zweite Spannung liegt unterhalb der Schwellspannung, wodurch der Transistor den Zustand einer schwachen Inversion, Verarmung oder Anreicherung (d. h. nicht leitfähiger bzw. „Aus-Zustand”) erreicht.
Die Begriffe „Durchlass-Body-Bias-Signal” und „Body-Bias-Signal” beziehen sich allgemein auf eine Spannung zwischen einem Substrat, Körper oder Bulk des Transistors und dem Gate-Anschluss des Transistors, so dass das Bauelement in eine starke Anreicherung getrieben wird. Beispielsweise wird in einem NMOS-Transistor das Bulk auf die positive Versorgungsspannung vorgespannt, während das Gate auf null Volt vorgespannt wird. Auch kann die Spannung einen Substrat-Source-Diodenteil des Transistors in der Vorwärtsrichtung treiben. Das Potential des Substrats könnte damit höher als das Potential der Source sein, aber nicht notwendigerweise. Das Substrat und die Source können auch für die gleiche Vorspannung angeordnet sein, indem das Bulk-Potential positiver als das Gate ist. Dieser Effekt kann für einen N-Transistor (z. B. NMOS) durch Impulsbetrieb des Gates auf eine niedrigere Spannung und des Bulks auf einer höhere Spannung hergestellt werden. Das Source-Potential braucht nur so angeordnet sein, dass das Gate-Source-Potential unter der Schwellspannung für Kanalinversion liegt. Es ist zu bemerken, dass durch Betrieb eines N-Transistors in seinem „Ein-”Zustand ein Durchlass-Body-Bias aufgrund der Verschlechterung des Verhältnisses Steilheit (gm) pro Strom vermieden werden kann.
Die Begriffe „Gate-Oxid” oder „Gate-Dielektrikum” beziehen sich auf jeden Materialstapel, der Dielektrika enthält, die eine Metall-Gateelektrode vom darunter liegenden Halbleitersubstrat trennen. Die Dielektrika können auf Siliziumdioxid basieren, das dotiert oder undotiert sein kann. Auch kann es auf einem Material mit hohem k mit einer höheren Dielektrizitätskonstante wie Al₂O₃, GD₂O₃, Yb₂O₃, DY₂O₃, Nb₂O₅, Yb₂O₃, La₂O₃, TiO₂, Ta₂O₅, SrTiO₃, Ba_xSr_1-xTiO₃, Zr_xSi_1-xO_y, Hf_xSi_1-xO_y, HfSiON, HfZrOx, Al_xZr_1-xO₂, nitriertes Siliziumdioxid, einen Stapel von Oxidnitridoxid oder Siliziumnitrid Si₃N₄, usw. basieren. Ein solches Dielektrikum mit hohem k kann aus zwei oder mehr Schichten mit unterschiedlichen Dielektrizitätskonstanten und Dicken zusammengesetzt sein. In diesem Fall bezieht sich der Begriff „Gatedielektrikum-Stärke” auf die physikalische Dicke des vollständigen Dielektrikumstapels (ungeachtet der Anzahl von Materialschichten) und der Begriff „Dielektrizitätskonstante” bezieht sich auf die durchschnittliche relative Dielektrizitätskonstante des vollständigen Stapels.
Die elektrische Dicke t_el ist von der physikalischen Dicke t_ox und der Durchschnitts-Delektrizitätskonstante e_r durch die Gleichung: t_el = t_ox/e_r abgeleitet. Dies führt zu einer gatedielektrikumsspezifischen Bereichskapazität: c = e₀/t_el, wobei e₀ die Dielektrizitätskonstante des Vakuums ist. So ist eine Zunahme der Dicke t_el einer Zunahme der physikalischen dielektrischen Dicke t_ox gleichwertig (beispielsweise messbar durch ein Durchstrahlungselektronenmikroskop) oder einer Verringerung der Durchschnitts-Dielektrizitätskonstante e_r.
Nach einer Ausführungsform kann der Begriff „Schwellpegel” bezüglich einer Funkelrauschcharakteristik als der Rauschpegel definiert werden, der für einen Transistor mit einer Mindestdicke des Gate-Dielektrikums für einen gegebenen Satz von Betriebszuständen erreicht wird, z. B. ohne an den Transistor angelegtes Body-Bias-Signal oder mit einer an einen Transistor angelegten den Versorgungsspannungsbereich überschreitenden Spannung für eine gegebene Gate-Länge und Gate-Weite. So kann ein Schwellpegel für die Funkelrauschcharakteristik als ein Wert auf dem oder niedriger als der Wert einer Funkelrauschcharakteristik für einen Transistor einer gegebenen Gate-Länge und Gate-Weite ausgewählt werden, der eine bestimmte Gate-Dielektrikum-Dicke und relative Dielektrizitätskonstante zum Ergeben eines maximalen Ausgangs-Drainstroms oder Steilheit aufweist.
Der Begriff „Gate” bezieht sich auf jedes Elektrodenmaterial oder jeden Materialstapel, der ein Gate bildet, wie beispielsweise dotiertes Polysilizium oder TiN, TaN, Aluminium oder jegliche sonstige in Metall-Gate-Bauelementen mit hohem k (HKMG) benutzten Metall-Gates.
Der Begriff „Fangstelle” bezeichnet Materialfehler, die eine mobile Ladung aus einem leitenden Inversionskanal eines MOS-Transistors einfangen oder Ladung zu einer Inversionsschicht abgeben können und damit die Ladungsdichte und in manchen Fällen Mobilität in einem Kanalgebiet und damit den Bauelementstrom ändern.
Der in der vorliegenden Schrift benutzte Begriff „asynchron” kann zum Bezeichnen von zwei Signalen benutzt werden, die nicht zueinander korreliert sind.
Beispielhaftes aktives Bauelement
1 zeigt eine Ausführungsform eines in einem Halbleiterkörper ausgebildeten Transistors (oder aktiven Bauelements) 100. Das aktive Bauelement ist ein Feldeffekttransistor 100, ausgebildet in einem Substrat 102 aus einem Halbleitermaterial wie beispielsweise Silizium oder Galliumarsenid. Der Fachmann wird leicht verstehen, dass jedes beliebige andere geeignete Halbleitermaterial entsprechend benutzt werden kann. Das Substrat 102 kann beispielsweise p-dotiert sein, um einen Feldeffekttransistoren des n-Typs zu bilden. Das aktive Bauelement weist ein Source-Gebiet 104 mit einem n-dotierten Gebiet auf. Es weist weiterhin ein Drain-Gebiet 106 auf, das ein n-dotiertes Gebiet ist. Das Source-Gebiet 104 und das Drain-Gebiet 106 sind in einer im Substrat 102 ausgebildeten p-Wanne 108 angeordnet und können zugeordnete leicht dotierte Gebiete 109 aufweisen. Die p-Wanne 108 ist in einer n-Wanne 110 eingebettet, um die p-Wanne 108 vom übrigen Substrat 102 zu trennen. In der p-Wanne 108 ist ein Körperschlussgebiet 112, das ein p-dotiertes Gebiet ist, angeordnet. Ein Gate-Gebiet 114 ist mindestens teilweise über einem Kanal-Gebiet 116 zwischen dem Source-Gebiet 104 und dem Drain-Gebiet 106 ausgebildet.
Ein Gate-Oxid (d. h. Dielektrikum) 118 trennt das Gate-Gebiet 114 und das Kanal-Gebiet 116 (d. h. wie auch das Substrat 102) und entlang dem Gate-Gebiet 114 und Dielektrikum 118 können dielektrische Distanzstücke 121 ausgebildet sein. Das Dielektrikum 118 ist durch eine Dicke 120 definiert. Die Dicke 120 des Dielektrikums 118 ist so ausgewählt, dass eine Funkelrauschcharakteristik des Transistors 100 unter einem Schwellpegel reduziert wird. Der Schwellpegel der Funkelrauschcharakteristik unter hier beschriebenen Body-Bias- oder Versorgungsbereichüberschreitungs-Schaltzuständen kann auf Grundlage beispielsweise des Rauschens oder des Signal-Rauschverhältnisses definiert werden, das für einen Transistor mit herkömmlicher Gate-Dielektrikum-Dicke unter normalen Zuständen charakteristisch ist (z. B. nicht unter geschaltetem Body-Bias oder versorgungsbereichüberschreitenden Schaltzuständen) und kann ein als ein Faktor, ein Dezibelwert und so weiter ausgedrücktes Signal-Rausch-Verhältnis sein. Das Dielektrikum 118 und seine ausgewählte Dicke 120 werden ausführlicher unten besprochen.
Ein Drain-Anschluss 126 ist mit dem Drain-Gebiet 106 verbunden. Ein Gate-Anschluss 124 ist mit dem Gate-Gebiet 114 verbunden. Ein Source-Anschluss 122 ist mit dem Source-Gebiet 104 verbunden. Ein Bulk-Anschluss 128 ist mit dem Körperschlussgebiet 112 verbunden. So bildet das beispielhafte aktive Bauelement 100 einen MOSFET-Transistor des n-Typs. Der Transistor 100 ist jedoch nicht begrenzend und die vorliegende Offenbarung zieht auch Anwendung der beschriebenen Verfahren auf jeden anderen Transistor in Betracht, wie beispielsweise einen FET-Transistor des p-Typs, einen Bulk-FinFET, einen Bulk-Multigate-FET (MuGFET) oder ein sonstiges geeignetes Bauelement.
Beispielhaftes Schaltungssymbol
2 zeigt eine Schaltungsdarstellung 200 des aktiven Bauelements (z. B. MOS (Metalloxid-Halbleiter) oder MIS(Metallisolator-Halbleiter)-Transistor) 100 der 1. Das aktive Bauelement 200 weist ein Drain-Anschluss 222, einen Gate-Anschluss 224, einen Source-Anschluss 226 und einen Bulk-Anschluss 228 auf.
Beispielhafte Body-Biasing-Eigenschaften
3 zeigt eine schematische Darstellung eines Energieband-(Band-)Diagramms 300 für das aktive Bauelement (Transistor 100) nach 1 im Inversions-(d. h. leitenden)Zustand. Die Funktionsweise eines MOSFET basiert auf Drift-Transport von Minoritätsträgern im Kanalgebiet 116. Darin wird eine Steuerung der Leitfähigkeit des Kanalgebiets 116 hauptsächlich durch Beeinflussung der Trägerdichte durchgeführt. So wird durch ein an das Gate-Gebiet 114 angelegtes elektrisches Potential die Leitfähigkeitseigenschaft des Kanalgebiets 116 gesteuert.
Durch eine am Gate-Anschluss 124 mit Bezug auf das Gate-Source-(oder Gate-Substrat, oder Gate-Body-)Potential zugeführte Spannung wird das elektrische Potential definiert.
Das Banddiagramm 300 zeigt die Energiepegel in drei Gebieten des Transistors 100. Das erste Gebiet 302 entspricht dem Gate-Gebiet 114. Ein erster Energiepegel 304 zeigt den Fermi-Pegel des Metall-Gates 114.
Ein zweites Gebiet 306 entspricht dem Dielektrikum 118. Das Dielektrikum (z. B. Gate-Oxid) 118 weist eine Dicke 120 auf, die hier auch als (t_ox) bezeichnet wird, und eine relative Dielektrizitätskonstante e_r. Ein zweites Energieniveau 308 zeigt die Energieverteilung im Dielektrikum 118, das eine konstante Dielektrizitätskonstante aufweist, wenn eine Spannung V_gb zwischen dem Gate-Anschluss 124 und der p-Wanne 108 angelegt wird, oder beziehungsweise eine Spannung V_gs zwischen dem Gate-Anschluss 124 und dem Source-Anschluss 122. Das Dielektrikum kann alternativ ein abgestuftes Dielektrikum aufweisen, d. h. ein Einzel- oder Mehrschicht-Gate-Dielektrikum, wobei jede Schicht möglicherweise eine unterschiedliche Dielektrizitätskonstante aufweist, beispielsweise eine höhere Dielektrizitätskonstante an der Gate-Elektrode und eine niedrigere Dielektrizitätskonstante an der Halbleitergrenzfläche, oder umgekehrt. Ein solches abgestuftes Dielektrikum könnte durch ein Energieniveau 308 mit gekrümmter oder veränderlicher Steigung dargestellt sein. Das zweite Energieniveau 308 weist eine Steigung von e·V_gs/t_ox im zweiten Gebiet 306 auf. Die Konstante „e” stellt die Elementarladung eines Elektrons dar.
Ein drittes Gebiet 310 entspricht der p-Wanne 108. Ein drittes Energieniveau 312 entspricht dem Leitungsband der p-Wanne 108. Ein viertes Energieniveau 314 entspricht einem Valenzband der p-Wanne 108. Ein fünftes Energieniveau 316 entspricht dem Fermi-Niveau für Elektronen in der p-Wanne 108. Das erste Energieniveau 304 und das fünfte Energieniveau 316 sind durch ein Energieniveau von e·V_gs beabstandet. Die Spannung V_gs stellt die an das aktive Bauelement 100 angelegte Gate-Source-Spannung dar. Aufgrund eines positiven Wertes von V_gs ist die Bandbiegung des Leitungsbandes hoch genug zum Ansammeln einer negativen Oberflächenladung in einer Inversionsschicht 318 der Raumladungszone 320 des dritten Gebiets 310. Die Raumladungszone 320 besitzt eine Dicke dS, die von der Dotierungskonzentration der p-Wanne 108 abhängig ist. Die negative Oberflächenladung in der Inversionsschicht 318 bildet den Kanal 116 des aktiven Bauelements (Transistors) 100. In dem Kanal 116 findet ein Trägertransport statt.
Fangstellen im Dielektrikum 118 und/oder an der Grenzfläche 322 zwischen dem Dielektrikum 118 und der p-Wanne 108 bewirken den Einfang von beweglichen Ladungsträgern aus dem Kanal 116 und die Abgabe eingefangener Ladung in den Kanal 116. Als nicht einschränkendes Beispiel ist in der 3 eine Ladungsfangstelle 324 dargestellt. Die Ladungsfangstelle 324 befindet sich auf einem Energieniveau ähnlich dem Energieniveau der Inversionsschicht 318 oder unterhalb. Träger der Inversionsschicht 318 (d. h. des Kanalgebiets 116) können durch die Ladungsfangstelle 324 eingefangen werden. Fangstellen im Dielektrikum 118 mit einem Energieniveau in der Bandlücke zwischen dem Leitungsband 312 und dem Valenzband 314 kommunizieren mit dem Leitungsband 312 und dem Valenzband 314 über so genannte, an der Grenzfläche zwischen dem Dielektrikum 118 und der p-Wanne 108 residenten Grenzflächenfangstellen 326. Die Ladungs- und Entladungsrate der Ladungsfangstelle 324 kann von verschiedenen Faktoren abhängig sein, wie beispielsweise: (A) Einfangquerschnitt der Ladungsfangstelle 324; (B) Emissionsquerschnitte der Ladungsfangstelle 324 beeinflusst durch die Dichte von Zuständen der Bandstruktur, wo die eingefangene Ladung hintunneln will; (C) Energie der Ladungsfangstelle 324 bezüglich des Fermi-Niveaus 316; und (D) Abstand der Ladungsfangstelle 324 von der Grenzfläche 322.
Eingefangene Ladungen werden auch die Ladung im Kanalgebiet 116 durch Ändern der Kanalladungsdichte über den möglichen Einfluss der eingefangenen Ladung und Mobilität beeinflussen, indem sie als Streuzentrum für mobile Kanalladung wirken. Beide Effekte führen zu einer Änderung des Stroms des Transistors 100. Der Einfluss ist von der Entfernung der Ladungsfangstelle 324 von der Grenzfläche 322 abhängig.
Funkelrauschen in einem Halbleiterbauelement wird durch Laden und Entladen der Ladungsfangstelle 324 bewirkt, was zu Schwankungen des Drain-Stroms des Transistors 100 führt. Die Schwingung von Trägern zwischen der Ladungsfangstelle 324 und der Inversionsschicht 318 bewirkt Rauschen in über das Kanalgebiet 116 übertragenen Signalen. Da die Schwingung mit einer relativ niedrigen Rate stattfindet, überwiegt das Rauschen am meisten bei niedrigen Frequenzen, obwohl es bis zu Frequenzen um 100 MHz bemerkbar ist. Mit Skalieren der Transistorstrukturen wird Funkelrauschen bei noch höheren Frequenzen bemerkbar werden.
Funkelrauschen mindert die Leistung aktiver Bauelemente in analogen und/oder Hochfrequenz-Systemen. Der Effekt wird noch bedeutsamer, da moderne Technologien mit Nitrid-Gate-Oxiden oder Gate-Dielektrika mit hohem k (z. B. 118) im Vergleich zu reinem Siliziumdioxid ein höheres Funkelrauschen aufweisen. Durch zu kleineren Halbleiterbauelementen skalierte Technologie werden örtliche statistische Fehlanpassungsvariationen von Funkelrauschen gesteigert. Funkelrauschen wird weiterhin durch verringerte Gate-Länge skalierter Technologien erhöht.
Die in der vorliegenden Offenbarung beschriebenen Verfahren bedienen sich der Erkenntnis, dass Funkelrauschen durch eine Kombination eines geschalteten Vorspannungszustandes und einer positiven Vorspannung in Sperrrichtung (d. h. Anlegen eines Durchlass-Body-Bias-Signals an die p-Wanne 108) bedeutsam verringert werden kann. Durch Anlegen eines geschalteten Vorspannungszustandes wird das Energieniveau der Ladungsfangstelle 324 und der Bänder an der Dielektrikum-p-Wannen-Grenzfläche 322 verschoben, wo eingefangene Ladung hintunneln kann, abwechselnd unterhalb und oberhalb des Fermi-Niveaus. Zusammen mit den Bändern werden auch die Energieniveaus der Grenzflächenfangstellen 326 verschoben. Energieniveaus oberhalb des Fermi-Niveaus 316 für Elektronen sind leer und unterhalb sind sie angefüllt (innerhalb einer gewissen Energieverteilungsbreite für vollständig leeren bis vollständig angefüllten Zustand). Durch Ändern der Gate-Spannung zu einem negativen Potential bezüglich der p-Wanne 108 wird eine hohe Konzentration von Löchern angesammelt und Grenzflächenzustände entleert. Durch das positive Durchlass-Body-Bias-Signal in Sperrrichtung der p-Wanne 108 wird dieses Potential für eine Gate-Source-Spannung (V_gs) von null Volt hergestellt. Der Wert des Source-Potentials muss nur so angeordnet sein, dass die Gate-Source-Spannung unterhalb der Schwellspannung für Kanalinversion liegt.
Grenzflächenzustände kommunizieren sehr schnell mit dem Valenzband 314 und Leitungsband 312. So wird während des Transistor-Aus-Zustandes durch das positive Durchlass-Body-Bias-Signal in Sperrrichtung der p-Wanne eine Situation hergestellt, die die Fangstellenemissionszeit zum Entleeren einer geladenen Fangstelle 324 stark reduziert. Die in der Ladungsfangstelle 324 eingefangene Ladung kann durch Tunneln zum Leitungsband 312 und Wiederkombinieren über die Grenzflächenfangstellen 326 mit den angesammelten Löchern im Valenzband 314 oder durch direktes Tunneln zu einer Grenzflächenfangstelle 326 auf dem gleichen Energieniveau und Wiederkombinieren mit den angesammelten Löchern im Valenzband 314 entleert werden. Durch Schalten des Gate-Vorspannungssignals unter die Schwellspannung für eine gewisse Zeit während der Gegenwart eines Durchlass-Body-Biases wird während dieser Zeit die Entleerungsrate der Ladungsfangstelle 324 stark erhöht. Die effektive Emissionszeit t_eff ist das Ergebnis der Emissionszeit t_on während der Ein-Zeit T_on und der Emissionszeiten t_off während der Aus-Zustandszeit T_off gemäß der Gleichung: 1/t_eff = T_on/T·1/t_on + T_off/T·1/t_off, wobei T = T_on + T_off. Wenn die Aus-Emissionszeit stark verringert wird, dann wird die effektive Emissionszeit entsprechend verringert. Eine durch eine langsame (lange) Einfangzeit gefüllte und durch eine schnelle (kurze) Emissionszeit entleerte Ladungsfangstelle 324 erzeugt eine niedrige Rauschleistungsdichte. Als Ergebnis wird die Hauptursache von Funkelrauschen bedeutsam unterdrückt.
Von den Erfindern ist weiterhin erkannt worden, dass das Anlegen eines Durchlass-Body-Biases nur dann eine bedeutsame Verringerung von Funkelrauschen bewirkt, wenn der Durchlass-Body-Bias während der Zeit angelegt wird, wenn das aktive Bauelement (z. B. der Transistor 100) in seinen „Aus-”(d. h. nicht leitenden)Zustand getrieben wird. Weiterhin kann es aufgrund des beschriebenen Mechanismus vorteilhaft sein, den Durchlass-Body-Bias nur dann anzulegen, wenn sich der Transistor in seinem „Aus-”Zustand befindet. Durch einen Durchlass-Body-Bias kann das Verhältnis von Steilheit (gm) zu Strom (z. B. gm/ID) verschlechtert werden. Es ist daher zu bevorzugen, während des „Ein-”(d. h. leitenden)Zustandes des Transistors keinen Durchlass-Body-Bias aufzuweisen und den Durchlass-Body-Bias nur während des „Aus-”Zustandes des Transistors anzulegen. Dahingehend kann der Durchlass-Body-Bias ein geschaltetes Signal sein, das zum geschalteten Vorspannungs-(d. h. Gate-Steuerungs-)Signal 180° gegenphasig ist. Es kann aus dem invertierten geschalteten Vorspannungssignal abgeleitet sein. Durch die Verwendung eines geschalteten Durchlass-Body-Biases kann der Stromverbrauch und die Fläche des aktiven Bauelements verringert werden.
Die beschriebenen Verfahren funktionieren auch für Hochfrequenzsignale von geschalteter Gate-Vorspannung und geschaltetem Durchlass-Body-Bias, da der Transistor für ein Signal mit 50% Tastverhältnis 50% der Zeit lang eine Situation sieht, worin es eine viel kürzere Entleerungszeit als während des anderen Teils des Zyklus gibt. Die effektive Emissionszeit ergibt sich daraus, dass 50% der Zeit eine kurze Emissionszeit vorliegt und in den anderen 50% der Zeit eine längere Emissionszeit. Das Gesamtergebnis ist eine verringerte Emissionszeit im Vergleich der Zustände einer konstanten bzw. nicht geschalteten Vorspannung. Das Tastverhältnis ist möglicherweise nicht 50% und der Transistor kann sich für eine kürzere oder längere Dauer des Prozentsatzes im „Aus-”Zustand befinden, was in Verbindung mit einem Durchlass-Body-Bias immer noch eine bedeutsame Rauschverringerung bewirkt. Das zu einer bevorzugten oder optimalen Rauschverringerung führende Tastverhältnis wird durch die Emissionszeitkonstanten der Fangstelle (z. B. 324) im „Aus-” und im „Ein-”Zustand des Transistors 100 bestimmt.
Rauschverringerung wird jedoch nur für Frequenzen unterhalb der Schaltfrequenz im Fall eines Tastverhältnisses von 50% und für andere entsprechende Frequenzen für ein Tastverhältnis von nicht-50% eintreten. Tastverhältnisse mit weniger als 50% des „Aus-”Zustandes können Vorteile aufweisen, wenn ein hoher durchschnittlicher Transistorgleichstrom mit niedrigerem Rauschen erreicht werden soll. Die kurzzeitigen „Aus-”Zustandsimpulse könnten leichter herausgefiltert werden. Auch kann Rauschverringerung mit Schalten mit viel niedrigerer Frequenz erreicht werden, als die, mit der die eigentliche Schaltung arbeitet. Beispielsweise könnte im Fall von Oszillatorphasenrauschen das Schalten vergleichsweise niedrig im Bezug auf die Schwingungsfrequenz sein, da Funkelrauschen als eine Niederfrequenzerscheinung die Frequenz des Oszillators nur in einer langen Zeitskala im Vergleich zur Periode des Oszillators ändern könnte.
Die beschriebenen Verfahren unter Verwendung eines Durchlass-Body-Biases (d. h. einer Vorwärts-Substratvorspannung) stellen ein geeignetes Mittel zur Rauschverringerung in Halbleiterschaltungen bei Verwendung skalierter Technologien dar. Insbesondere werden durch die Tatsache, dass Vorwärts-Substrat-Vorspannung nur während des „Aus-”Zustandes des Transistors benötigt wird, neue Schaltungsarchitekturen und Vorspannungsanordnungen in Schaltungen unterstützt, die eine unterschiedliche nützliche Anwendung der beschriebenen Verfahren ermöglichen.
Beispielhafte Ausführung der Dicke des Dielektrikums
Weiterhin haben die Erfinder erkannt, dass die Dicke 120 des Dielektrikums 118 eine wesentliche Auswirkung auf die Verringerung von Funkelrauschen während Durchlass-Body-Bias-Operationen gemäß der vorliegenden Lehre aufweist. Das allgemeine Verhältnis besteht darin, dass eine dickere dielektrische (d. h. Gate-Oxid-)Schicht eine erhöhte Empfindlichkeit des Funkelrauschens bezüglich der Amplitude des Gate-„Aus-”(Steuer-)Signals und Body-Bias-Signals ergibt. Das dickere Gate-Dielektrikum kann durch eine dickere physikalische Dicke des Gate-Dielektrikums t_ox oder durch ein Gate-Dielektrikum mit einer niedrigeren durchschnittlichen relativen Dielektrizitätskonstante e_r, die zu einer dickeren elektrischen Stärke t_el = t_ox/e_r führt, erreicht werden.
Als beispielhaftes und nicht begrenzendes Beispiel wurde ein erster Transistor (z. B. Transistor 100) in einer 130-Nanometer-(nm-)Umgebung mit einer dielektrischen Dicke von 2,2 nm ausgeführt und unter einem ersten Betriebszustand mit überhaupt keinem Body-Bias und dann unter einem zweiten Betriebszustand, in dem Body-Bias angelegt wurde, betrachtet. Es wurde erkannt, dass Funkelrauschen um einen Faktor von annähernd Zwei (annähernd 3,0 dB Differential) im zweiten Betriebszustand bezüglich des ersten Betriebszustandes verringert wurde.
Danach wurde ein zweiter Transistor in einer 130-nm-Umgebung mit den gleichen Gesamteigenschaften wie unmittelbar oben beschrieben, mit der Ausnahme einer 5,2-nm-Dicke des Dielektrikums (d. h. Gate-Oxid) ausgeführt. Es wurde ein erster Betriebszustand von keinem Body-Bias in Betracht gezogen, gefolgt von einem zweiten Betriebszustand, wobei ein Body-Bias angelegt wurde. Es wurde erkannt, dass eine allgemein dickere dielektrische Schicht (z. B. Dielektrikum 118 des Transistors 100) eine bedeutsam verbesserte Funkelrauschverringerung während des Durchlass-Body-Bias-Betriebs des Transistors ergab.
Die elektronische Konstruktion wird durch Markterwartungen, Betriebsgeschwindigkeiten und sonstige Faktoren auf fortschreitend kleinere Strukturelemente hin getrieben. Im Allgemeinen bewirkt ein dünneres Dielektrikum einen höheren Strom und/oder eine höhere Steilheit (gm). Im Ergebnis sind Bauelemente typischerweise nach den kleinsten (oder beinahe kleinsten) physikalischen Abmessungen ausgelegt, die funktionsmäßig in einer jeweiligen Umgebung plausibel sind. Im Zusammenhang mit MOSFET-Transistoren entspricht eine minimale dielektrische Dicke allgemein der Mindest-Gate-(Kanal-)Längendimension des Gates. Verdicken des Dielektrikums auf irgendeinen deutlich größeren Wert als das Minimum läuft der vorwiegenden Tendenz im Stand der Elektrotechnik entgegen. Von den gegenwärtigen Erfindern wird in Betracht gezogen, dass das Abwägen entgegen gesetzter Konstruktionsziele (z. B. erhöhte Betriebsgeschwindigkeit gegen verringertes Funkelrauschen usw.) zu einer „optimierten” Auswahl der Dicke des Dielektrikums in jeder beliebigen bestimmten Ausführungsform führen wird.
Während oben stehend eine nicht einschränkende Darstellung der dielektrischen Dicke beschrieben ist, wird durch die vorliegende Lehre die Verwendung einer beliebigen plausiblen Dicke des Dielektrikums in einer bestimmten Ausführungsform in Betracht gezogen. Weiterhin können auch zwei oder mehr Schichten vom Dielektrikum jeweils mit einem entsprechenden k-Wert (d. h. Dielektrizitätskonstante) zum Definieren eines Gesamtdielektrikums benutzt werden, das das Gate von dem darunter liegenden Halbleitersubstrat trennt (d. h. Kanalgebiet). So ist die vorliegende Lehre nicht einschränkend und richtet sich auf jede und alle auf die Verwendung mit den hier dargestellten Durchlass-Body-Bias-Verfahren anwendbare Dicken des Dielektrikums.
Beispielhafte Vorrichtung, mit der die Gate-Dielektrikum-Dicke implementiert wird
4 ist eine Blockschaltbildansicht eines drahtlosen Bauelements (d. h. einer drahtlosen Vorrichtung) 400 mit Aspekten der vorliegenden Lehre. Als nicht einschränkendes Beispiel wird angenommen, dass das drahtlose Bauelement 400 verschiedene Ressourcen enthält, die aus Deutlichkeitsgründen nicht besonders dargestellt sind. Es wird weiterhin angenommen, dass das drahtlose Bauelement 400 zum Durchführen eines oder mehrerer drahtloser Betriebsweisen ausgelegt ist (z. B. mobile Zellularkommunikationen, GPS-Empfang (Global Positioning System) usw.)
Das drahtlose Bauelement 400 enthält eine Schaltung 402. Die Schaltung 402 enthält unter anderen möglichen Merkmalen einen Transistor mit relativ dickem Dielektrikum (Transistor 404). Der Transistor 404 enthält eine allgemein verdickte dielektrische Schicht (und/oder ein Gate-Dielektrikum mit einer verringerten relativen Dielektrizitätskonstante), so dass während eines Body-Bias-Betriebs und/oder versorgungsbereichüberschreitenden Betriebs gemäß der gegenwärtigen Lehre Funkelrauschen unter irgend einen ausgewählten Schwellwert verringert wird. Aus Zwecken des nicht begrenzenden Beispieles wird angenommen, dass der Transistor 404 im Wesentlichen dem Transistor 100 mit einer dielektrischen Schicht 118 von rund 5,2 nm Dicke gleichwertig ist. Auch können andere Transistoren 404 mit anderen jeweiligen Eigenschaften gemäß der vorliegenden Lehre benutzt werden.
Auch enthält die Schaltung 402 Body-Bias-Schaltungen (Schaltungsteil) 406. Die Body-Bias-Schaltung 406 ist zum Bereitstellen eines geschalteten Body-Bias-Potentials für den Transistor 404 gemäß der vorliegenden Lehre ausgelegt. Es wird weiterhin angenommen, dass die Body-Bias-Schaltung 406 zum Bereitstellen eines Durchlass-Body-Bias-Signals während des „Aus-”Zustandes des Transistors 404 ausgelegt ist.
Weiterhin enthält die Schaltung 402 Schalt-Bias-Schaltungen (Schaltungsteil) 408. Die Schalt-Bias-Schaltung 408 ist zum Bereitstellen eines geschalteten Bias- oder Steuerpotentials für den Transistor 404 ausgelegt. Aus Zwecken des nicht einschränkenden Beispiels wird angenommen, dass die Schalt-Bias-Schaltung 408 an einen (nicht gezeigten) Gate-Anschluss des Transistors 404 angekoppelt ist. Es wird weiterhin angenommen, dass die Schalt-Bias-Schaltung 408 zum Bereitstellen eines Steuervorspannungssignals eingerichtet ist, das den Transistor 404 in einen „Ein-„” oder elektrisch leitfähigen Zustand und einen „Aus-” oder elektrisch nicht leitfähigen Zustand treibt.
In einigen Ausführungsformen kann die Body-Bias-Schaltung 406 zum Bereitstellen eines Body-Bias-Signals ausgelegt sein, das zu dem durch die Schaltung 408 bereitgestellten Schalt-Bias-Signal 180° phasenverschoben ist. In einer oder mehreren Ausführungsformen wird durch die Body-Bias-Schaltung 406 einfach das Schaltvorspannungssignal invertiert, so dass zwischen dem Body-Bias- und dem Schaltvorspannungssignal eine 180°-Phasendifferenz besteht. Eine solche invertierende Body-Bias-Schaltung 406 kann weiterhin das Schaltvorspannungssignal so skalieren und/oder versetzen, dass das dem Transistor 404 zugeführte Body-Bias-Signal abgeleitet wird. Auch können andere Verfahren benutzt werden, die das Body-Bias-Signal mit dem Schaltvorspannungssignal in Beziehung bringen. Der Transistor 404 kann wiederum Teil einer beliebigen, durch das drahtlose Bauelement 400 benötigten Schaltungsressource wie beispielsweise als nicht begrenzendes Beispiel einer Stromquelle, eines Oszillators, eines Mischers usw. sein.
Weiterhin enthält das drahtlose Bauelement 400 eine Quelle elektrischer Energie bzw. „Stromquelle” 410. In einer oder mehreren Ausführungsformen wird die Stromquelle 410 durch eine oder mehrere Batterien definiert. In anderen Ausführungsformen kann die Stromquelle 410 durch eine induktiv gekoppelte Stromversorgung definiert sein, die durch ein durch irgendeine Instanz außerhalb des drahtlosen Bauelements 400 bereitgestelltes elektromagnetisches Beleuchtungsfeld erregt wird. Auch können andere Arten von Stromquelle 410 benutzt werden. Auf jeden Fall ist die Stromquelle 410 so angekoppelt, dass sie Elektroenergie für die Schaltung 402 bereitstellt. Auf diese Weise wird angenommen, dass das drahtlose Bauelement 400 tragbar betreibbar ist.
Das drahtlose Bauelement 400 enthält weiterhin eine Antenne 412. Es wird angenommen, dass das drahtlose Bauelement 400 über drahtlose Signale 414 zwischen der Antenne 412 und einem drahtlosen Netz 416 arbeitet. Der Einfachheit halber ist ein einzelner Mobilfunkturm 416 dargestellt. Es versteht sich jedoch, dass andere (nicht gezeigte) Ressourcen eines entsprechenden drahtlosen Netzes ebenfalls gegenwärtig und funktionsfähig sind, sowie sie dazu benötigt werden, dass das drahtlose Bauelement 400 seine verschiedenen Funktionen (Zellularkommunikation, Internet-Zugriff usw.) durchführt. Das drahtlose Bauelement 400 ist ein allgemeines und nicht begrenzendes Beispiel von zahllosen Bauelementen und Systemen, die gemäß den Mitteln und Verfahren der vorliegenden Lehre ausgelegt sein und betrieben werden können.
Beispielhaftes Verfahren dielektrischer Dicke
5 ist ein Flussdiagramm eines Verfahrens 500 gemäß der vorliegenden Lehre. Das Verfahren 500 enthält bestimmte Schritte und Ausführungsreihenfolge. Es versteht sich jedoch, dass andere Verfahren bzw. Einschließen sonstiger Schritte und/oder Weglassen eines oder mehrerer der dargestellten Schritte und/oder Fortschreiten in anderen Ausführungsreihenfolgen ebenfalls gemäß der vorliegenden Lehre benutzt werden können. Der Deutlichkeit halber wird das Verfahren 500 unter Bezugnahme auf 1 beschrieben.
Bei 502 wird ein Halbleitersubstratmaterial bereitgestellt. Das Halbleitermaterial kann Silizium oder ein beliebiges sonstiges geeignetes Material sein. Als nicht begrenzendes Beispiel wird angenommen, dass ein Substrat 102 bereitgestellt wird.
Bei 504 wird ein erstes Wannengebiet im Substratmaterial ausgebildet und es wird ein zweites Wannengebiet innerhalb des ersten Wannengebiets ausgebildet. Das erste Wannengebiet und das zweite Wannengebiet sind von jeweils entgegen gesetzten Dotierungsarten. Das Ausbilden kann beispielsweise Ionenimplantation (oder Plasmadotierung usw.) eines Dotantenelements einschließen, um die jeweiligen Wannen als n- und p-Wannen zu definieren. Zwecks nicht begrenzenden Beispiels wird angenommen, dass in dem Substrat 102 eine erste n-Wanne 110 ausgebildet wird und eine zweite p-Wanne 108 in einem Teil der n-Wanne 110 ausgebildet wird.
Bei 506 wird über dem zweiten Wannengebiet ein Dielektrikum ausgebildet. Das Dielektrikum ist durch eine ausgewählte (d. h. optimierte) Dicke und/oder Dielektrizitätskonstante definiert, so dass eine Funkelrauscheigenschaft des sich ergebenden aktiven Bauelements (d. h. Transistors) unter einen vorbestimmten Schwellbetrag verringert wird, wenn das aktive Bauelement in einer Body-Bias- oder versorgungsspannungsbereichüberschreitenden Signalschaltbetriebsart betrieben wird. Das Dielektrikum kann aus einer oder mehreren Schichten aufgebaut sein, die eines oder mehrere des gleichen oder unterschiedlichen Materials aufweisen und abgestuft sein können, z. B. kann das Dielektrikum eine höhere Dielektrizitätskonstante an der Gate-Elektrode und eine niedrigere Dielektrizitätskonstante an der Halbleitergrenzfläche oder umgekehrt aufweisen. Die Abstufung kann schrittweise angeordnet sein, dadurch erreicht, dass nachfolgende aufgestapelte Schichten unterschiedliche Dielektrizitätskonstanten aufweisen, oder auf konstante Weise durch Diffundieren eines Dotanten in das Gate-Dielektrikum, das die Dielektrizitätskonstante fortlaufend ändert.
Bei 508 wird ein Gate-Gebiet über dem zweiten Wannengebiet ausgebildet. Das Gate-Gebiet kann ein Metall wie beispielsweise Aluminium (Al), TiN (Titannitrid) oder TaN (Tantalnitrid) sein, das vielleicht auch Zirkonium (Zr), dotiertes Polysilizium (Si) oder ein sonstiges geeignetes leitfähiges Material enthält. Auf jeden Fall ist das Gate-Gebiet physikalisch durch das bei 508 oben ausgebildete Dielektrikum vom Wannengebiet getrennt. Für Zwecke des nicht begrenzenden Beispiels wird angenommen, dass über dem Dielektrikum 118 ein TiN-, TaN- oder Polysilizium-Gate 114 ausgebildet wird. Auf diese Weise ist ein vollständiges MOSFET-Bauelement definiert worden, das für einen Body-Bias-Betrieb gemäß der vorliegenden Lehre eingerichtet ist.
Bei 510 werden in der bei 504 oben ausgebildeten zweiten Wanne jeweils ein Drain-Gebiet und ein Body-Gebiet ausgebildet. Die ausgebildete Source und Drain werden bezüglich der zweiten Wanne der entgegen gesetzten Art sein, während das Body-Gebiet aus gleichen Arten wie die zweite Wanne ausgebildet ist. Für Zwecke des nicht begrenzenden Beispiels wird angenommen, dass in der p-Wanne 108 ein n-Drain-Gebiet 106, ein n-Source-Gebiet 104 und ein p-Body-Gebiet 112 ausgebildet sind.
In vorangehenden und/oder anderen Ausführungsformen können jeweilige elektrisch leitfähige Anschlüsse mit den Source-, Drain-, Gate- und/oder Body-Gebieten des sich ergebenden aktiven Bauelements verbunden sein.
Erste beispielhafte Transistor-/Variable-Widerstandselement-Ausführungsform als Beispiel
Es sind hier verbesserte Verfahren zum verringerten Funkelrauschen offenbart, die beispielsweise auf Halbleiterbauelemente anwendbar sind. Verfahren gemäß der vorliegenden Offenbarung können vorteilhafterweise Leistung und Zuverlässigkeit solcher Bauelemente durch Verbessern des Rauschverhaltens und Verringern des Stromverbrauchs verbessern. Allgemein können Verfahren zur Signalverarbeitung mit verringertem Funkelrauschen gemäß der vorliegenden Offenbarung ein Durchlass-Body-Bias-Signal empfangendes aktives Bauelement benutzen. Nach einer Ausführungsform für einen N-Transistor kann dieser Vorgang das Verringern der Gate-Spannung unter die Schwellspannung des Transistors und Erhöhen der Substratspannung bedeuten. Das Durchlass-Body-Bias-Signal kann in Verbindung mit einem variablem Widerstandselement benutzt werden, das zum Verringern des Stromverbrauchs während der Gate-Substrat-Vorspannung und zum Sicherstellen, dass sich der Transistor in starker Anreicherung während der Vorspannung befindet, wirkt.
Gemäß einer Ausführungsform enthält eine Vorrichtung ein aktives Bauelement wie beispielsweise einen Transistor und ein veränderliches Widerstandselement, das ebenfalls ein Transistor sein kann, strukturiert in einem Halbleiterkörper. Das aktive Bauelement enthält einen Gate-Anschluss zum Empfangen eines Steuersignals, einen Source-Anschluss, einen Drain-Anschluss und einen Bulk-Anschluss zum Empfangen eines Body-Bias-Signals. Auch enthält die Vorrichtung ein veränderliches Widerstandselement verbunden mit dem Source-Anschluss des aktiven Bauelements. Das veränderliche Widerstandselement kann einen Steueranschluss zum Schalten desselben zwischen einem niedrigen Widerstandszustand und einem hohen Widerstandszustand, einen Source-Anschluss, der mit Erde verbunden sein kann, und einen mit der Source des aktiven Bauelements verbundenen Drain-Anschluss enthalten.
Gemäß zusätzlichen oder alternativen Ausführungsformen kann die Vorrichtung zum Empfangen eines Body-Bias-Signals am Bulk-Anschluss und am Source-Anschluss eingerichtet sein.
Gemäß einer weiteren Ausführungsform kann die Vorrichtung zum Erzeugen einer Stromquelle parallel zu einer ähnlichen Vorrichtung geschaltet sein. Gemäß einer weiteren Ausführungsform kann die Vorrichtung zum Bilden eines Inverters in Reihe geschaltet sein.
Gemäß einer weiteren Ausführungsform können vier Vorrichtungen zum Bilden eines Doppelzweiginverters angeordnet sein. Gemäß weiteren Ausführungsformen können die Vorrichtungen in eine Nur-PMOS-VCO-Schaltung, eine CMOS-VCO-Schaltung, eine Nur-NMOS-Doppelzweig-VCO-Schaltung oder einen einzel- oder doppelsymmetrischen Gilbert-Mischer angeordnet sein.
Hier bereitgestellte Schaltungen und Funktionsaspekte können mindestens teilweise auf einem gemeinsamen Substrat hergestellt sein, so dass ein oder mehrere jeweilige integrierte Schaltungsbauelemente definiert sind. In einer oder mehreren Ausführungsformen kann mindestens ein Teil des hier dargebotenen Funktionsgegenstandes in einer Umgebung von 250, 180, 130, 90, 65, 45 oder 32 Nanometer (oder kleiner) hergestellt sein.
Die hier beschriebenen Verfahren können auf eine Anzahl von Weisen implementiert werden. Ein beispielhafter Zusammenhang wird unten unter Bezugnahme auf die beiliegenden Figuren und die weitergeführte Besprechung bereitgestellt.
6 zeigt eine Ausführungsform einer in einem Halbleiterkörper ausgebildeten Vorrichtung 600 mit einem aktiven Bauelement 602 und einem veränderlichen Widerstandselement 604. Das aktive Bauelement 602 kann ein Feldeffekttransistor mit einem Source-Anschluss 606, einem Gate-Anschluss 608, einem Drain-Anschluss 610 und einem Bulk-Anschluss 612 sein. Das aktive Bauelement 602 kann auf oder innerhalb eines Substrats oder einer Substratschicht ausgebildet sein und kann in einem Halbleitermaterial wie beispielsweise Silizium oder Galliumarsenid ausgebildet sein. Ein Fachmann wird leicht verstehen, dass ein beliebiges anderes geeignetes Halbleitermaterial entsprechend benutzt werden kann und dass das Substrat ein Volumen-Halbleitermaterial sein kann oder eine auf einem anderen Trägersubstrat ausgebildete Schicht aus Halbleitermaterial aufweisen kann. Das variable Widerstandselement 604, das ebenfalls ein Transistor sein kann, kann einen Gate-Anschluss 614, einen geerdeten (Source-) Anschluss 616, einen Drain-Anschluss 606 und einen Bulk-Anschluss 626 aufweisen. So dient der Anschluss 606 als Drain-Anschluss des veränderlichen Widerstandselements 604 und als der Source-Anschluss des Transistors 602. Die Dioden 618 und 620 auf dem Transistor 602 sind nur repräsentativ für die Diodenübergänge, die zwischen dem Drain-Anschluss 610 und Bulk-Anschluss 612 und zwischen dem Source-Anschluss 606 und Bulk-Anschluss 612 bestehen, d. h. es sind keine zusätzlichen Dioden am Transistor 602 angebracht. Auf ähnliche Weise sind die Dioden 622 und 624 am veränderlichen Widerstandselement 614 einfach für die Diodenübergänge repräsentativ, die zwischen dem Drain-Anschluss 606 und Bulk-Anschluss 626 und zwischen dem Erd-(Source-)Anschluss 616 und Bulk-Anschluss 626 bestehen. Es sind daher keine zusätzlichen Dioden am variablen Widerstandselement 614 angebracht.
Das beispielhafte aktive Bauelement 602 ist als ein n-MOSFET-Transistor dargestellt. Der Transistor 602 ist jedoch nicht einschränkend und mit der vorliegenden Offenbarung wird auch die Anwendung der beschriebenen Verfahren auf jeden beliebigen sonstigen Transistor wie beispielsweise einem p-MOSFET-Transistor oder ein sonstiges geeignetes Transistor-Bauelement in Betracht gezogen. Das beispielhafte veränderliche Widerstandselement 604 ist als ein n-MOSFET-Transistor dargestellt. Das variable Widerstandsbauelement 104 ist jedoch nur als nicht einschränkendes Beispiel dargestellt und beschrieben und durch die vorliegende Offenbarung wird die Anwendung der beschriebenen Verfahren auf jedes beliebige sonstige veränderliche Widerstandselement in Betracht gezogen. Darüber hinaus kann ein Bulk-Anschluss 626 des veränderlichen Widerstandselements 604 wahlweise (über einen Schalter oder eine feste Kopplung) über den Anschluss 630 mit einer Erde 628 verbunden sein.
Beispielhaftes Zeitdiagramm/Verfahren zur Ausführung des Transistors/veränderlichen Widerstandselements
7 zeigt ein Zeitdiagramm, das bei dem Betrieb der Vorrichtung in der 6 benutzt werden kann. Der Transistor 602 wird über den Gate-Anschluss 608 „Ein-” oder „Aus-” geschaltet. Das veränderliche Widerstandselement 604 wird zwischen einem niedrigen Widerstandszustand und hohem Widerstandszustand über den Gate-Anschluss 614 umgeschaltet. Der Transistor 602 empfängt seine Durchlass-Body-Bias-Spannung über den Bulk-Anschluss 612. Das am Bulk-Anschluss 612 bereitgestellte Durchlass-Body-Bias-Signal ist zu dem am Gate-Anschluss 608 bereitgestellten Gate-Signal gegenphasig. Das Durchlass-Body-Bias-Signal wird „Aus-” geschaltet, ehe das veränderliche Widerstandselement 604 in einen niedrigen Widerstandszustand geschaltet wird. Dann wird der Transistor 602 „Ein-” geschaltet. Dann wird das veränderliche Widerstandselement 604 in einen hohen Widerstandszustand umgeschaltet, ehe das Durchlass-Body-Bias-Signal am Anschluss 612 an den Transistor 602 angelegt wird.
Da sich das veränderliche Widerstandselement 604 in einem hohen Widerstandszustand („Aus”) befindet, wird der Transistor 602 von der Bezugserde 616 und/oder der übrigen Schaltung abgetrennt. Das Steuersignal kann dann verringert werden (d. h. auf einen „niedrigen” Wert gesetzt werden) und es kann die Durchlass-Body-Vorspannung zum Erzeugen eines starken Anreicherungszustandes an 612 angelegt werden.
Wenn das veränderliche Widerstandselement 604 „Ein-” geschaltet ist, erzeugt es eine Verbindung mit niedrigem Widerstand, die als Kurzschluss für den Source-Anschluss 606 zur Bezugserde 616 oder der übrigen Schaltung wirkt. Wenn das veränderliche Widerstandselement 604 ein Transistor ist, wird es ein Gate-Weite-Längen-Verhältnis (W/L) benötigen, das hoch genug ist, um einen niedrigen Widerstandszustand herzustellen, so dass der Strom im Transistor 602 nicht durch das veränderliche Widerstandselement 604 während des „Ein-” Zustands des Transistors 602 beeinflusst wird.
Zweite beispielhafte Ausführung des Transistors/veränderlichen Widerstandselements
8 zeigt eine Vorrichtung 800 ähnlich der in 6 gezeigten Vorrichtung 600, aber mit einer Verbindung zwischen dem Bulk-Anschluss 812 und dem Transistor-Source-Anschluss 806. Die Dioden 818 und 820 am Transistor 802 sind nur für die Diodenübergänge repräsentativ, die zwischen dem Drain-Anschluss 810 und Bulk-Anschluss 812 und zwischen dem Source-Anschluss 806 und Bulk-Anschluss 812 bestehen, es sind keine zusätzlichen Dioden am Transistor 802 angebracht. Auf ähnliche Weise sind die Dioden 822 und 824 am veränderlichen Widerstandselement 804 nur für die Diodenübergänge repräsentativ, die zwischen dem Drain-Anschluss 806 und dem Source-Anschluss 816 bestehen, es sind keine zusätzlichen Dioden am veränderlichen Widerstandselement 804 angebracht. Das Bulk-Body-Signal wird durch eine Spannungsquelle 832 bereitgestellt, die mit Erde oder dem Bezugspotential 834 verbunden ist, und durch einen Transistor 836 über den Gate-Anschluss 838 gesteuert. Das Bulk-Body-Signal fungiert nach dem Zeitdiagramm 840.
Dritte beispielhafte Ausführungsform des Transistors/veränderlichen Widerstandselements
9a zeigt eine der in 8 gezeigten ähnliche Ausführungsform. In der Vorrichtung 900 enthält jedoch die Bulk-Source-Anschlussverbindung 912–906 einen Steuertransistor 932, der die Belegung der Bulk-Source-Verbindung unabhängig von dem Durchlass-Body-Bias-Signal ermöglicht. Der Steuertransistor 932 kann zur gleichen Zeit, zu der das Durchlass-Body-Bias-Signal an dem Bulk-Anschluss 912 angelegt wird, wie im Zeitdiagramm 940 gezeigt über den Gate-Anschluss 934 „Ein-” und „Aus-” geschaltet werden. Die Dioden 918 und 920 am Transistor 902 sind nur für die Diodenübergänge repräsentativ, die zwischen dem Drain-Anschluss 910 und Bulk-Anschluss 912 und zwischen dem Source-Anschluss 906 und Bulk-Anschluss 912 bestehen, es sind keine zusätzlichen Dioden am Transistor 902 angebracht. Auf ähnliche Weise sind die Dioden 922 und 924 am veränderlichen Widerstandselement 904 nur für die Diodenübergänge repräsentativ, die zwischen den Drain-Anschluss 906 und Bulk-Anschluss 926 und zwischen dem Source-Anschluss 916 und Bulk-Anschluss 926 bestehen, es sind keine zusätzlichen Dioden am veränderlichen Widerstandselement 904 angebracht.
9b zeigt eine der in 9a gezeigten ähnliche Ausführungsform, nur kann der Bulk-Source-Anschluss-Steuertransistor 932 nur dann eingeschaltet werden, wenn das Durchlass-Body-Bias-Signal eingeschaltet ist. Die Dioden 918 und 920 am Transistor 902 sind nur für die Diodenübergänge repräsentativ, die zwischen dem Drain-Anschluss 910 und Bulk-Anschluss 912 und zwischen dem Source-Anschluss 906 und Bulk-Anschluss 912 bestehen, es sind keine zusätzlichen Dioden am Transistor 902 angebracht. Auf ähnliche Weise sind die Dioden 922 und 924 am veränderlichen Widerstandselement 904 nur für die Diodenübergänge repräsentativ, die zwischen dem Drain-Anschluss 906 und Bulk-Anschluss 926 und zwischen dem Source-Anschluss 916 und Bulk-Anschluss 926 bestehen, es sind keine zusätzlichen Dioden am veränderlichen Widerstandselement 904 angebracht.
Bei Anwendung eines Body-Bias-Verfahrens auf einen Transistor (z. B. 602, 802 oder 902) ist das Widerstandselement (z. B. 604, 806 oder 904) mit der Source des Transistors (z. B. 602, 802 oder 902) verbunden, wo das Rauschen gelöscht werden sollte. Für das Body-Bias-Verfahren könnte das Widerstandselement (z. B. 604) ein mit einem NMOS- oder PMOS-Transistor (z. B. 602) kombinierter NMOS- oder PMOS-Transistor sein.
10a zeigt ein Beispiel des Anlegens eines versorgungsspannungsbereichüberschreitenden Signals PN V_g an einen Transistor (z. B. 1002) wie weiter unten definiert als geltend für Spannungen, die über oder unter der Betriebs-Drain-Source- oder Gate-Source-Spannung liegen, die für einen zuverlässigen Betrieb des Bauelements erforderlich ist. Für ein NMOS-Bauelement kann „versorgungsbereichüberschreitend” auch ein Steuersignal unter der Source-, Drain- und Bulk-Spannung bedeuten, für ein PMOS könnte „versorgungsbereichüberschreitend” auch ein Steuersignal über dem Potential von Drain, Source und Bulk bedeuten. Beim Zuführen eines versorgungsbereichüberschreitenden Signals zum Transistor (z. B. 1002) kann das Widerstandselement 1004 dem Drain 1006 des Transistors hinzugefügt werden, wo das Rauschen gelöscht werden sollte. Für einen NMOS-Transistor kann das mit dem Drain 1006 des Transistors 1002 verbundene Widerstandselement 1004 ein PMOS-Transistor oder ein NMOS-Transistor sein.
Gemäß einer Ausführungsform ist der Transistor 1002, dessen Rauschen gelöscht werden sollte, z. B. ein NMOS-Transistor. Source und Bulk dieses Transistors 1002 sind bei 0 V mit Erde 1008 verbunden. Das Drain 1006 dieses Transistors 1002 kann auf einer Spannung von +1 V liegen. Die Technologie weist ein Gate-Dielektrikum auf, das eine Spannung von 1 V aushalten kann. Wenn ein versorgungsbereichüberschreitendes Signal (z. B. –1 V) dem Gate dieses NMOS-Transistors zugeführt wird, beträgt die größte Spannungsdifferenz zwischen Gate und Drain 2 V, die den NMOS-Transistor beschädigen oder zerstören könnte. So kann am Drain das Widerstandselement 1004 zum Abtrennen des Drains zum Erzeugen eines schwebenden Potentials wie in 10a gezeigt am Drain 1006 bereitgestellt werden, ehe am Gate das versorgungsbereichüberschreitende Signal bereitgestellt wird.
10b zeigt eine weitere alternative Ausführungsform, in der der Drain des Transistors 1002 nach seiner Abtrennung von der übrigen Schaltung über das Widerstandselement 1004 mit dem Source-Potential über den NMOS-Transistor 1010 verbunden wird und danach das versorgungsbereichüberschreitende Signal für das Gate des Transistors 1002 bereitgestellt wird. Das Widerstandselement 1004 kann vorzugsweise ein PMOS-Transistor sein, wenn der Transistor, dessen Rauschen zu löschen ist, ein NMOS-Transistor ist, und umgekehrt für einen PMOS-Transistor. Es versteht sich, dass andere aktive oder passive Bauelemente in Reihe zwischen dem Widerstandselement (z. B. 1004) und dem Drain des Transistors (z. B. 1006) gezeigt in 10a und 10b platziert sein könnten.
Das hinsichtlich des Widerstandselements dargestellte Body-Bias-Verfahren könnte auch auf einen NMOS-Transistor angewandt werden (das gleiche gilt für einen mit einem PMOS-Widerstandselement zu kombinierenden PMOS-Transistor).
Eine weitere Abänderung des Body-Bias-Verfahrens besteht darin, dass im Fall des versorgungsbereichüberschreitenden Verfahrens andere aktive oder passive Bauelemente in Reihe zwischen dem Widerstandselement (z. B. 1004) und dem Drain des Transistors (z. B. 1006) platziert sein könnten.
Beispielhafte Ausführungsform Transistor/veränderliches Widerstandselement, Stromquelle
11 zeigt das Kombinieren einer ersten Vorrichtung 1100a, die ähnlich der Vorrichtung 600, 800, 900 oder gemäß einer sonstigen geeigneten Konfiguration aufgebaut sein kann, mit einer zweiten Vorrichtung 1100b, die ebenfalls ähnlich der Vorrichtung 600, 800, 900 oder gemäß einer beliebigen sonstigen geeigneten Konfiguration aufgebaut sein kann, zum Bilden einer Stromquelle 1101. Die erste Vorrichtung 1100a ist als eine Kombination eines Transistors 1102a und eines veränderlichen Widerstandselements 1104a dargestellt. Die zweite Vorrichtung 1100b kann der ersten Vorrichtung 1100a ähnlich oder gleich sein. Darüber hinaus können die erste Vorrichtung 1100a und zweite Vorrichtung 1100b in einem parallelen Aufbau verbunden sein.
Beispielhafte Inverter-Ausführungsform Transistor/veränderliches Widerstandselement
12 zeigt die Kombination einer ersten Vorrichtung 1200a mit einer zweiten Vorrichtung 1200b und aufgebaut zum Ausbilden eines Inverters 1201. Die erste Vorrichtung 1200a enthält mindestens einen Transistor 1202a und veränderliches Widerstandselement 1204a, die zweite Vorrichtung 1200b enthält mindestens einen Transistor 1202b und enthält eine veränderliches Widerstandselement 1204b. Erste Vorrichtung und zweite Vorrichtung 1200a und 1200b sind Spiegel voneinander, wobei eine PMOS (1200a) und die andere NMOS (1200b) ist. Obwohl der PMOS 1200a und der NMOS 1200b als Einzeltransistoren dargestellt sind, versteht es sich, dass der PMOS 1200a eine Schaltung sein kann, die PMOS- und NMOS-Transistoren enthält, und der NMOS 1200b eine Schaltung sein kann, die NMOS- und PMOS-Transistoren enthält. Sollte der PMOS-Block 1200a einen oder mehrere NMOS-Transistoren enthalten, würde kein Durchlass-Body-Bias an die NMOS-Transistoren angelegt werden, d. h. der Durchlass-Body-Bias kann nur an die rauschbehafteten PMOS-Transistoren des PMOS-Blocks angelegt werden. Sollte der NMOS-Block 1200b einen oder mehrere PMOS-Transistoren enthalten, würde kein Durchlass-Body-Bias an die PMOS-Transistoren angelegt werden, d. h. der Durchlass-Body-Bias kann nur an die rauschbehafteten NMOS-Transistoren des NMOS-Blocks angelegt werden.
Das veränderliche Widerstandselement 1204b kann an den Bezugs- oder Erdspannungsanschluss 1216 angeschlossen werden. Die Gate-Anschlüsse der Transistoren 1202a und 1202b sind mit einem gemeinsamen Anschluss 1208 verbunden. Der Ausgangsanschluss „OUT” 1206 kann ein den Source-Anschluss des PMOS-Transistors 1202a mit dem Drain-Anschluss des NMOS-Transistors 1202b verbindender gemeinsamer Anschluss 1206 sein.
Beispielhafte Mehrzweig-Inverter-Ausführungsform Transistor/veränderliches Widerstandselement
13 zeigt die Kombination von vier Vorrichtungen 1300a–d, die ähnlich der Vorrichtung 600, 800, 900 oder gemäß irgendeiner sonstigen geeigneten Konfiguration aufgebaut sein können, zum Ausbilden eines Doppelzweiginverters 1301. Die erste Vorrichtung 1300a ist in Reihe mit der zweiten Vorrichtung 1300b geschaltet und beide sind parallel mit der dritten Vorrichtung 1300c und vierten Vorrichtung 1300d verbunden. Die dritte Vorrichtung 1300c und vierte Vorrichtung 1300d sind in Reihe geschaltet. Ein Eingangssignal 1308 und Ausgangssignal 1306 ist mit beiden Zweigen verbunden, so dass die erste Vorrichtung 1300a und die dritte Vorrichtung 1300c „Ein-” geschaltet sind, während die zweite Vorrichtung 1300b und vierte Vorrichtung 1300d „Aus-” geschaltet sind. Oder alternativ ist die erste Vorrichtung 1300a und zweite Vorrichtung 1300b „Ein-” geschaltet, während die dritte Vorrichtung 1300c und vierte Vorrichtung 1300d „Aus-” geschaltet sind. In beiden Betriebsweisen wechseln die zwei Sätze (z. B. 1300a/b und 1300c/d) so zwischen „Ein” und „Aus”, dass die „Aus-” geschalteten Vorrichtungen dem Durchlass-Body-Bias unterworfen sind, während die Vorrichtungen, die „Ein-” geschaltet sind, normal funktionieren. In der Tat findet zwischen den zwei Invertern (1300c/d und 1300a/b) eine nahtlose Übergabe statt, wenn sie zwischen „Ein” und „Aus” wechseln. Dieses Beispiel ist unter Bezugnahme auf Inverter dargestellt, aber dieses Konzept lässt sich auf Nichtinverterbauelemente erweitern, um das Übergabemerkmal zu nutzen. Jede Vorrichtung der Reihe 1300 enthält einen Transistor (z. B. 1302a, b, c, d) und ein veränderliches Widerstandselement (z. B. 1304a, b, c, d).
Beispielhaftes Verfahren zum Betreiben einer Vorrichtung mit Transistor/veränderlichem Widerstandselement
14 zeigt das beispielhafte Verfahren 1400 des Betriebs einer beispielhaften Vorrichtung wie beispielsweise der Vorrichtung 600.
Bei 1402 wird ein Steuersignal einem Steueranschluss eines Transistors zugeführt. Das Steuersignal kann von einer Steuerschaltung oder einer sonstigen Schaltung zum Leiten und/oder Umwandeln einer Versorgungsspannung oder sonstigen Spannungsquelle stammen. Nach einer Ausführungsform wird ein Steuersignal dem Gate-Anschluss 608 für den Transistor 602 zugeführt, um den Transistor in einen „Ein-”Modus zu versetzen. Gemäß dieser Ausführungsform befindet sich das veränderliche Widerstandselement 604 in einem „niedrigen” Widerstandszustand und das Durchlass-Body-Bias-Signal ist in einem „Aus-”Zustand.
Bei 1404 wird das Durchlass-Body-Bias-Signal einem Bulk-Anschluss des Transistors 602 zugeführt.
Bei 1406 wird ein Steuersignal einem Steueranschluss 614 eines veränderlichen Widerstandselements 604 zugeführt. Nach diesem Verfahren befindet sich das veränderliche Widerstandselement 604 in einem niedrigen Widerstandszustand, wenn der Transistor 602 in einem „Ein-”Zustand ist, und wenn der Transistor 602 in einem „Aus-”Zustand ist, befindet sich das veränderliche Widerstandselement 604 in einem hohen Widerstandszustand.
Zusätzlich oder als Alternative wird bei 1408 das Durchlass-Body-Bias-Signal nur an den Bulk-Anschluss 612 angelegt, wenn sich der Transistor 602 im „Aus-”Zustand befindet.
Beispielhafte Mehrzweig-Ausführungen
Die Verwendung von Schaltpaartransistoren ist in der Elektrotechnik ganz normal. Auf seiner Basisebene ist ein Schaltpaar zwei parallele Transistoren, wo der Stromfluss so zwischen den zwei Transistoren wechselt, dass nur einer der zwei Transistoren zu einer Zeit benutzt wird.
Nach mindestens einer Ausführungsform kann Funkelrauschen durch Verteilen des Rauschens von einem größeren Transistor zu einer Mehrzahl kleinerer Transistoren verringert werden, die zum Verringern der Amplitude von ungewollten Signalen zu unterschiedlichen Zeiten „Aus-” und „Ein-” geschaltet werden, so dass sie eine geringere Einwirkung auf die verarbeiteten Signale ausüben. So kann eine Mehrzahl oder Zweige von parallelen Transistoren einen einzelnen Transistor ersetzen.
Nach dieser Ausführungsform besteht ein grundlegendes Schaltpaar aus zwei parallelen aktiven Bauelementen, in denen Strom zwischen den zwei Bauelementen wechselt. Insbesondere kann jedes aktive Bauelement durch eine Mehrzahl von Bauelementen ersetzt werden, die kleiner als das Hauptbauelement sind, aber zusammen die gleichen Leistungseigenschaften des größeren aktiven Bauelements bereitstellen. Die Mehrzahl von Bauelementen kann parallel geschaltet werden.
Nach einer weiteren Ausführungsform ist die Summe der Gate-Weiten der Mehrzahl von Transistoren gleich der Gate-Weite des größeren Transistors, den sie ersetzen. Für. jede Mehrzahl von Transistoren kann ein weiterer Transistor wie beispielsweise ein Schalttransistor der Mehrzahl von Transistoren hinzugefügt werden, um die Fähigkeit zum „Aus-” Schalten eines der Mehrzahl von Transistoren bereitzustellen, aber trotzdem die volle Verarbeitungsfähigkeit einer Mehrzahl von Transistoren aufrechtzuerhalten. Dadurch kann der „Aus-” geschaltete Transistor einem Durchlass-Body-Bias zum Verringern von Rauschen und Stromverbrauch, Verhindern des Erniedrigens der Schwellspannung des Transistors und Verringern der parasitären Kapazität im Transistor unterworfen werden, während alle anderen Transistoren mit der Verarbeitung von Signalen fortfahren. Gemäß dieser Ausführungsform führt der Schalttransistor die Last des abgeschalteten Transistors. Wenn das Durchlass-Body-Biasing des Transistors abgeschlossen ist, wird der Transistor wieder „Ein-” geschaltet und der Schalttransistor wird „Aus-” geschaltet. Dieser Zyklus wiederholt sich unter den anderen Transistoren je nach Bedarf oder Bestimmung durch einen vorgewählten Plan oder auf Pseudozufallsweise, z. B. durch einen statistischen Kompensationsalgorithmus, der Variationen unter Bauelementen durch Mittelung ihrer Fehlanpassungswerte und/oder sonstige in der Technik bekannte Fehlanpassungsformungsverfahren kompensiert.
Nach einer Ausführungsform wird ein Paar Schaltbauelemente parallel geschaltet und wird im Zusammenhang miteinander als Differenzverstärker benutzt.
Nach einer weiteren Ausführungsform wird ein einzelnes Schaltpaar in Reihe mit mindestens einer Steuerschaltung geschaltet, die das Steigen des Gate-Signals und Abfallen des Body-Signals eines ersten Transistors gegen das abnehmende Gate-Signal und steigende Body-Signal eines zweiten Transistors steuert, sodass der Gesamtstrom oder die Steilheit (gm), die durch die gesamte Schaltung fließt, konstant bleibt.
Nach einer noch weiteren Ausführungsform wird ein Schaltpaar oder eine Mehrzweigschaltung in Kombination mit einer Reihe von Invertierverstärkern benutzt, die die Gate- und Body-Signale so steuern, dass Stromfluss oder Steilheit (gm) durch das Schaltpaar konstant bleiben. Das Schaltpaar kann auch die oben besprochenen Gate-Dielektrizitätsverfahren nutzen.
15 zeigt ein grundlegendes Schaltpaar 1500 aufweisend eine erste Transistorkomponente 1502, die mindestens einen Gate-, Drain-, Source- und Bulk-Anschluss aufweist, wobei die erste Transistorkomponente parallel mit einer zweiten Transistorkomponente 1504 geschaltet ist, die ebenfalls mindestens einen Gate-, Drain-, Source- und Bulk-Anschluss aufweist. Obwohl die erste Transistorkomponente 1502 und die zweite Transistorkomponente 1504 als einzelne Transistoren dargestellt sind, können sie mehrere Transistoren enthalten, wie ausführlicher unten beschrieben wird. Die erste Transistorkomponente 1502 kann ein Transistor mit einem Steueranschluss 1506 und Strompfad 1508 sein. Die zweite Transistorkomponente 1504 kann ein zweiter Transistor mit einem Steueranschluss 1510 und Strompfad 1512 sein. Der gesamte Stromfluss über dem Strompfad 1514 besteht aus der Summe des Stromflusses über den Strompfad 1508 und des Stromflusses über den Strompfad 1512. Das Zeitdiagramm 1516 zeigt, dass die Steuersignale [V_GATE1 und V_GATE2] beider Transistorkomponenten 1502 und 1504 so abgewechselt werden, dass sie sich nicht zur gleichen Zeit im „Ein-”Zustand befinden.
16 ist eine schematische Darstellung einer Schaltung 1600 mit einem Mehrzweigaufbau. Eine Mehrzahl von Transistoren 1602–1606 stellt die Entsprechung der ersten Transistorkomponente 1502 und/oder der zweiten Transistorkomponente 1504 dar. Die Anzahl von Transistoren kann sich ändern und die hier gezeigte Anzahl soll nicht für die eigentliche Anzahl von Transistoren, die benutzt werden können, begrenzend wirken. Auch ist ein Schalttransistor, z. B. Transistor 1608 parallel zur Mehrzahl von Transistoren 1602–1606 geschaltet dargestellt. Jeder der Transistoren in der 16 weist Gate-, Drain-, Source- und Bulk-Anschlüsse auf und ihre Gate-Weiten können als ähnlich oder identisch ausgewählt werden. Während eines Normalbetriebs ist mindestens einer der parallel geschalteten Transistoren „Aus-” geschaltet. Wenn beispielsweise ein „Ein-” geschalteter Transistor in einen „Aus-”Zustand überführt wird, wird der „Aus-” geschaltete Transistor in einen „Ein-„”Zustand übergehen. Während des „Aus-„”Zustands kann der Transistor Durchlass-Body-Bias- oder versorgungsbereichüberschreitenden Verfahren unterworfen sein.
Der „Aus-” geschaltete Transistor kann auf vorbestimmte, zufallsmäßige, pseudozufallsmäßige oder sequenzielle Weise ausgewählt werden. Die Auswahlkriterien können durch Auswertung der Fehlanpassung elektrischer Merkmale (Strom, Steilheit, Schwellspannung und so weiter) zwischen den Transistoren entweder einzeln oder durch Verwendung eines Mittelungsverfahrens geleitet werden. Beispielsweise würde bei gegebenen vier Transistoren mit verschiedenen Schwellspannungseigenschaften ein erster Transistor mit einem ersten Schwellspannungsmerkmal, das einem der anderen drei Transistoren am nächsten liegt, mit diesem Transistor mit dem nächsten passenden Schwellspannungsmerkmal geschaltet werden, so dass ein Transistor eingeschaltet ist während der andere Transistor ausgeschaltet ist. Dann würden die nächsten zwei Transistoren mit den nächsten naheliegendsten passenden Schwellspannungsmerkmalen geschaltet werden, so dass ein Transistor „Ein-” geschaltet ist während der andere Transistor „Aus-” geschaltet ist. Nach einem anderen Verfahren werden die Transistoren sequenziell „Aus-” und „Ein-” geschaltet auf Grundlage von Kriterien wie beispielsweise Standort, aber ungeachtet jeglicher Fehlanpassungskriterien.
17 ist eine schematische Darstellung eines Differenzverstärkers 1701 mit zwei in Reihe mit einer Stromquelle 1712 geschalteten Schaltpaaren 1700a/1700b. Das erste Schaltpaar 1700a weist einen ersten Transistor 1702a mit einem Steuersignalanschluss 1706a zum Empfangen des Steuersignals V_GATE 1a und einen zweiten Transistor 1704a mit einem Steuersignalanschluss 1708a zum Empfangen von V_GATE 2a auf. Das zweite Schaltpaar 1700b weist Steuersignalanschlüsse 1706b zum Empfangen des Steuersignals V_GATE 2b und 1708b zum Empfangen des Steuersignals V_GATE 1b auf. Nach der Darstellung im Zeitdiagramm fungieren die Spannungen abwechselnd.
18 ist eine schematische Darstellung eines Differenzverstärkers 1801, der dem in 17 gezeigten Differenzverstärker 1701 ähnlich ist. Jedoch sind die Schaltpaarbauelemente 1700a und 1700b des Differenzverstärkers 1701 durch Mehrzweigbauelemente ersetzt. Das Schaltpaar 1700a ist durch den Mehrzweig 1816 ersetzt und das Schaltpaar 1700b ist durch den Mehrzweig 1814 ersetzt. Der erste Mehrzweig 1816 besteht aus zwei Transistoren 1802 und 1804 und einem Schalttransistor 1806. Der zweite Mehrzweig 1814 besteht aus einem Schalttransistor 1812 und zwei Transistoren 1808 und 1810. Die Anzahl von in jedem Mehrzweigbauelement benutzten Transistoren ist nur zur Erläuterung und Einfachheit des Verständnisses dargestellt und soll nicht die Anzahl von Transistoren begrenzen, die benutzt werden können. So kann eine größere Anzahl von Transistoren für jede Mehrzweigkomponente benutzt werden. Das Zeitdiagramm erläutert das Betriebsverhältnis zwischen den Transistoren. V_GATE 1a wird an Transistor 1802 angelegt, V_GATE 2a wird an Transistor 1804 angelegt, V_GATE 3a wird an Transistor 1806 angelegt, V_GATEb 1b wird an Transistor 1808 angelegt, V_GATE 2b wird an Transistor 1810 angelegt und V_GATE 3b wird an Transistor 1812 angelegt.
19 ist eine schematische Darstellung einer Stromsteuerungsschaltung 1901, die ein einzelnes Schaltpaar 1900 und zwei Steuerschaltungen 1906 und 1908 enthalten kann. Die erste Steuerschaltung 1906 steuert das Gate-Signal am Gate-Anschluss 1922 und das Body-Signal am Body-Anschluss 1926 des ersten Transistors 1902. Die zweite Steuerschaltung 1908 steuert das Gate-Signal am Gate-Anschluss 1924 und das Body-Signal am Body-Anschluss 1928 des zweiten Transistors 1904. Die Steuerschaltungen 1906 und 1908 werden durch ein Steuersignal 1940 gesteuert. Die Stromsteuerungseinheit 1901 kann sicherstellen, dass der Gesamtstrom und/oder die Steilheit (gm) am Ausgangsanschluss 1914 und damit durch das Bauelement hindurch konstant ist. Anders gesagt stellen die Steuereinheiten 1906 und 1908 die Signale an den Gate-Anschlüssen (1922/1924) und Body-Anschlüssen (1926/1928) so ein, dass Strom oder Steilheit (gm) am Ausgang 1914 konstant ist.
20 ist eine schematische Zeichnung einer Schaltung 2001 zum Einstellen des Schalttransistorpaars 2000 zur Verwendung in Verbindung mit einem versorgungsbereichüberschreitenden Schaltsystem 2002, das eine mit Invertierverstärkern z. B. 2004 _a1-n oder 2004 _b1-n (oder Puffern) angeordnete Verteilerschaltung 2004 zum Einstellen der Verzögerung der steigenden und abfallenden Flanken von Signalen entlang den Pfaden 2006 bzw. 2008 benutzt. Die Verteilerschaltung 2004 kann jede geeignete Anordnung von Invertierverstärkern oder Puffern zum Einstellen der Verzögerung von Signalen wie z. B. D1, D2, UP1, UP2 und allgemein der Signale entlang den Pfaden 2006 und 2008 enthaltend Invertierverstärker mit den im Zeitdiagramm 2012 gezeigten Merkmalen sein. Die Puffer können innerhalb des Versorgungsspannungsbereichs eines gegebenen Bauelements fungieren, können außerhalb des Versorgungsspannungsbereichs geschaltet werden und/oder können zu einer niedrigeren Spannung als der Versorgungsspannung des Schaltpaars geschaltet werden.
Ein solcher Invertierverstärker 2004 _bn, der der letzte Invertierverstärker in der Reihe ist und an das Gate des Transistors 2006 angekoppelt ist, ist ausführlicher dargestellt. Der Invertierverstärker 2004 _bn kann eine beliebige Anzahl von PMOS 2010 _P und NMOS 2010 _N-Transistoren aufweisen, obwohl zwei NMOS- und zwei PMOS-Transistorzweige zum Erläutern eines Beispiels hier dargestellt sind.
Die Verstärker 2004 werden wie im Zeitdiagramm 2012 gezeigt betrieben. Das Zeitdiagramm 2012 erläutert, wie ein Digitalsignal durch die mehreren Zweige abgeändert werden kann, um ein fortlaufenderes geglättetes Signal zu erzeugen. Wenn beispielsweise nach einer Ausführungsform der Anfangszustand eines Gate eine hohe Spannung ist (d. h. „Ein”), wird wenn die Gate-Vorspannung verringert wird (d. h. das Gate „Aus-” geschaltet wird), der Strom ebenfalls verringert. Dies kann anfänglich relativ langsam stattfinden. Es kann jedoch gewünscht sein, einen konstanten Strom und/oder eine konstante Steilheit (gm) durch das Transistorpaar 2000 aufrechtzuerhalten. So können die Invertierverstärker 2004 _b1-n zum Steigern der Verringerung der Spannung wenn die Gate-Spannung entfernt wird ausgelegt und gesteuert sein und können die Steigung der Spannung bei Anlegen der Gate-Spannung verringern. Dadurch kann die Rate gesteuert oder zugeschnitten werden, mit der der Strom für einen oder beide der Transistoren im Transistorpaar zunimmt oder abnimmt, wodurch ein konstanter Strom und/oder eine konstante Steilheit (gm) über das Transistorpaar 2000 aufrechterhalten wird.
Durch das zugeschnittene Steuersignal werden die nichtlinearen Eigenschaften des Bauelements kompensiert, was auf eine dem Zeitdiagramm 2012 entsprechende Weise erreicht werden kann. Beispielsweise befindet sich der NMOS anfänglich im „Ein-” Zustand, was die Ausgabe des Puffers auf eine niedrige Spannung (Erde) legt. Der PMOS befindet sich in einem „Aus-”Zustand. Der NMOS wird auf einen „niedrigen” Zustand (d. h. hohen Widerstand) gesetzt und alle PMOS sind auf „Ein” gesetzt. Damit wird eine relativ steil ansteigende Steigung in der an den Body angelegten Spannung erzeugt. Ein PMOS-Transistor (z. B. 2010 _P2) wird dann „Aus-” geschaltet, was die Steigung des Spannungssignals verringert. Dann kann ein weiterer PMOS-Transistor (z. B. 2010 _P3) „Aus-” geschaltet werden und so weiter bis die gewünschte „Ein-”Spannung erreicht wird. Ein ähnliches Verfahren kann zum Zuschneiden der Rate, mit der die Spannung in einen „Aus-”Zustand zurück kehrt, befolgt werden wie im Zeitdiagramm 2012 dargestellt. So wird durch Steuern der PMOS- und NMOS-Transistoren eine fortlaufende Wellenform erzeugt, die die Nichtlinearitäten der Transistoren kompensiert.
Zum Einstellen der Signaleigenschaften des am Gate bereitgestellten Signals kann ein zusätzliches oder alternatives Signal 2014 hinzugefügt werden. Beispielsweise kann das Nutzsignal (d. h. zu verarbeitendes Signal) hinzugefügt werden, wenn eine kleine Signalamplitude für einen rauscharmen Verstärker wie in 17b–d dargestellt entlang den Schalter S1 und S2 der 20 enthaltenden Pfaden bereitgestellt wird. Im Fall einer LNA-Schaltung wird durch die Inverter am Ende der Verteilerschaltungs-Inverterkette die glatte Übergabe zwischen T1 und T2 durch Umschalten der Gates aus einem Inversions-Vorspannungszustand für optimale Verstärkung (z. B. +0,2 V über der Schwellspannung des Transistors durch Verwendung beispielsweise einer VDD, die 0,2 V zuzüglich der Schwellspannung des NMOS-Transistors auf 0 V zu beträgt, bereitgestellt und durch Schalter S3 und S4 wird nach Erreichen von 0 V das versorgungsbereichüberschreitende Signal, z. B. –1 V bereitgestellt. Nachdem der Inversionszustand erreicht ist (v_th + 0,2 V) werden die Schalter s1 und s2 geöffnet und am positiven Addierknoten 2014 wird das kleine Netzsignal (+ GS-Versatz = v_th + 0,2 V) bereitgestellt.
Sollten T1 und T2 PMOS-Transistoren sein, kann die letzte Inverterschaltung die versorgungsbereichüberschreitende Spannung selbst bereitstellen (z. B. durch Betreiben derselben mit einer höheren VDD als die VDD für T1 und T2). Sollte der letzte Inverter einen optimalen (T1/T2) PMOS-Inversionszustand zum Betreiben von T1/T2 in einem rauscharmen Verstärker bereitstellen, dann sollte das Schalten nicht auf 0 V gehen sondern auf eine höhere Spannung, die –0,2 V unter Schwellspannung des PMOS liegt (z. B. v_th(PMOS) = –0,3 V). In diesem Fall werden die NMOS-Transistoren 2010 _N1, N₂, ... N des letzten Inverters nicht mit Erde verbunden sondern mit einer Spannung, die höher ist und zum Betreiben der PMOS im Inversionszustand für optimale Verstärkung geeignet ist (z. B. v_th –0,2 V). Wenn diese Inversionsspannung für den PMOS erreicht ist, werden S1 und S2 geöffnet und das Nutzsignal wird über dem positiven Addierkonoten oder in gewissen Fällen über die Schalter S3 und S4 bereitgestellt. Schalter S3 und S4 werden möglicherweise nicht zum Bereitstellen des versorgungsbereichüberschreitenden Signals benötigt, da dieses Signal bereits über den letzten Inverter in der Verteilerschaltung bereitgestellt wird.
21 ist eine schematische Zeichnung einer Schaltung 2101 aufweisend ein Schaltpaar 2100 und eine Verteilerschaltung 2102, die zum Optimieren der Zeitverzögerung der steigenden und abfallenden Flanken von Gate-Signalen entlang den Pfaden 2104 und 2106 in Verbindung mit Body-Signalen 2108 und 2110 benutzt werden. Diese Ausführungsform kann auch ein dickeres Gate-Oxid und/oder eine Mehrzahl von Transistoren benutzen, die eine Mehrzweigeanordnung (siehe 16) zum Verbessern der Auswirkung von Vorspannung in Sperrrichtung auf das Verringern von Funkelrauschen bilden. Zusätzlich können die invertierten Verstärker die abfallenden und steigenden Flanken der Gate- und Bulk-Signale zum Aufrechterhalten eines konstanten Stroms und/oder einer konstanten Steilheit (gm) durch die Schaltung optimieren. Wenn beispielsweise die Gate-Spannung verringert wird, verringert sich der Strom im Transistor; diese Verringerung wird durch Steigern der Bulk-Spannung kompensiert. Da die Raten der Stromsteigerung anders als die Verringerungsrate sein können, können die Invertierverstärker zum Erzeugen eines gesteuerten geglätteten Signals zum Aufrechterhalten eines konstanten Stroms und/oder einer konstanten Steilheit (gm) ausgelegt sein.
Das geglättete Signal kann auf eine dem Zeitdiagramm 2112 entsprechende Weise erreicht werden. Anfänglich befindet sich der NMOS in einem „Ein-”Zustand, was den Ausgang des Puffers auf niedrige Spannung (Erde) setzt. Der PMOS befindet sich in einem „Aus-”Zustand. Der NMOS ist auf den „niedrigen” (d. h. hochohmigen) Zustand gesetzt und alle PMOS sind auf „Ein” gesetzt. Damit wird ein relativ steiler Anstieg in der an den Body angelegten Spannung erzeugt. Ein PMOS-Transistor (z. B. 2110 _P2) wird dann „Aus-” geschaltet, wodurch die Steigung des Spannungssignals verringert wird. Dann kann ein anderer PMOS-Transistor (z. B. 2110 _P3) „Aus-” geschaltet werden und so weiter bis die gewünschte „Ein-”Spannung erreicht ist. Ein ähnliches Verfahren kann zum Zuschneiden der Rate verfolgt werden, mit der die Spannung in einen „Aus-”Zustand zurückkehrt, wie im Zeitdiagramm 2112 dargestellt.
Durch die Invertierverstärker oder Puffer, z. B. 2004 _Al-N wird die Kapazität des zu steuernden Transistors getrieben. Dieser Transistor bietet dem Puffer 2102 eine Last dar. Durch die Anzahl von NMOS- und PMOS-Transistoren im Puffer 2102 wird die Treiberstärke (d. h. der Strom) des Puffers 2102 bereitgestellt. Dadurch wird in Kombination mit der zu treibenden Transistorlast bestimmt, wie schnell die Ausgangsspannung erreicht werden kann.
Auf ähnliche Weise werden zum Erhalten einer geglätteten Verringerung unter Verwendung der Schaltung der 21 anfänglich alle NMOS- und PMOS-Transistoren auf „niedrig” oder „Aus” gesetzt. Alle PMOS-Transistoren 2110 _P und beispielsweise ein NMOS-Transistor (z. B. 2110 _N1) werden auf „hoch” oder „Ein” gesetzt. Anfänglich wird dadurch eine relativ leicht abnehmende Steigung erzeugt. Dann wird ein weiterer NMOS-Transistor (z. B. 2110 _N2) „Ein-” geschaltet, was die Steigung des für den Body bereitgestellten Spannungssignals erhöht. Dann kann ein zusätzlicher NMOS-Transistor (z. B. 2110 _N3) „Ein-” geschaltet werden und so weiter, bis die gewünschte „Aus-”Spannung erreicht ist. Wie hinsichtlich der 20 beschrieben können ähnliche Invertierverstärker 2104 mit dem Gate verbunden sein. Darüber hinaus kann die Anzahl von Verstärkern 2104 zum Einführen oder Aufrechterhalten einer Verzögerung gesteuert sein. Beispielsweise kann es einen weiteren Invertierverstärker geben, der ein Signal für den Body anstatt für das Gate bereitstellt. Gemäß dieser Ausführungsform können Nichtlinearitäten hinsichtlich der Transistoren im Schaltpaar 2100 so kompensiert werden, dass der Strom und/oder die Steilheit (gm) im Transistor konstant gehalten wird. Darüber hinaus kann ein zusätzliches oder alternatives Signal 2114 hinzugefügt werden, um die Signaleigenschaften des am Gate bereitgestellten Signals einzustellen.
Beispielhaftes Verfahren zum Einstellen von Signalparametern
Es sind hier verbesserte Verfahren zum Verringern des Stromverbrauchs, der Substratkopplung und von unter geschalteter Gate- und/oder Substratvorspannung betriebenen Halbleiterbauelementen induziertem Nebensprechen zum Verringern des Niederfrequenzrauschens, z. B. Funkelrauschen und/oder NF-Rauschen und zufallsmäßiges Telegrafierrauschen in dem Halbleiterbauelement offenbart.
Nach einer Ausführungsform kann die Verringerung des Niederfrequenzrauschens Zeitperioden erfordern, wo die Gate-Source-Spannung auf oder unter der Schwellspannung des Transistors für Kanalträgerinversion liegt. Eine solche Gate-Source-Spannung wird als die Gate-„Aus-”Spannung bezeichnet. Mit einer Gate-Source-Spannung oberhalb der Schwellspannung wird ein zu einem höheren Kanal- oder Source-Drain-Strom führender Kanalträgerinversionszustand hergestellt, der als die Gate-„Ein-”Spannung bezeichnet wird. Zusätzlich zu der Gate-„Aus-”Spannung kann ein Durchlass-Body-Bias angelegt werden, der eine Gate-Substrat-Spannung herstellt, die den Bauelementkanal in einen Trägeranreicherungszustand treibt. Dieser Body-Bias wird auch oft als Body-Bias, Substrat-Bias, Vorspannung in Sperrrichtung, Bulk-Bias-„Ein-”Spannung oder Durchlass-Body-Bias-Zustand bezeichnet.
Das Erreichen eines Anreicherungszustandes durch Gate-„Aus-” und Substrat-„Ein-”Signale kann als der Rauschverringerungszustand bezeichnet werden, d. h. der zum Verringern des Niederfrequenzrauschens erforderliche Zustand. Das Niederfrequenzrauschen wird während Perioden verringert, in denen eine Gate-„Aus-” und Substrat-„Ein-”Spannung gleichzeitig angeordnet sind. Der Betrag einer Rauschverringerung ist vom Verhältnis der Zeit, für die sich das Bauelement im Anreicherungszustand befindet im Vergleich zu der Zeit, in der sich das Bauelement in einem Inversionszustand befindet, wie auch dem erreichten Grad an Anreicherungszustand abhängig. Der Grad des Erreichens des Anreicherungszustandes kann beispielsweise von der Amplitude der Gate-„Aus-” und Substrat-„Ein-”Signale abhängig sein. Der Betrag an Rauschverringerung kann auch von dem Verhältnis der Dauer, für die sich das Bauelement im Anreicherungszustand im Vergleich zu der Dauer, für die sich das Bauelement im Inversionszustand befindet abhängig sein. Dieses Verhältnis von Dauer ist von den Taktmustern der Gate- „Aus-” und Substrat-„Ein-”Signale abhängig, die durch Frequenzspektren und Phasenspektren oder durch Amplitude, Periode, Phase und Tastverhältnis der Gate-„Aus-” und Substrat-„Ein-”Signale definiert sind.
Die Signalmerkmale (z. B. Frequenz und Phasenspektren, Amplitude, Phase, Periode, Tastverhältnis usw.) der Gate- „Aus-” und Substrat-„Ein-”Signale (oder Spektren von Signalen) können von den Signalmerkmalen des zu verarbeitenden eigentlichen Signals (oder der Spektren von Signalen) unterschieden werden. Das zu verarbeitende eigentliche Signal ist ein Signal, das Nutzinformationen enthält, wie beispielsweise in einer drahtlosen Kommunikationsvorrichtung das Sprachsignal eines Menschen oder ein sonstiges Signal, das Informationen enthält. Die Signalmerkmale der Gate-„Aus-” und Substrat-„Ein-”Signale müssen jedoch nicht auf irgendwelche Weise mit den Signalmerkmalen des zu verarbeitenden Signals korreliert sein. Als anschauliches Beispiel erfordert die Phasenrauschverringerung in einem spannungsgesteuerten Oszillator (VCO) bei 100 kHz Versatz von der Trägerfrequenz keine Gate-„Aus-” und Substrat-„Ein-”Signale zum Rauschlöschen mit der gleichen Frequenz wie die Schwingungsfrequenz des VCO, die beispielsweise 14 GHz betragen kann. In der Tat kann Anlegen der Gate-„Aus-” und Substrat-„Ein-”Signale mit einer Periode von 1 μs zum Verringern des Rauschens bis zu 100 kHz genügen. Mit einer niedrigeren Schaltfrequenz des Gate-„Aus-” und Substrat- „Ein-”Signals wird die Schaltleistung P_SW nach P_SW (proportional zu) C·A²·f reduziert, wobei „C” die Kapazität (gesehen vom Gate oder dem Substrat) ist, „A” die Amplitude (des Gate- oder Substratsignals) ist und „f” die Schaltfrequenz ist. Mit einer niedrigeren Frequenz des Schaltens des Gate-„Aus-” und Substrat-„Ein-”Signals kann auch die Substratkopplung, d. h. der Effekt des Ankoppelns des Signals an das Substrat verringert werden. Die Substratkopplung wird mit einer niedrigeren Frequenz verringert, da die vom Gate zum Substrat und von der Bulk-Wanne oder Body-Wanne des Transistors zum Substrat erzeugte Impedanz mit niedrigerer Frequenz ansteigt. Zusätzlich erlaubt die Verwendung unterschiedlicher Spektraleigenschaften des geschalteten Gate-„Aus-” und Substrat-„Ein-”Signals von den Spektraleigenschaften der zu verarbeitenden Signale in einem System auf Chiplösung die Trennung der jeweiligen Frequenzspektren im Frequenzbereich. Dies hat die Wirkung des Reduzierens von Nebensprechen zwischen diesen Signalen. Darüber hinaus erlaubt Auswählen der Frequenzspektren der geschalteten Gate-„Aus-” und Substrat-„Ein-”Signale oberhalb der Frequenzspektren der zu verarbeitenden Signale mehr flächenwirksame chipinterne Filterungsverfahren zum Filtern der Frequenzkomponenten der geschalteten Gate-„Aus-” und Substrat-„Ein-”Signale.
Optimieren der Periode und des Tastverhältnisses des Durchlass-Body-Bias-Signals und Gate-„Aus-”Signals kann niedrigere Durchlass-Body-Bias-Spannungen ermöglichen, was wiederum den Stromverbrauch verringern kann. Weiterhin wird durch Einstellen der Periode für das Durchlass-Body-Bias-Signal die Notwendigkeit eines konstanten Durchlass-Body-Bias-Signals verhindert und ein niedrigerer Stromverbrauch erzielt. Kurz gesagt ermöglicht dies das gezielte Anlegen eines Durchlass-Body-Bias-Signals auf Grundlage der vorgewählten Tastverhältnisse des Steuersignals, das das aktive Bauelement steuert.
Betreiben eines Transistors wie beispielsweise eines Transistors zur Verwendung in einer drahtlosen Kommunikationsvorrichtung unter Verwendung eines Durchlass-Body-Bias-Signals und Gate-„Aus-”Signals mit einer höheren Frequenz als der Frequenz des zu verarbeitenden Signals kann Signalnebensprechen durch Trennung von Frequenzbändern verhindern und kann das Herausfiltern jedes Signals erleichtern. Die Durchlass-Body-Bias-Frequenz muss nur etwas höher als die Frequenz des Steuersignals oder des zu verarbeitenden Signals sein; jedoch ermöglicht die Verwendung einer viel höheren Frequenz, z. B. 10-mal höheren Frequenz ein leichteres Filtern für „chipinterne” Filter aufgrund der Tatsache, dass solche Filter geringere Flächenerfordernisse zum Herausfiltern von Signalen mit höheren Frequenzen aufweisen.
22 zeigt ein Zeitdiagramm eines mit Durchlass-Body-Bias und Gate-„Aus-”Signal zu verwendenden grundlegenden Zeitmusterplans. Ein Steuersignal 2202 kann beispielsweise an den in 2 gezeigten Gate-Anschluss 224 angelegt werden. Das Steuersignal 2202, das auf dem eigentlichen zu verarbeitenden Signal basieren könnte, besitzt eine „Ein-” Zeit 2206, eine „Aus-”Zeit 2208, eine Periode 2210 und Amplitude 2212. Das Durchlass-Body-Bias-Signal 2204 besitzt eine „Aus-”Zeit 2214, eine „Ein-”-Zeit 2216 und Amplitude 2218. Das Steuersignal 2202 und das Durchlass-Body-Bias-Signal 2204 sind um 180° phasenverschoben dargestellt. Wenn daher das Steuersignal „Ein” ist, ist das Durchlass-Body-Bias-Signal „Aus”. Dies ist nur beispielhaft, da die Signale nach der vorliegenden Ausführungsform beide für mindestens eine endliche Zeitperiode „Aus” oder „Ein” sein können.
In Digitalschaltungen kann eine dynamische Einstellung der Schwellspannung v_th durch Anlegen während eines Transistor-„Aus-”Zustandes eines Body-Bias in Sperrrichtung zum Vergrößern der Schwellspannung und damit Verringern des Leckstroms der Schaltung erreicht werden. Es wird ein Durchlass-Body-Bias- (mit der Source von NMOS mit Erde verbunden und Source von PMOS mit VDD verbunden) im Transistor-„Ein-”Zustand zum Verringern der Schwellspannung und damit zum Erhöhen des Stroms angelegt. Dies ergibt eine Schaltung, die einen niedrigen „Aus-”Leckstrom und hohe Betriebsgeschwindigkeit aufweist. Allgemein ist dies ein gleichphasiger geschalteter Gate- und Body-Bias, d. h. eine Phasendifferenz zwischen dem Gate und dem Body-Signal von annähernd 0° (z. B. kann es annähernd 5° oder annähernd 10° sein) oder annähernd 360° (z. B. könnte es annähernd 350° oder annähernd 355° sein). Um jedoch ein Body-Bias-Rauschverringerungsverfahren wie hier beschrieben zu erreichen kann die Phasenverschiebung zwischen dem Steuer-(Gate-)Signal und dem Durchlass-Body-Bias-Signal wie in 22 gezeigt annähernd 180° betragen. Die Phasenverschiebung zwischen dem Steuer-(Gate-)Signal und dem Durchlass-Body-Bias-Signal kann jedoch jede geeignete Phasenverschiebung aufweisen, z. B. zwischen annähernd 91° bis annähernd 269°, die eine Rauschverringerungswirkung erreicht.
23 zeigt ein Zeitdiagramm, das einen alternativen Taktmusterplan darstellt. Das Steuersignal 2202 von der 22 ist zur Bezugnahme dargestellt. Ein Durchlass-Body-Bias-Signal 2304 mit unterschiedlichen Eigenschaften (z. B. Tastverhältnis) vom Signal 2204 ist ebenfalls dargestellt. Insbesondere weist das Durchlass-Body-Bias-Signal 2304 ein zum Abstimmen des Stromverbrauchs gegen die Rauschverringerung ausgewähltes Tastverhältnis auf. Das Tastverhältnis für das Durchlass-Body-Bias-Signal 2304 beträgt: Tastverhältnis = [n·(2316)] / [(2312) + (2314) + n·(2316)] wobei „n” die Anzahl von Substrat-„Ein-”Perioden bezeichnet. In diesem Beispiel sind die „Ein-”Perioden gleicher Länge, aber dies ist nur beispielhaft, da die „Ein-” Perioden unterschiedliche Zeitlängen aufweisen können. Mit der Tastverhältnisgleichung wird bestimmt, wie häufig das Durchlass-Body-Bias-Signal an den Transistor 200 angelegt wird. Die Variablen für die Tastverhältnisgleichung sind die Durchlass-Body-Bias-Signal-„Ein-”Zeit 2316, Durchlass-Body-Bias-Signal-„Aus-”Zeit 2314 und die Durchlass-Body-Bias-Signal-„Aus-”Periode 2312. In dieser Ausführungsform wechselt das Durchlass-Body-Bias-Signal zweimal pro Periode zwischen „Ein” und „Aus” und das Tastverhältnis für das Durchlass-Body-Bias-Signal 2304 unterscheidet sich von dem Tastverhältnis für das Steuersignal 2202. Darüber hinaus können die Signaleigenschaften wie beispielsweise die Amplitude 2318 und das Tastverhältnis des Durchlass-Body-Bias-Signals zum Minimieren der zum Leeren der Fangstellen im Transistor benötigten Zeitdauer ausgewählt werden.
24 zeigt eine weitere alternative Ausführungsform zur Verwendung mit Durchlass-Body-Bias-Betrieb, in der ein Durchlass-Body-Bias-Signal 2404 an den Transistor 200 angelegt wird. Eine Eigenschaft des Durchlass-Body-Bias-Signals 2404 ist, dass die Periode länger als die Periode des Steuersignals 2202 ist und das Signal 2404 nur einmal pro Periode „Ein-” und „Aus-”geschaltet wird. So wird der Durchlass-Body-Bias-Effekt während gewisser Zeitperioden erreicht, wenn das Steuersignal 2202 „Aus-” geschaltet ist, kann aber nicht zu jeder Zeitperiode erreicht werden, in der das Steuersignal „Aus” ist. Dies kann die Wirkung des Bereitstellens der Vorteile des Durchlass-Body-Bias-Signals 2404 aufweisen, aber Strom sparen durch Nichtanlegen des Durchlass-Body-Bias-Signals 2404 jedes Mal, wenn das Steuersignal „Aus” ist. Darüber hinaus kann wie durch die gestrichelten Linien gezeigt und gemäß einer alternativen Ausführungsform die „Ein-”Zeit und Amplitude des Durchlass-Body-Bias-Signals eingestellt werden.
25 zeigt zwei weitere alternative Ausführungsformen zur Verwendung mit Durchlass-Body-Bias, in denen ein Durchlass-Body-Bias-Signal 2504 oder 2506 an den Transistor 200 angelegt wird. Hier wird durch die zwei Ausführungsformen die Verwendung unterschiedlicher Perioden mit einem höherfrequenten Durchlass-Body-Bias-Signal hervorgehoben. Das Durchlass-Body-Bias-Signal 2504 weist eine charakteristische Periode auf, die länger als die Periode des Steuersignals 2202 ist. Die Frequenz des Durchlass-Body-Bias-Signals 2504 ist viel höher als die des Steuersignals 2202 und wechselt periodisch zweimal während dem „Aus-”Zustand des Steuersignals 2202 zwischen „Ein” und „Aus”. Das Durchlass-Body-Bias-Signal 2504 kann jedoch eine verringerte „Ein-”Zeit 2514 in Kombination mit einer höheren Amplitude aufweisen, was ein geringeres Nebensprechen ergibt. Das zweite Durchlass-Body-Bias-Signal 2506 spiegelt die Frequenz des ersten Signals 2504 wider, besitzt aber eine kürzere Periode. Man beachte die Unterschiede zwischen „Aus-” Zeiten 2512 und 2516. Das Steuersignal kann das gleiche wie das Nutzsignal, d. h. das zu verarbeitende Signal, sein, wie beispielsweise das Schwingungssignal eines VCO, oder das Steuersignal kann sich von dem Nutzsignal wie beispielsweise einem Rauschlöschsignal von einem LNA unterscheiden.
26 zeigt eine weitere alternative Ausführungsform des Anlegens eines Durchlass-Body-Bias-Signals an den Transistor 200. Das Durchlass-Body-Bias-Signal 2604 weist eine niedrigere Frequenz als das Steuersignal 2202 auf. Als Ergebnis ist das Durchlass-Body-Bias-Signal 2604 für einen Teil der Zeit (2614) „Ein-„” geschaltet, die das Steuersignal 2202 „Aus” ist. Zusätzlich oder als Alternative kann die Periode eine solche sein, dass das Durchlass-Body-Bias-Signal 2604 für einen Teil der Zeit (2612), die das Steuersignal 2202 „Aus” ist, „Aus” ist. In dem dargestellten Beispiel sind die Frequenzen und die Perioden des Steuersignals 2202 und des Durchlass-Body-Bias-Signals 2604 so eingestellt, dass das Durchlass-Body-Bias-Signal 2604 alle 1,5 Zyklen der Frequenz des Steuersignals 2202 zwischen „Ein” und „Aus” wechselt.
Wie beispielsweise in 22 bis 26 gezeigt können das Durchlass-Body-Bias-Signal und Steuersignal periodische Signale mit in den Figuren im Zeitbereich dargestellten diskreten Frequenzspektren sein. Das Durchlass-Body-Bias-Signal und Steuersignal können auch nichtperiodische Signale mit einer Dauerfrequenz und Phasenspektren im Frequenzbereich sein. In einer periodischen Ausführungsform können sich die Grundharmonische oder Grundfrequenz (z. B. eine Untergrenze) oder die niedrigste Frequenz in einer harmonischen Reihe) des periodischen Durchlass-Body-Bias-Signals von der Frequenz der Grundharmonischen des periodischen Steuersignals unterscheiden. Beispielsweise kann die Frequenz der Grundharmonischen des periodischen Durchlass-Body-Bias-Signals größer als zwei (drei) Mal (oder dreimal, viermal, fünfmal, 10-Mal oder n-Mal) die Frequenz der Grundharmonischen des periodischen Steuersignals betragen. Für das nichtperiodische Signal mit einem kontinuierlichen Spektrum kann ein Fall einer niedrigeren Grenze durch einen gewissen Schwellwert der Amplitude der jeweiligen niedrigeren Grenzfrequenz definiert werden. Insbesondere kann die niedrigere Grenze erreicht werden, wenn die Amplitude dieser Frequenzkomponente diesen Schwellwert erreicht oder unterschreitet.
Wie oben erwähnt müssen die Signalmerkmale der Gate-„Aus-” und Substrat-„Ein-”Signale nicht auf irgendwelche Weise mit den Signalmerkmalen des zu verarbeitenden Signals korreliert sein. Beispielsweise kann die Schaltfrequenz höher oder niedriger als die Frequenz des zu verarbeitenden Signals sein. So kann zusätzlich oder als Alternative eine Mittenfrequenz der Frequenz- und Phasenspektren des Durchlass-Body-Bias-Signals oder des Steuersignals von einer Mittenfrequenz der Frequenz- und Phasenspektren des zu verarbeitenden Signals durch die Frequenzbandbreite (oder Linienbreite) des Body-Bias-Signals, des Steuersignals oder des zu verarbeitenden Signals getrennt sein.
Die Trennung kann auf der Bandbreite eines der Signale basieren. Wenn beispielsweise die Frequenz- und Phasenspektren des Durchlass-Body-Bias-Signals eine erste Bandbreite (oder Linienbreite) aufweisen, die Frequenz- und Phasenspektren des Steuersignals eine zweite Bandbreite (oder Linienbreite) aufweisen und die Frequenz- und Phasenspektren des zu verarbeitenden Signals eine dritte Bandbreite (oder Linienbreite) aufweisen, können die Frequenz- und Phasenspektren des zu verarbeitenden Signals von den Frequenz- und Phasenspektren des Durchlass-Body-Bias-Signals und/oder den Frequenz- und Phasenspektren des Steuersignals um die größte der ersten Bandbreite, zweiten Bandbreite und dritten Bandbreite (oder Linienbreite) getrennt sein.
Auch könnte das Schaltsignal (Body und Gate) auf eine Nutzsignalfrequenz des Systems gesetzt werden, z. B. könnte man die Schaltfrequenz auf 26 MHz des Quarzoszillators setzen, der in einer PLL die Frequenz des mit 14 GHz schwingenden HF-Oszillators steuert. Das System muss sowieso mit dem Nebensprechen aufgrund des 26-MHz-Signals fertig werden. Es kann daher vorteilhaft sein, die Schaltfrequenz auf eine Frequenz eines bereits vorhandenen Signals im System zu setzen. Eine 26-MHz-Schaltfrequenz ist beispielhaft ausreichend zum Verringern des Phasenrauschens eines 14-GHz-Oszillators bis zu einem Trägerversatz von 1 MHz. Nach dieser Ausführungsform werden die Transistoren des 14-GHz-Oszillators mit diesen 26 MHz geschaltet (unter Verwendung z. B. eines VCO, dessen negative Wirkleitwertstufe Doppelzweige wie in 11 oder 13 benutzt), was die (Nutz-)Signalfrequenz des die Frequenz des 14-GHz-Oszillators über die Phasenregelschleife steuernden Quarzoszillators ist.
Beispielhafte Schaltung und Vorrichtung für den Versorgungsbereich überschreitende Vorspannung
Nach einer beispielhaften Ausführungsform kann eine Schaltung einen ersten Transistor zum Schalten zwischen einem ersten vorgespannten Zustand und einem zweiten vorgespannten Zustand und einen zweiten Transistor zum Schalten zwischen einem ersten vorgespannten Zustand und einem zweiten vorgespannten Zustand enthalten. Nach dieser Ausführungsform liegt mindestens einer der vorgespannten Zustände außerhalb eines Versorgungsspannungsbereichs. Der Begriff „außerhalb der Versorgungsspannung” wie hier benutzt kann für Spannungen gelten, die oberhalb oder unterhalb der wirkenden Drain-Source- oder Gate-Source-Spannung liegen können, die für einen zuverlässigen Betrieb des Bauelements erforderlich sind. Dies kann zur Folge haben, dass die außerhalb des Versorgungsbereichs liegende Spannung positiver oder negativer als die wirkende Source- oder Drain-Spannung ist. Wenn beispielsweise der Betriebsspannungsbereich 0 V bis 3 V beträgt, kann jeder Wert größer als 3 V oder weniger als 0 V ein den Versorgungsbereich überschreitendes Signal darstellen. Weiterhin kann für einen NMOS-Transistor der versorgungsbereichüberschreitende Bereich negativer oder niedriger als die Source-, Drain- und Bulk-Spannungen des Transistors sein, beispielsweise unter 0 V. Für einen PMOS-Transistor kann der versorgungsbereichüberschreitende Bereich positiver oder höher als die Source-, Drain- und Bulk-Spannungen des Transistors sein, beispielsweise über 3 V.
Das Rauschen eines gegebenen Transistors kann mindestens teilweise von der Gate-Source- und/oder Gate-Substrat-Aus-Spannung abhängig sein, wenn das Gate-Signal zwischen einem „Ein-”Zustand und einem „Aus-”Zustand umgeschaltet wird. So kann das durch den PMOS-Transistor erfahrene Rauschen verringert werden, wenn das Gate-Signal auf einen positiveren Wert als die oben definierte den Versorgungsbereich überschreitende Spannung geändert wird. Beispielsweise wird in einem PMOS-Transistor das Kanalgebiet auf eine stärkere Anreicherung für eine positivere Gate-Spannung, die außerhalb des Versorgungsspannungsbereichs liegt getrieben, z. B. für 3 V wird der Transistor dann über 3 V getrieben). Für einen NMOS-Transistor wird das Kanalgebiet zu einer stärkeren Anreicherung für eine negativere Gate-Spannung getrieben, die außerhalb des Versorgungsspannungsbereichs liegt (z. B. < 0 V).
Nach einer Ausführungsform wird zum Verringern von Funkelrauschen eines MOS-Transistors oder eines ähnlichen aktiven Bauelements ein Gate-Signal abwechselnd zwischen zwei Vorspannungszuständen bereitgestellt. Insbesondere wird in einem ersten Zustand, einem Kanalinversionszustand, ein zu verarbeitendes Eingangssignal V_IN bereitgestellt. In einem zweiten Zustand, einem Kanalanreicherungszustand wird ein Kanalanreicherungssignal V_A für das Gate bereitgestellt. Für ein NMOS-Bauelement ist das rauschmindernde Kanalanreicherungsgatesignal V_A eine Gate-Vorspannung mit einer negativen Gate-Source, -Substrat und -Drain-Spannung. Für ein PMOS-Bauelement ist das rauschmindernde Kanalanreicherungsgatesignal V_A ein Gate-Vorspannungssignal mit einer positiven Gate-Source, -Substrat und -Drain-Spannung. Das rauschmindernde Kanalanreicherungs-Gate-Signal V_A kann mit einem außerhalb des Stromversorgungsbereichs liegenden Wert, d. h. unter V_SS (unter der Source-, Drain- und Bulk-Spannung des NMOS-Transistors) oder über V_DD (höher als die Source-, Drain- und Bulk-Spannung des PMOS-Transistors) bereitgestellt werden. Spannungen unter V_SS und über V_DD können durch Ladungspumpschaltkreise, ein Bootstrap-Verfahren anwendende Schaltkreise oder ein Spannungsaddierverfahren anwendende Schaltkreise erzeugt werden.
27 zeigt eine Schaltung 2700 mit einem Rauschverringerungspaar von Transistoren (z. B. NI u. N2) mit Schaltern SW11, SW12; SW21; SW22 und dem zu verarbeitenden Signal ”EIN”. Auch ist die Schaltung 2700 zum Empfangen von den Versorgungsbereich überschreitenden Signalen A₁ und A₂ ausgelegt. Die Body-Anschlüsse von einem oder beiden dieser Transistoren in dem den Versorgungsbereich überschreitenden Verfahren können an eine konstante 0 V-Erdspannung oder an die Source der Transistoren (wie durch gestrichelte Linien dargestellt) angebunden sein. Zusätzlich zu den den Versorgungsbereich überschreitenden Schaltverfahren kann ein zusätzlicher Body-Bias (der konstant oder geschaltet sein kann) zum Bereitstellen von Rauschlöschung bereitgestellt werden. Wenn die den Versorgungsbereich überschreitende Spannung jedoch hoch genug ist, wird ein Durchlass-Body-Bias-Signal möglicherweise angewandt oder nicht angewandt.
Die Schaltung 2700 kann einen ersten Transistor zum Umschalten zwischen einem ersten vorgespannten Zustand und einem zweiten vorgespannten Zustand enthalten. Die Schaltung 2700 kann auch einen zweiten (gegenwärtig N2) Transistor 2704 enthalten, der zum Umschalten zwischen einem ersten vorgespannten Zustand und einem zweiten vorgespannten Zustand eingerichtet ist, wobei mindestens einer der vorgespannten Zustände für jeden Transistor außerhalb eines Versorgungsspannungsbereichs liegt.
Der erste Transistor 2702 und zweite Transistor 2704 können parallel geschaltet sein, um als ein geschalteter Transistor zu fungieren, und können mit einer Last 2706 (Induktor, Widerstand oder sonstiges geeignetes Bauelement) und/oder Erde am Anschluss 2708 verbunden sein. Obwohl eine einzelne Last 2706 dargestellt ist, wird ein Fachmann erkennen, dass diese Darstellung der Einfachheit halber gezeigt wird und dass eine getrennte Last an jeden Source-Anschluss jedes Transistors (2702, 2704) angekoppelt sein kann und die Lasten mit einem gemeinsamen Knoten 2708 verbunden sein können. Der erste vorgespannte Zustand für den ersten Transistor 2702 kann ein durch Vorspannen des Gates unter Verwendung des Kanalanreicherungssignals A₁ erzeugter Kanalanreicherungszustand sein, während der zweite vorgespannte Zustand für den ersten Transistor 2702 ein durch Anlegen des Eingangssignals EIN an den ersten Transistor 2702 erzeugter Kanalinversionszustand sein kann. Das Kanalanreicherungssignal A₁ kann im vorliegenden Beispiel ein negativer Wert unterhalb des Versorgungsspannungsbereichs sein, während das Eingangssignal EIN einen größeren Wert weniger gleich der Versorgungsspannung in Bezug auf einen NMOS-Transistor aber oberhalb der Schwellspannung aufweisen kann. Der zweite Transistor 2704 kann auf einen Kanalanreicherungszustand vorgespannt sein, wenn der erste Transistor 2702 auf einen Kanalinversionszustand vorgespannt ist. So kann der erste vorgespannte Zustand für den zweiten Transistor 2704 ein durch Anlegen des Eingangssignals EIN erzeugter Kanalinversionszustand sein, während der zweite vorgespannte Zustand für den zweiten Transistor 2704 ein durch Vorspannen des Gates unter Verwendung des Kanalanreicherungssignals A₂ erzeugter Kanalanreicherungszustand sein kann. Das Kanalanreicherungssignal A₂ kann im vorliegenden Beispiel ebenfalls ein positiver Wert oberhalb des Versorgungsspannungsbereichs sein und kann dem Kanalanreicherungssignal A₁ gleich sein oder sich von ihm unterscheiden. Nach diesem Szenario können die Gates des ersten Transistors 2702 und des zweiten Transistors 2704 abwechselnd auf eine Spannung außerhalb des Versorgungsspannungsbereichs vorgespannt sein.
Wie oben beschrieben kann einer oder beide der Transistoren ein Gate-Dielektrikum aufweisen, das durch eine Dicke und eine relative Dielektrizitätskonstante definiert ist, die so ausgewählt sind, dass eine Funkelrauscheigenschaft dieses Transistors unter einen Schwellpegel verringert wird, wenn er unter Zuständen des Schaltens außerhalb des Versorgungsspannungsbereichs oder der geschalteten Gate- und geschalteten Substrat-Vorspannung (Body-Bias-Verfahren) betrieben wird.
28 zeigt ein schematisches Zeitdiagramm für die Schaltzustände der Schalter SW11, SW12, SW21, SW22 und den Versorgungsbereich überschreitende Signale A1 und A2. Signale A1 und A2 sind als in einem beständigen Zustand „Ein” befindlich dargestellt, wobei Schalter SW11, SW12, SW21 und SW22 umgeschaltet werden, damit die Signale abwechselnd an die Gates des ersten Transistors 102 und des zweiten Transistors 104 abgegeben werden können.
Der vorgespannte Zustand mit versorgungsbereichüberschreitender Spannung kann durch eine Steuerschaltung erzeugt werden. Wie ausführlicher unten beschrieben kann eine Vorrichtung die in 27 gezeigte Schaltung und eine Steuerschaltung zum Steuern der Spannung von A1 und/oder A2 enthalten. Die Steuerschaltung kann ein beliebiges oder mehr der folgenden enthalten: eine Ladungspumpe, eine Spannungserzeugungsschaltung mit einem Bootstrap-Verfahren, eine Spannungserzeugungsschaltung mit einem Spannungsaddierverfahren oder eine sonstige geeignete Schaltung oder Bauelement.
Beispielhaftes Verfahren für Vorspannungen mit den versorgungsbereichüberschreitende Spannung
29 zeigt einen Vorgang 2900 zum Betreiben eines Transistors unter Verwendung mindestens eines Vorspannungssignals, das eine Spannung außerhalb eines Versorgungsspannungsbereichs aufweist.
Bei 2902 wird ein erstes Signal für den Transistor bereitgestellt, um den Transistor in einen Kanalinversionsmodus zu versetzen. So kann unter Verwendung eines NMOS als Beispiel ein Kanalinversionszustand unter Verwendung eines Signals mit einem größeren positiven Wert als die Source-Spannung oder Transistor-Schwellspannung erzeugt werden. Insbesondere kann das zweite Signal als eine Gate-Vorspannung mit einer negativen Gate-Source-, Substrat- und Drain-Spannung oder V_SS unterschreitend bereitgestellt werden.
Bei 2904 wird ein zweites Signal zum Transistor bereitgestellt, um den Transistor in einen Kanalanreicherungsmodus zu versetzen. Das Signal kann außerhalb des Versorgungsspannungsbereichs liegen. So kann für das NMOS-Beispiel ein Kanalanreicherungszustand unter Verwendung eines Signals mit einem niedrigeren negativen Wert als die Source-, Drain- und Bulk-Spannung des NMOS-Transistors oder niedriger als V_SS erzeugt werden. Insbesondere kann das zweite Signal als eine Gate-Vorspannung mit einer negativen Gate-Source-, Substrat- und Drain-Spannung bereitgestellt werden.
Der Vorgang kann zum Abwechseln zwischen einem Kanalinversionszustand und Kanalanreicherungszustand wiederholt werden.
Beispielhafte Steuerschaltungen
30 zeigt eine Ladungspumpschaltung für negative Spannungen unter V_SS. Beispielsweise einen N3 und N4 umfassenden Begrenzer, der die negative Spannung für zwei pn-Übergangs-Durchlassvorspannungen begrenzt. N4 kann eine Dreifachwannenoption benutzen.
31 ist ein schematisches Diagramm einer Schaltung mit einem Bootstrap-Verfahren zum Erzeugen von den Versorgungsbereich überschreitenden Spannungssignalen A.
32 ist ein schematisches Diagramm eines Zeitdiagramms des Signals SO1, SO2 und A, das mit der Schaltung der 30 benutzt werden kann.
33 ist ein schematisches Diagramm einer Schaltung mit Spannungsaddier-(oder Pegelumsetzungs-)Verfahren.
34 ist ein schematisches Diagramm einer Vorrichtung enthaltend die in 27 gezeigte Schaltung 2700, wobei die Schaltung in der Technik bekannte Spannungsaddierverfahren zum Erzeugen von Signalen mit den Versorgungsbereich überschreitenden Spannungen einsetzt.
35 ist ein schematisches Diagramm eines Zeitdiagramms der Signale A, SN1 SP1, SN2 und SP2 in der 34.
36 zeigt Schalter wie beispielsweise MOSFET-Transistoren die zur Bereitstellung zum Abwechseln des Signals und des rauschmindernden Kanalanreicherungssignals A benutzt werden. Transistoren N1 und P1 können Schalter SW11 und SW12 (oder SW21, SW22) gezeigt in 27 darstellen. Ein Dreifachwannen-NMOS-Transistor, der zusätzlich eine höhere Schwellspannung v_th aufweisen kann, kann zum Ermöglichen der Übertragung von negativen Spannungen und dem Blockieren von positiven Spannungen vom Signalknoten A zum Signalknoten AI benutzt werden.
Das Außerbereich-Schaltverfahren und dessen Konfiguration können auf Bauelemente angewandt werden, die so genannte Dreifachwannentechnologie benutzen, wie auch auf Bauelemente ohne Dreifachwanne sondern nur mit Doppelwannen, die für Knoten einer Technologie größer als 90 nm gebräuchlicher sein können. Weiter könnte es möglich sein, die offenbarte Vorrichtung (siehe z. B. 34) so anzuordnen, dass wenige Signale, wenn überhaupt, mögliche Substratkopplung verursachen, und dass Ionisationszentren direkt in das Substrat durch die großflächige Sperrvorspannungs-/Substratdiode wie oben beschrieben indiziert werden.
Die oben beschriebenen Grundschaltungen und Vorrichtungen können auf HF-/Analogschaltungen angewandt werden und können Leistungsminderung durch Funkelrauschen verringern. Die oben beschriebenen Schaltungen und Vorrichtungen können mit NMOS-Paaren und PMOS-Paaren benutzt werden.
Schlussfolgerung
Für die Zwecke der vorliegenden Offenbarung und der folgenden Ansprüche sind die Begriffe „gekoppelt” und „verbunden” dazu benutzt worden, zu beschreiben, wie verschiedene Elemente angeschlossen werden. Solches beschriebene Anschließen verschiedener Elemente kann entweder direkt oder indirekt stattfinden. Obwohl der Erfindungsgegenstand in für Strukturmerkmale und/oder methodologische Handlungen spezifischer Sprache beschrieben worden ist, versteht es sich, dass der in den beiliegenden Ansprüchen definierte Erfindungsgegenstand nicht unbedingt auf die beschriebenen bestimmten Merkmale oder Handlungen begrenzt ist. Stattdessen sind die bestimmten Merkmale und Handlungen als bevorzugte Formen zur Ausführung der Ansprüche offenbart. Die hier beschriebenen bestimmten Merkmale und Handlungen und Variationen dieser spezifischen Merkmale und Handlungen können separat ausgeführt oder kombiniert sein.

Claims

Vorrichtung, aufweisend • einen Transistor (602) mit einem Source-Anschluss (606) und einem Bulk-Anschluss (612), wobei der Bulk-Anschluss (612) zum Empfangen eines Durchlass-Body-Bias-Signals eingerichtet ist; • mindestens ein veränderliches Widerstandselement (604) mit einem Steueranschluss (614), einem Ausgangsanschluss (616) und einem Eingangsanschluss (606), wobei der Eingangsanschluss (606) des veränderlichen Widerstandselements (604) in Reihe mit der Source (606) des Transistors (602) verbunden ist; und • ein zweites Schaltungsteil; • wobei das veränderliche Widerstandselement (604) hochohmig ist, wenn sich der Transistor (602) im ”Aus-”Zustand befindet, und niederohmig ist, wenn sich der Transistor (602) im ”Ein-”Zustand befindet; und • wobei der Transistor (602) ferner einen Gate-Anschluss (608) zum Empfangen eines Steuersignals eines ersten Schaltungsteils aufweist, wobei das Durchlass-Body-Bias-Signal durch den zweiten Schaltungsteil bereitgestellt wird, und das Durchlass-Body-Bias-Signal sich in einem ”Ein-”Zustand für mindestens einen Teil der Zeit befindet, wenn sich das Steuersignal in einem ”Aus-”Zustand befindet und sich das Durchlass-Body-Bias-Signal in einem ”Aus-”Zustand für mindestens einen Teil der Zeit befindet, wenn sich das Steuersignal in einem ”Aus-”Zustand oder einem ”Ein-”Zustand befindet.
Vorrichtung gemäß einem Anspruch 1, wobei der Transistor (602) ein erster Transistor ist und das veränderliche Widerstandselement (604) ein zweiter Transistor ist.
Vorrichtung gemäß Anspruch 2, wobei das Verhältnis Gate-Weite zu Gate-Länge des zweiten Transistors zum Herstellen einer niederohmigen Verbindung mit dem ersten Transistor, wenn sich der erste Transistor im ”Ein-”Zustand befindet, vorgewählt wird.
Stromquelle (1101), mit einer ersten und einer zweiten Vorrichtung (1100a, 1100b) nach einem der Ansprüche 1 bis 3, bei der die Serienschaltung aus Transistor (1102a) und veränderlichem Widerstandselement (1104a) der ersten Vorrichtung (1100a) parallel zur Serienschaltung aus Transistor (1102b) und veränderlichem Widerstandselement (1104b) der zweiten Vorrichtung (1100b) geschaltet ist.
Inverter (1201), mit einer ersten und einer zweiten Vorrichtung (1200a, 1200b) nach einem der Ansprüche 1 bis 3, wobei die Serienschaltung aus Transistor (1202a) und veränderlichem Widerstandselement (1204a) der ersten Vorrichtung (1200a) in Serie zur Serienschaltung aus Transistor (1202b) und veränderlichem Widerstandselement (1204b) der zweiten Vorrichtung (1200b) geschaltet ist.
Doppelzweiginverter (1301), mit einem ersten und einem zweiten Inverter (1300d, 1300c, 1300a, 1300b) nach Anspruch 5, bei der der erste Inverter (1300d, 1300c) parallel zum zweiten Inverter (1300a, 1300b) geschaltet ist.
Verfahren (1400) zum Betreiben einer Serienschaltung von einem Transistor mit einem veränderlichen Widerstandselement, aufweisend • Zuführen (1402) eines Steuersignals zu einem Steueranschluss des Transistors; • Zuführen (1404) eines Durchlass-Body-Bias-Signals zu einem Bulk-Anschluss des Transistors; und • Zuführen (1406) eines Steuersignals zu einem Steuer-Anschluss des veränderlichen Widerstandselements, wobei, wenn sich der Transistor in einem ”Ein-”Zustand befindet, das veränderliche Widerstandselement sich in einem niederohmigen Zustand befindet, und wenn sich der Transistor in einem ”Aus-”Zustand befindet, das veränderliche Widerstandselement sich in einem hochohmigen Zustand befindet, und • wobei das Durchlass-Body-Bias-Signal sich mindestens einen Teil der Zeit, wenn sich der Transistor im ”Aus-”Zustand befindet, in einem ”Ein-”Zustand befindet, und das Durchlass-Body-Bias-Signal sich mindestens einen Teil der Zeit, wenn sich der Transistor im ”Aus-” oder ”Ein-”Zustand befindet, im ”Aus-”Zustand befindet.
Verfahren gemäß Anspruch 7, wobei das Durchlass-Body-Bias-Signal ”aus-”geschaltet wird, ehe das veränderliche Widerstandselement zum niederohmigen Zustand umschaltet.
Verfahren gemäß Anspruch 7 oder 8, wobei das Durchlass-Body-Bias-Signal ”ein-”geschaltet wird, nachdem das veränderliche Widerstandselement in den hochohmigen Zustand umschaltet.