DE10149691B4

DE10149691B4 - Integrierte Halbleiterschaltung mit Varactorbauteilen

Info

Publication number: DE10149691B4
Application number: DE10149691A
Authority: DE
Inventors: Kanji Higashiyamato Otsuka; Tamotsu Kokubunji Usami
Original assignee: Toshiba Corp; Hitachi Ltd; NEC Corp
Current assignee: OTSUKA, KANJI, HIGASHIYAMATO, JP; Usami Tamotsu Kokubunji Jp; Toshiba Corp; NEC Corp; Renesas Electronics Corp
Priority date: 2000-10-16
Filing date: 2001-10-09
Publication date: 2007-06-14
Anticipated expiration: 2021-10-10
Also published as: KR100436018B1; US20020044012A1; TW507360B; JP3549479B2; JP2002124635A; US6731153B2; KR20020030028A; DE10149691A1

Abstract

Integrierte Halbleiterschaltung, welche aufweist:
einen p-Kanal-MOS-Transistor (11), dessen Source an eine Spannungsversorgung (Vdd) angeschlossen ist, dessen Gate an einen Knoten, der ein Eingangssignal (Din) empfängt, angeschlossen ist und dessen Drain an einen Ausgang (Dout) angeschlossen ist;
einen n-Kanal-MOS-Transistor (12), dessen Source an Masse (Vss) angeschlossen ist, dessen Gate an den Knoten, der das Eingangssignal (Din) empfängt, angeschlossen ist und dessen Drain an den Ausgang (Dout) angeschlossen ist;
einen ersten MOS-Varactor (13, 14), dessen Drain und Source beide an den Source des p-Kanal-MOS-Transistors (11) angeschlossen sind und dessen Gate an einen Knoten, der ein invertiertes Signal (XDin) des Eingangssignals empfängt, angeschossen ist; und
einen zweiten MOS-Varactor (14, 13), dessen Drain und Source beide an den Source des n-Kanal-MOS-Transistors (12) angeschlossen sind und dessen Gate an den Knoten, der das invertierte Signal (XDin) des Eingangssignals empfängt, angeschlossen ist.

Description

Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltung, und insbesondere eine Vorgehensweise zum Schalten von Transistoren in einer Digitalschaltung mit hoher Geschwindigkeit.
In einer digitalen integrierten Halbleiterschaltung entspricht ein Transistor einem Schalter, der in Reaktion auf ein Signal ein- oder ausschaltet. Um die Ein/Aus-Zustände eines Transistors zu ändern ist es erforderlich, die Ladungen freizugeben, die in einer parasitären Kapazität des Transistors gespeichert wurden, oder dem Transistor Ladungen zuzuführen. Allerdings wird normalerweise eine relativ lange Zeit dafür benötigt, dass diese Ladungen ihr Ziel erreichen, da verschiedene Hindernisse auf dem Weg der Ladungen vorhanden sind. Unter anderem ist es sehr wahrscheinlich, dass eine bei einer Stromversorgungsleitung vorhandene, parasitäre Induktivität verhindert, dass Ladungen von einer Stromversorgung sofort an den Transistor geliefert werden. Zur Verringerung einer derartigen parasitären Induktivität enthält daher heutzutage ein IC-Chip häufig Ableitkondensatoren.
Allerdings können bei Anwendungen, bei denen ein Signal mit einer Frequenz in der Größenordnung einiger Gigahertz verarbeitet wird, selbst diese zusätzlichen Ableitkondensatoren nicht dem Erfordernis genügen, ausreichend schnell Ladungen in einem Transistor zu speichern. Die Fähigkeit eines Stromversorgungssystems, Ladungen zu liefern, bestimmt daher die Frequenzcharakteristik eines gesamten Chips. Genauer gesagt führt ein momentaner Anstieg des Stroms entweder zu einer Abnahme der Versorgungsspannung, oder zu einer Erhöhung des Massepegels, wobei beides nicht erwünscht ist, und daher die Stärke des momentan fließenden Stroms begrenzt wird.

Die DE 19750922 C1 zeigt eine integrierte Schaltung mit einem geschalteten Kondensator.

Die US 5 373 199 zeigt einen p-Kanal-MOS-Transistor und einen n-Kanal-Transistor, deren Gates an einen Eingang angeschlossen sind und deren Drains an einen Ausgang angeschlossen sind. Die jeweiligen Sources sind über jeweilige weitere Transistoren mit einer Spannungsversorgung bzw. Masse verbunden.

Aus der JP2000-196018 A ist ein n-Kanal-MOS-Transistor bekannt, an dessen Ausgangsseite ein Rauschentfernungselement, das durch einen weiteren n-Kanal-MOS-Transistor gegeben wird, angeschlossen ist, um Rauschladungen, die beim Schalten des Schaltelements 11 erzeugt werden, durch das Rauschentfernungselement 15 absorbieren zu können.

Daher besteht ein Vorteil der vorliegenden Erfindung darin, dass ein Transistor mit hoher Geschwindigkeit geschaltet wird, durch Bereitstellung einer Schaltung zum zwangsweisen Herauf- oder Herunterpumpen von Ladungen in einer Menge, die zum Ein- oder Ausschalten des Transistors erforderlich ist.

Um diesen Vorteil zu erreichen, ist eine integrierte Halbleiterschaltung nach Anspruch 1 vorgesehen. Bevorzugte Ausführungsformen sind in den Unteransprüchen offenbart. Es wird ein aktives Bauteil mit variabler Kapazität verwendet. Dann können nicht nur Ladungen absichtlich herauf- oder heruntergepumpt werden, sondern auch in einem Transistor gespeicherte Ladungen recycelt werden.

Eine integrierte Halbleiterschaltung weist ein Schaltbauteil und ein Varactorbauteil auf. Das Schaltbauteil ist auf einem Halbleitersubstrat vorgesehen, und schaltet in Reaktion auf ein Signal ein oder aus. Das Varactorbauteil weist eine Kapazität auf, die sich entsprechend dem Spannungspegel des Signals ändert. Das Varactorbauteil ist auf dem Halbleitersubstrat vorgesehen, um das Schaltbauteil bei der Änderung seiner Zustände mit hoher Geschwindigkeit zu unterstützen, und zwar durch Austausch von Ladungen mit dem Schaltbauteil, wenn das Signal ansteigt oder abfällt.

Um den Ladungsaustausch mit hohem Wirkungsgrad zu erzielen kann das Varactorbauteil in der Nähe des Schaltbauteils vorgesehen sein. Bei einer Ausführungsform der vorliegenden Erfindung ist die Kapazitätsänderung des Varactorbauteils vorzugsweise um das Ein- bis Zweifache größer als die Kapazitätsänderung des Schaltbauteils. Bei einer anderen Ausführungsform kann das Varactorbauteil selektiv entweder für einen Abschnitt vorgesehen sein, der eine Signalübertragung mit hoher Geschwindigkeit für das Schaltbauteil erzielt, oder für eine Eingabe/Ausgabeschaltung für das Schaltbauteil.

Die vorliegende Erfindung verwendet ein Varactorbauteil, welches ein Schaltbauteil dabei unterstützt, seine Zustände mit hoher Geschwindigkeit zu ändern, und zwar durch Ladungsaustausch mit dem Schaltbauteil, wenn ein Signal ansteigt oder absinkt. Auf diese Weise wird durch die vorliegende Erfindung eine integrierte Halbleiterschaltung erreicht, die selbst Signale mit so hohen Frequenzen wie 100 GHz verarbeiten kann.

Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile hervorgehen. Es zeigt:
1 ein Schaltbild eines ersten grundlegenden Aufbaus einer integrierten Halbleiterschaltung gemäß der Erfindung;
2 eine Querschnittsansicht der in 1 dargestellten Schaltung;
3A und 3B Diagramme zur Erläuterung der Kapazitäts-Spannungscharakteristik der in 1 gezeigten Bauteile;
4 ein Schaltbild eines zweiten grundlegenden Aufbaus einer integrierten Halbleiterschaltung gemäß der Erfindung;
5 eine Querschnittsansicht der in 4 gezeigten Schaltung;
6A und 6B Diagramme zur Erläuterung der Kapazitäts-Spannungscharakteristik der in 4 gezeigten Bauteile;
6C ein Diagramm zur Erläuterung einer anderen Kapazitäts-Spannungscharakteristik des in 4 gezeigten p-Kanal-MOS-Varactors;
7 eine Darstellung zur Erläuterung der Stromversorgung der integrierten Halbleiterschaltung gemäß der Erfindung, und zur Erläuterung ihrer guten Betriebseigenschaften.
1 zeigt einen ersten grundlegenden Aufbau einer integrierten Halbleiterschaltung gemäß der Erfindung. Wie aus 1 hervorgeht, bilden ein p-Kanal-MOS-Transistor (pMOS-Transistor) 11 und ein n-Kanal-MOS-Transistor (nMOS-Transistor) 12 zusammen einen CMOS-Leitungstreiber 10, der ein Signal Din empfängt, und ein Signal Dout ausgibt. Ein p-Kanal-MOS-Varactor 13 ist zwischen der Source des pMOS-Transistors 11 und der Spannungsversorgung (Stromversorgung) Vdd vorgesehen, während ein n-Kanal-MOS-Varactor 14 zwischen der Source des nMOS-Transistors 12 und Masse Vss angeordnet ist. Die Abmessungen des pMOS-Varactors 13 können ebenso sein wie beim pMOS-Transistor 11. Alternativ kann der Kanalbereich des pMOS-Varactors 13 doppelt so groß sein wie jener des pMOS-Transistors 11. Die Abmessungen des nMOS-Varactors 14 können ebenso sein wie bei dem nMOS-Transistor 12. Alternativ kann der Kanalbereich des nMOS-Varactors 14 doppelt so groß sein wie bei dem nMOS-Transistor 12. Ein Signal XDin, welches das invertierte Din-Signal darstellt, wird den Gates der p- und nMOS-Varactoren 13 und 14 zugeführt.
2 zeigt den Querschnittsaufbau der in 1 dargestellten Schaltung. Wie aus 2 hervorgeht, sind der pMOS-Transistor 11 und der pMOS-Varactor 13 horizontal nebeneinander auf jeweiligen Teilen eines n-Grabens 21 eines p-Halbleitersubstrats 20 (welches nachstehend als "p-Substrat" bezeichnet wird) vorgesehen. Andererseits sind der nMOS-Transistor 12 und der nMOS-Varactor 14 horizontal nebeneinander auf jeweiligen Teilen des p-Substrats 20 angeordnet. Im einzelnen weist der pMOS-Transistor 11 auf: eine Source 31, die an Vdd angeschlossen ist; einen Drain 32, der an Dout angeschlossen ist; ein Gate 33, das an Din angeschlossen ist; und eine Basis 34 zum Festsetzen des Potentialpegels in dem n-Graben 21 auf Vdd. Der pMOS-Varactor 13 weist auf: eine Source 35 und einen Drain 36, die an Vdd angeschlossen sind; sowie ein Gate 37, das an XDin angeschlossen ist. Der nMOS-Transistor 12 weist auf: eine Source 41, die an Vss angeschlossen ist; einen Drain 42, der an Dout angeschlossen ist; ein Gate 43, das an Din angeschlossen ist; und eine Basis 44 zum Festlegen des Potentialpegels in dem p-Substrat 20 auf Vss. Der nMOS-Varactor 14 weist auf: eine Source 45 und einen Drain 46, die an Vss angeschlossen sind; und ein Gate 47, das an XDin angeschlossen ist.
Die 3A und 3B erläutern die Kapazitäts-Spannungscharakteristik der in 1 gezeigten Bauteile 11 bis 14. Nachstehend wird die Kapazitäts-Spannungscharakteristik des pMOS-Transistors 11 im einzelnen unter Bezugnahme auf 3A erläutert.
Die Kapazität C des pMOS-Transistors 11 ändert sich in Abhängigkeit von dessen Gate-Source-Spannung Vgs. Diese Änderung läßt sich in fünf Bereiche unterteilen, in denen eine intensive Inversionsschicht, eine mittelstarke Inversionsschicht, eine schwache Inversionsschicht, eine Verarmungsschicht bzw. eine Ladungsspeicherschicht dominiert. Wenn ein negatives Potential an das Gate des pMOS-Transistors 11 angelegt wird, wird zuerst der Kanal des pMOS-Transistors 11 unmittelbar unter dessen Gateisolierfilm bezüglich seines Leitfähigkeitstyps invertiert. Daher bildet sich eine Inversionsschicht in dem Kanal des pMOS-Transistors 11. In diesem Fall werden Ladungen zwischen dem Gatepotential und dem Potentialpegel der Inversionsschicht gespeichert, so dass dort eine Kapazität Cox entsteht. Es wird darauf hingewiesen, dass in dieser Situation die Ladungen, die in der Inversionsschicht vorhanden sind, Löcher sind. Weiterhin ist eine Verarmungsschicht unter der Inversionsschicht vorhanden, und liegen positive und negative Ladungen einander gegenüber, mit der Verarmungsschicht dazwischen, so dass dort eine weitere Kapazität Ci entsteht. Weiterhin wird eine dritte Kapazität Cb durch eine Potentialverteilung erzeugt, die sich infolge des Vorhandenseins der Inversionsschicht in dem n-Graben 21 ergeben hat. Die Kapazität C des pMOS-Transistors 11 wird daher gebildet durch die Summe dieser Kapazitäten Cox, Ci und Cb. Allerdings dominiert Cox zu diesem Zeitpunkt. Steigt das Gatepotential an, so nimmt dieser Zustand allmählich ab, und werden die Ladungen immer breiter verteilt. Dies bedeutet, dass die Kapazität C abnimmt. Wenn die Inversionsschicht nicht mehr vorhanden ist (also dort nur noch die Verarmungsschicht vorhanden ist), erreicht die Ladungsmenge ihren Minimalwert. Wird danach das Gatepotential weiter erhöht, dann wird eine zunehmende Menge an Ladungen gespeichert. Bei dem dargestellten Beispiel werden Elektronen in der Schicht unmittelbar unter dem Gateisolierfilm gespeichert. Selbstverständlich ist die in dieser Schicht gespeicherte Menge an Elektronen gleich der Menge an Löchern, die in der Inversionsschicht gespeichert wurden. Dies führt dazu, dass die Kapazität C erneut bis herauf zu Cox zunimmt. Der Wert von Cox ergibt sich aus Cox = εox·S/tox wobei εox die Dielektrizitätskonstante des Gateisolierfilms ist, S die Kanalfläche, und tox die Dicke des Gateisolierfilms. Wird der Minimalwert der Kapazität C mit Cmin bezeichnet, so wird eine Ladungsmenge Qtran = 2Vswing (Cox-Cmin) von der Spannungsversorgung zugeführt, wenn sich die Gatespannung um Vswing ändert, infolge der Inversion des Logikpegels. In diesem Fall ist der Koeffizient 2 zur Ladungsumkehr erforderlich. Die Ladungsmenge Qtran kann so betrachtet werden, dass sie mit den Ausgangsladungen des pMOS-Transistors 11 nichts zu tun hat, sondern als Energie zu verstehen ist, die zum Aktivieren des pMOS-Transistors 11 erforderlich ist.
Nunmehr werden folgende Werte angenommen: Vsing = 0,5 V, Cox = 5 fF, Cmin = 2,5 fF, und Übergangszeit (Anstiegs- oder Abfallszeit) des dem Gate zugeführten Signals Din gleich 25 ps. Dies führt zu einem Wert von Qtran = 1,25 fC, und zu einem Fluß eines zusätzlichen Stroms Itran von 50 μA über 25 ps, zum Treiben des pMOS-Transistors 11. Dies bedeutet, dass diese Energie jedesmal dann, wenn das Signal ansteigt oder absinkt, aufgenommen bzw. freigegeben wird. Entsprechendes gilt für den nMOS-Transistor 12.
Wie aus 3A hervorgeht, gibt bei einer Änderung des Gatepotentials in negativer Richtung (also bei absinkendem Din) der pMOS-Transistor 11 eine zunehmende Menge an Elektronen frei, die unmittelbar unter dem Gate gespeichert wurden, so dass eine Verarmungsschicht entsteht. Zu diesem Zeitpunkt hat sich bei dem pMOS-Transistor 11 noch kein Kanal ausgebildet. Die Ladungen (im vorliegenden Fall Elektronen), die in dem Kanalbereich gespeichert wurden, diffundieren daher tiefer in den n-Graben 21 hinein, wie dies in 2 gezeigt ist. Dies führt dazu, dass der Potentialpegel in dem n-Graben 21 niedriger wird als Vdd. Andererseits befindet sich der pMOS-Varactor 13, dessen Gate XDin (also die invertierte Version des Signals Din) zugeführt wurde, an dem Punkt, dass er Löcher in den n-Graben 21 hin freigibt, wie in 2 gezeigt ist. Diese Elektronen und Löcher treffen daher zusammen und vereinigen sich. Bei Ausbildung einer Inversionsschicht in dem Kanal des pMOS-Transistors 11 und danach nimmt daher die Kapazität C immer weiter zu, und benötigt eine immer größere Menge an Löchern. Inzwischen ändert sich XDin, das dem Gate des pMOS-Varactors 13 zugeführt wird, in positiver Richtung, und nimmt der pMOS-Varactor 13 die Elektronen auf. Auf diese Weise werden Elektronen-Lochpaare neu in dem n-Graben 21 erzeugt, so dass diese Änderung der Potentialverteilung ausgeglichen werden kann. Anders ausgedrückt kann die Menge an gespeicherten Ladungen einfach dadurch gesteuert werden, dass der Potentialausgleich in dem n-Graben 21 geändert wird. Daher kann nicht nur das Erfordernis einer Signalübertragung mit hoher Geschwindigkeit erfüllt werden, sondern können auch die gespeicherten Ladungen, die bei bekannten Anordnungen nutzlos abgegeben wurden, in vorteilhafter Weise recycelt werden. Es wird darauf hingewiesen, dass die Freigabe von Ladungen nicht vollständig zeitlich mit der Aufnahme von Ladungen abgestimmt werden kann, da sich die minimale Kapazität C des pMOS-Transistors 11 in negativer Richtung verschiebt, wie dies in 3A gezeigt ist. Diese Zeitverzögerung betrifft jedoch nur einen Teil der Signalübergangszeit und ist beinahe vernachlässigbar. Entsprechendes gilt für die entgegengesetzte Situation, in welcher Din ansteigt, und soll daher hier nicht wiederholt werden.
Ein entsprechender Effekt läßt sich auch in einem Teil des p-Substrats 20 zwischen dem nMOS-Transistor 12 und dem nMOS-Varactor 14 beobachten, wie in den 2 und 3B gezeigt ist.
Wie voranstehend erläutert enthält die in 1 dargestellte Schaltung den pMOS-Varactor 13 für den pMOS-Transistor 11, der in Reaktion auf das Signal Din ein- und ausschaltet. Wenn das Signal Din ansteigt oder absinkt, tauscht der pMOS-Varactor 13 Ladungen mit dem pMOS-Transistor 11 aus, und unterstützt so den pMOS-Transistor 11 dabei, seine Zustände mit hoher Geschwindigkeit zu ändern. Die in 1 dargestellte Schaltung weist weiterhin den nMOS-Varactor 14 für den nMOS-Transistor 12 auf, der in Reaktion auf das Signal Din ein- und ausschaltet. Wenn das Signal Din ansteigt oder absinkt, tauscht der nMOS-Varactor 14 Ladungen mit dem nMOS-Transistor 12 aus, und unterstützt so den nMOS-Transistor 12 dabei, seine Zustände mit hoher Geschwindigkeit zu ändern.
4 zeigt einen zweiten grundlegenden Aufbau der integrierten Halbleiterschaltung gemäß der Erfindung. Wie in 4 gezeigt ist, bilden ein pMOS-Transistor 11 und ein nMOS-Transistor 12 zusammen einen CMOS-Leitungstreiber 10, der ein Signal Din empfängt, und ein Signal Dout ausgibt. Ein nMOS-Varactor 14 ist zwischen der Source des pMOS-Transistors 11 und der Spannungsversorgung Vdd vorgesehen, wogegen ein pMOS-Varactor 13 zwischen der Source des nMOS-Transistors 12 und Masse Vss angeordnet ist. Ein Signal XDin, welches die invertierte Version des Signals Din darstellt, wird den Gates der p- und nMOS-Varactoren 13 bzw. 14 zugeführt.
5 zeigt den Querschnittsaufbau der in 4 dargestellten Schaltung. Wie aus 5 hervorgeht, ist der pMOS-Transistor 11 über einem n-Graben 21 eines p-Substrats 20 so angeordnet, dass er neben dem nMOS-Varactor 14 liegt. Andererseits ist der nMOS-Transistor 12 so angeordnet, dass er neben dem pMOS-Varactor 13 liegt, der sich über einem anderen n-Graben 22 des p-Substrats 20 befindet.
Die 6A und 6B erläutern die Kapazitäts-Spannungscharakteristik der in 4 gezeigten Bauteile 11 bis 14.
Wie aus 6A hervorgeht, gibt bei einer Änderung des Gatepotentials in negativer Richtung (also absinkendem Din) der pMOS-Transistor 11 eine zunehmende Menge an gespeicherten Elektronen in den n-Graben 21 ab. Diese Elektronen werden dem nMOS-Varactor 14 über die Kontaktelektrode der Basis 34 zugeführt. Andererseits gibt der nMOS-Varactor 14 Löcher in das p-Substrat 20 ab, und zwar gleichzeitig, in Reaktion auf das Signal XDin. Diese Elektronen und Löcher gleichen sich an dem pn-Übergang aus, der zwischen der Source 45 des nMOS-Varactors 14 und dem p-Substrat 20 vorhanden ist, da der pMOS-Transistor 11 und der nMOS-Varactor 14 nahe beieinander angeordnet sind. Sobald sich eine Inversionsschicht infolge des Absinkens des Gatepotentials des pMOS-Transistors 11 ausgebildet hat, und danach, wird daher eine zunehmende Menge an Löchern benötigt. Zu diesem Zeitpunkt gibt der nMOS-Varactor 14 weiterhin Löcher ab. Die Löcher, die von dem nMOS-Varactor 14 abgegeben werden, werden daher dem Kanalbereich des pMOS-Transistors 11 über denselben Weg zugeführt. Dieser Effekt stellt eine sogenannte "Heraufpump-Einspritzung" dar. Ein entsprechender Effekt läßt sich zwischen dem nMOS-Transistor 12 und dem pMOS-Varactor 13 beobachten, wie dies in den 5 und 6B gezeigt ist.
Wie voranstehend erläutert enthält die in 4 dargestellte Schaltung den nMOS-Varactor 14 für den pMOS-Transistor 11, der in Reaktion auf das Signal Din ein- und ausschaltet. Wenn das Signal Din ansteigt oder absinkt, tauscht der nMOS-Varactor 14 Ladungen mit dem pMOS-Transistor 11 aus, und unterstützt so den pMOS-Transistor 11 dabei, seine Zustände mit hoher Geschwindigkeit zu ändern. Weiterhin enthält die in 4 gezeigte Schaltung den pMOS-Varactor 13 für den nMOS-Transistor 12, der in Reaktion auf das Signal Din ein- oder ausschaltet. Wenn das Signal Din ansteigt oder absinkt, tauscht der pMOS-Varactor 13 Ladungen mit dem nMOS-Transistor 12 aus, und unterstützt so den nMOS-Transistor 12 darin, seine Zustände mit hoher Geschwindigkeit zu ändern.
Bei den voranstehend geschilderten Beispielen sind die nMOS-Varactoren 13 und 14 Anreicherungsbetriebsbauteile. Alternativ ist jede von verschiedenen anderen Kombinationen aus MOS-Transistor und MOS-Varactor bei der vorliegenden Erfindung möglich, vorausgesetzt, dass das invertierte Signal XDin eingesetzt wird. So kann beispielsweise ein Verarmungsbetrieb-nMOS-Varactor 14 mit dem pMOS-Transistor 11 kombiniert werden, während ein Verarmungsbetrieb-pMOS-Varactor 13 mit dem nMOS-Transistor 12 kombiniert werden kann. Als andere Alternative, um die sehr schnelle Reaktion von n-Kanal-Bauteilen zu nutzen, kann der pMOS-Transistor 11 mit einem Verarmungsbetrieb-nMOS-Varactor kombiniert werden, während der nMOS-Transistor 12 mit einem Anreicherungsbetrieb-nMOS-Varactor kombiniert wird.
6C erläutert einen Fall, in welchem ein Verarmungsbetrieb-pMOS-Varactor 13 mit dem nMOS-Transistor 12 kombiniert wird. Bei dem in 6C gezeigten Beispiel kann der Zeitpunkt des Heraufpumpens oder Herunterpumpens frei wählbar gesteuert werden, durch Einsatz des Verarmungsbetrieb-pMOS-Varactors 13. In diesem Fall sind jedoch die Ladungen, die einen Kanal ausbilden, nicht die gespeicherten Ladungen, neutralisieren sich daher nicht selbst. Daher ist, wie in 6C gezeigt, die Kapazität in diesem Teil klein. Aus diesem Grund kann, selbst wenn die unter dem Gate des nMOS-Transistors 12 gespeicherten Ladungen tiefer in das p-Substrat 20 eindiffundieren, die sich ergebende Potentialänderung nicht kompensiert werden. Allerdings ist in vielen Fällen die Menge an Ladungen größer, wenn sich die Inversionsschicht bildet. Daher können auch mit dieser Anordnung die Ladungen durch die Inversionsschicht herauf- oder heruntergepumpt werden. Weiterhin kann, wenn die Kapazität des pMOS-Varactors 13 etwas größer gewählt wird, die gesamte Änderung der Ladungsmenge kompensiert werden.
7 erläutert, wie die Energiezufuhr bei der integrierten Halbleiterschaltung gemäß der Erfindung erfolgt, und wie gut deren Betriebsverhalten ist. Bei dem in 7 dargestellten Beispiel treibt der Leitungstreiber 10, der in 1 oder 4 gezeigt ist, eine Signalleitung 90. Ein Empfängerverbraucher 91 wird über die Signalleitung 90 versorgt. Infolge elektromagnetischer Kopplung zwischen der Signalleitung 90 und allen benachbarten Leitungen tritt ein Verlust auf, bezeichnet durch das Bezugszeichen 92. Die Strom- bzw. Spannungsversorgung Vdd und Masse Vss für den Treiber 10 sind an eine Stromversorgungsleitung 93 angeschlossen. Eine Stromversorgungsquelle 94 ist ebenfalls mit der Stromversorgungsleitung 93 verbunden. Infolge elektromagnetischer Kopplung zwischen der Stromversorgungsleitung 93 und sämtlichen benachbarten Leitungen werden ebenfalls Verluste hervorgerufen, wie durch das Bezugszeichen 94 angedeutet. Wenn Gleichstrom von der Stromversorgungsquelle 94 geliefert wird, dann tritt keine elektromagnetische Kopplung zwischen der Stromversorgungsleitung 93 und den benachbarten Leitungen auf, und werden keine Verluste hervorgerufen. Entsprechendes gilt für die Signalleitung 90. Der Treiber 10 muß nur soviel Energie (also eine Ladungsmenge) übertragen, wie nötig ist, um die Verbraucherlast 91 innerhalb eines zulässigen Zeitraums zu treiben.
Die Leitungen 90 und 93, die derartige Verluste hervorrufen, sind mit Wasserrohren vergleichbar, die ein Leck aufweisen. Im Rahmen dieses Vergleichs kann der Treiber 10 als Ventil für diese Rohre angesehen werden. Ist ein Teil des Rohrs unmittelbar vor dem Ventil im Vergleich zu einem anderen Teil des Rohrs in der Nähe der Stromversorgungsquelle 94 infolge eines Lecks verengt, ist jedoch immer noch dicker als das Rohr, welches den Treiber 10 mit dem Verbraucher verbindet, dann kann die erforderliche Wassermenge von dem Treiber 10 geliefert werden, ohne dass Probleme hervorgerufen werden.
Soweit diese Beziehung erfüllt ist, sind keine Ableitkondensatoren erforderlich.
Zum Invertieren des Logikpegels einer Kapazität, die durch die in einem Transistor gespeicherten Ladungen ausgebildet wird, ist jedoch ein momentaner Strom erforderlich. Unter Verwendung der verlustbehafteten Stromversorgungsleitung 93 kann die Stromversorgungsquelle 94 die auf dem gesamten Weg zum Treiber 10 benötigte Energie daher nicht sofort liefern. Aus diesem Grund sind bei der bereits erwähnten, bekannten Anordnung Ableitkondensatoren in einen Teil der Stromversorgungsleitung 93 eingefügt, und zwar so, dass sie so nahe am Treiber 10 wie möglich liegen. Im Gegensatz hierzu treten, wenn eine Kompensation unter Verwendung der Varactoren gemäß der Erfindung vorgenommen wird, keine Probleme auf, soweit die Rohrdicke (also die charakteristische Impedanz) der Stromversorgungsleitung 93 kleiner ist als jene der Signalleitung 90. Unglücklicherweise wirken sich die kapazitiven Verluste jedoch manchmal wie in einem Transistor gespeicherte Ladungen aus. Daher ist es weiterhin erforderlich, das Stromversorgungsrohr (also die Stromversorgungsleitung) 93 dadurch zu verstärken, dass Ableitkondensatoren an verschiedenen Orten bei der Leitung 93 vorgesehen werden.
Allgemein weist eine Logik- oder Speicherschaltung häufig verschiedene zusätzliche Schaltungen auf, beispielsweise eine Überschwingunterdrückungsschaltung (zum Beispiel mit eingefügten Widerständen), eine Pull-up- oder Pull-down-Schaltung, eine Push-pull-Schaltung, eine Anstiegsratensteuerung, und eine PLL-Schaltung. Nur durch Einführen der Varactoren gemäß der vorliegenden Erfindung können jedoch alle diese zusätzlichen Schaltungen in vorteilhafter Weise weggelassen werden. Hierdurch kann die Erhöhung der erforderlichen Chipfläche, die sich durch Hinzufügung der Varactoren ergibt, ausgeglichen werden.
Wie aus den voranstehend erläuterten Querschnittsansichten hervorgeht, nimmt darüber hinaus die Anzahl an erforderlichen Herstellungsschritten kaum zu. Weiterhin ist, wie sich leicht aus den Grundlagen der vorliegenden Erfindung ergibt, die vorliegende Erfindung ebenso wirksam bei Transistoren aus anderem Material einsetzbar, also nicht nur bei Siliziumtransistoren.

Claims

Integrierte Halbleiterschaltung, welche aufweist: einen p-Kanal-MOS-Transistor (11), dessen Source an eine Spannungsversorgung (Vdd) angeschlossen ist, dessen Gate an einen Knoten, der ein Eingangssignal (Din) empfängt, angeschlossen ist und dessen Drain an einen Ausgang (Dout) angeschlossen ist; einen n-Kanal-MOS-Transistor (12), dessen Source an Masse (Vss) angeschlossen ist, dessen Gate an den Knoten, der das Eingangssignal (Din) empfängt, angeschlossen ist und dessen Drain an den Ausgang (Dout) angeschlossen ist; einen ersten MOS-Varactor (13, 14), dessen Drain und Source beide an den Source des p-Kanal-MOS-Transistors (11) angeschlossen sind und dessen Gate an einen Knoten, der ein invertiertes Signal (XDin) des Eingangssignals empfängt, angeschossen ist; und einen zweiten MOS-Varactor (14, 13), dessen Drain und Source beide an den Source des n-Kanal-MOS-Transistors (12) angeschlossen sind und dessen Gate an den Knoten, der das invertierte Signal (XDin) des Eingangssignals empfängt, angeschlossen ist.
Schaltung nach Anspruch 1, wobei der erste MOS-Varactor ein p-Kanal-MOS-Varactor (13) und der zweite MOS-Varactor ein n-Kanal-MOS-Varactor (14) ist.
Schaltung nach Anspruch 2, wobei der erste MOS-Varactor (13) neben dem p-Kanal-MOS-Transistor (11) in einem n-Typ-Bereich (21) gebildet ist und der zweite MOS-Varactor (14) neben dem n-Kanal-MOS-Transistor (12) in einem p-Typ-Bereich (20) gebildet ist.
Schaltung nach Anspruch 1, wobei der erste MOS-Varactor ein n-Kanal-MOS-Varactor (14) ist und der zweite MOS-Varactor ein p-Kanal-MOS-Varactor (13) ist.