DE602004006734T2

DE602004006734T2 - Schmitt-trigger-schaltung in soi-technik

Info

Publication number: DE602004006734T2
Application number: DE602004006734T
Authority: DE
Inventors: Thierry Favard
Original assignee: Soisic SA
Current assignee: Soisic SA
Priority date: 2003-04-02
Filing date: 2004-04-02
Publication date: 2008-01-31
Anticipated expiration: 2024-04-03
Also published as: WO2004088844A1; EP1611681B1; FR2853474B1; FR2853474A1; EP1611681A1; US20060232313A1; ATE363766T1; DE602004006734D1

Description

Hintergrund
Diese Erfindung bezieht sich auf eine Kippstufe bzw. eine Kippschaltung mit Hysterese und eine integrierte CMOS-Schaltung, die einen solchen Triggerschaltkreis mit Hysterese umfasst.
Genauer bezieht sich die Erfindung auf einen neuen Inverterschaltkreis mit Hysterese, insbesondere einen neuen Schmitt-Triggerschaltkreis und einen integrierten CMOS-Schaltkreis, der einen solchen Inverter mit Hysterese umfasst. Insbesondere schlägt die Erfindung einen integrierten Schaltkreis vor, der an eine beliebige CMOS-Halbleiter-auf-Isolator-Technologie angepasst ist. Die bevorzugte CMOS-Halbleiter-auf-Isolator-Technologie ist in diesem Fall die PD SOI-(Partially Depleted Silicon On Insulator)Technologie.
Es ist allgemein bekannt, wie man einen elektrischen Schmitt-Triggerschaltkreis in der CMOS-Technologie fertigt. Die 1 zeigt eine von mehreren möglichen symmetrischen Implementierungen eines solchen Schmitt-Triggerschaltkreises. Der Schaltkreis der 1 umfasst sechs Transistoren: die Transistoren N2 und P2 bilden den Hauptinverter des Schmitt-Triggers, wohingegen die ersten Transistoren N1 und N3 sowie die zweiten Transistoren P1 und P3 zwei Rückkopplungsnetzwerke bilden. Jedes der zwei Rückkopplungsnetzwerke definiert einen Triggerschwellwert und die zwei Schwellwerte, die auf diese Weise gewonnen werden, rufen folglich einen Hysterese-Effekt hervor (der Hysteresewert wird durch die Spannungsdifferenz zwischen den zwei Schwellwerten festgelegt). Daher wird der Schmitt-Trigger bei verschiedenen Werten der besagten Eingangsspannung umgeschaltet, abhängig von der Richtung, mit der sich die Eingangsspannung ändert. Daher bleibt das Ausgangssignal OUT so lange hoch, wie nicht die Eingangsspannung V_IN den Schwellwert V₊ überschritten hat. Wenn das Ausgangssignal seinen Zustand geändert hat (es ist dann auf einem niedrigen Niveau), muss die Eingangsspannung V_IN erneut unterhalb des Schaltschwellwerts V_- abfallen, um ein neues Schalten des Ausgangssignals hervorzurufen.
Bei CMOS-Schaltkreisen bei einem Substrat großer Masse ist das Potential jedes Knotens zu einem gegebenen Zeitpunkt unabhängig von den vorherigen Zeitpunkten, zu welchen der Schaltkreis in Betrieb war. Dies ist nicht der Fall für die Silicium-auf-Halbleiter-(SOI-)Schaltkreise, bei welchen das Verhalten des Schaltkreise von der Vorgeschichte des Signals abhängt. Transistoren auf diesem Substrat haben eine innere Zone mit einem erdfreien Potential, das nicht sofort durch externe Polarisierungen festgelegt wird, und daher eine gewisse Zeit braucht, um ein Gleichgewichtspotential auszubilden. Diese Zone wird das erdfreie Substrat (Hauptteil) genannt und die Abhängigkeit des Substratpotentials von der Vorgeschichte der Signale wird als Gedächtniseffekt bezeichnet.
Wegen dieses Gedächtniseffekts hat die statische Übertragungscharakteristik des konventionellen Schmitt-Triggerschaltkreises eine höchst variable und nicht steuerbare Hysterese, wenn sie in der SOI-Technologie eingesetzt wird. Diese unerwünschten Fluktuation in der statischen Transfercharakteristik des besagten konventionellen Schmitt-Triggers ruft eine Fluktuation der dynamischen Charakteristik hervor, und insbesondere eine Variation der Laufzeit durch den Schaltkreis.
Daher kann der konventionelle Schmitt-Triggerschaltkreis nicht ohne Modifikation für Anwendungen auf der Basis von SOI benutzt werden. Daher besteht ein Bedarf für die Anpassung dieses Schaltkreises auf PD SOI(Partially Depleted Silicon On Insulator)-Anwendungen.
Das Dokument US 6,441,663 stellt einen Schmitt-Trigger als CMOS-Schaltkreis auf SOI bereit, der diesen Bedarf befriedigt, indem er Feldeffekttransistoren (FET) mit Substratverbindern einsetzt. Dieses Dokument zeigt, dass der konventionelle elektrische Schaltkreis für einen Schmitt-Trigger bei der SOI-Technologie eingesetzt werden kann und richtet besonderes Augenmerk auf die Art und Weise, in welcher die Substratverbinder des Transistors hergestellt werden.
Dieser Typ von Schaltkreis ist in 2 gezeigt. Diese Skizze zeigt drei N-Kanalsperrschicht-Feldeffekttransistoren (NFET) und drei P-Kanal-Sperrschicht-Feldeffekttransistoren (PFET), bei denen die Energieversorgungspotentiale an die Substrate gelegt sind. Dies wird dadurch erreicht, dass die Substratverbinder der PFET-Transistoren an die Energieversorgungsspannung angelegt werden, wohingegen die Substratverbinder der NFET-Transistoren mit der Erde verbunden werden. Die Schwellwertspannungen der Transistoren sind daher zeitlich fixiert, unabhängig vom Eingangssignal und seiner Geschichte, was das Problem des Gedächtniseffekts löst, aber die Vorrichtung verlangsamt.
Wegen seiner Betriebsweise ist, wie später erläutert werden wird, dieser Trigger viel weniger effizient, wenn die Energieversorgungsspannung ungefähr dem Wert der Transistorschwellwertspannung entspricht. Folglich ist der Einsatz dieses Schaltkreises wegen seiner verschlechterten Betriebsweise auf niedrige Energieversorgungsspannungen begrenzt, was nachteilig ist für die Geschwindigkeit und/oder die Siliciumoberfläche.
Daher ist es Aufgabe der Erfindung, den Einsatz eines Schmitt-Triggerschaltkreises zu ermöglichen, der von den Vorteilen der SOI-Technologie Gebrauch macht und insbesondere bei einer niedrigen Energieversorgungsspannungen effizient ist.
Es wurde vorgeschlagen, das Hauptteilpotential des FET-Transistors zu steuern, um seine Schwellwertspannung zu modifizieren.
Das Dokument US 6,239,649 beschreibt eine SOI-Vorrichtung, bei der das Hauptteilpotential des FET-Transistors durch ein Signal stromaufwärts von diesem Transistor an der Eingangsseite gesteuert wird. Solch eine Steuerung impliziert einen Abfall der Schwellwertspannung zum Zeitpunkt der Transistorkommutierung und einen Anstieg im umgekehrten Fall. Wenn jedoch insbesondere die Schwellwertspannung nach der Kommutierung nicht modifiziert wird, ermöglicht eine solche Steuerung nicht den Einsatz eines Hysterese-Effekts.
Das Dokument US 5,608,344 beschreibt einen analogen Komparatorschaltkreis mit Hysterese, insbesondere umfassend eine Eingangsstufe aus einem differentiellen Paar von P-Kanal-FET-Transistoren, an deren Hauptteile festgelegte kontinuierliche Potentiale angelegt werden, und zwar mit Schaltern, die dynamisch geordnet werden. Dieser Schaltkreis berücksichtigt nicht die Beschränkungen der SOI-Technologie (insbesondere den Gedächtniseffekt). Darüber hinaus schlägt dieser Schaltkreis nicht die Steuerung der Hauptteile der komplementären N-Kanal- und P-Kanal-FET-Transistoren einer CMOS-Inverterstufe vor, die einen Hysterese-Effekt zeigen.
Die Erfindung schlägt einen Trägerschaltkreis bzw. eine Kippstufe mit Hysterese unter Verwendung der SOI-Technologie vor, die dadurch charakterisiert ist, dass sie zumindest zwei CMOS-Inverterstufen aufweist, wobei jede Inverterstufe aus einem ersten Zweig, der zumindest einen P-Kanal-Sperrschicht-Feldeffekttransistor (PFET) in Reihe geschaltet zwischen einem ersten Energieversorgungspotential V_DD und einem Ausgangsknoten der Inverterstufe aufweist, und einen zweiten Zweig, der zumindest einen N-Kanal-Sperrschicht-Feldeffekttransistor (NFET) in Reihe zwischen dem besagten Ausgangsknoten der Inverterstufe und einem zweiten Energieversorgungspotential geschaltet aufweist, zusammengesetzt ist, wobei die Transistoren jeder Inverterstufe ihre Gitter zusammengeschlossen haben, um ein Eingangssignal zu empfangen. Der Eingang jedes Inverters empfängt direkt oder indirekt das Eingangssignal des Schaltkreises, wobei das Ausgangssignal von dem Schaltkreis direkt oder indirekt vom Ausgangssignal eines der Inverterstufen erhalten wird. Schließlich wird das Substratpotential jedes Transistors von mindestens einer Inverterstufe (bevorzugterweise der ersten Inverterstufe) durch ein Steuersignalausgang des besagten Schaltkreises dynamisch gesteuert.
Der Aufbau des Schaltkreises als eine Abfolge von Inverterstufen, die zwischen dem Eingang des besagten Schaltkreises und seinem Ausgang in Reihe geschaltet sind, und die dynamische Modifikation der Schwellwertspannung der Transistoren von mindestens einer Inverterstufe ermöglicht die Einführung des Hysterese-Effekts, basierend auf der Beschleunigung der Transistorsperrung (tatsächlich der PFET-Transistoren des Hauptinverters des Schaltkreises, gemäß der Erfindung für eine positive Variierung der Eingangsspannung) anstelle einer Verzögerung des Starts der Leitfähigkeit der Transistoren (tatsächlich des oder der NFET-Transistor(en)(s) des Hauptinverters des Schaltkreises gemäß des Standes der Technik für eine positive Variation der Eingangsspannung). Die Erfindung kann daher eine "Verbesserung" (durch Einführen einer Beschleunigung) bereitstellen, wobei der Schaltkreis des Standes der Technik eine "Verschlechterung" verursacht (durch Einführung einer Verzögerung), indem die Schwellwertspannungen V_- und V₊ aus dem Gleichgewicht gebracht werden. Daher hat der Schaltkreis gemäß der Erfindung eine bessere Leistungscharakteristik als der Schaltkreis gemäß dem Stand der Technik. Für eine gleichwertige Störfestigkeit gegenüber Rauschen ist der Gütefaktor (unter Berücksichtigung der Geschwindigkeit, des Gesamtverbrauchs und der Siliciumfläche) der Erfindung besser als der Gütefaktor des Standes der Technik für einen weiten Bereich von Leistungsversorgungsspannungen.
Gemäß einer ersten Ausführungsform der Erfindung werden die Substratpotentiale von PFET- und NFET-Transistoren mindestens einer Inverterstufe, nachfolgend die gesteuerte Inverterstufe genannt, durch dasselbe Steuersignal gesteuert. Bevorzugterweise werden die Substratpotentiale der PFET- und NFET-Transistoren der gesteuerten Inverterstufe durch ein Signal gesteuert, das durch einen Zustand des Schaltkreises auf der Ausgangsseite der gesteuerten Inverterstufe bestimmt wird. Die Substratpotentiale der PFET- und NFET-Transistoren der gesteuerten Inverterstufe können folglich durch das Ausgangssignal einer Inverterstufe gesteuert werden, nachfolgend die steuernde Inverterstufe genannt, welche sich stromabwärts auf der Ausgangsseite der gesteuerten Inverterstufe befindet. Die steuernde Inverterstufe ist bevorzugterweise von der gesteuerten Inverterstufe durch eine ungerade Zahl von Inverterstufen in Serie zwischen der gesteuerten Inverterstufe und der Steuerinverterstufe getrennt. Es ist von Vorteil, wenn die steuernde Inverterstufe die Inverterstufe unmittelbar an der Ausgangsseite der gesteuerten Inverterstufe ist, und wenn die ungerade Zahl von Inverterstufen gleich Null ist.
Gemäß einer zweiten Ausführungsform der Erfindung werden die Substratpotentiale der PFET-Transistoren von mindestens einer gesteuerten Inverterstufe durch ein erstes Steuersignal gesteuert, und werden die Substratpotentiale der NFET-Transistoren komplementär zu den besagten PFET-Transistoren durch ein zweites Steuersignal gesteuert. Bevorzugterweise ist das erste Steuersignal ein Signal, das durch einen ersten Zustand des Schaltkreises auf der Ausgangsseite der gesteuerten Inverterstufe bestimmt wird, und ist das zweite Steuersignal ein Signal, das durch einen zweiten Zustand des Schaltkreises, der auf der Ausgangsseite der gesteuerten Inverterstufe angeordnet ist, bestimmt. Das Signal, das durch den ersten Zustand des Schaltkreises bestimmt wird, kann folglich das Ausgangssignal einer ersten Inverterstufe sein, nachfolgend die erste steuernde Inverterstufe genannt, die sich am Ausgang der besagten gesteuerten Inverterstufe befindet, und das Signal, das durch den zweiten Schaltkreiszustand bestimmt wird, kann das Signal von einer zweiten Inverterstufe, nachfolgend die zweite gesteuerte Inverterstufe genannt, sein, die auch am Ausgang der besagten gesteuerten Inverterstufe angeordnet sein kann. Die erste steuernde Inverterstufe ist bevorzugterweise durch eine ungerade Zahl (oder Null) von Inverterstufen in Serie zwischen der gesteuerten Inverterstufe und der ersten steuernden Inverterstufe von der gesteuerten Inverterstufe getrennt. Korrespondierend ist die zweite steuernde Inverterstufe von der gesteuerten Inverterstufe durch eine zweite ungerade Anzahl von (oder Null) von Inverterstufen in Serie zwischen der gesteuerten Inverterstufe und der zweiten Steuerstufe getrennt.
Gemäß einer dritten Ausführungsform der Erfindung werden die Substratpotentiale der PFET-Transistoren von mindestens einer gesteuerten Inverterstufe und die Substratpotentiale der NFET-Transistoren komplementär zu diesen PFET-Transistoren alle durch Steuersignale gesteuert, die voneinander verschieden sind. Es ist von Vorteil, wenn jedes der Steuersignale ein Signal ist, das durch einen Zustand des Schaltkreises auf der Ausgangsseite der gesteuerten Inverterstufe bestimmt wird, wobei dieses Signal, das durch einen Zustand des Schaltkreises bestimmt wird, das Ausgangssignal von einer Inverterstufe, die steuernde Inverterstufe genannt, sein kann, welche sich am Ausgang der gesteuerten Inverterstufe befindet. Jede steuernde Inverterstufe ist bevorzugterweise von der gesteuerten Inverterstufe durch eine ungerade Zahl (oder Null) von Inverterstufen in Serie zwischen der gesteuerten Inverterstufe und der steuernden Inverterstufe getrennt.
Es ist von Vorteil, wenn nur die Substratpotentiale (oder Hauptteile) der Transistoren in der ersten Inverterstufe gesteuert werden, die Substratpotentiale der Transistoren der Inverterstufe, die von der ersten Inverterstufe verschieden sind, nicht gesteuert werden, und folglich schweben.
Alternativ sind die Substratpotentiale der Transistoren in der ersten Inverterstufe nicht die einzigen Potentiale, die dynamisch gesteuert werden. Substratpotentiale von Transistoren, die von der ersten Stufe verschieden sind, können auch entweder konventionell mit der Spannungsversorgung der PFETs oder mit der Erde bei den NFETs verbunden werden, oder sie können durch einen Zustand des Schaltkreises auf der Ausgangsseite und insbesondere durch ein Ausgangssignal von einer Inverterstufe, die sich am Ausgang befindet, dynamisch gesteuert werden. Bevorzugterweise sind die verschiedenen Inverterstufen in Reihe miteinander verkettet, um in einer "verschachtelten" Art und Weise betrieben zu werden, wobei die Substratpotentiale der Transistoren in einer Inverterstufe, die von der letzten Inverterstufe verschieden ist, durch das Ausgangssignal der Inverterstufe gesteuert werden, die sich direkt an der Ausgangsseite befindet, wobei die Substratpotentiale der Transistoren in der letzten Inverterstufe entweder schweben, oder mit einer Spannungsversorgung gekoppelt werden.
Gemäß der bevorzugten Ausführungsform der Erfindung umfasst der Schaltkreis gemäß der Erfindung drei Inverterstufen. Die ersten zwei Inverterstufen sind in Serie miteinander verkettet, so dass das Ausgangssignal des ersten Inverters an den Eingang des zweiten Inverters gelegt wird. Die zweite und dritte Inverterstufe sind auch in Serie miteinander verkettet, so dass das Ausgangssignal des zweiten Inverters an den Eingang des dritten Inverters und an die Substrate der Transistoren in der ersten Inverterstufe gelegt werden.
Die Schwellwert-Triggerschaltung gemäß der Erfindung übt bevorzugterweise eine Schmitt-Triggerfunktion aus.
Andere Charakteristika, Zwecke und Vorteile der Erfindung werden klarer nach dem Lesen der nachfolgenden ausführlichen Beschreibung mit Bezug auf die beigefügten Zeichnungen, die als nicht beschränkende Beispiele angegeben werden, bei welchen
1 eine konventionelle symmetrische Implementierung eines Schmitt-Triggerschaltkreises zeigt,
einen Schmitt-Triggerschaltkreis zeigt, der an den konventionellen Schaltkreis der 1 angepasst ist, wie er in die SOI eingesetzt wird, und für welchen die Substratpotentiale aller Transistoren feststehend sind, so dass man sie nicht schweben lässt,
3a zeigt schematisch den Schmitt-Triggerschaltkreis gemäß der Erfindung,
3b zeigt im Detail den Schmitt-Triggerschaltkreis gemäß der bevorzugten Ausführungsform der Erfindung,
4 zeigt eine sehr vereinfachte Darstellung, wie der Schaltkreis gemäß der bevorzugten Ausführungsform der Erfindung betrieben wird, und zeigt Zeitdiagramme für verschiedene Schaltkreissignale während eines Übergangs des Eingangssignals IN vom niedrigen Zustand zum hohen Zustand,
5 veranschaulicht die Tatsache, dass die Transistorschwellwertspannungen den Kern der Triggerfunktion gemäß dem Stand der Technik, wie in 2 gezeigt wird, bilden, und hierbei stets größer als die Schwellwertspannungen der Transistoren sind, die den Kern der Triggerfunktion gemäß der Erfindung bilden,
6 zeigt eine einfache Ausführungsform des Schaltkreises gemäß der Erfindung,
7 zeigt eine komplexere Implementierung des Schaltkreises gemäß der Erfindung mit verzweigter Steuerung der Substratpotentiale der NFET- und PFET-Transistoren im Kern der Triggerfunktion, gemeinsam mit einem Verschachteln der nachfolgenden Inverterstufen,
8 zeigt eine andere Ausführungsform des Schaltkreises gemäß der Erfindung mit getrennten Steuerungen für PFET-Transistoren in derselben Inverterstufe, zusammen mit einer separaten Steuerung für die NFET-Transistoren derselben Inverterstufe.
1 zeigt eine konventionelle symmetrische Ausführungsform des CMOS-Schmitt-Triggerschaltkreises auf einem massiven Substrat. Dieser allgemein bekannte Schaltkreis umfasst drei P-Kanal-Sperrschicht-Feldeffekttransistoren (PFET) P1, P2 und P3, sowie drei N-Kanal-Sperrschicht-Feldeffekttransistoren (NFET) N1, N2 und N3. Wie oben erläutert bilden die Transistoren N2 und P2 den Hauptinverter des Schmitt-Triggers, wohingegen die zwei Baugruppen, die erstens aus den Transistoren N1 und N3 und zweitens aus den Transistoren P1 und P3 gebildet werden, zwei rückkoppelnde Netzwerke bilden. Jedes dieser rückkoppelnden Netzwerke bestimmt einen Schwellwert, und wenn die damit erhaltenen Schwellwerte kombiniert werden, induziert dies ein Hysterese-Effekt. Solange daher die Eingangsspannung V_IN während einer positiven Variation den Triggerschwellwert V₊ nicht erreicht hat, bleibt das Ausgangssignal OUT hoch. Wenn das Ausgangssignal OUT seinen Zustand geändert hat (es ist nun auf einem niedrigen Niveau), muss die Eingangsspannung V_IN unterhalb des Schaltschwellwerts V_- während einer negativen Änderung abfallen, um ein Neuschalten zu verursachen. Letztlich wird damit abhängig von der Richtung der Änderung der Eingangsspannung V_IN der Schmitt-Trigger bei verschiedenen Werten der Eingangsspannung V_IN geschaltet.
In diesem Schaltkreis, der für Anwendungen in der SOI-Technologie unverändert bleibt, lässt man die Substratpotentiale der Feldeffekttransistoren alle schweben. Da die Transistorsubstratpotentiale und daher die Schwellwertspannungen der Transistoren von der Geschichte des Eingangssignals abhängen, hat die statische Charakteristik des Schaltkreises der 1 bei SOI eine variable Hysterese, in einer unerwünschten und nichtsteuerbaren Art und Weise.
Daher besteht ein Bedarf für einen Schmitt-Triggerschaltkreis, der nicht die oben beschriebenen Nachteile hat, wenn er für Silicium-auf-Isolator-(SOI-)Anwendungen benutzt wird.
Der in Dokument US 6,441,663 dargestellte Schaltkreis besteht aus einer Anpassung des konventionellen integrierten Schaltkreises auf einem festen Substrat. Dieses Dokument zeigt, dass dass Schema für den konventionellen Schmitt-Triggerschaltkreis in der SOI-Technologie anwendbar ist, wenn die Art und Weise besondere Aufmerksamkeit geschenkt wird, wie die Transistorsubstrate kontaktiert werden. Substratpotentiale (Hauptteile) darf es nicht erlaubt werden zu schweben, um den Gedächtniseffekt zu überwinden.
Diese Art von Schaltkreis ist in der 2 gezeigt. Der einzige Unterschied zwischen dem Schaltkreis und dem konventionellen Schmitt-Triggerschaltkreis, wie er in 1 gezeigt ist, besteht darin, dass alle Substratpotentiale von allen Transistoren im Schaltkreis fest sind, so dass sie nicht schweben. Substratverbinder von P-Kanal-Sperrschicht-Feldeffekttransistoren (P1, P2, P3) sind zu diesem Zweck mit der Netzspannung verbunden, wohingegen Substratverbinder von N-Kanal-Sperrschicht-Feldeffekttransistoren (N1, N2, N3) mit der Erde verbunden sind. Im Rah men dieser Anmeldung des konventionellen Schaltkreises für Anwendungen auf der Basis von SOI, liegen alle Substratpotentiale auf festen Spannungen und sind daher alle Schwellwertspannungen zeitlich festgelegt, unabhängig vom Eingangssignal und seiner Geschichte, was das Problem des Gedächtniseffekts überwindet.
Das Funktionsprinzip des Schaltkreises gemäß des Standes der Technik gemäß 2 ist wie folgt: wenn das Eingangssignal IN des Schaltkreises im Zustand "niedrig" ist und das Ausgangssignal OUT des Schaltkreises im Zustand "hoch" ist, ist der Transistor N3 leitend und wird daher die Quelle des Transistors N2 auf eine Schwellwertspannung V_th unter der Spannungsversorgung (Knoten N) vorgeladen.
Wenn es einen Wechsel in der Eingangsspannung V_IN von 0 auf V_DD gibt, muss die Eingangsspannung des Schaltkreises V_IN genügend groß sein, so dass der Transistor N1 die Quelle von N2 starker zur Erde zieht als N3 sie zur Netzspannung V_DD zieht. Der Betrieb ist symmetrisch für einen Wechsel der Eingangsspannung V_IN von V_DD nach 0, so dass es zum Hysterese-Effekt kommt.
Der Hysterese-Effekt, der während eines Wechsels von 0 zu V_DD beim Eingang entsteht, basiert daher auf der Verzögerung im Start der Leitung des Transistors N2.
Man wird erkennen, dass wegen seiner Betriebsweise dieser Trigger viel weniger effizient ist, wenn die Netzspannung den Wert der Schwellwertspannung V_th der Transistoren erreicht, da das Vorladen der Transistoren N3 und P3 nicht mehr länger ihre Rolle zufriedenstellend erfüllt. Folglich ist der Einsatz dieses Schaltkreises wegen seiner verschlechterten Betriebsweise bei kleinen Netzspannungen (die mit einer größeren Fläche des Siliciums verbessert werden können) beschränkt.
Wie oben erläutert ist es die Aufgabe der Erfindung, einen Schmitt-Trigger-Schaltkreis zu erhalten, die den besten Nutzen aus der SOI-Technologie zieht und insbesondere bei einer niedrigen Energieversorgungsspannung effizient ist.
Der Schmitt-Trigger-Schaltkreis umfasst gemäß der Erfindung mindestens zwei verkettete CMOS-Inverterstufen. Das Eingangssignal zum IN-Schaltkreis wird an den Eingang der ersten Inverterstufe angelegt.
Jede Inverterstufe umfasst einen oberen Zweig, in welchem es mindestens einen P-Kanal-Sperrschicht-Feldeffekttransistor (PFET) in Reihe zwischen einer Energierversorgungsspannung V_DD und einem Ausgangsknoten der Inverterstufe gibt, und einen unteren Zweig, in welchem es mindestens einen N-Kanal-Sperrschicht-Feldeffekttransistor (NFET) in Reihe zwischen dem Ausgangsknoten der Inverterstufe und einer Referenz ergibt. Die Gitter (oder Steuerelektroden) dieser Transistoren sind zusammengeschlossen und bilden den Eingang der Inverterstufe.
Der Ausgangsknoten von einem der zwei Inverterstufen stellt direkt oder indirekt das Ausgangssignal OUT des Schaltkreises zur Verfügung.
Die Substratpotentiale der Transistoren, die die erste Inverterstufe bilden, werden dynamisch gesteuert. Die erste Inverterstufe wird als die gesteuerte Inverterstufe bezeichnet. Folglich kann jedes Substratpotential der Transistoren, die die erste Inverterstufe bilden, durch sein eigenes Steuersignal dynamisch gesteuert werden.
Bevorzugterweise werden die Substratpotentiale der PFET-Transistoren der ersten Inverterstufe alle durch ein erstes Steuersignal dynamisch gesteuert, und werden die Substratpotentiale der NFET-Transistoren der ersten Inverterstufe alle durch ein zweites Steuersignal dynamisch gesteuert, wobei das erste und das zweite Steuersignal der Substratpotentiale der PFET- und NFET-Transistoren verschieden sind. Optional können die Substratpotentiale der PFET- und NFET-Transistoren durch Steuersignale gesteuert werden, die zu den Ausgangssignalen von zwei unterschiedlichen Inverterstufen korrespondieren, wobei diese von der ersten Inverterstufe verschieden sind. Diese Inverterstufen, bei welchen die Ausgangssignale die Substratpotentiale der Transistoren in der gesteuerten Inverterstufe besteuern, werden steuernde Inverterstufen genannt.
Alternativ sind das Steuersignal für Substrate von PFET-Transistoren und das Steuersignal für Substratpotentiale von NFET-Transitoren identisch und korrespondieren zum Ausgangssignal einer Inverterstufe (als steuernde Inverterstufe bezeichnet), die von der ersten Inverterstufe verschieden ist.
3a zeigt schematisch den Schmitt-Trigger-Schaltkreis gemäß der Erfindung. Dieser Schaltkreis besteht aus drei verketteten Inverterstufen. Die erste Inverterstufe besteht aus dem P-Kanal-Sperrschicht-Feldeffekttransistor (PFET) P1 und den N-Kanal-Sperrschicht-Feldeffekttransistor (NFET) N1. Dieses Paar (P1, N1) komplementärer Transistoren ist in Reihe geschaltet zwischen der Energieversorgungsspannung V_DD und der Referenzerde. Die Sperrschicht komplementärer Transistoren (P1, N1) liegt an ihren Drain-Anschlüssen vor, die miteinander verbunden sind. Die besagte Sperrschicht bildet daher den Ausgangsknoten der ersten Inverterstufe. Die zweite und dritte Inverterstufe bestehen aus konventionellen CMOS-Invertern INV₂ und INV₃. Das Eingangssignal IN des Schmitt-Trigger-Schaltkreises wird an dem Eingang des ersten Inverters gelegt. Das Ausgangssignal der ersten Inverterstufe ist mit OUT1 bezeich net. Das Ausgangssignal der zweiten Inverterstufe wird mit OUT2 bezeichnet. Das Ausgangssignal dieses Schmitt-Trigger-Schaltkreises korrepondiert zum Ausgang der dritten Inverterstufe INV₃.
Die drei Inverterstufen sind wie folgt verkettet. Das Ausgangssignal OUT1 der ersten Inverterstufe wird an dem Eingang der zweiten Inverterstufe INV₂ angelegt, wohingegen das Ausgangssignal OUT2 der zweiten Inverterstufe INV₂ an den Eingang der dritten Inverterstufe INV₃ angelegt wird.
In dieser bevorzugten Ausführungsform der Erfindung werden die Substratpotentiale der Transistoren im Paar komplementärer Transistoren der ersten Inverterstufe (P1, N1) miteinander verbunden und werden beide durch die Ausgangsspannung V_OUT2 der zweiten Inverterstufe INV₂ gesteuert. Die erste Inverterstufe ist daher eine gesteuerte Inverterstufe und die zweite Inverterstufe ist eine steuernde Inverterstufe.
3b zeigt den Schmitt-Trigger-Schaltkreis gemäß der bevorzugten Ausführungsform der Erfindung im Detail, und insbesondere die Zusammensetzung der zweiten und dritten Inverterstufen INV₂ und INV₃. Die zweite Inverterstufe INV₂ besteht aus den Transistoren P2 (PFET-Transistoren) und N2 (NFET-Transistoren) in Reihe zwischen der Energieversorgungsspannung V_DD und der Referenzerde, und entsprechend der dritten Inverterstufe der Transistoren P3 (PFET-Transistor) und N3 (NFET-Transistor) in Reihe zwischen der Energieversorgungsspannung V_DD und der Referenzerde.
Jede Inverterstufe INVi besteht aus dem Paar komplementärer Transistoren (Pi, Ni). Die Sperrschicht der komplementären Transistoren (Pi, Ni) liegt an ihren Drain-Anschlüssen vor, die miteinander verbunden sind. Die besagte Sperrschicht bildet daher den Ausgangsknoten jedes der Inverterstufen INVi.
In dieser bevorzugten Ausführungsform der Erfindung werden die Substratpotentiale von Transistoren, die Inverterstufen bilden, die von der ersten Inverterstufe verschieden sind, nicht gesteuert, im Gegensatz zu den Transistoren in der ersten Inverterstufe; daher lässt man sie schweben.
Wir werden nun den Betrieb des Schaltkreises gemäß der Erfindung mit Bezug auf den Schaltkreis gemäß der bevorzugten Ausführungsform der Erfindung, wie sie in 3b dargestellt ist, beschreiben. Der Kern der Schmitt-Triggerfunktion befindet sich in der ersten Inverterstufe, die von den Transistoren N1 und P1 gebildet wird, für welche die Substratpotentiale dynamisch gesteuert werden. Die zweite Inverterstufe, für welche die Ausgangsspannung V_OUT2 die Substratpotentiale der ersten Inverterstufe steuert, bildet die Triggersteuerung. Die dritte und letzte Inver terstufe wird benutzt, um das Signal zu formen und die globale Invertierfunktion zu erhalten. Dies stellt ein Mittel bereit, um einen direkten Vergleich mit dem Schmitt-Trigger-Schaltkreises gemäß des Standes der Technik zu machen, wie in 2 gezeigt ist.
4 zeigt eine vereinfachte Darstellung, wie der Schaltkreis gemäß der bevorzugten Ausführungsform der Erfindung während eines Wechsels der Schaltkreiseingangsspannung V_IN von 0 auf V_DD funktioniert, einschließlich der Zeitdiagramme mit verschiedenen Signalen. Das Zeitdiagramm 4a zeigt den Wechsel der Eingangsspannung V_IN vom Potential 0 auf das Potential V_DD. Die Zeitdiagramme 4b und 4b zeigen die Ausgangsspannungen V_OUT1 und V_OUT2 der ersten zwei Inverterstufen. Das Zeitdiagramm 4d veranschaulicht absolute Werte von Schwellwertspannungen V_thN1 und V_thP1 der Transistoren N1 und P1 und ihr Schalten, wenn die Ausgangsspannung V_OUT2 der zweiten Inverterstufe schaltet. Schließlich zeigt das Zeitdiagramm 4e das Verhalten der Ausgangsspannung V_OUT des Schmitt-Triggerschaltkreises in Antwort auf die Änderung der Eingangsspannung V_IN von 0 auf V_DD.
Wie aus den 4b und 4c ersichtlich ist, wenn die Eingangsspannung V_IN an den Schaltkreis 0 ist, die Ausgangsspannung V_OUT1 des ersten Inverters gleich V_DD und ist die Ausgangsspannung V_OUT2 des Zweitinverters gleich 0.
Wie oben erläutert werden Substratpotentiale von Transistoren N1 und P1 in der ersten Inverterstufe durch die Ausgangsspannung V_OUT2 des zweiten Inverters gesteuert. Da V_OUT2 gleich 0 ist, ist das Substratpotential des Transistors N1 gleich 0 und ist ebenfalls das Substratpotential des Transistors P1 gleich 0.
Da das Substratpotential von N1 gleich 0 ist, ist die Substrat-Quellenpolarisationsspannung V_BSN1 des Transistors N1 ebenfalls 0. Die Schwellwertspannung V_thN1 des Transistors N1 ist daher ein Maximum im normalen Schwankungsbereich der Spannung V_OUT2, in anderen Worten [0; V_DD]. Ebenfalls ist anzumerken, dass die besagte Schwellwertspannung V_thN1 größer sein kann, wenn die Substrat-Quellenpolarisationsspannung V_BSN1 des Transistors N1 negativ wird, in anderen Worten, wenn die Spannung V_OUT2 negativ wird.
Entsprechend wird das Substratpotential des Transistors P1 durch ein Nullpotential gesteuert, folglich ist die Substrat-Quellenpolarisationsspannung V_BSP1 gleich V_DD. Der Absolutwert der Schwellwertspannung V_thP1 des Spitzenwerts des behandelten Signals kann nicht erhalten werden, wenn es durch den Schaltkreis wandert.
Die Geometrie der Transistoren N2 und P2 in der zweiten Inverterstufe (in anderen Worten die steuernden Inverter) und insbesondere ihre Breiten-zu-Längen-Verhältnisse ermöglichen es, die Amplituden der Hysterese-Effekte zu beeinflussen und sogar die zwei schaltenden Schwellwerte unabhängig voneinander einzustellen.
Wenn es einen Übergang der Schalteingangsspannung V_IN von 0 auf V_DD gibt, ist die Schwellwertspannung V_thN1 des Transistors N1 größer als der Absolutwert der Schwellwertspannung V_thP1 des Transistors P1. Die Ausgangsspannung V_OUT1 der ersten Inverterstufe wechselt auf 0, wenn die Schaltkreiseingangsspannung V_IN den besagten Schaltschwellwert V₊ erreicht.
Die Ausgangsspannung V_OUT2 der zweiten Inverterstufe INV₂ schaltet dann auf V_DD mit einer leichten Verzögerung nach dem Schalten der Ausgangsspannung V_OUT1 der ersten Inverterstufe. Da die Substrate der Transistoren N1 und P1 mit V_OUT2 verbunden wurden, invertiert das Schalten auf V_OUT2 das Ungleichgewicht der Schwellwertspannungen der Transistoren N1 und P1. Das Subastratpotential von V1 ist dann gleich V_DD, folglich ist die Substrat-Quellenpolarisationsspannung V_BSN1 des Transistors N1 gleich V_DD. Der Wert der Schwellwertspannung V_thN1 des Transitors N1 wird dadurch minimiert. Entsprechend ist das Substratpotential des Transistors P1 gleich V_DD, da die Substrat-Quellenpolarisationsspannung V_BSP1 gleich 0 ist. Der Absolutwert der Schwellwertspannung V_thP1 des Transistors P1 wird daher maximiert.
Schließlich wechselt, in Antwort auf das Schalten des Ausgangssignals OUT2 der zweiten Inverterstufe, in anderen Worten beim Schalten des Eingangssignals auf die dritte Inverterstufe, das Ausgangssignal OUT von der dritten Inverterstufe, das auch das Schaltkreisausgangssignal ist, vom Zustand hoch zum Zustand niedrig.
Der Betrieb dieses Schaltkreises ist für einen Übergang der Schaltkreiseingangsspannung V_IN vom Potential V_DD zu Potential 0 symmetrisch.
Wenn die Schaltkreiseingangsspannung V_IN gleich V_DD ist, ist die Ausgangsspannung V_OUT1 der ersten Inverterstufe gleich 0 und ist die Ausgangsspannung V_OUT2 der zweiten Inverterstufe gleich V_DD. Die Substratpotentiale der Transistoren N1 und P1 sind dann gleich V_DD. Die Substrat-Quellenpolarisationsspannung V_BSN1 des Transistors N1 ist daher gleich V_DD und der Wert der Schwellwertspannung V_thN1 des Transistors N1 wird daher minimiert. Die Substrat-Quellenpolarisationsspannung V_BSP1 = 0 und daher wird der Absolutwert der Schwellwertspannung V_thP1 des Transistors P1 maximiert.
Die erste Inverterstufe wird dann geschaltet, wenn die Schaltkreiseingangsspannung V_IN den Schaltschwellwert V_- erreicht.
Der Schaltschwellwert V_- ist kleiner als der Schaltschwellwert V_T0, der erforderlich wäre, um das Schalten der Transistoren zu beobachten, wenn die Substratverbinder mit ihren entsprechenden Quellen verbunden wären. In diesem Fall ist daran zu erinnern, dass es keinen Hysterese-Effekt geben würde und dass ein Schalten der Schaltkreiseingangsspannung V_IN nicht stattgefunden hätte, bis V_IN den Schaltschwellwert V_T0 erreicht hätte, unabhängig von der Richtung der Änderung.
Des Ausgangssignal OUT2 der zweiten Inverterstufe schaltet mit einer leichten Verzögerung auf 0, wenn das Ausgangssignal OUT1 der ersten Inverterstufe geschaltet wurde. Ein Schalten von OUT2 invertiert dann das Ungleichgewicht der Absolutwerte der Schwellwertspannungen V_thN1 und V_thP1 der Transistoren N1 und P1. Schließlich und in Antwort auf das Schalten des Ausgangssignal OUT2 der zweiten Inverterstufe, in anderen Worten beim Schalten des Eingangssignals auf die dritte Inverterstufe, das auch das Schaltkreisausgangssignal ist, vom Zustand niedrig zum Zustand hoch.
Wie oben erläutert ändert sich, wenn OUT2 geschaltet wird, die Richtung der fehlenden Gleichheit zwischen den Absolutwerten der Spannungsschwellwerte V_thN1 und V_thP1 der Tansistoren N1 und P1. Der Verlauf von V_OUT1 wird dann während des Schaltens steiler, und zwar wegen des Abfalls im Absolutwert der Schwellwertspannung desjenigen Transistors, der erneut leiten wird (wenn V_IN zunimmt, wird N1 leitend und V_thN1 nimmt ab; umgekehrt, wenn V_IN abnimmt, wird P1 erneut leitend und nimmt der Absolutwert von V_thP1 ab). Dieser Abfall ist jedoch nur zu beobachten, wenn die einfachen Propagationszeiten der Inverter im Vergleich zur Anstiegszeit des Signals V_IN vernachlässigbar sind. Die zweite und dritte Inverterstufe mindert diesen Abfall wegen ihrer hohen Spannungsgewinne erheblich.
Daher ist der Schmitt-Trigger gemäß der Erfindung vom Stand der Technik verschieden, insbesondere wegen der Art und Weise, in welcher das Hysteresephänomen eingeleitet wird. 5 veranschaulicht die Tatsache, dass Absolutwerte von Spannungsschwellwerten V_th von Transistoren im Kern der Triggerfunktion stets niedriger sind im Kontext der Erfindung als gemäß im Stand der Technik. Der Kern der Triggerfunktion im Rahmen der Erfindung ist das Paar Transistoren (N1, P1) (siehe 3a und 3b), wohingegen gemäß dem Stand der Technik der Kern der Triggerfunktion im Transistorenpaar (N2, P2) ist. (siehe 2).
Während des Betriebs des Triggerschaltkreises gemäß des Standes der Technik sind die effektiven Schwellwertspannungen der Transistoren N2 und P2 die äquivalenten Schwellwertspannungen V_thN2eq und V_thP2eq. Die besagten äquivalenten Schwellwertspannungen V_thN2eq und V_thP2eq sind tatsächlich von den genuinen Schwellwertspannungen V_thN2 und V_thP2 der Transistoren N2 und P2 verschieden, da sie durch die oben beschriebenen Rückkopplungsnetzwerke modifiziert wurden. Die Absolutwerte der äquivalenten Schwellwertspannungen V_thN2eq und V_thP2eq sind wegen der besagten Rückkopplungsnetzwerke größer als die genuinen Schwellwertspannungen, die einen größeren Teil der Energie vom Schaltkreiseingangsgenerator erfordern, und verzögern den Augenblick, zu welchem der Transistor erneut leitend wird.
Das Diagramm auf der linken Seite der 5 veranschaulicht den Fall, bei dem die Schaltkreiseingangsspannung V_IN abnimmt. Im Rahmen der Erfindung ist die Schwellwertspannung V_thN1 des Transistors N1 größer als der Absolutwert der Schwellwertspannung V_thP1 des Transistors P2. Im Rahmen des Standes der Technik ist die äquivalente Schwellwertspannung V_thN2eq des Transistors N2 größer als der Absolutwert der äquivalenten Schwellwertspannung V_thP2eq des Transistors P2. Die Schwellwertspannungen [V_thN1, abs(V_thP1)] der Transistoren, die in der Triggerfunktion gemäß der Erfindung benutzt werden, sind kleiner als die Schwellwertspannungen [V_thN2eq, abs(V_thP2eq) der Triggerfunktion gemäß des Standes der Technik, was daran liegt, dass die Erfindungsfunktionen schneller funktionieren. Umgekehrt veranschaulicht das Diagramm auf der rechten Seite von 5 den Fall, bei welchem die Schaltkreiseingangsspannung V_IN abnimmt. Im Rahmen der Erfindung ist der Absolutwert der Schwellwertspannung V_thP1 des Transistors P1 größer als der Wert der Schwellwertspannung V_thN1 des Transistors N1. Im Stand der Technik ist der Absolutwert der äquivalenten Schwellwertspannung V_thP2eq des Transistors P2 größer als der Wert des äquivalenten Spannungsschwellwerts V_thN2eq des Transistors N2. Die Schwellwertspannungen [abs(V_thP1, V_thN1) der Transistoren der Triggerfunktion gemäß der Erfindung sind kleiner als die Schwellwertspannungen [abs(V_thP2eq, V_thN2eq) der Triggerfunktion gemäß des Standes der Technik, was daran liegt, dass die Erfindungsfunktionen schneller funktionieren.
Nach dem Lesen der obigen Beschreibung wird verstanden werden, dass das Funktionsprinzip des Schmitt-Triggerschaltkreises gemäß der Erfindung aus der dynamischen Steuerung des Substratpotentials der komplementären Transistoren besteht. Im Ergebnis wird der Absolutwert der Schwellwertspannung des leitenden Transistors herabgesetzt, bevor das Schalten des Eingangs erfolgt, wird dann der Absolutwert der Schwellwertspannung auf seinen Nominalwert zurückgesetzt und der Absolutwert der Schwellwertspannung des anderen komplementären Transistors herabgesetzt, in Vorbereitung auf ein weiteres Schalten in der umgekehrten Richtung. Wie oben beschrieben wird die Herabsetzung im Absolutwert der Schwellwertspannung der Transistoren durch ein Verkleinern des Absolutwerts ihrer Substrat-Quellenpolarisationsspannung V_BS vorgenommen.
Die statischen und dynamischen Eigenschaften des Schaltkreises gemäß der Erfindung wurden mit den entsprechenden Eigenschaften eines Schaltkreises gemäß des Standes der Technik verglichen. Es wurde herausgefunden, dass der Schaltkreis gemäß der Erfindung eine bessere Leistung zeigt als der Schaltkreis gemäß dem Stand der Technik. Daher ist, für eine entspre chende Störfestigkeit gegenüber Rauschen und für einen weiten Bereich von Energieversorgungsspannungen, der Gütefaktor (unter Berücksichtigung der Geschwindigkeit, des Gesamtverbrauchs und der Siliciumoberfläche) der Erfindung besser als der Gütefaktor im Stand der Technik.
Es wird schnell verstanden werden, insbesondere mit Bezug auf die oben gegebene Beschreibung des Betriebs des Schaltkreises gemäß der bevorzugten Ausführungsform der Erfindung, dass ein Schaltkreis, der aus zwei Inverterstufen besteht und bei welchen die Substratpotentiale des Transistors der ersten Inverterstufe durch das Ausgangssignal der zweiten Inverterstufe gesteuert werden, auch die gewünschte Funktion ausübt, mit Ausnahme einer Inversion, wobei die Vorteile der SOI-Technologie vollständig genutzt werden.
6 zeigt eine weitere Ausführungsform des Inverterschaltkreises mit Hysterese gemäß der Erfindung. Diese Darstellung zeigt eine einfache Ausführungsform der Erfindung, in welcher das Schaltkreislayout ähnlich ist zu dem im Stand der Technik, wie er in 2 gezeigt ist. Diese einfache Ausführungsform umfasst bevorzugterweise nur vier Transistoren.
Der Kern der Triggerfunktion besteht aus den Transistoren P1 (PFET-Transistor) und N1 (NFET-Transistor), in Serie geschaltet zwischen der Energieversorgungsspannung V_DD und der Referenzerde.
Die Gitter der Transistoren P1 und N1 sind miteinander verbunden, um das Schaltkreiseingangssignal IN zu empfangen, während die Drain-Anschlüsse der Transistoren P1 und N1 miteinander verbunden sind, um das Schaltkreisausgangssignal OUT zu bilden.
Das Ausgangssignal OUT des Schaltkreises wird auch an die Gitter der zwei Transistoren P2 (PFET-Transistor) und N2 (NFET-Transistor) gelegt. Die Transistoren P2 und N2 führen eine dynamische Steuerfunktion für Substratpotentiale der Transistoren P1 und N1 aus.
Das Substratpotential des Transistors P1 wird durch das Signal am Drain-Anschluss des Transistors N2 dynamisch gesteuert und das Substratpotential des Transistors N1 wird durch das Signal am Drain-Anschluss des Transistors P2 dynamisch gesteuert. Die Quelle und der Substratverbinder des Transistors N2 sind fest mit der Erde verbunden, wohingegen die Quelle und der Substratverbinder des Transistors P2 fest mit der Energieversorgungsspannung V_DD verbunden ist.
Bevorzugterweise können auch die Substratverbinder der Transistoren N1 und P1 miteinander verbunden sein und können dieselbe dynamische Steuerung miteinander teilen.
Schließlich wird verstanden werden, dass der Schaltkreis gemäß der Ausführungsform, wie sie in 6 gezeigt ist, zwei CMOS-Inverter umfasst, die in Serie verkettet sind, für welche der Ausgang der zweiten Inverterstufe die Substrate der Transistoren in der ersten Inverterstufe steuert; der Ausgang des Schaltkreises wird durch den Ausgang des ersten Inverters bestimmt und nicht durch den Ausgang des zweiten Inverters.
Abhängig von der gewünschten Zielrichtung für eine Optimierung des Schaltkreises gemäß der Erfindung (Störfestigkeit gegenüber Rauschen, Geschwindigkeit, Verbrauch, Kompaktheit) kann der besagte Schaltkreis auf verschiedene Art und Weise angeordnet werden. Die Eigenschaften der besagten Varianten können alleine oder in beliebigen Kombinationen gewählt werden, um einen Triggerschaltkreis mit Hysterese gemäß der Erfindung zu erzeugen.
Die Substratpotentiale der PFET-Transistoren von mindestens einer gesteuerten Inverterstufe, vorzugsweise der ersten, können durch ein erstes Steuersignal gesteuert werden, und die Substratpotentiale der komplementären NFET-Transistoren können durch ein zweites Steuersignal gesteuert werden, mit anderen Worten kann die Steuerung der Substratpotentiale von PFET-Transistoren mit Vorteil von der Steuerung der Substratpotentiale der NFET-Transistoren entkoppelt werden. Es ist von Vorteil, wenn das erste Steuersignal durch einen ersten Zustand des Schaltkreises am Ausgang der besagten gesteuerten Inverterstufe bestimmt wird und das zweite Steuersignal durch einen zweiten Zustand des Schaltkreises auf der Ausgangsseite der besagten gesteuerten Inverterstufe bestimmt wird. Das durch den ersten Zustand des Schaltkreises bestimmte Signal kann folglich das Ausgangssignal einer ersten Inverterstufe sein, die erste Steuerinverterstufe genannt, welche am Ausgang der besagten gesteuerten Inverterstufe platziert ist und das Signal, das durch den zweiten Zustand des Schaltkreises bestimmt wird, kann das Ausgangssignal einer zweiten Inverterstufe, die zweite gesteuerte Inverterstufe genannt, sein, und ebenfalls am Ausgang der gesteuerten Inverterstufe vorliegen.
Insbesondere veranschaulicht 7 einen ähnlichen Fall, bei dem die Substratpotentiale der Transistoren N1 und P1, die die erste Inverterstufe bilden, voneinander entkoppelt sind. Die erste Inverterstufe ist in diesem Fall eine gesteuerte Inverterstufe. Das Substratpotential der Transistoren P1 wird durch die Ausgangsspannung V_OUT2p einer ersten Steuerinverterstufe INV_P2 dynamisch gesteuert. Das Substratpotential des Transistors N1 wird durch die Ausgangsspannung V_OUT2N einer zweiten Steuerinverterstufe INV_N2 dynamisch gesteuert.
Die Substratpotentiale der PFET-Transistoren mindestens einer gesteuerten Inverterstufe, bevorzugterweise die erste Inverterstufe, können nicht alle durch dasselbe Steuersignal gesteuert werden, und auf ähnliche Weise müssen die Substratpotentiale der komplementären NFET- Transistoren nicht durch dasselbe Steuersignal gesteuert werden, mit anderen Worten kann die Steuerung der Substratpotentiale der PFET-Transistoren mit Vorteil voneinander entkoppelt werden (und entsprechend kann die Steuerung der komplementären NFET-Transistoren entkoppelt werden). Mit Vorteil können Paare von PFET- und NFET-Transistoren in Gruppen zusammengefasst werden, so dass ihre Substratpotentiale durch dasselbe Steuersignal gesteuert werden. Zum Beispiel steuert ein erstes Steuersignal die Substratpotentiale von Paaren von PFET- und NFET-Transistoren (das erste Steuersignal ist das Signal, das durch den ersten Zustand des Schaltkreises bestimmt wird und am Ausgang der gesteuerten Inverterstufe anliegt) und das zweite Steuersignal steuert Substratpotentiale von anderen Paaren von PFET- und NFET-Transistoren (das zweite Steuersignal ist ein Signal, das für einen zweiten Zustand des Schaltkreises bestimmt ist, und zwar auf der Ausgangsseite der gesteuerten Inverterstufe). Das Signal, das durch den ersten Zustand des Schaltkreises bestimmt wird, kann ein Ausgangssignal einer ersten Inverterstufe, Steuerinverterstufe genannt, sein, welches am Ausgang der gesteuerten Inverterstufe anliegt, und das Signal, das durch den zweiten Zustand des Schaltkreises bestimmt wird, kann das Ausgangssignal einer zweiten Inverterstufe, zweite Steuerinverterstufe genannt, sein, und ebenfalls am Ausgang der gesteuerten Inverterstufe anliegen. Jede Steuerinverterstufe ist bevorzugterweise durch eine ungerade Zahl (oder Null) von Inverterstufen in Serie zwischen der gesteuerten Inverterstufe und der Steuerstufe von der gesteuerten Inverterstufe getrennt.
In diesem Zusammenhang zeigt 8 einen Schaltkreis gemäß der Erfindung, der vier Inverterstufen umfasst und in welchem die erste Inverterstufe, gesteuerte Inverterstufe genannt, aus einem oberen Zweig, der zwei PFET-Transistoren P1 und P2 und einen unteren Zweig, der zwei komplementäre NFET-Transistoren N2 und N1 umfasst, besteht. Die Substratpotentiale der Transistoren P2 und N2, die zu einer ersten Gruppe gehören, die aus mindestens einem Paar von PFET- und NFET-Transistoren besteht, werden durch die Ausgangsspannung V_OUT2 der zweiten Inverterstufe INV₂, die Steuerinverterstufe genannt, dynamisch gesteuert. Die Substratpotentiale der Transistoren P1 und N1, die aus einer zweiten Gruppe von mindestens einem Paar von PFET- und NFET-Transistoren besteht, werden durch die Ausgangsspannung V_OUT4 einer Viertelinverterstufe INV₄, Steuerinverterstufe genannt, dynamisch gesteuert. Die Steuerinverterstufen INV₂ und INV₄ sind jeweils von der gesteuerten Inverterstufe durch eine ungerade Zahl oder Null Inverterstufen in Serie getrennt: Die Steuerinverterstufe INV₂ ist unmittelbar benachbart zum Ausgang der gesteuerten Inverterstufe (die Zahl der Inverterstufen zwischen der gesteuerten Inverterstufe und INV₂ ist dann Null) und die Steuerinverterstufe INV₄ ist durch die gesteuerte Inverterstufe durch die Inverterstufen INV₂ und INV₃ getrennt (die gerade Zahl ist dann gleich 2). Schließlich ist anzumerken, dass der Ausgang OUT des Schaltkreises direkt mit dem Ausgang OUT3 der dritten Inverterstufe INV₃ verbunden ist.
Jede Inverterstufe kann aus einer Anzahl von PFET- und NFET-Transistoren bestehen (nicht notwendigerweise dieselbe Anzahl) in Serie zwischen dem ersten und zweiten Energieversorgungspotential. Dies stellt auch ein Mittel bereit, mit dem man mit Vorteil die Transfereigenschaften des Hystereseschaltkreises mit Bezug auf die Hälfte der Energieversorgungsspannung V_DD/2 kompensieren kann, was hilfreich für spezielle Anwendungen sein kann. Das einfachste Beispiel im Zusammenhang mit dieser Variante besteht zum Beispiel darin, zwei NFETs und einen PFET zwischen der Spannungsversorgung und der Erde in Serie zu schalten, um eine Inverterstufe zu erzeugen.
Jede Inverterstufe kann auch dazu gebracht werden, eine ungerade Zahl von einfachen Invertern, die in Serie verkettet sind, zu bilden.
Die Substratpotentiale der Transistoren der ersten Stufe sind nicht notwendigerweise nur Transistoren, die dynamisch gesteuert werden. Die Substratpotentiale der Transistoren, die von der ersten Stufe verschieden sind, kann man daher entweder schweben lassen oder können konventionell mit der Energieversorgungsspannung für PFETs oder der Erde für NFETs verbunden werden, oder sie können durch einen Zustand des Schaltkreises am Ausgang und insbesondere durch das Ausgangssignal einer Inverterstufe benachbart am Ausgang dynamisch gesteuert werden. Bevorzugterweise umfasst der Schaltkreis gemäß der Erfindung mehrere Inverterstufen, die eine nach der anderen miteinander verkettet sind und in einer verschachtelten Weise betrieben werden, um die Rückkopplungssteuerung zu verstärken. Folglich werden die Substratpotentiale der Transistoren einer Inverterstufe, die von der letzten Inverterstufe verschieden ist, durch das Ausgangssignal der Inverterstufe gesteuert, die am Ausgang der Kette der Inverter liegt, und lässt man die Substratpotentiale der Transistoren der letzten Inverterstufe entweder schweben oder verbindet sie fest mit der Energieversorgungsspannung.
7 zeigt diese Art von Verschachtelung von Inverterstufen, gemeinsam mit der Charakteristik einer Steuerung, die von den Substratverbindern der NFET- und PFET-Transistoren entkoppelt ist. Daher wird das Substratpotential des PFET-Transistors P1 der ersten Inverterstufe durch die Ausgangsspannung V_OUT2p des Inverters INV_P2 gesteuert, und wird das Substratpotential des Transistors im Inverter INV_P2 durch die Ausgangsspannung V_OUT des Inverters INV₃ gesteuert. Symmetrisch wird das Substratpotential des NFET-Transistors N1 der ersten Inverterstufe durch die Ausgangsspannung V_OUT2n des Inverters INV_N2 gesteuert und wird das Substratpotential der Transistoren im Inverter INV_N2 durch die Ausgangsspannung V_OUT des Inverters INV_N3 gesteuert.
Es ist offensichtlich, dass die Erfindung nicht auf die bestimmten Ausführungsformen, wie sie oben beschrieben wurden, beschränkt ist, sondern jeden Trigger mit Hysterese umfasst, Inverter oder nicht, der mit den Ansprüchen übereinstimmt. Insbesondere ist die Erfindung nicht lediglich auf einen Triggerschaltkreis mit Hysterese anwendbar, sondern beinhaltet jeden integrierten Schaltkreis auf einem Halbleiter-auf-Isolator-Substrat, insbesondere auf einem SOI-Substrat, der einen solchen Schaltkreis mit Hysterese gemäß den Ansprüchen umfasst.

Claims

Trägerschaltkreis bzw. Kippstufe mit Hysterese unter Verwendung der Halbleiter-auf-Isolator-Technologie, dadurch gekennzeichnet, dass er zumindest zwei CMOS-Invertorstufen aufweist, wobei jede Invertorstufe aus einem ersten Zweig, der zumindest einen P-Kanal Sperrschicht-Feldeffekt-Transistor (PFET) in Reihe geschaltet zwischen einem ersten Energieversorgungspotential V_DD und einem Ausgangsknoten der Invertorstufe aufweist, und einem zweiten Zweig, der zumindest einen N-Kanal Sperrschicht-Feldeffekt-Transistor (NFET) in Reihe zwischen dem besagten Ausgangsknoten der Invertorstufe und einem zweiten Energieversorgungspotential geschaltet aufweist, zusammengesetzt ist, wobei die Transistoren jeder Invertorstufe ihre Gitter zusammengeschlossen haben, um ein Eingangssignal zu empfangen, wobei der Eingang von jedem Invertor das Eingangssignal des Schaltkreises direkt order indirekt empfängt, wobei das Ausgangssignal von dem Schaltkreis direkt oder indirekt von dem Ausgangssignal von einer der Invertorstufen erhalten wird, und wobei das Substratpotential von jedem Transistor von zumindest einer Invertorstufe, genannt die gesteuerte Invertorstufe, dynamisch gesteuert wird durch ein Steuersignalausgang von dem Schaltkreis.
Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass die Steuersignale, die die Substratpotentiale für die PFET- und NFET-Transistoren von zumindest einer gesteuerten Invertorstufe steuern, Signale sind, die durch die Zustände des Schaltkreises bestimmt werden, der an der Ausgangsseite der gesteuerten Invertorstufe lokalisiert ist.
Schaltkreis nach obigem Anspruch, dadurch gekennzeichnet, dass die Signale, die von den Zuständen des Schaltkreises bestimmt werden, der an der Ausgangsseite der gesteuerten Invertorstufe lokalisiert ist, Ausgangssignale von den Invertorstufen sind, die Steuerinvertorstufen genannt werden, die an der Ausgangsseite der gesteuerten Invertorstufe lokalisiert sind.
Schaltkreis nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass die Steuerinvertorstufen von der gesteuerten Invertorstufe durch eine gerade Anzahl (oder Null) von Invertorstufen getrennt ist.
Schaltkreis nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Substratpotentiale für komplementäre Transistoren PFET und NFET von zumindest einer gesteuerten Invertorstufe durch das gleiche Steuersignal gesteuert werden.
Schaltkreis nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Substratpotentiale für PFET-Transistoren von zumindest einer gesteuerten Invertorstufe durch ein erstes Steuersignal gesteuert werden und die Substratpotentiale für die NFET-Transistoren, die komplementär zu den PFET-Transistoren sind, von einem zweiten Steuersignal gesteuert werden.
Schaltkreis nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Substratpotentiale für PFET-Transistoren von zumindest einer gesteuerten Invertorstufe und die Substratpotentiale für NFET-Transistoren komplementär zu den PFET-Transistoren alle durch unterschiedliche Steuersignale gesteuert werden.
Schaltkreis nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Substratpotentiale für Transistoren von zumindest einer gesteuerten Invertorstufe, die zu einer Gruppe aus zumindest einem Paar von komplementären PFET- und NFET-Transistoren gehören, durch das selbe Steuersignal gesteuert werden.
Schaltkreis nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass das Substratpotential der Transistoren der ersten Invertorstufe gesteuert wird.
Schaltkreis nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass er drei Invertorstufen beinhaltet.
Schaltkreis nach dem obigen Anspruch, dadurch gekennzeichnet, dass die ersten zwei Invertorstufen verkettet sind, so dass das Ausgangsignal von dem ersten Invertor an den Eingang des zweiten Invertors angelegt wird.
Schaltkreis nach dem obigen Anspruch, dadurch gekennzeichnet, dass die zweite und dritte Invertorstufe verkettet sind, so dass das Ausgangssignal von dem zweiten Invertor an den Eingang des dritten Invertors angelegt wird.
Schaltkreis nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass nur die Substratpotentiale der Transistoren in der ersten Stufe dynamisch gesteuert werden, wobei die Substratpotentiale für die Transistoren in Invertorstufen außer der ersten Invertorstufe nicht gesteuert werden und entweder erdfrei gelassen werden oder an die Energiezuführungspotentiale des Schaltkreises angelegt werden.
Schaltkreis nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Substratpotentiale für die Transistoren in einer Invertorstufe außer der letzten Invertorstufe dynamisch gesteuert werden durch das Ausgangssignal von der Invertorstufe, die direkt abstromig an der Ausgangsseite lokalisiert ist, wobei die Substratpotentiale für die Transistoren in der letzten Invertorstufe entweder erdfrei oder auf den Energiezuführungspotentialen des Schaltkreises liegen.
Schaltkreis nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass der Triggerschaltkreis mit Hysterese ein Schmitt-Trigger-Schaltkreis ist.
Schaltkreis nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass er in der SOI-Technologie verwendet wird.
Schaltkreis, der auf einem Halbleiter auf einem isolierenden Substrat integriert ist, dadurch gekennzeichnet, dass er zumindest einen Triggerschaltkreis mit Hysterese gemäß einem der obigen Ansprüche aufweist.