JP4351178B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP4351178B2
JP4351178B2 JP2005050632A JP2005050632A JP4351178B2 JP 4351178 B2 JP4351178 B2 JP 4351178B2 JP 2005050632 A JP2005050632 A JP 2005050632A JP 2005050632 A JP2005050632 A JP 2005050632A JP 4351178 B2 JP4351178 B2 JP 4351178B2
Authority
JP
Japan
Prior art keywords
transistor
pair
line
differential signal
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005050632A
Other languages
English (en)
Other versions
JP2006237330A (ja
Inventor
寛治 大塚
保 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Toshiba Corp
Rohm Co Ltd
Panasonic Corp
NEC Corp
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Fujitsu Semiconductor Ltd
Lapis Semiconductor Co Ltd
Panasonic Holdings Corp
Original Assignee
Renesas Technology Corp
Toshiba Corp
Rohm Co Ltd
Panasonic Corp
NEC Corp
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Fujitsu Semiconductor Ltd
Oki Semiconductor Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Toshiba Corp, Rohm Co Ltd, Panasonic Corp, NEC Corp, Sharp Corp, Sanyo Electric Co Ltd, Sony Corp, Fujitsu Semiconductor Ltd, Oki Semiconductor Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Renesas Technology Corp
Priority to JP2005050632A priority Critical patent/JP4351178B2/ja
Priority to CN2006100582101A priority patent/CN1825476B/zh
Priority to TW095106538A priority patent/TWI305916B/zh
Priority to US11/360,681 priority patent/US7280385B2/en
Priority to KR1020060018207A priority patent/KR100720624B1/ko
Publication of JP2006237330A publication Critical patent/JP2006237330A/ja
Application granted granted Critical
Publication of JP4351178B2 publication Critical patent/JP4351178B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

本発明は、DRAM（Dynamic Random Access Memory）やSRAM（Static Random Access Memory）などの半導体記憶装置に係り、特に高速動作が実現できる半導体記憶装置に関する。
DRAMやSRAMなどの半導体記憶装置では、ワード線、ビット線共に、信号がメモリマットの中を比較的長い距離、伝送される。従って、これらワード線、ビット線におけるRC遅延によるタイミングマージンを多く取らなければならない。ワード線やビット線などの配線を伝送線路とすれば、RC遅延から開放され、信号遅延は電磁波速度による遅れのみとなり、一般論として従来のマージンの10倍以上のタイミングマージンを確保できる。
しかし、ワード線は多数のトランジスタのゲート電極に、ビット線は多数のトランジスタのソースにそれぞれ接続されており、ワード線及びビット線の信号状態が反転する毎に、トランジスタのゲート容量やソース拡散容量に電荷が引き抜かれる。ワード線及びビット線に流れる信号エネルギー（総電荷量）を損失することは、結果としてRC遅延をまねき、高速動作が阻害される。なお、特許文献１には、トランジスタの状態遷移に必要な電荷を強制的にポンプアップ、ポンプダウンする回路を設けることで、トランジスタの高速スイッチングを実現したものが記載されている。
特開２００２−１２４６３５号公報
本発明は上記のような事情を考慮してなされたものであり、その目的は、高速動作が実現できる半導体記憶装置を提供することである。
本発明の半導体記憶装置は、それぞれ差動信号ペア線路で構成されたワード線及びビット線と、前記ワード線及びビット線に接続されたメモリセルと、前記ビット線に接続されたセンスアンプとを具備し、前記メモリセルは、同じウエル領域内に隣り合うように形成され、前記ワード線の差動信号により差動的に動作するペアトランジスタを有し、かつ前記センスアンプは、同じウエル領域内に隣り合うように形成され、前記ビット線の差動信号により差動的に動作するペアトランジスタを有し、前記各ペアトランジスタは、前記各ペアトランジスタに供給される差動信号の遷移時に、各ペアトランジスタ相互間で電荷の授受が行われて高速状態遷移が促進される平面距離を隔てて形成されていることを特徴とする。
本発明の半導体記憶装置によれば、高速動作を実現することができる。
（第１の実施の形態）
図１は、第１の実施の形態に係るDRAMの回路構成を示している。図中、WL、/WLは差動ワード線であり、BL、/BLは差動ビット線である。差動ワード線WL、/WLと差動ビット線BL、/BLの各交点にはメモリセルMCがそれぞれ配置されている。各メモリセルMCは対応する差動ワード線WL，/WL及び差動ビット線BL，/BLに接続されている。
本例では、各メモリセルMCは、ペアトランジスタを構成するトランスファゲート用のnMOSトランジスタ11a、11bと、nMOSトランジスタ11a、11bのうち一方のnMOSトランジスタ11aに接続されたデータ記憶用の１個のキャパシタ12を含む。
メモリセルMC内の一方のnMOSトランジスタ11aのゲート電極は各差動ワード線の一方のワード線WLに接続され、ドレインは差動ビット線の一方のビット線/BLに接続されている。キャパシタ12は、上記nMOSトランジスタ11aのソースとグランドとの間に接続されている。他方のnMOSトランジスタ11bのゲート電極は各差動ワード線の他方のワード線/WLに接続され、ドレイン及びソースは共にグランドに接続されている。
差動ビット線BL、/BLと差動データ線DL、/DLとの間にはＹ選択回路（カラム選択回路）13が接続されている。Ｙ選択回路13は、それぞれペアトランジスタを構成する２組のnMOSトランジスタ14a、14b及び15a、15bを有する。
Ｙ選択回路13内のＹ選択用のnMOSトランジスタ14aのソース、ドレイン間は一方のビット線BLと一方のデータ線DLとの間に接続されており、ゲート電極には差動Ｙアドレス信号の一方のＹアドレス信号が供給される。上記nMOSトランジスタ14aとペアを組むダミーのnMOSトランジスタ14bは、ソース、ドレインが共にグランドに接続されており、ゲート電極には差動Ｙアドレス信号の他方のＹアドレス信号が供給される。
Ｙ選択回路13内のＹ選択用のnMOSトランジスタ15aのソース、ドレイン間は他方のビット線/BLと他方のデータ線/DLとの間に接続されており、ゲート電極には差動Ｙアドレス信号の一方のＹアドレス信号が供給される。上記nMOSトランジスタ15aとペアを組むダミーのnMOSトランジスタ15bは、ソース、ドレインが共にグランドに接続されており、ゲート電極には差動Ｙアドレス信号の他方のＹアドレス信号が供給される。
差動ビット線BL、/BLにはセンスアンプ16が接続されている。センスアンプ16は、それぞれnMOSトランジスタ及びpMOSトランジスタからなり、互いの入出力ノードが交差接続されてフリップフロップ回路を構成する２個のCMOSインバータ回路17a、17bを含む。
一方のCMOSインバータ回路17aは、高電位側の電源電圧が伝送される電源線SNLにソースが接続されたpMOSトランジスタ18aと、ドレインが上記pMOSトランジスタ18aのドレインに接続され、低電位側の電圧が伝送される電源線SPLにソースが接続されたnMOSトランジスタ19aとからなる。上記両トランジスタ18a、19aのゲート電極は共通に接続されており、このゲート共通接続ノードはビット線/BLに接続されている。
他方のCMOSインバータ回路17bは、一方のCMOSインバータ回路17a内のpMOSトランジスタ18a及びnMOSトランジスタ19aそれぞれとペアを組むpMOSトランジスタ18b及びnMOSトランジスタ19bを有する。pMOSトランジスタ18bのソースは電源線SNLに接続されている。nMOSトランジスタ19bのドレインはpMOSトランジスタ18bのドレインに接続され、ソースは電源線SPLに接続されている。上記両トランジスタ18b、19bのゲート電極は共通に接続されており、このゲート共通接続ノードはビット線BLに接続されている。
また、図１中、破線で囲んだそれぞれ互いにペアを組む各２個のペアトランジスタは、同じウエル領域内に隣り合うように形成されている。すなわち、各メモリセルMC内のnMOSトランジスタ11a、11bは同じｐウエル領域内に隣り合うように形成されている。Ｙ選択回路13内のnMOSトランジスタ14a、14bは同じｐウエル領域内に隣り合うように形成されている。Ｙ選択回路13内のnMOSトランジスタ15a、15bは同じｐウエル領域内に隣り合うように形成されている。センスアンプ16内のpMOSトランジスタ18a、18bは同じｎウエル領域内に隣り合うように形成されている。同様に、センスアンプ16内のnMOSトランジスタ19a、19bは同じｐウエル領域内に隣り合うように形成されている。上記各ｐウエル領域にはグランド電圧がそれぞれ供給され、ｎウエル領域には正極性の電源電圧がそれぞれ供給される。
上記差動ワード線WL、/WL、差動ビット線BL、/BL、及び差動データ線DL、/DLはそれぞれ差動信号ペア線路を構成しており、上記電源線SNL及び電源線SPLは電源グランドペア線路を構成している。なお、電源線SPLに伝送される低電位側の電圧は、グランド電圧と等しい電圧でもよい。
なお、図１はDRAMの一部の構成のみを示している。しかし、これはあくまでも一例であり、DRAM内の全ての回路において共通なことは、差動的に動作するペアトランジスタが同じウエル領域内に形成されている点、信号配線がすべて差動信号ペア線路である点、及び電源配線が電源グランドペア線路で構成されている点である。
前述したように、ワード線及びビット線に流れる信号エネルギー（総電荷量）がメモリセル内で損失されることで、RC遅延が生じ、高速動作が阻害される。これを防止するには、メモリセル内のトランジスタの前の状態のチャージ電荷を再利用できればよい。同じウエル領域内に、差動的にスイッチ動作するペアトランジスタを近接配置して形成すると、ウエル領域内のペアトランジスタ相互で電荷交換をすることができる。以下、これを電荷交換効果と称する。この場合、ワード線、ビット線から見て、ペアトランジスタは動作、不動作にかかわらず容量が最悪でも1/2になり、最適構造では０、すなわち無負荷のような状態となる。
また、配線を伝送線路にすれば、伝送線路は光伝送遅延だけで高速信号伝送ができる。しかもエネルギ減衰がないため、メモリセル内に設けられるデータ記憶用のキャパシタの蓄積電荷量を従来の数分の一にしても、センスアンプで十分感知できる。センスアンプも遷移時の容量が見えないことから、高感度で高速なセンスアンプとなる。
上記の電荷交換効果を得るためにウエル領域を共通にしたペアトランジスタの一例を単純なインバータ回路で表した例を図２のパターン平面図に示す。図１に示すDRAMにおいて、例外的に、スイッチング動作を行わず、直流的に動作する定電流トランジスタについてはペアトランジスタとしなくてもよい。しかし、Ｙ選択回路13に示すように、データ線とビット線との間に接続されるＹ選択用のトランジスタ14a、15aについては、ソース、ドレインがデータ線やビット線に接続されていないダミーのトランジスタ14b、15bを設けて、差動的に動作するペアトランジスタを構成してもよい。
図２において、ｎウエル領域21内にはpMOSトランジスタのソース、ドレイン領域となるｐ型拡散層22が形成されており、一対のｐ型拡散層22相互間のチャネル領域上にはゲート電極が形成されている。ここで互いにペアトランジスタを構成する一対のpMOSトランジスタ23a、23bは、このペアトランジスタに供給されるゲート制御信号の遷移時に、相互間で電荷の授受が行われて高速状態遷移が促進される平面距離ｄを隔てて形成されている。この平面距離ｄの最大値ｄmaxは、ｎウエル領域21内における電荷のモビリティをμ（cm2/Sv）、ペアトランジスタ（pMOSトランジスタ23a、23b）のチャネル領域間の電界強度をE（V/cm）、ゲート制御信号の遷移時間（立ち上がり時間もしくは立下り時間）をｔr（s）、ゲート制御信号の周波数をｆ（1/s）としたときに、ｄmax＝ｔrμE=0.35fμEで与えられる。
ｎウエル領域21内には、上記pMOSトランジスタ23a、23bとは別の、互いにペアトランジスタを構成する一対のpMOSトランジスタ24a、24bが形成されている。このトランジスタ24a、24bからなるペアトランジスタは、トランジスタ23a、23bからなるペアトランジスタと同様に、このペアトランジスタに供給されるゲート制御信号の遷移時に、相互間で電荷の授受が行われて高速状態遷移が促進される平面距離ｄを隔てて形成されている。また、ペアトランジスタ23a、23bと24a、24bとの間の平面距離ｌは、両ペアトランジスタ相互間で電荷の授受が実質的に行われないような距離、例えば5d（l＞5d）以上に設定される。
ｐウエル領域25内にはnMOSトランジスタのソース、ドレイン領域となるｎ型拡散層26が形成されており、一対のｎ型拡散層26相互間のチャネル領域上にはゲート電極が形成されている。ここで互いにペアトランジスタを構成する一対のnMOSトランジスタ27a、27bは、このペアトランジスタに供給されるゲート制御信号の遷移時に、相互間で電荷の授受が行われて高速状態遷移が促進される平面距離ｄを隔てて形成されている。この平面距離ｄの最大値ｄmaxも、ｄmax＝ｔrμE=0.35fμEで与えられる。
ｐウエル領域25内には、上記nMOSトランジスタ27a、27bとは別の、互いにペアトランジスタを構成する一対のnMOSトランジスタ28a、28bが形成されている。このトランジスタ28a、28bからなるペアトランジスタは、トランジスタ27a、27bからなるペアトランジスタと同様に、このペアトランジスタに供給されるゲート制御信号の遷移時に、相互間で電荷の授受が行われて高速状態遷移が促進される平面距離ｄを隔てて形成されている。また、ペアトランジスタ27a、27bと28a、28bとの間の平面距離ｌは、両ペアトランジスタ相互間で電荷の授受が実質的に行われないような距離、例えば5d（l＞5d）以上に設定されている。
上記pMOSトランジスタ23aとnMOSトランジスタ27aのゲート電極は配線29aにより接続され、また、各ドレイン領域となるｐ型拡散層22及びｎ型拡散層26は出力用の配線30aにより接続されている。両トランジスタ23a、27aはCMOSインバータ回路を構成している。pMOSトランジスタ23a及びnMOSトランジスタ27aそれぞれとペアトランジスタを構成するpMOSトランジスタ23b及びnMOSトランジスタ27bのゲート電極は配線29bにより接続され、また、各ドレイン領域となるｐ型拡散層22及びｎ型拡散層26は出力用の配線30bより接続されている。両トランジスタ23b、27bはCMOSインバータ回路を構成している。
ゲート用の配線29a、29bは差動信号ペア線路を構成しており、この差動信号ペア線路には、トランジスタ23a及び27aを差動的に動作させるための入力信号Vin、/Vinが伝送される。同様に、出力用の配線30a、30bは差動信号ペア線路を構成しており、この差動信号ペア線路には、上記両インバータ回路から出力される差動信号Vout、/Voutが伝送される。
上記両CMOSインバータ回路に対して電源電圧及び接地電圧（グランド電圧）を供給するために、上記ｎウエル領域21及びｐウエル領域25上に跨って、電源配線31及びグランド配線32からなる電源グランドペア線路が形成されている。そして、pMOSトランジスタ23a、23bのソース領域となる各ｐ型拡散層22は、各電源コンタクト33を介して電源配線31に接続され、nMOSトランジスタ27a、27bのソース領域となる各ｎ型拡散層26は、各グランドコンタクト34を介してグランド配線32に接続されている。
上記したように電源グランド配線はペア線路を構成しており、その特性インピーダンスは、並列にぶら下がるトランジスタの負荷インピーダンスの並列合計値と同等かそれ以下に設定されている。具体的には、電源グランドペア線路の特性インピーダンスＺは例えば５Ωに設定されている。
また、図示しないが、各メモリセルMC、センスアンプ16の動作を制御する制御回路についても、トランジスタは、同じウエル領域内に隣り合うように形成され、差動的に動作するペアトランジスタとして形成されている。
図３及び図４は、図１中の差動ワード線WL、/WL、差動ビット線BL、/BL、及び差動データ線DL、/DLからなる差動信号ペア線路の断面構造の一例を示している。図３に示す差動信号ペア線路は、スタックトペア線路と称され、均質な絶縁層40内で垂直方向に重なり、かつ互いに並行するように延長された一対の配線41によって構成されている。
図４に示す差動信号ペア線路は、ペアコプレーナ線路と称され、均質な絶縁層40内で水平方向に重なり、かつ互いに並行するように延長された一対の配線41によって構成されている。
図３及び図４において、一対の各配線41相互のスペースをｓ1、隣接ペア線路相互のスペースをｓ2とすると、2ｓ1≦ｓ2となるように複数の差動信号ペア線路が配置される。
ここで、差動ワード線WL、/WL、差動ビット線BL、/BL、及び差動データ線DL、/DLからなる差動信号ペア線路は、それぞれ特性インピーダンスＺが50Ω〜200Ωの範囲の値、好ましくは100Ωを維持するように各配線の寸法が設定されている。
ところで、トランジスタが高速に動作しない最も大きな理由は、状態が遷移する直前に存在していた蓄積電荷をトランジスタが放出し、新たな状態に従った蓄積電荷分布に納めるための電荷供給をするのに時間が掛かるということにある。電源グランドについては、チップ内にバイパスコンデンサがサポートされていても、バイパスコンデンサは本質的に受動的なものであり、能動的な変化をするトランジスタの電荷供給、放出を積極的に助けるものではない。瞬時電流が増大することで、電源電圧の低下、グランドレベルの上昇が起こり、瞬時電流が制限される。この問題を図５に示すnMOSトランジスタのモデルを用いて説明する。
図５は、nMOSトランジスタの素子構造とそのシンボルを示している。nMOSトランジスタは、基板にソースＳ及びドレインＤが形成され、ソース、ドレイン間の基板上にゲート絶縁膜を介してゲートＧが形成されている。
いま、ゲート、ソース及びドレインの電圧が全て等しいときを基準とし、ゲートにプラス電位がかかると、ゲート絶縁膜直下のチャネルが反転して反転層が形成される。ゲート電位と反転層電位の間に電荷が対峙して、ゲートと反転層との間に寄生容量Coxが生成される。なお、この場合の反転層の電荷は電子である。反転層の下部には空乏層が発生しており、この空乏層でも電荷が対峙している。このため、反転層と空乏層との間には寄生容量CGsub’が生成される。ゲートと基板との間には、元々、寄生容量CGsubが存在している。
また、ゲートとソースとの間には寄生容量CGSが、ゲートとドレインとの間には寄生容量CGDがそれぞれ存在し、ソースと基板との間には寄生容量（ソース空乏層容量）CJSが、ドレインと基板との間には寄生容量（ドレイン空乏層容量）CJDがそれぞれ存在している。また、CDはドレインとグランドとの間の寄生容量であり、CGはゲートとグランドとの間の寄生容量である。
特に注目すべきは、ゲート電極にパルス状の電圧VGが加えられ、その後、ピンチオフが発生したとき、つまりドレイン電流が定常状態に達したとき、ドレイン電圧VDが低下して基板電位に近くなり、ドレイン空乏層が狭まって寄生容量CJDの値が増大する。上記寄生容量CD及びCGは、図６に示すようにゲート電圧VGの値の範囲に応じて種々の値を取り得る。
ゲート電圧VGがnMOSトランジスタの閾値電圧VTHよりも低いときを空乏層状態と呼ぶ。この空乏層状態のときは、CG=CGS+CGsub+CGD、CD=CDsub+CJDとなり、VGの上昇に伴ってCGsubの値が減少する。また、バイアスが大きく、空乏層の厚みが厚いため、CDの値は小さい。
ゲート電圧VGがVTHを超えかつVDsatよりも低いときを飽和状態と呼ぶ。なお、VDsatは飽和電流が流れるときのVDの値である。この飽和状態のときは、CG=CGS+CGsub+CGS’+CGD、CD=CDsub+CJDとなり、VGの上昇に伴ってCGsubの値が減少し、他方、CGS’の値は増加する。
ゲート電圧VGがVDsatを超えた状態を非飽和状態と呼ぶ。この非飽和状態のときは、CG=CGS+CGS’+CGD=COX、CD=CJDとなり、VGの上昇に伴ってCJDの値が減少する。このように、MOSトランジスタの実効容量の値は、ゲート電圧VGの変化に伴って変化する。そして、全ての実効容量をCmosと呼ぶことにする。
図７は、MOSトランジスタの実効容量Cmosの電圧特性を示している。図中、縦軸は実効容量Cmosの相対値（相対容量）を示し、横軸はゲート、ソース間電圧VGSを示している。MOSトランジスタの実効容量Cmosの変化は、強反転層範囲、中間反転層範囲、弱反転層範囲、空乏層範囲、及び蓄積層範囲に分けて考えることができる。図７に示すように、実効容量Cmosの値は最小点を有し、この最小点は、ゲート容量CGがドレイン容量CDより支配的なときは、反転層が消失して空乏層のみとなったときである。しかし、ドレイン容量CDが支配的なときは、図７中の太い実線で示すように変化する場合もある。
このように、MOSトランジスタは電圧に依存する可変容量素子とみなせる。その中で主要な容量Coxの値はCox=εoxS/toxで与えられる。ここで、εoxはゲート絶縁膜の誘電率、Sはチャネル面積、toxはゲート絶縁膜の膜厚である。また、ドレイン空乏層容量CJDは以下の式で与えられる。
Figure 0004351178
ここで、κsiはシリコンの比誘電率、NA、NDはアクセプタ及びドナーの濃度、φは拡散電圧である。
図７中のCmosの最低値をCminとすると、ゲート電圧VGの反転(Vswing)で、Qtran=2Vswing（Cmin）の電荷量を電源から注入しなければならない。電荷の反転をさせるため、２倍という係数がついている。これはMOSトランジスタの出力電荷とは関係のない、自身を動作させるためのエネルギといえる。
いま、信号電圧Vswing=1V、Cmin=5fFとすると、Qtran=5fCとなり、ゲートに入力される制御信号の遷移時間（立ち上がりまたは立下り時間）を25psとすると、Itran=0.2mAがトランジスタ駆動のために余分に必要となる。信号遷移のたびにこのエネルギは瞬時に吸収・放出されなければならない。pMOSトランジスタについても同様である。すなわち、多数のMOSトランジスタが集積されている回路では、電源／グランドの状態が少しでも悪ければトランジスタの能力が発揮できないことになる。
電源／グランドの電圧は静的なもので、0.2mAもの電流を瞬時に流すと、その配線に存在している寄生インダクタンスの影響により、電源電圧の降下やグランドレベルの上昇が発生する。仮に、寄生インダクタンスの値を1nHとすると、電圧変動ΔVはΔV=(di/dt)L=(0.2mA/25ps)1nH=8mVとなる。すなわち、同時にスイッチング動作するMOSトランジスタが10個あれば、80mVの電圧変動が電源配線またはグランド配線に生じる。
ところで、図１に示したDRAMにおいて、スイッチ動作するトランジスタは、差動的に動作する別のトランジスタと共にペアトランジスタとして同じウエル領域内に形成されている。同じウエル領域内に形成されているペアトランジスタが差動的に動作すると、ペアトランジスタの一方のトランジスタの実効容量に蓄積されていた電荷が、電源グランド配線に逃げることなく、ペアトランジスタの他方のトランジスタの実効容量に移動し、他方のトランジスタの実効容量を充電することに寄与する。
ここで、上記ペアトランジスタの動作を、図８に示すような回路モデルを用いて説明する。図８（ａ）、（ｂ）、（ｃ）において、ペアトランジスタはスイッチSW1、SW2として表現されており、各トランジスタに存在している前記の実効容量（Cmos）はC1、C2で表現されている。
図８（ａ）はペアトランジスタがスイッチ動作する前の初期状態を示している。この初期状態ではスイッチSW1は閉じており（オン状態）、SW2は開いている（オフ状態）。このとき、実効容量C1には電荷が蓄積されている。
図８（ｂ）はペアトランジスタがスイッチ動作する時の遷移状態を示している。この遷移状態では、図７中の弱反転層範囲と中間反転層範囲との境界に示すように、実効容量C1、C2の値はCmosの最低値Cmin（Cmosのほぼ半分）となる。この実効容量の半減化（1/2化）により、実効容量C1から電荷が強制的に放出される。放出された電荷は他方の実効容量C2に移動し、蓄積される。この場合、他方の実効容量C2に供給される電荷は、図示のように例えば負の電荷（電子）であるとする。先に説明したように、Cmin=2.5fFとすると、2.5fCの電荷量が実効容量C1から強制的に排出される。実効容量C1から排出される負の電荷は、同じ空間、つまり同じウエル領域内に存在する実効容量C2に優先的にもらい受けられる。
図８（ｃ）はペアトランジスタがスイッチ動作した後の反転後の状態を示している。この状態では、スイッチSW1が開き（オフ状態）、SW2が閉じる（オン状態）。このとき、実効容量C1では、電界が解消されて自由になった正の電荷（ホール）も、インダクタンスを介して存在する電源Vdd中にある電荷より優先して実効容量C2に移動できる。正負両電荷の移動に要する時間は、電荷のモビリティを用いて試算すると1ps以下となり、遷移時間内で十分に対応できるものである。
上記1ps以下の時間は次のようにして計算できる。ここでは、電子よりホールの方が遅いためホールで計算する。ホールのモビリィティは4×102（cm2/Vs）である。ただし、温度300k、キャリア濃度1014〜1015（cm-3）とする。いま、Vdd=1.8Vとすると、ドリフト拡散速度D=7.2×102（cm2/s）となる。同じウエル領域内のキャリア移動の最大寸法を10μmとすると、0.001cm=√Dt=√7.2×102・tとなり、t=1.4×10-9（s）=1.4nsが得られる。電子では、この時間は140ps程度となる。電荷の最大移動距離を1μmとすると上記時間は１桁向上し、GHz帯域の時間となる。すなわち、ウエル領域内での電荷の移動距離を小さくすることにより大きな効果が得られる。
ここで、同じウエル領域内に形成されるペアトランジスタは、スイッチング時に上記のような電荷の授受が効率良く行われて、高速状態遷移が促進される平面距離（図２中のｄ）を隔てて形成されている。そして、この平面距離ｄの最大値ｄmaxは、ウエル領域内における電荷のモビリティをμ（cm2/Sv）、ペアトランジスタのチャネル領域間の電界強度をE（V/cm）、トランジスタのゲートに入力される制御信号の遷移時間（立ち上がりもしくは立下り時間）をｔr（s）、この制御信号の周波数をｆ（1/s）としたときに、ｄmax＝ｔrμＥ=0.35fμEで与えられる。
次に、ペアトランジスタにおける上記のような電荷の移動を実際の回路の断面図を用いて説明する。
図９は、ペアトランジスタを用いた回路の一例として、図１中に示すセンスアンプ16の断面構造を示している。ｐ型基板50にはｎウエル領域51及びｐウエル領域52が形成されている。図１中のセンスアンプ16内の２個のpMOSトランジスタ18a、18bはｎウエル領域51に形成され、センスアンプ16内の２個のnMOSトランジスタ19a、19bはｐウエル領域52に形成されている。
上記両pMOSトランジスタ18a、18bのソースには、電源線SNLを伝送される高電位側の電源電圧Vddがそれぞれ供給される。上記両nMOSトランジスタ19a、19bのソースには、電源線SPLを伝送される低電位側の電源電圧、つまりグランド電圧がそれぞれ供給される。pMOSトランジスタ18a及びnMOSトランジスタ19aの各ゲートは一方のビット線/BLに共通に接続されている。このビット線/BLには差動信号の一方の入力信号/Dinが供給される。pMOSトランジスタ18b及びnMOSトランジスタ19bの各ゲートは他方のビット線BLに共通に接続されている。このビット線BLには差動信号の他方の入力信号Dinが供給される。
ここで、同じｎウエル領域51に形成された２つのpMOSトランジスタ18a、18bは、同じ寸法及び構造を持ち、かつ両トランジスタに供給される信号Din、/Dinの遷移時に、相互間で電荷の授受が行われて高速状態遷移が促進される平面距離ｄを隔てて形成されている。同様に、同じｐウエル領域52内に形成された２つのnMOSトランジスタ19a、19bも同じ寸法及び構造を持ち、かつ両トランジスタに供給される差動信号Din、/Dinの遷移時に、相互間で電荷の授受が行われて高速状態遷移が促進される平面距離ｄを隔てて形成されている。
これにより、図９に示すセンスアンプ内の各ペアトランジスタは図８で説明したような動作を行う。つまり、ペアトランジスタを構成する一方のトランジスタの実効容量が半減したことにより、余分となった電荷が強制的なポンプアップ／ポンプダウンで他方のトランジスタの実効容量にチャージされ、残り半分の電荷も電源より近い距離にあるフリーキャリアによって他方のトランジスタの実効容量にチャージされる。すなわち、このセンスアンプは、実質容量が少なく、高速に動作することができる。同様に、ペアトランジスタを有するメモリセルMC内のトランスファゲートも、実質容量が少なくなり、高速に動作する。
なお、図９では、差動信号Din、/Dinのうち一方の信号Dinが低レベル（−）から高レベル（＋）に、他方の信号/Dinが高レベル（＋）から低レベル（−）にそれぞれスイッチ（遷移）する場合の電荷が移動する様子を示している。ｎウエル領域51の２つのpMOSトランジスタに注目すると、一方のpMOSトランジスタ18aではｐ型のドレイン拡散層の周囲の空乏層が縮小し、逆に、他方のpMOSトランジスタ18bではｐ型のドレイン拡散層の周囲の空乏層が拡大し、２つのpMOSトランジスタ18a、18b相互間でキャリアが移動する。ｐウエル領域52内の２つのnMOSトランジスタについても同様である。
ところで、図１のDRAMでは、各メモリセルMCが一対のペアトランジスタであるnMOSトランジスタ11a、11bとデータ記憶用のキャパシタ12で構成される場合を説明した。しかし、これに限定されるものではなく、図１０に示すようにトランスファゲート用の二対のペアトランジスタである４個のnMOSトランジスタ11a、11b、11c、11dとキャパシタ12で構成してもよい。
すなわち、一方のペアトランジスタを構成する２個のnMOSトランジスタ11a、11bのゲート電極は各差動ワード線の一方のワード線WLに共通に接続され、ドレインは各差動ビット線の一方及び他方のビット線BL、/BLに接続され、キャパシタ12は２個のnMOSトランジスタ11a、11bのソース相互間に接続されている。
他方のペアトランジスタを構成する２個のnMOSトランジスタ11c、11dのゲート電極は各差動ワード線の他方のワード線/WLに共通に接続され、ドレイン及びソースは共にグランドに接続されている。
図１１は、図１に示すキャパシタ12をトランスファゲート用のnMOSトランジスタ11a、11bと共に示す平面図であり、図１２は、図１１中のＡ−Ａ線に沿った断面図である。図１２に示すように、キャパシタ12は、High-K（高誘電率）材料、例えばHfO2、Ta2O5、La2O3、Pr2O3、CeO2などからなる絶縁物53を挟んで対向する一対の金属電極54を有する。そして、図１１に示すように、一対の金属電極54とnMOSトランジスタ11a及びグランドとを接続するコンタクト部分は、一対の金属電極54共に同じ辺から引き出されている。すなわち、キャパシタそのものが伝送線路構造を有しており、これによりキャパシタにおける電荷のチャージ、ディスチャージが高速で行われ、メモリセルの動作の高速化を図ることができる。
なお、図１２において、55はnMOSトランジスタのソース、ドレインとなるｐ型拡散層、56はゲート電極、57はビット線、58はキャパシタとドレインとを接続するプラグである。
次に、キャパシタの容量を試算する。キャパシタの面積をS、絶縁物53の誘電率をk、絶縁物53の厚みをtとすると、容量CsはCs=kS/tで与えられる。0.18μmプロセスを用いた場合のキャパシタ面積は約0.2μm2であるので、S=0.18μm2とする。絶縁物53としてt=10nm、k=30のHfO2を用いると、容量Csは以下のようになる。なお、金属電極54はAlを用いた。もちろん電極材料として他の金属を使用してもよい。
Cs=30×8.84×10-12×0.18×10-12/10×10-9（F）≒5（fF）
ここで、センスアンプ16の動作開始電圧をΔV、各ビット線の容量をCb=150fF、電源電圧Vdd=2.5Vとすると、ΔV=(Vdd/2)(Cs/Cs+Cb)=41mVとなる。
センスアンプのセンス能力は通常、0.18μmプロセスでは200mV程度であり、上記のような動作開始電圧ΔV（41mV）はセンス能力以下となり、動作可能なセンスアンプを設計することができない。しかし、ビット線が伝送線路型の差動ビット線として構成されており、線路容量が実質的に見えないで特性インピーダンスとなり、他の多くのトランスファゲートにつながるドレイン容量も電荷交換効果で実質1/2になることから、Cbは30fF程度となり、ΔVとして150mVが確保できる。しかも、センスアンプ16自体もペアトランジスタを用いた電荷交換回路となっており、感度がよくなるため、ΔVが150mVでも十分なセンス動作が可能となる。
もちろん、更なる微細化によりセル面積が小さくなったときは、キャパシタの厚み方向に積層を考えればよく、構造的自由度を保持できる。
上述したDRAMの特徴を要約すれば次の５つとなる。
（１）スイッチ動作するトランジスタは差動的に動作するペアトランジスタを構成していること。
（２）（１）のペアトランジスタは同じウエル領域内に隣り合うように形成され、動作によって蓄えられた電荷が相互に交換されること。
（３）差動信号を伝送する配線（ワード線、ビット線、データ線等）は特定の特定インピーダンス（ｚ＝100Ω）を持つペア線路として形成されていること。
（４）電源グランド配線はペア線路であり、その特性インピーダンスが、並列にぶら下がるトランジスタ負荷インピーダンスの並列合計値と同等かそれ以下に設定されていること。
（５）メモリセル内のキャパシタそのものが伝送線路構造となっていることで、キャパシタにおける電荷のチャージ、ディスチャージが高速で行われること。
図１のDRAMは、上記の５つの特徴を有することで、動作の高速化を図ることができる。図１中の各素子を、通常のMOS回路プロセス、すなわち、素子の最小寸法が0.35μmから0.18μmのプロセスを使用して製造しても、数GHz帯域の周波数でのスイッチング動作が保障できる。このプロセスに相当するアルミニウム配線を用いても、通常に遭遇するRC遅延問題がほとんど回避できる。
なお、トランジスタを差動的なペアトランジスタとすることにより、トランジスタの数が増加し、これに伴ってワード線等の配線の本数も増える。しかし、動作の高速化と低消費電力の利点の方が大きい。さらに付け加えると、従来では特性改善のためにアドオン的に種々の補助回路を付随的に設ける必要がある。しかし、図１のDRAMではこのような補助回路はほとんど不要となり、一般的な教科書に示されている原理回路でDRAMが構成できるので、ペアトランジスタ構成にしたことによるトランジスタ数の増加は、ほとんど相殺できる。
（第２の実施の形態）
次に本発明をSRAMに実施した場合を説明する。
図１３は本実施形態のSRAMの回路構成を示している。図中、WL、/WLは差動ワード線であり、BL、/BLは差動ビット線である。差動ワード線WL、/WLと差動ビット線BL、/BLの交点にはメモリセルMCが配置されている。メモリセルMCは差動ワード線WL，/WL及び差動ビット線BL，/BLに接続されている。
なお、本実施形態のSRAMでは複数の差動ワード線及び複数の差動ビット線が設けられており、これら複数の差動ワード線WL、/WLと複数の差動ビット線BL、/BLの各交点にはそれぞれメモリセルMCが配置されており、図１３はこのうちの１個のメモリセルのみを示している。
本例では、メモリセルMCは、トランスファゲート用のnMOSトランジスタ61a、このnMOSトランジスタ61aとペアトランジスタを構成するダミーのnMOSトランジスタ61b、トランスファゲート用のnMOSトランジスタ62a、このnMOSトランジスタ62aとペアトランジスタを構成するダミーのnMOSトランジスタ62b、及びフリップフロップ回路63を含む。上記フリップフロップ回路63は、トランスファゲート用のnMOSトランジスタ61a及び62aに接続されており、１ビットのデータを記憶する。
トランスファゲート用のnMOSトランジスタ61aのソース、ドレインの一方は差動ビット線BL、/BLの一方のビット線BLに接続され、ソース、ドレインの他方はフリップフロップ回路63に接続され、さらにゲート電極は差動ワード線WL、/WLの一方のワード線WLに接続されている。上記nMOSトランジスタ61aとペアトランジスタを構成するダミー用のnMOSトランジスタ61bのソース、ドレインは共にグランドに接続されており、ゲート電極は差動ワード線WL、/WLの他方のワード線/WLに接続されている。同様に、トランスファゲート用のnMOSトランジスタ62aのソース、ドレインの一方は差動ビット線BL、/BLの他方のビット線/BLに接続され、ソース、ドレインの他方はフリップフロップ回路63に接続され、さらにゲート電極は差動ワード線WL、/WLの一方のワード線WLに接続されている。上記nMOSトランジスタ62aとペアトランジスタを構成するダミー用のnMOSトランジスタ62bのソース、ドレインは共にグランドに接続されており、ゲート電極は差動ワード線WL、/WLの他方のワード線/WLに接続されている。
上記フリップフロップ回路63は、それぞれnMOSトランジスタ及びpMOSトランジスタからなり、互いの入出力ノードが交差接続された２個のCMOSインバータ回路64a、64bを含む。
一方のCMOSインバータ回路64aは、電源電圧Vddが伝送される電源線にソースが接続されたpMOSトランジスタ65aと、ドレインが上記pMOSトランジスタ65aのドレインに接続され、低電位側の電源電圧（グランド電圧GND）が伝送される電源線にソースが接続されたnMOSトランジスタ66aとからなる。上記両トランジスタ65a、66aのゲート電極は共通に接続されており、このゲート共通接続ノードはトランスファゲート用のnMOSトランジスタ62aのソース、ドレインの他方に接続されている。
他方のCMOSインバータ回路64bは、一方のCMOSインバータ回路64a内のpMOSトランジスタ65a及びnMOSトランジスタ66aそれぞれとペアを組むpMOSトランジスタ65b及びnMOSトランジスタ66bを有する。pMOSトランジスタ65bのソースは上記電源線に接続されている。nMOSトランジスタ66bのドレインはpMOSトランジスタ65bのドレインに接続され、ソースはグランド側の電源線に接続されている。上記両トランジスタ65b、66bのゲート電極は共通に接続されており、このゲート共通接続ノードはトランスファゲート用のnMOSトランジスタ61aのソース、ドレインの他方に接続されている。
また、図１３中、破線で囲んだそれぞれ互いにペアを組む各２個のペアトランジスタは、同じウエル領域内に隣り合うように形成されている。すなわち、nMOSトランジスタ61a、61bは同じｐウエル領域内に隣り合うように形成されている。nMOSトランジスタ62a、62bは同じｐウエル領域内に隣り合うように形成されている。pMOSトランジスタ65a、65bは同じｎウエル領域内に隣り合うように形成されている。nMOSトランジスタ66a、66bは同じｐウエル領域内に隣り合うように形成されている。上記各ｐウエル領域にはグランド電圧が供給され、ｎウエル領域には正極性の電源電圧が供給される。
また、第１の実施の形態のDRAMの場合と同様に、差動ワード線WL、/WL、差動ビット線BL、/BL、及び図示しない差動データ線はそれぞれ、図３または図４に示すように差動信号ペア線路を構成しており、それぞれ特性インピーダンスＺが50Ω〜200Ωの範囲の値、好ましくは100Ωを維持するように各配線の寸法が設定されている。上記一対の電源線は電源グランドペア線路を構成している。この電源グランドペア線路の特性インピーダンスは、並列にぶら下がるトランジスタの負荷インピーダンスの並列合計値と同等かそれ以下に設定されている。例えば、電源グランドペア線路の特性インピーダンスＺは５Ωに設定されている。
なお、図１３はSRAMの一部の構成のみを示している。しかし、これはあくまでも一例であり、SRAM内の全ての回路において共通なことは、メモリセル、センスアンプの動作を制御する制御回路を含めて、差動的に動作するペアトランジスタが同じウエル領域内に形成されている点、信号配線がすべて差動信号ペア線路である点、電源配線が電源グランドペア線路で構成されている点である。
本実施形態のSRAMでは、第１の実施の形態のDRAMの場合と同様の理由により、同じウエル領域内のペアトランジスタ相互で電荷交換をすることができ、従来、無駄に消費されていた蓄積電荷の再利用を図ることができて、動作の高速化と低消費電力化を図ることができる。
また、第１の実施の形態のDRAMの場合と同様、配線を伝送線路にすれば、伝送線路は光伝送遅延だけで高速信号伝送ができる。
図１４は、図１３に示すメモリセルのパターン平面図である。なお、図１４において、図１３と対応する個所には同じ符号を付してその説明は省略する。ペアトランジスタを構成するnMOSトランジスタ61a、61bは同じｐウエル領域71内に隣り合うように形成されている。そして、両トランジスタ61a、61bは、このペアトランジスタに供給されるゲート制御信号（差動ワード線WL、/WLの信号）の遷移時に、相互間で電荷の授受が行われて高速状態遷移が促進される平面距離ｄを隔てて形成されている。ペアトランジスタを構成するnMOSトランジスタ62a、62bは同じｐウエル領域72内に隣り合うように形成されている。そして、両トランジスタ62a、62bは、このペアトランジスタに供給されるゲート制御信号（差動ワード線WL、/WLの信号）の遷移時に、相互間で電荷の授受が行われて高速状態遷移が促進される平面距離ｄを隔てて形成されている。ペアトランジスタを構成するpMOSトランジスタ65a、65bは同じｎウエル領域73内に隣り合うように形成されている。そして、両トランジスタ65a、65bは、このペアトランジスタに供給されるゲート制御信号（nMOSトランジスタ61a、62aの信号）の遷移時に、相互間で電荷の授受が行われて高速状態遷移が促進される平面距離ｄを隔てて形成されている。ペアトランジスタを構成するpMOSトランジスタ64a、64bは同じｎウエル領域74内に隣り合うように形成されている。そして、両トランジスタ64a、64bは、このペアトランジスタに供給されるゲート制御信号（nMOSトランジスタ61a、62aの信号）の遷移時に、相互間で電荷の授受が行われて高速状態遷移が促進される平面距離ｄを隔てて形成されている。
上記平面距離ｄの最大値ｄmaxは、ｎウエル領域もしくはｐウエル領域内における電荷のモビリティをμ（cm2/Sv）、ペアトランジスタのチャネル領域間の電界強度をE（V/cm）、ゲート制御信号の遷移時間（立ち上がり時間もしくは立下り時間）をｔr（s）、ゲート制御信号の周波数をｆ（1/s）としたときに、ｄmax＝ｔrμE=0.35fμEで与えられる。
上記両CMOSインバータ回路に対して電源電圧及びグランド電圧を供給するために、電源配線75及びグランド配線76からなる電源グランドペア線路が形成されている。そして、pMOSトランジスタ65a、65bのソース領域となるｐ型拡散層は、電源コンタクトを介して電源配線75に接続され、nMOSトランジスタ64a、64bのソース領域となるｎ型拡散層は、グランドコンタクトを介してグランド配線76に接続されている。
第１の実施の形態に係るDRAMの回路構成を示す図。 ペアトランジスタを用いたインバータ回路のパターン平面図。 図１中の差動信号ペア線路の一例を示す断面図。 図１中の差動信号ペア線路の他の例を示す断面図。 nMOSトランジスタの素子構造とそのシンボルを示す図。 MOSトランジスタの実効容量の電圧特性を説明するための特性図。 MOSトランジスタの実効容量の電圧特性の一例を示す図。 ペアトランジスタの動作を説明するために用いる回路モデルを示す図。 ペアトランジスタを用いた回路の一例であるセンスアンプの断面構造を示す図。 第１の実施の形態に係るDRAMのメモリセルの他の構成例を示す回路図。 図１中に示すキャパシタをトランスファゲート用のnMOSトランジスタと共に示す平面図。 図１１中のＡ−Ａ線に沿った断面図。 第２の実施の形態に係るSRAMの回路構成を示す図。 図１３に示すメモリセルのパターン平面図。
符号の説明
BL、/BL…差動ビット線、WL、/WL…差動ワード線、MC…メモリセル、11a、11b…トランスファゲート用のnMOSトランジスタ、12、12b、12b…データ記憶用のキャパシタ、13…Ｙ選択回路、14a、15a…Ｙ選択用のnMOSトランジスタ、15b、14b…ダミーのnMOSトランジスタ、16…センスアンプ、17a、17b…CMOSインバータ回路、18a、18b…pMOSトランジスタ、19a、19b…nMOSトランジス、21…ｎウエル領域、22…ｐ型拡散層、23a、23b、24a、24b…pMOSトランジスタ、25…ｐウエル領域、26…ｎ型拡散層、27a、27b、28a、28b…nMOSトランジスタ、29a、29b…ゲート用の配線、30a、30b…出力用の配線、31…電源配線、32…グランド配線、33…電源コンタクト、34…グランドコンタクト、61a、62a…トランスファゲート用のnMOSトランジスタ、61b、62b…ダミーのnMOSトランジスタ、63…フリップフロップ回路、64a、64b…CMOSインバータ回路、65a、65b…pMOSトランジスタ、66a、66b…nMOSトランジスタ、71、72、74…ｐウエル領域、73…ｎウエル領域、75…電源配線、76…グランド配線。

Claims (8)

  1. それぞれ差動信号ペア線路で構成されたワード線及びビット線と、
    前記ワード線及びビット線に接続されたメモリセルと、
    前記ビット線に接続されたセンスアンプとを具備し、
    前記メモリセルは、同じウエル領域内に隣り合うように形成され、前記ワード線の差動信号により差動的に動作するペアトランジスタを有し、かつ前記センスアンプは、同じウエル領域内に隣り合うように形成され、前記ビット線の差動信号により差動的に動作するペアトランジスタを有し、
    前記各ペアトランジスタは、前記各ペアトランジスタに供給される差動信号の遷移時に、各ペアトランジスタ相互間で電荷の授受が行われて高速状態遷移が促進される平面距離を隔てて形成されていることを特徴とする半導体記憶装置。
  2. 前記メモリセル及びセンスアンプの動作を制御する制御回路をさらに具備し、
    前記制御回路は、同じウエル領域内に隣り合うように形成され、差動的に動作するペアトランジスタを有することを特徴とする請求項１記載の半導体記憶装置。
  3. 前記差動信号ペア線路の特性インピーダンスが50Ω〜200Ωの範囲の値であることを特徴とする請求項１記載の半導体記憶装置。
  4. 前記メモリセルは、
    ドレインが前記差動信号ペア線路で構成されたビット線に接続され、ゲート電極が前記差動信号ペア線路で構成されたワード線の一方のワード線に接続されたトランスファゲート用の第１のトランジスタと、
    前記第１のトランジスタのソースとグランドとの間に接続されたキャパシタと、
    ドレイン及びソースがグランドに接続され、ゲート電極が前記差動信号ペア線路で構成されたワード線の他方のワード線に接続され、前記第１のトランジスタとペアトランジスタを構成するトランスファゲート用の第２のトランジスタとを含むことを特徴とする請求項１ないし３のいずれか１項記載の半導体記憶装置。
  5. 前記キャパシタは、ハイk材料からなる絶縁物を一対の金属電極で挟んだ構造を有することを特徴とする請求項４記載の半導体記憶装置。
  6. 前記メモリセルは、
    ソース、ドレインの一方が前記差動信号ペア線路で構成されたビット線の一方のビット線に接続され、ゲート電極が前記差動信号ペア線路で構成されたワード線の一方のワード線に接続されたトランスファゲート用の第１のトランジスタと、
    ソース、ドレインがグランドに接続され、ゲート電極が前記差動信号ペア線路で構成されたワード線の他方のワード線に接続され、前記第１のトランジスタとペアトランジスタを構成する第２のトランジスタと、
    ソース、ドレインの一方が前記差動信号ペア線路で構成されたビット線の他方のビット線に接続され、ゲート電極が前記差動信号ペア線路で構成されたワード線の一方のワード線に接続されたトランスファゲート用の第３のトランジスタと、
    ソース、ドレインがグランドに接続され、ゲート電極が前記差動信号ペア線路で構成されたワード線の他方のワード線に接続され、前記第３のトランジスタとペアトランジスタを構成する第４のトランジスタと、
    前記第１のトランジスタのソース、ドレインの他方と前記第３のトランジスタのソース、ドレインの他方とに接続されてデータを記憶するフリップフロップ回路とを含むことを特徴とする請求項１ないし３のいずれか１項記載の半導体記憶装置。
  7. 前記ウエル領域内における電荷のモビリティをμ（cm2/Sv）、前記各ペアトランジスタのチャネル領域間の電界強度をE（V/cm）、前記差動信号の遷移時間をｔr（s）、前記差動信号の周波数をｆ（1/s）としたときに、前記平面距離の最大値ｄmaxが、
    ｄmax＝ｔrμE=0.35fμE
    で与えられることを特徴とする請求項１記載の半導体記憶装置。
  8. 前記センスアンプ内のトランジスタを含む全てのトランジスタのオン抵抗を並列にしたインピーダンスと等しいか、もしくはそれ以下の特性インピーダンスを持ち、前記センスアンプに高電位側及び低電位側の電源電圧を供給するペア線路をさらに具備したことを特徴とする請求項１記載の半導体記憶装置。
JP2005050632A 2005-02-25 2005-02-25 半導体記憶装置 Active JP4351178B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005050632A JP4351178B2 (ja) 2005-02-25 2005-02-25 半導体記憶装置
CN2006100582101A CN1825476B (zh) 2005-02-25 2006-02-24 半导体存储器装置
TW095106538A TWI305916B (en) 2005-02-25 2006-02-24 Semiconductor memory device
US11/360,681 US7280385B2 (en) 2005-02-25 2006-02-24 Semiconductor memory device
KR1020060018207A KR100720624B1 (ko) 2005-02-25 2006-02-24 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005050632A JP4351178B2 (ja) 2005-02-25 2005-02-25 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2006237330A JP2006237330A (ja) 2006-09-07
JP4351178B2 true JP4351178B2 (ja) 2009-10-28

Family

ID=36936085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005050632A Active JP4351178B2 (ja) 2005-02-25 2005-02-25 半導体記憶装置

Country Status (5)

Country Link
US (1) US7280385B2 (ja)
JP (1) JP4351178B2 (ja)
KR (1) KR100720624B1 (ja)
CN (1) CN1825476B (ja)
TW (1) TWI305916B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247874B2 (en) * 2010-08-26 2012-08-21 Infineon Technologies Austria Ag Depletion MOS transistor and charging arrangement
US8422294B2 (en) * 2010-10-08 2013-04-16 Infineon Technologies Ag Symmetric, differential nonvolatile memory cell
CN102446545B (zh) * 2011-12-31 2014-04-16 上海交通大学 适用于低功耗芯片的静态随机访问存储器的设计方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8901376A (nl) * 1989-05-31 1990-12-17 Philips Nv Geintegreerde geheugenschakeling met een leesversterker.
JP3028913B2 (ja) * 1994-11-10 2000-04-04 株式会社東芝 半導体記憶装置
JP3549479B2 (ja) 2000-10-16 2004-08-04 寛治 大塚 バラクタデバイスを備えた半導体集積回路
JP2002298588A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd 半導体装置及びその検査方法
US6711044B2 (en) * 2001-07-02 2004-03-23 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device with a countermeasure to a signal delay
JP3723477B2 (ja) * 2001-09-06 2005-12-07 松下電器産業株式会社 半導体記憶装置
US6678189B2 (en) 2002-02-25 2004-01-13 Hewlett-Packard Development Company, L.P. Method and system for performing equipotential sensing across a memory array to eliminate leakage currents
JP2003308693A (ja) * 2002-04-11 2003-10-31 Mitsubishi Electric Corp 半導体記憶装置
US6845033B2 (en) * 2003-03-05 2005-01-18 International Business Machines Corporation Structure and system-on-chip integration of a two-transistor and two-capacitor memory cell for trench technology

Also Published As

Publication number Publication date
US20060203586A1 (en) 2006-09-14
CN1825476A (zh) 2006-08-30
KR20060094916A (ko) 2006-08-30
TWI305916B (en) 2009-02-01
CN1825476B (zh) 2010-10-13
KR100720624B1 (ko) 2007-05-23
TW200643951A (en) 2006-12-16
JP2006237330A (ja) 2006-09-07
US7280385B2 (en) 2007-10-09

Similar Documents

Publication Publication Date Title
US10446224B2 (en) Semiconductor SRAM circuit having a plurality of MOSFETS controlling ground potential
US8203868B2 (en) Semiconductor memory device
JP2589949B2 (ja) 記憶セル
US8248875B2 (en) Semiconductor memory device having floating body type NMOS transistor
US6967866B2 (en) Semiconductor memory and semiconductor integrated circuit
US5572469A (en) Static random access memory device having a single bit line configuration
US20050237805A1 (en) Semiconductor non-volatile storage device
US6714439B2 (en) Semiconductor memory device
US7265412B2 (en) Semiconductor memory device having memory cells requiring no refresh operation
JP2016184676A (ja) 半導体記憶装置
JP4351178B2 (ja) 半導体記憶装置
US6493256B1 (en) Semiconductor memory device
JPH04113587A (ja) 半導体記憶装置
JP4034476B2 (ja) 半導体記憶装置
US5491654A (en) Static random access memory device having thin film transistor loads
KR20090034006A (ko) 비트라인 센스앰프의 레이아웃 구조
JPH1187533A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070723

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090514

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4351178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250