DE102005049247B4 - Hochfrequenzschalttransistor und Hochfrequenzschaltung - Google Patents

Hochfrequenzschalttransistor und Hochfrequenzschaltung Download PDF

Info

Publication number
DE102005049247B4
DE102005049247B4 DE102005049247.9A DE102005049247A DE102005049247B4 DE 102005049247 B4 DE102005049247 B4 DE 102005049247B4 DE 102005049247 A DE102005049247 A DE 102005049247A DE 102005049247 B4 DE102005049247 B4 DE 102005049247B4
Authority
DE
Germany
Prior art keywords
region
high frequency
switching transistor
terminal
frequency switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005049247.9A
Other languages
English (en)
Other versions
DE102005049247A1 (de
Inventor
Dr.-Ing. Taddiken Hans
Dipl.-Phys. Losehand Reinhard
Dipl.-Ing. Gerlach Udo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005049247.9A priority Critical patent/DE102005049247B4/de
Priority to US11/267,013 priority patent/US7564103B2/en
Priority to JP2005322052A priority patent/JP4579134B2/ja
Priority to CN2005101201418A priority patent/CN1801620B/zh
Publication of DE102005049247A1 publication Critical patent/DE102005049247A1/de
Priority to US12/421,920 priority patent/US8525272B2/en
Priority to US14/016,924 priority patent/US9129836B2/en
Application granted granted Critical
Publication of DE102005049247B4 publication Critical patent/DE102005049247B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Abstract

Hochfrequenzschalttransistor (100; 200) mit folgenden Merkmalen:einem Substrat (102), das eine Substratdotierstoffkonzentration aufweist;einem an das Substrat (102) angrenzenden Barrierebereich (104), der einen ersten Leitfähigkeitstyp umfasst und eine Barrierebereichsdotierstoffkonzentration aufweist, die höher als die Substratdotierstoffkonzentration ist;einem in den Barrierebereich (104) eingebetteten Sourcebereich (108), der einen von dem ersten Leitfähigkeitstyp verschiedenen zweiten Leitfähigkeitstyp umfasst und eine Sourcebereichsdotierstoffkonzentration aufweist, die höher als die Barrierebereichsdotierstoffkonzentration ist;einem in den Barrierebereich (104) unmittelbar eingebetteten und vom Sourcebereich (108) versetzt angeordneten Drainbereich (110), der den zweiten Leitfähigkeitstyp umfasst und eine Dotierstoffkonzentration aufweist, die höher als die Barrierebereichsdotierstoffkonzentration ist;einem Kanalbereich (112), der sich zwischen dem Sourcebereich (108) und dem Drainbereich (110) erstreckt, wobei der Kanalbereich (112) einen Teilbereich des Barrierebereichs (104) umfasst; undeinem Isolationsbereich (114), der den Kanalbereich (112) bedeckt und der zwischen dem Kanalbereich (112) und einer Gate-Elektrode (116) angeordnet ist;wobei die Barrierebereichsdotierstoffkonzentration und die Sourcebereichsdotierstoffkonzentration so ausgebildet sind, um eine Raumladungszone um den Sourcebereich und den Drainbereich zu erzeugen, um den Barrierebereich sicher von Ladungsträgern zu verarmen.

Description

  • Die vorliegende Erfindung bezieht sich auf das technische Gebiet der Halbleiterelektronik und insbesondere bezieht sich die vorliegende Erfindung auf das technische Teilgebiet der Hochfrequenz-MOS-Transistoren.
  • Hochfrequenzschalter haben die Aufgabe, Hochfrequenzsignale durchzulassen oder zu sperren. Im Durchlassfall sollen sie durch einen möglichst kleinen Ohmschen Widerstand und im Sperrfall durch eine möglichst kleine konstante Kapazität charakterisiert sein. Sie können durch verschiedenste Arten von Schaltelementen realisiert werden. In der Siliziumtechnologie werden Hochfrequenzschalter häufig mit Bipolar- oder MOS-Transistoren (MOS = Metall-Oxid-Semiconductor = Metall-Oxid-Halbleiter) realisiert. Sie benötigen jedoch im Aus-Zustand eine Basis- bzw. Substratvorspannung in der Höhe der Hochfrequenzamplitude, die gesperrt werden soll. Dadurch wird die schaltbare Leistung von der zu Verfügung stehenden Vorspannung begrenzt. Dies bedeutet, dass im Fall eines Silizium-MOS-Transistors der Durchlass- und Sperrfall gut zu realisieren ist, wenn eine Beschränkung der zu schaltenden Hochfrequenzsignale auf eine geringe Amplitude dieser Hochfrequenzsignale erfolgt. Der Durchlassfall wird dann für einen n-Kanal MOS-Transistor durch Anlegen einer positiven Gate-Source-Spannung erreicht, wobei er einen kleinen Widerstand aufweist. Bei richtiger Transistordimensionierung kann die Steuerspannung kleiner als 3 Volt bleiben und damit im Rahmen der bei Mobilfunksystemen verwendeten Betriebsspannung sein. Die erlaubte Stromamplitude kann über das Weite/Länge-Verhältnis des Kanals eingestellt werden. Der Sperrfall ergibt sich durch Umpolen, d.h. eine positive Source-Gate-Spannung „klemmt“ den Strom ab und es verbleibt die Drain-Gate-Kapazität als Lastimpedanz. Die Einsatzspannung sollte dabei um 0 Volt liegen. Die maximale Spannungsamplitude ergibt sich durch die Nebenbedingung, dass die Drain-Bulk-Diode nicht in Flussrichtung gepolt werden darf, zu maximal 3,5 Volt, wenn die maximale Vorspannung gleich der Versorgungsspannung von 3 Volt ist und die Diode noch 0,5 Volt in Flussrichtung ausgesteuert werden darf.
  • Um höhere Leistungen durch Hochfrequenzschalter schalten zu können, werden herkömmlicher Weise diese Hochfrequenzschalter außerhalb der RF-ICs (RF-ICs = Radio frequency integrated circuit = integrierter Hochfrequenzschaltkreis) in Form von PIN-Dioden oder GaAs-Transistorschaltern realisiert. Diese lassen sich mit niedriger bzw. ohne Vorspannung betreiben. Nachteilig sind jedoch die höheren Kosten, die durch die zusätzlichen Bauteile entstehen und die eine Integration mit einer einheitlichen Halbleitertechnologie wie beispielsweise einer reinen Siliziumtechnologie erschweren.
  • Die maximale Aussteuerung eines Hochfrequenzschalttransistors wie beispielsweise eines herkömmliche MOS-Transistors wird, wenn er aus zusammenhängendem Siliziumsubstrat realisiert wird, meist durch seinen parasitären lateralen Bipolartransistor bestimmt, der nicht in den Durchlassbereich kommen sollte. Eine prinzipielle Maßnahme, den parasitären Bipolartransistor großsignalfest zu machen ist bereits in der Druckschrift EP 1 542 287 A1 beschrieben worden, wobei sich diese Patentanmeldung auf die Optimierung von parasitären Bipolartransistoren bezieht und wobei diese Transistoren jedoch bei hohen zu schaltenden Leistungen deutlich verlustbehaftet sind.
  • Die Druckschrift WO 03/ 032 431 A3 zeigt einen Schaltkreis und ein Verfahren zum Schalten von Hochfrequenzsignalen, wobei der Hochfrequenzschaltkreis in einer Silizium-auf-Isolator (SOI = Silicon-on-Insulator)-Technologie hergestellt ist. Der Hochfrequenzschaltkreis umfasst Paare von Schaltungs- und Shunt-Transistorgruppen, die verwendet werden, um abwechselnd Hochfrequenzeingangssignale zu einem gemeinsamen Hochfrequenzknoten zu koppeln. Die Schalt- und Shunt-Transistorgruppen umfassen einen oder mehrere MOSFET-Transistoren, die in einer „gestapelten“ oder Reihen-Konfiguration zusammen verbunden sind. Durch die Stapelung von Transistorgruppierungen, wird die Durchbruchspannung über die Reihen-geschalteten-Schalttransistoren erhöht Ein vollständig integrierter Hochfrequenzschalter wird beschrieben, der eine digitale Kontroll-Logik und einen negativen Spannungsgenerator umfasst, der zusammen mit den Hochfrequenzschaltelementen integriert ist. In einem Ausführungsbeispiel der Druckschrift WO 03/ 032 431 A3 umfasst der vollständig integrierte Hochfrequenzschalter einen eingebauten Oszillator, einen Ladungspumpenschaltkreis, einen Pegelshifter, Spannungsteiler-Schaltkreise und einen Hochfrequenzpufferschaltkreis.
  • Die Druckschrift US 5 777 530 A umfasst einen Schaltungsdämpfer, der einen ersten Anschluss umfasst, der an eine Antenne angeschlossen ist, einen zweiten Anschluss, der an einen Sender angeschlossen ist und einen dritten Anschluss, der an einen Empfänger angeschlossen ist, wodurch ein Schalten eines ersten Zustands und eines zweiten Zustands möglich ist. In dem ersten Zustand ist der erste Anschluss mit dem zweiten Anschluss verbunden, der erste Anschluss elektrisch isoliert von dem dritten Anschluss, der dritte Anschluss geerdet und der Schaltungsdämpfer elektrisch kontrollierbar, um eine Dämpfungsmenge zwischen dem ersten Anschluss und dem zweiten Anschluss zu variieren und zugleich eine Beziehung aufrecht zu halten, dass eine Impedanz Z1, vom ersten Anschluss aus gesehen, im wesentlichen gleich zu einer zweiten Impedanz Z2, vom zweiten Anschluss aus gesehen ist. In dem zweiten Zustand ist der erste Anschluss mit dem dritten Anschluss verbunden, der erste Anschluss elektrisch von dem zweiten Anschluss isoliert und der zweite Anschluss geerdet und der Schaltungsdämpfer elektrisch kontrollierbar um eine Dämpfungsmenge zwischen dem ersten und dem dritten Anschluss zu variieren, während eine Beziehung aufrecht erhalten wird, dass die Impedanz Z1, vom ersten Anschluss aus gesehen, im wesentlichen gleich zu einer Impedanz Z3, vom dritten Anschluss aus gesehen, ist.
  • Die Druckschrift WO 99/ 46 859 A1 offenbart eine Mikrowellenschaltungsanordnung mit einem oder mehreren Halbleiterschaltelementen, welche dadurch gekennzeichnet sind, dass mindestens ein Halbleiterschaltelement durch Veränderung des Drain- und Source-Potentials gesteuert, bzw. geschaltet wird. Diese Schaltungen können in Mobiltelefonen oder Mobilfunkgeräten verwendet werden.
  • Die Druckschrift US 2003 / 0 090 313 A1 zeigt einen Hochfrequenzschaltkreis und Verfahren zum Schalten von Hochfrequenzsignalen. Der Hochfrequenzschaltkreis ist in einer Silizium-auf-Isolator (SOI) hergestellt. Der Hochfrequenzschaltkreis umfasst Paare von Schaltungs- und Shunt-Transistor-Gruppierungen, die verwendet werden, um abwechselnd Hochfrequenzeingangssignale zu einem gemeinsamen Hochfrequenzknoten zu koppeln. Die Schaltungs- und Shunt-Transistor-Gruppierungspaare sind gesteuert durch eine Schaltungssteuerspannung und deren Inverse. Die Schaltungs- und Shunt-Transistor-Gruppierungen umfassen einen oder mehrere MOSFET-Transistoren, die in einer „gestapelten“ oder Reihen-Schaltung zusammen verbunden sind.
  • Die Druckschrift US 5 812 939 A umfasst einen Schaltungshalbleiter integrierten Schaltkreis, in dem ein Schalter für ein Hochfrequenzsignal durch vier Feldeffekttransistorstufen gebildet ist, die in Serie zu dem ersten bis vierten Signalpfad verbunden sind, der in einer Ringform angeordnet ist und zwei angeschlossene Feldeffekttransistorstufen, die in einer Shunt-Position bezüglich des Signalpfades sind so dass zwei Signalpfade zwischen zwei Feldeffektstufen, die gegenüberliegend sind, angeordnet sind.
  • Die Druckschrift US 6 707 115 B2 zeigt einen Transistor mit minimaler Elektroneninjektion. Der Transistor umfasst dabei eine Lage von Gate-Oxid auf einer Oberfläche eines Halbleitersubstrates, eine Gate-Elektrode, die auf der Oberfläche des Gate-Oxides ausgebildet ist, wobei die Gate-Elektrode eine Drain-Seite hat, eine p-Wanne, die unter der Gate-Elektrode in dem Halbleitersubstrat ausgebildet ist, eine n-Wanne, die in der p-Wanne auf der Drain-Seite implantiert ist, einen n+-Drainbereich in dem Substrat innerhalb der n-Wanne und schwach dotierte Bereiche, die sich entsprechend von den Source- und Drainbereichen zur Gate-Elektrode erstrecken.
  • Die Druckschrift EP 0 514 060 A2 zeigt eine DMOS-Transistor-Struktur und ein Verfahren zum Herstellen eines LDD-Lateral-DMOS-Transistors in einer leicht-dotierten Epitaxieschicht eines ersten Leitfähigkeitstyps auf einem Substrat der gleichen Leitfähigkeit. Eine hochdotierte vergrabene Schicht ist hoch-dotiert mit dem ersten Leitfähigkeitstyp und unter dem LDD-Lateral-DMOS-Transistor angeordnet, um eine Verteilung von elektrisch gleich geladenen Teilchen nahe der Siliziumoberfläche zu verringern.
  • Die Druckschrift DE 199 44 488 A1 zeigt eine ESD-Schutzanordnung für Signaleingänge und -ausgänge mit Überspannungstoleranz. Die Druckschrift DE 199 44 488 A1 betrifft dabei eine ESD-Schutzanordnung für Signaleingänge und -ausgänge mit bei insbesondere CMOS-Schaltungen, bei denen ein als ESD-Schutzelement dienender NMOS-Transistor zwischen einem I/O-Pad und niedriger Versorgungsspannung liegt, an seinem Gate mit einer erhöhten Spannung beaufschlagt ist und eine hohe Schwellenspannung aufweist.
  • Die Druckschrift US 5 571 745 A bezieht sich auf ein Herstellungsverfahren von Halbleiterbauelementen, die n- und p-Kanal-MOSFETs enthalten. Ein strukturierter Resistfilm wird auf einer aktiven Region und einem Trennisolatorfilm gebildet. Der Resistfilm hat ein Fenster, durch das die aktive Region und deren Umgebungsbereich freigelegt ist. Erste Dotierstoffionen werden selektiv in das Substrat implantiert, wobei der strukturierte Resistfilm als Maske verwendet wird, wodurch ein Wannenbereich eines ersten Leitfähigkeitstyps gebildet wird. Die ersten Dotierstoffionen dringen durch die Gate-Elektrode und den Gate-Isolatorfilm in die aktive Region und durch die Trennisolatorfilm in den Umgebungsbereich der aktiven Region ein. Zweite Dotierstoffionen werden selektiv in den Wannenbereich implantiert, wobei der gleiche strukturierte Resistfilm als Maske verwendet wird, wodurch ein Paar von Source/Drain-Bereichen eines zweiten Leitfähigkeitstyps gebildet wird. Die zweiten Dotierstoffionen dringen durch die Gate-Elektrode und den Gate-Isolatorfilm in den Wannenbereich ein, wobei der Trennisolatorfilm nicht durchdrungen wird. Ein strukturierter Leiterfilm ist auf einem Zwischenschicht-Isolatorfilm ausgebildet.
  • Um die Probleme der parasitären lateralen Bipolar-Transistoren, die sich auf einem zusammenhängenden Siliziumsubstrat ergeben, zu beheben, kann der Hochfrequenzleistungsschalter auch in einer Gallium-Arsenid-Technologie oder auf einem Substrat aufgebaut werden, das aus einer dünnen Siliziumschicht aus einem dicken Saphir -Substrat besteht, sogenanntes Silikon-on-Sapphire (SOS = Silikon-on-Sapphire). Beide Technologien sind teurer als die Si-Technologie.
  • Außerdem lassen sich Hochfrequenzleistungsschalter bei Verwendung einer Gallium-Arsenid-Technologie oder eine SOS-Technologie nur in begrenztem Maße in einer integrierten Schaltung ausreichend kompakt integrieren.
  • Ausgehend von diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, einen Hochfrequenzschalter zu schaffen, der gegenüber herkömmlichen Hochfrequenzschaltern bessere Integrationseigenschaften besitzt und kostengünstiger herzustellen ist.
  • Diese Aufgabe wird durch einen Hochfrequenzschalttransistor gemäß Anspruch 1 sowie eine Hochfrequenzschaltung gemäß Anspruch 15 und 31 gelöst.
  • Die vorliegende Erfindung schafft einen Hochfrequenzschalttransistor mit folgenden Merkmalen:
    • einem Substrat, das eine Substratdotierstoffkonzentration aufweist;
    • einem in das Substrat angrenzenden Barrierebereich, der einen ersten Leitfähigkeitstyp aufweist eine Barrierebereichsdotierstoffkonzentration, die höher als die Substratdotierstoffkonzentration ist;
    • einem in den Barrierebereich eingebetteten Sourcebereich, der einen von dem ersten Leitfähigkeitstyp verschiedenen zweiten Leitfähigkeitstyp umfasst und eine Sourcebereichsdotierstoffkonzentration aufweist, die höher als die Barrierebereichsdotierstoffkonzentration ist;
    • einem in den Barrierebereich eingebetteten und vom Sourcebereich versetzt angeordneten Drainbereich, der den zweiten Leitfähigkeitstyp umfasst und eine Dotierstoffkonzentration aufweist, die höher als die Barrierebereichsdotierstoffkonzentration ist;
    • einen Kanalbereich, der sich zwischen dem Sourcebereich und dem Drainbereich erstreckt, wobei der Kanalbereich einen Teilbereich des Barrierebereichs umfasst; und
    • einen Isolationsbereich, der den Kanalbereich bedeckt und der zwischen dem Kanalbereich und einer Gate-Elektrode angeordnet ist;
    • wobei die Barrierebereichsdotierstoffkonzentration und die Sourcebereichsdotierstoffkonzentration so ausgebildet sind, um eine Raumladungszone um den Sourcebereich und den Drainbereich zu erzeugen, um den Barrierebereich sicher von Ladungsträgern zu verarmen.
  • Ferner schafft die vorliegende Erfindung eine Hochfrequenzschaltung mit folgenden Merkmalen:
    • einem Schalter mit dem Hochfrequenzschalttransistor; und
    • eine Steuerschaltung, die ausgebildet ist, um abhängig von einem Steuersignal den Schalter zu öffnen und zu schließen, wobei die Steuerschaltung ferner ausgebildet ist, um zum Öffnen des Schalters die Gate-Elektrode mit einem Potential zu beaufschlagen, um einen Stromfluss zwischen dem Sourcebereich und dem Drainbereich zu ermöglichen.
  • Ferner schafft die vorliegende Erfindung eine Hochfrequenzschaltung mit einem ersten Anschluss (RF1), einem zweiten Anschluss (RF2), einem dritten Anschluss (RF3) und einem vierten Anschluss (RF4) mit folgenden Merkmalen:
    • einem ersten Schalter (3), der ausgebildet ist, um ein erstes Signal (Tx) vom ersten Anschluss (RF1) zum zweiten Anschluss (RF2) oder vom ersten Anschluss (RF1) zum vierten Anschluss (RF4) zu schalten; und
    • einem zweiten Schalter (4), der ausgebildet ist, um ein zweites Signal (Rx) vom dritten Anschluss (RF3) zum zweiten Anschluss (RF2) oder vom dritten Anschluss (RF3) zum vierten Anschluss (RF4) zu schalten,
    • wobei der erste Schalter (3) ein erstes Schaltelement mit einem ersten Hochfrequenzschalttransistor gemäß einem der vorhergehenden Ansprüche aufweist, der zwischen den ersten Anschluss (RF1) und den zweiten Anschluss (RF2) und ein zweites Schaltelement mit einem zweiten Hochfrequenzschalttransistor gemäß einem der vorhergehenden Ansprüche aufweist, der zwischen den ersten Anschluss (RF1) und den vierten Anschluss (RF4) geschaltet ist, und
    • wobei der zweite Schalter ein drittes Schaltelement mit einem dritten Hochfrequenztransistor (FET12A) gemäß einem der vorhergehenden Ansprüche aufweist, der zwischen den dritten Anschluss (RF3) und den zweiten Anschluss (RF2) geschaltet ist und ein viertes Schaltelement mit einem vierten Hochfrequenzschalttransistor (FET13A) gemäß einem der vorhergehenden Ansprüche aufweist, der zwischen den dritten Anschluss (RF3) und den vierten Anschluss (RF4) geschaltet ist,
    • wobei der erste, zweite, dritte und vierte Hochfrequenzschalttransistor derart ansteuerbar sind, dass, wenn der erste Hochfrequenzschalttransistor geöffnet ist, auch der vierte Hochfrequenzschalttransistor geöffnet ist und wenn der erste Hochfrequenzschalttransistor geschlossen ist, auch der vierte Hochfrequenzschalttransistor geschlossen ist, und dass, wenn der zweite Hochfrequenzschalttransistor geöffnet ist, auch der dritte Hochfrequenzschalttransistor geöffnet ist und wenn der zweite Hochfrequenzschalttransistor geschlossen ist, auch der dritte Hochfrequenzschalttransistor geschlossen ist.
  • Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass durch das Verwenden eines Barrierebereichs, der an das Substrat angrenzt, und in dem der Sourcebereich und der Drainbereich eingebettet sind, verhindert werden kann, dass im Durchlasszustand Ladungsträger in einer der beiden Halbwellen einer Hochfrequenzschwingung den Kanal verlassen können. Wird beispielsweise für den Sourcebereich und den Drainbereich ein n-dotiertes Halbleitermaterial sowie für den Barrierebereich ein p-dotiertes Halbleitermaterial verwendet, kann durch eine solche Anordnung des Barrierebereichs und des darin eingebetteten Drain- und Sourcebereichs verhindert werden, dass Elektronen in der negativen Halbwelle einer Hochfrequenzschwingung den Kanal verlassen und über das Substrat abfließen können. Der Barrierebereich wirkt somit als Injektionsbarriere von Elektronen aus dem Kanalbereich in das Substrat. Wird alternativ für den Source- und den Drainbereich ein p-dotiertes Halbleitermaterial verwendet und für den Barrierebereich ein n-dotiertes Halbleitermaterial verwendet, wirkt dieser Barrierebereich wiederum als Injektionsbarriere von Löchern aus dem p-Kanal in der positiven Halbwelle einer Hochfrequenzschwingung.
  • Durch die Anordnung derartiger Injektionsbarrieren kann somit vorteilhaft sichergestellt werden, dass auch bei hohen Amplituden eines zwischen dem Source- und Drainbereich anliegenden Hochfrequenzsignals der Hochfrequenzschalttransistor nicht in den Durchlassbereich kommen kann. Die unterschiedliche Dotierstoffkonzentration des Barrierebereichs gegenüber dem Sourcebereich und dem Drainbereich sowie dem Substrat bietet dabei den weiteren Vorteil, dass sich eine breite Raumladungszone ausbildet, die in Folge bewirkt, dass sich lediglich eine geringe parasitäre Kapazität ausbildet.
  • Gemäß einer besonderen Ausführungsform des erfindungsgemäßen Hochfrequenzschaltertransistor umfasst dieser ferner folgende Merkmale:
    • einen weiteren Barrierebereich, der den zweiten Leitfähigkeitstyp aufweist, wobei ferner der weitere Barrierebereich eine Dotierstoffkonzentration aufweist, die höher als die Substratdotierstoffkonzentration ist; und
    • einen in den weiteren Barrierebereich eingebetteten Substratanschlussbereich, der den ersten Leitfähigkeitstyp und eine Substratanschlussbereichsdotierstoffkonzentration aufweist, die höher als die Dotierstoffkonzentration des weiteren Barrierebereichs ist.
  • Dies bietet den Vorteil, dass durch den in den weiteren Barrierebereich eingebetteten Substratanschlussbereich und den in den Barrierebereich eingebetteten Drainbereich verhindert werden kann, dass die zwischen dem Drainbereich und dem Substratanschlussbereich ausgebildete np- bzw. pn- Diode bei Flusspolung der Hochfrequenzspannung im Aus-Zustand leitend wird.
  • Günstig ist es, wenn der erste Leitfähigkeitstyp ein p-dotiertes Halbleitermaterial und der zweite Leitfähigkeitstyp ein n-dotiertes Halbleitermaterial umfasst. Dies bietet den Vorteil, dass durch entsprechend dotierte Bereiche des Hochfrequenzschalters ein geringer Widerstand und damit eine geringe Einfügedämpfung bei hohen bis höchsten Frequenzen möglich wird.
  • Alternativ kann aber auch der erste Leitfähigkeitstyp ein n-dotiertes Halbleitermaterial und der zweite Leitfähigkeitstyp ein p-dotiertes Halbleitermaterial umfassen. Dies bietet dann den Vorteil, dass sich auch bei der Verwendung von bestimmten Substratmaterialien und entsprechenden Majoritätsladungsträger in den entsprechenden Bereichen ein speziellen Schaltverhalten (beispielsweise eine kurze Verzögerung bei der Verwendung von Löchern als Majoritätsladungsträgern gegenüber Elektronen als Majoritätsladungsträgern) ausbilden lässt. Somit bietet die Wahl der Dotierungstypen des ersten und zweiten Leitfähigkeitstyps einen zusätzlichen Freiheitsgrad in der Entwicklung eines entsprechenden Hochfrequenzschalters.
  • Ferner kann in einer günstigen Ausführungsform die Substratdotierstoffkonzentration geringer als 1014 Dotierstoffatome pro Kubikzentimeter sein. Dies bietet den Vorteil, dass sich herkömmliche und breit verfügbare Substratmaterialien für die Herstellung eines solchen Hochfrequenzschalters einsetzen lassen.
  • Weiterhin kann die Drainbereichsdotierstoffkonzentration, die Sourcebereichsdotierstoffkonzentration oder die Substratanschlussbereichsdotierstoffkonzentration größer als 1018 Dotierstoffatome pro Kubikzentimeter sein. Dies bietet den Vorteil einer guten d.h. hohe Leitfähigkeit der entsprechenden Bereiche, was sich ein einem niedrigen Widerstand des Hochfrequenzschalttransistors im Durchlassfall auswirkt.
  • In einer weiteren Ausführungsform des erfindungsgemäßen Hochfrequenzschalttransistors kann die Barrierebereichsdotierstoffkonzentration oder die Dotierstoffkonzentration des weiteren Barrierebereichs zwischen 1014 und 1018 Dotierstoffatomen pro Kubikzentimeter liegen. Dies bietet eine hohe Flexibilität bei der Wahl der Dotierstoffkonzentrationen des Barrierebereich oder des weiteren Barrierebereichs, um die gewünschte Funktionalität der Injektionsbarrierenwirkung zu erzielen.
  • Ferner kann eine Dicke des Barrierebereichs zwischen dem Drainbereich und dem Substrat oder eine Dicke des Barrierebereichs zwischen dem Sourcebereich und dem Substrat in einem Wertebereich zwischen 0,05 µm und 1 µm liegen. Dies bietet den Vorteil, dass, je nach gewünschten Einsatzbereich, die Dicke der Raumladungszone zwischen dem Drainbereich oder dem Sourcebereich und dem Substrat beeinflusst werden kann, wobei sich die parasitäre Kapazität beeinflussen lässt.
  • Auch kann eine Dicke des weiteren Barrierebereichs zwischen dem Substrat und dem Substratanschlussbereich in einem Wertebereich zwischen 0,05 µm und einem 1µm liegen. Dies bietet den Vorteil, dass die Dicke der Raumladungszone zwischen dem Substratanschlussbereich und dem Substrat beeinflusst werden kann, unabhängig von einer Dicke des Barrierebereichs.
  • In einer weiteren Ausführungsform kann der Kanalbereich eine Mehrzahl von Teilkanalbereichen umfasst, die seriell zwischen dem Sourcebereich und dem Drainbereich angeordnet sind bei dem ferner der Isolationsbereich eine Mehrzahl von Teilbereichen umfasst und die Gate-Elektrode eine Mehrzahl von Teil-Gate-Elektroden umfasst, wobei durch jeden Teilisolationsbereich je ein Teilkanalbereich bedeckt und jeder Teilisolationsbereich zwischen dem entsprechenden Teilkanalbereich und einer Teil-Gate-Elektrode angeordnet ist. Dies bietet den Vorteil, dass zum Schalten von Hochfrequenzsignalen mit hohen Amplituden eine Reduktion des Abstandes zwischen dem Sourcebereich und dem Drainbereich möglich ist. Ohne eine solche Anordnung mit Teilkanalbereichen und entsprechenden Teilisolationsbereichen und Teil-Gate-Elektroden wäre eine Schaltung von derartigen Hochfrequenzsignalamplituden nicht oder nur durch hohen Platzaufwand auf dem Halbleiterchip möglich.
  • In einer weiteren Ausführungsform beträgt der Abstand zwischen dem Drainbereich und dem Substratanschlussbereich mindestens 1 µm. Dies stellt vorteilhaft eine ausreichende Durchbruchfestigkeit des Hochfrequenzschalters, insbesondere der zwischen dem Drainbereich und dem Substratanschlussbereich ausgebildeten Diode sicher.
  • Ferner kann der Teilkanalbereich eine minimale Länge von 0,1 µm aufweisen. Dies bietet den Vorteil, dass ein derartiger Hochfrequenzschalter gegenüber herkömmlichen Hochfrequenzschaltern ein schnelles Durchschaltverhalten aufweist.
  • Ferner kann auch der Kanalbereich eine Breite aufweisen, die in einem Wertebereich von 100 µm bis 10000 µm liegt, was sich vorteilhaft auf eine Reduktion des (inneren) Wiederstandes eines solchen Hochfrequenzschalters im Durchlassfall auswirkt.
  • Weiterhin kann die Steuerschaltung ausgebildet sein, um eine Offset-Spannung zwischen dem Sourcebereich und dem Substratanschlussbereich gegenüber dem Substrat anzulegen. Dies bietet den Vorteil, auch im Durchlassbereich das Ausräumen der Barrieregebiete von Ladungsträgern sicherzustellen. Hierdurch lassen sich Sperrströme verhindern, was dazu führt, dass der durch parasitäre Effekte verursachte nicht-lineare Parallelleitwert reduziert und die Einfügedämpfung verbessert wird, was in Folge dazu führt, dass im Durchlassfall erzeugte Oberwellen reduziert bzw. gedämpft werden.
  • Gemäß einer weiteren Ausführungsform ist die Steuerschaltung ferner ausgebildet, um den Substratanschlussbereich unter Verwendung eines mit dem Substratanschlussbereich seriell geschalteten Widerstandes mit einem Potential zu beaufschlagen. Dies bietet den Vorteil, dass durch einen solchen Anschluss des Substrats über den vorzugsweise hochohmigen Widerstand die Erzeugung von Hochfrequenzsubstratströmen und somit auch von Oberwellen verhindert werden kann. Dabei ist dann keine Offset-Spannung zwischen dem Sourcebereich und dem Drainbereich gegenüber dem Substrat nötig, wodurch die volle Versorgungsspannung zur Aussteuerung an der Gate-Elektrode verwendbar ist.
  • Ferner kann, um einen Hochfrequenzleistungsschalter zu realisieren, eine Hochfrequenzschaltung auf einem hochohmigen Siliziumsubstrat von typischerweise 500-1000 Ohm pro cm realisiert werden. Hierzu wird dann für eine derartige Schaltung vorstehend beschriebene MOS-Transistor verwendet. Für jeden HF-Port dieser Schaltung wird vorzugsweise neben dem eigentlichen Schalttransistor ein sogenannter Shunt-Transistor verwendet. Hierdurch wird die Hochfrequenzisolation dieses Hochfrequenzports, d.h. des Hochfrequenzports mit dem Shunt-Transistor, gegenüber den anderen Hochfrequenzports einer derartigen Hochfrequenzschaltung verbessert. Ferner kann auch eine negative Substratvorspannung verwendet werden, die beispielsweise mit einem Substratsspannungsgenerator auf dem Substrat erzeugt wird. Hierdurch lassen sich als Vorteile geringere Herstellungskosten und eine bessere Integrationsfähigkeit eines derart ausgestalteten Hochfrequenzleistungsschalters realisieren, als dies auf der Basis einer Gallium-Arsenid -Technologie oder einer SOS-Technologie möglich wäre.
  • Bevorzugte Ausführungsbeispiele werden unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
    • 1a Ausführungsbeispiele von Hochfrequenzschalttran- und 1b sistoren mit Injektionsbarrieren zwischen dem Source- und Drainbereich zu dem Substrat;
    • 2 ein weiteres Ausführungsbeispiel eines Hochfrequenzschalttransistors, der mehrere Gate-Elektroden aufweist;
    • 3a ein exemplarisches Dotierungsprofil und eine exembis 3c plarische Darstellung von Potentialverläufen im Substratbereich zwischen dem Sourcebereich und dem Drainbereich im Sperrfall;
    • 4a eine exemplarische Darstellung eines Dotierungsprobis 4c fils und eine Darstellung von Potentialen zwischen dem Drainbereich und einem Substratanschlussbereich im Sperrfall;
    • 5a exemplarische Darstellungen von Potentialverläufen bis 5c zwischen dem Drainbereich und dem Substratanschlussbereich im Durchlassfall;
    • 6 ein Schaltdiagramm einer Hochfrequenzschaltung, die als Hochfrequenzleistungsschalter verwendbar ist;
    • 7 ein weiteres Schaltdiagramm einer Hochfrequenzschaltung, die als Hochfrequenzleistungsschalter verwendbar ist; und
    • 8 ein weiteres Schaltdiagramm einer Hochfrequenzschaltung, die als Hochfrequenzleistungsschalter verwendbar ist.
  • In den Figuren werden für gleiche oder ähnlich wirkende Elemente gleiche oder ähnliche Bezugszeichen verwendet, wobei auf eine wiederholte Beschreibung dieser Bezugszeichen verzichtet wird.
  • 1a zeigt einen Hochfrequenzschalttransistor 100 der ein Substrat 102 sowie einen in das Substrat 102 eingebetteten Barrierebereich 104 und einen in das Substrat 102 eingebetteten weiteren Barrierebereich 106 aufweist. Das Substrat 102 kann ein semi-isolierendes Halbleitermaterial sein, wobei herkömmliche Halbleitersubstrate mit einer p-Dotierung und einer Substratdotierstoffkonzentration von beispielsweise kleiner als 1014 Dotierstoffatome pro Kubikzentimeter für ein derartiges Substrat 102 verwendet werden können. Für den Barrierebereich 104 können beispielsweise in das Substrat 102 Dotierstoffatome für eine p-Dotierung eingebracht werden, so dass die Dotierstoffkonzentration des Barrierebereichs (d.h. die Barrierebereichsdotierstoffkonzentration) größer ist als die Substratdotierstoffkonzentration. Die Barrierebereichsdotierstoffkonzentration kann dabei vorzugsweise in einem Wertebereich zwischen 1014 und 1018 Dotierstoffatomen pro Kubikzentimeter liegen.
  • Weiterhin kann zum Barrierebereich 104 seitlich versetzt ein weiterer Barrierebereich 106 in das Substrat 102 eingebettet werden. Der weitere Barrierebereich 106 kann dabei durch eine Dotierung mit einem n-dotierenden Dotierstoff erfolgen, so dass sich der weitere Barrierebereich 106 aus einem n-dotierten Halbleitermaterial zusammensetzt.
  • In dem Barrierebereich 104 ist ein Sourcebereich 108 und ein Drainbereich 110 eingebettet, wobei der Sourcebereich 108 von dem Drainbereich 110 seitlich versetzt angeordnet ist. Der Sourcebereich 108 und der Drainbereich 110 weisen eine n-Dotierung mit einer Dotierstoffkonzentration von beispielsweise mehr als 1019 Dotierstoffatomen pro Kubikzentimeter auf. Durch den Versatz des Sourcebereichs 108 gegenüber dem Drainbereich 110 wird ein Kanalbereich 112 ausgebildet, der zumindest einen Teil des Barrierebereichs 104 umfasst, wobei der Kanalbereich 112 gegenüber dem Substrat 102 durch den Teilbereich des Barrierebereichs 104 begrenzt ist. Dies bedeutet, dass der Kanalbereich entweder nur einen Teilbereich des Barrierebereichs 104 umfasst (und mit diesem an das Substrat angrenzt) oder auch noch einen weiteren Bereich umfasst, der auf der dem Substrat entgegengesetzten Seite des Teilbereichs des Barrierebereichs 104 angeordnet ist. Dieser weitere Bereich kann beispielsweise einen vom Barrierebereich entgegengesetzten Leitfähigkeitstyp aufweisen, so dass durch den weiteren Bereich und den Teilbereich des Barrierebereichs 104 ein np- bzw. ein pn-Übergang ausgebildet wird, der bewirkt, dass ein Entweichen von Ladungsträgern aus dem Kanalbereich 112 deutlich erschwert wird.
  • Der Kanalbereich 112 ist ferner von einem Isolationsbereich 114 bedeckt, auf dem weiterhin eine Gate-Elektrode 116 angeordnet ist. Hierdurch ergibt sich eine MOS-Transistorstruktur, die aber gegenüber einem herkömmlichen MOS-Transistor gegenüber dem Substrat 102 durch den Barrierebereich 104 „abgeschirmt“ ist.
  • In den weiteren Barrierebereich 106 ist ferner ein Substratanschlussbereich 118 eingebettet, der beispielsweise eine p-Dotierung mit einer Dotierstoffkonzentration aufweist, die höher als die Dotierstoffkonzentration des weiteren Barrierebereichs 106 ist (beispielsweise mehr als 1019 Dotierstoffatome pro Kubikzentimeter beträgt).
  • Um einen Schutz eines derartigen Hochfrequenzschalters gegenüber mechanischen und chemischen Umwelteinflüssen sicherzustellen, kann nun eine Abdeckschicht 120 auf eine Oberfläche 122 des Substrats 102 eine Oberfläche 124 des weiteren Barrierebereichs 106, eine Oberfläche 126 des Substratanschlussbereichs 118, eine Oberfläche 128 des Barrierebereichs 104, eine Oberfläche 130 des Drainbereichs 110, eine Seitenfläche 132 der Isolationsschicht 114 und der Gate-Elektrode 116, eine Oberfläche 134 der Gate-Elektrode 116 sowie eine Oberfläche 136 des Sourcebereichs 108 aufgebracht sein. Um den Sourcebereich 108, die Gate-Elektrode 116, den Drainbereich 110 und den Substratanschlussbereich 118 elektrisch kontaktieren zu können, werden entsprechende Kontaktanschlüsse 138 über entsprechende Öffnungen in der Abdeckschicht 120 mit den jeweils zu kontaktierenden Strukturen verbunden.
  • Der sich aus der vorstehenden Beschreibung ergebende Hochfrequenzschalter 100 weist somit den Barrierebereich 104 auf, der den durch den Sourcebereich 108, den Kanalbereich 112 und den Drainbereich 110 gebildete MOS-Transistor gegen das Substrat 102 begrenzt. Weiterhin wird auch durch den weiteren Barrierebereich 106 der Substratanschlussbereich 118 gegen das Substrat 102 begrenzt.
  • Durch komplementäre Injektionsbarrieren an den Diffusionsgebieten von Source(-bereich), Drain(-bereich) und Bulk (Substratanschlussbereich) wird eine Injektion von Minoritätsträgern unterbunden. Insbesondere wird aber beim in der vorliegenden Patentanmeldung offenbarten Hochfrequenzschaltern in Form des MOS-Transistors noch eine Injektionsbarriere unter dem Kanal offenbart, die im Durchlasszustand dafür sorgen kann, dass Elektronen in der negativen Halbwelle den Kanal nicht verlassen (und beispielsweise zum Substratkontakt fließen können).
  • Durch den Einbau einer Löcherinjektionsbarriere (weiterer Barrierebereich 106) mit der n-Dotierung um den Substratanschlussbereich 118 von n-Kanal-MOS-Transistoren, wie sie in 1a dargestellt sind, sowie durch den Einbau einer Elektroneninjektionsbarriere (Barrierebereich 104 mit der p-Dotierung) um den Drainbereich 110 kann dann verhindert werden, dass die np-Diode zwischen Drainbereich 110 und Substratanschlussbereich 118 bei Flusspolung der Hochfrequenzspannung im Aus-Zustand leitend wird. Insbesondere werden aber im An-Zustand bei großen Amplituden auch der Sourcebereich 108 sowie das Kanalgebiet 112 in Flussrichtung gepolt, so dass auch hier eine Elektronenemissionsbarriere (in Form des Barrierebereichs 104) existiert, um eine hinreichende Isolation zu benachbarten Transistoren in einer integrierten Schaltung zu gewährleisten.
  • Eine Elektronenemissionsbarriere entsteht dabei durch eine schwach p-dotierte Schicht im Anschluss an ein n-dotiertes Kontaktgebiet und eine Löcheremissionsbarriere entsteht durch eine schwach n-dotierte Schicht im Anschluss an ein p-dotiertes Kontaktgebiet. Das in 1a gezeigte n+pn+-Dotierungsprofil eines Transistors wird dann durch ein n+pIpn+-Dotierungsprofil ersetzt mit einer sehr schwach bzw. nahezu undotierten I-Zone in der Mitte; der pp+-Substratanschlussbereich (Bulkkontakt) wird durch ein np+-Dotierungsprofil ersetzt. Im Kanalbereich wird eine p-Zone eingebracht.
  • Prinzipiell können auch p-Kanal-MOS-Transistoren als derartigen Hochfrequenzschalter 100 verwendet werden, wie es in 1b dargestellt ist. Bei ihnen werden dann Löcheremissionsbarrieren gegen Elektronenemissionsbarrieren ausgetauscht und umgekehrt. Dies bedeutet, dass der strukturelle Aufbau zwischen den in 1a und 1b dargestellten Hochfrequenzschaltern 100 bis auf den Leitfähigkeitstyps des Barrierebereichs 104, des Sourcebereichs 108, des Drainbereichs 110, des weiteren Barriere-Bereichs 106 sowie des Substratanschlussbereichs 118 gleich ist. Mit anderen Worten ausgedrückt bedeutet dies, dass der Barrierebereich 104 sowie der Substratanschlussbereich 118 dann n-dotiert sind, während der Sourcebereich 108, der Drainbereich 110 sowie der weitere Barrierebereich 106 dann p-dotiert sind. In einem derartigen Fall würden dann im Kanalbereich 112 die Löcher nicht mehr in der positiven Halbwelle den Kanal verlassen und beispielsweise zum Substratanschlussbereich abfließen können.
  • Die Hochfrequenzschalttransistoren in der Form von MOS-Transistoren, wie sie in den 1a und 1b dargestellt sind, können durch derartigen Emissionsbarrieren großsignalfest gemacht werden, insbesondere dann, wenn die Vorspannungen im Sperrfall niederohmig angelegt werden. Bei hochohmiger Vorspannungseinspeisung, die wesentlich leichter realisierbar ist, treten teils noch Probleme mit der Höhe der Hochfrequenzamplitude auf, die ein derartiger Hochfrequenzschalttransistor im Sperrzustand tragen kann. Wegen der symmetrischen kapazitiven Kopplung der Gate-Spannung an die Drain- und Source-Spannung macht er (bei einer Einsatzspannung von 0V) bei Amplituden, die doppelt so groß sind, wie die Gate-Source-Vorspannung bereits seinen Kanal auf.
  • Für Anwendungen als Hochfrequenzschalttransistor ist das sehr oft nicht ausreichend, so dass auf eine Multigate-Struktur, wie sie in 2 dargestellt ist, ausgewichen wird. Eine solche Multigate-Struktur 200 weist einen analogen Aufbau zu dem in 1a dargestellten Hochfrequenztransistor 100 auf, wobei sich jedoch als Unterschied ergibt, dass die Multigate-Struktur 200 mehrere Teilkanalbereiche 202 aufweist, die seriell durch dazwischenliegende Hilfsbereiche 204 verbunden sind. Der in 1a und 1b dargestellte Kanalbereich 112 ist somit auf eine Mehrzahl von Teilkanalbereichen 202 aufgeteilt, wobei sich durch die serielle Verschaltung der einzelnen Teilkanalbereiche 202 mit den Hilfsbereichen 204 zwischen dem Sourcebereich 108 und dem Drainbereich 110 mehrere Teiltransistoren ergeben und wobei die in jedem Teiltransistor wirksame Hochfrequenzamplitude proportional zur Zahl seiner Gates heruntergeteilt wird, so dass sich die maximal mögliche Hochfrequenzamplitude entsprechend multipliziert.
  • Die Funktionsweise der vorstehend beschriebenen Hochfrequenztransistoren lässt sich wie folgt näher beschreiben:
  • Wird an den n-Source-Kontakt 138 eines Teiltransistors 206 bei Drain-Source-Spannung 0V eine hinreichend große positive Spannung gegen den Substratkontaktanschlussbereich 118 angelegt (was einer negativen Substratvorspannung entspricht), so wird das Substrat(-gebiet) 102 zwischen dem Kontakt 138 des Substratanschlussbereichs 118, dem als Drainbereich wirkenden Hilfsbereichs 204 des Teiltransistors 206 und dem Sourcebereich 108 verarmt. Die Dimensionierung sollte nun so sein, dass dieses Gebiet schon bei niedriger Vorspannung, die kleiner als die Versorgungsspannung ist, möglichst vollständig ladungsträgerfrei wird. Das Substrat wird nur sehr schwach p-dotiert (so dass sich z. B. Ein spezifischer Widerstand p > 500 Ohm pro Zentimeter bzw. eine Dotierstoffkonzentration von < 1013 Dotierstoffatomen pro Kubikzentimeter ergibt), so dass die Potentialverteilung nur durch die Raumladung in den p- und n-Barrieregebieten bestimmt wird.
  • Die 3 zeigt in dem Figurenteil 3a ein konkretes Drain-Source-Dotierungsprofil, wie es beispielsweise bei einem in 1a, 1b dargestellten Transistor auftreten kann, oder wie es auch bei einem in 2 dargestellten Teiltransistor 206 auftreten kann. Hierbei ist durch die Linie 302 das Dotierungsprofil des Sourcebereichs in Richtung des Drainbereichs, durch die Linie 304 das Dotierungsprofil des Barrierebereichs 104 in Richtung des Drainbereichs, durch die Linie 306 das Dotierungsprofil unter dem Kanalbereich in Richtung zum Drainbereich, durch die Linie 308 das Dotierstoffprofil des Barrierebereichs, der an den Drainbereich angrenzt und durch die Line 310 das Dotierstoffprofil im Drainbereich gekennzeichnet. Ferner ist in den Teil3b der Potentialverlauf (Linie 312) im Sperrfall ohne Spannung zwischen dem Sourcebereich und dem Drainbereich und in dem Figurenteil 3c der Potentialverlauf (Linie 314) zwischen dem Sourcebereich und dem Drainbereich mit Spannung am Drainbereich dargestellt, jeweils bei einem Anliegen einer Spannung zwischen dem Sourcebereich und dem Substratanschlussbereich von -3 Volt. Die beiden p-dotierten Dotierungsprofile (Barrierebereich) erzeugen im Potentialverlauf jeweils eine Barriere gegen Elektronenemission im Substratgebiet, die bei Drain-Spannung 0 Volt etwa 1,0 Volt beträgt (siehe den durch die Line 312 gekennzeichneten Potentialverlauf in 3b). Bei hohen positiven Drain-Source-Spannungen wird sie links und bei negativen Drain-Source-Spannungen rechts durch den Felddurchgriff abgebaut. In dem in 3c dargestellten Potentialverlauf (Linie 314) mit 5 Volt Drain-Source-Spannung ist diese Spannung zwar schon weitgehend auf 0,5 Volt abgebaut (siehe Stelle 316 in 3c) aber doch noch so wirksam, dass kein nennenswerter Strom fließt.
  • Wird das in den 3a dargestellte Dotierungsprofil als Dotierungsprofil für einen in 2 dargestellten Teiltransistor 206 verwendet, kann eine solche, in 2 dargestellte Multigate-Struktur mit drei Gates eine Gesamtamplitude von in etwa 15 Volt schalten, was einer Leistung von über zwei Watt in einem 50 Ohm-System entspricht.
  • Die 4 zeigt die Wirkung des n-dotierten Diffusionsprofils vor dem Substratanschlussbereich 118 bei positiver Source-Bulk-Spannung. Hierbei ist durch die Linien 402 die Dotierstoffkonzentration des Substratanschlussbereichs, durch die Line 404 die Dotierstoffkonzentration des weiteren Barrierebereichs, die an den Substratanschlussbereich angrenzt, durch die Linie 406 die Dotierstoffkonzentration des Substrats, durch die Linie 408 die Dotierstoffkonzentration des Barrierebereichs und durch die Linie 410 die Dotierstoffkonzentration des Drainbereichs gekennzeichnet. Bei 0 Volt Drain-Source-Spannung (wie in dem Figurenteil 4b durch die Linie 412 dargestellt) können Elektronen nach rechts und Löcher nach links das Substratgebiet 102 verlassen. Dies gilt auch für alle positiven Drain-Source-Spannungen. Bei Anlegen einer negativen Spannung an das Drain-Gebiet 110 (wie es durch die Linie 414 in 4c dargestellt ist) bleibt eine Potentialbarriere (siehe Stelle 416 in 4c) vor dem Substratanschlussbereich 118, die einen Rückstrom der Löcher ins Substrat 102 verhindert. Das funktioniert wiederum so lange wie die Barriere nicht wesentlich kleiner als 0,5 Volt ist. Um das sicherzustellen, sollte ein Mindestabstand zwischen dem Drainbereich 110 und dem Substratanschlussbereich 118 eingehalten werden, der bei 15 Volt Amplitude eines Hochfrequenzsignals in etwa 2 µm beträgt.
  • Wird der Durchlassfall durch Anlegen einer positiven Vorspannung von 3 Volt an das Gate und der Vorspannung 0 Volt zwischen Sourcebereich und Drainbereich hergestellt, so ergibt sich das Problem, dass nicht mehr sichergestellt ist, dass die Barrierengebiete ladungsträgerfrei sind. Sie werden sich, wenn auch sehr langsam, durch Sperrströme mit ihren Majoritätsträgern füllen. Der dann entstehende nicht-lineare Parallelleitwert verschlechtert die Einfügedämpfung des Durchlassbetriebs und erzeugt Oberwellen. Wenn auch im Durchlassfall bei dem keine Spannung mehr zwischen dem Sourcebereich und dem Drainbereich auftritt, bleibt eine gemeinsame Spannungsamplitude von Sourcebereich und Drainbereich gegen das Substrat, die proportional zum fließenden Strom durch die Leitungsimpedanz erzeugt wird. Die Potentialverhältnisse, die auch im Durchlass das Ausräumen der Barrierengebiete sicherstellen, sind durch die Linie 502 in dem Figurenteil 5b der 5 dargestellt. Hierbei sollte im Durchlassfall eine Vorspannung von ca. 1 Volt am Sourcebereich und am Drainbereich anliegen, wie es durch die Linie 504 in dem Figurenteil 5a aus 5 dargestellt ist. In dem Figurenteil 5c der 5 ist dann der Potentialverlauf auch zwischen dem Drainbereich und dem Substratanschlussbereich durch die Linie 506 dargestellt, wenn eine Spannung zwischen dem Substratanschlussbereich und dem Drainbereich von +16 Volt anliegt (bei gleichzeitigem Anliegen einer Sourcebereich-Drainbereich-Offsetspannung von 1 Volt). Diese Offset- bzw. Source-Substrat-Spannung von 1 Volt geht der effektiv wirksamen Gate-Spannung verloren, so dass sich auch in diesem Fall eine Verschlechterung der Einfügedämpfung ergibt. Die Erzeugung von Oberwellen wird aber verhindert.
  • Das Problem der Verluste im Durchlassfall kann eventuell auch schaltungstechnisch gelöst werden, indem auch das Substrat hochohmig angeschlossen wird (beispielsweise durch einen hochohmigen Anschluss des Substratbereichs mit einer Steuerschaltung). Dies bewirkt dann, dass Hochfrequenzsubstratströme verhindert werden. In diesem Fall kann dann die volle Versorgungsspannung zur Gate-Aussteuerung verwendet werden.
  • Die Dimension der Kanalabmessungen sollte für MOS-Transistoren soweit wie möglich nach unten skaliert werden, weil sonst der Platzbedarf zu groß wird. Die kleinste Gate-Länge ist dann erreicht, wenn die Drain-Source-Durchbruchsspannung kleiner als die Drain-Source-Emissionsschwellspannung wird. Im Fall eines 20 Volt Transistors ist das bei ca. 1,5 µm Drain-Source-Abstand der Fall. Bei Verwendung der Multigate-Struktur, wie sie in 2 dargestellt ist, kann der Drain-Source-Abstand bis auf ca. 0,5 µm reduziert werden. Die Gate-Weiten liegen dann typischerweise bei ca. 2000 µm.
  • Wie oben bereits näher dargestellt wurde, kann auch ein PMOS-Transistor verwendet werden. Er entsteht aus dem in 1a dargestellten Transistor durch Vertauschung der p und n-Dotierungen. Die resultierende Struktur ist dann in 1b dargestellt. Seine Funktion kann in gleicher Weise beschrieben werden, wenn entsprechend die Rolle der Elektronen und Löcher vertauscht wird.
  • Die 6 zeigt ein Schaltungsdiagramm einer Hochfrequenzschaltung unter Verwendung des vorstehend beschriebenen Hochfrequenzschalttransistors, die als Hochfrequenzleistungsschalter verwendbar ist. Hierbei ist zwischen einem ersten Hochfrequenzsignaleingang HFP1 und einem zweiten Hochfrequenzsignaleingang HFP2 eine Serienschaltung von Hochfrequenzschalttransistoren angeordnet, die beispielsweise gemäß dem in 1A dargestellten Hochfrequenzschalttransistor 100 aufgebaut sind. Hierbei ist beispielsweise der Drain-Anschluss des ersten Hochfrequenzschalttransistors 100a mit dem ersten Hochfrequenzsignaleingangsanschluss HFP1 verbunden, während der Source-Anschluss des ersten Hochfrequenzschalttransistors 100a mit dem Drain-Anschluss des zweiten Hochfrequenzschalttransistors 100b verbunden ist. Der Source-Anschluss des zweiten Hochfrequenzschalttransistors 100b ist mit dem Drain-Anschluss des dritten Hochfrequenzschalttransistors 100c verbunden, während der Source-Anschluss des dritten Hochfrequenzschalttransistors 100c mit dem zweiten Hochfrequenzsignalanschluss HFP2 verbunden ist. Hierbei können die Source- oder Drain-Anschlüsse der jeweiligen Hochfrequenzschalttransistoren 100a-c auch vertauscht werden. Ferner sind die Gates der drei genannten Hochfrequenzschalttransistoren 100a-c jeweils über einen Widerstand R1 mit einem Bezugsknoten 602 verbunden, an denen beispielsweise ein erstes Steuersignal SW angelegt werden kann. Die Widerstände R1 müssen dabei nicht notwendigerweise alle den gleichen Wert aufweisen. Die Gruppe der ersten bis dritten Hochfrequenzschalttransistoren 100a-c kann auch als gemeinsamer Schalter zum "Durchschalten eines Signals vom ersten Hochfrequenzanschluss HFP1 zum zweiten Hochfrequenzanschluss HFP2 verstanden werden. Analog kann auch zwischen dem zweiten Hochfrequenzsignalanschluss HFP2 und einem dritten Hochfrequenzanschluss HFP3 eine Gruppe von Hochfrequenzschalttransistoren 100d-f angeordnet sein, deren Verschaltung analog zu der Verschaltung der Gruppe der ersten bis dritten Hochfrequenzschalttransistoren 100a-100c angeordnet ist. Gegenüber dem durch die ersten bis dritten Hochfrequenzschalttransistoren 100a-c gebildeten Hochfrequenzschalter kann nun der weitere Hochfrequenzschalter, der durch die Hochfrequenzschalttransistoren 100d-f gebildet wird, über den Signalknoten 602 mit einem zum Steuersignal SW komplementären Steuersignal SW_ beaufschlagt werden, wodurch sich ein Schließen des weiteren Hochfrequenzschalters mit den Hochfrequenzschalttransistoren 100d-f realisieren lässt, wenn der Hochfrequenzschalter mit den Hochfrequenzschalttransistoren 100a-c geöffnet ist und umgekehrt. Um eine Verbesserung der Isolation zwischen dem ersten Hochfrequenzsignalanschluss HFP1 und dem zweiten Hochfrequenzsignalanschluss HFP2 zu erreichen, wenn der weitere Schalter mit den Hochfrequenzschalttransistoren 100d-f geöffnet ist, kann ein Shunt-Schalter zwischen dem ersten Hochfrequenzsignalanschluss HFP1 und einem Massepotential 604 angeordnet sein, der, wie in 6 dargestellt ist, durch eine Reihenschaltung von weiteren drei Hochfrequenzschalttransistoren 100g-e realisiert ist. Die Verschaltung der weiteren Hochfrequenzschalttransistoren 100g-e ist dabei analog der Verschaltung der ersten bis dritten Hochfrequenzschalttransistoren 100a-c zwischen dem ersten Hochfrequenzsignalanschluss HFP1 und dem zweiten Hochfrequenzsignalanschluss HFP2. Wiederum können Gates der weiteren Hochfrequenzsignaltransistoren 100g-e über einen Widerstand R2 mit einem gemeinsamen Knoten 603 verbunden sein, der mit dem komplementären Steuersignal SW- beaufschlagt wird, der durch die weiteren Hochfrequenzschalttransistoren 100g-e gebildete Shunt-Schalter dann geöffnet ist, wenn auch der durch die Hochfrequenzschalttransistoren 100d-f gebildete Schalter zwischen dem zweiten Hochfrequenzsignalanschluss HFP2 und dem dritten Hochfrequenzsignalanschluss HFP3 geöffnet ist. Dies führt zu einer deutlichen Verbesserung der Isolation zwischen dem ersten Hochfrequenzsignalanschluss HFP1 und dem zweiten Hochfrequenzsignalanschluss HFP2, da der durch die ersten bis dritten Hochfrequenzschalttransistoren 100a-c gebildete Schalter geschlossen ist und der durch die Hochfrequenzschalttransistoren 100g-e gebildete Shunt-Schalter geöffnet ist. Hierdurch wird ein am ersten Hochfrequenzsignalanschluss HFP1 anliegendes Hochfrequenzsignal direkt auf das Massepotential am Knoten 604 geleitet, wodurch eine Isolation zwischen dem ersten und zweiten Hochfrequenzsignalanschluss HFP1 und HFP2 deutlich verbessert wird. Analog kann auch eine Verbesserung der Isolation zwischen dem zweiten Hochfrequenzsignalanschluss HFP2 und dem dritten Hochfrequenzsignalanschluss HFP3 dadurch erreicht werden, dass zwischen dem dritten Hochfrequenzsignalanschluss HFP3 und dem Knoten 604, der auf dem Massepotential liegt, ein weiterer Shunt-Schalter realisiert ist, der analog dem ersten Shunt-Schalter aufgebaut ist. Dies bedeutet, dass der weitere Shunt-Schalter durch eine Reihenschaltung von weiteren Hochfrequenzschalttransistoren 100j, 100k und 100l gebildet ist, die jeweils wiederum gemäß dem in 1a dargestellten Ausführungsbeispiel aufgebaut sind. Dadurch, dass der weitere Shunt-Schalter wiederum durch das Steuersignal SW geschaltet werden kann, lässt sich ein gleichzeitiges Öffnen des ersten Schalters zwischen dem ersten und zweiten Hochfrequenzsignalanschluss HFP1 und HFP2 ein Öffnen des weiteren Shunt-Schalters zwischen dem dritten Hochfrequenzsignalanschluss HFP3 und dem Massepotential am Knoten 604 realisieren, wodurch die Isolation zwischen dem zweiten und dritten Hochfrequenzsignalanschluss HFP2 bzw. HFP3 verbessert werden kann. Ferner ist es auch denkbar, eine Isolation zwischen dem gemeinsamen Hochfrequenzsignalanschluss HFP2 und einem weiteren Hochfrequenzsignalanschluss, der nicht in 6 dargestellt ist, zu realisieren, wobei dann ein weiterer Schalter, wie beispielsweise der Schalter mit dem ersten bis dritten Hochfrequenzschalttransistor 100a-c verwendet werden kann, der zwischen den gemeinsamen Hochfrequenzsignalanschluss HFP2 (zweiter Hochfrequenzsignalanschluss) und den weiteren Hochfrequenzsignalanschluss geschaltet ist. Weiterhin kann auch eine Verbesserung dieses weiteren Hochfrequenzsignalanschlusses unter Verwendung eines analog zum ersten Shunt-Schalter aufgebauten weiteren Shunt-Schalters erfolgen.
  • Bei einer solchen „Multiplexer“-Schaltung von mehreren Hochfrequenzsignalanschlüssen auf einen gemeinsamen Hochfrequenzsignalanschluss sollte jedoch dann sichergestellt sein, dass lediglich ein Hochfrequenzanschluss mit dem gemeinsamen Hochfrequenzsignalanschluss HFP2 verbunden ist. Dies kann beispielsweise dadurch sichergestellt werden, dass zwischen den ersten Hochfrequenzsignalanschluss HFP1 und den gemeinsamen Hochfrequenzsignalanschluss HFP2 nicht nur ein erster Schalter, bestehend aus den Hochfrequenzschalttransistoren 100a-c geschaltet wird, sondern ein weiterer Schalter, beispielsweise mit weiteren drei in Serie geschalteten Hochfrequenzschalttransistoren, die jedoch dann durch ein weiteres Steuersignal durchgeschaltet werden. Analog kann dann auch neben den entsprechenden Shunt-Schalter ein weiterer Shunt-Schalter geschaltet werden, der derart mit einem weiteren Steuersignal verbunden ist, dass ein Signal von einem Hochfrequenzsignalanschluss auf den gemeinsamen Hochfrequenzsignalanschluss lediglich dann auf den gemeinsamen Hochfrequenzsignalanschluss durchgeschaltet wird, wenn alle weiteren Hochfrequenzsignalanschlüsse über die (in Reihe geschalteten Shunt-Schalter) auf Massepotential gelegt sind. Hierdurch lässt sich eine „Multiplexer“-Schaltung realisieren, bei der von mehreren Hochfrequenzsignalanschlüssen ein Durchschalten auf einen gemeinsamen Hochfrequenzsignalanschluss möglich ist, wobei zugleich eine sehr hohe Isolation der anderen Hochfrequenzsignalanschlüsse zum gemeinsamen Hochfrequenzsignalanschluss möglich ist.
  • Eine derartige Schaltung ist zwar unter Bezugnahme auf die Gallium-Arsenid-Technologie oder SOS-Substrate bereits beschrieben worden, wie beispielsweise in der zuvor genannten WO03/032431 , eine derartige Schaltungsanordnung lässt sich jedoch deutlich verbessern, wenn die vorstehend beschriebenen Hochfrequenzschalttransistoren verwendet werden, die beispielsweise auf einem hochohmigen Silizium-Substrat basieren. Weiterhin können auch höherpolige Schalter (beispielsweise eine Schaltung zwischen 1 bis 8 Hochfrequenzsignalanschlüssen auf einen oder zwei gemeinsame Hochfrequenzsignalanschlüsse (Ports) echte Multiplexer und Schalter, die eine Kaskadierung von Schaltern beinhalten, zum Beispiel erst ein Schalter mit einem auf vier Hochfrequenzsignalanschlüssen und dann an einem der weiteren vier Hochfrequenzsignalanschlüssen (Ports) ein weiterer Schalter (oder Hochfrequenzschaltung gemäß den in 6 dargestellten Hochfrequenzschaltung mit einem auf vier Hochfrequenzsignalanschlüssen) beschrieben werden.
  • Ferner lässt sich auch der vorstehend beschriebene Hochfrequenzschalttransistor mit einer negativen Substratspannung (d.h. einer negativen Spannung zwischen dem in 1 dargestellten Substratanschlussbereich 118 und dem Potential des Drain-Bereichs 100c oder dem Potential des Source-Bereichs 108) betreiben. Dieser Substratspannungsgenerator zum Bereitstellen der negativen Substratspannung aus der positiven Betriebsspannung kann beispielsweise durch eine Ladungspumpe realisiert sein, die ebenfalls in einer integrierten Schaltung integriert ist, die die in 6 dargestellte Hochfrequenzschaltung umfasst. Diese Schaltung kann dann auch eine Schaltung zur Erzeugung der benötigten Pumpfrequenz beinhalten. Weiterhin kann auch ein entsprechender Chip eine Logikschaltung zur richtigen Ansteuerung der Schalt- und Shunt-Transistoren umfassen. Hierbei wird eine negative Spannung auch auf die Gates der „off“-geschalteten Transistoren gegeben. Die Höhe dieser Spannung kann sich jedoch von der Substratvorspannung unterscheiden.
  • Die 7 zeigt ein weiteres Schaltdiagramm einer Hochfrequenzschaltung, die als Hochfrequenzleistungsschalter verwendbar ist. Hierbei umfasst das in 7 dargestellt Schaltdiagramm zwei Sendeeingänge Tx Band 1 und Tx Band 2 sowie zwei Receivereingänge Rx Band 1 und Rx Band 2. Ferner umfasst das in 7 dargestellte Schaltdiagramm einen Anschluss für eine erste Antenne (Antenne 1) und einen Anschluss für eine zweite Antenne (Antenne 2). Mittels eines ersten Schalters 1 kann ein Signal vom ersten Sendeeingang (Tx Band 1) oder vom zweiten Sendeeingang (Tx Band 2) an einen Sendezweig (Tx) angelegt werden. Mittels eines zweiten Schalters kann ein Signal aus einem Empfangszweig (Rx) des in 7 dargestellten Schaltdiagramms an einen ersten Empfängeranschluss (Rx Band 1) oder einen zweiten Empfängeranschluss (Rx Band 2) angelegt werden. Ferner kann ein Signal aus dem Sendezweig (Tx) mittels eines dritten Schalters der ersten Antenne (Antenne 1) oder der zweiten Antenne (Antenne 2) zugeführt werden, wobei mittels eines vierten Schalters, die jeweils andere der ersten oder zweiten Antenne an den Empfangszweig (Rx) gekoppelt ist. Hierdurch lässt sich eine Auftrennung der Signale auf eine erste Antenne (Antenne 1) oder eine zweite Antenne (Antenne 2) realisieren, während zugleich eine günstige Trennung zwischen Sende- bzw. Empfangszweig durchgeführt werden kann. Hierbei ist zu beachten, dass jeder der in 7 dargestellten Schalter 1 bis 4 durch einen oder mehrere der erfindungsgemäßen Hochfrequenzschalttransistoren realisiert werden kann. Insbesondere kann beispielsweise der erste Schalter durch eine Anordnung von einem oder einer Serienschaltung von mehreren der erfindungsgemäßen Hochfrequenzschalttransistoren zwischen dem ersten Sendeanschluss (Tx Band 1) und dem Sendezweig (Tx) von einem oder mehreren ins Leere geschalteten erfindungsgemäßen Hochfrequenzschalttransistoren zwischen dem Sendezweig (Tx) und dem ersten Sendeanschluss (Tx Band 2) angeordnet sein. In diesem Fall kann dann die Ansteuerung einer solchen „Schalterschaltung“ derart ausgelegt werden, dass durch ein Signal der Transistor (oder die Reihenschaltung von Transistoren) zwischen dem ersten Sendeanschluss (Tx Band 1) und dem Sendezweig (Tx) durchgeschaltet ist, während (beispielsweise durch ein entsprechend inverses Signal) der Transistor (oder die Serienschaltung von Transistoren) zwischen dem zweiten Sendeanschluss (Tx Band 2) und dem Sendezweig (Tx) gesperrt ist. Eine analoge Verschaltung kann auch für den zweiten Schalter 2, für den dritten Schalter 3 sowie für den vierten Schalter 4 verwendet werden.
  • Eine derartige Anordnung von Schaltern zwischen vier Anschlüssen ist in dem in 8 dargestellten weiteren Schaltdiagramm beispielhaft illustriert. Hierbei kann beispielsweise der Anschluss RF1 dem Sendezweig Tx in 7 entsprechen, der Anschluss RF3 dem Empfangszweig Rx, der Anschluss RF2 dem Anschluss für die zweite Antenne (Antenne 2) und der Anschluss RF4 dem Anschluss für die erste Antenne (Antenne 1) in 7 entsprechen. Der dritte Schalter 3 kann dann durch die Transistoren FET14A-FET14C sowie die Transistoren FET11A-FET11C realisiert sein, welche durch ein Steuersignal CTL1 bzw. durch das hierzu inverse Steuersignal CTL1 angesteuert wird. Dies bedeutet, dass beim Durchschalten der Kette von Transistoren FET11A-FET11C, d.h. beim Durchschalten eines Signals vom Anschluss RF1 auf den Anschluss RF2 die Transistorkette FET14A-FET14C gesperrt ist und somit ein Verbindungszweig zwischen dem Anschluss RF1 und dem Anschluss RF4 unterbrochen ist. Analoges gilt auch für die Transistorkette FET13A-FET13C zwischen dem Anschluss RF3 und dem Anschluss RF4 und die Transistorkette FET12A-FET12C zwischen dem Anschluss RF3 und dem Anschluss RF2. Ist nun wiederum die Transistorkette mit den Transistoren FET13A-FET13C durch das Signal CTL1 durchgeschaltet, ist wiederum eine Verbindung zwischen dem Anschluss RF3 und dem Anschluss RF2 durch die Transistorkette mit den Transistoren FET12A-FET12C durch das inverse Steuersignal CTL1 offen, d.h. eine Verbindung zwischen dem Anschluss RF3 und dem Anschluss RF2 ist unterbrochen. Wird nun zur Steuerung der Transistorenketten mit den Transistoren FET13A-FET13C und FET12A-FET12C das gleiche Steuersignal CTL1 wie zur Steuerung der Transistorketten zwischen den Anschlüssen RF1 und RF4 und RF1 und RF2 in der beschriebenen Form verwendet, wird somit bei einem Durchschalten eines Signals vom Anschluss RF1 auf den Anschluss RF2 zugleich ein Signal vom Anschluss RF3 auf den Anschluss RF4 geschaltet, während eine Verbindung zwischen dem Anschluss RF1 und dem Anschluss RF4 und dem Anschluss RF3 und dem Anschluss RF2 unterbrochen ist. Hierdurch lässt sich wiederum eine sehr gute Isolation zwischen voneinander getrennten Signalanschlüssen realisieren, wenn als Schaltelement der erfindungsgemäße Hochfrequenzschalttransistor verwendet wird.
  • Eine weitere Verbesserung lässt sich noch einführen, wenn zugleich der Anschluss RF1 mittels eines Transistors oder der Transistorkette mit den Transistoren FET15A-FET15C mit einem Massepotenzialanschluss verbunden ist und der Anschluss RF3 mittels eines Transistors oder einer Transistorkette mit den Transistoren FET16A-FET16C mit einem Massepotenzial verbunden ist und wenn die Ansteuerung der Transistorkette zwischen dem Anschluss RF1 und dem Massepotenzial durch ein zweites Steuersignal CTL2 und die Transistorkette zwischen dem Anschluss RF3 und dem Massepotenzial mit dem inversen zweiten Steuersignal CTL2 angesteuert wird. In diesem Fall ist dann eine leitfähige Verbindung zwischen dem Anschluss RF1 und dem Massepotenzial gegeben, während eine leitfähige Verbindung zwischen dem Massepotenzial und dem Anschluss RF3 unterbrochen ist und umgekehrt.

Claims (33)

  1. Hochfrequenzschalttransistor (100; 200) mit folgenden Merkmalen: einem Substrat (102), das eine Substratdotierstoffkonzentration aufweist; einem an das Substrat (102) angrenzenden Barrierebereich (104), der einen ersten Leitfähigkeitstyp umfasst und eine Barrierebereichsdotierstoffkonzentration aufweist, die höher als die Substratdotierstoffkonzentration ist; einem in den Barrierebereich (104) eingebetteten Sourcebereich (108), der einen von dem ersten Leitfähigkeitstyp verschiedenen zweiten Leitfähigkeitstyp umfasst und eine Sourcebereichsdotierstoffkonzentration aufweist, die höher als die Barrierebereichsdotierstoffkonzentration ist; einem in den Barrierebereich (104) unmittelbar eingebetteten und vom Sourcebereich (108) versetzt angeordneten Drainbereich (110), der den zweiten Leitfähigkeitstyp umfasst und eine Dotierstoffkonzentration aufweist, die höher als die Barrierebereichsdotierstoffkonzentration ist; einem Kanalbereich (112), der sich zwischen dem Sourcebereich (108) und dem Drainbereich (110) erstreckt, wobei der Kanalbereich (112) einen Teilbereich des Barrierebereichs (104) umfasst; und einem Isolationsbereich (114), der den Kanalbereich (112) bedeckt und der zwischen dem Kanalbereich (112) und einer Gate-Elektrode (116) angeordnet ist; wobei die Barrierebereichsdotierstoffkonzentration und die Sourcebereichsdotierstoffkonzentration so ausgebildet sind, um eine Raumladungszone um den Sourcebereich und den Drainbereich zu erzeugen, um den Barrierebereich sicher von Ladungsträgern zu verarmen.
  2. Hochfrequenzschaltertransistor (100; 200) gemäß Anspruch 1, wobei die Barrierebereichsdotierstoffkonzentration und die Sourcebereichsdotierstoffkonzentration so ausgebildet sind, um bei Anlegen einer Vorspannung zwischen dem Sourcebereich und dem Substrat und zwischen dem Drainbereich und dem Substrat die Raumladungszone zu erzeugen.
  3. Hochfrequenzschaltertransistor (100; 200) gemäß Anspruch 1 oder 2, der ferner folgende Merkmale aufweist: einen weiteren Barrierebereich (106), der den zweiten Leitfähigkeitstyp aufweist, wobei ferner der weitere Barrierebereich (106) eine Dotierstoffkonzentration aufweist, die höher als die Substratdotierstoffkonzentration ist; und einen in den weiteren Barrierebereich (106) eingebetteten Substratanschlussbereich (118), der den ersten Leitfähigkeitstyp und eine Substratanschlussbereichsdotierstoffkonzentration aufweist, die höher als die Dotierstoffkonzentration des weiteren Barrierebereichs (106) ist.
  4. Hochfrequenzschalttransistor (100; 200) gemäß einem der Ansprüche 1 bis 3, bei dem der erste Leitfähigkeitstyp ein p-dotiertes Halbleitermaterial und der zweite Leitfähigkeitstyp ein n-dotiertes Halbleitermaterial umfasst.
  5. Hochfrequenzschalttransistor (100; 200), gemäß einem der Ansprüche 1 bis 3, bei dem der erste Leitfähigkeitstyp ein n-dotiertes Halbleitermaterial und der zweite Leitfähigkeitstyp ein p-dotiertes Halbleitermaterial umfasst.
  6. Hochfrequenzschalttransistor gemäß einem der Ansprüche 1 bis 5, bei dem die Substratdotierstoffkonzentration geringer als 1014 Dotierstoffatome pro Kubikzentimeter ist.
  7. Hochfrequenzschalttransistor (100; 200) gemäß einem der Ansprüche 1 bis 6, bei dem die Drainbereichsdotierstoffkonzentration, die Sourcebereichsdotierstoffkonzentration oder die Substratanschlussbereichsdotierstoffkonzentration größer als 1018 Dotierstoffatome pro Kubikzentimeter ist.
  8. Hochfrequenzschalttransistor (100; 200) gemäß einem der Ansprüche 1 bis 7, bei dem die Barrierebereichsdotierstoffkonzentration oder die Dotierstoffkonzentration des weiteren Barrierebereichs zwischen 1014 und 1018 Dotierstoffatomen pro Kubikzentimetern liegt.
  9. Hochfrequenzschalttransistor (100; 200) gemäß einem der Ansprüche 1 bis 8, bei dem ein Abstand des Barrierebereichs (104) zwischen dem Drainbereich (110) und dem Substrat (102) oder ein Abstand des Bärrierebereichs (104) zwischen dem Sourcebereich (108) und dem Substrat (102) in einem Wertebereich zwischen 0,05 µm und 1 µm liegt.
  10. Hochfrequenzschalttransistor (100; 200) gemäß einem der Ansprüche 3 bis 8 in Rückbeziehung auf Anspruch 32, bei dem ein Abstand des weiteren Barrierebereichs (106) zwischen dem Substrat (102) und dem Substratanschlussbereich (118) in einem Wertebereich zwischen 0,05 µm und einem 1µm liegt.
  11. Hochfrequenzschalttransistor (100; 200) gemäß einem der Ansprüche 1 bis 10, bei dem der Kanalbereich (112) eine Mehrzahl von Teilkanalbereichen (202) umfasst, die seriell zwischen dem Sourcebereich (108) und dem Drainbereich (110) angeordnet sind und bei dem der Isolationsbereich (114) eine Mehrzahl von Teilbereichen umfasst und die Gate-Elektrode (116) eine Mehrzahl von Teil-Gate-Elektroden umfasst, wobei durch jeden Teilisolationsbereich je ein Teilkanalbereich (202) bedeckt und jeder Teilisolationsbereich zwischen dem entsprechenden Teilkanalbereich (202) und einer Teil-Gate-Elektrode angeordnet ist.
  12. Hochfrequenzschalttransistor (200) gemäß einem der Ansprüche 3 bis 10 unter Rückbeziehung auf Anspruch 3, bei dem ein Abstand zwischen dem Drainbereich (110) und dem Substratanschlussbereich (118) mindestens 1 µm beträgt.
  13. Hochfrequenzschalttransistor (200) gemäß einem der Ansprüche 11, bei dem der Teilkanalbereich eine minimale Länge von 0,1 µm aufweist.
  14. Hochfrequenzschalttransistor (100; 200) gemäß Anspruch 13, bei dem der Kanalbereich eine Breite aufweist, die in einem Wertebereich von 100 µm bis 10000 µm liegt.
  15. Hochfrequenzschaltung mit folgenden Merkmalen: einem Schalter mit einem Hochfrequenzschalttransistor (100; 200) gemäß einem der Ansprüche 1 bis 14; und eine Steuerschaltung, die ausgebildet ist, um abhängig von einem Steuersignal den Schalter zu öffnen und zu schließen, und wobei die Steuerschaltung ferner ausgebildet ist, um zum Öffnen des Schalters die Gate-Elektrode (114) mit einem Potential zu beaufschlagen, um einen Stromfluss zwischen dem Sourcebereich (108) und dem Drainbereich (110) zu ermöglichen.
  16. Hochfrequenzschaltung gemäß Anspruch 15, bei der die Steuerschaltung ausgebildet ist, um beim öffnen des Schalters eine Offset-Spannung zwischen dem Sourcebereich (108) und dem Substratanschlussbereich (118) gegenüber dem Substrat (102) anzulegen.
  17. Hochfrequenzschaltung gemäß Anspruch 15, bei der der Schalter ein Hochfrequenzschalttransistor (200) gemäß Anspruch 3 ist, und bei dem die Steuerschaltung ferner ausgebildet ist, um den Substratanschlussbereich (118) unter Verwendung eines mit dem Substratanschlussbereich (118) seriell geschalteten Widerstandes mit einem Potential zu beaufschlagen.
  18. Hochfrequenzschaltung mit einem Hochfrequenzschalttransistor gemäß einem der Ansprüche 1 bis 14, wobei die Hochfrequenzschaltung (100; 200) ausgebildet ist, um das Substrat (102) des Hochfrequenztransistors gegenüber dem Source-Bereich (108) und dem Drain-Bereich 110 mit einer Offset-Spannung zu beaufschlagen.
  19. Hochfrequenzschaltung gemäß Anspruch 18, die ferner eine Teilschaltung aufweist, die ausgebildet ist, um die Offset-Spannung zu erzeugen.
  20. Hochfrequenzschaltung gemäß Anspruch 18 oder 19, wobei ein Gate über einen Widerstand (R1) mit einem Knoten (602) verbunden ist, der mit einer Schaltung verbunden ist, die ausgebildet ist, um eine Gate-Elektrode (116) mit einer Spannung zum Öffnen oder Schließen des Hochfrequenzschalttransistors (100a) zu beaufschlagen.
  21. Hochfrequenzschaltung gemäß einem der vorhergehenden Ansprüche, wobei der Source-Bereich 108 eines Hochfrequenzschalttransitors über einen ersten Widerstand mit einem Potentialanschluss verbunden ist und der Drain-Bereich (110) des Hochfrequenzschalttransistors über einen zweiten Widerstand mit dem Potentialanschluss verbunden ist.
  22. Hochfrequenzschaltung gemäß einem der vorhergehenden Ansprüche, wobei der Potentialanschluss mit einem Masseanschluss der Hochfrequenzschaltung verbunden ist.
  23. Hochfrequenzschaltung gemäß einem der Ansprüche 18 bis 22, wobei der Hochfrequenzschalttransistor (100a, 100b, 100c) in einem ersten Ast der Hochfrequenzschaltung zwischen einem ersten Hochfrequenzsignalanschluss (HFP1) und einem zweiten Hochfrequenzsignalanschluss (HFP2) angeordnet ist.
  24. Hochfrequenzschaltung gemäß einem der vorstehenden Ansprüche, wobei ein zweiter Hochfrequenzschalttransistor (100b) zwischen dem ersten Hochfrequenzsignalanschluss (HFP1) und dem zweiten Hochfrequenzsignalanschluss (HFP2) mit dem ersten Hochfrequenzschalttransistor (100a) in Reihe geschaltet ist.
  25. Hochfrequenzschaltung gemäß einem der vorstehenden Ansprüche, wobei in einem ersten Ast zwischen einem ersten und einem zweiten Hochfrequenzanschluss (HFP1, HFP2) über einen Hochfrequenzschalttransistor (100a) oder eine Reihenschaltung von Hochfrequenzschalttransistoren (100a, 100b, 100c) verbunden sind und wobei der erste Hochfrequenzanschluss (HFP1) über einen zweiten Ast (100g, 100h, 100i, 603), der einen weiteren Hochfrequenzschalttransistor (100g) oder eine Reihenschaltung von mehreren weiteren Hochfrequenzschalttransistoren (100g, 100h, 100i) umfasst, mit einem Potentialanschluss (604) für ein konstantes Potential verbunden ist, wobei die Schaltung ferner ausgebildet ist, um den weiteren Hochfrequenzschalttransistor (100g) oder die Reihenschaltung von weiteren Hochfrequenztransistoren (100g, 100h, 100i) dann durchzuschalten, wenn der Hochfrequenztransistor (100a) oder die Reihenschaltung (100a, 100b, 100c) zwischen dem ersten und zweiten Hochfrequenzanschluss (HFP1, HFP2) nicht durchgeschaltet ist oder den weiteren Hochfrequenzschalttransistor (100g) oder die Reihenschaltung von weiteren Hochfrequenztransistoren (100g, 100h, 100i) dann zu sperren, wenn der Hochfrequenztransistor (100a) oder die Reihenschaltung (100a, 100b, 100c) zwischen dem ersten und zweiten Hochfrequenzanschluss (HFP1, HFP2) durchgeschaltet ist.
  26. Hochfrequenzschaltung gemäß Anspruch 25, bei dem das konstante Potential des Potentialanschlusses (604) ein Massepotential der Schaltung ist.
  27. Hochfrequenzschaltung gemäß Anspruch 23, die ferner zumindest einen weiteren Hochfrequenzschalttransistor (100d) oder eine Reihenschaltung von Hochfrequenzschalttransistoren (100d, 100e, 100f) umfasst, welche in einem dritten Ast (100d, 100e, 100f) angeordnet sind, wobei durch den dritten Ast (100d, 100e, 100f) der zweite Hochfrequenzanschluss (HFP2) mit einem dritten Hochfrequenzanschluss (HFP3) verbunden ist.
  28. Hochfrequenzschaltung gemäß Anspruch 27, die ferner einen vierten Ast der Hochfrequenzschaltung aufweist, der den dritten Hochfrequenzanschluss (HFP3) mit einem weiteren Potentialanschluss für ein konstantes Potential verbindet, wobei der vierte Ast einen Hochfrequenzschalttransistor (100j) oder eine Reihenschaltung (100j, 100k, 100l) umfasst.
  29. Hochfrequenzschaltung gemäß Anspruch 28, die ferner eine Steuerschaltung umfasst, die ausgebildet ist, um in einem ersten Schaltzustand je einen Hochfrequenzschalttransistor des ersten und vierten Astes zu öffnen (SW), während je ein Hochfrequenzschalttransistor des zweiten und dritten Astes geschlossen ist (SW_), oder um in einem zweiten Schaltzustand je einen Hochfrequenzschälttransistor des zweiten und dritten Astes zu öffnen (SW), während ein je ein Hochfrequenzschalttransistor des ersten und vierten Astes geschlossen ist (SW_).
  30. Hochfrequenzschaltung gemäß Anspruch 28 oder 29, bei der zwischen einem Kontaktpunkt des vierten Astes mit dem dritten Ast und dem dritten Hochfrequenzanschluss (HFP 3) zumindest ein Hochfrequenzschalttransistor (100d) angeordnet ist.
  31. Hochfrequenzschaltung mit einem ersten Anschluss (RF1), einem zweiten Anschluss (RF2), einem dritten Anschluss (RF3) und einem vierten Anschluss (RF4) mit folgenden Merkmalen: einem ersten Schalter (3), der ausgebildet ist, um ein erstes Signal (Tx) vom ersten Anschluss (RF1) zum zweiten Anschluss (RF2) oder vom ersten Anschluss (RF1) zum vierten Anschluss (RF4) zu schalten; und einem zweiten Schalter (4), der ausgebildet ist, um ein zweites Signal (Rx) vom dritten Anschluss (RF3) zum zweiten Anschluss (RF2) oder vom dritten Anschluss (RF3) zum vierten Anschluss (RF4) zu schalten, wobei der erste Schalter (3) ein erstes Schaltelement mit einem ersten Hochfrequenzschalttransistor gemäß einem der vorhergehenden Ansprüche aufweist, der zwischen den ersten Anschluss (RF1) und den zweiten Anschluss (RF2) und ein zweites Schaltelement mit einem zweiten Hochfrequenzschalttransistor gemäß einem der vorhergehenden Ansprüche aufweist, der zwischen den ersten Anschluss (RF1) und den vierten Anschluss (RF4) geschaltet ist, und wobei der zweite Schalter ein drittes Schaltelement mit einem dritten Hochfrequenztränsistor (FET12A) gemäß einem der vorhergehenden Ansprüche aufweist, der zwischen den dritten Anschluss (RF3) und den zweiten Anschluss (RF2) geschaltet ist und ein viertes Schaltelement mit einem vierten Hochfrequenzschalttransistor (FET13A) gemäß einem der vorhergehenden Ansprüche aufweist, der zwischen den dritten Anschluss (RF3) und den vierten Anschluss (RF4) geschaltet ist, wobei der erste, zweite, dritte und vierte Hochfrequenzschalttransistor derart ansteuerbar sind, dass, wenn der erste Hochfrequenzschalttransistor geöffnet ist, auch der vierte Hochfrequenzschalttransistor geöffnet ist und wenn der erste Hochfrequenzschalttransistor geschlossen ist, auch der vierte Hochfrequenzschalttransistor geschlossen ist, und dass, wenn der zweite Hochfrequenzschalttransistor geöffnet ist, auch der dritte Hochfrequenzschalttransistor geöffnet ist und wenn der zweite Hochfrequenzschalttransistor geschlossen ist, auch der dritte Hochfrequenzschalttransistor geschlossen ist.
  32. Hochfrequenzschaltung gemäß Anspruch 31, bei der das erste, zweite, dritte und vierte Schaltelement je eine Serienschaltung von mehreren Hochfrequenzschalttransistoren gemäß einem der vorhergehenden Ansprüche umfasst.
  33. Hochfrequenzschaltung gemäß Anspruch 31 oder 32, bei der der erste Anschluss (RF1) über ein fünftes Schaltelement (FET15A-FET15C) mit einem Massepotenzial verbindbar ist, und bei dem der dritte Anschluss (RF3) mit einem sechsten Schaltelement (FET16A-FET16C) mit einem Massepotenzial verbindbar ist, wobei das fünfte und das sechste Schaltelement je einen Hochfrequenzschalttransistor gemäß einem der vorhergehenden Ansprüche umfasst und wobei die Hochfrequenzschaltung derart ausgebildet ist, das fünfte und sechste Schaltelement derart anzusteuern, dass, wenn der Hochfrequenzschalttransistor des fünften Schaltelementes geschlossen ist, der Hochfrequenzschalttransistor des sechsten Schaltelementes geöffnet ist und, dass, wenn der Hochfrequenzschalttransistor des fünften Schaltelementes geöffnet ist, der Hochfrequenzschalttransistor des sechsten Schaltelementes geschlossen ist.
DE102005049247.9A 2004-11-05 2005-10-14 Hochfrequenzschalttransistor und Hochfrequenzschaltung Active DE102005049247B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102005049247.9A DE102005049247B4 (de) 2004-11-05 2005-10-14 Hochfrequenzschalttransistor und Hochfrequenzschaltung
US11/267,013 US7564103B2 (en) 2004-11-05 2005-11-04 High-frequency switching transistor and high-frequency circuit
JP2005322052A JP4579134B2 (ja) 2004-11-05 2005-11-07 高周波スイッチングトランジスタおよび高周波回路
CN2005101201418A CN1801620B (zh) 2004-11-05 2005-11-07 高频开关晶体管和高频电路
US12/421,920 US8525272B2 (en) 2004-11-05 2009-04-10 High-frequency switching transistor and high-frequency circuit
US14/016,924 US9129836B2 (en) 2004-11-05 2013-09-03 High-frequency switching transistor and high-frequency circuit

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102004053558 2004-11-05
DE102004053558.2 2004-11-05
DE102004061561.6 2004-12-21
DE102004061561 2004-12-21
DE102005049247.9A DE102005049247B4 (de) 2004-11-05 2005-10-14 Hochfrequenzschalttransistor und Hochfrequenzschaltung

Publications (2)

Publication Number Publication Date
DE102005049247A1 DE102005049247A1 (de) 2006-05-11
DE102005049247B4 true DE102005049247B4 (de) 2018-06-07

Family

ID=36217392

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005049247.9A Active DE102005049247B4 (de) 2004-11-05 2005-10-14 Hochfrequenzschalttransistor und Hochfrequenzschaltung

Country Status (4)

Country Link
US (3) US7564103B2 (de)
JP (1) JP4579134B2 (de)
CN (1) CN1801620B (de)
DE (1) DE102005049247B4 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7515882B2 (en) * 2002-12-17 2009-04-07 Kelcourse Mark F Apparatus, methods and articles of manufacture for a multi-band switch
US7869770B2 (en) * 2002-12-17 2011-01-11 M/A-Com Technology Solutions Holdings, Inc. Apparatus, methods and articles of manufacture for a multi-band switch
EP1774620B1 (de) 2004-06-23 2014-10-01 Peregrine Semiconductor Corporation Integriertes hf-front-end
DE102005049247B4 (de) * 2004-11-05 2018-06-07 Infineon Technologies Ag Hochfrequenzschalttransistor und Hochfrequenzschaltung
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7768278B2 (en) * 2007-02-14 2010-08-03 Verigy (Singapore) Pte. Ltd. High impedance, high parallelism, high temperature memory test system architecture
US7348791B1 (en) 2007-03-14 2008-03-25 Silicon Test System, Inc. High voltage, high frequency, high reliability, high density, high temperature automated test equipment (ATE) switch design
US7759729B2 (en) * 2008-02-07 2010-07-20 International Business Machines Corporation Metal-oxide-semiconductor device including an energy filter
US8270131B2 (en) 2009-07-31 2012-09-18 Infineon Technologies Ag Electrostatic discharge protection element and electrostatic discharge protection chip and method of producing the same
US9570974B2 (en) 2010-02-12 2017-02-14 Infineon Technologies Ag High-frequency switching circuit
US8326234B2 (en) 2010-02-12 2012-12-04 Infineon Technologies Ag High frequency switching circuit and method for determining a power of a high frequency signal
US8279019B2 (en) 2010-05-10 2012-10-02 Mediatek Singapore Pte. Ltd. Millimeter-wave switches and attenuators
CN103201954A (zh) * 2010-09-21 2013-07-10 Dsp集团有限公司 Cmos工艺中的rf开关实现方式
US20130252562A1 (en) * 2010-09-21 2013-09-26 Dsp Group, Ltd. High power high isolation low current cmos rf switch
US20130029614A1 (en) * 2011-07-29 2013-01-31 Samsung Electro-Mechanics Company Systems, Methods, and Apparatuses for Negative-Charge-Pump-Based Antenna Switch Controllers Utilizing Battery Supplies
US8587361B2 (en) 2011-09-28 2013-11-19 Infineon Technologies Ag RF switch circuit including a series connection of a plurality of transistors, RF switch including an RF switch circuit and method for switching RF signals
JP2013115790A (ja) * 2011-12-01 2013-06-10 Toshiba Corp 高周波半導体スイッチ、端末装置
US9590119B2 (en) * 2012-01-13 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Decoupling capacitor and method of making same
US9984917B2 (en) 2014-05-21 2018-05-29 Infineon Technologies Ag Semiconductor device with an interconnect and a method for manufacturing thereof
KR102624466B1 (ko) * 2017-01-12 2024-01-15 삼성전자주식회사 다중 대역 안테나를 구비한 전자 장치 및 다중 대역 안테나를 구비한 전자 장치에서 스위칭 방법
US10333510B2 (en) 2017-07-07 2019-06-25 Infineon Tehcnologies Ag System and method for biasing an RF switch
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
JP7293757B2 (ja) * 2019-03-15 2023-06-20 株式会社村田製作所 スイッチ回路、高周波モジュール及び通信装置
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
CN117854565A (zh) * 2022-09-29 2024-04-09 长鑫存储技术有限公司 反熔丝电路、结构、阵列、编程方法及存储器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0514060A2 (de) 1991-05-06 1992-11-19 SILICONIX Incorporated DMOS-Transistorstruktur und Verfahren
US5571745A (en) 1994-08-01 1996-11-05 Nec Corporation Fabrication method of semiconductor device containing n- and p-channel MOSFETs
US5777530A (en) 1996-01-31 1998-07-07 Matsushita Electric Industrial Co., Ltd. Switch attenuator
US5812939A (en) 1995-08-10 1998-09-22 Sony Corporation Switch semiconductor integrated circuit and communication terminal device
WO1999046859A1 (de) 1998-03-11 1999-09-16 Infineon Technologies Ag Integrierter schaltkreis für mobilfunk- und mobiltelefonanlagen
DE19944488A1 (de) 1999-09-16 2001-04-19 Infineon Technologies Ag ESD-Schutzanordnung für Signaleingänge und -ausgänge mit Überspannungstoleranz
WO2003032431A2 (en) 2001-10-10 2003-04-17 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6707115B2 (en) 2001-04-16 2004-03-16 Airip Corporation Transistor with minimal hot electron injection
EP1542287A1 (de) 2003-12-09 2005-06-15 Infineon Technologies AG Hochfrequenz Bipolartransistor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04113634A (ja) * 1990-09-03 1992-04-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH054521U (ja) * 1991-06-26 1993-01-22 三洋電機株式会社 絶縁ゲート型電界効果トランジスタ
JPH07312423A (ja) * 1994-05-17 1995-11-28 Hitachi Ltd Ｍｉｓ型半導体装置
JPH0878682A (ja) * 1994-07-08 1996-03-22 Hitachi Ltd 半導体集積回路装置の製造方法
JPH08167712A (ja) * 1994-12-14 1996-06-25 Hitachi Ltd 半導体装置およびｉｃ
JPH11136111A (ja) * 1997-10-30 1999-05-21 Sony Corp 高周波回路
US20020036328A1 (en) 1998-11-16 2002-03-28 William R. Richards, Jr. Offset drain fermi-threshold field effect transistors
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6723978B1 (en) 2001-10-05 2004-04-20 Lockheed Martin Corporation Fiber optic conversion system and method
JP2003249561A (ja) * 2002-02-25 2003-09-05 Mitsubishi Electric Corp 半導体装置
US6853235B2 (en) * 2002-04-26 2005-02-08 Matsushita Electric Industrial Co., Ltd. High frequency switch, amplifying circuit, and mobile communication terminal
US7247926B2 (en) 2003-12-09 2007-07-24 Infineon Technologies Ag High-frequency switching transistor
DE102005049247B4 (de) * 2004-11-05 2018-06-07 Infineon Technologies Ag Hochfrequenzschalttransistor und Hochfrequenzschaltung

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0514060A2 (de) 1991-05-06 1992-11-19 SILICONIX Incorporated DMOS-Transistorstruktur und Verfahren
US5571745A (en) 1994-08-01 1996-11-05 Nec Corporation Fabrication method of semiconductor device containing n- and p-channel MOSFETs
US5812939A (en) 1995-08-10 1998-09-22 Sony Corporation Switch semiconductor integrated circuit and communication terminal device
US5777530A (en) 1996-01-31 1998-07-07 Matsushita Electric Industrial Co., Ltd. Switch attenuator
WO1999046859A1 (de) 1998-03-11 1999-09-16 Infineon Technologies Ag Integrierter schaltkreis für mobilfunk- und mobiltelefonanlagen
DE19944488A1 (de) 1999-09-16 2001-04-19 Infineon Technologies Ag ESD-Schutzanordnung für Signaleingänge und -ausgänge mit Überspannungstoleranz
US6707115B2 (en) 2001-04-16 2004-03-16 Airip Corporation Transistor with minimal hot electron injection
WO2003032431A2 (en) 2001-10-10 2003-04-17 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US20030090313A1 (en) 2001-10-10 2003-05-15 Burgener Mark L. Switch circuit and method of switching radio frequency signals
EP1542287A1 (de) 2003-12-09 2005-06-15 Infineon Technologies AG Hochfrequenz Bipolartransistor

Also Published As

Publication number Publication date
US9129836B2 (en) 2015-09-08
JP4579134B2 (ja) 2010-11-10
JP2006165524A (ja) 2006-06-22
CN1801620B (zh) 2011-11-16
DE102005049247A1 (de) 2006-05-11
US20140001550A1 (en) 2014-01-02
US7564103B2 (en) 2009-07-21
US20090278206A1 (en) 2009-11-12
US8525272B2 (en) 2013-09-03
CN1801620A (zh) 2006-07-12
US20060118884A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
DE102005049247B4 (de) Hochfrequenzschalttransistor und Hochfrequenzschaltung
DE112018002602B4 (de) Transient stabilisierte SOI-FETs
DE102009041211B4 (de) Vorspannungsanordnung für Transistor-basierende Vorrichtungen und Verfahren
DE102008057412B4 (de) Halbleiterbauelement, insbesondere Leistungshalbeiterbauelement
DE102009005120B4 (de) Elektronischer Schaltkreis und elektronische Schaltkreis-Anordnung
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102014103561B4 (de) Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement
DE102012104503B4 (de) Halbleitervorrichtung und integrierte Schaltung mit der Halbleitervorrichtung
AT505582A2 (de) Leistungsvorrichtung mit verbessertem randabschluss
DE112007003167T5 (de) Integriertes komplementäres Niederspannungs-HF-LDMOS
DE102008046778A1 (de) Systeme, Verfahren und Vorrichtungen für CMOS-(Complementary metal oxide semiconductor, Komplementäre Metalloxid-Halbleiter) Hochleistungsantennenschalter unter Verwendung von Body Switching und externem Bestandteil in einer Mehrstapel-(Multistacking-)Struktur
DE102015003580A1 (de) Drain-schaltkreis für einen rauscharmen verstärker
DE102016125865A1 (de) Transistor mit hoher Elektronenmobilität mit Ladungsträgerinjektionsabschwächungs-Gate-Struktur
DE102019004795A1 (de) Kurzschlussleistung für siliciumcarbid-halbleitervorrichtung
DE102016105908A1 (de) High-Electron-Mobility-Transistor (HEM-Transistor) mit einem in eine Gatestruktur integrierten RC-Netzwerk
DE60314962T2 (de) Halbleiterschaltkreis
DE10249432A1 (de) Integrierte Halbleiterschaltung
DE102008004861A1 (de) Schalteranordnung für einen Hochfrequenzsignalpfad
DE19926109B4 (de) Leistungsschalter
DE102019213841A1 (de) Vorrichtung und verfahren zur integration eines selbsttestoszillators mit injektionssynchronisiertem puffer
DE19842488A1 (de) Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung
DE102010020884B4 (de) Halbleiterbauelement
DE19638437C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69834451T2 (de) Schutzvorrichtung für einen integrierten MOS-Transistor gengen Spannungsgradienten
EP1273043B1 (de) Cmos-kompatibler lateraler dmos-transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 29/78 AFI20051014BHDE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative