DE102009041512B4

DE102009041512B4 - Vorspannen eines Transistors außerhalb eines Versorgungsspannungsbereiches

Info

Publication number: DE102009041512B4
Application number: DE200910041512
Authority: DE
Inventors: Peter Baumgartner; Domagoj Siprak; Marc Tiebout
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2008-09-12
Filing date: 2009-09-14
Publication date: 2014-02-13
Anticipated expiration: 2029-09-15
Also published as: DE102009041512A1

Abstract

Schaltkreis, umfassend: einen ersten Transistor (2702), welcher ausgestaltet ist, zwischen einem ersten Gate-vorgespannten Zustand und einem zweiten Gate-vorgespannten Zustand umgeschaltet zu werden; und einen zweiten Transistor (2704), welcher ausgestaltet ist, zwischen einem ersten Gate-vorgespannten Zustand und einem zweiten Gate-vorgespannten Zustand umgeschaltet zu werden, wobei mindestens einer der Gate-vorgespannten Zustände für jeden Transistor außerhalb eines Versorgungsspannungsbereiches liegt und wobei der erste Transistor (2702) und der zweite Transistor (2704) entweder paarweise NMOS Transistoren oder PMOS Transistoren umfassen, und – einen Steuerschaltkreis, welcher ausgestaltet ist, den ersten Transistor (2702) zwischen einem ersten Gate-vorgespannten Zustand und einem zweiten Gate-vorgespannten Zustand umzuschalten und den zweiten Transistor (2704) zwischen einem zweiten Gate-vorgespannten Zustand und einem ersten Gate-vorgespannten Zustand umzuschalten, wobei der erste Transistor in dem ersten Gate-vorgespannten Zustand außerhalb des Versorgungsspannungsbereiches einen ausgeschalteten Zustand erreicht und der zweite Transistor in dem zweiten Gate-vorgespannten Zustand außerhalb des Versorgungsspannungsbereiches einen ausgeschalteten Zustand erreicht.

Description

Die vorliegende Erfindung betrifft verbesserte Techniken für ein verringertes Flickerrauschen, welche beispielsweise für Halbleitervorrichtungen verwendbar sind. Die vorliegende Erfindung betrifft weiterhin Techniken, welche die Zuverlässigkeit und Leistung derartiger Vorrichtungen verbessern, indem das Rauschverhalten verbessert und der Stromverbrauch verringert wird.
Hintergrund der Erfindung
Bei einer elektronischen Signalverarbeitung wird üblicherweise eine Verarbeitung eines Signals mit einer kleinen oder großen Signalamplitude gefordert. Die Verarbeitung eines Signals mit einer kleinen Signalamplitude wird durch ein Rauschspektrum begrenzt. Rauschen kann verschiedenen Quellen zugeordnet werden, welche beispielsweise externe Quellen sowie Quellen, welche durch intrinsische Effekte einer Vorrichtung, die die Signalverarbeitung durchführt, bewirkt werden, aufweisen. Eine besondere Rauschgröße bei Halbleitervorrichtungen ist das sogenannte „Flickerrauschen”, welches auch als „1/f-Rauschen” oder Funkelrauschen bekannt ist. Niederfrequenzrauschsignale, welche mit dem Flickerrauschen eng in Beziehung stehen, sind sogenannte „zufällige Schrittsignale” (Random Telegraph Signals). In der nachfolgenden Beschreibung wird der Begriff „Flickerrauschen” (engl.: flicker noise) für ein Niederfrequenzrauschen wie z. B. ein 1/f-Rauschen oder ein Rauschen aufgrund von zufälligen Schrittsignalen verwendet.
In diesem Zusammenhang offenbart die ältere Anmeldung gemäß EP 2 079 162 A1 eine Vorrichtung und ein Verfahren mit einem verringerten Flickerrauschen. Ein Halbleiterschaltkreis zum Verarbeiten eines Frequenzsignals umfasst einen Feldeffekttransistor. Der Feldeffekttransistor hat einen Gate-Anschluss zum Empfangen eines Vorspannungssignals und einen Bulk-Anschluss zum Empfangen eines Rück-Vorspannungssignals. Der Halbleiterschaltkreis umfasst weiterhin einen ersten Schaltkreisabschnitt, um ein abwechselndes Vorspannungssignal bereitzustellen, und einen zweiten Schaltkreisabschnitt, um ein vorwärts gerichtetes Rück-Vorspannungssignal bereitzustellen.
Die US 5,933,026 betrifft eine selbstkonfigurierende Schnittstellenarchitektur für Flash-Speicher. Ein nicht flüchtiger Speicher weist eine Niedrigenergieschnittstelle auf, welche Eingangssignale mit einem von mehreren Paaren von Logikpegeln empfängt und die Eingangssignale in ein erstes Paar von Logikpegeln für eine Verwendung durch den Schaltkreis übersetzt.
Die DE 4 122 653 A1 betrifft eine steuerbare Halbleiterschalteinrichtung mit integrierter Strombegrenzung und Übertemperaturabschaltung. Sie umfasst u. a. eine von einer Vielzahl parallel wirkender Schaltzellen gebildete Schaltstrecke, wobei bei wirksamer Strombegrenzung bestimmte Schaltzellen in unmittelbarer Nachbarschaft eines die Chiptemperatur erfassenden Elements eine spezifisch höhere Strombelastung als alle übrigen erfahren. Bei einer Ausführungsform liegt die Schaltstrecke eines Halbleiterschalters einerseits an der Betriebsspannung und andererseits am Ausgang der Halbleiterschalteinrichtung. Seine Steuerelektrode wird beispielsweise über eine Stromquelle am Ausgang einer Ansteuerschaltung, beispielsweise als Ladungspumpe ausgeführt, mit einem Steuersignal beaufschlagt.
Wie in der späteren Beschreibung dargelegt werden wird, ist ein 1/f-Rauschen in einem Niederfrequenzspektralbereich äußerst problematisch. Darüber hinaus verschlechtert Flickerrauschen die Leistungsfähigkeit von nicht linearen Schaltkreisen, bei welchen z. B. Niederfrequenzflickerrauschen in Vorrichtungen, wie z. B. Frequenzmischern und spannungsgesteuerten Oszillatoren, auf höhere Frequenzen gemischt und/oder übersetzt wird. Daher ist eine Abschwächung von Flickerrauschen gewünscht, um ein Signal-zu-Rauschverhältnis in Transistoren und aktiven Vorrichtungen zu verbessern.
Gemäß der vorliegenden Erfindung wird dies durch einen Schaltkreis nach Anspruch 1 und ein Verfahren nach Anspruch 5 erreicht. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungsformen der Erfindung.
Kurzbeschreibung der Zeichnungen
Die detaillierte Beschreibung wird unter Bezugnahme auf die beigefügten Figuren gegeben werden. In den Figuren bezeichnen die am meisten links stehenden Ziffern eines Bezugszeichens die Figur, in welcher das Bezugszeichen zuerst auftritt. Die Verwendung von gleichen Bezugszeichen in unterschiedlichen Instanzen in der Beschreibung und den Figuren kann ähnliche oder identische Elemente anzeigen.
Dabei entsprechen nur die 27–36 Ausführungsbeispielen der beanspruchten Erfindung.
1 ist eine schematische Ansicht, welche einen Transistor darstellt, welcher innerhalb eines Halbleitersubstrats ausgebildet ist.
2 ist ein schematisches Symbol, welches einen Transistor gemäß der vorliegenden Erfindung darstellt.
3 ist ein Energiebanddiagramm, welches dem Transistor der 1 entspricht, welcher in einem elektrisch leitenden Zustand arbeitet.
4 ist eine Blockdiagrammansicht, welche eine Vorrichtung darstellt, welche Aspekte der vorliegenden Erfindung aufweist.
5 ist ein Ablaufdiagramm, welches ein Verfahren gemäß der vorliegenden Erfindung darstellt.
6 ist eine schematische Darstellung, welche eine Vorrichtung zeigt, welche einen Transistor und ein variables Widerstandselement aufweist.
7 ist ein exemplarisches Zeitablaufdiagramm für eine Verwendung bei einem Betrieb der in 6 gezeigten Vorrichtung.
8 ist eine schematische Darstellung, welche einen mit einem veränderlichen Widerstandselement verbundenen Transistor, bei welchem ein Bulk-Anschluss und ein Source-Anschluss des Transistors miteinander kurzgeschlossen sind, und ein zugeordnetes Zeitablaufdiagramm zeigt.
9a ist eine schematische Darstellung eines mit einem veränderlichen Widerstandselement verbundenen Transistors, wobei der Transistor eine gesteuerte Source-Vorspannung aufweist. 9b ist eine schematische Darstellung, welche einen mit einem veränderlichen Widerstandselement verbundenen Transistor zeigt, wobei Bulk und Source des Transistors mit einem weiteren Transistor verbunden sind.
10a zeigt ein Beispiel eines Zuführens eines Signals PN V_g außerhalb eines Versorgungsspannungsbereiches zu einem Transistor. 10b zeigt eine alternative Ausführungsform eines Zuführens eines Signals PN V_g außerhalb eines Versorgungsspannungsbereiches zu einem Transistor.
11 ist eine schematische Darstellung, welche eine Ausführungsform der in 6 gezeigten Vorrichtung als eine Stromquelle zeigt.
12 ist eine schematische Darstellung, welche eine Ausführungsform der in 6 gezeigten Vorrichtung als einen Inverter zeigt.
13 ist eine schematische Darstellung, welche eine Ausführungsform der in 6 gezeigten Vorrichtung als einen Doppelzweiginverterschaltkreis zeigt.
14 ist ein Ablaufdiagramm eines Verfahrens für eine Realisierung der Vorrichtung der 6.
15 ist eine schematische Darstellung eines grundlegenden Schaltpaares und ein Zeitablaufdiagramm für einen Betrieb des Schaltpaares.
16 ist eine schematische Darstellung einer Mehrfachzweigschalttopologie.
17 ist eine schematische Darstellung und ein Zeitablaufdiagramm für einen Betrieb eines differentiellen Verstärkers, welcher zwei Schaltpaare verwendet.
18 ist eine schematische Darstellung und ein Zeitablaufdiagramm für einen Betrieb eines differentiellen Verstärkers, welcher zwei Mehrfachzweigschaltpaare verwendet.
19 ist eine schematische Darstellung eines Schaltpaares mit zwei Steuerschaltkreisen, welche einen konstanten Stromfluss und/oder Transkonduktanz (gm) durch das Schaltpaar aufrecht erhalten, wenn ein Strom hin und her übertragen wird.
20 ist eine schematische Darstellung einer Ausführungsform der Vorrichtung der 15, wobei die Steuerschaltkreise als invertierende Verstärker gezeigt sind, welche die steigenden und fallenden Flanken der Transistor-Gate-Signale in Verbindung mit einer Technik außerhalb des Versorgungsspannungsbereichs zum Abschalten (Quenching) des Transistors einstellen. Ein schematischer Schaltkreis von einem der Verstärker ist gezeigt sowie das Zeitablaufdiagramm für einen Betrieb des Verstärkers, welcher mit den Transistoren gekoppelt ist, um eine zugeschnittene Flanke zu erzeugen, um nicht-lineare Vorrichtungseigenschaften, insbesondere während eines Herauffahrens und eines Herunterfahrens, zu kompensieren.
21 ist eine schematische Darstellung einer Ausführungsform der Vorrichtung der 15, wobei die Steuerschaltkreise als invertierende Verstärker gezeigt sind, welche die steigenden und fallenden Flanken des Transistor-Gate-Signals bei den Transistor- und Substratumschaltungen einstellen. Ein schematischer Schaltkreis von einem der Verstärker ist gezeigt sowie das Zeitablaufdiagramm für einen Betrieb des Verstärkers, welcher mit den Transistoren gekoppelt ist, um eine angepasste Flanke zu erzeugen, um nicht-lineare Vorrichtungseigenschaften, insbesondere während eines Herauffahrens und eines Herunterfahrens, zu kompensieren.
22 ist ein exemplarisches Zeitablaufdiagramm für eine Verwendung bei einem Betrieb des Transistors der 2.
23 ist ein alternatives exemplarisches Zeitablaufdiagramm für eine Verwendung bei einem Betrieb des Transistors der 2, bei welchem der Tastgrad des Steuersignals unterschiedlich zu dem Tastgrad des vorwärts gerichteten Body-Vorspannungssignals ist.
24 ist ein alternatives exemplarisches Zeitablaufdiagramm für eine Verwendung bei einem Betrieb des Transistors der 2, bei welchem der Tastgrad und eine Periodendauer des Steuersignals unterschiedlich zu dem Tastgrad und der Periodendauer des vorwärts gerichteten Body-Vorspannungssignals ist.
25 ist ein alternatives exemplarisches Zeitablaufdiagramm für eine Verwendung bei einem Betrieb des Transistors der 2, welches zwei alternative Ausführungsformen zeigt, bei welchen der Tastgrad des Steuersignals unterschiedlich zu dem Tastgrad des vorwärts gerichteten Body-Vorspannungssignals ist und die Frequenzspektren des vorwärts gerichteten Body-Vorspannungssignals höhere Frequenzkomponenten enthalten als die Frequenzspektren des Steuersignals.
26 ist ein alternatives exemplarisches Zeitablaufdiagramm für eine Verwendung bei einem Betrieb des Transistors der 2, welches zwei alternative Ausführungsformen zeigt, bei welchen der Tastgrad des Steuersignals unterschiedlich zu dem Tastgrad des vorwärts gerichteten Body-Vorspannungssignals ist und die Frequenzspektren des vorwärts gerichteten Body-Vorspannungssignals niedrigere Frequenzkomponenten als die Frequenzspektren des Steuersignals enthalten.
27 ist eine schematische Darstellung eines Rauschverringerungstransistorpaares mit Schaltern zum Zuführen von Signalen außerhalb des Versorgungsspannungsbereiches zu den Transistoren.
28 ist ein schematisches Zeitablaufdiagramm für Schaltzustände SW11, SW12, SW21, SW22 und Rauschverringerungssignale A1 und A2 außerhalb des Versorgungsspannungsbereichs (welche zusammen als Signale „A” bezeichnet werden).
29 ist ein Ablaufdiagramm für ein exemplarisches Verfahren eines Vorspannens eines Transistors.
30 ist eine schematische Darstellung eines Ladungspumpenschaltkreises zum Erzeugen eines Spannungssignals A außerhalb eines Versorgungsspannungsbereiches.
31 ist eine schematische Darstellung eines Schaltkreises, welcher eine Bootstrap Technik zum Erzeugen eines Spannungssignals A außerhalb des Versorgungsspannungsbereiches verwendet.
32 ist eine schematische Darstellung eines Zeitablaufdiagramms der Signale SO1, SO2 und A, welche bei dem Schaltkreis der 31 verwendet werden können.
33 ist eine schematische Darstellung eines Schaltkreises, welcher eine Spannungsaddiertechnik (oder eine Pegelverschiebungstechnik) verwendet.
34 ist eine schematische Darstellung eines Schalkreises, welcher eine Spannungsaddiertechnik mit Schaltern SW11 und SW12 der 27 verwendet.
35 ist eine schematische Darstellung eines Zeitablaufdiagramms der Signale A, SN1, SP1 und SP2 der 34.
36 ist eine schematische Darstellung von Schaltern SW11, SW12 (oder SW21, SW22) der 27.
Detaillierte Beschreibung
Nachfolgend werden verbesserte Techniken für ein verringertes Flickerrauschen offenbart, welche beispielsweise auf Halbleitervorrichtungen anwendbar sind. Techniken gemäß der vorliegenden Erfindung können vorteilhafterweise die Leistungsfähigkeit und Zuverlässigkeit von derartigen Vorrichtungen durch Verbessern des Rauschverhaltens und Verringern eines Stromverbrauchs verbessert werden. Im Allgemeinen können Techniken für eine Signalverarbeitung, welche ein verringertes Flickerrauschen aufweisen, wie es von der vorliegenden Erfindung gelehrt wird, eine aktive Vorrichtung verwenden, welche ein optimiertes dielektrisches Material aufweist, und ein geschaltetes Vorspannungssignal (eine Gate-zu-Source-Spannung) und ein vorwärts gerichtetes Body-Vorspannungssignals (z. B. ein Substrat-zu-Source-Signal, ein Substrat-zu-Gate-Signal usw.) empfangen.
Gemäß einer Ausführungsform weist eine Vorrichtung eine aktive Vorrichtung auf, welche in einem Halbleitersubstrat aufgebaut ist. Die aktive Vorrichtung umfasst einen Steueranschluss, um ein Vorspannungssignal zu empfangen, und ein dielektrisches Material. Das dielektrische Material ist durch eine Dicke und eine relative Dielektrizitätskonstante definiert, welche derart ausgewählt sind, dass eine Flickerrauscheigenschaft der aktiven Vorrichtung unterhalb eines Schwellenwertpegels verringert wird, wenn sie mit einer Body-Vorspannungstechnik wie hierin beschrieben betrieben wird. Die aktive Vorrichtung weist ferner einen sogenannten Bulk-Anschluss auf, um ein Body-Vorspannungssignal zu empfangen. Der Bulk-Anschluss kann beispielsweise einen Substratanschluss umfassen. Die Vorrichtung weist ferner einen ersten Schaltkreisabschnitt auf, welcher mit dem Steueranschluss gekoppelt ist, um ein geschaltetes Vorspannungssignal bereitzustellen. Die Vorrichtung weist ferner einen zweiten Schaltkreisabschnitt auf, welcher mit dem Bulk-Anschluss gekoppelt ist, um ein vorwärts gerichtetes Body-Vorspannungssignals bereitzustellen. Das vorwärts gerichtete Body-Vorspannungssignal wird auch als Forward Body-Bias Signal bezeichnet. Die Begriffe „Body”, „Bulk” und „Substrat” werden in dieser Beschreibung im Wesentlichen synonym verwendet.
Gemäß einer weiteren Ausführungsform weist ein Transistor einen Halbleiterkörper, einen sogenannten Halbleiter-Body, und ein Gate auf. Der Transistor weist ferner ein dielektrisches Material auf, welches das Gate von dem Halbleiter-Body trennt. Das dielektrische Material wird durch eine gesamte Dicke und eine gesamte relative Dielektrizitätskonstante definiert, welche derart gewählt ist, dass der Transistor eine Flickerrauscheigenschaft unterhalb eines Schwellenwertpegels während eines Body-vorgespannten Betriebs des Transistors oder, wenn das Gate ein Signal außerhalb des Versorgungsspannungsbereichs empfängt, aufweist.
Gemäß einer weiteren Ausführungsform weist eine Vorrichtung eine elektrische Energiequelle und einen Schaltkreis, welcher mit der elektrischen Energiequelle gekoppelt ist, auf. Der Schaltkreis weist einen Transistor mit einem dielektrischen Material auf. Das dielektrische Material wird durch eine gesamte Dicke und eine gesamte relative Dielektrizitätskonstante definiert, welche derart ausgewählt ist, dass der Transistor eine Flickerrauscheigenschaft unterhalb eines Schwellenwertpegels während eines Body-vorgespannten Betriebs des Transistors oder, wenn das Gate ein Signal außerhalb des Versorgungsspannungsbereichs empfängt, aufweist.
Gemäß noch einer weiteren Ausführungsform weist ein Verfahren zum Ausbilden einer aktiven Vorrichtung ein Bereitstellen eines Substratmaterials und ein Ausbilden von mindestens einem Wannenbereich in dem Substrat auf. Das Verfahren weist ferner ein Ausbilden eines Source-Bereichs und eines Drain-Bereichs in dem mindestens einen Wannenbereich auf. Das Verfahren weist ferner ein Ausbilden eines dielektrischen Materials über dem mindestens einen Wannenbereich auf. Das dielektrische Material wird durch eine gesamte Dicke und eine gesamte relative Dielektrizitätskonstante definiert, welche derart ausgewählt ist, dass die aktive Vorrichtung mit einer Flickerraucheigenschaft unterhalb eines Schwellenwertpegels während eines Body-vorgespannten Betriebs arbeitet. Das Verfahren weist ferner ein Ausbilden eines Gate-Bereichs über zumindest einem Abschnitt des mindestens einen Wannenbereichs auf, wobei das dielektrische Material den Gate-Bereich von dem mindestens einen Wannenbereich trennt.
Schaltkreise und funktionale Aspekte, welche hierin bereitgestellt werden, können zumindest teilweise auf einem gemeinsamen Substrat derart hergestellt werden, dass ein oder mehrere entsprechende integrierte Schaltkreisvorrichtungen definiert werden. In einer oder mehreren Ausführungsformen kann zumindest ein Teil der funktionalen hierin dargelegten Gegenstände in einer 250, 180, 130, 90, 65, 45 oder 32 nm (oder kleineren) Umgebung hergestellt werden.
Die hierin beschriebenen Techniken können auf eine große Anzahl von Arten und Weisen realisiert werden. Ein veranschaulichender Zusammenhang wird nachfolgend unter Bezugnahme auf die beigefügten Figuren und der fortgesetzten Beschreibung gegeben werden.
Begriffsdefinition
Unter Bezugnahme auf einen Metalloxid-Halbleitertransistor (MOS) betrifft der Begriff „geschaltetes Vorspannungssignal” oder „geschaltetes Bias-Signal” im Allgemeinen eine geschaltete Spannung zwischen einem Gate-Anschluss und einem Source-Anschluss des Transistors, d. h. V_gs. Die Spannung wird zwischen einer ersten Spannung und einer zweiten Spannung umgeschaltet. Die erste Spannung ist größer oder gleich einer Transistorschwellenwertspannung, wodurch der Transistor in einen Inversionszustand (d. h. in einen elektrisch leitenden oder „eingeschalteten” Zustand) mit einer Gate/Source-Spannung gesteuert wird. Die zweite Spannung ist unterhalb der Schwellenwertspannung, wodurch der Transistor somit den Zustand einer schwachen Inversion, Verarmung oder Anreicherung (d. h. einen nicht leitenden oder „ausgeschalteten” Zustand) erreicht.
Die Begriffe „vorwärts gerichtetes Body-Vorspannungssignal” und „Body-Vorspannungssignal” betreffen im Allgemeinen eine Spannung zwischen einem Substrat, Body oder Bulk, des Transistors und dem Gate-Anschluss des Transistors derart, dass die Vorrichtung in Richtung einer starken Anreicherung betrieben wird. Bei einem NMOS-Transistor ist z. B. der Bulk auf die positive Versorgungsspannung vorgespannt, während der Gate-Anschluss auf Null Volt vorgespannt ist. Die Spannung kann ferner einen Substrat/Source-Diodenabschnitt des Transistors in einer Vorwärtsrichtung ansteuern. Das Potenzial des Substrats kann somit höher als das Potenzial der Source sein, was jedoch nicht notwendigerweise so sein muss. Das Substrat und die Source können mit der gleichen Vorspannung eingerichtet werden, sofern das Substratpotenzial (Bulk-Potenzial) positiver als das Gate ist. Der Effekt kann bei einem N-Typ- (z. B. NMOS)-Transistor durch Pulsen des Gate auf eine niedrigere Spannung und des Substrats (Bulk) auf eine höhere Spannung erreicht werden. Das Source-Potenzial muss nur derart eingerichtet werden, dass das Gate/Source-Potenzial unterhalb der Schwellenwertspannung für eine Kanalinversion ist. Es wird angemerkt, dass der Betrieb eines N-Typ-Transistors in seinem „eingeschalteten” Zustand eine vorwärts gerichtete Body-Vorspannung aufgrund der Verminderung des Transkonduktanz(gm)-pro-Strom-Verhältnisses vermeiden kann.
Die Begriffe „Gate-Oxid” oder „Gate-Dielektrikum” betreffen einen beliebigen Materialstapel, welcher dielektrische Materialien enthält, welche eine Metall-Gate-Elektrode von dem darunterliegenden Halbleitersubstrat trennen. Das dielektrische Material kann auf Siliziumdioxid basieren, welches dotiert oder undotiert sein kann. Es kann auch auf einem High-k-Material mit einer größeren Dielektrizitätskonstanten basieren, wie z. B. Al₂O_3, GD₂O₃, Yb₂O₃, Dy₂O₃, Nb₂O₅, Yb₂O₃, La₂O₃, TiO₂, Ta₂O₅, SrTiO₃, Ba_xSr_1-xTiO₃, Zr_xSi_1-xO_y, Hf_xSi_1-xO_y, HfSiON, HfZrOx, Al_xZr_1-xO₂, nitriertes Siliziumdioxid, ein Stapel aus Oxid-Nitrid-Oxid oder Siliziumnitrid Si₃N₄ usw. Ein derartiges High-k-Dielektrikum kann aus zwei oder mehr Schichten mit unterschiedlichen Dielektrizitätskonstanten und Dicken gebildet werden. In diesem Fall betrifft der Begriff „Gate-Dielektrikum-Dicke” die physikalische Dicke des gesamten Dielektrikumstapels (ungeachtet der Anzahl von Materialschichten) und der Begriff „Dielektrizitätskonstante” betrifft die mittlere relative Dielektrizitätskonstante des gesamten Stapels.
Die elektrische Dicke t_el wird aus der physikalischen Dicke t_ox und der mittleren Dielektrizitätskonstanten e_r durch die Gleichung t_el = t_ox/e_r abgeleitet. Dies führt zu einer Gate-Dieleketrikum-spezifischen Bereichskapazität c = e₀/t_el, wobei e₀ die Dielektrizitätskonstante des Vakuums ist. Somit ist eine Erhöhung der Dicke t_el äquivalent zu einer Erhöhung der physikalischen dielektrischen Dicke t_ox (welche z. B. mit einem Transmissionselektronenmikroskop messbar ist) oder zu einer Verringerung der mittleren Dielektrizitätskonstanten e_r.
Gemäß einer Ausführungsform kann der Begriff „Schwellenwertpegel” unter Bezug auf eine Flicker-Rauscheigenschaft als der Rauschpegel definiert werden, welcher bei einem Transistor mit einer minimalen Dicke des Gate-Dielektrikums für einen gegebenen Satz von Betriebsbedingungen, z. B. ohne ein dem Transistor zugeführtes Body-Vorspannungssignal oder mit einer einem Transistor zugeführten Schaltspannung außerhalb eines Versorgungsspannungsbereiches, und bei einer gegebenen Gate-Länge und Gate-Breite erreicht wird. Somit kann ein Schwellenwertpegel für die Flicker-Rauscheigenschaft derart ausgewählt werden, dass er einen Wert bei oder unterhalb des Wertes einer Flicker-Rauscheigenschaft für einen Transistor einer gegebenen Gate-Länge und Gate-Breite, welcher eine bestimmte Gate-Dielektrikum-Dicke und relative Dielektrizitätskonstante aufweist, aufweist, um einen maximalen Ausgangs-Drain-Strom oder eine maximale Transkonduktanz zu erzielen.
Der Begriff „Gate” betrifft ein beliebiges Elektrodenmaterial oder einen Materialstapel, welches bzw. welcher ein Gate ausbildet, wie z. B. dotierte Polysilizium- oder TiN-, TaN-, Aluminium- oder beliebige weitere Metall-Gates, welche in High-k-Metall-Gate-Vorrichtungen (HKMG) verwendet werden.
Der Begriff „Falle” oder „Trap” bezeichnet Materialdefekte, welche in der Lage sind, eine bewegliche Ladung von einem leitenden Inversionskanal eines MOS-Transistors zu fangen oder eine Ladung zu einem Inversionskanal abzugeben und dadurch die Ladungsdichte und in einigen Fällen eine Beweglichkeit in einem Kanalbereich und so den Vorrichtungsstrom zu ändern.
Der Begriff „asynchron” wird in dieser Druckschrift verwendet, um zwei Signale zu bezeichnen, welche nicht zueinander korreliert sind.
Veranschaulichende aktive Vorrichtung
1 zeigt eine Ausführungsform eines Transistors (oder einer aktiven Vorrichtung) 100, welcher in einem Halbleitersubstrat oder Halbleiter-Body ausgebildet ist. Die aktive Vorrichtung ist ein Feldeffekttransistor 100, welcher in einem Substrat 102 ausgebildet ist, welches aus einem Halbleitermaterial, wie z. B. Silizium oder Gallium-Arsenid, gefertigt ist. Es ist für einen Fachmann klar, dass jedes beliebige andere geeignete Halbleitermaterial entsprechend verwendet werden kann. Das Substrat 102 kann z. B. p-dotiert sein, um einen Feldeffekttransistor des n-Typs auszubilden. Die aktive Vorrichtung weist einen Source-Bereich 104 auf, welcher ein n-dotierter Bereich ist. Sie weist ferner einen Drain-Bereich 106 auf, welcher ein n-dotierter Bereich ist. Der Source-Bereich 104 und der Drain-Bereich 106 sind innerhalb einer p-Wanne 108 (p-well) angeordnet, welche in dem Substrat 102 ausgebildet ist, und können zugeordnete leicht dotierte Bereiche 109 aufweisen. Die p-Wanne 108 ist in eine n-Wanne 110 eingebettet, um die p-Wanne 108 von dem übrigen Substrat 102 zu isolieren. Ein so genannter Body-Kontaktbereich 112, welcher ein p-dotierter Bereich ist, ist in der p-Wanne 108 angeordnet. Ein Gate-Bereich 114 ist zumindest teilweise über einem Kanalbereich 116 zwischen dem Source-Bereich 104 und dem Drain-Bereich 106 ausgebildet.
Ein Gate-Oxid (d. h., ein dielektrisches Material) 118 trennt den Gate-Bereich 114 und den Kanalbereich 116 (d. h., ebenso das Substrat 102) und dielektrische Zwischenstücke 121 können entlang dem Gate-Bereich 114 und dem dielektrischen Material 118 ausgebildet sein. Das dielektrische Material 118 wird durch eine Dicke 120 definiert. Die Dicke 120 des dielektrischen Materials 118 ist derart gewählt, dass eine Flicker-Rauscheigenschaft des Transistors 100 unter einen Schwellenwertpegel verringert wird. Der Schwellenwertpegel der Flicker-Rauscheigenschaft kann unter den hierin beschriebenen Schaltbedingungen einer Body-Vorspannung oder einer Spannung außerhalb der Versorgungsspannung z. B. auf der Grundlage der Rausch- oder Signal-zu-Rausch-Verhältniseigenschaft eines Transistors mit einer herkömmlichen Gate-Dielektrikumdicke unter Normalbedingungen (z. B. nicht bei einer geschalteten Body-Vorspannung oder Schaltbedingungen außerhalb eines Versorgungsspannungsbereichs) definiert werden, und kann ein Signal-zu-Rausch-Verhältnis sein, welches als ein Faktor, ein Dezibelwert usw. ausgedrückt wird. Das dielektrische Material 118 und seine ausgewählte Dicke 120 werden nachfolgend im Detail erörtert.
Ein Drain-Anschluss 126 ist mit dem Drain-Bereich 106 verbunden. Ein Gate-Anschluss 124 ist mit dem Gate-Bereich 114 verbunden. Ein Source-Anschluss 122 ist mit dem Source-Bereich 104 verbunden. Ein Bulk-Anschluss 128 ist mit dem Body-Kontaktbereich 112 verbunden. Die exemplarische aktive Vorrichtung 100 bildet somit einen MOSFET-Transistor des n-Typs. Der Transistor 100 ist jedoch nicht beschränkend und die vorliegende Erfindung umfasst auch die Anwendung der beschriebenen Techniken auf beliebige andere Transistoren, wie z. B. einen FET-Transistor des p-Typs, einen Bulk-FinFET, einen Bulk-Multigate-FET (MuGFET) oder eine weitere geeignete Vorrichtung.
Veranschaulichendes schematisches Symbol
2 zeigt eine Schaltungsdarstellung 200 der aktiven Vorrichtung (z. B. einen MOS(Metalloxidhalbleiter)- oder MIS(Metallisolatorhalbleiter)-Transistor) 100 der 1. Die aktive Vorrichtung 200 weist einen Drain-Anschluss 222, einen Gate-Anschluss 224, einen Source-Anschluss 226 und einen Bulk-Anschluss 228 auf.
Veranschaulichende Body-Vorspannungseigenschaften
3 zeigt eine schematische Darstellung eines Energiebanddiagramms (Banddiagramm) 300 für die aktive Vorrichtung (Transistor 100) gemäß 1 in einem Inversionszustand (d. h., einem leitenden Zustand). Die Arbeitsweise eines MOS-FET basiert auf einem Wandern von Minoritätsträgern innerhalb des Kanalbereichs 116. Darin wird eine Steuerung der Leitfähigkeit des Kanalbereichs 116 hauptsächlich durch eine Beeinflussung der Trägerdichte ausgeführt. Somit steuert ein elektrisches Potenzial, welches an dem Gate-Bereich 114 angelegt wird, die Leitfähigkeit des Kanalbereichs 116. Eine an dem Gate-Anschluss 124 angelegte Spannung, welche auf das Gate/Source-Potenzial (oder Gate/Substrat-Potenzial oder Gate/Body-Potenzial) bezogen ist, definiert das elektrische Potenzial.
Das Banddiagramm 300 zeigt die Energieniveaus in den drei Bereichen des Transistors 100. Der erste Bereich 302 entspricht dem Gate-Bereich 114. Ein erstes Energieniveau 304 zeigt das Fermi-Niveau des Metall-Gates 114.
Ein zweiter Bereich 306 entspricht dem Dielektrikum 118. Das Dielektrikum (z. B. Gate-Oxid) 118 weist eine Dicke 120, welche hierin auch als (t_ox) bezeichnet wird, und eine relative Dielektrizitätskonstante e_r auf. Ein zweites Energieniveau 308 zeigt die Energieverteilung in dem Dielektrikum 118, welches eine konstante Dielektrizitätskonstante aufweist, wenn eine Spannung V_gb zwischen dem Gate-Anschluss 124 und der p-Wanne 108 oder entsprechend eine Spannung V_gs zwischen dem Gate-Anschluss 124 und dem Source-Anschluss 122 angelegt wird. Das Dielektrikum kann alternativ ein abgestuftes Dielektrikum aufweisen, d. h., ein einlagiges oder mehrlagiges Gate-Dielektrikum, bei welchem jede Schicht möglicherweise eine unterschiedliche Dielektrizitätskonstante aufweist, z. B. eine höhere Dielektrizitätskonstante an der Gate-Elektrode und eine niedrigere Dielektrizitätskonstante an der Halbleiterschnittstelle oder umgekehrt. Ein derartiges gestuftes Dielektrikum kann durch ein gekrümmtes Energieniveau 308 oder ein Energieniveau 308 mit veränderlicher Steigung dargestellt werden. Das zweite Energieniveau 308 weist eine absteigende Neigung von e·V_gs/t_ox innerhalb des zweiten Bereichs 306 auf. Die Konstante „e” stellt die Elementarladung eines Elektrons dar.
Ein dritter Bereich 310 entspricht der p-Wanne 108. Ein drittes Energieniveau 312 entspricht dem Leitungsband der p-Wanne 108. Ein viertes Energieniveau 314 entspricht einem Valenzband der p-Wanne 108. Ein fünftes Energieniveau 316 entspricht einem Fermi-Niveau für Elektronen in der p-Wanne 108. Das erste Energieniveau 304 und das fünfte Energieniveau 316 sind voneinander um ein Energieniveau von e·V_gs beabstandet. Die Spannung V_gs stellt die Gate-Source-Spannung dar, welche an die aktive Vorrichtung 100 angelegt wird. Aufgrund eines positiven Wertes von V_gs ist die Bandverbiegung des Leitungsbandes groß genug, um eine negative Flächenladung in einer Inversionsschicht 318 der Verarmungszone 320 des dritten Bereichs 310 anzusammeln. Die Verarmungszone 320 weist eine Dicke dS auf, welche von der Dotierungskonzentration der p-Wanne 108 abhängt. Die negative Flächenladung in der Inversionsschicht 318 bildet den Kanal 116 der aktiven Vorrichtung (Transistor) 100. Ein Transport von Trägern findet in dem Kanal 116 statt.
Fallen, so genannte Traps oder Ladungsfallen, in dem Dielektrikum 118 und/oder an der Schnittstelle 322 zwischen dem Dielektrikum 118 und der p-Wanne 108 führen zu einem Fangen von beweglichen Trägern aus dem Kanal 116 und einem Abgeben von einer gefangenen Ladung in den Kanal 116. In 3 ist eine Ladungsfalle 324 als ein nicht beschränkendes Beispiel gezeigt. Die Ladungsfalle 324 ist auf einem Energieniveau ähnlich zu dem Energieniveau der Inversionsschicht 318 oder darunter angeordnet. Träger der Inversionsschicht 318 (d. h. des Kanalbereichs 116) können durch die Ladungsfalle 324 gefangen werden. Fallen in dem Dielektrikum 118 mit einem Energieniveau in der Bandlücke zwischen dem Leitungsband 312 und dem Valenzband 314 stehen mit dem Leitungsband 312 und dem Valenzband 314 über so genannte Schnittstellenfallen (interface traps) 326 in Verbindung, welche sich an der Schnittstelle zwischen dem Dielektrikum 118 und der p-Wanne 108 befinden. Die Lade- und Entladegeschwindigkeit der Ladungsfalle 324 hängt von verschiedenen Faktoren ab, wie z. B.: (A) einem Fangquerschnitt der Ladungsfalle 324; (B) Emissionsquerschnitten der Ladungsfalle 324, welche durch die Zustandsdichte der Bandstruktur, wo eine gefangene Ladung hintunneln möchte, beeinflusst werden; (C) einer Energie der Ladungsfalle 324 bezogen auf das Fermi-Niveau 316; und (D) einem Abstand der Ladungsfalle 324 zu der Schnittstelle 322.
Gefangene Ladungen beeinflussen ferner eine Ladung in dem Kanalbereich 116, indem eine Kanalladungsdichte durch den Potenzialeinfluss der gefangenen Ladung und eine Beweglichkeit verändern werden, indem sie als Ausbreitungszentrum für eine bewegliche Kanalladung dienen. Beide Effekte führen zu einer Änderung des Stroms des Transistors 100. Der Einfluss hängt von der Entfernung der Ladungsfalle 324 zu der Schnittstelle 322 ab.
Flicker-Rauschen in einer Halbleitervorrichtung wird durch Laden und Entladen der Ladungsfalle 324 hervorgerufen, was zu Veränderungen in dem Drain-Strom des Transistors 100 führt. Das Wechseln der Träger zwischen der Ladungsfalle 324 und der Inversionsschicht 318 ergibt ein Ansteigen des Rauschens in Signalen, welche über den Kanalbereich 116 übertragen werden.
Da das Wechseln bei einer verhältnismäßig geringen Geschwindigkeit stattfindet, tritt das Rauschen hauptsächlich bei niedrigen Frequenzen auf, obwohl es bis zu Frequenzen um 100 MHz herum bemerkbar ist. Durch Skalieren von Transistorstrukturen kann das Flicker-Rauschen sogar bei noch höheren Frequenzen auftreten.
Flicker-Rauschen verschlechtert die Leistung von aktiven Vorrichtungen in analogen und/oder Funkfrequenzsystemen. Der Effekt wird sogar immer wichtiger, da moderne Technologien, welche nitrierte Gate-Oxide oder High-k-Gate-Dielektrika (z. B. 118) aufweisen, verglichen mit reinem Siliziumdioxid ein höheres Flicker-Rauschen zeigen. Eine Technologieskalierung in Richtung kleinerer Halbleitervorrichtungen erhöht lokale statistische Fehlanpassungsveränderungen des Flicker-Rauschens. Eine verringerte Gate-Länge von skalierten Technologien erhöht das Flicker-Rauschen weiterhin.
Die in der vorliegenden Erfindung beschriebenen Technologien verwenden die Erkenntnis, dass Flicker-Rauschen durch eine Kombination eines geschalteten Vorspannungszustandes und einer positiven Rück-Vorspannung (d. h. Zuführen eines vorwärts gerichteten Body-Vorspannungssignals zu der p-Wanne 108) erheblich verringert werden kann. Ein Zuführen eines geschalteten Vorspannungszustandes verschiebt das Energieniveau der Ladungsfalle 324 und die Bänder an der Schnittstelle 322 von dem Dielektrikum zu der p-Wanne, wo eine gefangene Ladung hintunneln kann, abwechselnd unter und über das Fermi-Niveau. Zusammen mit den Bändern werden auch Energieniveaus der Schnittstellenfallen 326 verschoben. Energieniveaus über dem Fermi-Niveau 316 für Elektronen sind leer und sind darunter gefüllt (innerhalb einer bestimmten Energieverteilungsbreite für einen rein leeren bis rein gefüllten Zustand). Ein Verändern der Gate-Spannung auf ein negatives Potenzial bezogen auf die p-Wanne 108 sammelt eine hohe Konzentration von Löchern an und leert Schnittstellenzustände. Das positive vorwärts gerichtete Body-Rück-Vorspannungssignal der p-Wanne 108 richtet dieses Potenzial für eine Gate/Source-Spannung (V_gs) von null Volt ein. Der Wert des Source-Potenzials muss nur derart eingerichtet werden, dass die Gate/Source-Spannung unter der Schwellenwertspannung für eine Kanalinversion ist.
Schnittstellenzustände werden sehr rasch auf das Valenzband 314 und das Leitungsband 312 übertragen. Während des ausgeschalteten Zustands des Transistors richtet somit das positive vorwärts gerichtete Body-Rück-Vorspannungssignal der p-Wanne eine Situation ein, welche die Fallenemissionszeit zum Leeren einer geladenen Falle 324 stark verringert. Die gefangene Ladung in der Ladungsfalle 324 kann durch Tunneln in das Leitungsband 312 und Rekombinieren über Schnittstellenfallen 326 mit den angesammelten Löchern in dem Valenzband 314 oder durch direktes Tunneln zu einer Schnittstellenfalle 326 mit dem gleichen Energieniveau und Rekombinieren mit den angesammelten Löchern in dem Valenzband 314 geleert werden. Ein Schalten des Gate-Vorspannungssignals unter die Schwellenwertspannung für eine bestimmte Zeit, während eine vorwärts gerichtete Body-Vorspannung vorliegt, erhöht während dieser Zeit die Rate eines Entleerens der Ladungsfalle 324 erheblich. Die effektive Emissionszeit t_eff ist das Ergebnis der Emissionszeit t_on während der eingeschalteten Zeit Ton und der Emissionszeiten t_off während der Zeit im ausgeschalteten Zustand T_off gemäß der Gleichung: 1/t_eff = T_on/T·1/t_on + T_off/T·1/t_off, wobei T = Ton + T_off gilt. Wenn die ausgeschaltete Emissionszeit stark verringert wird, wird die effektive Emissionszeit dementsprechend verringert. Eine Ladungsfalle 324, welche mit einer langsamen (langen) Fangzeit gefüllt wird und mit einer schnellen (kurzen) Emissionszeit geleert wird, erzeugt eine niedrige Rauschleistungsdichte. Demzufolge wird der Hauptgrund des Flicker-Rauschens erheblich unterdrückt.
Von den Erfindern wurde ferner festgestellt, dass die Verwendung einer vorwärts gerichteten Body-Vorspannung nur zu einer erheblichen Verringerung des Flicker-Rauschens führt, wenn die vorwärts gerichtete Body-Vorspannung während der Zeit zugeführt wird, wenn die aktive Vorrichtung (z. B. der Transistor 100) in ihren „ausgeschalteten” (d. h. nicht leitenden) Zustand gesteuert ist. Aufgrund des beschriebenen Mechanismus kann es weiterhin vorteilhaft sein, die vorwärts gerichtete Body-Vorspannung nur zuzuführen, wenn der Transistor in seinem „ausgeschalteten” Zustand ist. Eine vorwärts gerichtete Body-Vorspannung kann das Verhältnis einer Transkonduktanz (gm) zu einem Strom (z. B. gm/Id) verschlechtern. Daher ist es wünschenswert während des „eingeschalteten” (d. h. leitenden) Zustands des Transistors keine vorwärts gerichtete Body-Vorspannung zuzuführen und die vorwärts gerichtete Body-Vorspannung nur während des „ausgeschalteten” Zustands des Transistors zuzuführen. Demzufolge kann die vorwärts gerichtete Body-Vorspannung ein geschaltetes Signal sein, welches um 180° phasenverschoben zu dem geschalteten Vorspannungssignal (d. h., Gate-Steuersignal) ist. Es kann daher von dem invertierten geschalteten Vorspannungssignal abgeleitet werden. Die Verwendung einer geschalteten vorwärts gerichteten Body-Vorspannung kann einen Leistungsverbrauch und eine Fläche der aktiven Vorrichtung verringern.
Die beschriebenen Techniken funktionieren bei Hochfrequenzsignalen einer geschalteten Gate-Vorspannung sowie einer geschalteten vorwärts gerichteten Body-Vorspannung, da der Transistor für ein Signal mit 50% Tastgrad für 50% der Zeit eine Situation sieht, in welcher eine viel kürzere Entleerungszeit vorliegt als während des anderen Abschnitts des Zyklus. Die effektive Emissionszeit ergibt sich aus 50% der Zeit mit einer kurzen Emissionszeit und den anderen 50% der Zeit mit einer längeren Emissionszeit. Das Gesamtergebnis ist eine verringerte Emissionszeit verglichen mit konstanten oder nicht geschalteten Vorspannungszuständen. Der Tastgrad kann auch ungleich 50% sein und der Transistor kann für eine kürzere oder längere prozentuale Dauer in dem „ausgeschalteten” Zustand sein, was in Kombination mit einer vorwärts gerichteten Body-Vorspannung dennoch zu einer erheblichen Rauschverringerung führt. Der Tastgrad, welcher zu einer wünschenswerten oder optimalen Rauschverringerung führt, wird durch die Emissionszeitkonstanten der Falle (z. B. 324) in dem „ausgeschalteten” und dem „eingeschalteten” Zustand des Transistors 100 bestimmt.
Die Rauschverringerung wird jedoch im Fall eines 50% Tastgrades nur für Frequenzen unterhalb der Schaltfrequenz auftreten und für andere entsprechende Frequenzen bei einem nicht-50% Tastgrad. Tastgrade mit weniger als 50% eines „ausgeschalteten” Zustandes können Vorteile aufweisen, wenn ein höherer durchschnittlicher Gleichstrom-Transistorstrom mit geringem Rauschen erreicht werden soll. Die kurzzeitigen Impulse mit „ausgeschaltetem” Zustand können einfacher gefiltert werden. Eine Rauschverringerung kann auch mit einem Schalten bei erheblich niedrigerer Frequenz als die, mit der der Schaltkreis tatsächlich arbeitet, erreicht werden. Im Fall eines Oszillator-Phasenrauschens kann z. B. das Schalten bezogen auf die Schwingungsfrequenz verhältnismäßig gering sein, da Flicker-Rauschen als ein niederfrequentes Phänomen die Frequenz des Oszillators nur in einer langfristigen Größenordnung verglichen mit der Periodendauer des Oszillators ändern kann.
Die beschriebenen Techniken, welche eine vorwärts gerichtete Body-Vorspannung (d. h., eine vorwärts gerichtete Substratvorspannung) verwenden, sind ein geeignetes Mittel für eine Rauschverringerung bei Halbleiterschaltkreisen, welche skalierte Technologien verwenden. Insbesondere die Tatsache, dass eine vorwärts gerichtete Substratvorspannung nur während des „ausgeschalteten” Zustandes des Transistors benötigt wird, unterstützt neue Schaltkreisarchitekturen und Vorspannungsschemata in Schaltkreisen, welche unterschiedliche nützliche Applikationen der beschriebenen Technologien ermöglichen können.
Veranschaulichende Realisierung einer Dielektrikumsdicke
Die Erfinder haben ferner herausgefunden, dass die Dicke 120 des dielektrischen Materials 118 eine wesentliche Wirkung auf eine Verringerung des Flicker-Rauschens während eines Betriebs mit einer vorwärts gerichteten Body-Vorspannung gemäß der vorliegenden Erfindung aufweist. Die allgemeine Beziehung ist die, dass eine dickere Dielektrikumsschicht (z. B. Gate-Oxidschicht) zu einer erhöhten Empfindlichkeit des Flicker-Rauschens bezogen auf die Amplitude des Gate-„Ausschalt”(Steuer)signals und des Body-Vorspannungssignals führt. Das dickere Gate-Dielektrikum kann erzielt werden, indem eine dickere physikalische Dicke des Gate-Dielektrikums t_ox oder ein Gate-Dielektrikum mit einer geringeren mittleren relativen Dielektrizitätskonstanten e_r verwendet wird, was zu einer dickeren elektrischen Dicke t_el = t_ox/e_r führt.
Als ein veranschaulichendes und nicht beschränkendes Beispiel wurde ein erster Transistor (z. B. Transistor 100) in einer 130-Nanometer(nm)-Umgebung mit einer Dielektrikumsdicke von 2,2 nm realisiert und unter einer ersten Betriebsbedingung ohne Body-Vorspannung oder dergleichen und dann unter einer zweiten Betriebsbedingung, in welcher eine Body-Vorspannung zugeführt wurde, betrachtet. Es wurde herausgefunden, dass ein Flicker-Rauschen um näherungsweise einen Faktor von 2 (näherungsweise 3,0 dB differenziell) in dem zweiten Betriebszustand bezogen auf den ersten Betriebszustand verringert wurde.
Danach wurde ein zweiter Transistor in einer 130-nm-Umgebung mit den gleichen gesamten Eigenschaften wie unmittelbar zuvor beschrieben realisiert, mit der Ausnahme, dass er eine 5,2-nm-Dielektrikumsdicke (d. h. Gate-Oxid-Dicke) aufweist. Eine erste Betriebsbedingung ohne Body-Vorspannung wurde betrachtet, gefolgt von einer zweiten Betriebsbedingung, in welcher eine Body-Vorspannung zugeführt wurde. Es wurde herausgefunden, dass eine im Allgemeinen dickere Dielektrikumsschicht (z. B. Dielektrikum 118 des Transistors 100) zu einer erheblich verbesserten Flicker-Rauschverringerung während des Betriebs des Transistors mit vorwärts gerichteter Body-Vorspannung führte.
Markterwartungen, Verarbeitungsgeschwindigkeiten und weitere Faktoren treiben das elektronische Design in Richtung zunehmend kleinerer Konstruktionen. Im Allgemeinen führt ein dünneres dielektrisches Material zu einem höheren Strom und/oder einer höheren Transkonduktanz (gm). Demzufolge werden Vorrichtungen typischerweise in Übereinstimmung mit den kleinsten (oder nahezu kleinsten) physikalischen Abmessungen ausgestaltet, welche in der entsprechenden Umgebung ausführbar sind. Im Zusammenhang mit MOSFET-Transistoren entspricht eine minimale Dielektrikumsdicke im Allgemeinen der minimalen Gate-Längenabmessung (Kanallängenabmessung) des Gates. Ein Verdicken des Dielektrikummaterials auf einen Wert merklich größer als das Minimum läuft dem vorherrschenden Trend in dem Stand der Technik des Elektroingenieurs entgegen. Die vorliegenden Erfinder ziehen in Erwägung, dass ein Ausgleichen von entgegengesetzten Designzielen (z. B. erhöhte Verarbeitungsgeschwindigkeit gegenüber verringertem Flicker-Rauschen usw.) zu einer „optimierten” Auswahl einer Dielektrikumsdicke innerhalb einer speziellen Realisierung führen wird.
Während eine nicht beschränkende Darstellung einer Dielektrikumsdicke zuvor beschrieben wurde, betrachtet die vorliegende Erfindung eine Verwendung einer beliebigen brauchbaren Dielektrikumsdicke in einer bestimmten Ausführungsform. Weiterhin können auch zwei oder mehr Schichten eines dielektrischen Materials, welche jeweils einen entsprechenden k-Wert (d. h. eine entsprechende dielektrische Konstante) aufweisen, verwendet werden, um ein gesamtes dielektrisches Material zu definieren, welches das Gate von dem darunter liegenden Halbleitersubstrat (d. h. dem Kanalbereich) trennt. Somit sind die vorliegenden Lehren nicht beschränkend und betreffen beliebige und alle dielektrische Dicken, welche geeignet sind, mit den hierin dargestellten vorwärts gerichteten Body-Vorspannungstechniken verwendet zu werden.
Veranschaulichende Vorrichtung, welche die Gate-Dielektrikumsdicken-Ausführungsform verwendet
4 ist eine schematische Blockansicht, welche eine drahtlose Vorrichtung (d. h., ein Gerät) 400 darstellt, welche Aspekte der vorliegenden Erfindung beinhaltet. Zwecks eines nicht beschränkenden Beispiels wird angenommen, dass die drahtlose Vorrichtung 400 verschiedene Betriebsmittel beinhaltet, welche im Interesse der Klarheit nicht speziell dargestellt sind. Es wird ferner angenommen, dass die drahtlose Vorrichtung 400 ausgestaltet ist, in einer oder mehreren drahtlosen Betriebsarten zu arbeiten (z. B. zelluläre Mobilfunkkommunikationen, Empfang für ein globales Positionsbestimmungssystem (GPS) usw.).
Die drahtlose Vorrichtung 400 weist einen Schaltkreis 402 auf. Der Schaltkreis 402 umfasst neben weiteren möglichen Merkmalen einen Transistor 404 mit einem verhältnismäßig dicken Dielektrikum. Der Transistor 404 weist eine im Allgemeinen verdickte dielektrische Schicht (und/oder ein Gate-Dielektrikum mit einer verringerten relativen Dielektrizitätskonstanten) derart auf, dass ein Flicker-Rauschen unter einen ausgewählten Schwellenwert während eines Body-Vorspannungsbetriebs und/oder eines Betriebs außerhalb des Versorgungsspannungsbereichs gemäß der vorliegenden Erfindung verringert wird. Zwecks eines nicht beschränkenden Beispiels wird angenommen, dass der Transistor 404 im Wesentlichen äquivalent zu dem Transistor 100 mit einer dielektrischen Schicht 118 von näherungsweise 5,2 nm Dicke ist. Andere Transistoren 404, welche andere entsprechende Merkmale aufweisen, können auch gemäß der vorliegenden Erfindung verwendet werden.
Der Schaltkreis 402 weist ferner eine Body-Vorspannungsschaltung (Schaltkreisabschnitt) 406 auf. Die Body-Vorspannungsschaltung 406 ist ausgestaltet, ein geschaltetes Body-Vorspannungspotenzial für den Transistor 404 gemäß der vorliegenden Erfindung bereitzustellen. Es wird ferner angenommen, dass die Body-Vorspannungsschaltung 406 ausgestaltet ist, ein vorwärts gerichtetes Body-Vorspannungssignal während des „ausgeschalteten” Zustandes des Transistors 404 bereitzustellen.
Der Schaltkreis 402 weist ferner eine Schaltvorspannungsschaltung (Schaltkreisabschnitt) 408 auf. Die Schaltvorspannungsschaltung 408 ist ausgestaltet, eine geschaltete Vorspannung oder ein Steuerpotenzial für den Transistor 404 bereitzustellen. Zwecks eines nicht beschränkenden Beispiels wird angenommen, dass die Schaltvorspannungsschaltung 408 mit einem (nicht gezeigten) Gate-Anschluss des Transistors 404 gekoppelt ist. Es wird ferner angenommen, dass die Schaltvorspannungsschaltung 408 ausgestaltet ist, ein Steuervorspannungssignal bereitzustellen, welches den Transistor 404 in einen „eingeschalteten” oder elektrisch leitenden Zustand und einen „ausgeschalteten” oder elektrisch nicht leitenden Zustand steuert.
Die Body-Vorspannungsschaltung 406 kann gemäß einer Ausführungsform ausgestaltet sein, ein Body-Vorspannungssignal bereitzustellen, welches um 180° phasenverschoben zu dem von der Schaltung 408 bereitgestellten Schaltvorspannungssignal ist. Gemäß einer Ausführungsform invertiert die Body-Vorspannungsschaltung 406 einfach das Schaltvorspannungssignal derart, dass eine 180°-Phasendifferenz zwischen dem Body-Vorspannungssignal und dem Schaltvorspannungssignal vorhanden ist. Eine derartige invertierende Body-Vorspannungsschaltung 406 kann ferner das Schaltvorspannungssignal skalieren und/oder verschieben, um das dem Transistor 404 bereitgestellte Body-Vorspannungssignal abzuleiten. Weitere Schemata können auch verwendet werden, welche das Body-Vorspannungssignal zu dem Schaltvorspannungssignal in Beziehung setzen. Der Transistor 404 kann wiederum ein Teil eines beliebigen Schaltkreisbetriebsmittels sein, welches von der drahtlosen Vorrichtung 400 benötigt wird, wie z. B., als ein nicht beschränkendes Beispiel, eine Stromquelle, ein Oszillator, ein Mischer usw.
Die drahtlose Vorrichtung 400 weist ferner eine Quelle elektrischer Energie oder „Energiequelle” 410 auf. Gemäß einer Ausführungsform wird die Energiequelle 410 durch eine oder mehrere Batterien definiert. Gemäß einer weiteren Ausführungsform kann die Energiequelle 410 durch eine induktiv gekoppelte Energieversorgung definiert sein, welche von einem von einer externen Einheit bereitgestellten elektromagnetischen Feld für die drahtlose Vorrichtung 400 mit Energie versorgt wird. Andere Arten einer Energiequelle 410 können auch verwendet werden. In jedem Fall ist die Energiequelle 410 derart angeschlossen, dass sie den Schaltkreis 402 mit elektrischer Energie versorgt. Auf diese Art und Weise wird angenommen, dass die drahtlose Vorrichtung 400 in einer tragbaren Art und Weise betreibbar ist.
Die drahtlose Vorrichtung 400 weist ferner eine Antenne 412 auf. Es wird angenommen, dass die drahtlose Vorrichtung 400 mittels drahtloser Signale 414 zwischen der Antenne 412 und einem drahtlosen Netz 416 betrieben wird. Ein einzelner zellularer Turm 416 ist der Einfachheit halber dargestellt. Es ist jedoch klar, dass weitere (nicht gezeigte) Betriebsmittel eines entsprechenden drahtlosen Netzes auch vorhanden sein können und wie benötigt arbeiten, um der drahtlosen Vorrichtung 400 zu ermöglichen, ihre verschiedenen Funktionen (Mobilfunkkommunikationen, Internetzugriff usw.) auszuführen. Die drahtlose Vorrichtung 400 ist ein allgemeines und nicht beschränkendes Beispiel von zahllosen Vorrichtungen und Systemen, welche gemäß den Mitteln und Techniken der vorliegenden Erfindung ausgestaltet und betrieben werden kann.
Veranschaulichendes Verfahren für eine Dielektrikumsdicke
5 ist ein Ablaufdiagramm, welches ein Verfahren 500 gemäß der vorliegenden Erfindung darstellt. Das Verfahren 500 umfasst bestimmte Schritte und eine bestimmte Ausführungsreihenfolge. Es ist jedoch klar, dass weitere Verfahren, welche entsprechend andere Schritte und/oder ein Weglassen von einem oder mehreren der dargestellten Schritte und/oder ein Ausführen in anderen Ausführungsreihenfolgen aufweisen, auch gemäß der vorliegenden Erfindung verwendet werden können. Der Klarheit halber wird das Verfahren 500 unter Bezugnahme auf 1 beschrieben.
Bei 502 wird ein Halbleitersubstratmaterial bereitgestellt. Das Substratmaterial kann Silizium oder ein beliebiges anderes geeignetes Material sein. Als ein nicht beschränkendes Beispiel wird angenommen, dass ein Substrat 102 bereitgestellt wird.
Bei 504 wird ein erster Wannenbereich in dem Substratmaterial ausgebildet und ein zweiter Wannenbereich wird in dem ersten Wannenbereich ausgebildet. Der erste Wannenbereich und der zweite Wannenbereich sind mit entsprechend entgegengesetzten Dotierungsarten dotiert. Das Ausbilden kann z. B. eine Innenimplantation (oder Plasmadotierung usw.) eines Dotierungselementes umfassen, um die entsprechenden Wannen als n-Typ und p-Typ zu definieren. Zwecks eines nicht beschränkenden Beispiels wird angenommen, dass eine erste n-Wanne 110 in dem Substrat 102 ausgebildet wird und eine zweite p-Wanne 108 in einem Abschnitt der n-Wanne 110 ausgebildet wird.
Bei 506 wird ein dielektrisches Material über dem zweiten Wannenbereich ausgebildet. Das dielektrische Material ist durch eine gewählte (d. h., optimierte) Dicke und/oder Dielektrizitätskonstante derart definiert, dass eine Flicker-Rauscheigenschaft der sich ergebenden aktiven Vorrichtung (d. h., des Transistors) unter eine vorbestimmte Schwellenwertgröße verringert wird, wenn die aktive Vorrichtung in einer Body-vorgespannten Signalschaltbetriebsart oder einer Signalschaltbetriebsart außerhalb eines Versorgungsspannungsbereiches betrieben wird. Das Dielektrikum kann aus einer oder mehreren Schichten konstruiert werden, welche eines oder mehrere von dem gleichen oder von unterschiedlichen Materialien umfassen, und kann abgestuft sein, z. B. kann das Dielektrikum eine größere Dielektrizitätskonstante an der Gate-Elektrode und eine kleinere Dielektrizitätskonstante an der Halbleiterschnittstelle oder umgekehrt aufweisen. Das Abstufen kann in einer schrittweisen Art und Weise ausgestaltet sein, was durch aufeinanderfolgend gestapelte Schichten mit unterschiedlicher Dielektrizitätskonstante erzielt wird, oder in einer kontinuierlichen Art und Weise durch Eindiffundieren einer Dotiersubstanz in das Gate-Dielektrikum, was die Dielektrizitätskonstante kontinuierlich ändert, ausgestaltet sein.
Bei 508 wird ein Gate-Bereich über dem zweiten Wannenbereich ausgebildet. Der Gate-Bereich kann ein Metall, wie z. B. Aluminium (Al), TiN (Titannitrid) oder TaN (Tantalnitrid), sein, welches ferner Zirkonium (Zr), dotiertes Polysilizium (Si) oder ein weiteres geeignetes leitendes Material enthalten kann. Auf jeden Fall ist der Gate-Bereich physikalisch von dem Wannenbereich durch das dielektrische Material, welches zuvor bei 506 ausgebildet wurde, getrennt. Zwecks eines nicht beschränkenden Beispiels wird angenommen, dass ein TiN, TaN oder Polysilizium-Gate 114 über dem dielektrischen Material 118 ausgebildet wird. Auf diese Art und Weise wird eine vollständige MOSFET-Vorrichtung definiert, welche für einen Body-Vorspannungsbetrieb gemäß der vorliegenden Erfindung ausgestaltet ist.
Bei 510 werden ein Source-Bereich, ein Drain-Bereich und ein Body-Bereich jeweils innerhalb der bei 504 zuvor ausgebildeten zweiten Wanne ausgebildet. Der ausgebildete Source-Bereich und Drain-Bereich sind bezogen auf die zweite Wanne von entgegengesetztem Typ, während der Body-Bereich vom gleichen Typ wie die zweite Wanne ausgebildet ist. Zwecks eines nicht beschränkenden Beispiels wird angenommen, dass ein n-Typ-Drain-Bereich 106, ein n-Typ-Source-Bereich 104 und ein p-Typ-Body-Bereich 112 in der p-Wanne 108 ausgebildet werden.
In den vorhergehenden und/oder weiteren Ausführungsformen können entsprechende elektrisch leitende Anschlüsse mit dem Source-Bereich, dem Drain-Bereich, dem Gate-Bereich und/oder dem Body-Bereich der sich ergebenden aktiven Vorrichtung verbunden werden.
Erste veranschaulichende Ausführungsform eines Transistors/eines Elements mit veränderlichem Widerstand Hierin werden verbesserte Techniken für ein verringertes Flicker-Rauschen offenbart, welche beispielsweise bei Halbleitervorrichtungen anwendbar sind. Techniken gemäß der vorliegenden Erfindung können vorteilhafterweise die Leistungsfähigkeit und Zuverlässigkeit von derartigen Vorrichtungen verbessern, indem ein Rauschverhalten verbessert und ein Stromverbrauch verringert wird. Im Allgemeinen können Techniken für eine Signalverarbeitung, welche ein verringertes Flicker-Rauschen gemäß der vorliegenden Erfindung aufweisen, eine aktive Vorrichtung verwenden, welche ein vorwärts gerichtetes Body-Vorspannungssignal empfängt. Dieser Vorgang kann gemäß einer Ausführungsform für einen n-Typ-Transistor ein Verringern der Gate-Spannung unter die Schwellenwertspannung des Transistors und ein Erhöhen der Substratspannung mit sich bringen. Das vorwärts gerichtete Body-Vorspannungssignal kann in Verbindung mit einer Vorrichtung mit veränderlichem Widerstand verwendet werden, welche dazu dient, einen Stromverbrauch während einer Gate/Substratvorspannung zu verringern und sicherzustellen, dass der Transistor sich während der Vorspannung in einem starken Anreicherungszustand befindet.
Gemäß einer Ausführungsform weist eine Vorrichtung eine aktive Vorrichtung, die z. B. einen Transistor, und ein Element mit veränderlichem Widerstand, welches auch ein Transistor sein kann, auf, welche auf einem Halbleitersubstrat angeordnet sind. Die aktive Vorrichtung weist einen Gate-Anschluss zum Empfangen eines Steuersignals, einen Source-Anschluss, einen Drain-Anschluss und einen Bulk-Anschluss zum Empfangen eines Body-Vorspannungssignals auf. Die Vorrichtung weist ferner ein Element mit veränderlichem Widerstand auf, welches mit dem Source-Anschluss der aktiven Vorrichtung verbunden ist. Das Element mit veränderlichem Widerstand kann einen Steueranschluss, um es zwischen einem Zustand mit niedrigem Widerstand und einem Zustand mit hohem Widerstand umzuschalten, einen Source-Anschluss, welcher mit Masse verbunden sein kann, und einen Drain-Anschluss, welcher mit dem Source-Anschluss der aktiven Vorrichtung verbunden ist, aufweisen.
Gemäß einer zusätzlichen oder alternativen Ausführungsform kann die Vorrichtung ausgestaltet sein, ein Body-Vorspannungssignal an dem Bulk-Anschluss und an dem Source-Anschluss zu empfangen.
Gemäß einer weiteren Ausführungsform kann die Vorrichtung parallel zu einer ähnlichen Vorrichtung geschaltet sein, um eine Stromquelle zu erzeugen. Gemäß einer weiteren Ausführungsform kann die Vorrichtung in Reihe geschaltet sein, um einen Inverter auszubilden.
Gemäß einer weiteren Ausführungsform können vier Vorrichtungen angeordnet sein, um einen zweizweigigen Inverter auszubilden. Gemäß einer weiteren Ausführungsform können die Vorrichtungen in einem Nur-PMOS-VCO-Schaltkreis, einem CMOS-VCO-Schaltkreis, einem Nur-NMOS-Doppelzweig-VCO-Schaltkreis oder einem einfachen oder doppelten abgeglichenen Gilbert-Mischer angeordnet sein.
Schaltkreise und funktionale Aspekte, welche hierin bereitgestellt werden, können zumindest teilweise auf einem gemeinsamen Substrat derart hergestellt werden, dass ein oder mehrere entsprechend integrierte Schaltkreisvorrichtungen definiert werden. Gemäß einer Ausführungsform kann zumindest ein Teil der funktionalen Gegenstände, welche hierin dargestellt werden, in einer 250, 180, 130, 90, 65, 45 oder 32 Nanometer (oder kleineren) Umgebung hergestellt werden.
Die hierin beschriebenen Techniken können auf eine Vielzahl von Arten und Weisen realisiert werden. Ein veranschaulichender Zusammenhang wird nachfolgend unter Bezugnahme auf die beigefügten Figuren und die weitere Beschreibung bereitgestellt.
6 zeigt eine Ausführungsform einer Vorrichtung 600, welche in einem Halbleiterkörper, einem so genannten Halbleiter-Body, ausgebildet ist, und eine aktive Vorrichtung 602 und ein Element mit veränderlichem Widerstand 604 umfasst. Die aktive Vorrichtung 602 kann ein Feldeffekttransistor mit einem Source-Anschluss 606, einem Gate-Anschluss 608, einem Drain-Anschluss 610 und einem Substratanschluss 612 sein. Die aktive Vorrichtung 602 kann auf oder in einem Substrat oder einer Substratschicht ausgebildet sein und kann in einem Halbleitermaterial, wie z. B. Silizium oder Gallium-Arsenid, ausgebildet sein. Für einen Fachmann ist es klar, dass ein beliebiges anderes geeignetes Halbleitermaterial entsprechend verwendet werden kann, und dass das Substrat ein so genanntes Bulk-Halbleitermaterial sein kann oder eine Halbleitermaterialschicht aufweisen kann, welche auf einem weiteren Haltesubstrat ausgebildet ist. Das Element mit veränderlichem Widerstand 604, welches auch ein Transistor sein kann, kann einen Gate-Anschluss 614, einen geerdeten (Source-)Anschluss 616, einen Drain-Anschluss 606 und einen Substrat- oder Bulk-Anschluss 626 aufweisen. Somit dient der Anschluss 606 als ein Drain-Anschluss des Elements 604 mit veränderlichem Widerstand und als Source-Anschluss des Transistors 602. Die Dioden 618 und 620 auf dem Transistor 602 stehen nur repräsentativ für die Diodenübergänge, welche zwischen dem Drain-Anschluss 610 und dem Bulk-Anschluss 612 und zwischen dem Source-Anschluss 606 und dem Bulk-Anschluss 612 bestehen, d. h., es sind keine zusätzlichen Dioden an dem Transistor 602 angebracht. Ebenso stehen die Dioden 622 und 624 an dem Element 604 mit veränderlichem Widerstand nur repräsentativ für die Diodenübergänge, welche zwischen dem Drain-Anschluss 606 und dem Bulk-Anschluss 626 und zwischen dem Masse-(Source)Anschluss 616 und dem Bulk-Anschluss 626 bestehen. Somit sind keine zusätzlichen Dioden an dem Element 604 mit veränderlichem Widerstand angebracht.
Die exemplarische aktive Vorrichtung 602 ist als ein n-Typ-MOSFET-Transistor gezeigt. Der Transistor 602 ist jedoch nicht darauf beschränkt, und die vorliegende Erfindung betrifft auch eine Anwendung der beschriebenen Techniken auf andere Transistoren, wie z. B. einen p-Typ-MOSFET-Transistor, oder eine andere geeignete Transistorvorrichtung. Das exemplarische Element 604 mit veränderlichem Widerstand 604 ist als ein n-Typ-MOSFET-Transistor gezeigt. Das Element 604 mit veränderlichem Widerstand ist jedoch nur als ein nicht beschränkendes Beispiel gezeigt und beschrieben, und die vorliegende Erfindung betrifft auch die Anwendung der beschriebenen Techniken auf beliebige weitere Elemente mit veränderlichem Widerstand. Überdies kann der Bulk-Anschluss 626 des Elements 604 mit veränderlichem Widerstand optional über einen Anschluss 630 mit Masse 628 verbunden sein (z. B. über einen Schalter oder eine feste Kopplung).
Veranschaulichendes Zeitablaufdiagramm/Verfahren für eine Ausführungsform eines Transistors/eines Elements mit veränderlichem Widerstand
7 zeigt ein Zeitablaufdiagramm, welches bei dem Betrieb der Vorrichtung der 6 verwendet werden kann. Der Transistor 602 wird über den Gate-Anschluss 608 „ein” oder „aus” geschaltet. Das Element 604 mit veränderlichem Widerstand wird zwischen einem Zustand mit niedrigem Widerstand und einem Zustand mit hohem Widerstand über den Gate-Anschluss 614 umgeschaltet. Der Transistor 602 empfängt seine vorwärts gerichtete Body-Vorspannung über den Bulk-Anschluss 612. Der Transistor 602 empfängt seine vorwärts gerichtete Body-Vorspannung über den Bulk-Anschluss 612. Das vorwärts gerichtete Body-Vorspannungssignal, welches dem Bulk-Anschluss 612 bereitgestellt wird, ist gegenphasig zu dem Gate-Signal, welches dem Gate-Anschluss 608 bereitgestellt wird. Das vorwärts gerichtete Body-Vorspannungssignal wird „ausgeschaltet” (Zustand „Aus”), bevor das Element 604 mit veränderlichem Widerstand in einen Zustand mit geringem Widerstand geschaltet wird. Dann wird der Transistor 602 „eingeschaltet” (Zustand „An”). Das Element 604 mit veränderlichem Widerstand wird dann in einen Zustand mit hohem Widerstand umgeschaltet, bevor das vorwärts gerichtete Body-Vorspannungssignal dem Transistor 602 an dem Anschluss 612 zugeführt wird.
Das Element 604 mit veränderlichem Widerstand, welches sich in einem Zustand mit hohem Widerstand („aus”) befindet, isoliert den Transistor 602 von der Referenzmasse 616 und/oder dem Rest des Schaltkreises. Das Steuersignal kann dann verringert werden (d. h., auf einen „Tiefpegel”-Wert gesetzt werden) und die vorwärts gerichtete Body-Vorspannung kann bei 612 zugeführt werden, um einen starken Anreicherungszustand zu erzeugen.
Wenn das Element 604 mit veränderlichem Widerstand „eingeschaltet” ist, erzeugt es eine Verbindung mit niedrigem Widerstand, welche wie ein Kurzschluss zwischen dem Source-Anschluss 606 und der Referenzmasse 616 oder dem Rest des Schaltkreises wirkt. Wenn das Element 604 mit veränderlichem Widerstand ein Transistor ist, braucht es ein Breite-zu-Länge-Verhältnis des Gates (W/L-Verhältnis), welches groß genug ist, um einen Zustand mit niedrigem Widerstand derart einzurichten, dass der Strom in dem Transistor 602 nicht durch das Element 604 mit veränderlichem Widerstand während des „eingeschalteten” Zustands des Transistors 602 beeinflusst wird.
Zweite veranschaulichende Ausführungsform eines Transistors und eines Elements mit veränderlichem Widerstand
8 stellt eine Vorrichtung 800 ähnlich zu der Vorrichtung 600, welche in 6 gezeigt ist, dar, welche jedoch eine Verbindung zwischen dem Bulk-Anschluss 812 und dem Source-Anschluss 806 des Transistors aufweist. Die Dioden 818 und 820 an dem Transistor 802 stellen nur die Diodenübergänge dar, welche zwischen dem Drain-Anschluss 810 und dem Bulk-Anschluss 812 und zwischen dem Source-Anschluss 806 und dem Bulk-Anschluss 812 bestehen, d. h., es sind keine zusätzlichen Dioden an dem Transistor 802 angebracht. Ebenso stellen die Dioden 822 und 824 an dem Element 804 mit veränderlichem Widerstand nur die Diodenübergänge dar, welche zwischen dem Drain-Anschluss 806 und dem Source-Anschluss 816 bestehen, d. h., es sind keine zusätzlichen Dioden an dem Element 804 mit veränderlichem Widerstand angebracht. Das Bulk-Body-Signal wird von einer Spannungsquelle 832 bereitgestellt, welche mit Masse oder einem Referenzpotenzial 834 gekoppelt ist, und wird von einem Transistor 836 über einen Gate-Anschluss 838 gesteuert. Das Bulk-Body-Signal arbeitet gemäß dem Zeitablaufdiagramm 840.
Dritte veranschaulichende Ausführungsform eines Transistors und eines Elements mit veränderlichem Widerstand
9a zeigt eine Ausführungsform ähnlich zu der in 8 gezeigten Ausführungsform. In einer Vorrichtung 900 weist jedoch die Verbindung von dem Bulk-Anschluss 912 zu dem Source-Anschluss 906 einen Steuertransistor 932 auf, welcher die Kopplung der Bulk/Source-Verbindung unabhängig von dem vorwärts gerichteten Body-Vorspannungssignal ermöglicht. Der Steuertransistor 932 kann über einen Gate-Anschluss 934 zu der gleichen Zeit „ein-” und „aus-”geschaltet werden während das vorwärts gerichtete Body-Vorspannungssignal zu dem Bulk-Anschluss 912 zugeführt wird, wie in dem Zeitablaufdiagramm 940 gezeigt ist. Die Dioden 918 und 920 an dem Transistor 902 stellen nur die Diodenübergänge dar, welche zwischen dem Drain-Anschluss 910 und dem Bulk-Anschluss 912 und zwischen dem Source-Anschluss 906 und dem Bulk-Anschluss 912 bestehen, d. h., es sind keine zusätzlichen Dioden an dem Transistor 902 angebracht. Ebenso stellen die Dioden 922 und 924 an dem Element 904 mit veränderlichem Widerstand nur die Diodenübergänge dar, welche zwischen dem Drain-Anschluss 906 und dem Bulk-Anschluss 926 und zwischen dem Source-Anschluss 916 und dem Bulk-Anschluss 926 bestehen, d. h., es sind keine zusätzlichen Dioden an dem Element 904 mit veränderlichem Widerstand angebracht.
9b zeigt eine Ausführungsform ähnlich zu der in 9a gezeigten Ausführungsform, außer dass der Steuertransistor 932 zwischen Bulk- und Source-Anschluss nur eingeschaltet werden kann, wenn das vorwärts gerichtete Body-Vorspannung eingeschaltet ist. Die Dioden 918 und 920 an dem Transistor 902 stellen nur die Diodenübergänge dar, welche zwischen dem Drain-Anschluss 910 und dem Bulk-Anschluss 912 und zwischen dem Source-Anschluss 906 und dem Bulk-Anschluss 912 bestehen, d. h., es sind keine zusätzlichen Dioden an dem Transistor 902 angebracht. Ebenso stellen die Dioden 922 und 924 an dem Element 904 mit veränderlichem Widerstand nur die Diodenübergänge dar, welche zwischen dem Drain-Anschluss 906 und dem Bulk-Anschluss 926 und zwischen dem Source-Anschluss 916 und dem Bulk-Anschluss 926 bestehen, d. h., es sind keine zusätzlichen Dioden an dem Element 904 mit veränderlichem Widerstand angebracht.
Wenn eine Body-Vorspannungstechnik an einem Transistor (z. B. 602, 802 oder 902) angewendet wird, ist das Widerstandselement (z. B. 604, 804 oder 904) mit der Source des Transistors (z. B. 602, 802 oder 902) verbunden, wo das Rauschen gedämpft werden soll. Für die Body-Vorspannungstechnik kann das Widerstandselement (z. B. 604) ein NMOS- oder ein PMOS-Transistor sein, welcher mit einem NMOS- oder PMOS-Transistor (z. B. 602) kombiniert ist.
10a zeigt ein Beispiel, bei welchem einem Transistor (z. B. 1002) ein Signal PN V_g außerhalb eines Versorgungsspannungsbereiches zugeführt wird, welches, wie nachfolgend weiter hierin definiert, Spannungen betrifft, welche über oder unter der Betriebsspannung zwischen Drain und Source oder zwischen Gate und Source sind, welche für einen zuverlässigen Betrieb der Vorrichtung benötigt wird. Für eine NMOS-Vorrichtung kann „außerhalb der Versorgungsspannung” ferner ein Steuersignal unterhalb einer Source-, Drain- und Bulk-Spannung sein; für eine PMOS-Vorrichtung kann „außerhalb der Versorgungsspannung” auch ein Steuersignal über dem Potenzial von Source, Drain und Bulk sein. Wenn dem Transistor 1002 ein Signal außerhalb des Versorgungsspannungsbereiches zugeführt wird, kann das Widerstandselement 1004 dem Drain-Anschluss 1006 des Transistors zugefügt werden, wo das Rauschen gedämpft werden soll. Bei einem NMOS-Transistor kann das Widerstandselement 1004, welches mit dem Drain-Anschluss 1006 des Transistors 1002 verbunden ist, ein PMOS-Transistor oder ein NMOS-Transistor sein.
Gemäß einer Ausführungsform ist der Transistor 1002, dessen Rauschen gedämpft werden soll, z. B. ein NMOS-Transistor. Der Source-Anschluss und der Bulk-Anschluss dieses Transistors 1002 sind mit Masse 1008 mit 0 V verbunden. Der Drain-Anschluss 1006 dieses Transistors 1002 kann eine Spannung von +1 V aufweisen. Die verwendete Technologie weist ein Gate-Dielektrikum auf, welches einer Spannung von 1 V widersteht. Wenn ein Spannungssignal außerhalb der Versorgungsspannung (z. B. –1 V) dem Gate-Anschluss dieses NMOS-Transistors zugeführt wird, ist die größte Spannungsdifferenz zwischen dem Gate-Anschluss und dem Drain-Anschluss 2 V, was den NMOS-Transistor beschädigen oder zerstören kann. Daher kann das Widerstandselement 1004 an dem Drain-Anschluss vorgesehen werden, um den Drain-Anschluss zu entkoppeln, um ein schwebendes Potenzial, ein so genanntes Floating-Potenzial, wie in 10a gezeigt, an dem Drain-Anschluss 1006 zu erzeugen, bevor an dem Gate-Anschluss das Signal außerhalb des Versorgungsspannungsbereiches angelegt wird.
10b zeigt eine weitere alternative Ausführungsform, bei welcher der Drain-Anschluss des Transistors 1002, nachdem er von dem Rest des Schaltkreises über das Widerstandselement 1004 entkoppelt wurde, über den NMOS-Transistor 1010 mit dem Source-Potenzial verbunden wird und danach das Signal außerhalb des Versorgungsspannungsbereiches dem Gate-Anschluss des Transistors 1002 zugeführt wird. Das Widerstandselement 1004 kann vorzugsweise ein PMOS-Transistor sein, wenn der Transistor, dessen Rauschen gedämpft werden soll, ein NMOS-Transistor ist und umgekehrt bei einem PMOS-Transistor. Es ist klar, dass zwischen dem Widerstandselement (z. B. 1004) und dem Drain-Anschluss des Transistors (z. B. 1006), wie in 10a und b gezeigt, weitere aktive oder passive Vorrichtungen in Reihe angeordnet sein können.
Die Body-Vorspannungstechnik, welche unter Bezugnahme auf das Widerstandselement gezeigt wurde, kann auch auf einen NMOS-Transistor angewendet werden (das gleiche gilt für einen PMOS-Transistor, welcher mit einem PMOS-Widerstandselement zu kombinieren ist).
Eine weitere Modifikation der Body-Vorspannungstechnik ist, dass im Fall der Technik außerhalb des Versorgungsspannungsbereiches weitere aktive oder passive Vorrichtungen in Reihe zwischen dem Widerstandselement (z. B. 1004) und dem Drain-Anschluss des Transistors (z. B. 1006) angeordnet werden können.
Veranschaulichende Stromquellen-Ausführungsform mit einem Transistor und einem Element mit veränderlichem Widerstand
11 zeigt die Kombination einer ersten Vorrichtung 1100a, welche ähnlich zu der Vorrichtung 600, 800, 900 oder gemäß einer weiteren geeigneten Konfiguration ausgestaltet sein kann, mit einer zweiten Vorrichtung 1100b, welche auch ähnlich zu der Vorrichtung 600, 800, 900 oder gemäß einer beliebigen weiteren geeigneten Konfiguration ausgestaltet sein kann, um eine Stromquelle 1101 auszubilden. Die erste Vorrichtung 1100a ist als eine Kombination eines Transistors 1102a und eines Elements mit veränderlichem Widerstand 1104a gezeigt. Die zweite Vorrichtung 1100b kann ähnlich oder identisch zu der ersten Vorrichtung 1100a sein. Überdies können die erste Vorrichtung 1100a und die zweite Vorrichtung 1100b in einer parallelen Konfiguration verbunden werden.
Veranschaulichende Inverter-Ausführungsform mit einem Transistor und einem Element mit veränderlichem Widerstand
12 zeigt die Kombination einer ersten Vorrichtung 1200a mit einer zweiten Vorrichtung 1200b, welche ausgestaltet ist, einen Inverter 1201 zu bilden. Die erste Vorrichtung 1200a weist mindestens einen Transistor 1202a und ein Element mit veränderlichem Widerstand 1204a auf, und die zweite Vorrichtung 1200b weist mindestens einen Transistor 1202b und ein Element mit veränderlichem Widerstand 1204b auf. Die erste Vorrichtung 1200a und die zweite Vorrichtung 1200b sind spiegelbildlich zueinander, wobei eine ein PMOS-Block (1200a) und die andere ein NMOS-Block (1200b) ist. Obwohl der PMOS-Block (1200a) und der NMOS-Block (1200b) als einzelne Transistoren gezeigt sind, ist es klar, dass der PMOS-Block (1200a) ein Schaltkreis sein kann, welcher PMOS- und NMOS-Transistoren aufweist, und dass der NMOS-Block (1200b) ein Schaltkreis sein kann, welcher NMOS- und PMOS-Transistoren aufweist. In dem Fall, dass der PMOS-Block 1200a einen oder mehrere NMOS-Transistoren aufweist, würde keine vorwärts gerichtete Body-Vorspannung zu den NMOS-Transistoren zugeführt werden, d. h. die vorwärts gerichtete Body-Vorspannung wird nur zu den verrauschten PMOS-Transistoren des PMOS-Blocks zugeführt. In dem Fall, dass der NMOS-Block 1200b einen oder mehrere PMOS-Transistoren aufweist, würde keine vorwärts gerichtete Body-Vorspannung zu den PMOS-Transistoren zugeführt werden, d. h. die vorwärts gerichtete Body-Vorspannung wird nur zu den verrauschten NMOS-Transistoren des NMOS-Blocks zugeführt.
Das Element mit veränderlichem Widerstand 1204b kann mit einem Referenz- oder Massespannungsanschluss 1216 verbunden sein. Die Gate-Anschlüsse der Transistoren 1202a und 1202b sind mit einem gemeinsamen Anschluss 1208 verbunden. Ein Ausgabeanschluss „OUT” 1206 kann ein gemeinsamer Anschluss 1206 sein, welcher einen Source-Anschluss des PMOS-Transistors 1202a mit dem Drain-Anschluss des NMOS-Transistors 1202b verbindet.
Veranschaulichende Mehrfachzweig-Inverter-Ausführungsform mit einem Transistor und einem Element mit veränderlichem Widerstand
13 zeigt die Kombination von vier Vorrichtungen 1300a–d, welche ähnlich zu der Vorrichtung 600, 800, 900 oder gemäß einer beliebigen weiteren geeigneten Konfiguration ausgestaltet sein können, um einen Doppelzweig-Inverter 1301 zu bilden. Die erste Vorrichtung 1300a ist in Reihe mit der zweiten Vorrichtung 1300b geschaltet, und diese beiden sind parallel zu der dritten Vorrichtung 1300c und der vierten Vorrichtung 1300d geschaltet. Die dritte Vorrichtung 1300c und die vierte Vorrichtung 1300d sind in Reihe geschaltet. Ein Eingangssignal 1308 (Signal „IN”) und ein Ausgangssignal 1306 (Signal „OUT”) sind mit beiden Zweigen derart verbunden, dass die erste Vorrichtung 1300a und die dritte Vorrichtung 1300c „eingeschaltet” sind, während die zweite Vorrichtung 1300b und die vierte Vorrichtung 1300d „ausgeschaltet” sind. Oder alternativ sind die erste Vorrichtung 1300a und die zweite Vorrichtung 1300b „eingeschaltet”, während die dritte Vorrichtung 1300c und die vierte Vorrichtung 1300d „ausgeschaltet” sind. In jeder Betriebsart wechseln die zwei Gruppen (z. B. 1300a/b und 1300c/d) zwischen „eingeschaltet” und „ausgeschaltet” derart, dass die Vorrichtungen, welche „ausgeschaltet” sind, einer vorwärts gerichteten Body-Vorspannung ausgesetzt sind, während die Vorrichtungen, welche „eingeschaltet” sind, normal arbeiten. In der Tat tritt eine nahtlose Übergabe zwischen den zwei Invertern (1300c/d und 1300a/b) auf, während sie zwischen „eingeschaltet” und „ausgeschaltet” wechseln. Dieses Beispiel wurde unter Bezugnahme auf Inverter dargestellt, aber dieses Konzept kann auf nicht-invertierende Vorrichtungen erweitert werden, um den Vorteil der Übergabeeigenschaft zu übernehmen. Jede Reihenvorrichtung 1003a–d enthält jeweils einen Transistor (z. B. 1302a, b, c, d) und ein Element mit veränderlichem Widerstand (z. B. 1304a, b, c, d).
Veranschaulichendes Verfahren zum Betreiben einer Vorrichtung mit einem Transistor und einem veränderlichen Widerstand
14 stellt ein exemplarisches Verfahren 1400 eines Betriebs einer exemplarischen Vorrichtung, wie z. B. der Vorrichtung 600, dar.
Bei 1402 wird ein Steuersignal zu einem Steueranschluss eines Transistors geführt. Das Steuersignal kann von einem Steuerschaltkreis oder einem anderen Schaltkreis zum Steuern und/oder Wandeln einer Versorgungsspannung oder einer anderen Spannungsquelle stammen. Gemäß einer Ausführungsform wird das Steuersignal zu einem Gate-Anschluss 608 des Transistors 602 geführt, um den Transistor in eine „eingeschaltete” Betriebsart zu bringen. Gemäß dieser Ausführungsform befindet sich das Element 604 mit veränderlichem Widerstand in einem Zustand mit „geringem” Widerstand und das vorwärts gerichtete Body-Vorspannungssignal befindet sich in einem „ausgeschalteten” Zustand.
Bei 1404 wird das vorwärts gerichtete Body-Vorspannungssignal einem Bulk-Anschluss des Transistors 602 zugeführt.
Bei 1406 wird ein Steuersignal zu einem Steueranschluss 614 eines Elements 604 mit veränderlichem Widerstand zugeführt. Gemäß diesem Verfahren ist das Element 604 mit veränderlichem Widerstand in einem Zustand mit geringem Widerstand, wenn der Transistor 602 in einem „eingeschalteten” Zustand ist, und das Element 604 mit veränderlichem Widerstand ist in einem Zustand mit hohem Widerstand, wenn der Transistor 602 in einem „ausgeschalteten” Zustand ist.
Zusätzlich oder alternativ wird bei 1408 das vorwärts gerichtete Body-Vorspannungssignal dem Bulk-Anschluss 612 nur zugeführt, wenn der Transistor 602 in dem „ausgeschalteten” Zustand ist.
Veranschaulichende Mehrfachzweig-Ausführungsform
Die Verwendung eines Paares von schaltenden Transistoren ist in der Elektrotechnik ziemlich üblich. Ein schaltendes Paar umfasst im Grunde genommen zwei parallele Transistoren, wobei der Stromfluss zwischen den beiden Transistoren derart wechselt, dass nur einer der zwei Transistoren zu einer Zeit verwendet wird.
Gemäß einer Ausführungsform kann ein Flicker-Rauschen durch Verteilen des Rauschens von einem größeren Transistor auf mehrere kleinere Transistoren, welche zu unterschiedlichen Zeiten „ein-” und „aus-”geschaltet werden, verringert werden, um die Amplitude von störenden Signalen derart zu verringern, dass sie einen geringeren Einfluss auf die Signale haben, welche verarbeitet werden. Somit können mehrere Transistoren oder Zweige von Transistoren parallel einen einzelnen Transistor ersetzen.
Gemäß dieser Ausführungsform besteht ein grundlegendes schaltendes Paar aus zwei parallelen aktiven Vorrichtungen, in welchen der Strom zwischen den beiden Vorrichtungen wechselt.
Insbesondere kann jede aktive Vorrichtung durch mehrere Vorrichtungen ersetzt oder substituiert werden, welche kleiner als die ursprüngliche Vorrichtung sind, aber welche kombiniert sind, um die gleichen Leistungsmerkmale der größeren aktiven Vorrichtung bereitzustellen. Die mehreren Vorrichtungen können parallel geschaltet werden.
Gemäß einer weiteren Ausführungsform ist die Summe der Gate-Breiten der mehreren Transistoren gleich der Gate-Breite des größeren Transistors, welchen sie ersetzen oder substituieren. Zu jeweils mehreren der Transistoren kann ein weiterer Transistor, wie z. B. ein Schalttransistor, hinzugefügt werden, um die Möglichkeit bereitzustellen, einen der mehreren Transistoren „auszuschalten”, aber dennoch eine vollständige Verarbeitungsfähigkeit der mehreren Transistoren beizubehalten. Dies ermöglicht dem „ausgeschalteten” Transistor einer vorwärts gerichteten Body-Vorspannung ausgesetzt zu werden, um ein Rauschen und einen Energieverbrauch zu verringern, ein Verringern der Schwellenwertspannung des Transistors zu verhindern und eine parasitäre Kapazität in dem Transistor zu verringern, während alle übrigen Transistoren Signale fortgesetzt verarbeiten. Gemäß dieser Ausführungsform trägt der Schalttransistor die Last des Transistors, welcher ausgeschaltet ist. Wenn das vorwärts gerichtete Body-Vorspannen des Transistors abgeschlossen ist, wird der Transistor wieder „eingeschaltet” und der Schalttransistor wird „ausgeschaltet”. Dieser Zyklus wird unter den anderen Transistoren wiederholt, wie es benötigt wird oder wie es durch einen vorausgewählten Plan oder eine pseudozufällige Art und Weise bestimmt wird, z. B. durch einen statistischen Kompensationsalgorithmus, welcher Veränderungen zwischen den Vorrichtungen kompensiert, indem ihre Fehlanpassungswerte und/oder andere Fehlanpassungsformverfahren, welche in dem Stand der Technik bekannt sind, gemittelt werden.
Gemäß einer Ausführungsform wird ein Paar von Schaltvorrichtungen parallel angeordnet und in Verbindung verwendet, um als ein differenzieller Verstärker zu arbeiten.
Gemäß einer weiteren Ausführungsform wird ein einzelnes schaltendes Paar in Reihe mit mindestens einem Steuerschaltkreis angeordnet, welcher das ansteigende Gate-Signal und das abfallende Body-Signal des ersten Transistors gegenüber dem fallenden Gate-Signal und dem ansteigenden Body-Signal des zweiten Transistors derart steuert, dass der gesamte Strom, welcher durch den gesamten Schaltkreis fließt, oder die Transkonduktanz (gm) konstant bleibt.
Gemäß einer weiteren Ausführungsform wird ein schaltendes Paar oder ein mehrzweigiger Schaltkreis in Kombination mit einer Reihe von invertierenden Verstärkern verwendet, welche die Gate- und Body-Signale derart steuern, dass ein Stromfluss oder eine Transkonduktanz (gm) durch das schaltende Paar konstant bleibt. Das schaltende Paar kann ferner die zuvor beschriebenen Gate-Dielektrikum-Techniken verwenden.
15 zeigt ein grundlegendes schaltendes Paar 1500, welches eine erste Transistorkomponente 1502 umfasst, welche mindestens einen Gate-, Drain-, Source- und Bulk-Anschluss aufweist, wobei die erste Transistorkomponente parallel mit einer zweiten Transistorkomponente 1504 gekoppelt ist, welche auch mindestens einen Gate-, Drain-, Source- und Bulk-Anschluss aufweist. Obwohl die erste Transistorkomponente 1502 und die zweite Transistorkomponente 1504 als einzelne Transistoren gezeigt sind, können sie mehrere Transistoren umfassen, wie nachfolgend detaillierter beschrieben wird. Die erste Transistorkomponente 1502 kann ein Transistor mit einem Steueranschluss 1506 und einem Strompfad 1508 sein. Die zweite Transistorkomponente 1504 kann ein zweiter Transistor mit einem Steueranschluss 1510 und einem Strompfad 1512 sein. Ein gesamter Stromfluss über den Strompfad 1514 besteht aus der Summe aus dem Stromfluss über den Strompfad 1508 und dem Stromfluss über den Strompfad 1512. Das Zeitablaufdiagramm 1516 zeigt die Steuersignale [V_GATE1 und V_GATE2] von beiden Transistorkomponenten 1502 und 1504, welche derart abwechselnd sind, dass sie nicht zur gleichen Zeit in einem „eingeschalteten” Zustand sind.
16 ist eine schematische Darstellung eines Schaltkreises 1600, welcher eine Mehrfachzweigkonfiguration beinhaltet. Mehrere Transistoren 1602–1606 stellen das Äquivalent der ersten Transistorkomponente 1502 und/oder der zweiten Transistorkomponente 1504 dar. Die Anzahl der Transistoren kann unterschiedlich sein, und die hier gezeigte Anzahl soll nicht die tatsächliche Anzahl von Transistoren beschränken, welche verwendet werden können. Ein Schalttransistor, z. B. Transistor 1608, ist ferner parallel mit den mehreren Transistoren 1602–1606 verbunden gezeigt. Jeder der Transistoren in 16 weist einen Gate-, Drain-, Source- und Bulk-Anschluss auf, und ihre Gate-Weiten können so ausgewählt sein, dass sie ähnlich oder identisch sind. Während eines normalen Betriebs ist mindestens einer der parallelen Transistoren „ausgeschaltet”. Wenn z. B. ein „eingeschalteter” Transistor in einen „ausgeschalteten” Zustand übergeht, wird der „ausgeschaltete” Transistor in einen „eingeschalteten” Zustand übergehen. Während des „ausgeschalteten” Zustands kann der Transistor einem vorwärts gerichteten Body-Vorspannungsverfahren oder einem Verfahren außerhalb eines Versorgungsspannungsbereiches unterzogen werden.
Der „ausgeschaltete” Transistor kann in einer vorbestimmten, zufälligen, pseudozufälligen oder sequenziellen Art und Weise ausgewählt werden. Das Selektionskriterium kann durch Analysieren einer Fehlanpassung von elektrischen Merkmalen (Strom, Transkonduktanz, Schwellenwertspannung usw.) zwischen den Transistoren entweder individuell oder durch Verwendung eines Mittelungsverfahrens gesteuert werden. Bei z. B. vier Transistoren mit unterschiedlichen Schwellenwertspannungseigenschaften oder Schwellenwertspannungskennlinien würde ein erster Transistor mit einer ersten Schwellenwertspannungseigenschaft, welche am dichtesten zu einem der anderen drei Transistoren ist, mit dem Transistor mit der nächsten passenden Schwellenwertspannungseigenschaft geschaltet werden, sodass ein Transistor eingeschaltet ist, während der andere Transistor ausgeschaltet ist. Dann würden die nächsten zwei Transistoren mit den nächstähnlich passenden Schwellenwertspannungseigenschaften geschaltet werden, sodass ein Transistor „eingeschaltet” ist, während der andere Transistor „ausgeschaltet” ist. Gemäß einem weiteren Verfahren werden die Transistoren der Reihe nach auf der Grundlage von Kriterien, wie z. B. ihrer Position, aber ungeachtet von Fehlanpassungskriterien, der Reihe nach „ausgeschaltet” und „eingeschaltet”.
17 ist eine schematische Darstellung eines differenziellen Verstärkers 1701, welcher zwei schaltende Paare 1700a/1700b verwendet, welche in Reihe mit einer Stromquelle 1712 geschaltet sind. Das erste Schaltpaar 1700a weist einen ersten Transistor 1702a mit einem Steuersignalanschluss 1706a zum Empfangen eines Steuersignals V_GATE 1a und einen zweiten Transistor 1704a mit einem Steuersignalanschluss 1708a zum Empfangen eines Steuersignals V_GATE 2a auf. Das zweite Schaltpaar 1700b weist Steuersignalanschlüsse 1706b zum Empfangen eines Steuersignals V_GATE 2b und 1708b eines Steuersignals V_GATE 1b auf. Wie in dem Zeitablaufdiagramm gezeigt, arbeiten die Spannungen in einer abwechselnden Art und Weise.
18 ist eine schematische Darstellung eines differenziellen Verstärkers 1801, welcher ähnlich zu dem differenziellen Verstärker 1701 ist, welcher in 17 gezeigt ist. Die Schaltpaarvorrichtungen 1700a und 1700b des differenziellen Verstärkers 1701 sind jedoch durch Mehrfachzweigvorrichtungen ersetzt. Schaltpaar 1700a ist durch Mehrfachzweig 1816 ersetzt, und Schaltpaar 1700b ist durch Mehrfachzweig 1814 ersetzt. Der erste Mehrfachzweig 1816 besteht aus zwei Transistoren 1802 und 1804 und einem Schalttransistor 1806. Der zweite Mehrfachzweig 1814 besteht aus einem Schalttransistor 1812 und zwei Transistoren 1808 und 1810. Die Anzahl der Transistoren, welche in jeder Mehrfachzweigvorrichtung verwendet wird, ist nur zur Darstellung und Vereinfachung des Verständnisses gezeigt und soll nicht die Anzahl der Transistoren beschränken, welche verwendet werden können. Somit kann eine größere Anzahl von Transistoren für jede Mehrfachzweigkomponente verwendet werden. Das Zeitablaufdiagramm stellt die Betriebsbeziehung zwischen den Transistoren dar. V_GATE 1a wird dem Transistor 1802 zugeführt, V_GATE 2a wird dem Transistor 1804 zugeführt, V_GATE 3a wird dem Transistor 1806 zugeführt, V_GATE 1b wird dem Transistor 1808 zugeführt, V_GATE 2b wird dem Transistor 1810 zugeführt, und V_GATE 3b wird dem Transistor 1812 zugeführt.
19 ist eine schematische Darstellung eines Stromsteuerschaltkreises 1901, welcher ein einzelnes Schaltpaar 1900 und zwei Steuerschaltkreise 1906 und 1908 aufweist. Der erste Steuerschaltkreis 1906 steuert das Gate-Signal an einem Gate-Anschluss 1922 und ein Body-Signal an einem Body-Anschluss 1926 des ersten Transistors 1902. Der zweite Steuerschaltkreis 1908 steuert das Gate-Signal an einem Gate-Anschluss 1924 und ein Body-Signal an einem Body-Anschluss 1928 des zweiten Transistors 1904. Die Steuerschaltkreise 1906 und 1908 werden von einem Steuersignal 1940 gesteuert. Die Stromsteuereinheit 1901 kann sicherstellen, dass ein gesamter Strom und/oder eine Transkonduktanz (gm) an dem Ausgangsanschluss 1914 und somit durch die Vorrichtung verlaufend konstant ist. Mit anderen Worten stellen die Steuereinheiten 1906 und 1908 die Signale an den Gate-Anschlüssen 1922, 1924 und den Body-Anschlüssen 1926, 1928 derart ein, dass ein Strom oder eine Transkonduktanz (gm) an dem Ausgang 1914 konstant ist.
20 ist eine schematische Zeichnung eines Schaltkreises 2001 zum Einstellen des Schalttransistorpaares 2000, welches in Verbindung mit einem Schaltsystem außerhalb eines Versorgungsspannungsbereiches 2002 zu verwenden ist, welcher einen Teilerschaltkreis 2004, einen so genannten Splitter-Schaltkreis 2004, verwendet, welcher mit invertierenden Verstärkern, z. B. 2004a1-n und 2004b1-n (oder Puffern) ausgestaltet ist, um die Verzögerung von steigenden und fallenden Flanken der Signale entlang von Pfaden 2006 bzw. 2008 einzustellen. Der Splitter-Schaltkreis 2004 kann eine beliebige geeignete Anordnung von invertierenden Verstärkern oder Puffern sein, um die Verzögerung von Signalen, wie z. B. D1, D2, UP1, UP2 und im Allgemeinen von den Signalen entlang der Pfade 2006 und 2008 einzustellen, welche invertierende Verstärker mit den in dem Zeitablaufdiagramm 2012 gezeigten Eigenschaften enthalten. Die Puffer können innerhalb des Versorgungsspannungsbereiches einer gegebenen Vorrichtung arbeiten, können außerhalb des Versorgungsspannungsbereiches geschaltet werden und/oder können auf einer Spannung niedriger als die Versorgungsspannung des Schaltpaares geschaltet werden.
Ein derartiger invertierender Verstärker 2004bn, welcher der letzte invertierende Verstärker in der Reihe ist und mit dem Gate des Transistors T2 gekoppelt ist, ist schematisch etwas detaillierter dargestellt. Der invertierende Verstärker 2004bn kann etliche PMOS-Transistoren 2010P, und NMOS-Transistoren 2010N aufweisen, obwohl hier nur zwei NMOS- und zwei PMOS-Transistorenzweige gezeigt sind, um ein Beispiel darzustellen.
Die Verstärker 2004 werden wie in dem Zeitablaufdiagramm 2012 gezeigt betrieben. Das Zeitablaufdiagramm 2012 stellt dar, wie ein digitales Signal von den mehreren Zweigen modifiziert werden kann, um ein durchgängigeres geglättetes Signal zu erzeugen. Wenn z. B. gemäß einer Ausführungsform der Ausgangszustand eines Gates eine Hochpegelspannung (d. h., „eingeschaltet”) ist, wird, da die Gate-Vorspannung verringert wird (d. h., das Gate „ausgeschaltet” wird), der Strom auch verringert. Dies kann anfänglich verhältnismäßig langsam stattfinden. Es kann jedoch gewünscht sein, einen konstanten Strom und/oder eine konstante Transkonduktanz (gm) über dem Transistorpaar 2000 beizubehalten. Somit können die invertierenden Verstärker 2004b1-n ausgestaltet und gesteuert werden, um die Verringerung der Spannung zu erhöhen, während die Gate-Spannung entfernt wird, und die Steigung des Spannungsanstiegs zu verringern, während die Gate-Spannung zugeführt wird. Dies ermöglicht ein Steuern oder Anpassen der Geschwindigkeit, mit welcher der Strom ansteigt oder sinkt, für einen der beiden oder beide Transistoren in dem Transistorpaar, wodurch somit ein konstanter Strom und/oder eine konstante Transkonduktanz (gm) über dem Transistorpaar 2000 beibehalten wird.
Das angepasste Steuersignal kompensiert die nicht linearen Eigenschaften der Vorrichtung und kann in einer übereinstimmenden Art und Weise mit dem Zeitablaufdiagramm 2012 ausgeführt werden. Der NMOS befindet sich z. B. anfänglich in einem „eingeschalteten” Zustand, wodurch der Ausgang des Puffers auf eine Niederpegelspannung (Masse) gesetzt wird. Der PMOS befindet sich in einem „ausgeschalteten” Zustand. Der NMOS wird auf einen „Niederpegel”-Zustand (d. h., hohen Widerstand) eingestellt und alle PMOS werden auf „eingeschaltet” eingestellt. Dies erzeugt eine verhältnismäßig steile steigende Flanke in der Spannung, welche dem Body zugeführt wird. Ein PMOS-Transistor (z. B. 2010P2) wird dann „ausgeschaltet”, was die Steilheit des Spannungssignals verringert. Dann kann ein weiterer PMOS-Transistor (z. B. 2010P3) „ausgeschaltet” werden usw., bis die gewünschte „eingeschaltete” Spannung erreicht ist. Ein ähnliches Verfahren kann durchgeführt werden, um die Geschwindigkeit, mit welcher die Spannung zu einem „ausgeschalteten” Zustand zurückkehrt, anzupassen, wie in dem Zeitablaufdiagramm 2012 dargestellt ist. Somit erzeugt ein Steuern der PMOS- und NMOS-Transistoren eine kontinuierliche Wellenform, welche Nicht-Linearitäten der Transistoren kompensiert.
Ein zusätzliches oder alternatives Signal 2014 kann hinzugefügt werden, um die Signaleigenschaften des Signals, welches dem Gate zugeführt wird, einzustellen. Z. B. kann das Nutzsignal (d. h., das Signal, welches zu verarbeiten ist) entlang der Pfade, welche Schalter S1 und S2 der 20 beinhalten, hinzugefügt werden, wenn eine kleine Signalamplitude einem rauscharmen Verstärker, einem so genannten low noise amplifier, wie er in 17b–d gezeigt ist, bereitgestellt wird. Im Fall eines rauscharmen Verstärkerschaltkreises (LNA-Schaltkreis) stellen die Inverter an dem Ende der Splitter-Schaltkreisinverterkette den sanften Übergang zwischen T1 und T2 bereit, indem die Gates von einem Invertierungsvorspannungszustand für eine optimale Verstärkung (z. B. +0,2 V über der Schwellenwertspannung des Transistors durch z. B. Verwenden einer VDD, welche 0,2 V plus der Schwellenwertspannung des NMOS-Transistors beträgt) in Richtung 0 V geschaltet werden, und Schalter S3 und S4 nach dem Erreichen von 0 V das Signal außerhalb der Versorgungsspannung bereitstellen, z. B. –1 V. Nachdem ein Invertierungszustand erreicht ist (v_th + 0,2 V) werden die Schalter S1 und S2 geöffnet und das kleine Nutzsignal (+ dc offset = v_th + 0,2 V) wird an dem Addierknoten 2014 bereitgestellt.
Falls T1 und T2 PMOS-Transistoren sind, kann der letzte Inverterschaltkreis die Spannung außerhalb des Versorgungsspannungsbereiches selbst bereitstellen (z. B. indem er mit einer VDD betrieben wird, welche höher als die VDD für T1 und T2 ist). Wenn der letzte Inverter einen optimalen (T1/T2) PMOS-Invertierungszustand für einen Betrieb von T1/T2 in einem rauscharmen Verstärker bereitstellen soll, sollte nicht auf 0 V geschaltet werden, sondern auf eine höhere Spannung, welche –0,2 V unterhalb der Schwellenwertspannung (z. B. v_th(PMOS) = –0,3 V) des PMOS ist. In diesem Fall sind die NMOS-Transistoren 2010N1,N2,...,N des letzten Inverters nicht mit Masse verbunden, sondern mit einer Spannung, welche höher ist und für einen Betrieb des PMOS in einem Invertierungszustand für eine optimale Verstärkung (z. B. v_th – 0,2 V) geeignet ist. Wenn diese Invertierungsspannung für den PMOS erreicht ist, werden S1 und S2 geöffnet und das Nutzsignal wird über den + Addierknoten oder in bestimmten Fällen über die Schalter S3 und S4 bereitgestellt. Die Schalter S3 und S4 werden nicht für ein Bereitstellen des Signals außerhalb des Versorgungsspannungsbereiches benötigt, da das Signal bereits über den letzten Inverter in dem Splitter-Schaltkreis bereitgestellt wird.
21 ist eine schematische Darstellung eines Schaltkreises 2101, welcher aus einem Schaltpaar 2100 und einem Splitter-Schaltkreis 2102 gebildet wird und verwendet wird, um die Zeitverzögerung der steigenden und fallenden Flanken der Gate-Signale entlang von Pfaden 2104 und 2106 in Verbindung mit Body-Signalen 2108 und 2110 zu optimieren. Diese Ausführungsform kann ferner ein dickeres Gate-Oxid und/oder mehrere Transistoren verwenden, welche eine Mehrfachzweiganordnung (siehe 16) bilden, um den Effekt einer Rückvorspannung bei einem Verringern eines Flicker-Rauschen zu verstärken. Zusätzlich können die invertierenden Verstärker die fallenden und steigenden Flanken der Gate- und Bulk-Signale optimieren, um einen konstanten Strom und/oder eine konstante Transkonduktanz (gm) durch den Schaltkreis beizubehalten. Wenn z. B. die Gate-Spannung verringert wird, verringert sich der Strom in dem Transistor; diese Verringerung wird durch Erhöhen der Bulk-Spannung kompensiert. Da die Geschwindigkeit einer Stromerhöhung anders als die Geschwindigkeit einer Verringerung sein kann, können die invertierenden Verstärker ausgestaltet sein, ein gesteuertes geglättetes Signal zu erzeugen, um einen konstanten Strom und/oder eine konstante Transkonduktanz (gm) beizubehalten.
Das geglättete Signal kann in einer Art und Weise in Übereinstimmung mit dem Zeitablaufdiagramm 2112 ausgeführt werden. Anfänglich befindet sich der NMOS in einem „eingeschalteten” Zustand, was die Ausgabe des Puffers auf eine Tiefpegelspannung (Masse) einstellt. Der PMOS befindet sich in einem „ausgeschalteten” Zustand. Der NMOS wird auf einen „Tiefpegelzustand” (d. h., hohen Widerstand) gesetzt und alle PMOS werden auf „eingeschaltet” eingestellt. Dies erzeugt eine verhältnismäßig steil ansteigende Flanke in der Spannung, welche dem Body zugeführt wird. Ein PMOS-Transistor (z. B. 2110P2) wird dann „ausgeschaltet”, was die Steilheit des Spannungssignals verringert. Dann kann ein weiterer PMOS-Transistor (z. B. 2110P3) „ausgeschaltet” werden usw., bis die gewünschte „eingeschaltete” Spannung erreicht ist. Ein ähnliches Verfahren kann durchgeführt werden, um die Geschwindigkeit, mit welcher die Spannung in einen „ausgeschalteten” Zustand zurückkehrt, maßgeschneidert anzupassen, wie in dem Zeitablaufdiagramm 2112 dargestellt ist.
Die invertierenden Verstärker oder Puffer, z. B. 2102, steuern die Kapazität des zu steuernden Transistors. Dieser Transistor stellt für den Puffer 2102 eine Last dar. Die Anzahl von NMOS- und PMOS-Transistoren innerhalb des Puffers 2102 stellt die Treiberstärke (d. h., den Strom) des Puffers 2102 bereit. Diese, kombiniert mit der zu steuernden Transistorlast, bestimmt, wie schnell die Ausgangsspannung erreicht werden kann.
Um eine geglättete Verringerung unter Verwendung des Schaltkreises der 21 zu erzielen, werden ebenso anfänglich alle NMOS- und PMOS-Transistoren auf einen „Tiefpegel” eingestellt oder „ausgeschaltet”. Alle PMOS-Transistoren 2110P und z. B. ein NMOS-Transistor (z. B. 2110N1) werden auf einen „Hochpegel” eingestellt oder „eingeschaltet”. Anfänglich erzeugt dies eine verhältnismäßig leicht abfallende Flanke. Ein weiterer NMOS-Transistor (z. B. 2110N2) wird dann „eingeschaltet”, was die Steilheit des Spannungssignals, welches dem Body zugeführt wird, erhöht. Ein weiterer NMOS-Transistor (z. B. 2110N3) kann dann „eingeschaltet” werden usw., bis die gewünschte „ausgeschaltete” Spannung erreicht ist. Ebenso können die invertierenden Verstärker 2104 mit dem Gate verbunden werden, wie unter Bezugnahme auf 20 beschrieben. Überdies kann die Anzahl der Verstärker 2104 beeinflusst werden, um eine Verzögerung einzufügen oder beizubehalten. Es kann z. B. einen invertierenden Verstärker mehr geben, welcher ein Signal für den Body bereitstellt, als es invertierende Verstärker gibt, um ein Signal für das Gate bereitzustellen. Gemäß dieser Ausführungsform können Nicht-Linearitäten in Bezug auf die Transistoren in dem Schaltpaar 2100 derart kompensiert werden, dass ein Strom und/oder eine Transkonduktanz (gm) in dem Transistor konstant gehalten wird. Überdies kann ein zusätzliches oder alternatives Signal 2114 hinzugefügt werden, um die Signaleigenschaften des an dem Gate bereitgestellten Signals einzustellen.
Veranschaulichendes Verfahren zum Einstellen von Signalparametern
Hierin werden verbesserte Techniken zum Verringern eines Energieverbrauchs, einer Substratkopplung und eines Übersprechens offenbart, welche von Halbleitervorrichtungen hervorgerufen werden, die mit einer geschalteten Gate- und/oder Substrat-Vorspannung betrieben werden, um das Niederfrequenzrauschen, z. B. ein Flicker-Rauschen oder ein 1/f-Rauschen, oder ein Impulsrauschen, ein so genanntes random telegraph noise, in der Halbleitervorrichtung zu verringern.
Gemäß einer Ausführungsform kann die Verringerung von niederfrequentem Rauschen Zeitspannen benötigen, in denen die Gate/Source-Spannung bei oder unterhalb der Transistorschwellenwertspannung für eine Kanalträgerinversion ist. Eine derartige Gate/Source-Spannung wird als Gate-„Aus”-Spannung bezeichnet. Eine Gate/Source-Spannung oberhalb der Schwellenwertspannung richtet einen Kanalträgerinversionszustand ein, welcher zu einem höheren Kanal- oder Source-zu-Drain-Strom führt, und wird als die Gate-„An”-Spannung bezeichnet. Zusätzlich zu der Gate-„Aus”-Spannung kann eine vorwärts gerichtete Body-Vorspannung zugeführt werden, welche eine Gate/Substrat-Spannung einrichtet, welche den Vorrichtungskanal in einen Trägeranreicherungszustand steuert. Diese Body-Vorspannung wird auch häufig als Body-Vorspannung, Substrat-Vorspannung, Rück-Vorspannung, Bulk-„An”-Vorspannung oder vorwärts gerichteter Body-Vorspannungszustand bezeichnet.
Das Erreichen eines Anreicherungszustands durch Gate-„Aus”- und Substrat-„An”-Signale kann als der Rauschverringerungszustand bezeichnet werden, d. h. der Zustand, welcher benötigt wird, um das Niederfrequenzrauschen zu verringern. Das Niederfrequenzrauschen wird während Zeitspannen verringert, in welchen eine Gate-„Aus”- und eine Substrat-„An”-Spannung gleichzeitig anliegen. Der Betrag der Rauschverringerung hängt von dem Verhältnis der Zeit, in welcher sich die Vorrichtung in einer Anreicherung befindet, verglichen mit der Zeit, in welcher sich die Vorrichtung in einem Inversionszustand befindet, sowie dem Grad des Anreicherungszustands, welcher erreicht wird, ab. Der Grad des Anreicherungszustands, welcher erreicht wird, kann z. B. von der Amplitude der Gate-„Aus”- und Substrat-„An”-Signale abhängen. Der Betrag der Rauschverringerung kann ferner von dem Verhältnis der Dauer, während der sich die Vorrichtung in dem Anreicherungszustand befindet, verglichen mit der Dauer, während der sich die Vorrichtung in dem Inversionszustand befindet, abhängen. Das Verhältnis der Dauer hängt von den Zeitsteuerungsmustern der Gate-„Aus”- und der Substrat-„An”-Signale ab, welche durch die Frequenzspektren und Phasenspektren oder durch Amplitude, Periode, Phase und Tastgrad der Gate-„Aus”- und Substrat-„An”-Signale definiert werden.
Die Signaleigenschaften (z. B. Frequenz- und Phasenspektren, Amplitude, Phase, Periode, Tastgrad usw.) der Gate-„Aus”- und Substrat-„An”-Signale (oder Spektren von Signalen) können von den Signaleigenschaften des eigentlichen Signals (oder Spektren von Signalen), welches zu verarbeiten ist, unterschieden werden. Das eigentliche zu verarbeitende Signal ist ein Signal, welches eine Nutzinformation enthält, wie z. B. bei einer drahtlosen Kommunikationsvorrichtung das Sprachsignal eines menschlichen Wesens oder ein beliebiges anderes Signal, welches eine Information enthält. Die Signaleigenschaften der Gate-„Aus”- und Substrat-„An”-Signale müssen jedoch nicht in einer beliebigen Art und Weise mit den Signaleigenschaften des zu verarbeitenden Signals in Beziehung gesetzt werden. Als ein veranschaulichendes Beispiel benötigt die Phasenrauschverringerung bei einem spannungsgesteuerten Oszillator (VCO) bei einem 100-kHz-Versatz von einer Trägerfrequenz die Gate-„Aus”- und Substrat-„An”-Signale für eine Rauschdämpfung nicht bei der gleichen Frequenz wie die Oszillatorfrequenz des VCO, welche z. B. 14 GHz sein kann. Tatsächlich kann ein Zuführen der Gate-„Aus”- und Substrat-„An”-Signale mit einer Periodendauer von 1 μs ausreichend sein, um das Rauschen bis zu 100 KHz zu verringern. Eine niedrigere Schaltfrequenz des Gate-„Aus”- und Substrat-„An”-Signals verringert die Schaltleistung P_SW gemäß P_SW ~ (ist proportional zu) C·A²·f, wobei „C” eine Kapazität (aus Sicht des Gates oder des Substrats) ist, „A” die Amplitude (des Gate- oder Substrat-Signals) ist und „f” die Schaltfrequenz ist. Eine niedrigere Schaltfrequenz des Gate-„Aus”- und Substrat-„An”-Signals kann ferner eine Substratkopplung verringern, d. h. den Effekt eines Koppeln des Signals zu dem Substrat. Die Substratkopplung wird mit einer niedrigeren Frequenz verringert, da die Impedanz, welche von dem Gate zu dem Substrat und von der Bulk-Wanne oder der Body-Wanne des Transistors in Richtung des Substrats erzeugt wird, mit niedrigerer Frequenz erhöht wird. Zusätzlich ermöglicht die Verwendung von unterschiedlichen spektralen Eigenschaften des geschalteten Gate-„Aus”- und Substrat-„An”-Signals zu den spektralen Eigenschaften des Signals, welches von einem Lösungskonzept eines Systems auf dem Chip zu verarbeiten ist, die Trennung der entsprechenden Frequenzspektren in dem Frequenzbereich. Dies hat den Effekt eines verringerten Übersprechens zwischen den Signalen. Überdies ermöglicht ein Auswählen der Frequenzspektren der geschalteten Gate-„Aus”- und Substrat-„An”-Signale über den Frequenzspektren von den zu verarbeitenden Signalen flächeneffizientere Filtertechniken auf dem Chip, um die Frequenzkomponenten der geschalteten Gate-„Aus”- und Substrat-„An”-Signale zu filtern.
Ein Optimieren der Periodendauer und des Tastgrades des vorwärts gerichteten Body-Vorspannungssignals und des Gate-„Aus”-Signals kann niedrigere vorwärts gerichtete Body-Vorspannungsspannungen ermöglichen, welche wiederum einen Leistungsverbrauch verringern können. Ferner verhindert ein einstellen der Periodendauer des vorwärts gerichteten Body-Vorspannungssignals den Bedarf an einem konstanten vorwärts gerichteten Body-Vorspannungssignal und führt zu einem geringeren Leistungsverbrauch. Zusammengefasst ermöglicht dies, dass ein vorwärts gerichtetes Body-Vorspannungssignal wahlweise auf der Grundlage der vorausgewählten Tastgrade des Steuersignals, welches die aktive Vorrichtung steuert, zugeführt wird.
Ein Betreiben eines Transistors, wie z. B. eines Transistors für eine Verwendung in einer drahtlosen Kommunikationsvorrichtung, unter Verwendung eines vorwärts gerichteten Body-Vorspannungssignals und eines Gate-„Aus”-Signals bei einer Frequenz, die höher als die Frequenz des zu bearbeitenden Signals ist, kann ein Signalübersprechen durch eine Trennung von Frequenzbändern verhindern und kann es vereinfachen, jedes Signal herauszufiltern. Die Frequenz der vorwärts gerichteten Body-Vorspannung braucht nur etwas höher zu sein als die Frequenz des Steuersignals oder des zu verarbeitenden Signals; eine Verwendung einer viel höheren Frequenz, z. B. einer zehnmal höheren Frequenz, ermöglicht jedoch ein einfaches Filtern für Filter auf dem Chip, so genannte „On-Chip-Filter”, da derartige Filter zum Herausfiltern von Signalen bei höheren Frequenzen kleinere Flächenanforderungen aufweisen.
22 zeigt ein Zeitablaufdiagramm, welches einen grundlegenden Zeitablaufmusterplan darstellt, welcher für ein vorwärts gerichtetes Body-Vorspannungssignal und ein Gate-„Aus”-Signal zu verwenden ist. Ein Steuersignal 2202 kann z. B. dem Gate-Anschluss 224, welcher in 2 gezeigt ist, zugeführt werden. Das Steuersignal 2202, welches auf dem tatsächlich zu verarbeitenden Signal beruhen kann, weist eine „An”-Zeit 2206 und eine „Aus”-Zeit 2208, eine Periodendauer 2210 und eine Amplitude 2212 auf. Das vorwärts gerichtete Body-Vorspannungssignal 2204 weist eine „Aus”-Zeit 2214, eine „An”-Zeit 2216 und eine Amplitude 2218 auf. Das Steuersignal 2202 und das vorwärts gerichtete Body-Vorspannungssignal 2204 sind um 180° phasenverschoben gezeigt. Wenn das Steuersignal „an” ist, ist somit das vorwärts gerichtete Body-Vorspannungssignal „aus”. Dies ist nur exemplarisch, da die Signale gemäß dieser Ausführungsform beide für zumindest eine endliche Zeitdauer „aus” oder „an” sein können.
Bei digitalen Schaltkreisen kann eine dynamische Einstellung einer Schwellenwertspannung V_th ausgeführt werden, indem während eines „ausgeschalteten” Zustands eines Transistors eine umgekehrte Body-Vorspannung angelegt wird, um die Schwellenwertspannung zu vergrößern und so einen Leckstrom des Schaltkreises zu verringern. Eine vorwärts gerichtete Body-Vorspannung (wobei ein Source eines NMOS mit Masse verbunden ist und ein Sources eines PMOS mit VDD verbunden ist) wird in dem „eingeschalteten” Zustand des Transistors angelegt, um die Schwellenwertspannung zu verringern und so den Strom zu vergrößern. Dies führt zu einem Schaltkreis, welcher einen geringen „Aus”-Leckstrom und eine hohe Verarbeitungsgeschwindigkeit aufweist. Dies ist im Allgemeinen eine gleichphasig geschaltete Gate- und Body-Vorspannung, d. h. eine Phasendifferenz zwischen dem Gate- und dem Body-Signal von näherungsweise 0° (z. B. kann sie näherungsweise 5° oder näherungsweise 10° betragen) oder näherungsweise 360° (z. B. kann sie näherungsweise 350° oder näherungsweise 355° betragen). Um eine Body-Vorspannungsrauschverringerungstechnik wie hierin beschrieben zu erzielen, kann die Phasenverschiebung zwischen dem Steuer-(Gate-)Signal und dem vorwärts gerichteten Body-Vorspannungssignal jedoch näherungsweise 180° betragen, wie in 22 gezeigt. Die Phasenverschiebung zwischen dem Steuer-(Gate-)Signal und dem vorwärts gerichteten Body-Vorspannungssignal kann jedoch eine beliebige geeignete Phasenverschiebung sein, z. B. zwischen näherungsweise 91° und näherungsweise 269°, welche einen Rauschverringerungseffekt erzielt.
23 zeigt ein Zeitablaufdiagramm, welches einen alternativen Zeitablaufmusterplan darstellt. Das Steuersignal 2202 aus 22 ist als Referenz gezeigt. Ein vorwärts gerichtete Body-Vorspannungssignal 2304, welches andere Eigenschaften (z. B. Tastgrad) als das Signal 2204 aufweist, ist auch gezeigt. Insbesondere weist das vorwärts gerichtete Body-Vorspannungssignal 2304 einen Tastgrad auf, welcher gewählt ist, um einen Energieverbrauch gegenüber einer Rauschverringerung auszugleichen. Der Tastgrad für das vorwärts gerichtete Body-Vorspannungssignal 2304 ist: Tastgrad = [n·(2316)] / [(2312)+(2314)+n·(2316)]
Wobei „n” die Anzahl der Substrat-„An”-Zeitspannen bezeichnet. In diesem Beispiel sind die „An”-Zeitspannen gleich lang, aber dies ist nur ein Beispiel, da die „An”-Zeitspannen von unterschiedlicher zeitlicher Länge sein können. Die Tastgradgleichung bestimmt, wie häufig das vorwärts gerichtete Body-Vorspannungssignal dem Transistor 200 zugeführt wird. Die Variablen für die Tastgradgleichung sind die „An”-Zeit 2316 des vorwärts gerichteten Body-Vorspannungssignals, die „Aus”-Zeit 2314 des vorwärts gerichteten Body-Vorspannungssignals und die „Aus”-Periodendauer 2312 des vorwärts gerichteten Body-Vorspannungssignals. Bei dieser Ausführungsform wechselt das vorwärts gerichtete Body-Vorspannungssignal zwischen „an” und „aus” zweimal pro Periode, und der Tastgrad für das vorwärts gerichtete Body-Vorspannungssignal 2304 ist unterschiedlich zu dem Tastgrad für das Steuersignal 2202. Überdies können Signaleigenschaften, wie z. B. die Amplitude 2318 und der Tastgrad des vorwärts gerichteten Body-Vorspannungssignals gewählt werden, um die Zeitmenge zu minimieren, welche benötigt wird, um die Fallen in dem Transistor zu leeren.
24 zeigt eine weitere alternative Ausführungsform, die mit einer vorwärts gerichteten Body-Vorspannung zu verwenden ist und bei welcher ein vorwärts gerichtetes Body-Vorspannungssignal 2404 dem Transistor 200 zugeführt wird. Das vorwärts gerichtete Body-Vorspannungssignal 2404 weist die Eigenschaft auf, dass die Periodendauer länger als die Periodendauer des Steuersignals 2202 ist, und dass das Signal 2404 nur einmal pro Periode „eingeschaltet” und „ausgeschaltet” wird. Somit wird die vorwärts gerichtete Body-Vorspannungswirkung während bestimmter Zeitspannen erzielt, wenn das Steuersignal 2202 „ausgeschaltet” ist, aber sie wird nicht zu jeder Zeitspanne erreicht, in welcher das Steuersignal „aus” ist. Das vorwärts gerichtete Body-Vorspannungssignal 2404 stellt die Vorteile bereit, kann aber Leistung sparen, indem das vorwärts gerichtete Body-Vorspannungssignal 2404 nicht zu jeder Zeit, zu der das Steuersignal „aus” ist, angelegt wird. Wie durch die gepunkteten Linien und gemäß einer alternativen Ausführungsform gezeigt wird, kann überdies die „An”-Zeit und die Amplitude des vorwärts gerichteten Body-Vorspannungssignals eingestellt werden.
25 stellt zwei andere alternative Ausführungsformen dar, welche für die vorwärts gerichtete Body-Vorspannung zu verwenden sind und bei welchen ein vorwärts gerichtetes Body-Vorspannungssignal 2504 oder 2506 dem Transistor 200 zugeführt wird. Hier heben die zwei Ausführungsformen die Verwendung von unterschiedlichen Periodendauern eines vorwärts gerichteten Body-Vorspannungssignals mit höherer Frequenz hervor. Das vorwärts gerichtete Body-Vorspannungssignal 2504 weist eine Periodeneigenschaft auf, welche länger als die Periodendauer des Steuersignals 2202 ist. Die Frequenz des vorwärts gerichteten Body-Vorspannungssignals 2504 ist erheblich höher als die des Steuersignals 2202, welches zweimal zwischen „an” und „aus” während des „Aus”-Zustands des Steuersignals 2202 wechselt. Das vorwärts gerichtete Body-Vorspannungssignal 2504 kann jedoch eine verringerte „An”-Zeit 2514 kombiniert mit einer höheren Amplitude aufweisen, was zu einem geringeren Übersprechen oder einer geringeren Stromaufnahme führt. Das zweite vorwärts gerichtete Body-Vorspannungssignal 2506 spiegelt die Frequenz des ersten Signals 2504 wider, weist jedoch eine kürzere Periodendauer auf. Man beachte die Unterschiede zwischen den „Aus”-Zeiten 2512 und 2516. Das Steuersignal kann das gleiche wie das Nutzsignal, d. h. das zu verarbeitende Signal, sein, wie z. B. das Schwingungssignal eines VCO, oder das Steuersignal kann ein anderes als das Nutzsignal sein, wie z. B. ein Rauschdämpfungssignal von einem LNA.
26 zeigt eine weitere alternative Ausführungsform für ein Zuführen eines vorwärts gerichteten Body-Vorspannungssignals zu einem Transistor 200. Ein vorwärts gerichtetes Body-Vorspannungssignal 2604 weist eine geringere Frequenz als das Steuersignal 2202 auf. Demzufolge ist das vorwärts gerichtete Body-Vorspannungssignal 2604 für einen Anteil der Zeit (2614) „an”, zu der das Steuersignal 2202 „aus” ist. Zusätzlich oder alternativ kann die Periodendauer derart sein, dass das vorwärts gerichtete Body-Vorspannungssignal 2604 für einen Anteil der Zeit (2612) „aus” ist, zu der das Steuersignal 2202 „aus” ist. In dem gezeigten Beispiel sind die Frequenzen und die Periodendauern des Steuersignals 2202 und des vorwärts gerichteten Body-Vorspannungssignals 2604 derart eingestellt, dass das vorwärts gerichtete Body-Vorspannungssignal 2604 alle 1,5 Zyklen der Frequenz des Steuersignals 2202 zwischen „an” und „aus” wechselt.
Wie in Form von Beispielen in 22-26 gezeigt wurde, können das vorwärts gerichtete Body-Vorspannungssignal und das Steuersignal periodische Signale mit diskreten Frequenzspektren sein, welche in den Figuren in dem Zeitbereich dargestellt wurden. Das vorwärts gerichtete Body-Vorspannungssignal und das Steuersignal können auch nicht periodische Signale sein, welche kontinuierliche Frequenz- und Phasenspektren in dem Frequenzbereich aufweisen. Bei einer periodischen Ausführungsform kann die grundlegende Oberwelle oder die Grundfrequenz (z. B. eine untere Grenze oder die niedrigste Frequenz in einer harmonischen Reihe) des periodischen vorwärts gerichteten Body-Vorspannungssignals unterschiedlich zu der Frequenz der grundlegenden Oberwelle oder der Grundfrequenz des periodischen Steuersignals sein. Z. B. kann die Frequenz der grundlegenden Oberwelle oder der Grundfrequenz des periodischen vorwärts gerichteten Body-Vorspannungssignals größer als ein zweifaches (oder dreifaches, vierfaches, fünffaches, zehnfaches oder n-faches) der Frequenz der grundlegenden Oberwelle oder der Grundwelle des periodischen Steuersignals sein. Für das nicht-periodische Signal, welches ein kontinuierliches Spektrum aufweist, kann ein unterer Grenzfall durch einen bestimmten Schwellenwert der Amplitude der entsprechenden unteren Grenzfrequenz definiert werden. Insbesondere kann die untere Grenze erreicht werden, wenn die Amplitude dieser Frequenzkomponente diesen Schwellenwert erreicht oder darunter fällt.
Wie zuvor erwähnt, müssen die Signaleigenschaften der Gate-„Aus”- und Substrat-„An”-Signale nicht in irgendeiner Art und Weise mit den Signaleigenschaften des zu verarbeitenden Signals in Beziehung stehen. Die Schaltfrequenz kann z. B. größer oder kleiner als die Frequenz des zu verarbeitenden Signals sein. Somit kann zusätzlich oder alternativ eine Mittelfrequenz des Frequenz- und Phasenspektrums des vorwärts gerichteten Body-Vorspannungssignals oder des Steuersignals von einer Mittelfrequenz des Frequenz- und Phasenspektrums des zu verarbeitenden Signals durch die Frequenzbandbreite (oder Linienbreite) des Body-Vorspannungssignals, des Steuersignals oder des zu verarbeitenden Signals getrennt werden.
Das Trennen kann auf der Bandbreite von einem der Signale basieren. Wenn z. B. das Frequenz- und Phasenspektrum des vorwärts gerichteten Body-Vorspannungssignals eine erste Bandbreite (oder Linienbreite) aufweist, das Frequenz- und Phasenspektrum des Steuersignals eine zweite Bandbreite (oder Linienbreite) aufweist und das Frequenz- und Phasenspektrum des zu verarbeitenden Signals eine dritte Bandbreite (oder Linienbreite) aufweist, kann das Frequenz- und Phasenspektrum des zu verarbeitenden Signals von dem Frequenz- und Phasenspektrum des vorwärts gerichteten Body-Vorspannungssignals und/oder dem Frequenz- und Phasenspektrum des Steuersignals durch die größte Bandbreite (oder Linienbreite) der ersten, zweiten und dritten Bandbreite (oder Linienbreite) getrennt werden.
Das Schaltsignal (für Body und Gate) kann auch bei einer zweckmäßigen Signalfrequenz angeordnet werden, z. B. könnte die Schaltfrequenz bei 26 MHz des Quarzoszillators, welcher in einem PLL die Frequenz des bei 14 GHz schwingenden RF-Oszillators steuert, angeordnet werden. Das System muss ohnehin das Übersprechen aufgrund des 26-MHz-Signals bewältigen. Somit kann es vorteilhaft sein, die Schaltfrequenz bei einer Frequenz eines bereits in dem System vorhandenen Signals anzuordnen. Eine 26-MHz-Schaltfrequenz ist z. B. ausreichend, um das Phasenrauschen eines 14-GHz-Oszillators hinauf bis zu einem Trägerversatz von 1 MHz zu verringern. Gemäß dieser Ausführungsform werden die Transistoren des 14-GHz-Oszillators mit diesen 26 MHz geschaltet (unter Verwendung von z. B. einem VCO, wobei seine negative Leitungsstufe Doppelzweige wie in 11 oder 13 verwendet), was die (zweckmäßige) Signalfrequenz des Quarzoszillators ist, welcher die Frequenz des 14-GHz-Oszillators über den Phasenregelkreis steuert.
Exemplarischer Schaltkreis und exemplarische Vorrichtung für eine Vorspannung außerhalb eines Versorgungsspannungsbereiches
Gemäß einer Ausführungsform kann ein Schaltkreis einen ersten Transistor, welcher ausgestaltet ist, zwischen einem ersten vorgespannten Zustand und einem zweiten vorgespannten Zustand umzuschalten, und einen zweiten Transistor, welcher ausgestaltet ist, zwischen einem ersten vorgespannten Zustand und einem zweiten vorgespannten Zustand umzuschalten, aufweisen. Gemäß dieser Ausführungsform liegt mindestens einer der vorgespannten Zustände außerhalb eines Versorgungsspannungsbereiches. Der Begriff „außerhalb der Versorgungsspannung”, wie er hierin verwendet wird, kann sich auf Spannungen beziehen, welche sich über oder unter der Betriebsspannung von Drain zu Source oder von Gate zu Source, die für einen zuverlässigen Betrieb der Vorrichtung notwendig ist, befinden. Dies kann dazu führen, dass die Spannung außerhalb des Versorgungsspannungsbereichs positiver oder negativer als die Betriebsspannung von Source oder Drain ist. Wenn z. B. der Betriebsspannungsbereich 0 V bis 3 V beträgt, kann jeder Wert größer als 3 V oder kleiner als 0 V ein Signal außerhalb des Versorgungsspannungsbereiches bezeichnen. Weiterhin kann bei einem NMOS-Transistor eine Spannung außerhalb des Versorgungsspannungsbereichs negativer oder kleiner als die Source-, Drain- und Bulk-Spannung des Transistors sein, z. B. unter 0 V. Bei einem PMOS-Transistor kann eine Spannung außerhalb des Versorgungsspannungsbereiches positiver oder höher als die Source-, Drain- und Bulk-Spannung des Transistors sein, z. B. über 3 V.
Das Rauschen eines gegebenen Transistors kann zumindest teilweise von der Gate-zu-Source- und/oder Gate-zu-Substrat-Ausschaltspannung abhängen, wenn das Gate-Signal zwischen einem „An”-Zustand und einem „Aus”-Zustand umgeschaltet wird. Somit kann das Rauschen des PMOS-Transistors verringert werden, wenn das Gate-Signal dahingehend geändert wird, dass es positiver als der Versorgungsspannungsbereich ist, wie zuvor definiert. Bei einem PMOS-Transistor wird z. B. der Kanalbereich bei einer positiveren Gate-Spannung, welche außerhalb des Versorgungsspannungsbereiches ist, in Richtung einer stärkeren Anreicherung getrieben (z. B. wird bei einer Versorgungsspannung von 3 V der Transistor dann oberhalb von 3 V betrieben). Bei einem NMOS-Transistor wird der Kanalbereich bei einer negativeren Gate-Spannung, welche außerhalb des Versorgungsspannungsbereiches ist (z. B. < 0 V), in Richtung einer stärkeren Anreicherung getrieben.
Gemäß einer Ausführungsform wird ein Gate-Signal in einer abwechselnden Art und Weise zwischen zwei Vorspannungszuständen bereitgestellt, um ein Flicker-Rauschen eines MOS-Transistors oder einer ähnlichen aktiven Vorrichtung zu verringern. Insbesondere wird in einem ersten Zustand, einem Kanalinversionszustand, ein zu verarbeitendes Eingangssignal V_IN bereitgestellt. In einem zweiten Zustand, einem Kanalanreicherungszustand, wird dem Gate ein Kanalanreicherungssignal V_A bereitgestellt. Bei einer NMOS-Vorrichtung ist das rauschverringernde Kanalanreicherungs-Gate-Signal V_A eine Gate-Vorspannung mit einer negativen Gate-zu-Source-, Substrat- und Drain-Spannung. Bei einer PMOS-Vorrichtung ist das rauschverringernde Kanalanreicherungs-Gate-Signal V_A ein Gate-Vorspannungssignal mit einer positiven Gate-zu-Source-, Substrat- und Drain-Spannung. Das rauschverringernde Kanalanreicherungs-Gate-Signal V_A kann mit einem Wert außerhalb des Versorgungsspannungsbereiches, d. h., unter V_SS (unter der Source-, Drain- und Bulk-Spannung des NMOS-Transistors) oder über V_DD (höher als die Source-, Drain- und Bulk-Spannung des PMOS-Transistors) bereitgestellt werden. Spannungen unter V_SS und über V_DD können von Ladungspumpenschaltkreisen, Schaltkreisen, welche so genannte Bootstrap-Techniken verwenden, oder Schaltkreisen, welche eine Spannungsadditionstechnik verwenden, erzeugt werden.
27 zeigt einen Schaltkreis 2700, welcher ein Rauschverringerungs-Transistorpaar 2702, 2704 mit Schaltern SW11, SW12, SW21, SW22 und einem zu verarbeitenden Signal „IN” umfasst. Der Schaltkreis 2700 ist ferner ausgestaltet, Signale A₁ und A₂ außerhalb eines Versorgungsspannungsbereiches zu empfangen. Die Body-Anschlüsse von jedem der beiden dieser Transistoren mit der Technik außerhalb des Versorgungsspannungsbereiches können mit einer konstanten 0-V-Massespannung oder mit dem Source-Anschluss des Transistors (wie mit den gepunkteten Linien gezeigt) verbunden werden. Eine zusätzliche Body-Vorspannung (welche konstant oder geschaltet sein kann) kann zusätzlich zu der Schalttechnik außerhalb des Versorgungsspannungsbereiches bereitgestellt werden, um eine Rauschdämpfung bereitzustellen. Wenn jedoch die Spannung außerhalb des Versorgungsspannungsbereiches ausreichend hoch ist, kann ein vorwärts gerichtetes Body-Vorspannungssignal zugeführt werden oder nicht.
Der Schaltkreis 2700 kann einen ersten Transistor 2702 aufweisen, welcher ausgestaltet ist, zwischen einem ersten vorgespannten Zustand und einem zweiten vorgespannten Zustand umzuschalten. Der Schaltkreis 2700 kann ferner einen zweiten Transistor 2704 aufweisen, welcher ausgestaltet ist, zwischen einem ersten vorgespannten Zustand und einem zweiten vorgespannten Zustand umzuschalten, wobei mindestens einer der vorgespannten Zustände für jeden Transistor außerhalb eines Versorgungsspannungsbereiches liegt.
Der erste Transistor 2702 und der zweite Transistor 2704 können parallel geschaltet sein, um wie ein geschalteter Transistor zu arbeiten, und können mit einer Last 2706 (z. B. einer Induktivität, einem Widerstand oder einer anderen geeigneten Vorrichtung) und/oder mit Masse am Anschluss 2708 verbunden werden. Obwohl eine einzelne Last 2706 dargestellt ist, ist es für einen Fachmann klar, dass diese Darstellung nur der Einfachheit halber gezeigt ist, und dass eine separate Last mit jedem Source-Anschluss von jedem Transistor 2702, 2704 gekoppelt sein kann, und dass die Lasten mit einem gemeinsamen Knoten 2708 verbunden sein können. Der erste vorgespannte Zustand für den ersten Transistor 2702 kann ein Kanalanreicherungszustand sein, welcher durch ein Vorspannen des Gates unter Verwendung eines Kanalanreicherungssignals A1 erzeugt wird, während der zweite vorgespannte Zustand für den ersten Transistor 2702 ein Kanalinversionszustand sein kann, welcher durch Zuführen des Eingangssignals IN zu dem ersten Transistor 2702 erzeugt wird. Das Kanalanreicherungssignal A1 kann in diesem Beispiel ein negativer Wert unterhalb des Versorgungsspannungsbereiches sein, während das Eingangssignal IN einen größeren Wert kleiner oder gleich der Versorgungsspannung, bezogen auf einen NMOS-Transistor, aber über der Schwellenwertspannung aufweisen kann. Der zweite Transistor 2704 kann auf einen Kanalanreicherungszustand vorgespannt werden, wenn der erste Transistor 2702 auf einen Kanalinversionszustand vorgespannt ist. Somit kann der erste vorgespannte Zustand für den zweiten Transistor 2704 ein Kanalinversionszustand sein, welcher durch Zuführen des Eingangssignals IN erzeugt wird, während der zweite vorgespannte Zustand für den zweiten Transistor 2704 ein Kanalanreicherungszustand sein kann, welcher durch Vorspannen des Gates unter Verwendung eines Kanalanreicherungssignals A2 erzeugt wird. Das Kanalanreicherungssignal A2 kann in diesem Beispiel auch ein positiver Wert über dem Versorgungsspannungsbereich sein und kann gleich oder unterschiedlich zu dem Kanalanreicherungssignal A1 sein. Gemäß diesem Szenario können die Gates des ersten Transistors 2702 und des zweiten Transistors 2704 abwechselnd mit einer Spannung außerhalb des Versorgungsspannungsbereiches vorgespannt werden.
Wie zuvor beschrieben, kann jeder der Transistoren oder können beide Transistoren ein Gate-Dielektrikummaterial aufweisen, welches über eine Dicke und eine relative Dielektrizitätskonstante definiert ist und derart gewählt ist, dass eine Flicker-Rauscheigenschaft des Transistors unter einen Schwellenwertpegel verringert wird, wenn er mit einer Schalttechnik außerhalb des Versorgungsspannungsbereiches oder mit geschalteten Vorspannungszuständen für Gate und Substrat (Body-Vorspannungstechniken) betrieben wird.
28 zeigt ein schematisches Zeitablaufdiagramm für die Schaltzustände der Schalter SW11, SW12, SW21, SW22 und die Signale A1 und A2 außerhalb des Versorgungsspannungsbereiches. Die Signale A1 und A2 sind als Signale auf einem stabilen „An”-Zustand gezeigt, wobei die Schalter SW11, SW12, SW21 und SW22 hin- und hergeschaltet werden, um den Signalen zu ermöglichen, abwechselnd zu den Gates des ersten Transistors 2702 und des zweiten Transistors 2704 geführt zu werden.
Der Vorspannungszustand außerhalb des Versorgungsspannungsbereiches kann durch einen Steuerschaltkreis erzeugt werden. Wie nachfolgend im Detail beschrieben, kann eine Vorrichtung den in 27 gezeigten Schaltkreis und einen Steuerschaltkreis zum Steuern der Spannung von A1 und/oder A2 aufweisen. Der Steuerschaltkreis kann eines oder mehrere der folgenden Elemente aufweisen: Eine Ladungspumpe, einen Spannungserzeugungsschaltkreis, welcher eine so genannte Bootstrap-Technik verwendet, einen Spannungserzeugungsschaltkreis, welcher eine Spannungsaddiertechnik verwendet, oder einen weiteren geeigneten Schaltkreis oder eine weitere geeignete Vorrichtung.
Veranschaulichendes Verfahren für ein Vorspannen außerhalb eines Versorgungsspannungsbereiches
29 stellt ein Verfahren 2900 zum Betreiben eines Transistors unter Verwendung von zumindest einem Vorspannungssignal, welches eine Spannung außerhalb eines Versorgungsspannungsbereiches aufweist, dar.
Bei 2902 wird dem Transistor ein erstes Signal zugeführt, um den Transistor in eine Kanalinversionsbetriebsart zu versetzen. Bei Verwendung von z. B. einem NMOS kann somit ein Kanalinversionszustand durch Verwenden eines Signals erzeugt werden, welches einen positiven Wert größer als die Source-Spannung oder die Transistor-Schwellenwertspannung aufweist.
Bei 2904 wird dem Transistor ein zweites Signal bereitgestellt, um den Transistor in eine Kanalanreicherungsbetriebsart zu versetzen. Das Signal kann außerhalb des Versorgungsspannungsbereiches sein. Für das NMOS-Beispiel kann somit ein Kanalanreicherungszustand unter Verwendung eines Signals erzeugt werden, welches einen negativen Wert kleiner als die Source-, Drain- und Bulk-Spannung des NMOS-Transistors oder kleiner V_SS aufweist. Insbesondere kann das zweite Signal als ein Gate-Vorspannungssignal mit einer negativen Gate-zu-Source, Substrat- und Drain-Spannung oder einer Spannung unter V_SS bereitgestellt werden.
Das Verfahren kann wiederholt werden, um zwischen einem Kanalinversionszustand und einem Kanalanreicherungszustand hin- und herzuwechseln.
Exemplarische Steuerschaltkreise
30 zeigt einen Ladungspumpenschaltkreis 3000 für negative Spannungen unter V_SS. Zum Beispiel begrenzt ein Begrenzer, welcher N3 und N4 umfasst, eine negative Spannung auf zwei vorwärts vorgespannte pn-Übergangsspannungen. N4 kann eine Dreifachwannenvariante verwenden.
31 ist eine schematische Darstellung eines Schaltkreises 3100, welcher eine so genannte Bootstrap-Technik zum Erzeugen eines Spannungssignals A außerhalb eines Versorgungsspannungsbereiches verwendet.
32 ist eine schematische Darstellung eines Zeitablaufdiagramms von Signalen SO1, SO2 und A, welche bei dem Schaltkreis der 31 verwendet werden können.
33 ist eine schematische Darstellung eines Schaltkreises 3300, welcher eine Spannungsaddiertechnik (oder Pegelverschiebungstechnik) verwendet.
34 ist eine schematische Darstellung einer Vorrichtung, welche den in 27 gezeigten Schaltkreis 2700 mit dem Schaltkreis, welcher eine Spannungsaddiertechnik gemäß dem Stand der Technik verwendet, umfasst, um Spannungen außerhalb des Versorgungsspannungsbereiches zu erzeugen.
35 ist eine schematische Darstellung eines Zeitablaufdiagramms von Signalen A, SN1, SP1 und SP2 der 34.
36 zeigt Schalter, wie z. B. MOSFET-Transistoren, welche verwendet werden, um ein zu verarbeitendes Signal IN und das rauschverringernde Kanalanreicherungssignal A abwechselnd bereitzustellen. Transistoren N1 und P2 können die Schalter SW11 und SW12 (oder SW21, SW22), welche in 27 gezeigt sind, darstellen. Ein Dreifachwannen-NMOS-Transistor, welcher zusätzlich eine höhere Schwellenwertspannung v_th aufweisen kann, kann verwendet werden, um ein Übertragen von negativen Spannungen und ein Blockieren von positiven Spannungen von einem Signalknoten A zu einem Signalknoten AI zu ermöglichen.
Das Schaltverfahren mit Spannungen außerhalb des Versorgungsspannungsbereiches und die entsprechende Konfiguration können auf Vorrichtungen, welche eine so genannte Dreifachwannen-Technologie verwenden, sowie auf Vorrichtungen ohne Dreifachwanne, aber mit nur Zweifachwannen, angewendet werden, welche für Technologien größer als 90 nm üblicher sind. Weiterhin ist es möglich, die offenbarte Vorrichtung (siehe z. B. 34) derart anzuordnen, dass, falls überhaupt, nur wenige Signale eine mögliche Substratkopplung bewirken, und derart, dass Ausläufer, so genannte Spurs, direkt in das Substrat durch den großen Bereich einer rückwärts gerichteten Vorspannungs-/Substratdiode (backbias/substrate diode) wie zuvor beschrieben injiziert werden.
Die zuvor beschriebenen grundlegenden Schaltkreise und Vorrichtungen können für Funkfrequen-/Analogschaltkreise verwendet werden und können eine Flicker-Rauschen-Leistungsverschlechterung verringern. Die zuvor beschriebenen Schaltkreise und Vorrichtungen können bei NMOS-Paaren oder PMOS-Paaren angewendet werden.
Zusammenfassung
Zwecks dieser Offenbarung und der Ansprüche, welche folgen, wurden die Begriffe „gekoppelt” und „verbunden” verwendet, um zu beschreiben, wie verschiedene Elemente miteinander in Beziehung stehen. Eine derartig beschriebene Beziehung von verschiedenen Elementen kann entweder direkt oder indirekt sein. Obwohl der Gegenstand der vorliegenden Erfindung in Bezug auf spezielle strukturelle Merkmale und/oder methodische Vorgänge beschrieben wurde, ist es klar, dass der in den beigefügten Ansprüchen definierte Gegenstand nicht notwendigerweise auf die speziellen beschriebenen Merkmale oder Vorgänge beschränkt ist. Vielmehr werden die speziellen Eigenschaften und Vorgänge als bevorzugte Ausführungsformen für eine Realisierung der Ansprüche offenbart. Die speziellen hierin beschriebenen Merkmale und Vorgänge und Variationen dieser speziellen Merkmale und Vorgänge können getrennt oder miteinander kombiniert implementiert werden.

Claims

Schaltkreis, umfassend: einen ersten Transistor (2702), welcher ausgestaltet ist, zwischen einem ersten Gate-vorgespannten Zustand und einem zweiten Gate-vorgespannten Zustand umgeschaltet zu werden; und einen zweiten Transistor (2704), welcher ausgestaltet ist, zwischen einem ersten Gate-vorgespannten Zustand und einem zweiten Gate-vorgespannten Zustand umgeschaltet zu werden, wobei mindestens einer der Gate-vorgespannten Zustände für jeden Transistor außerhalb eines Versorgungsspannungsbereiches liegt und wobei der erste Transistor (2702) und der zweite Transistor (2704) entweder paarweise NMOS Transistoren oder PMOS Transistoren umfassen, und – einen Steuerschaltkreis, welcher ausgestaltet ist, den ersten Transistor (2702) zwischen einem ersten Gate-vorgespannten Zustand und einem zweiten Gate-vorgespannten Zustand umzuschalten und den zweiten Transistor (2704) zwischen einem zweiten Gate-vorgespannten Zustand und einem ersten Gate-vorgespannten Zustand umzuschalten, wobei der erste Transistor in dem ersten Gate-vorgespannten Zustand außerhalb des Versorgungsspannungsbereiches einen ausgeschalteten Zustand erreicht und der zweite Transistor in dem zweiten Gate-vorgespannten Zustand außerhalb des Versorgungsspannungsbereiches einen ausgeschalteten Zustand erreicht.
Schaltkreis nach Anspruch 1, wobei der Steuerschaltkreis umfasst: eine Ladungspumpe (3000), einen Spannungserzeugungsschaltkreis (3100), welcher eine Bootstrap-Technik verwendet, oder einen Spannungserzeugungsschaltkreis (3300), welcher eine Spannungsaddiertechnik verwendet.
Schaltkreis nach Anspruch 1 oder 2, wobei der erste Transistor (2702) parallel mit dem zweiten Transistor (2704) verbunden ist und der Steuerschaltkreis ein erstes Signal (IN) für den ersten Transistor (2702) bereitstellt, um den ersten Transistor (2702) in eine Kanalinversionsbetriebsart zu versetzen, und ein zweites Signal (A2) für den zweiten Transistor (2704) bereitstellt, um den zweiten Transistor (2704) in eine Kanalanreicherungsbetriebsart zu versetzen.
Schaltkreis nach Anspruch 3, wobei, wenn sich der erste Transistor (2702) in der Kanalinversionsbetriebsart befindet, der zweite Transistor (2704) in der Kanalanreicherungsbetriebsart ist, und, wenn sich der erste Transistor (2702) in einer Kanalanreicherungsbetriebsart befindet, der zweite Transistor (2704) in einer Kanalinversionsbetriebsart ist.
Verfahren zum Betreiben eines ersten Transistors und eines zweiten Transistors, umfassend: Bereitstellen eines ersten Signals (IN) für den ersten Transistor (2702) und den zweiten Transistor (2704), um den ersten Transistor (2702) oder den zweiten Transistor (2704) in eine Kanalinversionsbetriebsart zu versetzen; und Bereitstellen eines zweiten Signals (A1) für den ersten Transistor (2702) und eines dritten Signals (A2) für den zweiten Transistor (2704), um den ersten Transistor (2702) oder den zweiten Transistor (2704) in einen ausgeschalteten Zustand zu versetzen, wobei das zweite und dritte Signal (A1, A2) eine Spannung außerhalb des Versorgungsspannungsbereiches aufweist, wobei der erste Transistor (2702) und der zweite Transistor (2704) entweder paarweise NMOS Transistoren oder PMOS Transistoren umfassen.
Verfahren nach Anspruch 5, wobei der erste und zweite Transistor (2702, 2704) NMOS-Transistorvorrichtungen sind und das zweite und dritte Signal (A1, A2) eine negativere Spannung als der Versorgungsspannungsbereich aufweist.
Verfahren nach Anspruch 5, wobei der erste und zweite Transistor (2702, 2704) PMOS-Vorrichtungen sind und das zweite und dritte Signal (A1, A2) eine positivere Spannung als die Versorgungsspannung aufweist.