WO2003017371A2 - Integrierte halbleiterschaltung mit einem varaktor - Google Patents

Integrierte halbleiterschaltung mit einem varaktor Download PDF

Info

Publication number
WO2003017371A2
WO2003017371A2 PCT/DE2002/002953 DE0202953W WO03017371A2 WO 2003017371 A2 WO2003017371 A2 WO 2003017371A2 DE 0202953 W DE0202953 W DE 0202953W WO 03017371 A2 WO03017371 A2 WO 03017371A2
Authority
WO
WIPO (PCT)
Prior art keywords
varactor
source
semiconductor circuit
drain
implantation
Prior art date
Application number
PCT/DE2002/002953
Other languages
English (en)
French (fr)
Other versions
WO2003017371A3 (de
Inventor
Judith Maget
Marc Tiebout
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2003017371A2 publication Critical patent/WO2003017371A2/de
Publication of WO2003017371A3 publication Critical patent/WO2003017371A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0808—Varactor diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00—Continuous tuning
    • H03J3/02—Details
    • H03J3/16—Tuning without displacement of reactive element, e.g. by varying permeability
    • H03J3/18—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance
    • H03J3/185—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance with varactors, i.e. voltage variable reactive diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Definitions

  • VCO circuits can be formed from capacitors and inductors, in the simplest case through an LC resonant circuit consisting of an inductor and a capacitor, which are connected in parallel to one another.
  • VCO circuits contain varactors, i. H. Capacitors whose capacitance can be varied. It takes advantage of the fact that the capacity of a
  • Varactors depends on the operating point, ie on the voltages present at the gate, drain and on the substrate. By a Changing the voltage that is applied to the varactor of the VCO circuit, the capacitance of the varactor and thereby in turn the electrical oscillation behavior, in particular the resonance frequency of the oscillation circuit, is set.
  • a measure of the size of the range over which the capacity of a varactor can be set is the capacity ratio, i. H. the ratio of the largest possible capacity of the varactor to its smallest possible capacity.
  • This capacitance ratio depends on the design of the integrated varactor and on the technology used to manufacture the semiconductor circuit.
  • bipolar transistor circuits or BiCMOS circuits with bipolar transistors and MOSFETs (metal oxide semiconductor field effect transistors) of both types of conductors (pMOS and nMOS)
  • varactors are produced by their own process steps as diode varactors, i. H. manufactured as capacitance diodes.
  • the transition between the source electrode and the drain electrode of a transistor can be used as a capacitance diode.
  • the capacitance of the gate electrode can also be used as a varactor with respect to the substrate region located beneath the gate oxide, including the source and drain electrodes.
  • the present invention relates to the latter variant.
  • one of the two capacitor plates is formed by the gate electrode, which is then the upper electrode of the capacitor.
  • the gate oxide serves as a capacitor dielectric.
  • the second capacitor plate is formed by the semiconductor substrate under the gate electrode including the source and drain implantation, the source and drain implantation being electrically short-circuited to one another.
  • Their electrical potential compared to that of the substrate contact for the bulk material is set via a DC voltage. This DC voltage is used to determine the amount and distribution of the Electrode accumulated charges changed and thus adjusted the capacity of the varactor.
  • Semiconductor circuits always have transistors, each with a gate layer stack arranged above a gate oxide layer, a source implantation and a drain implantation, extension implantations being usually provided between sides of the source implantation and the drain implantation of the transistor, and that Semiconductor substrate between the extension implantations is homogeneously doped in the lateral direction.
  • CMOS circuits which have transistors as well as varactors designed in the manner described above are known.
  • the advantage of such circuits is that the varactors can be produced by the same process steps as transistors in MOSFET construction.
  • MOSFET circuits when a CMOS circuit or a BiCMOS circuit is manufactured, no additional process steps are required to manufacture the varactors.
  • the gate-source-and-drain electrodes of the transistors are formed in the same way in the varactors. Only through the different connection, in particular through the short-circuiting of the source and drain electrodes, do MOSFET structures become varactors.
  • the capacity ratio of integrated varactors, which are constructed in a construction corresponding to the transistors, is limited.
  • pocket implantations (or, depending on the implant winding, halo implantations) are introduced below the LDD implantations, which consist of dopants of opposite charge carrier types, such as the source / drain implantations. They are used to optimize transistor characteristics.
  • the varactor formed from transistor structures is designed without these additional implantations.
  • the doping of the semiconductor substrate beneath the gate oxide layer between the source implantation and the drain implantation is homogeneous in the lateral direction.
  • the range of the laterally homogeneous dopant concentration extends to the source implantation and the drain implantation. Since the source implantation and the drain implantation are arranged in the lateral direction completely outside the base area of the layer stack of the upper electrode of the varactor, the region of the laterally homogeneous doping also extends beyond the side walls of the gate layer stack. out. It can extend up to or beyond the spacers.
  • extension areas i.e. H. the LDD implantations and, if necessary, also the pocket
  • transistor construction In the manufacture of varactors from transistor structures, i. H. In “transistor construction” it was assumed that extension areas between the source and drain implantations improve the switching behavior of the transistors, for example increase the transistor performance. Over the years, implantation depths, lateral dimensions of dopants to be introduced, dimensions of spacers, implantation angles, temperature and duration of thermal treatments for the diffusion of implanted dopants and other parameters with regard to the electrical switching behavior of transistors have been optimized.
  • a preferred embodiment provides that the doping, which is arranged directly under the gate oxide layer of the varactor and is homogeneous in the lateral direction, extends outside the base area of the layer stack of the upper electrode of the varactor. The endowment therefore extends to the source / drain implantations located completely outside the base area of the upper electrode.
  • the doping of the semiconductor substrate which is homogeneous in the lateral direction extends between the source implantation and the drain implantation beyond the center of base areas of spacers which cover side walls of the layer stack of the upper electrode.
  • a particularly large distance between the source and drain implantation from one another and from the side walls of the upper electrode is set. With constant voltages, even more charge carriers can accumulate in this area, which increases the maximum capacity of the varactor.
  • a first alternative embodiment provides that the homogeneous doping is a channel doping.
  • a channel doping has one in the vertical direction, i. H. inhomogeneous profile in the direction perpendicular to the substrate surface, but is homogeneous in the lateral direction running parallel to the substrate surface within the surface into which it is introduced.
  • the semiconductor circuit is preferably a CMOS circuit or a BiCMOS circuit which has pMOS or nMOS transistors in addition to the varactors.
  • the MOSFET transistors have extension implantations between the source and drain implantations.
  • Such a semiconductor circuit is produced by structuring the implantation mask for introducing the extension implantations in such a way that the mask openings expose the transistors and the mask layer covers the varactors. In any case, a separate mask is required in each case for a CMOS circuit for the transistors of different charge carrier types, so that the suppression of extension regions in the varactors does not require any additional process steps.
  • the laterally homogeneous doping of the transistors only extends to the in- side of the extension areas.
  • the extension regions themselves are located between the mutually facing sides of the source and drain implantations, so that the doping of the semiconductor substrate under the gate oxide layer between the source and drain implantations is not homogeneously doped there in the lateral direction. This distinguishes the transistors from the varactors.
  • the semiconductor circuit is preferably a VCO (voltage controlled oscillator) circuit which has an inductance which is connected in parallel with the varactor.
  • the inductor and the varactor form an electrical resonant circuit when connected in parallel.
  • the two varactors of such a circuit can also have substrate connections which are electrically short-circuited to one another. They are used to contact the tub surrounding the varactor.
  • the semiconductor circuit can also be a VCO circuit which has a ring oscillator which has the varactor. Ring oscillators consist essentially of cyclically interconnected inverters. The cyclic connection of the inverters and the time delays caused by the inverters of electrical signals create an electrical resonant circuit.
  • the inverters can be made in MOSFET construction and therefore each contain a varactor according to the invention, with the aid of which the frequency of the resonant circuit can be set.
  • FIG. 1 shows a semiconductor circuit according to the invention with a varactor and a transistor
  • FIGS. 2A to 2C show different embodiments of the varactor from FIG. 1.
  • the source / drain implantations 6, 7 are arranged outside the base area of the gate layer stack 5. Their mutually facing inner sides are located below the base of spacers 10, which cover the side walls 12 of the gate layer stack 5 and thus that of the electrode 3.
  • the substrate is a weakly doped n-well with a concentration of typically 10 15 / cm 3
  • the source / drain implantations have dopant concentrations between 10 20 and 10 21 / cm 3 .
  • Figure 1 The one shown in Figure 1

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Mit integrierten Halbleiterschaltungen können VCO-Schaltungen (voltage controlled oscillator) gefertigt werden, die elektrische Schwingkreise enthalten, deren Schwingverhalten mithilfe eines Varaktors (2), d.h. eines Kondensators variabler Kapazität verändert werden kann. Integrierte Varaktoren (2) werden heute in MOSFET-Bauweise hergestellt, d.h. weisen eine Gate-Elektrode (3) und je eine Source- (6) und eine Drain-Implantation (7) auf, wobei letztere elektrisch kurzgeschlossen werden und gemeinsam mit dem Halbleitersubstrat unter der Gate-Elektrode (3) eine von zwei Kondensatorplatten bilden. Um das Kapazitätsverhältnis der maximalen Kapazität zur minimalen Kapazität eines solchen Varaktors (2) zu erhöhen, wird vorgeschlagen, die Source-/Drain-Implantationen (6, 7) in lateraler Richtung vollständig ausserhalb der Grundfläche (8) des Schichtenstapels (5) der Gate-Elektrode (3) anzuordnen und das Halbleitersubstrat (1) unter der Gateoxidschicht (4) zwischen der Source-Implantation (6) und der Drain-Implantation (7) in lateraler Richtung homogen zu dotieren.

Description

Beschreibung
Integrierte Halbleiterschaltung mit einem Varaktor
Die Erfindung betrifft eine integrierte Halbleiterschaltung, die ein Halbleitersubstrat mit einem Kondensator und einem Transistor aufweist,
- wobei der Kondensator als Varaktor mit einer veränderbaren Kapazität ausgebildet ist und eine obere Elektrode, die als Teil eines über einer Gateoxidschicht angeordneten Schichtenstapels ausgebildet ist, sowie eine Source-Implantation und eine Drain-Implantation aufweist,
- wobei die Source-Implantation und die Drain-Implanta-tion miteinander elektrisch kurzgeschlossen sind und in latera- 1er Richtung vollständig außerhalb der Grundfläche des
Schichtenstapels der oberen Elektrode angeordnet sind, und
- wobei der Transistor einen über einer Gateoxidschicht angeordneten Gate-Schichtenstapel , eine Source-Implantation und eine Drain-Implantation aufweist.
Derartige Halbleiterschaltungen werden beispielsweise als VCO-Schaltungen eingesetzt, in denen das Schwingverhalten eines elektrischen Schwingkreises durch eine Veränderung der Spannung, mit der der Schwingkreis gesteuert wird, einge- stellt wird. Ein solcher Schwingkreis heißt voltage control - led oscillator (VCO) . VCO-Schaltungen werden beispielsweise im Mobilfunkbereich zum Senden oder Empfangen von Signalen eingesetzt .
VCO-Schaltungen können aus Kapazitäten und Induktivitäten gebildet werden, im einfachsten Falle durch einen LC- Schwingkreis aus einer Induktivität und einem Kondensator, die zueinander parallel geschaltet sind. VCO-Schaltungen enthalten Varaktoren, d. h. Kondensatoren, deren Kapazität vari- ierbar ist. Dabei wird ausgenutzt, daß die Kapazität eines
Varaktors vom Arbeitspunkt, d. h. von den an Gate, Drain und am Substrat anliegenden Spannungen abhängig ist. Durch eine Veränderung der Spannung, die an den Varaktor des VCO- Schaltkreises angelegt wird, wird die Kapazität des Varaktors und dadurch wiederum das elektrische Schwingverhalten, insbesondere die Resonanzfrequenz des Schwingkreises eingestellt .
Ein Maß für die Größe des Bereichs, über den die Kapazität eines Varaktors eingestellt werden kann, ist das Kapazitäts- verhältnis, d. h. das Verhältnis der größtmöglichen Kapazität des Varaktors zu seiner kleinstmöglichen Kapazität. Dieses Kapazitätsverhältnis hängt von der Bauweise des integrierten Varaktors und von der für die Herstellung der Halbleiterschaltung verwendeten Technologie ab. In Fertigungsprozessen, mit denen Bipolar-Transistorschaltungen oder BiCMOS- Schaltungen (mit Bipolartransistoren und MOSFETs (metal oxide semiconductor field effect transistor) beiderlei Leitungstyps (pMOS und nMOS) ) hergestellt werden, werden Varaktoren durch eigene Prozeßschritte als Diodenvaraktoren, d. h. als Kapazitätsdioden hergestellt .
In reinen CMOS-Prozessen (complementary MOS) kann der Übergang zwischen der Source-Elektrode und der Drain-Elektrode eines Transistors als Kapazitätsdiode verwendet werden. Es kann aber auch die Kapazität der Gate-Elektrode gegenüber dem unter dem Gateoxid befindlichen Substratbereich einschließ- lieh der Source- und der Drain-Elektrode als Varaktor eingesetzt werden. Die vorliegende Erfindung bezieht sich auf die letztere Variante. Hierbei wird eine der zwei Kondensatorplatten durch die Gate-Elektrode gebildet, die dann die oberen Elektrode des Kondensators ist . Das Gateoxid dient als Kondensatordielektrikum. Die zweite Kondensatorplatte wird durch das Halbleitersubstrat unter der Gate-Elektrode einschließlich der Source- und der Drain-Implantation gebildet, wobei die Source- und die Drain-Implantation miteinander elektrisch kurzgeschlossen werden. Ihr elektrisches Potential gegenüber dem des Substratkontakts für das Bulk-Material wird über eine Gleichspannung eingestellt. Mithilfe dieser Gleichspannung wird die Menge und Verteilung der unter der Gate- Elektrode angesammelten Ladungen verändert und so die Kapazität des Varaktors eingestellt.
Halbleiterschaltungen weisen stets Transistoren mit je einem über einer Gateoxidschicht angeordneten Gate-Schichtenstapel, einer Source-Implantation und einer Drain-Implantation auf, wobei üblicherweise zwischen einander zugewandten Seiten der Source-Implantation und der Drain- Implantation des Transistors Extension-Implantationen vorgesehen sind und das Halb- leitersubstrat zwischen den Extension-Implantationen in lateraler Richtung homogen dotiert ist.
Integrierte Halbleiterschaltungen, die sowohl Transistoren als auch in der oben beschreibenen Weise ausgebildete Varak- toren aufweise, sind bekannt. Der Vorteil solcher Schaltungen ist, das die Varaktoren durch dieselben Prozeßschritte wie Transistoren in MOSFET-Bauweise herstellbar sind. Insbesondere dann, wenn eine CMOS-Schaltung oder eine BiCMOS-Schaltung hergestellt wird, sind keine zusätzlichen Prozeßschritte zum Herstellen der Varaktoren erforderlich. Die Gate-Source-und- Drain-Elektroden der Transistoren sind in gleicher Weise in den Varaktoren ausgebildet. Erst durch die unterschiedliche Verschaltung, insbesondere durch das Kurzschließen der Source- und der Drain-Elektrode werden aus MOSFET-Strukturen Va- raktoren.
Das Kapazitätsverhältnis von integrierten Varaktoren, die in einer den Transistoren entsprechenden Bauweise ausgebildet sind, ist begrenzt.
Es ist die Aufgabe der vorliegenden Erfindung, bei der eingangs geschilderten integrierten Halbleiterschaltung das Kapazitätsverhältnis des Varaktors zu vergrößern. Gleichzeitig sollen Aufwand oder Kosten für die Herstellung der integrier- ten Halbleiterschaltung nicht erhöht werden. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß bei der gattungsgemäßen integrierten Halbleiterschaltung
- zwischen der Source-Implantation (16) und der Drain- Implantation (17) des Transistors (20) Extension- Implantationen (18, 19) vorgesehen sind,
- wohingegen zwischen der Source-Implantation (6) und der Drain-Implantation (7) des Varaktors (2) unmittelbar unter der Gateoxidschicht (4) eine bis an die Source-Implantation
(6) und die Drain-Implantation (7) heranreichende, in late- raler Richtung homogene Dotierung (9) vorgesehen ist.
Heutige MOSFET-Transistoren besitzen außer der Source- und der Drain-Implantation weitere Implantationen, mit denen das elektrische Schaltverhalten der Transistoren optimiert wird. Insbesondere an den einander zugewandten Seiten der Source- und der Drain-Implantation werden schwächere Dotierungen gleichen Ladungsträgertyps wie die Source/Drain-Elektroden implantiert. Die hochkonzentrierten Source-/Drain-Implanta- tionen werden um einen gewissen lateralen Abstand von der Grundfläche des Gate-Schichtenstapels entfernt angeordnet. Zu diesem Zweck werden Spacer, d. h. Seitenwandbedeckungen des Gate-Schichtenstapels durch Abscheidung und weitgehende Rückätzung einer Spacerschicht aufgebracht und die Source- /Drain-Implantationen erst nach der Fertigung der Spacer in das Halbleitersubstrat eingebracht, wobei die Spacer eine Dotierung der unmittelbaren Umgebung der Grundfläche des Gate- Schichtenstapels verhindern.
Die schwächeren, näher an die Grundfläche des Gate-Schichten- stapeis heranreichenden Dotierungen werden vor der Fertigung der Spacer implantiert. LDD-Bereiche (lightly doped drain) dienen dazu, Feldstärkespitzen in Kanalgebieten von Transistoren und dadurch hervorgerufene heiße Ladungsträger zu vermeiden. LDD-Bereiche werden in kleinerem seitlichen Abstand zur Grundfläche des Gate-Schichtenstapels angeordnet, d. h. auf den Innenseiten der Source/Drain-Implantationen. Durch die schwach dotierten LDD-Bereiche werden größere Rau la- dungszonen ausgebildet, über welche anliegende Spannungen abfallen können; die elektrische Feldstärke wird geringer.
Ferner werden Pocket-Implantationen (oder je nach Implantati- onswickel Halo-Implantationen) unterhalb der LDD- Implantationen eingebracht, die aus Dotierstoffen entgegengesetzten Ladungsträgertyps wie die Source-/Drain-Implantationen bestehen. Sie dienen zur Optimierung von Transistorkennlinien.
Herkömmliche Varaktoren, die aus Transistorstrukturen gefertigt werden und lediglich mit einer unterschiedlichen Ver- schaltung der Elektroden versehen sind, weisen unter der Gateoxidschicht zwischen der Source-Implantation und der Drain- Implantation diese zusätzlichen LDD- und Pocket- Implantationen, zumindest aber die LDD-Implantationen auf.
Durch diese Implantationen wird die Dotierstoffkonzentration unter dem Gateoxid in der Nähe der einander zugewandten Seiten der Source-/Drain-Implantationen erhöht. Pocket- Implantationen besitzen eine zu Source-/Drain-Implantationen und LDD- Implantationen entgegengesetzte Dotierung. Die Dotierung des Halbleitersubstrats unterhalb der Gate-Elektrode wird durch die LDD- und/oder Pocket-Implantationen daher in lateraler Richtung inhomogen.
Bei der erfindungsgemäßen integrierten Halbleiterschaltung ist der aus Transistorstrukturen gebildete Varaktor ohne diese zusätzlichen Implantationen ausgebildet. Dadurch ist die Dotierung des Halbleitersubstrats unterhalb der Gateoxidschicht zwischen der Source-Implantation und der Drain- Implantation in lateraler Richtung homogen. Der Bereich der lateral homogenen Dotierstoffkonzentration reicht bis an die Source-Implantation und die Drain-Implantation heran. Da die Source-Implantation und die Drain-Implantation in lateraler Richtung vollständig außerhalb der Grundfläche des Schichten- stapeis der oberen Elektrode des Varaktors angeordnet sind, erstreckt sich auch der Bereich der lateral homogenen Dotierung bis über die Seitenwände des Gate-Schichtenstapels hin- aus. Er kann sich bis unter die Spacer oder noch darüber hinaus erstrecken.
Das Weglassen von Extension-Bereichen, d. h. der LDD- Implantationen und gegebenenfalls auch der Pocket-
Implantationen hat zur Folge, daß das Kapazitätsverhältnis des Varaktors der erfindungsgemäßen integrierten Halbleiterschaltung vergrößert wird.
Bei der Herstellung von Varaktoren aus Transistorstrukturen, d. h. in "Transistorbauweise" wurde von der Erfahrung ausgegangen, daß Extension-Bereiche zwischen den Source- und Drain-Implantationen das Schaltverhalten der Transistoren verbessern, beispielsweise die Transistorperformance erhöhen. Im Laufe der Jahre wurden Implantationstiefen, laterale Abmessungen einzubringender Dotierungen, Abmessungen von Spacern, Implantationswinkel, Temperatur und Dauer von thermischen Behandlungen zur Diffusion implantierter Dotierstoffe und weitere Parameter im Hinblick auf das elektrische Sc alt- verhalten von Transistoren optimiert.
Es hat sich herausgestellt, daß das Verhältnis der maximalen Kapazität zur minimalen Kapazität eines Varaktors in Transistorbauweise erhöht wird, wenn die Extension-Bereiche nicht vorhanden sind. Es wird sowohl der Wert der maximal erreichbaren Kapazität erhöht als auch der Wert der kleinstmöglichen Kapazität verringert. Die Erhöhung der Kapazitätsverhältnisses ist um so stärker, je kürzer die Gate-Länge der als Varaktor eingesetzten Transistorstruktur ist. Insbesondere bei Gate-Längen unterhalb von lμm kann das Kapazitätsverhältnis deutlich vergrößert werden.
Eine bevorzugte Ausführungsform sieht vor, daß die unmittelbar unter der Gateoxidschicht des Varaktors angeordnete, in lateraler Richtung homogene Dotierung sich bis außerhalb der Grundfläche des Schichtenstapels der oberen Elektrode des Varaktors erstreckt. Die Dotierung reicht somit bis an die vollständig außerhalb der Grundfläche der oberen Elektrode angeordneten Source/Drain-Implantationen heran.
Insbesondere ist vorgesehen, daß sich die in lateraler Rich- tung homogene Dotierung des Halbleitersubstrats zwischen der Source-Implantation und der Drain-Implantation über die Mitte von Grundflächen von Spacern, welche Seitenwände des Schichtenstapels der oberen Elektrode bedecken, hinaus erstreckt. Dieser Ausführungsform entsprechend wird ein besonders großer Abstand der Source- und der Drain-Implantation voneinander und von den Seitenwänden der oberen Elektrode eingestellt. In diesem Bereich können sich bei gleichbleibenden Spannungen noch mehr Ladungsträger ansammeln, was die maximale Kapazität des Varaktors erhöht .
Eine erste alternative Ausführungsform sieht vor, daß die homogene Dotierung eine Kanaldotierung ist. Eine Kanaldotierung besitzt ein in vertikaler Richtung, d. h. in Richtung senkrecht zur Substratoberfläche inhomogenes Profil, ist jedoch in lateraler, parallel zur Substratoberfläche verlaufender Richtung innerhalb der Fläche, in die sie eingebracht ist, homogen .
Eine zweite alternative Ausführungsform sieht vor, daß die homogene Dotierung eine den Varaktor umgebende Wannendotierung ist . Die Dotierung einer p-Wanne oder n-Wanne ist in typischer Weise um ein bis drei Größenordnungen schwächer dotiert als der Kanalbereich einer Transistorstruktur. Das Weglassen der Kanaldotierung in denjenigen Transistorstrukturen, die als Varaktor verschaltet werden, hat eine Verringerung der minimalen Kapazität zur Folge, da aufgrund der geringeren Dotierung eine größere Raumladungszone mit geringer Kapazität gebildet wird. Da die maximale Kapazität nicht verringert wird, erhöht sich das Kapazitätsverhältnis des Varaktors.
In Varaktoren können ebenso wie in MOSFET-Transistoren die Source-/Drain- Implantationen mit Dotierstoffen entgegenge- setzten Ladungsträgertyps (n; p) wie die den Varaktor umgebende Wannendotierung vorgesehen sein. Die Ausbildung zur Wanne entgegengesetzt dotierter Source-/Drain-Implantationen ist bei MOSFET-Transistoren sogar erforderlich.
Eine Weiterbildung der Erfindung sieht jedoch vor, daß die Source-Implantation und die Drain-Implantation aus Dotierstoffen gleichen Ladungsträgertyps wie die den Varaktor umgebende Wannendotierung gebildet sind. Beispielsweise kann ein Varaktor aus einer Transistorstruktur, dessen Source-/Drain- Implantationen p-dotiert sind (p-Kanal -Transistor) , in einer p-Wanne angeordnet sein. Ebenso kann ein Varaktor mit n- dotierten Source-/Drain-Implantationen in eine n-Wanne eingebracht sein. Diese Ausführungsformen mit in gleicher Weise wie die Substratwanne dotierten Source-/Drain-Implantationen hat den Vorteil, daß zwischen dem Bulk-Material der Wanne und den Source-/Drain-Gebieten keine pn-Übergänge ausgebildet werden und daher der maximale Serienwiderstand zwischen diesen Schichten deutlich geringer ist. Die für die Funktionsfä- higkeit eines MOSFET-Transistors erforderlichen pn-Übergänge sind bei einem Varaktor nicht erforderlich.
Nach dieser Ausführungsform ist die Halbleiterschaltung vorzugsweise eine CMOS-Schaltung oder eine BiCMOS-Schaltung, die pMOS- oder nMOS-Transistoren zusätzlich zu den Varaktoren aufweist. Im Gegensatz zu den Varaktoren besitzen die MOSFET- Transistoren zwischen den Source- und Drain-Implantationen Extension-Implantationen. Eine solche Halbleiterschaltung wird dadurch hergestellt, daß die Implantationsmaske für das Einbringen der Extension-Implantationen so strukturiert wird, daß die Maskenδffnungen die Transistoren freilegen und die Maskenschicht die Varaktoren bedeckt. Ohnehin ist bei einer CMOS-Schaltung für die Transistoren unterschiedlichen Ladungsträgertyps jeweils eine eigene Maske erforderlich, so daß das Unterdrücken von Extension-Bereichen in den Varaktoren keine zusätzlichen Prozeßschritte erfordert. Die lateral homogene Dotierung der Transistoren reicht nur bis an die In- nenseiten der Extension-Bereiche heran. Die Extension- Bereiche selbst befinden sich zwischen den einander zugewandten Seiten der Source- und der Drain-Implantationen, so daß die Dotierung des Halbleitersubstrats unter der Gateoxid- schicht zwischen der Source- und der Drain-Implantation dort in lateraler Richtung nicht homogen dotiert ist. Hierdurch unterscheiden sich die Transistoren von den Varaktoren.
Vorzugsweise ist vorgesehen, daß die Extension-Implantationen LDD- Implantationen und Halo-Implantationen umfassen. LDD-
Implantationen und Halo-Implantationen dienen zur Optimierung von Transistorkennlinien, insbesondere zur Vermeidung von Feldstärkespitzen.
Die Halbleiterschaltung ist vorzugsweise eine VCO-Schaltung (voltage controlled oscillator) , die eine Induktivität aufweist, die zu dem Varaktor parallel geschaltet ist. Die Induktivität und der Varaktor bilden zueinander parallel geschaltet einen elektrischen Schwingkreis.
Vorzugsweise ist vorgesehen, daß die VCO-Schaltung zwei Varaktoren aufweist, wobei die Source-/Drain-Implantationen des einen Varaktors mit den Source-/Drain-Implantationen des anderen Varaktors und miteinander elektrisch kurzgeschlossen sind und die aus den Schichtenstapeln gebildeten oberen (Gate) -Elektroden beider Varaktoren an entgegengesetzte Anschlüsse der Induktivität angeschlossen sind. In einer solchen VCO-Schaltung werden äußere Einflüsse durch eine nachstehend anhand der Figuren beschriebene symmetrische Ver- Schaltung zweiter Varaktoren kompensiert.
Die beiden Varaktoren einer solchen Schaltung können zudem Substrat-Anschlüsse aufweisen, die miteinander elektrisch kurzgeschlossen sind. Sie dienen zur Kontaktierung der den Varaktor umgebenden Wanne. Die Halbleiterschaltung kann ferner eine VCO-Schaltung sein, die einen Ringoszillator aufweist, der den Varaktor aufweist. Ringoszillatoren bestehen im wesentlichen aus zyklisch miteinander verschalteten Invertern. Durch die zyklische Ver- Schaltung der Inverter und der durch die Inverter verursachten zeitlichen Verzögerungen elektrischer Signale entsteht ein elektrischer Schwingkreis. Die Inverter können in MOSFET- Bauweise gefertigt sein und daher jeweils einen erfindungsgemäßen Varaktor enthalten, mit dessen Hilfe sich die Frequenz des Schwingkreises einstellen läßt.
Eine Halbleiterschaltung nach einer der vorgenannten Ausführungsformen kann als Taktgeneratorschaltung zum Erzeugen eines Taktsignals verwendet werden.
Erfindungsgemäß wird ferner ein Datenübertragungsgerät bereitgestellt, dessen Halbleiterschaltung nach einer der vorgenannten Ausführungsformen ausgebildet ist. Das Datenübertragungsgerät kann insbesondere ein Mobilfunkgerät oder ein Gerät zur drahtgebundenen Kommunikation sein. Die Sende- oder
Empfangsfrequenz eines solchen Geräts kann mithilfe der erfindungsgemäßen Halbleiterschaltung eingeteilt werden.
Die Erfindung wird nachstehend anhand der Figuren 1, 2A bis 2C, 3A bis 3C und 4 beschrieben. Es zeigen:
Figur 1 eine erfindungsgemäße Halbleiterschaltung mit einem Varaktor und einem Transistor,
die Figuren 2A bis 2C verschiedene Ausführungsformen des
Varaktors aus Figur 1,
die Figuren 3A bi's 3C eine VCO-Schaltung in schematischer Darstellung, die Figur 3D eine andere VCO-Schaltung in Schema- tischer Darstellung und
Figur 4 den spannungsabhängigen Verlauf der Kapazität eines herkömmlichen und eines erfindungsgemäßen Varaktors .
Figur 1 zeigt eine integrierte Halbleiterschaltung, die in einem ersten Flächenbereich einen Varaktor 2 und in einem zweiten Flächenbereich einen Transistor 20, einen MOSFET aufweist. Der Varaktor 2 und der MOSFET 20 sind in grundsätzlich gleicher Weise ausgebildet. Sie unterscheiden sich lediglich dadurch, daß die Source- und Drain-Implantationen 6, 7 des Varaktors 2 über schematisch dargestellte Kontaktleitungen 13 miteinander elektrisch kurzgeschlossen sind und - gegebenenfalls zusammen mit dem den Varaktor umgebenden Bereich des Halbleitersubstrats - eine von zwei Kondensatorplatten des Varaktors bilden. Die andere Kondensatorplatte wird durch die obere Elektrode 3 gebildet, die als Teil des Gate- Schichtenstapels 5 aus einer oder auch mehreren Gateschichten bestehen kann. Die Elektrode 3 wird durch das Kondensatordielektrikum, d. h. durch die Gateoxidschicht 4 von der anderen Kondensatorplatte getrennt und ist durch die Kontaktleitung 14 elektrisch angeschlossen. Unterhalb der Gateoxidschicht 4 ist eine Kanaldotierung 9 eingebracht, die sich seitlich bis zu den Source-/Drain-Implantationen 6, 7 erstreckt und dazwischen in lateraler Richtung unmittelbar unter der Gateoxidschicht 4 homogen dotiert ist. Die seitliche Erstreckung des Kanalbereichs 9 reicht über die Grundfläche 8 des Gate- Schichtenstapels 5 hinaus. Sie reicht bis unter die Grundflächen 11 von Spacern 10, die die Seitenwände 12 des Gate- Schichtenstapels 5 bedecken und dazu dienen, die Source- /Drain-Implantationen in ausreichendem Abstand von der Grundfläche 8 des Gate-Schichtenstapels 5 zu halten.
Der Transistor 20 unterscheidet sich in seiner Bauweise von dem Varaktor 2 lediglich dadurch, daß seine Source-/Drainim- plantationen 16, 17 nicht elektrisch kurzgeschlossen sind, und daß zwischen diesen Implantationen Extension-Implantationen 18, 19 angeordnet sind. Die geometrischen Abmessungen dieser wie auch der übrigen Implantationen sind nicht maß- stäblich gezeichnet. Die LDD-Bereiche 18 und die Halobereiche 19 sind schwächer dotiert als die Source-/Drainimplanta- tionen, aber stärker als das Halbleitersubstrat und der Kanalbereich, so daß der Transistor 20 zwischen der Source- Implantation 16 und der Drain-Implantation 17 keine unmittel- bar unter der Gateoxidschicht 4 angeordnete in lateraler Richtung homogene Dotierung aufweist, die sich bis zu der Source-Implantation 16 und der Drain-Implantation 17. Dadurch unterscheidet er sich von dem Varaktor 2. Die Flächenbereiche der Halbleiterschaltung, in denen aus bereits geformten Ga- testrukturen Varaktoren gebildet werden sollen, werden während des Einbringens der Extension-Implantationen 18 und 19 mit einer Maske abgedeckt, so daß nur die Transistoren diese Implantationen erhalten.
Die Figuren 2A bis 2C zeigen unterschiedliche Ausführungsformen des Varaktors aus Figur 1. Gemäß Figur 2A sind die Sour- ce-/Drain-Implantationen 6, 7 außerhalb der Grundfläche des Gate-Schichtenstapels 5 angeordnet. Ihre einander zugewandten Innenseiten befinden sich unterhalb der Grundfläche von Spacern 10, die die Seitenwände 12 des Gate-Schichtenstapels 5 und somit die der Elektrode 3 bedecken. Im Beispiel der Figur 2A ist das Substrat eine schwach dotierte n-Wanne einer Konzentration von typischer Weise 1015/cm3, wohingegen die Source-/Drain-Implantationen Dotierstoffkonzentrationen zwi- sehen 1020 und 1021/cm3 aufweisen. Der in Figur 1 dargestellte
Kanalbereich ist in Figur 2A nicht dargestellt, so daß der abgebildete Varaktor eine verringerte Kapazität besitzt, weil die Substratdotierung 9 um ein bis drei Größenordnungen schwächer ist als die Kanaldotierung 9 in Figur 1.
Die Figuren 2B und 2C zeigen weitere Ausführungsformen eines Varaktors mit einem Kanalbereich. Figur 2B zeigt einen Varak- tor, dessen Source-/Drainimplanta-tionen mit Dotierstoffen entgegengesetzten Leitungstyps (nämlich n-Dotierungen) wie die Substratwanne (eine p-Dotierung) dotiert sind. Dies entspricht der bei Transistoren üblichen Dotierung. Bei der in Figur 2A dargestellten Ausführungsform jedoch sind, sofern ein vierter Anschluß, der Bulk-Anschluß, vorgesehen ist, Übergangswiderstände zwischen Source-/Drain-Implantationen 6, 7 und dem Halbleitersubstrat 9 wesentlich geringer als in Figur 2B, wo zwischen dem p-dotierten Halbleitersubstrat und den stark n-dotierten Source-/Drain-Implantationen 6, 7 pn- Übergänge ausgebildet werden.
Bei der Ausführungsform gemäß Figur 2C ist der Abstand der Source-/Drain- Implantationen 6, 7 zur Grundfläche des Gate- Schichtenstapels 5 noch größer. Hierbei erstreckt sich der
Bereich der lateral homogenen Dotierung - hier mit zusätzlicher Kanaldotierung 9 - über die Mitte der Grundflächen 11 der Spacer 10 hinaus. Mit Hilfe eines in dieser Weise ausgebildeten Varaktors läßt sich bei hohen Spannungen eine beson- ders große maximale Kapazität einstellen. Der Grund liegt vermutlich darin, daß die Fläche des Halbleitersubstrats, auf der sich Ladungsträger unterhalb der Gateoxidschicht 4 sammeln, größer ist als etwa bei den Ausführungsformen der Figuren 2A und 2B.
Die in den Figuren 2A bis 2C dargestellten Ausführungsformen sind lediglich beispielhaft. Anstelle der dargestellten Ausführungsformen kann ein Varaktor ebenso als pMOS- Transistorstruktur in einer n-dotierten Wanne oder in einer p-dotierten Wanne ausgebildet sein. Ebenso können die unterschiedlichen Ausführungsformen hinsichtlich der Merkmale MOS- Bauweise (bzw. Wannendotierung) , der seitlichen Anordnung der Source-/Drain-Bereiche sowie der Ausbildung oder Weglassung einer Kanaldotierung beliebig miteinander kombiniert werden.
Die Figuren 3A bis 3C zeigen schematisch eine VCO-Teilschal- tung 21, die Bestandteil der integrierten Halbleiterschaltung ist. Die Halbleiterschaltung kann auch ausschließlich aus dieser Teilschaltung 21 bestehen. In Figur 3A ist diese Teilschaltung 21 schematisch als Parallelschaltung einer Induktivität 22 und eines Kondensators mit einstellbarer Kapazität eines Varaktors 2 dargestellt.
Figur 3B zeigt die Realisierung dieser Schaltung 21 mithilfe eines in MOSFET-Bauweise ausgebildeten Varaktors 2. Die Source- und Drain-Implantationen 6, 7 sind miteinander elektrisch kurzgeschlossen und über eine Gleichspannungsquelle 24, deren Spannung zur Einstellung der Varaktorkapazität veränderbar ist, mit einem Substrat- d. h. einem Bulk-Anschluß 23 verbunden. Die Anschlüsse für Source 6, Drain 7 und Substratwanne 23 sind mit dem unteren Anschluß der Induktivität 22 verbun- den. Die Elektrode 3 ist mit dem oberen Anschluß der Induktivität 22 verbunden. Die Gleichspannungsquelle 24 dient dazu, das elektrische Potential zwischen den miteinander kurzgeschlossenen Source-/Drain-Elektroden und der Substratwannen einzustellen. Zusätzlich ist eine zweite Gleichspannungsquel- le 26 vorgesehen. Die Varaktorkapazität kann mit einer dieser beiden Gleichspannungsquellen 24, 26 eingestellt werden.
Der Varaktor 2 und die Induktivität 22, die in einem äußeren Schaltkreis zueinander parallel geschaltet sind, bilden den elektrischen Schwingkreis 21. In Figur 3C ist ein weiterer elektrischer Schwingkreis 21 dargestellt, der zwei Varaktoren 2a, 2b aufweist, die spiegelsymmetrisch zueinander angeordnet und so verschaltet sind, daß äußere Einflüsse wie elektromagnetische Felder oder Einflüsse aufgrund Verschiebungen des Substratpotentials nahezu kompensiert werden. Sämtliche Source- und Drain-Implantationen 6, 7 sind miteinander kurzgeschlossen und über eine Spannungsquelle 24 mit veränderbarer Gleichspannung gegenüber einem Massepotential vorgespannt. Aufgrund der symmetrischen Verschaltung, bei der die Elektro- de 3 des ersten Varaktors 2a mit dem einen Anschluß 22a der Induktivität 22 und die Elektrode 3 des zweiten Varaktors 2b mit dem zweiten Anschluß 22b der Induktivität 22 verbunden ist, werden äußere Störeinflüsse kompensiert und beeinflussen die Einstellung der Resonanzfrequenz 21 daher kaum.
Das vorzugsweise Datenübertragungsgerät 25, das die erfindungsgemäße Halbleiterschaltung mit dem Schwingkreis 21 aufweist, ist beispielsweise ein Mobilfunkgerät 25 oder ein Gerät 25 zur drahtgebundenen Kommunikation. Die erfindungsgemäße Halbleiterschaltung 21 kann ferner als Taktgeneratorschaltung zur Erzeugung eines Taktsignals 27 verwendet werden.
Figur 3D zeigt eine Halbleiterschaltung, die als VCO- Schaltung 21 ausgebildet ist, welche eine Ringoszillatorschaltung 24 umfaßt. Der Ringoszillator 24 besteht im wesentlichen aus drei zyklisch miteinander verschalteten Invertern 28. Durch die zyklische Verschaltung der Inverter 28 und der durch die Inverter 28 verursachten zeitlichen Verzögerungen elektrischer Signale entsteht ein elektrischer Schwingkreis. Die Inverter 28 sind in MOSFET-Bauweise gefertigt und enthalten jeweils einen erfindungsgemäßen Varaktor 2 enthalten, mit dessen Hilfe sich die Frequenz des Schwingkreises einstellen läßt.
Figur 4 stellt bei festen Source-/Drain- und SubstratSpannungen die Varaktorkapazität (ausgedrückt in pF) eines pMOS- Varaktors bei einer Hochfrequenz von 1,96 GHz in Abhängigkeit von der Gatespannung V, d. h. von der Spannung zwischen dem Gate und den miteinander kurzgeschlossenen Source- und Drain- Implantationen dar. Die Kurve A zeigt den Verlauf der Kapazität eines Varaktors, der zwischen der Source- und der Drain- Implantation Extension-Bereiche, nämlich LDD-Bereiche und
Halobereiche aufweist. Diese zusätzlichen Implantationen begrenzen die maximale Kapazität bei starken negativen Spannungen nach oben und die minimale Kapazität bei geringen Spannungen bzw. verschwindender Vorspannung nach unten. Das Ver- hältnis der maximalen erreichbaren Kapazität (von etwa 0,535 pF) zur minimalen Kapazität (von etwa 0,315 pF) ist folglich begrenzt . Die gestrichelt dargestellte Kurve B zeigt den Kapazitätsverlauf für einen Varaktor ohne Extension-Bereiche. Das Kapazitätsverhältnis von der maximal erreichbaren Kapazität (von etwa 0,580 pF) zur minimalen Kapazität (von etwa 0,270 pF) ist deutlich größer.
Mit Hilfe der erfindungsgemäßen Gestaltung von Varaktoren in integrierten Halbleiterschaltungen lassen sich mindestens Kapazitätsverhältnisse zwischen 3 und 30 realisieren.
Weitere Ausführungsformen und Anwendungen der vorliegenden Erfindung ergeben sich bei Anwendung der Kenntnisse und Fähigkeiten des Fachmanns.
Bezugszeichenliste
1 Halbleitersubstrat
2 Varaktor 3 Gate-Elektrode
4 Gateoxidschicht
5 Schichtenstapel
6 Source-Implantation
7 Drain- Implantation 8 Grundfläche des Schichtenstapels
9 Substrat- bzw. Kanalimplantation
10 Spacer
11 Grundfläche des Spacers
12 Seitenwand des Schichtenstapels 13 Source-Drain-Kontaktleitung (schematisch)
14 Gate-Kontaktleitung (schematisch)
15 Gate-Elektrode des Transistors
16 Source-Implantation des Transistors
17 Drain-Implantation des Transistors 18 LDD-Bereich
19 Halo-Bereich
20 Transistor
21 VCO-Schaltung
22 Induktivität 23 Substratkontakt
24 regelbare Gleichspannung
25 Mobilfunkgerät

Claims

Patentansprüche
1. Integrierte Halbleiterschaltung, die ein Halbleitersubstrat (1) mit einem Kondensator (2) und einem Transistor (20) aufweist,
- wobei der Kondensator als Varaktor (2) mit einer veränderbaren Kapazität ausgebildet ist und eine obere Elektrode
(3) , die als Teil eines über einer Gateoxidschicht (4) angeordneten Schichtenstapels (5) ausgebildet ist, sowie eine Source-Implantation (6) und eine Drain-Implantation (7) aufweist,
- wobei die Source-Implantation (6) und die Drain-Implantation (7) miteinander elektrisch kurzgeschlossen sind und in lateraler Richtung vollständig außerhalb der Grundfläche (8) des Schichtenstapels (5) der oberen Elektrode (3) angeordnet sind, und
- wobei der Transistor (20) einen über einer Gateoxidschicht
(4) angeordneten Gate-Schichtenstapel (15) , eine Source- Implantation (16) und eine Drain-Implantation (17) auf- weist, d a d u r c h g e k e n n z e i c h n e t, daß
- zwischen der Source-Implantation (16) und der Drain- Implantation (17) des Transistors (20) Extension- Implantationen (18, 19) vorgesehen sind, - wohingegen zwischen der Source-Implantation (6) und der
Drain-Implantation (7) des Varaktors (2) unmittelbar unter der Gateoxidschicht (4) eine bis an die Source-Implantation (6) und die Drain-Implantation (7) heranreichende, in lateraler Richtung homogene Dotierung (9) vorgesehen ist.
2. Halbleiterschaltung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die unmittelbar unter der Gateoxidschicht (4) des Varaktors (2) angeordnete, in lateraler Richtung homogene Dotierung (9) sich bis außerhalb der Grundfläche (8) des Schichtenstapels (5) der oberen Elektrode (3) des Varaktors (2) erstreckt.
3. Halbleiterschaltung nach Anspruch 1 oder 2 , d a d u r c h g e k e n n z e i c h n e t, daß sich die in lateraler Richtung homogene Dotierung (9) des Varaktors (2) zwischen der Source-Implantation (6) und der Drain-Implantation (7) über die Mitte der Grundflächen (11) von Spacern (10) , die die Seitenwände (12) des Schichtenstapels (5) der oberen Elektrode (3) bedecken, hinaus erstreckt.
4. Halbleiterschaltung einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, daß das Halbleitersubstrat (1) zwischen den Extension- Implantationen (18, 19) des Transistors (20) unmittelbar unter der Gateoxidschicht (4) in lateraler Richtung homogen dotiert ist.
5. Halbleiterschaltung nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, daß die homogene Dotierung des Varaktors (2) eine Kanaldotierung (9) ist.
6. Halbleiterschaltung nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, daß die homogene Dotierung des Varaktors (2) eine den Varaktor (2) umgebende Wannendotierung (9) ist.
7. Halbleiterschaltung nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t, daß die Source-Implantation (6) und die Drain-Implantation (7) aus Dotierstoffen gleichen Ladungsträgertyps (n; p) wie die den Varaktor umgebende Wannendotierung (9) gebildet sind.
8. Halbleiterschaltung nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t, daß die Extension-Implantationen LDD- Implantationen (18) und Ha- lo-Implantationen (19) umfassen.
9. Halbleiterschaltung nach einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t, daß die Halbleiterschaltung eine VCO-Schaltung (21) ist, die eine Induktivität (22) aufweist, die zu dem Varaktor (2) parallel geschaltet ist.
10. Halbleiterschaltung nach Anspruch 9, d a d u r c h g e k e n n z e i c h n e t, daß die VCO-Schaltung (21) zwei Varaktoren (2a, 2b) aufweist, wobei die Source-/Drain-Imlantationen (6, 7) des einen Varak- tors (2a) mit den Source-/Drain-Implantationen (6, 7) des anderen Varaktors (2b) und miteinander elektrisch kurzgeschlossen sind und die oberen Elektroden (3) beider Varaktoren (2a, 2b) an entgegengesetzte Anschlüsse (22a, 22b) der Induktivität (22) angeschlossen sind.
11. Halbleiterschaltung nach einem der Ansprüche 1 bis 10, d a d u r c h g e k e n n z e i c h n e t, daß die beiden Varaktoren (2a, 2b) Substrat-Anschlüsse (23) aufweisen, die miteinander elektrisch kurzgeschlossen sind.
12. Halbleiterschaltung nach einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t, daß die Halbleiterschaltung eine VCO-Schaltung (21) ist, die einen Ringoszillator (24) aufweist, der den Varaktor (2) auf- weist.
13. Verwendung einer Halbleiterschaltung nach einem der Ansprüche 1 bis 12 als Taktgeneratorschaltung (25) zum Erzeugen eines Taktsignals (27) .
14. Datenübertragungsgerät (25), das eine Halbleiterschaltung aufweist , d a d u r c h g e k e n n z e i c h n e t, daß die Halbleiterschaltung nach einem der Ansprüche 1 bis 12 ausgebildet ist.
15. Datenübertragungsgerät nach Anspruch 14, d a d u r c h g e k e n n z e i c h n e t, daß das Datenübertragungsgerät ein Mobilf unkgerät (25) oder ein
Gerät (25) zur drahtgebundenen Kommunikation ist.
PCT/DE2002/002953 2001-08-10 2002-08-12 Integrierte halbleiterschaltung mit einem varaktor WO2003017371A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2001139396 DE10139396A1 (de) 2001-08-10 2001-08-10 Integrierte Halbleiterschaltung mit einem Varaktor
DE10139396.2 2001-08-10

Publications (2)

Publication Number Publication Date
WO2003017371A2 true WO2003017371A2 (de) 2003-02-27
WO2003017371A3 WO2003017371A3 (de) 2003-08-28

Family

ID=7695073

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/002953 WO2003017371A2 (de) 2001-08-10 2002-08-12 Integrierte halbleiterschaltung mit einem varaktor

Country Status (2)

Country Link
DE (1) DE10139396A1 (de)
WO (1) WO2003017371A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1580815A2 (de) * 2004-03-23 2005-09-28 Infineon Technologies AG Integriertes Schaltelement
CN100371972C (zh) * 2003-05-29 2008-02-27 三洋电机株式会社 像素电路以及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115525A1 (en) * 2004-10-22 2009-05-07 University Of Florida Research Foundation, Inc. Frequency tunable low noise amplifier
WO2010010518A1 (en) * 2008-07-23 2010-01-28 Nxp B.V. Circuit comprising a varactor device
US9640532B2 (en) * 2014-02-14 2017-05-02 Qualcomm Incorporated Stacked metal oxide semiconductor (MOS) and metal oxide metal (MOM) capacitor architecture

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872047A (en) * 1996-06-24 1999-02-16 Hyundai Electronics Industries Co., Ltd. Method for forming shallow junction of a semiconductor device
WO1999013514A2 (en) * 1997-09-11 1999-03-18 Telefonaktiebolaget Lm Ericsson Electrical devices and a method of manufacturing the same
US5965928A (en) * 1996-04-17 1999-10-12 Nec Corporation Semiconductor device with MOS capacitor and fabrication method thereof
US6034388A (en) * 1998-05-15 2000-03-07 International Business Machines Corporation Depleted polysilicon circuit element and method for producing the same
WO2001020666A1 (en) * 1999-09-10 2001-03-22 Koninklijke Philips Electronics N.V. Integrated circuit
US6228696B1 (en) * 1998-11-05 2001-05-08 Vantis Corporation Semiconductor-oxide-semiconductor capacitor formed in integrated circuit
US20010009785A1 (en) * 1999-12-30 2001-07-26 Mohamed Arafa Method of fabricating a supply decoupling capacitor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561398A (en) * 1995-05-16 1996-10-01 National Semiconductor Corporation LC-tuned voltage controlled ring oscillator
US5965912A (en) * 1997-09-03 1999-10-12 Motorola, Inc. Variable capacitor and method for fabricating the same
EP0902483B1 (de) * 1997-09-11 2008-11-12 Telefonaktiebolaget LM Ericsson (publ) Elektrische Anordnung mit einer spannungsabhängiger Kapazität und Verfahren zur Herstellung
EP1024538A1 (de) * 1999-01-29 2000-08-02 STMicroelectronics S.r.l. MOS Varaktor, insbesondere für Radiofrequenzsender-Empfänger

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965928A (en) * 1996-04-17 1999-10-12 Nec Corporation Semiconductor device with MOS capacitor and fabrication method thereof
US5872047A (en) * 1996-06-24 1999-02-16 Hyundai Electronics Industries Co., Ltd. Method for forming shallow junction of a semiconductor device
WO1999013514A2 (en) * 1997-09-11 1999-03-18 Telefonaktiebolaget Lm Ericsson Electrical devices and a method of manufacturing the same
US6034388A (en) * 1998-05-15 2000-03-07 International Business Machines Corporation Depleted polysilicon circuit element and method for producing the same
US6228696B1 (en) * 1998-11-05 2001-05-08 Vantis Corporation Semiconductor-oxide-semiconductor capacitor formed in integrated circuit
WO2001020666A1 (en) * 1999-09-10 2001-03-22 Koninklijke Philips Electronics N.V. Integrated circuit
US20010009785A1 (en) * 1999-12-30 2001-07-26 Mohamed Arafa Method of fabricating a supply decoupling capacitor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SVELTO F ET AL: "A 1.3 GHZ LOW-PHASE NOISE FULLY TUNABLE CMOS LC VCO" IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE INC. NEW YORK, US, Bd. 35, Nr. 3, M{rz 2000 (2000-03), Seiten 356-361, XP000956944 ISSN: 0018-9200 *
SVELTO F ET AL: "A METAL-OXIDE-SEMICONDUCTOR VARACTOR" IEEE ELECTRON DEVICE LETTERS, IEEE INC. NEW YORK, US, Bd. 20, Nr. 4, April 1999 (1999-04), Seiten 164-166, XP000805722 ISSN: 0741-3106 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100371972C (zh) * 2003-05-29 2008-02-27 三洋电机株式会社 像素电路以及显示装置
EP1580815A2 (de) * 2004-03-23 2005-09-28 Infineon Technologies AG Integriertes Schaltelement
EP1580815A3 (de) * 2004-03-23 2008-12-10 Infineon Technologies AG Integriertes Schaltelement

Also Published As

Publication number Publication date
WO2003017371A3 (de) 2003-08-28
DE10139396A1 (de) 2003-01-16

Similar Documents

Publication Publication Date Title
DE69432918T2 (de) Verfahren zum Herstellen eines CMOS-Bauteil mit Hoch- und Niedrigspannungstransistoren
DE102005022129B4 (de) Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
EP1741142B1 (de) Hochvolt-sperrschicht-feldeffekttransistor und herstellungsverfahren
EP1719184B1 (de) Hochvolt-pmos-transistor
DE102009005120A1 (de) Elektronischer Schaltkreis und elektronische Schaltkreis-Anordnung
DE19947020A1 (de) Kompensationsbauelement mit variabler Ladungsbilanz
DE2739586A1 (de) Statischer inverter mit isolierschicht-feldeffekttransistoren und verfahren zur herstellung
WO2007033692A1 (de) Hochvolttransistor und verfahren zu seiner herstellung
EP0973204B1 (de) Verfahren zur Herstellung einer MOS-Transistoranordnung
DE2940954A1 (de) Verfahren zur herstellung von hochspannungs-mos-transistoren enthaltenden mos-integrierten schaltkreisen sowie schaltungsanordnung zum schalten von leistungsstromkreisen unter verwendung derartiger hochspannungs-mos-transistoren
DE112007003230T5 (de) Hybrid-RESURF-Transistor mit PN-Übergang und MOS-Kondensator
DE102007056741A1 (de) Spannungsmodulierter Transistor
WO2003017371A2 (de) Integrierte halbleiterschaltung mit einem varaktor
EP0800215A2 (de) Schaltungsstruktur mit mindestens einem MOS-Transistor und Verfahren zu deren Betrieb
EP1382070A2 (de) Integrierte, abstimmbare kapazität
EP0973205B1 (de) Hochspannungs-MOS-Transistor
DE10160829A1 (de) Diodenschaltung und Verfahren zum Herstellen einer Diodenschaltung
DE10206375A1 (de) Integrierte, abstimmbare Kapazität
DE10126328A1 (de) Integrierte, abstimmbare Kapazität
EP1273043B1 (de) Cmos-kompatibler lateraler dmos-transistor
DE102005054672B4 (de) Hochvolt-Transistor mit niedriger Threshold-Spannung und einen solchen Hochvolt-Transistor umfassendes Bauelement
EP0974161B1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen
DE10222764B4 (de) Halbleitervaraktor und damit aufgebauter Oszillator
EP1670052B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer spannungsfesten PMOSFET-Halbleiterstruktur und einer NMOSFET-Halbleiterstruktur
DE10126116A1 (de) Integrierte, abstimmbare Kapazität

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): CN JP KR US

Kind code of ref document: A2

Designated state(s): CN JP KR

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP