DE10126328A1

DE10126328A1 - Integrierte, abstimmbare Kapazität

Info

Publication number: DE10126328A1
Application number: DE10126328A
Authority: DE
Inventors: Judith Maget
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-05-30
Filing date: 2001-05-30
Publication date: 2002-12-12
Also published as: EP1390985A2; US20040114302A1; WO2002097900A2; US6864528B2; WO2002097900A3

Abstract

Es ist eine integrierte, abstimmbare Kapazität angegeben, welche bezüglich herkömmlichen CMOS-Varaktoren dahingehend weitergebildet ist, daß anstelle üblicher Source-/Drain-Anschlußgebiete Anschlußgebiete mit einer deutlich größeren Tiefe in den Halbleiterkörper hinein (A, 1) vorgesehen sind. Hierzu können beispielsweise wannenförmige Gebiete oder Kollektortiefimplantationsgebiete (10, 6) vorgesehen sein, mit denen die bei großen Abstimmspannungen auftretenden verarmten Gebiete deutlich weiter in den Halbleiterkörper (1) hineinreichen. Der erfindungsgemäße Varaktor mit großem Abstimmbereich ist ohne zusätzlichen Aufwand in Massenherstellungsverfahren produzierbar und beispielsweise in Phasenregelschleifen einsetzbar.

Description

Die vorliegende Erfindung betrifft eine integrierte, abstimm bare Kapazität.

Integrierte, abstimmbare Kapazitäten werden in großen Stück zahlen zum Aufbau von Schwingkreisen eingesetzt. Derartige Schwingkreise sind beispielsweise als LC-Oszillator aufge baut, bei denen üblicherweise die Kapazität als frequenz verstimmendes Element ausgebildet ist. Die ebenfalls die Schwingkreis-Frequenz bestimmenden Induktivitäten, welche üb licherweise in Form von Spulen realisiert werden, weisen da bei normalerweise einen konstanten Induktivitätswert auf.

Spannungsgesteuerte Oszillatoren (VCO, Voltage Controlled Oscillator) haben als Ausgangssignal ein frequenzverstellba res Hochfrequenzsignal, welches in Abhängigkeit von einer eingangsseitig anliegenden Spannung verstimmbar ist. Um einen großen Abstimmbereich, englisch tuning range, zu erzielen, ist aufgrund der bereits erwähnten, üblicherweise konstanten Induktivität anzustreben, ein großes Variationsverhältnis der Kapazität, das heißt einen großen Quotienten aus maximal und minimal einstellbarer Kapazität zu erhalten.

Weiterhin ist es, beispielsweise bei Anwendung der integrier ten, abstimmbaren Kapazität in einem VCO wünschenswert, eine hohe Güte zu erhalten, da die Güte des LC-Schwingkreises qua dratisch in das Phasenrauschen der Schaltung eingeht. Die Gü te der abstimmbaren Kapazität ist dabei aus der Serienschal tung der variablen Kapazität C sowie eventuell vorhandenen Serienwiderständen R mit der Formel Q = 1/ωRC bestimmbar; mit ω gleich Betriebsfrequenz, R gleich Serienwiderstand und C gleich variable Kapazität. Es ist deshalb zur Erzielung ho her Güten anzustreben, den Serienwiderstand zur Kapazität möglichst klein zu machen.

Integrierte, abstimmbare Kapazitäten können in unterschiedli chen Technologien und mit unterschiedlichem Aufbau herge stellt sein. Bekannt sind beispielsweise:

Als abstimmbare Kapazitäten ausgebildete Kapazitätsdioden, welche entweder als single-ended- oder als differenziell aus gebildete Bauteile integriert sein können, vergleiche bei spielsweise A.-S. Porret, T. Melly, C. C. Enz, E. A. Vittoz "Design of High-Q varactors for Low-Power Wireless Applica tions Using a Standard CMOS Process", IEEE Journal of Solid- State Circuits, Vol. 35, No. 3, March 2000, pp. 337-345.

Weiterhin können die abstimmbaren Kapazitäten auch als NMOS- oder PMOS-Feldeffekttransistoren mit kurzgeschlossenen Sour ce-/Drain-Gebieten, beispielsweise in N-Wannen ausgebildet sein, siehe beispielsweise P. Andreani, S. Mattisson, "On the Use of MOS Varactors in RF VCO's", IEEE Journal of Solid- State Circuits, Vol. 35, No. 6, June 2000, pp. 905-910.

Aus der Druckschrift von M. Tiebout, "A Fully Integrated 1.3 GHz VCO for GSM in 0.25 µm Standard CMOS with a Phasenoise of -142 dBc/Hz at 3 MHz Offset", European Microwave Week 2000, ist weiterhin ein VCO mit NMOS-Varaktoren bekannt.

Ein differentiell arbeitender PMOS-FET, ein NMOS-FET in einer n-Wanne sowie ein NMOS-FET in einer n-Wanne ohne verbundene Diffusionsgebiete sind aus der oben genannten Literaturstelle Porret et al bekannt.

Ein NMOS-Feldeffekttransistor gebildet in einer n-Wanne mit p+-Extraktionsgebieten ist in der Druckschrift F. Svelto et al: "A Three Terminal Varactor for RFIC's in Standard CMOS Technology", IEEE Transactions on Electron Devices, Band 47, Nr. 4, April 2000, Seiten 893-895 angegeben.

Schließlich ist in dem Aufsatz von Wallace Ming Yip Wong et al. "A Wide Tuning Range Gated Varactor", IEEE Journal of So lid-State Circuits, Vol. 35, No. 5, May 2000, pp. 773-779 ein sogenannter Gated Varactor angegeben.

Von den genannten bisherigen Lösungen zur Bereitstellung ei ner abstimmbaren Kapazität sind die als Gated Varaktor und als NMOS-Feldeffekttransistor, gebildet in einer n-Wanne mit p+ Extraktionsgebieten, ausgeführten Bauelemente diejenigen mit dem größtmöglichen Abstimmbereich. Dabei wird das Hoch frequenzsignal üblicherweise an den Gate-Anschluß angelegt, ein zweiter Anschluß zum Zuführen der Abstimmspannung benutzt und je nach Ausführung ein dritter Anschluß durch Anlegen ei ner weiteren Spannung zur Vergrößerung des Abstimmbereiches verwendet.

Die gesamte, effektive Kapazität eines derartigen Bauelements hängt von seinem jeweiligen Betriebszustand, wie Inversion, Verarmung oder Akkumulation beziehungsweise Anreicherung, ab, und ist durch die Spannungen an den genannten Knoten be stimmt. Die im allgemeinen konstanten, parasitären Kapazitä ten eines derartigen Bauteils gehen dabei im allgemeinen stets additiv ein.

In Inversion, wie auch in Akkumulation, ergibt sich die maxi mal erzielbare Kapazität als Summe von Gate-Oxid-Kapazität, bestimmt durch Gate-Fläche und Dicke der Gate-Oxid-Schicht, und aus den konstanten, parasitären Kapazitäten zwischen Gate und den Source-/Drain-Gebieten. Die minimal erzielbare Kapa zität hingegen ergibt sich in Verarmung als Serienschaltung der Gate-Oxid-Kapazität und der Verarmungs- oder Depletion- Kapazität und parallel dazu den konstanten, parasitären Kapa zitäten zwischen Gate und den Source-/Drain-Gebieten. Bei ge gebener Gate-Fläche und gegebener Technologie, welche die Ga te-Oxid-Schichtdicke bestimmt, kann eine Vergrößerung des Ab stimmbereichs folglich nur durch Verringerung der minimalen Kapazität und/oder der konstanten Kapazitäten erfolgen.

Um bei einer beispielsweisen Verwendung der abstimmbaren Ka pazität in einem LC-VCO annehmbares Phasenrauschen des VCOs zu erhalten, ist es wünschenswert auch in dem LC-Kreis Seri enwiderstände, wie oben erläutert, gering zu halten.

Hierfür werden, wie bei Hochfrequenztransistoren üblich, so genannte Fingerstrukturen sowie Transistoren mit geringer Ga te-Länge verwendet. Die parasitären Kapazitäten sind hingegen weitgehend unabhängig von der Gate-Länge. Lediglich der va riable Teil der Kapazitäten sinkt mit der Gate-Länge. Je kleiner also die Gate-Länge, desto größer sind die parasitä ren Kapazitäten im Vergleich zu den variablen Kapazitäten. Zum Erzielen höherer Güten muß man daher bisher in Kauf neh men, einen geringeren Abstimmbereich zu erhalten. Auch der Umkehrschluß gilt: Je größer die Gate-Länge ist, desto weni ger fallen die parasitären Kapazitäten ins Gewicht und dem nach ist ein größerer Abstimmbereich erzielbar. Eine größere Gate-Länge führt jedoch zu steigenden Serienwiderständen und damit zu einer schlechteren Güte.

Aufgabe der vorliegenden Erfindung ist es, eine integrierte, abstimmbare Kapazität anzugeben, welche in Standard- Fertigungsprozessen produzierbar ist und welche einen vergrö ßerten Abstimmbereich aufweist.

Erfindungsgemäß wird die Aufgabe gelöst durch eine integrier te, abstimmbare Kapazität, umfassend

- einen Halbleiterkörper mit einem Halbleitergebiet von einem ersten Leitfähigkeitstyp,
- ein erstes isolierendes Gebiet, welches an das Halbleiter gebiet angrenzt,
- eine Steuer-Elektrode, die auf dem ersten isolierenden Ge biet angeordnet ist, zum Anlegen einer Steuerspannung, und
- ein erstes Gebiet von einem zweiten Leitfähigkeitstyp, wel ches in den Halbleiterkörper eingebracht ist und an das Halbleitergebiet anschließt, welches einen hochdotierten Bereich vom zweiten Leitfähigkeitstyp zum Zuführen einer Abstimmspannung aufweist und welches eine Schichtdicke hat, die größer ist als die maximale Tiefe einer Raumladungszo ne, die sich bei einem Gegenstand einstellt, der den Halb leiterkörper mit dem Halbleitergebiet vom ersten Leitfähig keitstyp, das erste isolierende Gebiet, welches an das Halbleitergebiet angrenzt, und die Steuer-Elektrode, die auf dem ersten isolierenden Gebiet angeordnet ist, umfaßt, wenn die an die Steuer-Elektrode angelegte Steuerspannung innerhalb zulässiger Grenzen variiert wird.

Die beschriebene Raumladungszone mit maximaler Tiefe stellt sich demnach bei Variieren der Steuerspannung in einem maxi mal zulässigen Bereich an der Steuerelektrode unterhalb die ser, genauer unterhalb des ersten isolierenden Gebietes, dann ein, wenn das erste Gebiet vom zweiten Leitfähigkeitstyp nicht vorhanden wäre.

Alternativ oder zusätzlich ist die Schichtdicke des ersten Gebiets vom zweiten Leitfähgikeitstyp größer als die Ausdeh nung derjenigen Raumladungszone, die sich um das erste Gebiet herum bei Anlegen einer maximal einstellbaren Abstimmspannung einstellt.

Als Schichtdicke des ersten Gebiets vom zweiten Leitfähig keitstyp ist die Ausdehnung desselben in einer orthogonalen Richtung bezüglich der aktiven Vorderseite des Halbleiterkör pers verstanden.

Der Halbleiterkörper kann an einem festen Potential, bei spielsweise Bezugspotential liegen.

Als Steuerspannung ist diejenige Spannung verstanden, die zwischen Steuer-Elektrode und Halbleiterkörper abfällt.

Als Abstimmspannung ist diejenige Spannung verstanden, die zwischen erstem Gebiet vom zweiten Leitfähigkeitstyp und Halbleiterkörper abfällt. Abstimmspannung und Steuerspannung beeinflussen die Kapazität des Varaktors.

In Abhängigkeit von einer zwischen Steuerelektrode und erstem Gebiet vom zweiten Leitfähigkeitstyp angelegten Spannung bil det sich unter der Gate-Elektrode eine Raumladungszone aus, welche eine spannungsabhängige Kapazitätsänderung der vorlie genden abstimmbaren Kapazität bewirkt. Der Erfindung liegt die Erkenntnis zugrunde, daß mit zunehmender Tiefe, das heißt Schichtdicke des ersten Gebiets vom zweiten Leitfähigkeits typ, welches zum Anlegen der Abstimmspannung vorgesehen ist, die Raumladungszone spannungsabhängig weiter in die Tiefe des Halbleiterkörpers reicht, wodurch die minimale Kapazität ver kleinert wird. Damit kann ein größerer Abstimmbereich, das heißt ein größeres Variationsverhältnis von maximaler zu mi nimal einstellbarer Kapazität erzielt werden. Dabei ist das Halbleitergebiet unterhalb der Steuer-Elektrode von geringer Dotierstoffkonzentration, das heißt schwach dotiert.

Die vorliegende, integrierte abstimmbare Kapazität beruht auf einem NMOS-Feldeffekttransistor und kann so interpretiert werden, daß üblicherweise vorgesehene Source-/Drain-Gebiete, welche miteinander zur Bildung eines Varaktors kurzgeschlos sen sind, eine bezüglich üblicher Source-/Drain-Gebiete in Standard-CMOS-Fertigungsprozessen signifikant erhöhte Schichtdicke haben.

Hierfür kann das erste Gebiet vom zweiten Leitfähigkeitstyp beispielsweise entweder mit einem wannenförmigen Gebiet un terlegt sein, oder es kann anstelle eines in CMOS-Technik hergestellten Source-/Drain-Gebiets beispielsweise ein in Bi polar-Fertigungstechnik hergestelltes Kollektortiefimplanta tionsgebiet vorgesehen sein, wie später näher erläutert.

Die in größere Tiefen im Halbleiterkörper reichenden Gebiete vom zweiten Leitfähigkeitstyp bewirken bei geeigneter Dimen sionierung und geeignetem Abstand neben der tieferen Ausdehnung der zugehörigen Raumladungszonen bei Anlegen einer Ab stimmspannung zudem, daß das Gebiet unterhalb des ersten iso lierenden Gebiets im Halbleitergebiet völlig von beweglichen Ladungsträgern ausräumbar ist. Bei zunehmender, angelegter Abstimmspannung ist die Raumladungskapazität des vorliegenden Gegenstands im Vergleich zu herkömmlichen Varaktoren stark verringert, so daß die minimal einstellbare Gesamtkapazität stark sinkt. Dies bedeutet, daß das Variationsverhältnis be ziehungsweise der Abstimmbereich deutlich verbessert ist. Die maximal einstellbare Kapazität ist in Inversion dadurch er reichbar, daß in Abhängigkeit der anliegenden Spannung die Raumladungszonen immer kleiner werden, so daß die Raumla dungskapazität immer größer wird und gegen unendlich geht. Die Gesamtkapazität ergibt sich dann zu der Kapazität des er sten isolierenden Gebiets, welche bezüglich der Gesamtkapazi tät des Varaktors in Serie zur spannungsabhängigen Raumla dungszonenkapazität geschaltet ist. Parallel zu dieser Seri enschaltung aus Gateoxidkapazität und Raumladungszonenkapazi tät sind weitere parasitäre Kapazitäten geschaltet, die sich aus Randeffekten und Überlappungen ergeben können.

Da lediglich das zumindest eine, erste Gebiet vom zweiten Leitfähigkeitstyp bezüglich herkömmlichen NMOS-Varaktoren mit einer größeren Tiefe zu versehen ist, kann der beschriebene Varaktor mit großem Abstimmbereich in einfacher Weise in Standard-Herstellungsverfahren produziert werden.

In einer vorteilhaften Ausführungsform der vorliegenden Er findung ist ein zweites Gebiet vom zweiten Leitfähigkeitstyp vorgesehen, welches symmetrisch zum ersten Gebiet vom zweiten Leitfähigkeitstyp angeordnet ist, einen hochdotierten Bereich zum Zuführen der Steuerspannung umfaßt und die Schichtdicke des ersten Gebiets vom zweiten Leitfähigkeitstyp hat.

Bezüglich einer Symmetrieachse durch die Steuerelektrode und das erste isolierende Gebiet ist das zweite Gebiet vom zwei ten Leitfähigkeitstyp achsensymmetrisch zum ersten Gebiet vom zweiten Leitfähigkeitstyp angeordnet. Anschlüsse zum Zuführen der Steuerspannung von erstem und zweitem Gebiet vom zweiten Leitfähigkeitstyp sind zum Betrieb einer derartigen Anordnung als Varaktor in einer externen Beschaltung kurzzuschließen. Der weitere Anschluß der abstimmbaren Kapazität ist die Steu erelektrode.

Abhängig von der Abstimmspannung bilden sich um beide Gebiete vom zweiten Leitfähigkeitstyp jeweils Raumladungszonen aus, welche zum Erzielen eines großen Variationsverhältnisses un terhalb der Steuerelektrode bei maximaler Ausdehnung zusam menwachsen. Hierfür ist auch der Abstand der Gebiete vom zweiten Leitfähigkeitstyp zueinander abhängig von den Dotie rungsverhältnissen und dem maximal zulässigen Spannungsbe reich geeignet einzustellen.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist zwischen dem ersten Gebiet vom zweiten Leitfähigkeitstyp und dem Halbleitergebiet unterhalb der Steuerelektrode ein zweites isolierendes Gebiet in dem Halb leiterkörper eingebracht.

Das zweite isolierende Gebiet kann beispielsweise als soge nanntes Dickoxidgebiet mit einer größeren Schichtdicke bezüg lich der ersten isolierenden Schicht unterhalb der Steuere lektrode ausgebildet und beispielsweise in Form eines soge nannten Shallow Trench Isolation-Gebiets, STI, ausgeführt sein. Das Einfügen eines derartigen isolierenden Gebiets in den Halbleiterkörper bewirkt eine noch weitere Vergrößerung des Abstimmbereichs, da die parasitären Überlapp- und Randka pazitäten verringert sind.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist die Schichtdicke des ersten Gebiets vom zweiten Leitfähigkeitstyp deutlich größer als die Schichtdic ke des zweiten isolierenden Gebietes.

Die größere Schichtdicke des ersten Gebiets vom zweiten Leit fähigkeitstyp gegenüber dem zweiten isolierenden Gebiet er möglicht, daß eine laterale Ausdehnung, beispielsweise bei Ausführung des ersten Gebiets vom zweiten Leitfähigkeitstyp als Kollektortiefimplantationsgebiet, unterhalb des zweiten isolierenden Gebiets entlang stattfindet. Hierdurch wird der Serienwiderstand der abstimmbaren Kapazität verringert, was wiederum eine Verbesserung der Güte der abstimmbaren Kapazi tät bewirkt.

Selbstverständlich kann bei der beschriebenen symmetrischen Ausführung der Kapazität mit zwei Gebieten vom zweiten Leit fähigkeitstyp entsprechend ein weiteres, zweites isolierendes Gebiet in den Halbleiterkörper ebenfalls symmetrisch zu einer Achse durch die Steuerelektrode und senkrecht zur aktiven Vorderseite des Halbleiterkörpers vorgesehen sein.

Während eine beschriebene laterale Ausdehnung der Gebiete vom zweiten Leitfähigkeitstyp unterhalb der zweiten isolierenden Gebiete erwünscht ist, ist jedoch darauf zu achten, daß diese nicht über die zweiten isolierenden Gebiete hinaus in das Halbleitergebiet unterhalb der Steuerelektrode reicht.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist das erste Gebiet vom zweiten Leitfähig keitstyp vollständig als hochdotiertes Gebiet ausgebildet.

Neben der bereits beschriebenen Vorteile bezüglich des Ab stimmbereichs durch tiefere Raumladungszonen ermöglicht die vollständige Ausbildung des ersten Gebiets vom zweiten Leit fähigkeitstyp als hochdotiertes Gebiet eine weitere Verringe rung des Serienwiderstands des Varaktors und damit eine noch weitere Verbesserung der Güte.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist das erste Gebiet vom zweiten Leitfähigkeitstyp als Kollektortiefimplantationsgebiet in einer bipo laren Fertigungstechnik gebildet.

Beispielsweise in BiCMOS-Fertigungsprozessen kann ein derar tiges Kollektortiefimplantationsgebiet in einfacher Weise hergestellt werden. Demnach ist ein derartiger Varaktor mit verhältnismäßig geringem Aufwand in Massenherstellungsverfah ren bei zugleich großem Abstimmbereich und hoher Güte her stellbar.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist eine vergrabene Schicht vorgesehen, welche an das erste Gebiet vom zweiten Leitfähigkeitstyp angrenzt.

Die vergrabene Schicht verläuft bevorzugt unterhalb des Halb leitergebiets, welches unterhalb des ersten isolierenden Ge biets angeordnet ist und parallel zu demselben sowie parallel zur aktiven Vorderseite des Halbleiterkörpers verläuft. Mit der vergrabenen Schicht, einem sogenannten Buried Layer, ist eine noch weitere Verringerung des Serienwiderstands ermög licht.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung weist das erste Gebiet vom zweiten Leitfähig keitstyp ein wannenförmiges Gebiet vom zweiten Leitfähig keitstyp auf, welches an ein hochdotiertes Anschlußgebiet vom zweiten Leitfähigkeitstyp anschließt.

Anstelle der beschriebenen Kollektortiefimplantationsgebiete können das oder die Gebiete vom zweiten Leitfähigkeitstyp auch als wannenförmige Gebiete ausgebildet sein, welche je weils an ein hochdotiertes Anschlußgebiet vom gleichen Leit fähigkeitstyp anschließen. Das wannenförmige Gebiet reicht dabei in eine deutlich größere Tiefe in den Halbleiterkörper orthogonal zu dessen aktiver Vorderseite und von der aktiven Vorderseite aus betrachtet hinein als das hochdotierte An schlußgebiet selbst, welches beispielsweise in einem CMOS- Fertigungs-schritt als Source-/Drain-Anschlußgebiet ausgebil det sein kann.

Auch die Ausbildung verhältnismäßig niedrig dotierter Wannen ist in den Standard-CMOS-Halbleiterprozessen ohne zusätzli chen Aufwand durchführbar bei zugleich deutlicher Verbesse rung des Abstimmbereichs des Varaktors.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist ein Gebiet zum Anschluß an Bezugspotential vorgesehen, welches vom ersten Leitfähigkeitstyp sowie hoch dotiert und in das Halbleitergebiet eingebracht ist.

Das Gebiet zum Anschluß an Bezugspotential ist bevorzugt ent lang der aktiven Vorderseite des Halbleitergebiets angeordnet und hat bevorzugt gemeinsame Grenzflächen mit dem ersten iso lierenden Gebiet sowie gegebenenfalls mit dem zweiten isolie renden Gebiet.

Diese Direktanbindung an einen Bezugspotential- beziehungs weise Substratanschluß kann eine noch weitere Verbesserung der Güte der Anordnung bewirken.

In einer weiteren, vorteilhaften Ausführungsform der vorlie genden Erfindung hat das erste Gebiet vom zweiten Leitfähig keitstyp je eine gemeinsame Grenzfläche mit dem ersten iso lierenden Gebiet und mit dem Halbleitergebiet unterhalb der Steuerelektrode.

Mit einer derartigen Direktanbindung des ersten isolierenden Gebiets an ein Gebiet vom zweiten Leitfähigkeitstyp zum Zu führen der Abstimmspannung an verhältnismäßig wenigen Stellen im Halbleiter ist eine weitere Verbesserung der Güte erziel bar. Zudem ist sichergestellt, daß die maximale Kapazität der Anordnung durch Inversion des Gebiets unterhalb der Steuere lektrode erreicht werden kann.

Die beschriebene abstimmbare Kapazität ist bevorzugt in einer von Hochfrequenztransistoren bekannten sogenannten Finger struktur mit mehreren, parallel verlaufenden Steuerelektro den- beziehungsweise Gatebahnen ausgebildet. Sowohl die letztgenannte Direktanbindung, sowie auch die Anbindung an Bezugspotential mit einem Gebiet vom ersten Leitfähigkeitstyp nehmen bezogen auf die gesamte Chipfläche, die die abstimmba re Kapazität einnimmt, nur einen verhältnismäßig geringen Flächenanteil ein.

Weitere Einzelheiten der Erfindung sind Gegenstand der Unter ansprüche.

Die Erfindung wird nachfolgend an mehreren Ausführungsbei spielen anhand der Zeichnung näher erläutert.

Es zeigen:

Fig. 1 ein erstes Ausführungsbeispiel der vorliegenden Er findung in BiCMOS-Fertigungstechnik,

Fig. 2 ein weiteres Ausführungsbeispiel der Erfindung in BiCMOS-Fertigungstechnik,

Fig. 3 ein weiteres Ausführungsbeispiel der Erfindung in BiCMOS-Fertigungstechnik,

Fig. 4 ein Ausführungsbeispiel der vorliegenden Erfindung in CMOS-Fertigungstechnik,

Fig. 5 die Verhältnisse gemäß Fig. 4 mit maximaler Raum ladungszone an den Gebieten vom zweiten Leitfähig keitstyp,

Fig. 6 eine Weiterbildung der Anordnung gemäß Fig. 4 mit Anschluß an Bezugspotential,

Fig. 7 eine Weiterbildung gemäß Fig. 4 mit STI,

Fig. 8 eine Weiterbildung gemäß Fig. 7 mit Direktanschluß eines Source-/Drain-Gebiets an Gateoxid,

Fig. 9 eine Weiterbildung gemäß Fig. 7 mit Direktanschluß an Bezugspotential und

Fig. 10 die Ausbildung einer Raumladungszone bei einer An ordnung ohne Gebiete vom zweiten Leitfähigkeitstyp zu Definitionszwecken.

Fig. 1 zeigt einen vereinfachten Querschnitt durch ein er stes Ausführungsbeispiel einer erfindungsgemäßen, abstimmba ren und integrierten Kapazität. Dabei ist ein Halbleiterkör per 1 vorgesehen, welcher ein P-Substrat aufweist, mit einem Halbleitergebiet 2, welches ebenfalls leicht P-dotiert ist. Oberhalb des Halbleitergebiets 2 ist als erste isolierende Schicht eine Gateoxidschicht 3 aufgebracht, auf der eine Ga te-Elektrode 4, ausgebildet als polykristalline Schicht, an geordnet ist. Benachbart zum Halbleitergebiet 2 ist jeweils eine zweite isolierende Schicht 5, ausgebildet als Dickoxid gebiet mit einer Schichtdicke B, in den Halbleiterkörper 1 eingebracht. Diese zweiten isolierenden Schichten 5 haben je eine gemeinsame Grenzfläche mit dem ersten isolierenden Ge biet 3, mit dessen Begrenzungen sie an je einer Seite bündig abschließen, sowie mit dem Halbleitergebiet 2 unterhalb der Gate-Elektrode 4. Benachbart zu den ersten isolierenden Ge bieten 3 und jeweils gegenüberliegend zum Halbleitergebiet 2 ist im Halbleiterkörper 1 je ein Gebiet 6 von einem zweiten Leitfähigkeitstyp N, ausgebildet als hochdotiertes N+- Kollektortiefimplantationsgebiet, eingebracht, mit einer Schichtdicke A. Die Schichtdicke A der Kollektortiefimplanta tionsgebiete 6 ist dabei deutlich größer als die Schichtdic ke B der Dickoxidgebiete 5, jeweils gemessen senkrecht zur aktiven Vorderseite des Halbleiterkörpers 1. Zum Beispiel aufgrund von lateraler Diffusion reicht dieses Kollektortiefimplantationsgebiet 6 jeweils unterhalb des ersten isolie renden Gebiets 3 und ist damit unmittelbar dem Halbleiterge biet 2 unterhalb der Gateelektrode 4 benachbart. Diese N+- Kollektortiefimplantationsgebiete 6 sind weiterhin begrenzt durch die aktive Vorderseite des Halbleiterkörpers 1 sowie durch eine vergrabene Schicht 7, welche parallel zum ersten isolierenden Gebiet 3 und parallel zur aktiven Vorderseite des Halbleiterkörpers 1 verläuft und an die Kollektortiefim plantationsgebiete 6 angrenzt. Die vergrabene Schicht 7 ist ebenfalls vom zweiten Leitfähigkeitstyp N sowie hochdotiert N+.

Bei vorliegendem Gegenstand gemäß Fig. 1 ist eine Abstimm spannung zwischen den kurzzuschließenden Anschlüssen an den Kollektortiefimplantationsgebieten 6 und dem Halbleiterkörper 1 zuführbar. Mit zunehmender Abstimmspannung bilden sich um die Kollektortiefimplantationsgebiete 6 jeweils Raumladungs zonen aus, welche bezüglich herkömmlicher Varaktoren deutlich vergrößert sind, wodurch die minimal einstellbare Kapazität des Varaktors sinkt und damit der Abstimmbereich vergrößert ist.

Fig. 2 zeigt anhand eines Querschnitts ein weiteres Ausfüh rungsbeispiel der vorliegenden Erfindung, jedoch mit einer Direktanbindung des N+-Kollektortiefimplantationsgebiets 6 an das erste isolierende Gebiet 3 in einer Weiterbildung der An ordnung von Fig. 1. Die übrigen Merkmale der Anordnung ent sprechen in Anordnung und Funktion denen, die bereits in Fig. 1 erläutert sind.

Diese Direktanbindung des Kollektortiefimplantationsgebiets 6 an die isolierende Schicht 3 durch Weglassen eines der zwei ten isolierenden Gebiete 5 ermöglicht eine Verbesserung der Güte des Varaktors. Um jedoch den hohen Abstimmbereich des Varaktors zu erhalten, weist der erfindungsgemäße Gegenstand den Querschnitt gemäß Fig. 2 nur an verhältnismäßig wenigen Stellen im Halbleiter auf, da parasitäre Überlapp- und Rand kapazitäten gering bleiben.

Fig. 3 zeigt eine noch weitere Weiterbildung einer abstimm baren Kapazität gemäß Fig. 1, mit einem Direktanschluß an Bezugspotential 8. Gemäß Fig. 3 ersetzt das Bezugspoten tialanschlußgebiet 8 an wenigen Stellen das Kollektortiefim plantationsgebiet 6 sowie eines der Dickoxidgebiete 5, grenzt an die aktive Vorderseite des Halbleiterkörpers 1 an und weist zusätzlich eine gemeinsame Grenzfläche mit dem Halblei tergebiet 2 unterhalb der Gateelektrode 4 sowie mit der Ga teoxidschicht 3 auf. Wie auch die Direktanbindung des Kollek tortiefimplantationsgebiets 6 an Gateoxid 3 gemäß Fig. 2 ist auch das Bezugspotentialanschlußgebiet 8 gemäß Fig. 3 ledig lich an wenigen Stellen im Halbleiter vorgesehen. Mit dem Be zugspotentialanschlußgebiet 8 gemäß Fig. 3 ist eine weitere Verbesserung der Güte des Varaktors möglich.

Während die Ausführungsbeispiele gemäß Fig. 1 bis 3 in ei ner BiCMOS-Fertigungstechnik hergestellt sind, kann der bei spielhafte Gegenstand gemäß Fig. 4, den diese anhand eines vereinfachten Querschnitts zeigt, in einem herkömmlichen CMOS-Fertigungsprozeß hergestellt werden. Auch bei dem Aus führungsbeispiel gemäß Fig. 4 ist ein Halbleiterkörper 1 mit einem P-Substrat vorgesehen, an dessen aktiver Vorderseite eine erste isolierende Schicht 3 und darüber eine Gate-Elek trode 4 vorgesehen sind. Unterhalb der Gate-Elektrode 4 ist als Halbleitergebiet 2 das schwach dotierte P-Substratgebiet vorgesehen. Demnach ist unterhalb des Gate-Anschlusses 4 kein zusätzliches, dotiertes Gebiet in das P-Substrat 1 einge bracht. Angrenzend an die erste isolierende Schicht 3, die Gateoxidschicht, und benachbart zum Halbleitergebiet 2 sind in den Halbleiterkörper 1 jeweils N+-Anschlußgebiete 9 einge bracht, wie sie üblicherweise in CMOS-Technologie als Source- /Drain- und Wannen-Anschlußgebiete vorgesehen sind. Gegenüber den Source-/Drain-Gebieten eines CMOS-Transistors unterschei det sich vorliegende Anordnung jedoch dadurch, daß an die N+- Anschlußgebiete 9 jeweils eine N-Wanne 10 anschließt, welche eine deutlich größere Schichtdicke A als die Anschlußgebiete 9 aufweist. Diese N-Wannen sind bezüglich der N+- Anschlußgebiete 9 geringer dotiert und mit Bezugszeichen 10 versehen. Die N-Wannen 10 weisen eine Schichtdicke A auf, welche deutlich größer ist als die Schichtdicke der N+- Anschlußgebiete 9, jeweils gemessen orthogonal zur Vordersei te des Halbleiterkörpers 1 und ausgehend von dieser. Die N- Wannen 10 können die N+-Anschlußgebiete 9 nicht nur in die Tiefe in den Halbleiterkörper 1 hinein, sondern auch in late raler Richtung umgeben.

In Abhängigkeit von der angelegten Abstimmspannung zwischen dem Halbleiterkörper 1 und den N+-Anschlußgebieten 9, welche extern miteinander kurzgeschlossen sind, bilden sich um die N-Wannengebiete 10 jeweils Raumladungszonen aus, welche ge genüber herkömmlichen CMOS-Varaktoren eine deutlich größere Tiefe in den Halbleiterkörper hinein erreichen, die sich aus der Summe A + D der Tiefe A der N-Wannen 10 selbst und der Aus dehnung D der Raumladungszone unterhalb der N-Wannen 10 be rechnen und sich zudem je nach angelegter Spannung gegensei tig berühren, so daß insgesamt mit geringem Aufwand eine deutliche Verbesserung des Variationsverhältnisses erzielt ist, da die minimal einstellbare Kapazität geringer ist.

Fig. 5 erläutert die Verhältnisse bei Berührung der Raumla dungszonen der N-Wannen 10 und damit der Entstehung eines sehr tiefen, verarmten Gebietes unter der Gate-Elektrode 4. Hierfür ist Fig. 5 gegenüber Fig. 4 dahingehend ergänzt, daß zum einen die konstante Gateoxidkapazität C_OX und in Se rie dazu die variable Raumladungskapazität C_jd eingezeichnet sind. Aufgrund dieser verhältnismäßig tiefreichenden und sich berührenden verarmten Gebiete um die N-Wannen 10 wird das Ge biet 2 unterhalb des Gateoxids 3 mindestens bis zur Tiefe A der N-Wannen 10 völlig von beweglichen Ladungsträgern ausge räumt und hierdurch die Raumladungskapazität C_jd im Vergleich zu herkömmlichen Varaktoren stark verringert. Die minimal einstellbare Gesamtkapazität sinkt hierdurch deutlich, wo durch auch der Abstimmbereich deutlich vergrößert ist. Der Varaktor ist so zu dimensionieren, daß die Tiefe A der N- Wannen 10 deutlich größer ist als die maximale Tiefe D der Raumladungszone um die N-Wannen 10 und/oder deutlich größer ist als die maximale Tiefe X der Raumladungszone unterhalb des Gateoxid-Gebiets 3, welche sich dann einstellen würde, wenn keine Gebiete vom zweiten Leitfähigkeitstyp 9, 10 vor handen wären. Der Abstand der beiden N-Wannen 10 voneinander ist bevorzugt kleiner oder gleich der doppelten Ausdehnung D der Raumladungszonen um die N-Wannen, damit sichergestellt ist, daß sich die beiden Raumladungszonen um die N-Wannen 10 bei Verarmung berühren.

Die Gesamtkapazität berechnet sich dabei gemäß der Serien schaltung der Gateoxidkapazität und der Raumladungskapazität aus dem Kehrwert der Summe der reziproken Kapazitätswerte C_OX, C_JD der Serienschaltung.

Fig. 6 zeigt eine Weiterbildung der Ausführungsform der Er findung gemäß Fig. 4 mit einem Bezugspotentialanschlußge biet 8, welches in den Halbleiterkörper 1 eingebracht ist und zum einen an die aktive Vorderseite des Halbleiterkörpers 1 angrenzt und zum anderen an das Gateoxid 3 angrenzt. Das Halbleitergebiet 2, welches leicht P-dotiert ist, ist damit nach oben durch das Gateoxidgebiet 3 und seitlich zum einen von der N-Wanne 10 und zum anderen vom P+-Bezugspoten tialanschlußgebiet 8 begrenzt. Das P+-Bezugspotentialan schlußgebiet 8 ist lediglich an wenigen Stellen des bevorzugt in einer Fingerstruktur ausgebildeten Varaktors vorgesehen, der demnach überwiegend mit einem Querschnitt gemäß Fig. 4 ausgebildet ist. Mit dem gezeigten P+-Bezugspotentialan schlußgebiet 8 kann eine noch weitere Verbesserung der Güte des Varaktors erzielt sein.

Fig. 7 zeigt eine Weiterbildung eines Varaktors gemäß Fig. 4, bei dem zusätzlich zur beschriebenen Verbesserung des Variationsverhältnisses durch tiefe N-Wannen 10 eine noch wei tere Verbesserung des Variationsverhältnisses beziehungsweise des Abstimmbereichs dadurch erzielt ist, daß als STI, Shal low-Trench-Isolation, ausgebildete Dickoxidgebiete 5 in den Halbleiterkörper 1 an dessen aktiver Vorderseite angrenzend eingebracht sind. Die Dickoxidgebiete 5 haben je eine gemein same Grenzfläche mit dem Gateoxid 3 und begrenzen damit das Gebiet 2 unterhalb der Gateelektrode 4 seitlich. Weiterhin grenzen die Dickoxidgebiete 5 seitlich an die N+- Anschlußgebiete 9 des Varaktors, die als Source-/Drain- Gebiete ausgebildet sind, jedoch mit den bereits in Fig. 4 beschriebenen N-Wannen 10 unterlegt sind. Das Gebiet 2 unter halb des Gates 4 ist wiederum als leicht dotiertes P-Substrat ausgebildet. Die N-Wannen 10 sind so dimensioniert, daß ihre Schichtdicke A deutlich größer ist als die Schichtdicke B der Dickoxidgebiete 5. Mit den Dickoxidgebieten 5 werden die bei Fig. 4 auftretenden Überlappungs- und Randkapazitäten, wel che parallel zur Serienschaltung aus Raumladungskapazität und Gateoxidkapazität wirken, weiter verringert und damit das Va riationsverhältnis weiter verbessert.

Fig. 8 zeigt einen Querschnitt durch einen bezüglich Fig. 7 weitergebildeten Gegenstand, der eine Verbesserung der Güte dadurch aufweist, daß an wenigen Stellen im Halbleiter eine Direktanbindung einer N-Wanne 10 oder vorteilhafterweise ei nes N+ Anschlußgebietes 9 an das Gateoxidgebiet 3 und auch an das Halbleitergebiet 2 unterhalb der Gateelektrode durch je weils unmittelbar benachbarte Ausführung zu diesen Gebieten vorgesehen ist. Hierfür entfällt an wenigen Stellen ein STI 5 gemäß Fig. 7 und ist ersetzt durch das N+-Gebiet 9 bezie hungsweise durch die N-Wanne 10, welches in Richtung des Halbleitergebiets 2 unterhalb der Steuerelektrode 5 vergrö ßert ist und an die Steuerelektrode 4 und das Gateoxidgebiet 3 angrenzt.

Fig. 9 zeigt eine Weiterbildung des Gegenstands gemäß Fig. 7 mit einer bereits mehrfach erläuterten Direktanbindung des Gateoxidgebiets 3 sowie des Gebiets 2 unter der Steuerelek trode 4 mit einem P-Anschlußgebiet 8, welches in den Halblei terkörper 1 an dessen aktiver Vorderseite eingebracht ist und an das Gateoxidgebiet 3 angrenzt. Die Direktanschlußgebiete an Gateoxid 3 und Halbleitergebiet 2 gemäß Fig. 8 und 9 sind, wie bereits zuvor beschrieben, aus Gründen der Beibe haltung des guten Abstimmbereichs lediglich an wenigen Stel len im Halbleiter vorgesehen, so daß ein beispielsweise in einer Fingerstruktur ausgebildeter Varaktor gemäß Fig. 7 bis 9 an dem überwiegenden Anteil der Querschnitte einen Querschnitt gemäß Fig. 7 hat. Die Direktanschlußgebiete ge mäß Fig. 8 führen zu einer weiter verbesserten Güte. Die Direktanschlußgebiete gemäß Fig. 9 können zu einer noch wei ter verbesserten Güte beitragen.

Fig. 10 zeigt einen als P-Substrat ausgebildeten Halbleiter körper 1, mit einem Halbleitergebiet 2, auf dem eine Gate- Oxidschicht 3 aufgebracht ist. Über der Gate-Oxidschicht 3 ist eine Steuer-Elektrode 4 angeordnet. Bei Variieren einer Steuer-Spannung, die an die Steuer-Elektrode 4 anlegbar ist, innerhalb zulässiger Grenzen, stellt sich im Halbleitergebiet 2 unterhalb des Gates eine Raumladungszone ein, die eine ma ximale Ausdehnung X in einer Richtung senkrecht zu einer Vor derseite des Halbleiterkörpers hat. Gemäß dem beschriebenen Prinzip soll die Tiefe A der in Fig. 10 nicht vorhandenen Gebiete vom zweiten Leitfähigkeitstyp größer sein als die ma ximale Ausdehnung X.

Anstelle der beschriebenen Ausführung mit P-Substrat kann das erfindungsgemäße Prinzip selbstverständlich auch auf Ferti gungsprozesse übertragen werden, bei denen N-Substrat zum Einsatz kommt. Alle weiteren, in den Ausführungsbeispielen genannten Gebiete sind dabei mit dem umgekehrten Leitfähig keitstyp auszubilden, die Dotierstoffkonzentrationen hingegen können weitgehend erhalten bleiben.

Bezugszeichenliste

1

Halbleiterkörper

2

Halbleitergebiet

3

Gateoxid

4

Gateelektrode

5

Dickoxid

6

Kollektortiefimplantation

7

vergrabene Schicht

8

Bezugspotentialanschlußgebiet

9

Anschlußgebiet

10

Wanne
A Schichtdicke
B Schichtdicke
D Raumladungszonentiefe
X Raumladungszonentiefe

Claims

1. Integrierte, abstimmbare Kapazität, umfassend
einen Halbleiterkörper (1) mit einem Halbleitergebiet (2) von einem ersten Leitfähigkeitstyp (P),
ein erstes isolierendes Gebiet (3), welches an das Halblei tergebiet (2) angrenzt,
eine Steuer-Elektrode (4), die auf dem ersten isolierenden Gebiet (3) angeordnet ist, zum Anlegen einer Steuerspan nung, und
ein erstes Gebiet (6, 10) von einem zweiten Leitfähigkeits typ (N), welches in den Halbleiterkörper (1) eingebracht ist und an das Halbleitergebiet (2) anschließt, welches ei nen hochdotierten Bereich (N+) vom zweiten Leitfähigkeits typ (N) zum Zuführen einer Abstimmspannung aufweist und welches eine Schichtdicke (A) hat, die größer ist als die maximale Tiefe (X) einer Raumladungszone, die sich bei ei nem Gegenstand einstellt, der den Halbleiterkörper (1) mit dem Halbleitergebiet (2) vom ersten Leitfähigkeitstyp (P), das erste isolierende Gebiet (3), welches an das Halblei tergebiet (2) angrenzt, und die Steuer-Elektrode (4), die auf dem ersten isolierenden Gebiet (3) angeordnet ist, um faßt, wenn die an die Steuer-Elektrode (4) angelegte Steu erspannung innerhalb zulässiger Grenzen variiert wird.

2. Kapazität nach Anspruch 1, dadurch gekennzeichnet, daß ein zweites Gebiet (6, 10) vom zweiten Leitfähigkeitstyp (N) vorgesehen ist, welches symmetrisch zum ersten Gebiet (6, 10) vom zweiten Leitfähigkeitstyp (N) angeordnet ist, einen hoch dotierten Bereich (N+) zum Zuführen der Steuerspannung auf weist und die Schichtdicke (A) des ersten Gebiets (6, 10) hat.

3. Kapazität nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen dem ersten Gebiet (6, 10) vom zweiten Leitfähig keitstyp (N) und dem Halbleitergebiet (2) unterhalb der Steu erelektrode (4) ein zweites isolierendes Gebiet (5) in den Halbleiterkörper eingebracht ist.

4. Kapazität nach Anspruch 3, dadurch gekennzeichnet, daß die Schichtdicke (A) des ersten Gebiets (6, 10) vom zweiten Leitfähigkeitstyp (N) größer ist als die Schichtdicke (B) des zweiten isolierenden Gebiets (5).

5. Kapazität nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das erste Gebiet (6) vom zweiten Leitfähigkeitstyp (N) voll ständig als hochdotiertes Gebiet (N+) ausgebildet ist.

6. Kapazität nach Anspruch 5, dadurch gekennzeichnet, daß das erste Gebiet (6) vom zweiten Leitfähigkeitstyp (N) als Kollektortiefimplantationsgebiet in bipolaren Fertigungstech nik ausgebildet ist.

7. Kapazität nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß eine vergrabene Schicht (7) vorgesehen ist, welche an das er ste Gebiet (6) vom zweiten Leitfähigkeitstyp (N) angrenzt.

8. Kapazität nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das erste Gebiet vom zweiten Leitfähigkeitstyp (N) ein wan nenförmiges Gebiet (10) vom zweiten Leitfähigkeitstyp (N) aufweist, welches an ein hochdotiertes Anschlußgebiet (9) vom zweiten Leitfähigkeitstyp (N+) anschließt.

9. Kapazität nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß ein Gebiet zum Anschluß an Bezugspotential (8) vorgesehen ist, welches vom ersten Leitfähigkeitstyp (P) sowie hochdo tiert (P+) und in den Halbleiterkörper (1) angrenzend an das Halbleitergebiet (2) unterhalb der Steuer-Elektrode (4) ein gebracht ist.

10. Kapazität nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß das erste Gebiet (6, 10) vom zweiten Leitfähigkeitstyp (N) je eine gemeinsame Grenzfläche mit dem ersten isolierenden Ge biet (3) und dem Halbleitergebiet (2) unterhalb der Steuere lektrode (4) hat.