EP1390985A2 - Integrierte, abstimmbare kapazität - Google Patents

Integrierte, abstimmbare kapazität

Info

Publication number
EP1390985A2
EP1390985A2 EP02745102A EP02745102A EP1390985A2 EP 1390985 A2 EP1390985 A2 EP 1390985A2 EP 02745102 A EP02745102 A EP 02745102A EP 02745102 A EP02745102 A EP 02745102A EP 1390985 A2 EP1390985 A2 EP 1390985A2
Authority
EP
European Patent Office
Prior art keywords
region
conductivity type
semiconductor
insulating
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02745102A
Other languages
English (en)
French (fr)
Inventor
Judith Maget
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1390985A2 publication Critical patent/EP1390985A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Definitions

  • the present invention relates to an integrated, tunable capacity.
  • Integrated, tunable capacities are used in large quantities to build resonant circuits.
  • Such resonant circuits are constructed, for example, as an LC oscillator, in which the capacitance is usually designed as a frequency-detuning element.
  • the inductances which also determine the resonant circuit frequency and which are usually implemented in the form of coils, normally have a constant inductance value.
  • VCO Voltage-controlled oscillators
  • VCO Voltage Controlled Oscillator
  • the aim is to achieve a large variation ratio of the capacitance, that is to say a large quotient of the maximum and minimum adjustable capacitance, due to the usually constant inductance already mentioned.
  • Integrated, tunable capacities can be manufactured in different technologies and with different structures. For example:
  • Capacitance diodes designed as tunable capacitors, which can be integrated either as single-ended or as differentially configured components, compare, for example, A.-S. Porret, T. Melly, C. C. Enz, E. A. Vittoz "Design of High-Q varactors for Low-Power Wireless Applications Using a Standard CMOS Process", IEEE Journal of Solid-State Circuits, Vol. 35, No. 3, March 2000, pp. 337-345.
  • the tunable capacitances can also be designed as NMOS or PMOS field effect transistors with short-circuited source / drain regions, for example in N wells, see for example P. Andreani, S. Mattisson, "On the Use of MOS Varactors in RF VCO's ", IEEE Journal of Solid State Circuits, Vol. 35, No. 6, June 2000, pp. 905-910.
  • a differential PMOS-FET, an NMOS-FET in an n-well and an NMOS-FET in an n-well without connected diffusion areas are known from the above-mentioned reference Porret et al.
  • the components designed as a gated varactor and as an NMOS field-effect transistor, formed in an n-well with p + extraction areas are the components with the largest possible tuning range.
  • the high-frequency signal is usually applied to the gate connection, a second connection is used to supply the tuning voltage and, depending on the version, a third connection is used to increase the tuning range by applying a further voltage.
  • the total effective capacity of such a component depends on its particular operating state, such as inversion, depletion or accumulation or enrichment, and is determined by the voltages at the nodes mentioned.
  • the generally constant, parasitic capacitances of such a component are generally always additive.
  • the maximum achievable capacitance results as the sum of gate oxide capacitance, determined by the gate area and thickness of the gate oxide layer, and from the constant, parasitic capacitances between the gate and the source / drain regions.
  • the minimum achievable capacitance results in depletion as a series connection of the gate oxide capacitance and the depletion or depletion capacitance and, in parallel, the constant, parasitic capacitances between the gate and the source / drain regions.
  • the tuning range can therefore only be increased by reducing the minimum capacitance and / or the constant capacitances.
  • the object of the present invention is to provide an integrated, tunable capacity which can be produced in standard manufacturing processes and which has an enlarged tuning range.
  • the space charge zone described with maximum depth accordingly arises when the control voltage varies in a maximum permissible range on the control electrode below this, more precisely below the first insulating region, if the first region of the second conductivity type would not be present.
  • the layer thickness of the first region of the second conductivity type is greater than the extent of that space charge zone which arises around the first region when a maximum adjustable tuning voltage is applied.
  • the layer thickness of the first region of the second conductivity type is understood to mean the extent of the latter in an orthogonal direction with respect to the active front side of the semiconductor body.
  • the semiconductor body can be at a fixed potential, for example reference potential.
  • the control voltage is understood to be the voltage that drops between the control electrode and the semiconductor body.
  • the tuning voltage is understood to be that voltage which drops between the first region of the second conductivity type and the semiconductor body.
  • the tuning voltage and control voltage influence the capacity of the varactor.
  • a space charge zone is formed under the gate electrode, which causes a voltage-dependent change in capacitance of the present tunable capacitance.
  • the invention is based on the knowledge that with increasing depth, that is to say layer thickness of the first region of the second conductivity type, which is provided for applying the tuning voltage, the space charge zone, depending on the voltage, extends further into the depth of the semiconductor body, as a result of which the minimum capacitance is reduced.
  • a larger tuning range that is to say a larger variation ratio of the maximum to the minimum adjustable capacity, can thus be achieved.
  • the semiconductor region below the control electrode is of low dopant concentration, that is to say weakly doped.
  • the present integrated tunable capacitance is based on an NMOS field effect transistor and can be interpreted in such a way that the source / drain regions which are usually provided and which are short-circuited to form a varactor are one with respect to the usual source / drain regions in standard CMOS Manufacturing processes have significantly increased layer thickness.
  • the first region of the second conductivity type can, for example, either be underlaid with a trough-shaped region, or instead of a source / drain region produced in CMOS technology, for example a collector deep implantation region produced in bipolar manufacturing technology can be provided, as later explained in more detail.
  • the regions of the second conductivity type which extend to greater depths in the semiconductor body, with suitable dimensioning and a suitable spacing, in addition to the deeper expansion of the associated space charge zones when a tuning voltage is applied, also cause the region below the first insulating region in the semiconductor region to be completely cleared of movable charge carriers.
  • the space charge capacity of the present object is greatly reduced compared to conventional varactors, so that the minimum adjustable total capacity drops sharply. This means that the variation ratio or the tuning range is significantly improved.
  • the maximum adjustable capacitance can be achieved in inversion by the fact that the
  • the total capacitance then results from the capacitance of the first insulating region, which is connected in series with the voltage-dependent space charge zone capacitance with respect to the total capacitance of the varactor. Parallel to this series connection of gate oxide capacitance and space charge zone capacitance In fact, further parasitic capacitances are connected, which can result from edge effects and overlaps.
  • the varactor described can be produced in a simple manner in a large manufacturing range using standard manufacturing processes.
  • a second region of the second conductivity type is provided, which is arranged symmetrically to the first region of the second conductivity type, comprises a highly doped region for supplying the control voltage and has the layer thickness of the first region of the second conductivity type.
  • the second region of the second conductivity type is arranged axisymmetrically to the first region of the second conductivity type. Connections for supplying the control voltage from the first and second regions of the second conductivity type are to be short-circuited to operate such an arrangement as a varactor in an external circuit.
  • the further connection of the tunable capacitance is the control electrode.
  • space charge zones are formed around both areas of the second conductivity type, which grow together under the control electrode at maximum extent in order to achieve a large variation ratio.
  • the spacing of the regions of the second conductivity type from one another must also be suitably set depending on the doping conditions and the maximum permissible voltage range.
  • the second insulating area can be formed, for example, as a so-called thick oxide area with a greater layer thickness with respect to the first insulating layer below the control electrode and can be designed, for example, in the form of a shallow trench isolation area, STI.
  • STI shallow trench isolation area
  • the layer thickness of the first region of the second conductivity type is significantly greater than the layer thickness of the second insulating region.
  • the greater layer thickness of the first region of the second conductivity type compared to the second insulating region enables a lateral expansion, for example when the first region of the second conductivity type is implemented as a collector deep implantation region, to take place underneath the second insulating region. This reduces the series resistance of the tunable capacity, which in turn improves the quality of the tunable capacity.
  • a further, second insulating region in the semiconductor body can likewise be provided symmetrically to an axis through the control electrode and perpendicular to the active front side of the semiconductor body. While a described lateral expansion of the regions of the second conductivity type below the second insulating regions is desired, care must be taken, however, that this does not extend beyond the second insulating regions into the semiconductor region below the control electrode.
  • the first region of the second conductivity type is completely designed as a highly doped region.
  • the complete formation of the first region of the second conductivity type as a highly doped region enables a further reduction in the series resistance of the varactor and thus a further improvement in the quality.
  • the first region of the second conductivity type is formed as a collector deep implantation region in a bipolar manufacturing technique.
  • such a deep collector implantation area can be manufactured in a simple manner. Accordingly, such a varactor can be produced with relatively little effort in mass production processes with a large tuning range and high quality.
  • a buried layer is provided which adjoins the first region of the second conductivity type.
  • the buried layer preferably runs below the semiconductor region, which is arranged below the first insulating region and runs parallel to the same and parallel to the active front side of the semiconductor body.
  • the first region of the second conductivity type has a trough-shaped region of the second conductivity type, which connects to a highly doped connection region of the second conductivity type.
  • the area or areas of the second conductivity type can also be designed as trough-shaped areas, each of which connects to a highly doped connection area of the same conductivity type.
  • the trough-shaped region extends to a much greater depth in the semiconductor body orthogonal to its active front side and viewed from the active front side than the highly doped connection region itself, which, for example, is designed as a source / drain connection region in a CMOS production step can.
  • the formation of relatively low doped wells can also be carried out in the standard CMOS semiconductor processes without additional effort and at the same time significantly improving the tuning range of the varactor.
  • an area for connection to reference potential is provided which is of the first conductivity type and is highly doped and is introduced into the semiconductor area.
  • the region for connection to reference potential is preferably arranged along the active front side of the semiconductor region and preferably has common interfaces with the first insulating region and optionally with the second insulating region. This direct connection to a reference potential or substrate connection can bring about a further improvement in the quality of the arrangement.
  • the first region of the second conductivity type has a common interface with the first insulating region and with the semiconductor region below the control electrode.
  • the tunable capacitance described is preferably formed in a so-called finger structure known from high-frequency transistors with a plurality of control electrode or gate tracks running in parallel. Both the latter direct connection, as well as the connection to reference potential with an area of the first conductivity type, occupy only a relatively small area proportion in relation to the entire chip area, which takes up the tunable capacity.
  • FIG. 1 shows a first exemplary embodiment of the present invention in BiCMOS production technology
  • FIG. 2 shows a further exemplary embodiment of the invention in BiCMOS production technology
  • FIG. 3 shows a further exemplary embodiment of the invention in BiCMOS production technology
  • FIG. 4 shows an exemplary embodiment of the present invention in CMOS production technology
  • FIG. 5 shows the conditions according to FIG. 4 with a maximum space charge zone in the regions of the second conductivity type
  • FIG. 6 shows a development of the arrangement according to FIG. 4 with connection to reference potential
  • FIG. 7 shows a further development according to FIG. 4 with an STI
  • FIG. 8 shows a development according to FIG. 7 with a direct connection of a source / drain region to gate oxide
  • FIG. 9 shows a development according to FIG. 7 with a direct connection to reference potential
  • Figure 10 shows the formation of a space charge zone in an arrangement without areas of the second conductivity type for definition purposes.
  • Figure 1 shows a simplified cross section through a first embodiment of a tunable and integrated capacitance according to the invention.
  • a semiconductor body 1 is provided, which has a P substrate, with a semiconductor region 2, which is also lightly P-doped. Above the semiconductor region 2 is the first insulating
  • FIG. 2 shows a further exemplary embodiment of the present invention on the basis of a cross section, but with a direct connection of the N + collector deep implantation region 6 to the first insulating region 3 in a further development of the arrangement from FIG. 1.
  • the other features of the arrangement correspond to those in arrangement and function which have already been explained in FIG. 1.
  • the object according to the invention has the cross section according to FIG. 2 only at relatively few locations in the semiconductor, since parasitic overlap and edge capacities remain low.
  • FIG. 3 shows yet another development of a tunable capacitance according to FIG. 1, with a direct connection to reference potential 8.
  • the reference potential connection region 8 replaces the collector deep implantation region 6 and one of the thick oxide regions 5 at a few points, adjoins the active front side of the semiconductor body 1 and additionally has a common interface with the semiconductor region 2 below the gate electrode 4 and with the gate oxide layer 3.
  • the reference potential connection area 8 according to FIG. 3 is only provided at a few points in the semiconductor.
  • a further improvement in the quality of the varactor is possible with the reference potential connection region 8 according to FIG. 3.
  • H- l ⁇ pj fö ⁇ - P " ⁇ P ⁇ P ⁇ P 1 ⁇ ⁇ -. ⁇ ⁇ j
  • ⁇ 0 ⁇ 3 Z CQ ts ⁇ - P * 1 P ⁇ Z P- ti LQ ⁇ LQ LQ tt 1 ⁇ ti h tr ⁇ ⁇ ⁇ & ⁇ ⁇ Hi ts tr ⁇ ⁇ - CQ ⁇ 0 ⁇ CQ P. ⁇ ⁇ £. ⁇ H ⁇ - P ⁇ - ⁇ -
  • a control electrode 4 is arranged. If a control voltage that can be applied to the control electrode 4 varies within permissible limits, a space charge zone is established in the semiconductor region 2 below the gate, which has a maximum extent X in a direction perpendicular to a front side of the semiconductor body. According to the principle described, the depth A of the areas of the second conductivity type that are not present in FIG. 10 should be greater than the maximum extent X.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es ist eine integrierte, abstimmbare Kapazität angegeben, welche bezüglich herkömmlichen CMOS-Varaktoren dahingehend weitergebildet ist, dass anstelle üblicher Source-/Drain-Anschlussgebiete Anschlussgebiete mit einer deutlich grösseren Tiefe in den Halbleiterkörper hinein (A, 1) vorgesehen sind. Hierzu können beispielsweise wannenförmige Gebiete oder Kollektortiefimplantationsgebiete (10, 6) vorgesehen sein, mit denen die bei grossen Abstimmspannungen auftretenden verarmten Gebiete deutlich weiter in den Halbleiterkörper (1) hineinreichen. Der erfindungsgemässe Varaktor mit grossem Abstimmbereich ist ohne zusätzlichen Aufwand in Massenherstellungsverfahren produzierbar und beispielsweise in Phasenregelschleifen einsetzbar.

Description

Beschreibung
Integrierte, abstimmbare Kapazität
Die vorliegende Erfindung betrifft eine integrierte, abstimmbare Kapazität .
Integrierte, abstimmbare Kapazitäten werden in großen Stückzahlen zum Aufbau von Schwingkreisen eingesetzt. Derartige Schwingkreise sind beispielsweise als LC-Oszillator aufgebaut, bei denen üblicherweise die Kapazität als frequenzverstimmendes Element ausgebildet ist. Die ebenfalls die Schwingkreis-Frequenz bestimmenden Induktivitäten, welche üblicherweise in Form von Spulen realisiert werden, weisen da- bei normalerweise einen konstanten Induktivitätswert auf.
Spannungsgesteuerte Oszillatoren (VCO, Voltage Controlled Oscillator) haben als Ausgangssignal ein frequenzverstellbares Hochfrequenzsignal, welches in Abhängigkeit von einer eingangsseitig anliegenden Spannung verstimmbar ist. Um einen großen Abstimmbereich, englisch tuning ränge, zu erzielen, ist aufgrund der bereits erwähnten, üblicherweise konstanten Induktivität anzustreben, ein großes Variationsverhältnis der Kapazität, das heißt einen großen Quotienten aus maximal und minimal einstellbarer Kapazität zu erhalten.
Weiterhin ist es, beispielsweise bei Anwendung der integrierten, abstimmbaren Kapazität in einem VCO wünschenswert, eine hohe Güte zu erhalten, da die Güte des LC-Schwingkreises qua- dratisch in das Phasenrauschen der Schaltung eingeht. Die Güte der abstimmbaren Kapazität ist dabei aus der Serienschaltung der variablen Kapazität C sowie eventuell vorhandenen Serienwiderständen R mit der Formel Q = 1/ωRC bestimmbar; mit ω gleich Betriebsfrequenz, R gleich Serienwiderstand und C gleich variable Kapazität. Es ist deshalb zur Erzielung hoher Güten anzustreben, den Serienwiderstand zur Kapazität möglichst klein zu machen. Integrierte, abstimmbare Kapazitäten können in unterschiedlichen Technologien und mit unterschiedlichem Aufbau hergestellt sein. Bekannt sind beispielsweise:
Als abstimmbare Kapazitäten ausgebildete Kapazitätsdioden, welche entweder als single-ended- oder als differenziell ausgebildete Bauteile integriert sein können, vergleiche beispielsweise A.-S. Porret, T. Melly, C. C. Enz, E. A. Vittoz "Design of High-Q varactors for Low-Power Wireless Applications Using a Standard CMOS Process", IEEE Journal of Solid- State Circuits, Vol. 35, No . 3, March 2000, pp . 337-345.
Weiterhin können die abstimmbaren Kapazitäten auch als NMOS- oder PMOS-Feldeffekttransistoren mit kurzgeschlossenen Sour- ce-/Drain-Gebieten, beispielsweise in N-Wannen ausgebildet sein, siehe beispielsweise P. Andreani, S. Mattisson, "On the Use of MOS Varactors in RF VCO's", IEEE Journal of Solid- State Circuits, Vol. 35, No. 6, June 2000, pp . 905-910.
Aus der Druckschrift von M. Tiebout, "A Fully Integrated 1.3 GHz VCO for GSM in 0.25 μm Standard CMOS with a Phasenoise of -142 dBc/Hz at 3 MHz Offset", European Microwave Week 2000, ist weiterhin ein VCO mit NMOS-Varaktoren bekannt.
Ein differentiell arbeitender PMOS-FET, ein NMOS-FET in einer n-Wanne sowie ein NMOS-FET in einer n-Wanne ohne verbundene Diffusionsgebiete sind aus der oben genannten Literaturstelle Porret et al bekannt .
Ein NMOS-Feldeffekttransistor gebildet in einer n-Wanne mit p+-Extraktionsgebieten ist in der Druckschrift F. Svelto et al : „A Three Terminal Varactor for RFIC's in Standard CMOS Technology", IEEE Transactions on Electron Devices, Band 47, Nr. 4, April 2000, Seiten 893-895 angegeben. Schließlich ist in dem Aufsatz von Wallace Ming Yip Wong et al . "A Wide Tuning Range Gated Varactor" , IEEE Journal of So- lid-State Circuits, Vol. 35, No. 5, May 2000, pp . 773-779 ein sogenannter Gated Varactor angegeben.
Von den genannten bisherigen Lösungen zur Bereitstellung einer abstimmbaren Kapazität sind die als Gated Varaktor und als NMOS-Feldeffekttransistor, gebildet in einer n-Wanne mit p+ Extraktionsgebieten, ausgeführten Bauelemente diejenigen mit dem größtmöglichen Abstimmbereich. Dabei wird das Hochfrequenzsignal üblicherweise an den Gate-Anschluß angelegt, ein zweiter Anschluß zum Zuführen der Abstimmspannung benutzt und je nach Ausführung ein dritter Anschluß durch Anlegen einer weiteren Spannung zur Vergrößerung des Abstimmbereiches verwendet.
Die gesamte, effektive Kapazität eines derartigen Bauelements hängt von seinem jeweiligen Betriebszustand, wie Inversion, Verarmung oder Akkumulation beziehungsweise Anreicherung, ab, und ist durch die Spannungen an den genannten Knoten bestimmt. Die im allgemeinen konstanten, parasitären Kapazitäten eines derartigen Bauteils gehen dabei im allgemeinen stets additiv ein.
In Inversion, wie auch in Akkumulation, ergibt sich die maximal erzielbare Kapazität als Summe von Gate-Oxid-Kapazität, bestimmt durch Gate-Fläche und Dicke der Gate-Oxid-Schicht, und aus den konstanten, parasitären Kapazitäten zwischen Gate und den Source-/Drain-Gebieten. Die minimal erzielbare Kapa- zität hingegen ergibt sich in Verarmung als Serienschaltung der Gate-Oxid-Kapazität und der Verarmungs- oder Depletion- Kapazität und parallel dazu den konstanten, parasitären Kapazitäten zwischen Gate und den Source-/Drain-Gebieten. Bei gegebener Gate-Fläche und gegebener Technologie, welche die Ga- te-Oxid-Schichtdicke bestimmt, kann eine Vergrößerung des Abstimmbereichs folglich nur durch Verringerung der minimalen Kapazität und/oder der konstanten Kapazitäten erfolgen. Um bei einer beispielsweisen Verwendung der abstimmbaren Kapazität in einem LC-VCO annehmbares Phasenrauschen des VCOs zu erhalten, ist es wünschenswert auch in dem LC-Kreis Seri- enwiderstände, wie oben erläutert, gering zu halten.
Hierfür werden, wie bei Hochfrequenztransistoren üblich, sogenannte Fingerstrukturen sowie Transistoren mit geringer Gate-Länge verwendet. Die parasitären Kapazitäten sind hingegen weitgehend unabhängig von der Gate-Länge. Lediglich der variable Teil der Kapazitäten sinkt mit der Gate-Länge. Je kleiner also die Gate-Länge, desto größer sind die parasitären Kapazitäten im Vergleich zu den variablen Kapazitäten. Zum Erzielen höherer Güten muß man daher bisher in Kauf neh- men, einen geringeren Abstimmbereich zu erhalten. Auch der Umkehrschluß gilt: Je größer die Gate-Länge ist, desto weniger fallen die parasitären Kapazitäten ins Gewicht und demnach ist ein größerer Abstimmbereich erzielbar. Eine größere Gate-Länge führt jedoch zu steigenden Serienwiderständen und damit zu einer schlechteren Güte.
Aufgabe der vorliegenden Erfindung ist es, eine integrierte, abstimmbare Kapazität anzugeben, welche in Standard- Fertigungsprozessen produzierbar ist und welche einen vergrö- ßerten Abstimmbereich aufweist.
Erfindungsgemäß wird die Aufgabe gelöst durch eine integrierte, abstimmbare Kapazität gemäß Patentansprüchen 1 und 2.
Die beschriebene Raumladungszone mit maximaler Tiefe stellt sich demnach bei Variieren der Steuerspannung in einem maximal zulässigen Bereich an der Steuerelektrode unterhalb dieser, genauer unterhalb des ersten isolierenden Gebietes, dann ein, wenn das erste Gebiet vom zweiten Leitfähigkeitstyp nicht vorhanden wäre. Alternativ oder zusätzlich ist die Schichtdicke des 'ersten Gebiets vom zweiten Leitf hgikeitstyp größer als die Ausdehnung derjenigen Raumladungszone, die sich um das erste Gebiet herum bei Anlegen einer maximal einstellbaren Abstimmspannung einstellt.
Als Schichtdicke des ersten Gebiets vom zweiten Leitfähigkeitstyp ist die Ausdehnung desselben in einer orthogonalen Richtung bezüglich der aktiven Vorderseite des Halbleiterkör- pers verstanden.
Der Halbleiterkorper kann an einem festen Potential, beispielsweise Bezugspotential liegen.
Als Steuerspannung ist diejenige Spannung verstanden, die zwischen Steuer-Elektrode und Halbleiterkorper abfällt.
Als Abstimmspannung ist diejenige Spannung verstanden, die zwischen erstem Gebiet vom zweiten Leitfähigkeitstyp und Halbleiterkorper abfällt. Abstimmspannung und SteuerSpannung beeinflussen die Kapazität des Varaktors .
In Abhängigkeit von einer zwischen Steuerelektrode und erstem Gebiet vom zweiten Leitfähigkeitstyp angelegten Spannung bil- det sich unter der Gate-Elektrode eine Raumladungszone aus, welche eine spannungsabhängige Kapazitätsänderung der vorliegenden abstimmbaren Kapazität bewirkt. Der Erfindung liegt die Erkenntnis zugrunde, daß mit zunehmender Tiefe, das heißt Schichtdicke des ersten Gebiets vom zweiten Leitfähigkeits- typ, welches zum Anlegen der Abstimmspannung vorgesehen ist, die Raumladungszone spannungsabhängig weiter in die Tiefe des Halbleiterkδrpers reicht, wodurch die minimale Kapazität verkleinert wird. Damit kann ein größerer Abstimmbereich, das heißt ein größeres Variationsverhältnis von maximaler zu mi- nimal einstellbarer Kapazität erzielt werden. Dabei ist das Halbleitergebiet unterhalb der Steuer-Elektrode von geringer Dotierstoffkonzentration, das heißt schwach dotiert. Die vorliegende, integrierte abstimmbare Kapazität beruht auf einem NMOS-Feldeffekttransistor und kann so interpretiert werden, daß üblicherweise vorgesehene Source-/Drain-Gebiete, welche miteinander zur Bildung eines Varaktors kurzgeschlossen sind, eine bezüglich üblicher Source-/Drain-Gebiete in Standard-CMOS-Fertigungsprozessen signifikant erhöhte Schichtdicke haben.
Hierfür kann das erste Gebiet vom zweiten Leitfähigkeitstyp beispielsweise entweder mit einem wannenförmigen Gebiet unterlegt sein, oder es kann anstelle eines in CMOS-Technik hergestellten Source-/Drain-Gebiets beispielsweise ein in Bi- polar-Fertigungstechnik hergestelltes Kollektortiefimplanta- tionsgebiet vorgesehen sein, wie später näher erläutert.
Die in größere Tiefen im Halbleiterkorper reichenden Gebiete vom zweiten Leitfähigkeitstyp bewirken bei geeigneter Dimensionierung und geeignetem Abstand neben der tieferen Ausdeh- nung der zugehörigen Raumladungszonen bei Anlegen einer Abstimmspannung zudem, daß das Gebiet unterhalb des ersten isolierenden Gebiets im Halbleitergebiet völlig von beweglichen Ladungsträgern ausräumbar ist. Bei zunehmender, angelegter Abstimmspannung ist die Raumladungskapazität des vorliegenden Gegenstands im Vergleich zu herkömmlichen Varaktoren stark verringert, so daß die minimal einstellbare Gesamtkapazität stark sinkt. Dies bedeutet, daß das Variationsverhältnis beziehungsweise der Abstimmbereich deutlich verbessert ist. Die maximal einstellbare Kapazität ist in Inversion dadurch er- reichbar, daß in Abhängigkeit der anliegenden Spannung die
Raumladungszonen immer kleiner werden, so daß die Raumladungskapazität immer größer wird und gegen unendlich geht. Die Gesamtkapazität ergibt sich dann zu der Kapazität des ersten isolierenden Gebiets, welche bezüglich der Gesamtkapazi- tat des Varaktors in Serie zur spannungsabhängigen Raumladungszonenkapazität geschaltet ist. Parallel zu dieser Serienschaltung aus Gateoxidkapazität und Raumladungszonenkapazi- tat sind weitere parasitäre Kapazitäten geschaltet, die sich aus Randeffekten und Überlappungen ergeben können.
Da lediglich das zumindest eine, erste Gebiet vom zweiten Leitfähigkeitstyp bezüglich herkömmlichen NMOS-Varaktoren mit einer größeren Tiefe zu versehen ist, kann der beschriebene Varaktor mit großem Abstimmbereich in einfacher Weise in Standard-Herstellungsverfahren produziert werden.
In einer vorteilhaften Ausführungsform der vorliegenden Erfindung ist ein zweites Gebiet vom zweiten Leitfähigkeitstyp vorgesehen, welches symmetrisch zum ersten Gebiet vom zweiten Leitfähigkeitstyp angeordnet ist, einen hochdotierten Bereich zum Zuführen der SteuerSpannung umfaßt und die Schichtdicke des ersten Gebiets vom zweiten Leitf higkeitstyp hat.
Bezüglich einer Symmetrieachse durch die Steuerelektrode und das erste isolierende Gebiet ist das zweite Gebiet vom zweiten Leitfähigkeitstyp achsensymmetrisch zum ersten Gebiet vom zweiten Leitfähigkeitstyp angeordnet. Anschlüsse zum Zuführen der Steuerspannung von erstem und zweitem Gebiet vom zweiten Leitfähigkeitstyp sind zum Betrieb einer derartigen Anordnung als Varaktor in einer externen Beschaltung kurzzuschließen. Der weitere Anschluß der abstimmbaren Kapazität ist die Steu- erelektrode.
Abhängig von der Abstimmspannung bilden sich um beide Gebiete vom zweiten Leitfähigkeitstyp jeweils Raumladungszonen aus, welche zum Erzielen eines großen Variationsverhältnisses un- terhalb der Steuerelektrode bei maximaler Ausdehnung zusammenwachsen. Hierfür ist auch der Abstand der Gebiete vom zweiten Leitfähigkeitstyp zueinander abhängig von den Dotierungsverhältnissen und dem maximal zulässigen Spannungsbereich geeignet einzustellen.
In einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung ist zwischen dem ersten Gebiet vom zweiten Leitfähigkeitstyp und dem Halbleitergebiet unterhalb der Steuerelektrode ein zweites isolierendes Gebiet in dem Halbleiterkorper eingebrach .
Das zweite isolierende Gebiet kann beispielsweise als sogenanntes Dickoxidgebiet mit einer größeren Schichtdicke bezüglich der ersten isolierenden Schicht unterhalb der Steuerelektrode ausgebildet und beispielsweise in Form eines sogenannten Shallow Trench Isolation-Gebiets, STI , ausgeführt sein. Das Einfügen eines derartigen isolierenden Gebiets in den Halbleiterkorper bewirkt eine noch weitere Vergrößerung des Abstimmbereichs, da die parasitären Überlapp- und Randkapazitäten verringert sind.
In einer weiteren, bevorzugten Ausfuhrungsform der vorliegenden Erfindung ist die Schichtdicke des ersten Gebiets vom zweiten Leitfähigkeitstyp deutlich größer als die Schichtdik- ke des zweiten isolierenden Gebietes.
Die größere Schichtdicke des ersten Gebiets vom zweiten Leitfähigkeitstyp gegenüber dem zweiten isolierenden Gebiet ermöglicht, daß eine laterale Ausdehnung, beispielsweise bei Ausführung des ersten Gebiets vom zweiten Leitfähigkeitstyp als Kollektortiefimplantationsgebiet, unterhalb des zweiten isolierenden Gebiets entlang stattfindet. Hierdurch wird der Serienwiderstand der abstimmbaren Kapazität verringert, was wiederum eine Verbesserung der Güte der abstimmbaren Kapazität bewirkt .
Selbstverständlich kann bei der beschriebenen symmetrischen Ausführung der Kapazität mit zwei Gebieten vom zweiten Leitfähigkeitstyp entsprechend ein weiteres, zweites isolierendes Gebiet in den Halbleiterkorper ebenfalls symmetrisch zu einer Achse durch die Steuerelektrode und senkrecht zur aktiven Vorderseite des Halbleiterkörpers vorgesehen sein. Während eine beschriebene laterale Ausdehnung der Gebiete vom zweiten Leitfähigkeitstyp unterhalb der zweiten isolierenden Gebiete erwünscht ist, ist jedoch darauf zu achten, daß diese nicht über die zweiten isolierenden Gebiete hinaus in das Halbleitergebiet unterhalb der Steuerelektrode reicht .
In einer weiteren, bevorzugten Ausfuhrungsform der vorliegenden Erfindung ist das erste Gebiet vom zweiten Leitfähigkeitstyp vollständig als hochdotiertes Gebiet ausgebildet.
Neben der bereits beschriebenen Vorteile bezüglich des Abstimmbereichs durch tiefere Raumladungszonen ermöglicht die vollständige Ausbildung des ersten Gebiets vom zweiten Leitfähigkeitstyp als hochdotiertes Gebiet eine weitere Verringe- rung des Serienwiderstands des Varaktors und damit eine noch weitere Verbesserung der Güte.
In einer weiteren, bevorzugten Ausfuhrungsform der vorliegenden Erfindung ist das erste Gebiet vom zweiten Leitfähig- keitstyp als Kollektortiefimplantationsgebiet in einer bipolaren Fertigungstechnik gebildet.
Beispielsweise in BiCMOS-Fertigungsprozessen kann ein derartiges Kollektortiefimplantationsgebiet in einfacher Weise hergestellt werden. Demnach ist ein derartiger Varaktor mit verhältnismäßig geringem Aufwand in Massenherstellungsverfahren bei zugleich großem Abstimmbereich und hoher Güte herstellbar.
In einer weiteren, bevorzugten Ausfuhrungsform der vorliegenden Erfindung ist eine vergrabene Schicht vorgesehen, welche an das erste Gebiet vom zweiten Leitfähigkeitstyp angrenzt.
Die vergrabene Schicht verläuft bevorzugt unterhalb des Halb- leitergebiets, welches unterhalb des ersten isolierenden Gebiets angeordnet ist und parallel zu demselben sowie parallel zur aktiven Vorderseite des Halbleiterkörpers verläuft. Mit der vergrabenen Schicht, einem sogenannten Buried Layer, ist eine noch weitere Verringerung des Serienwiderstands ermöglicht.
In einer weiteren, bevorzugten Ausfuhrungsform der vorliegenden Erfindung weist das erste Gebiet vom zweiten Leitfähigkeitstyp ein wannenformiges Gebiet vom zweiten Leitfähigkeitstyp auf, welches an ein hochdotiertes Anschlußgebiet vom zweiten Leitfähigkeitstyp anschließt.
Anstelle der beschriebenen Kollektortiefimplantationsgebiete können das oder die Gebiete vom zweiten Leitfähigkeitstyp auch als wannenformige Gebiete ausgebildet sein, welche jeweils an ein hochdotiertes Anschlußgebiet vom gleichen Leit- fähigkeitstyp anschließen. Das wannenformige Gebiet reicht dabei in eine deutlich größere Tiefe in den Halbleiterkorper orthogonal zu dessen aktiver Vorderseite und von der aktiven Vorderseite aus betrachtet hinein als das hochdotierte Anschlußgebiet selbst, welches beispielsweise in einem CMOS- Fertigungs-schritt als Source-/Drain-Anschlußgebiet ausgebildet sein kann.
Auch die Ausbildung verhältnismäßig niedrig dotierter Wannen ist in den Standard-CMOS-Halbleiterprozessen ohne zusätzli- chen Aufwand durchführbar bei zugleich deutlicher Verbesserung des Abstimmbereichs des Varaktors.
In einer weiteren, bevorzugten Ausfuhrungsform der vorliegenden Erfindung ist ein Gebiet zum Anschluß an Bezugspotential vorgesehen, welches vom ersten Leitfähigkeitstyp sowie hochdotiert und in das Halbleitergebiet eingebracht ist.
Das Gebiet zum Anschluß an Bezugspotential ist bevorzugt entlang der aktiven Vorderseite des Halbleitergebiets angeordnet und hat bevorzugt gemeinsame Grenzflächen mit dem ersten isolierenden Gebiet sowie gegebenenfalls mit dem zweiten isolierenden Gebiet . Diese Direktanbindung an einen Bezugspotential- beziehungsweise Substratanschluß kann eine noch weitere Verbesserung der Güte der Anordnung bewirken.
In einer weiteren, vorteilhaften Ausfuhrungsform der vorliegenden Erfindung hat das erste Gebiet vom zweiten Leitfähigkeitstyp je eine gemeinsame Grenzfläche mit dem ersten isolierenden Gebiet und mit dem Halbleitergebiet unterhalb der Steuerelektrode.
Mit einer derartigen Direktanbindung des ersten isolierenden Gebiets an ein Gebiet vom zweiten Leitfähigkeitstyp zum Zuführen der Abstimmspannung an verhältnismäßig wenigen Stellen im Halbleiter ist eine weitere Verbesserung der Güte erziel- bar. Zudem ist sichergestellt, daß die maximale Kapazität der Anordnung durch Inversion des Gebiets unterhalb der Steuerelektrode erreicht werden kann.
Die beschriebene abstimmbare Kapazität ist bevorzugt in einer von Hochfrequenztransistoren bekannten sogenannten Fingerstruktur mit mehreren, parallel verlaufenden Steuerelektroden- beziehungsweise Gatebahnen ausgebildet. Sowohl die letztgenannte Direktanbindung, sowie auch die Anbindung an Bezugspotential mit einem Gebiet vom ersten Leitfähigkeitstyp nehmen bezogen auf die gesamte Chipfläche, die die abstimmbare Kapazität einnimmt, nur einen verhältnismäßig geringen Flächenanteil ein.
Weitere Einzelheiten der Erfindung sind Gegenstand der Unteransprüche .
Die Erfindung wird nachfolgend an mehreren Ausführungsbei- spielen anhand der Zeichnung näher erläutert .
Es zeigen: Figur 1 ein erstes Ausführungsbeispiel der vorliegenden Erfindung in BiCMOS-Fertigungstechnik,
Figur 2 ein weiteres Ausführungsbeispiel der Erfindung in BiCMOS-Fertigungstechnik,
Figur 3 ein weiteres Ausführungsbeispiel der Erfindung in BiCMOS-Fertigungstechnik,
Figur 4 ein Ausführungsbeispiel der vorliegenden Erfindung in CMOS-Fertigungstechnik,
Figur 5 die Verhältnisse gemäß Figur 4 mit maximaler Raumladungszone an den Gebieten vom zweiten Leitfähig- keitstyp,
Figur 6 eine Weiterbildung der Anordnung gemäß Figur 4 mit Anschluß an Bezugspotential,
Figur 7 eine Weiterbildung gemäß Figur 4 mit STI ,
Figur 8 eine Weiterbildung gemäß Figur 7 mit Direktanschluß eines Source-/Drain-Gebiets an Gateoxid,
Figur 9 eine Weiterbildung gemäß Figur 7 mit Direktanschluß an Bezugspotential und
Figur 10 die Ausbildung einer Raumladungszone bei einer Anordnung ohne Gebiete vom zweiten Leitfähigkeitstyp zu Definitionszwecken.
Figur 1 zeigt einen vereinfachten Querschnitt durch ein erstes Ausführungsbeispiel einer erfindungsgemäßen, abstimmbaren und integrierten Kapazität. Dabei ist ein Halbleiterkör- per 1 vorgesehen, welcher ein P-Substrat aufweist, mit einem Halbleitergebiet 2, welches ebenfalls leicht P-dotiert ist. Oberhalb des Halbleitergebiets 2 ist als erste isolierende
N M ^ CQ J tr φ Φ LQ Φ LQ rr
0 μ- 0 TS tr μ- μ- μ- Φ μ- Φ Φ Ω
3 Φ N PJ CQ φ P P LT P 0 tr
Φ c l-1 P" Ω rt Φ LQ μ- φ ti r] μ-
P « Hl Φ P tr φ Φ P- Ω
0 £= I ω LQ tr rr N 13 Φ 13-
PJ I-1 et P μ- - φ ti Z Φ f rt
C i 0 LQ φ 3 PJ 3 φ rt et
CQ φ tr Do 3 Φ Ω μ- μ- ti Φ . ? PJ rt N φ μ- μ- tr rt rt μ- O μ- rr t μ- Z 13 rt P et φ CQ P-. 13 z 0 . Φ H- - CQ • Φ rt Φ Φ φ ti l-h CQ J μ- μ- • rt s H- Ω CQ Φ 3 μ- α P Q . Ω
Ω μ- 3 tr 0 Q φ μ- φ 0 ω . PJ tr Φ n- Ti Φ z CD φ t (-■ Φ rt
Φ Hi P μ- Φ Ω Q μ- P J φ μ- N P> φ 3 ti φ CD φ PJ S3" O tr 3 £ P & φ Ω H Ω ω X
Φ Ti P rr φ 3 Lti P N P" φ - LQ μ-
N Φ PJ 13 μ- Φ N Z μ- P tr Φ P-
0 PJ tr rr rt LQ Hi φ Ω P-. PJ σ Q
CQ P 3 μ- Pf ti l-1 μ- 13- Φ ti μ- Ω h-1 rf Φ 0 c P- Φ PJ= rr rr rt r-1 tr μ- PJ HS P ti Φ P Ω Φ 0- ω & μ-
Ω rr ü CQ N 3 N 1 - 13 μ- Ω N Φ Ω
13- μ- Φ IQ N !3 Φ Ω tr c rt tr
0 li Φ c K P μ- Pf μ- 3 et p" 2 tr CQ PJ LQ 3 CQ Φ Ω J φ CQ μ- Ω -1 Φ μ- 0 13- K
H CQ & Φ 13- tr 3 et tö rt J CQ " G
Pf Φ CQ rr μ- PJ
0= tr rr φ μ- φ CQ P, Φ LΠ tr Ti c
3 μ- μ- P φ μ- μ- Φ li μ- - I-1 0 Hl
3 Φ 3 i/o rt φ 3 Φ P φ l-1 LQ rt 3 σ\ Φ φ 3 PJ μ- ^ Φ μ- Φ CQ ti ti J Φ & Q. c rt Pf tr
Ω TJ C & LQ 3 ti Φ Φ CQ Φ ti ti
P" σ\ PJ P Φ Φ CQ P~ ti LQ H μ- ) φ P P, 3 tr ι_l. rt Φ LQ CQ Ω μ, 3 μ- Φ Φ Cß K tr φ rt tr
Φ £ Q Φ P" Ω J μ- tr J et s; P Φ P rt Φ tr μ-1 h-1 μ- - J Φ CQ 3 CQ μ- μ- μ- tr P- φ
4 μ- Ω t P Q Ω φ rt μ- J
PJ tr K tr Φ 0 tr Φ rt 13 £
? CQ μ- PJ C ti (-■ et μ- to Φ Hl r+ !3= 13 μ- Φ rt PJ
0 !*J tr CQ rt CΛ Φ P Φ μ- ω P- ti PJ Φ CQ Φ φ ti ti CQ CQ Ω Φ
Φ £ 3 φ Φ ti μ- φ LΠ f rt tr ti
P 3 μ- P 13T r P 0=
H1 α μ-
CQ et J Φ P- 13- ti μ- Ω Φ o. PJ μ- Φ PJ Φ PJ T5 Ω φ tr μ-
Φ α Ω ti t> tr tr 13 tr Φ f tr z et 13 π Pf 0- φ ti O φ ~ φ
ΓT P 0= 0* P Ω P X μ-
!-■ LQ £ t Φ Φ Φ M μ- PJ Ω μ- CQ 3 Ti 2 H μ- , CQ 3 J
Ω Φ LQ φ tr H
vergrößert sind, wodurch die minimal einstellbare Kapazität des Varaktors sinkt und damit der Abstimmbereich vergrößert ist .
Figur 2 zeigt anhand eines Querschnitts ein weiteres Ausführungsbeispiel der vorliegenden Erfindung, jedoch mit einer Direktanbindung des N+-Kollektortiefimplantationsgebiets 6 an das erste isolierende Gebiet 3 in einer Weiterbildung der Anordnung von Figur 1. Die übrigen Merkmale der Anordnung ent- sprechen in Anordnung und Funktion denen, die bereits in Figur 1 erläutert sind.
Diese Direktanbindung des Kollektortiefimplantationsgebiets 6 an die isolierende Schicht 3 durch Weglassen eines der zwei- ten isolierenden Gebiete 5 ermöglicht eine Verbesserung der Güte des Varaktors. Um jedoch den hohen Abstimmbereich des Varaktors zu erhalten, weist der erfindungsgemäße Gegenstand den Querschnitt gemäß Figur 2 nur an verhältnismäßig wenigen Stellen im Halbleiter auf, da parasitäre Überlapp- und Rand- kapazitäten gering bleiben.
Figur 3 zeigt eine noch weitere Weiterbildung einer abstimmbaren Kapazität gemäß Figur 1, mit einem Direktanschluß an Bezugspotential 8. Gemäß Figur 3 ersetzt das Bezugspoten- tialanschlußgebiet 8 an wenigen Stellen das Kollektortiefimplantationsgebiet 6 sowie eines der Dickoxidgebiete 5, grenzt an die aktive Vorderseite des Halbleiterkörpers 1 an und weist zusätzlich eine gemeinsame Grenzfläche mit dem Halbleitergebiet 2 unterhalb der Gateelektrode 4 sowie mit der Ga- teoxidschicht 3 auf. Wie auch die Direktanbindung des Kollektortiefimplantationsgebiets 6 an Gateoxid 3 gemäß Figur 2 ist auch das Bezugspotentialanschlußgebiet 8 gemäß Figur 3 lediglich an wenigen Stellen im Halbleiter vorgesehen. Mit dem Bezugspotentialanschlußgebiet 8 gemäß Figur 3 ist eine weitere Verbesserung der Güte des Varaktors möglich. t-3 LQ ≥; Φ H li t-3 2! et Z <! > o φ & ^ tr μ- Ω tr N <! PJ rt Φ Φ Hl π < CQ ts ≤ μ- φ 1 Φ ti J μ- PJ Φ 3 Φ φ ts μ- 3 φ Φ ö ti P J H C 0 M ti μ- μ- 0 rt 3 φ P CQ ti CQ P) ts CQ rt s φ Ti Φ 0j:
Φ 3 s; ts ti PJ rt PJ CD ti CQ 0 ts ts tr o ti μ- ti tr l-h (3= PJ Φ φ Hi ts & Ω Ω CD Ω P φ Ω J Ω Φ Ω PJ= LQ P. φ Φ ti cn Φ φ ti φ tr 3 ti K er ti φ φ φ tr * φ tr Hi tr Q CQ μ- tr φ O tr rt φ m Φ 3 P 1 μ- ω φ φ 3 3 PJ tr ts ω Φ tr Z l-1 μ- 0 3 rt ts X rr N CQ PJ φ 3 ^ 3 tr μ- P
H- l φ pj= fö μ- P" Φ P Φ P Ω P 1 ^ μ- . φ μj |J ti H3 tQ Φ Hi PJ O P*
P 3 3 tr ts μ- 3 l-1 t P. ts tΛ μ- P" tΛ tr ti K & μ- tr tr Q 1 CQ ü PJ Hl S tr LQ μ- LQ Ω o PJ LQ φ LQ CQ rt LQ Ω " z PJ CQ Ω <! rt CD tr rt Ω rt O P^
P- Φ rr φ μ- tr & Φ P" Φ et l-1 Φ < Φ 3 μ- t-1 Ω 3 tr 3 Φ 0 Φ P φ μ- tr Φ CD μ-
Φ ti tr Φ μ- LQ rt Φ Pf tr tr rt α tr • μ- tr 0 1 i Φ tr tr LQ φ μ- ti tr μ- LQ rt 1 Φ
3 f μ- μ- rt f 3 0= μ- μ- μ- Ω μ- ti ~-^. j μ- ti Q rt LQ μ- CD Q P Φ Ω ^
0= φ P Φ Φ ts 3 φ φ μ- φ α tr φ ö s! CQ φ Ω Φ - σ Φ Φ CQ rt TI P ti Φ φ ffi 3 rt PJ ti μ- LQ K 3 μ- rt Ω rt μ- rt μ- ti PJ μ- μ- tr 3 Φ ti CQ 0 ti μ- LQ LQ ii C
PJ 3 φ ti f rr J Φ et Φ tr ≥! Φ φ Q Φ φ PJ 3 Φ rt rt N , 3 LQ Φ ) Φ CD O Φ rt CQ
0= P P φ 1 CQ ü LQ μ- 3 φ Φ 0 p φ tr μ- rt l-1 TS C ts μ- Hi tr μ- H Φ ti <i 3 tr ii V£> LQ s! φ 0= LD φ ts Φ 0 ti ts rt PJ tr φ φ H Φ CQ LQ c--
Ω o ti Ti 0 LQ (-■ . Pf ti PJ tΛ 3 1 3 tr f P: &, μ- Ω μ- 3 ti < LQ 0 ti rt P tr
Φ 13" Φ P" Φ Φ μ- 0= 0= ts LQ SS φ l_l. . Ω 1 0= s Φ tr φ Φ 0 Φ N CQ PJ ts ti μ- Φ ι_ι. f μ tr μ- φ ti <_1- CΛ ts Φ 1 ti Φ Φ Φ > μ- H PJ ti rt ω ts ti 3 Φ Ω ts LQ C rt ts φ P P. φ rr Ti φ φ φ ti s: Z tr ti Ω Ti ts et μ- μ- * LQ PJ-- ( ) tr - CQ ti
Φ Z ti μ> Φ ts Φ ≥i Φ z ti ts μ- PJ φ μ- CQ tr Φ tr Φ CQ t 3 Φ Φ Λ ti rt LQ ti n φ N ti ti + ti φ ts ts w μ- 3 φ Ω φ li Φ ^ Q rt & CQ tr μ- LQ Φ CQ f S μ- LQ P f 1 CQ μ- μ- 1 LQ ts Ω I-1 0 rt tr ti s μ- P, • Φ rrl rt Φ Ω tr
0= o φ ts PJ 0= CQ o φ φ tr CD H Φ Z 1 J φ Ω P" PJ Ω tr μ- ti rt 3 - ti ω Q CD P, ts ti ts I-1 Q rt ti ts μ- & ts £ φ Ω Φ ts CQ tr Φ LQ LQ CQ PJ= ts μ- i 1 Ω LQ Ti CQ Z Ω φ 3 W μ- l_l- tr φ tr rt 3 μ- ts C Φ IΛ μ- 10
Φ < fd tr . Φ Φ Ω C LQ J φ CQ tr μ- P Φ LQ CQ φ tr H μ- φ CQ rt Ω ti ω N Pf TS ti PJ PJ φ ii T P φ μ- O μ- rt P P μ- Φ φ Z PJ CQ φ ti Ω Φ tr r φ tύ ü P 0 ts Φ t-> i 3 CD D rt P - φ LQ 3 tr φ ti rr rt tr ti rt J rl φ μ- μ- tr tr J 3 CD LQ P Φ Φ μ- , μ- Φ μ- μ- μ- rr Φ J Z tr 3 -1 LQ LQ φ {E. K
H- Pf CD ≥i rr t ) P CQ P. ts Φ Ω ≥J 1_J. CQ ts μ- PJ PJ ω μ- rt : ti φ
3 rt PJ Φ + Φ tr LQ P C μ- ti tr Pf 1 Φ rt CQ N μ- P tr Ω . CQ rt ti LQ φ 0 P, P 1 ts μ- Φ CQ Φ φ Φ rt φ ^ & O φ n 13 ω tr tr P rt φ LQ μ- ti P > ts σ LQ 13 μ- N J 0 s S 3 3 0 P, ts CQ Z μ- ll ω φ ts φ 3 CQ ts t φ μ- φ CD 13 P P= ts Ω o <! o + PJ Φ PL. , P. CQ φ Φ 3 r 3 ti LQ μ- CD tr μ- Φ tr 0 Ω Φ LQ ti tr o 1 W μ- CQ CD 0 Φ φ μ- ti Φ PJ=
Φ CQ ts Ω CQ ti et Φ li tr α. l-1 PJ Φ 1 ti 1 J Φ rt i P. 3 P P, Φ P- tÄ ti φ N - tr rt - Φ ts rt μ- co μ- H α μ LQ m ts !-■ H ifl Ω μ- J Φ μ- φ ti μ- 0 H" μ- P- tr Ω Ω 3 Ω CQ H PJ ti Φ CQ tr Φ 1 PJ Φ Ω ti PJ K ts 3 ts r tύ φ 3 3 P 3 CQ D 0 tr tr μ- tr O P- PJ CD Ω Ω ts ω rt ti J P= Pf PJ φ μ- μ- Φ Φ tr LΛ 3 0 <! LQ rr μ- rt & P 3 φ tr tr Φ * c rt et tr et 3 P. CQ LQ n 3 μ- LQ C s ts 0 0 Ω P- μ- PJ ti CQ tr P μj μ- Φ tr 1 Φ Φ φ μ- tr μ- μ- p: tr p. Φ i μ- 3 ts μ- tr ω Φ Φ 13 o μ- Φ 0 ( rt Q > 1 ti < £ tr Φ 3 ti
Φ φ PJ P* tr PJ φ Ω PJ Ω rt φ ti CQ tr CQ ts IΛ) Φ CT rt ts fö M Φ Φ Ω Φ Q & φ ts P" P φ μ- i li tr , ?r & rsi > Ω - rt 0 LQ ti Ω ti CD 1 φ ti μ- tr ti φ - ts et CD P φ ts ts et μ- μ- f- ≥; ti tr 0 CD LQ φ LQ tr J Ω CQ Φ μ- rt Pf t-1 ~ rr P φ N Ω LQ + CD P- ü μ- μ- tr Φ μ- et tr c Pf ts Φ tr 0= PJ Pf H α μ- CD Φ 3 J 3 ω c , f CQ 1 Ω μ- PJ CQ P Φ μ- tr Ω μ* tr et 0 ti 3 ts PJ μ- Ω z μ- P LQ P P φ ti φ N tr φ LΛ) φ μ- tr μ> P" CQ ti t Pf μ- 3 tr 3 tr φ tr φ Ω Ω ti ti ti Φ t ) P • PJ rt Φ rr CQ rt 0 Ω P. 0= J ts μ- tr u> N tr <! > μ- P" rt J 3 φ rt Φ CQ ti , PJ Φ ti , μ- ts CQ Q LQ Ω •> Z μ- 0 ≥J Ω LΛ - ts rt Ω CQ J μ- Φ J Φ rt ti TS Ω * & μ- μ tr P μ- μ- 3 σ ti + PJ tr LQ Φ Φ U3 to - P CQ rt Φ CD Φ 3 tr Φ ω
Ω 0= φ 3 Z CQ ts μ- P* 1 P Φ Z P- ti LQ ω LQ LQ tt 1 φ ti h tr Λ Φ Ω & φ φ Hi ts tr Φ μ- CQ Φ 0 φ CQ P. Φ ι£. Φ H μ- P μ- μ-
LQ * f-1 tr μ- H ^ μ- φ Ω 3 P μ- μ- μ- 1 tr μ- rt μ> P P tr s
P) ti μ- Ω Φ J Φ ≥! CQ μ> φ Ω tr P= P P Φ Pf μ- CQ Φ φ CQ φ
P Φ 1 φ tr ts rr 1 Φ o rt tr ≥! φ tr Ω LQ & Φ φ rt Pf 3 1 Q μ- φ
CD Φ Φ μ- Φ + μ- Φ Φ φ μ- rr 1 μ- 1 μ-
1 1 1 1 ti 1 1 ts rt
Ti 4-J 1 4-1 SH Ti
1 ß Dl SH 1 SH cd φ Φ -H 1 ß
SH ß H 4-> ß ß ^ Φ ß cd •Φ Φ SH SH T3 Φ rH ß
1 -H φ N ß 4-> tn > 4-J 4-1 i Λ Φ φ 4-J CQ ε ß SH Φ SH =ß -H ti ß CQ -H PQ £ 4-J
SH tn CQ SH CQ (Ö -H 1 0 xi ß 1 Ό pH CQ ti ß X? Φ =rd o Φ Φ. -H Φ rd Ti Φ ß > Φ Di ß Φ 1 Di ß 0- Φ -H -. 4-J ω T3 P Pl P 1 rd Φ CQ -H rd ti 03 TS ß -H CM ω cd X Ti ß -H Q rH 4-J SH 4-> f rH Φ =rd i ε ß H XI Φ o -H EH | TS υ φ N ε XI X =0 • LQ ß Φ rd Dl rd Ti H ε Dl rd 4-J M -H ß 4-J cd U SH rj ü X 4-J -H N 4-> -H CQ SH 03 -H Φ ß SH ß Φ » TS Φ =rd P α. 0 LQ 03 SH !S1 0 4-1 Φ 0 =03 4-1 tn Di ß P -H -H CQ 4-1 4-1 Ti 4-J rd
IJH ß SH Φ ß -. i Pl ß TS > 6 ß ß SH 1 XI Φ SH i ti -H X
LQ 03 X! 4-J φ 4-J ü CQ Φ Φ Φ ß CQ Φ + 1 CQ Φ 4-1 Φ u φ N LQ tn rH Φ -H SH LQ -H Dl 4-1 ß LQ tn 4-1 SH SH LQ Φ 4-1 SH -H -H ä 03 Dl ß 05 tn φ tn -H rH ß o φ SH O Φ O LQ U -H φ ß XI Pl ß ß -H ß rH ß 4-> N Pl r- 0 4-1 Pl LQ 4-1 φ φ SH Φ LQ -H O ü in 05 ß
SH 4-J -H X! rd 4-1 -H Φ LQ r- 4-1 4-> LQ CQ X X! -H ß SH rd 4-1 -H CQ X Ti
XI ß φ ^-t SH Φ PQ n Φ X -H D φ cd H S O Φ P 0 LQ ß Ti cd
=ß Φ 03 ro φ LQ 1 ß 4-1 cd ß ß X! SH Φ co X! S ß Φ φ ß <-i
4H 4-J H -H + N U. SH XI N SH cd > ß • Φ -H 4-J cd
CQ 0 ε
T3 4-J TS ß4 Φ rd ü Φ Φ > rd Q ß S 4-1 ε Ti Φ ti ß & SH LQ -H 0 ß m ß > CQ PQ > ß rH φ ß Xl -H -.H cd : LQ Φ Φ X TS ß ε 1 Φ SH 1 LQ Φ Xi rd S -H o Ti CQ XI TS ti tn Pl Ti O 1 0 + Dl ß Φ + φ Φ ß ü LQ -H rH φ ß
SH ß SH Φ ft ro > Pi -H Φ ß ti SH ß Φ -H Φ 4-J Φ 0 05 Dl ß LQ
Φ N =0 Φ 4-> ß 4J σ Φ -H XI rH -H -H 4-J H CQ Ti ß
Ti Φ X 4-) 03 4-J 4-J ß Φ Φ ß 4-> Φ φ 4-> TS ε tn 4-> -H 1 rd m ti -H Ό i φ Φ cd £ Ti ε Φ -H -H -H φ CQ Ti CQ X CQ
Dl Φ Φ u -H SH P rH Φ 4-1 Φ Dl SH Φ -* xi rH H ß -H 0 Di tn ß ε 4-1 CQ LQ -H X) Φ ß -H ß Dl Eä ß XI CQ CQ u ti rd -H X ß ß
H ß Φ -H SH rd Φ φ T) . cd Xl -H -H ß υ SH 0 Φ LQ SH u ß ß
Ti φ φ S rH Dl ß 4-J Φ Φ Φ XI Ti LQ in O TS 4-1 ε Φ -H Pl 4J rH -H ^-\ Ti TS rd N Xl Di N υ H Φ 4-1 φ ß ß O 03 P ft rH
-H Φ X! SH ß CQ -H ß υ CQ 4-1 Φ 0 -H Xi Φ X -ι— > ß SH H =0 cd cd i r-i 0 rd Φ X 0 Φ -H ß -H Di ß ß X! 4-> cd Φ SH ß rH Xl
SH 4 d > Xl 0 ß ti rH rd ε -H SH SH Φ SH ^ o S ß Dl φ ti u
Φ -H K ß ü Φ N Di Dl ε Φ Φ Φ ß -H cd Ti H Φ Φ S φ CQ
4-1 ε Φ Φ r-\ 4-> φ -H SH Ti ß CQ 4-J N X! > ß -H ß Xi Ά ß
-H ß > SH Φ 03 Ti XI Ti ß ß Ti -H -H Φ -H ß ä ß ü 4J =D φ
Φ ^ Φ -H Φ Eä O ß Φ 4J Φ Φ 4-1 Φ XI tn LQ LQ Φ rd -H -H -H
Es Ti 4-> TS ß co rH X Di 4-1 rH Es U TS Φ ß 4-1 ES rH s ß SH
SH X ß -. LQ P Φ -H ß Φ -H -H TS 4-> ß LQ 1 4-1 Φ Φ
Φ P ß 05 rd c\t rd o 4-1 4-1 SH -rH S ß -H Φ rH X Φ rd -H Ϊ3 ß . TS co ß tn -H Ti rH Φ LQ 4-1 Eä cd N ß N o σi S s Φ LO ß
-H -H Φ ε 4-> -H -H LQ SH • X ti -H 4-J X H 1 ^ Φ TS φ SH
Φ H CQ -H ß Φ Xl Φ XI ti Φ 4-1 Φ Φ =cd υ Φ -H £ -H Φ 4-1 ß
Φ TS N -H υ ß Φ CO Φ X! CQ co CQ -H 4-J ? CQ P $ 4-J φ N
4 03 Xl X! ti ß Dl Dl =ß -H CQ 4-J ß P Φ Φ ß Φ Φ SH tn =03 J ß Ti Φ ti rd 3 4J ß 4-> ti Di N -H Dl φ 4J . Φ -H 4-> rH
-H ε rH rd ß tn Ti Es ß Φ -H XI 4-1 φ 0 -H φ XI CQ ß cd 4-J X X! 4H Φ
Φ Φ Φ ß SH 1 rH -H EH υ Φ -H 4-1 Φ o ε -H φ ß φ O Φ ü φ ß rH
N o D) £ ß Φ ß i∑5 X! XI 03 S X) X N Φ TS Dl 03 X! i -H Dl cd H
Φ 4 4J φ ü Φ SH ö rH Φ cd Ti 03 Φ CQ H TS TS ϋ
VD i ». ß N -H XI SH CQ Dl Φ ε -H Dl in r- ß ß Φ -H Φ -H 4J -H <tf ti o ß co -H ß φ 0 Φ ß 03 ß Φ XI 03 cd -H φ r-l 4J SH Ti X! xi X cd
SH ß Φ Φ rH Ti rd ß -H Ti φ ti > Sπ Φ N Xl Φ Xl φ υ O SH Pl o ß Ti 4-J SH X! Xl rH r-\ Φ tn r- ß XI ß U -H O XI Di -H X ß O Di ß Φ ε Di rH CJ ß rd XI SH LQ XI CQ Di Φ LQ X! LQ H LQ l υ Dl Φ
-H -H -H ß ß 03 cd 0 -H U ß Φ ß ü φ -H -. SH ß φ φ d ß 0 -H -H Xl H 4H Λ N rd M ß > 4-J CQ -H S rß CQ Ti EH " t* Di CD X! Xi rö to P EH u
IΛ
0\ i r
^H Φ
© 4 4- ϊ o rd x ω U O - φ X
H ß
U -H CQ
Q- Φ TS
-H ε X
Φ o
TS 1
Φ
MH 4-1 ß cd cd O
^ SH
CM Φ
TS
4-1
Φ SH
-H Φ
X! & φ =P
Dl
3 SH .
Φ 4-J
4-J CQ
-H -H
Φ rH 4-1
X! XI rH ü
05 cd tn SH
XI
B Φ
Φ t ß MH
-H ß
Φ rd
4-J ro
-H ε 4-1
X! o ~ u o H -H
I-- xi
© SH U
Φ CQ o 04 Ti
, o-*, SH -H
=o X
X o
ist eine Steuer-Elektrode 4 angeordnet. Bei Variieren einer Steuer-Spannung, die an die Steuer-Elektrode 4 anlegbar ist, innerhalb zulässiger Grenzen, stellt sich im Halbleitergebiet 2 unterhalb des Gates eine Raumladungszone ein, die eine maximale Ausdehnung X in einer Richtung senkrecht zu einer Vorderseite des Halbleiterkörpers hat . Gemäß dem beschriebenen Prinzip soll die Tiefe A der in Figur 10 nicht vorhandenen Gebiete vom zweiten Leitfähigkeitstyp größer sein als die maximale Ausdehnung X.
Anstelle der beschriebenen Ausführung mit P-Substrat kann das erfindungsgemäße Prinzip selbstverständlich auch auf Fertigungsprozesse übertragen werden, bei denen N-Substrat zum Einsatz kommt. Alle weiteren, in den Ausführungsbeispielen genannten Gebiete sind dabei mit dem umgekehrten Leitfähigkeitstyp auszubilden, die Dotierstoffkonzentrationen hingegen können weitgehend erhalten bleiben.
Bezugszeichenliste
1 Halbleiterkorper
2 Halbleitergebiet 3 Gateoxid
4 Gateelektrode
5 Dickoxid
6 Kollektortief implantation
7 vergrabene Schicht 8 Bezugspotentialanschlußgebiet
9 Anschlußgebiet
10 Wanne
A Schichtdicke
B Schichtdicke D Raumladungszonentiefe
X Raumladungszonentiefe

Claims

Patentansprüche
1. Integrierte, abstimmbare Kapazität, umfassend
- einen Halbleiterkorper (1) mit einem Halbleitergebiet (2) von einem ersten Leitfähigkeitstyp (P) ,
- ein erstes isolierendes Gebiet (3) , welches an das Halbleitergebiet (2) angrenzt,
- eine Steuer-Elektrode (4) , die auf dem ersten isolierenden Gebiet (3) angeordnet ist, zum Anlegen einer Steuerspan- nung, ein erstes Gebiet (6, 10) von einem zweiten Leitfähigkeits-typ (N) , welches in den Halbleiterkorper (1) eingebracht ist und an das Halbleitergebiet (2) anschließt, welches einen hochdotierten Bereich (9) vom zweiten Leit- fähigkeitstyp (N+) zum Zuführen einer Abstimmspannung aufweist und welches eine Schichtdicke (A) hat, die größer ist als die maximale Tiefe (X) einer Raumladungszone, die sich bei einem Gegenstand einstellt, der den Halbleiterkorper (1) mit dem Halbleitergebiet (2) vom ersten Leitfä- higkeitstyp (P) , das erste isolierende Gebiet (3) , welches an das Halbleitergebiet (2) angrenzt, und die Steuer- Elektrode (4) , die auf dem ersten isolierenden Gebiet (3) angeordnet ist, umfaßt, wenn die an die Steuer-Elektrode (4) angelegte Steuerspannung innerhalb zulässiger Grenzen variiert wird, und ein im ersten Gebiet vom zweiten Leitfähigkeitstyp (N) angeordnetes wannenfδrmiges Gebiet (10) vom zweiten Leitfähigkeitstyp (N) , welches unterhalb des als Anschlußgebiet (9) vom zweiten Leitfähigkeitstyp (N+) ausgeführten, hoch- dotierten Bereichs angeordnet ist.
2. Integrierte, abstimmbare Kapazität, umfassend
- einen Halbleiterkorper (1) mit einem Halbleitergebiet (2) von einem ersten Leitfähigkeitstyp (P) , - ein erstes isolierendes Gebiet (3) , welches an das Halbleitergebiet (2) angrenzt, - eine Steuer-Elektrode (4) , die auf dem ersten isolierenden Gebiet (3) angeordnet ist, zum Anlegen einer Steuerspannung, ein erstes Gebiet (6, 10) von einem zweiten Leitfähig- keits-typ (N) , welches in den Halbleiterkorper (1) eingebracht ist und an das Halbleitergebiet (2) anschließt, welches einen hochdotierten Bereich (N+) vom zweiten Leitfähigkeitstyp (N) zum Zuführen einer Abstimmspannung aufweist und welches eine Schichtdicke (A) hat, die größer ist als die maximale Tiefe (X) einer Raumladungszone, die sich bei einem Gegenstand einstellt, der den Halbleiterkorper (1) mit dem Halbleitergebiet (2) vom ersten Leitfähigkeitstyp (P) , das erste isolierende Gebiet (3) , welches an das Halbleitergebiet (2) angrenzt, und die Steuer- Elektrode (4) , die auf dem ersten isolierenden Gebiet (3) angeordnet ist, umfaßt, wenn die an die Steuer-Elektrode (4) angelegte Steuerspannung innerhalb zulässiger Grenzen variiert wird, und
- eine vergrabene Schicht (7) , welche an das erste Gebiet (6) vom zweiten Leitfähigkeitstyp (N) angrenzt, welches vollständig als hochdotiertes Gebiet (N+) ausgebildet ist.
3. Kapazität nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß ein zweites Gebiet (6, 10) vom zweiten Leitfähigkeitstyp (N) • vorgesehen ist, welches symmetrisch zum ersten Gebiet (6, 10) vom zweiten Leitfähigkeitstyp (N) angeordnet ist, einen hochdotierten Bereich (N+) zum Zuführen der Steuerspannung aufweist und die Schichtdicke (A) des ersten Gebiets (6, 10) hat.
4. Kapazität nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, daß zwischen dem ersten Gebiet (6, 10) vom zweiten Leitfähig- keitstyp (N) und dem Halbleitergebiet (2) unterhalb der Steuerelektrode (4) ein zweites isolierendes Gebiet (5) in den Halbleiterkorper eingebracht ist.
5. Kapazität nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, daß die Schichtdicke (A) des ersten Gebiets (6, 10) vom zweiten Leitfähigkeitstyp (N) größer ist als die Schichtdicke (B) des zweiten isolierenden Gebiets (5) .
6. Kapazität nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß das erste Gebiet (6) vom zweiten Leitf higkeitstyp (N) als
Kollektortiefimplantationsgebiet in bipolaren Fertigungstechnik ausgebildet ist .
7. Kapazität nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t, daß ein Gebiet zum Anschluß an Bezugspotential (8) vorgesehen ist, welches vom ersten Leitfähigkeitstyp (P) sowie hochdotiert (P+) und in den Halbleiterkorper (1) angrenzend an das Halbleitergebiet (2) unterhalb der Steuer-Elektrode (4) ein- gebracht ist.
8. Kapazität nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t, daß das erste Gebiet (6, 10) vom zweiten Leitfähigkeitstyp (N) je eine gemeinsame Grenzfläche mit dem ersten isolierenden Gebiet (3) und dem Halbleitergebiet (2) unterhalb der Steuerelektrode (4) hat.
EP02745102A 2001-05-30 2002-05-29 Integrierte, abstimmbare kapazität Withdrawn EP1390985A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10126328 2001-05-30
DE10126328A DE10126328A1 (de) 2001-05-30 2001-05-30 Integrierte, abstimmbare Kapazität
PCT/DE2002/001995 WO2002097900A2 (de) 2001-05-30 2002-05-29 Integrierte, abstimmbare kapazität

Publications (1)

Publication Number Publication Date
EP1390985A2 true EP1390985A2 (de) 2004-02-25

Family

ID=7686637

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02745102A Withdrawn EP1390985A2 (de) 2001-05-30 2002-05-29 Integrierte, abstimmbare kapazität

Country Status (4)

Country Link
US (1) US6864528B2 (de)
EP (1) EP1390985A2 (de)
DE (1) DE10126328A1 (de)
WO (1) WO2002097900A2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005083880A1 (en) * 2004-02-20 2005-09-09 Gct Semiconductor, Inc. Improvement of the coarse tuning time in pll with lc oscillator
EP1633005A1 (de) * 2004-09-03 2006-03-08 Infineon Technologies AG Monolithisch integrierter Kondensator
US9070791B2 (en) * 2006-11-15 2015-06-30 International Business Machines Corporation Tunable capacitor
US7821053B2 (en) 2006-11-15 2010-10-26 International Business Machines Corporation Tunable capacitor
US8450832B2 (en) * 2007-04-05 2013-05-28 Globalfoundries Singapore Pte. Ltd. Large tuning range junction varactor
US20080299195A1 (en) * 2007-05-31 2008-12-04 Brent Blackburn Use of ranolazine for elevated brain-type natriuretic peptide
US7741187B2 (en) * 2007-09-20 2010-06-22 Chartered Semiconductor Manufacturing, Ltd. Lateral junction varactor with large tuning range
US10115835B2 (en) 2016-08-29 2018-10-30 Qualcomm Incorporated Variable capacitor based on buried oxide process

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092619A (en) * 1976-12-27 1978-05-30 Intel Corporation Mos voltage controlled lowpass filter
JPS59154077A (ja) * 1983-02-23 1984-09-03 Clarion Co Ltd 可変容量素子
JPH03147376A (ja) * 1989-11-02 1991-06-24 Nissan Motor Co Ltd 可変容量素子
US5965912A (en) * 1997-09-03 1999-10-12 Motorola, Inc. Variable capacitor and method for fabricating the same
SE515783C2 (sv) * 1997-09-11 2001-10-08 Ericsson Telefon Ab L M Elektriska anordningar jämte förfarande för deras tillverkning
EP0902483B1 (de) * 1997-09-11 2008-11-12 Telefonaktiebolaget LM Ericsson (publ) Elektrische Anordnung mit einer spannungsabhängiger Kapazität und Verfahren zur Herstellung
US6320474B1 (en) * 1998-12-28 2001-11-20 Interchip Corporation MOS-type capacitor and integrated circuit VCO using same
EP1024538A1 (de) * 1999-01-29 2000-08-02 STMicroelectronics S.r.l. MOS Varaktor, insbesondere für Radiofrequenzsender-Empfänger

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO02097900A3 *

Also Published As

Publication number Publication date
US6864528B2 (en) 2005-03-08
DE10126328A1 (de) 2002-12-12
US20040114302A1 (en) 2004-06-17
WO2002097900A3 (de) 2003-02-20
WO2002097900A2 (de) 2002-12-05

Similar Documents

Publication Publication Date Title
DE10250832B4 (de) MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors
DE2853736A1 (de) Feldeffektanordnung
DE102006023352A1 (de) Integrierter abstimmbarer Schwingkreis
EP1390985A2 (de) Integrierte, abstimmbare kapazität
EP1696487B1 (de) Hochfrequenzanordnung
DE2500057A1 (de) Schaltungsanordnung zur stabilisierung integrierter schaltungen
EP1057217A1 (de) Integrierte schaltung mit kapazitiven elementen
DE69930365T2 (de) Halbleitervorrichtung mit Substrat vom BiCMOS Typ und Rauschentkopplung
EP1454364B1 (de) Diodenschaltung und verfahren zum herstellen einer diodenschaltung
WO2002082548A2 (de) Integrierte, abstimmbare kapazität
EP1474833A1 (de) Integrierte, abstimmbare kapazität
DE10044838C2 (de) Halbleiterbauelement und Verfahren zur Herstellung eines solchen
DE102005056906B4 (de) Integrierte Schaltungsanordnung mit in Reihe geschalteten Kondensatoren und Verwendung
DE102008027422B4 (de) Integrierte Schaltung mit mehrstufiger Anpassungsschaltung und Verfahren zum Herstellen einer integrierten Schaltung mit mehrstufiger Anpassungsschaltung
EP1273043B1 (de) Cmos-kompatibler lateraler dmos-transistor
EP1390986A2 (de) Integrierte, abstimmbare kapazität
DE2043230A1 (de) Halbleiteranordnung
WO2003017371A2 (de) Integrierte halbleiterschaltung mit einem varaktor
DE10222764B4 (de) Halbleitervaraktor und damit aufgebauter Oszillator
DE102008039742B4 (de) Zündstufenthyristor mit Rückkopplung durch nicht-ohmsche Impedanz und Schaltungsanordnung mit einem derartigen Thyristor
EP1312115A2 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE10149199B4 (de) Speicherzellenfeld und Verfahren zu seiner Herstellung
WO2004008542A1 (de) Bipolarer hochfrequenztransistor und verfahren zur herstellung desselben
DE102018107983A1 (de) Spannungsgesteuerter Breitband-Oszillator
DE10063135A1 (de) CMOS-kompatibler lateraler DMOS-Transistor und Verfahren zur Herstellung eines derartigen Transistors

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20031113

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20071115