DE10126116A1

DE10126116A1 - Integrierte, abstimmbare Kapazität

Info

Publication number: DE10126116A1
Application number: DE10126116A
Authority: DE
Inventors: Judith Maget
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-05-29
Filing date: 2001-05-29
Publication date: 2002-08-22
Also published as: JP4191028B2; JP2004530305A; WO2002097899A2; US20040094824A1; WO2002097899A3; US6906904B2; EP1390986A2

Abstract

Es ist eine integrierte, abschirmbare Kapazität angegeben, bei der die Güte dadurch verbessert ist, daß anstelle von Source-/Drain-Gebieten hochdotierte Wannenanschlußgebiete (6) von großer Tiefe, beispielsweise als Kollektortiefimplantationsgebiete ausgebildet, vorgesehen sind. Hierdurch ist der Serienwiderstand der abstimmbaren Kapazität verringert. Die integrierte, abstimmbare Kapazität ist beispielsweise in integrierten, spannungsgesteuerten Oszillatorschaltungen anwendbar, bei denen eine hohe Güte gefordert ist.

Description

Die vorliegende Erfindung betrifft eine integrierte, abstimm bare Kapazität.

Integrierte, abstimmbare Kapazitäten werden in großen Stück zahlen zum Aufbau von Schwingkreisen eingesetzt. Derartige Schwingkreise sind beispielsweise als LC-Oszillator aufge baut, bei denen üblicherweise die Kapazität als frequenz verstimmendes Element ausgebildet ist. Die zusammen mit der Kapazität die Schwingkreis-Frequenz bestimmenden Induktivitä ten, welche üblicherweise in Form von Spulen realisiert wer den, weisen dabei normalerweise einen konstanten Induktivi tätswert auf.

Spannungsgesteuerte Oszillatoren (VCO, Voltage Controlled Oscillator) haben als Ausgangssignal ein frequenzverstellba res Hochfrequenzsignal, welches in Abhängigkeit von einer eingangsseitig anliegenden Spannung verstimmbar ist. Um einen großen Abstimmbereich, englisch tuning range, zu erzielen, ist aufgrund der bereits erwähnten, üblicherweise konstanten Induktivität anzustreben, ein großes Variationsverhältnis der Kapazität, das heißt einen großen Quotienten aus maximal und minimal einstellbarer Kapazität zu erhalten.

Weiterhin ist es, beispielsweise bei Anwendung der integrier ten, abstimmbaren Kapazität in einem VCO wünschenswert, eine hohe Güte zu erhalten, da die Güte des LC-Schwingkreises qua dratisch in das Phasenrauschen der Schaltung eingeht. Die Gü te der abstimmbaren Kapazität ist dabei aus der Serienschal tung der variablen Kapazität C sowie eventuell vorhandenen Serienwiderständen R mit der Formel Q = 1/ωRC bestimmbar; mit ω gleich Betriebsfrequenz, R gleich Serienwiderstand und C gleich variable Kapazität. Es ist deshalb zur Erzielung hoher Güten anzustreben, den Serienwiderstand zur Kapazität möglichst klein zu machen.

Integrierte, abstimmbare Kapazitäten können in unterschiedli chen Technologien und mit unterschiedlichem Aufbau herge stellt sein. Bekannt sind beispielsweise:

Als abstimmbare Kapazitäten ausgebildete Kapazitätsdioden, welche entweder als single-ended- oder als differenziell aus gebildete Bauteile integriert sein können, vergleiche bei spielsweise A.-S. Porret, T. Melly, C. C. Enz, E. A. Vittoz "Design of High-Q varactors for Low-Power Wireless Applica tions Using a Standard CMOS Process", IEEE Journal of Solid- State Circuits, Vol. 35, No. 3, March 2000, pp. 337-345.

Weiterhin können die abstimmbaren Kapazitäten auch als NMOS- oder PMOS-Feldeffekttransistoren mit kurzgeschlossenen Sour ce-/Drain-Gebieten, beispielsweise in N-Wannen ausgebildet sein, siehe beispielsweise P. Andreani, S. Mattisson, "On the Use of MOS Varactors in RF VCO's", IEEE Journal of Solid- State Circuits, Vol. 35, No. 6, June 2000, pp. 905-910.

Aus der Druckschrift von M. Tiebout, "A Fully Integrated 1.3 GHz VCO for GSM in 0.25 µm Standard CMOS with a Phasenoise of -142 dBc/Hz at 3 MHz Offset", European Microwave Week 2000, ist weiterhin ein VCO mit NMOS-Varaktoren bekannt.

Ein differentiell arbeitender PMOS-FET, ein NMOS-FET in einer n-Wanne sowie ein NMOS-FET in einer n-Wanne ohne verbundene Diffusionsgebiete sind aus der oben genannten Literaturstelle Porret et al bekannt.

Ein NMOS-Feldeffekttransistor gebildet in einer n-Wanne mit p+-Extraktionsgebieten ist in der Druckschrift F. Svelto et al. "A Three Terminal Varactor for RFIC's in Standard CMOS Technology", IEEE Transactions on Electron Devices, Band 47, Nr. 4, April 2000, Seiten 893-895 angegeben.

In dem Aufsatz von J. N. Burghartz, M. Soyuer und K. A. Jenkins mit dem Titel "Integrated RF and Microwave Components in BiCMOS Technology", IEEE Transactions on Electron Devices, Vol. 43, No. 9, September 1996, sind PN-Dioden hergestellt in bipolarer Fertigungstechnik angegeben, die als Basis- Kollektor-Dioden arbeiten.

Schließlich ist in dem Aufsatz von Wallace Ming Yip Wong et al. "A Wide Tuning Range Gated Varactor", IEEE Journal of So lid-State Circuits, Vol. 35, No. 5, May 2000, pp. 773-779 ein sogenannter Gated Varactor angegeben.

Von den genannten bisherigen Lösungen zur Bereitstellung ei ner abstimmbaren Kapazität sind die als Gated Varaktor und als NMOS-Feldeffekttransistor in einer n-Wanne mit p+ Extrak tionsgebieten gebildeten diejenigen mit dem bisher größtmög lichen Abstimmbereich. Dabei wird das Hochfrequenzsignal üb licherweise an den Gate-Anschluß angelegt und ein zweiter An schluß zum Zuführen der Abstimmspannung benutzt, je nach Aus führung.

Die gesamte, effektive Kapazität eines derartigen Bauelements hängt von seinem jeweiligen Betriebszustand, wie Inversion, Verarmung oder Akkumulation beziehungsweise Anreicherung, ab, und ist durch die Spannungen an den genannten Knoten be stimmt. Die im allgemeinen konstanten, parasitären Kapazitä ten eines derartigen Bauteils gehen dabei im allgemeinen stets additiv ein.

In Inversion, wie auch in Akkumulation, ergibt sich die maxi mal erzielbare Kapazität als Summe von Gate-Oxid-Kapazität, bestimmt durch Gate-Fläche und Dicke der Gate-Oxid-Schicht, und aus den konstanten, parasitären Kapazitäten zwischen Gate und den Source-/Drain-Gebieten. Die minimal erzielbare Kapa zität hingegen ergibt sich in Verarmung als Serienschaltung der Gate-Oxid-Kapazität und der Verarmungs- oder Depletion- Kapazität und parallel dazu den konstanten, parasitären Kapa zitäten zwischen Gate und den Source-/Drain-Gebieten. Bei ge gebener Gate-Fläche und gegebener Technologie, welche die Ga te-Oxid-Schichtdicke bestimmt, kann eine Vergrößerung des Ab stimmbereichs folglich nur durch Verringerung der minimalen Kapazität und/oder der konstanten Kapazitäten erfolgen.

Um bei einer beispielsweisen Verwendung der abstimmbaren Ka pazität in einem LC-VCO annehmbares Phasenrauschen des VCOs zu erhalten, ist es wünschenswert auch in dem LC-Kreis Seri enwiderstände, wie oben erläutert, gering zu halten.

Hierfür werden, wie bei Hochfrequenztransistoren üblich, so genannte Fingerstrukturen sowie Transistoren mit geringer Ga te-Länge verwendet. Die parasitären Kapazitäten sind hingegen weitgehend unabhängig von der Gate-Länge. Lediglich der va riable Teil der Kapazitäten sinkt mit der Gate-Länge. Je kleiner also die Gate-Länge, desto größer sind die parasitä ren Kapazitäten im Vergleich zu den variablen Kapazitäten. Zum Erzielen höherer Güten muß man daher bisher in Kauf neh men, einen geringeren Abstimmbereich zu erhalten. Auch der Umkehrschluß gilt: Je größer die Gate-Länge ist, desto weni ger fallen die parasitären Kapazitäten ins Gewicht und dem nach ist ein größerer Abstimmbereich erzielbar. Eine größere Gate-Länge führt jedoch zu steigenden Serienwiderständen und damit zu einer schlechteren Güte.

Aufgabe der vorliegenden Erfindung ist es, eine integrierte, abstimmbare Kapazität anzugeben, welche einen großen Abstimm bereich aufweist und bei der die Güte verbessert ist.

Erfindungsgemäß wird die Aufgabe gelöst mit einer integrier ten, abstimmbaren Kapazität, aufweisend

- einen Halbleiterkörper, mit einem wannenförmig ausgebilde ten Halbleitergebiet von einem ersten Leitfähigkeits-Typ, wobei der Halbleiterkörper von einem zweiten Leitfähig keits-Typ ist,
- ein erstes isolierendes Gebiet, das in den Halbleiterkörper eingebracht ist und eine erste Schichtdicke hat,
- ein zweites isolierendes Gebiet, das eine gemeinsame Grenz fläche mit dem Halbleitergebiet hat,
- eine Gate-Elektrode, die auf dem zweiten isolierenden Ge biet angeordnet ist und
- zumindest ein Wannenanschlußgebiet zum Anschluß des Halb leitergebiets, welches eine höhere Dotierstoffkonzentration als das Halbleitergebiet aufweist und welches eine zweite Schichtdicke größer als die erste Schichtdicke hat.

Die hoch dotierten Wannenanschlußgebiete, welche in eine ver hältnismäßig große Tiefe im Halbleitermaterial reichen, be wirken einen geringen Serienwiderstand der integrierten, ab stimmbaren Kapazität bei zugleich hohem Variationsverhältnis, das heißt bei verhältnismäßig großen Quotienten aus maximal und minimal einstellbarer Kapazität der abstimmbaren Kapazi tät.

Die hoch dotierten Wannenanschlußgebiete dienen zum Verbinden des erfindungsgemäßen Varaktors mit einem Anschluß zur Zufüh rung einer Abstimmspannung zum Einstellen der Kapazität des Varaktors, während die Gate-Elektrode bevorzugt als Hochfre quenz-Anschluß ausgebildet ist.

Der Halbleiterkörper kann einen Substratanschluß aufweisen, der mit einem Bezugspotentialanschluß oder einem Mittel zur Zuführung einer Vorspannung verbindbar ist.

Aufgrund von lateraler Ausdehnung der Wannenanschlußgebiete in einer Richtung parallel zur aktiven Vorderseite des Halb leiterkörpers unter das erste isolierende Gebiet können die Serienwiderstände des Varaktors weiter verringert werden. Da bei ist jedoch darauf zu achten, daß die Ausdehnung des Wan nenanschlußgebietes unter dem ersten isolierenden Gebiet ent lang nicht unter das zweite isolierende Gebiet reicht, wel ches bevorzugt als Gate-Oxidgebiet ausgebildet ist.

Die beschriebenen Wannenanschlußgebiete mit hoher Dotier stoffkonzentration, welche in eine große Tiefe in den Halb leiterkörper hineinreichen, können beispielsweise in einer BiCMOS-Fertigungstechnik als sogenannte Kollektortiefimplan tationen anstelle der üblicherweise bei CMOS-Varaktoren vor gesehenen Source-/Drain-Gebiete realisiert sein.

Bevorzugt ist die integrierte, abstimmbare Kapazität symme trisch ausgebildet, das heißt mit je zwei ersten isolierenden Gebieten mit je zwei benachbarten Wannenanschlußgebieten, welche jeweils in eine größere Tiefe als die ersten isolie renden Gebiete reichen. Die ersten isolierenden Gebiete gren zen dabei an das zweite isolierende Gebiet und umgeben das wannenförmig ausgebildete Halbleitergebiet vom ersten Leitfä higkeitstyp.

Die Wannenanschlußgebiete gemäß vorliegendem Prinzip zeichnen sich dadurch aus, daß sie im Verhältnis zu Source-/Drain- Gebieten eine deutlich größere Tiefe der Dotiergebiete errei chen.

In einer bevorzugten Ausführungsform der vorliegenden Erfin dung grenzt eine vergrabene Schicht vom ersten Leitfähig keitstyp mit der höheren Dotierstoffkonzentration an das zu mindest eine Wannenanschlußgebiet an.

Mit einer vergrabenen Schicht, einem sogenannten Buried Lay er, unterhalb des wannenförmig ausgebildeten Halbleiterge biets und angrenzend an das zumindest eine Wannenanschlußge biet ist die Güte der abstimmbaren Kapazität weiter verbes sert, da die Serienwiderstände weiter verringert sind.

Eine noch weitere Verbesserung der Güte der Anordnung kann dadurch erreicht werden, daß die vergrabene Schicht unmittel bar unterhalb des zumindest einen ersten isolierenden Gebiets angeordnet ist. Sind jedoch die Dotierungsverhältnisse so, daß ohne die vergrabene Schicht die maximale Raumladunsgzone tiefer ist als die erste isolierende Schicht, so würde durch eine vergrabene Schicht direkt unterhalb der ersten isolie renden Schicht der Abstimmbereich verringert. Soll der Ab stimmbereich nicht durch die vergrabene Schicht verringert werden bei etwas weniger stark verbesserter Güte, so beginnt die vergrabene Schicht vorteilhafterweise direkt (in vertika ler Richtung) angrenzend an die maximal ausgedehnte Raumla dungszone. Jedoch grenzen sie in jedem Fall bevorzugt an die Wannenanschlußgebiete, liegen also nicht tiefer.

Bei symmetrischer Ausführung der abstimmbaren Kapazität ist im Querschnitt das wannenförmig ausgebildete Halbleitergebiet unterhalb der Gate-Elektrode von Wannenanschlußgebieten und vergrabener Schicht eingeschlossen.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist das zumindest eine Wannenanschlußgebiet in bipolarer Fertigungstechnik gebildet.

Die Wannenanschlußgebiete können beispielsweise als Kollek tortiefimplantationen, hergestellt in bipolaren Prozeßschrit tenschritten einer BiCMOS-Fertigung, ausgebildet sein.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung hat das zumindest eine Wannenanschlußgebiet je eine gemeinsame Grenzfläche mit dem zweiten isolierenden Ge biet und dem Halbleitergebiet unter der Gate-Elektrode.

Mit einer derartigen Direktanbindung der Wannenanschlußgebie te an das zweite isolierende Gebiet und das Halbleitergebiet direkt darunter ist eine weitere Verbesserung der Güte er reicht. Betrachtet man jedoch die gesamte von der abstimmba ren Kapazität eingenommene Chipfläche, so nimmt die beschrie bene Direktanbindung lediglich eine verhältnismäßig geringe Fläche ein, um eine unerwünschte Erhöhung der paraistären Ka pazitäten zu vermeiden.

Die abstimmbare Kapazität ist, wie bei Feldeffekttransistoren für Hochfrequenzanwendungen üblich, bevorzugt in einer soge nannten Fingerstruktur mit mehreren, parallel verlaufenden Gate-Elektrodenbahnen ausgebildet.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist ein Gebiet zum Anschluß an Bezugspotential vorgesehen, welches von einem zweiten Leitfähigkeitstyp sowie hochdotiert ist und je eine gemeinsame Grenzfläche mit dem zweiten isolierenden Gebiet und dem Halbleitergebiet unter der Gate-Elektrode hat.

Wie bei der bereits beschriebenen Direktanbindung der Wannen anschlußgebiete an das wannenförmig ausgebildete Halbleiter gebiet direkt entlang des Gate-Oxids beziehungsweise des zweiten isolierenden Gebiets durch Weglassen des ersten iso lierenden Gebiets an wenigen Stellen der abstimmbaren Kapazi tät nimmt auch die beschriebene Direktanbindung an Bezugspo tential bezüglich der gesamten, von der abstimmbaren Kapazi tät eingenommenen Chipfläche eine geringe Fläche ein bezie hungsweise erfolgt nur an verhältnismäßig wenigen Stellen im Halbleiter.

Mit der beschriebenen Direktanbindung an Bezugspotential mit tels eines hochdotierten Gebietes vom entgegengesetzten Leit fähigkeitstyp bezüglich des wannenförmig ausgebildeten Halb leitergebiets kann eine noch weitere Verbesserung der Güte erzielt werden.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung hat das zweite isolierende Gebiet eine dritte Schichtdicke, die deutlich kleiner als die erste Schichtdicke des ersten isolierenden Gebiets ist. Das zweite isolierende Gebiet ist bevorzugt als sogenannte Gate-Oxidschicht in einem CMOS-Fertigungsschritt gebildet. Die ersten isolierenden Ge biete hingegen sind bevorzugt als sogenannte Dickoxidgebiete ausgebildet, beispielsweise als sogenanntes Shallow Trench Insulation, STI, zur Erzielung eines verbesserten Variations verhältnisses.

Weitere Einzelheiten der Erfindung sind Gegenstand der Un teransprüche. Die Erfindung wird nachfolgend an mehreren Aus führungsbeispielen anhand der Zeichnungen näher erläutert.

Es zeigen:

Fig. 1 einen Querschnitt durch ein Ausführungsbeispiel ei ner prinzipiellen Anordnung einer erfindungsgemäßen abstimmbaren Kapazität,

Fig. 2 einen Querschnitt durch einen bezüglich Fig. 1 weitergebildeten Gegenstand mit Direktanbindung des wannenförmig ausgebildeten Halbleitergebiets ent lang des Gateoxids an ein Wannenanschlußgebiet,

Fig. 3 eine schematische Draufsicht auf einen Gegenstand mit Querschnitten gemäß Fig. 1 und 2,

Fig. 4 einen Querschnitt durch einen bezüglich Fig. 1 weitergebildeten Gegenstand mit Direktanbindung an Bezugspotential und

Fig. 5 eine schematische Draufsicht auf eine Kapazität mit einem Querschnitt gemäß Fig. 4,

Fig. 6 anhand eines Schaubilds den Verlauf Güte einer bei spielhaften erfindungsgemäßen Kapazität in Abhän gigkeit von der Gatespannung in Bezug auf einen CMOS-Referenzvaraktor.

Fig. 1 zeigt eine integrierte abstimmbare Kapazität, welche in einer BiCMOS-Fertigungstechnik hergestellt ist. Dieser ab stimmbare Varaktor weist einen Halbleiterkörper 1 auf, wel cher als P-Substrat mit einer geringen Dotierstoffkonzentra tion ausgebildet ist. In diesem Halbleiterkörper 1 befindet sich ein wannenförmig ausgebildetes Halbleitergebiet 2, wel ches N-dotiert ist. In dem Halbleiterkörper 1 sind weiterhin zwei erste isolierende Gebiete 3 eingebracht, welche als Dickoxidgebiete, in Form sogenannter STI, Shallow Trench In sulation-Gebiete, gefertigt sind. Diese haben jeweils eine gemeinsame Grenzfläche mit dem wannenförmig ausgebildeten Halbleitergebiet 2. Ein zweites isolierendes Gebiet 4, wel ches als Gate-Oxidschicht in einem CMOS-Fertigungsschritt aufgebracht ist, hat jeweils eine gemeinsame Grenzfläche mit den beiden ersten isolierenden Gebieten 3 sowie mit dem wan nenförmig ausgebildeten Halbleitergebiet 2. Über dieser Gate- Oxidschicht 4 ist eine Gate-Elektrode 5, ausgebildet als po lykristalline Schicht, angeordnet.

Die Gate-Elektrode 5 ist bei vorliegendem Varaktor einer der beiden elektrisch zu kontaktierenden Anschlüsse, dem bevor zugt ein Hochfrequenz-Signal zuführbar ist. Der andere elek trisch zu kontaktierende Anschluß des vorliegenden Varaktors ist mit zwei elektrisch kurzzuschließenden N+-Wannenanschluß gebieten 6 hergestellt, welche in einem bipolaren Fertigungs schritt als sogenannte Kollektortiefimplantationen ausgebil det sind, und denen bevorzugt eine Abstimmspannung zum Steu ern der Kapazität des Varaktors zuführbar ist. Die N+- Wannenanschlußgebiete 6 zeichnen sich dadurch aus, daß sie eine sehr große Dicke B beziehungsweise Tiefe im Halbleiter körper aufweisen, welche die Dicke A der Dickoxidgebiete 3, denen sie benachbart sind, deutlich übersteigt. Die N+- Wannenanschlußgebiete 6 grenzen zum einen an je ein Dickoxid gebiet 3 und zum anderen an die N-Wanne 2. Für die Schicht dicken B, A von Wannenanschlußgebieten 6 und ersten isolie renden Gebieten 3 gilt demnach B < A.

Die Dotierstoffkonzentration der Wannenanschlußgebiete 6 ist deutlich höher als die der Wanne 2, jedoch vom gleichen Leit fähigkeitstyp. Zusätzlich zur großen Ausdehnung der Wannenan schlußgebiete 6 in die Tiefe des Halbleiterkörpers 1 weisen diese zusätzlich eine laterale Ausdehnung unterhalb der Dickoxidgebiete 3 in Richtung der N-Wanne 2 auf, welche durch eine gewünschte laterale Diffusion bedingt sein kann. Die Breite der Dickoxidgebiete 3 ist dabei so einzustellen, daß die laterale Ausdehnung möglichst weit unterhalb der Dickoxidgebiete in Richtung N-Wanne 2 reicht, nicht jedoch über die Dickoxidgebiete 3 hinaus in das N-Wannengebiet 2 un terhalb des Gates 5.

Schließlich weist der gezeigte integrierte abstimmbare Varak tor eine vergrabene Schicht 7 auf, welche an die beiden sym metrisch angeordneten N+-Wannenanschlußgebiete 6 angrenzt und ebenfalls vom gleichen Leitfähigkeitstyp wie die Wannenan schlußgebiete 6 und ebenfalls hoch dotiert ist. Hierdurch ist im gezeigten Querschnitt die N-Wanne 2 vollständig umschlos sen von Gateoxid 4, den Dickoxidgebieten 3, den Wannenan schlußgebieten 6 und der vergrabenen Schicht 7. Die vergrabe ne Schicht 7, ein sogenanntes Buried Layer, ist dabei zum Er zielen einer möglichst hohen Güte der abstimmbaren Kapazität so nah als möglich an den Dickoxidgebieten 3 angeordnet. Sind jedoch die Dotierungsverhältnisse so, daß ohne die vergrabene Schicht 7 die maximale Raumladunsgzone tiefer ist als die er ste isolierende Schicht 3, so würde durch eine vergrabene Schicht 7 direkt unterhalb der ersten isolierenden Schicht 3 die Tuning Range verringert. Soll die Tuning Range nicht durch die vergrabene Schicht 7 verringert werden bei etwas weniger stark verbesserter Güte, so beginnt die vergrabene Schicht vorteilhafterweise direkt (in vertikaler Richtung) angrenzend an die maximal ausgedehnte Raumladungszone. Jedoch sollten sie in jedem Fall an die Wannenanschlußgebiete 6 grenzen, also nicht tiefer liegen.

Die vergrabene Schicht 7 verläuft parallel zur Gateoxid schicht 4 entlang der aktiven Vorderseite des Halbleiterkör pers 1.

Zum besseren Verständnis der elektrischen Verhältnisse in der integrierten abstimmbaren Kapazität sind sowohl die gewünsch ten als auch die parasitären elektrischen Ersatzelemente in Fig. 1 eingezeichnet, welche zum einen den Serienwiderstand des Varaktors und zum anderen das Verhältnis der veränderba ren Kapazität zu den parasitären Kapazitäten und damit das Variationsverhältnis der Kapazität bestimmen. Das Variations verhältnis ist dabei definiert als Quotient aus maximal und minimal einstellbarem Kapazitätswert.

Im einzelnen bezeichnen C_jd die einstellbare Raumladungskapa zität, C_ox die Gateoxidkapazität, C_r Randkapazitäten und C_ü die Überlappungskapazität. Die Widerstände R_g und R₁ bis R₄ bestimmen den auftretenden Serienwiderstand des Varaktors, der zusammen mit den Kapazitäten die Güte desselben festlegt.

Um ein großes Variationsverhältnis zu Erhalten, ist es wün schenswert, einen großen Variationsbereich der Raumladungska pazität C_jd zu erhalten bei zugleich geringen, im allgemeinen festen Kapazitäten C_r und C_ü. Zur Erhöhung der Güte ist ein möglichst geringer Serienwiderstand wünschenswert.

Bei vorliegender Anordnung ist die Güte dadurch verbessert, daß die Widerstände R₃ und R₄ aufgrund der hoch dotierten Kollektortiefimplantationsgebiete 6 im Vergleich zu einem CMOS-Varaktor deutlich verringert sind. Mit der vergrabenen Schicht 7, welche ebenfalls hoch dotiert ist, können zusätz lich vor allem die Widerstände R₂ verringert werden.

Bei vorliegender Anordnung ersetzen die Kollektortiefimplan tationsgebiete 6 die üblicherweise bei CMOS-Varaktoren vorge sehenen, in CMOS-Fertigungstechnik hergestellten Source- /Drain-Gebiete. Gegenüber herkömmlichen CMOS-Source-/Drain- Gebieten weisen die beschriebenen Kollektortiefimplantations gebiete eine deutlich größere Tiefe, das heißt Schichtdicke B und zudem die bereits beschriebene laterale Ausdehnung auf.

Die als STI ausgebildeten Dickoxidgebiete 3 sind so dimensio niert, daß eine fast vollständige Unterdiffusion durch die Wannenanschlußgebiete 6 möglich ist.

Fig. 2 zeigt eine Weiterbildung einer abstimmbaren Kapazität gemäß Fig. 1, bei der die Güte zusätzlich dadurch verbessert werden kann, daß an wenigen Stellen der abstimmbaren Kapazi tät eine Direktanbindung der N+-Kollektortiefimplantations gebiete 6 an Gateoxid 4 und N-Wanne 2 direkt unterhalb des Gateoxids 4 durch Weglassen der Dickoxidgebiete 3 an wenigen Stellen im Halbleiterkörper 1 erreicht ist. Damit ist das Ge biet unterhalb der Gate-Elektrode 5, das heißt zwischen den Gateoxidgebieten 3 gemäß Fig. 1 unmittelbar angebunden an das Wannenanschlußgebiet 6. Dies verringert den Serienwider stand des Varaktors weiter.

Fig. 3 zeigt in einer Draufsicht auf eine integrierte ab stimmbare Kapazität mit Querschnitten gemäß Fig. 1 und 2 die in einer Fingerstruktur ausgebildete BiCMOS-Varaktor struktur gemäß der Erfindung. Dabei wird in einer nicht maß stabsgetreuen Darstellung ersichtlich, wie beispielhaft er reicht werden kann, daß die beschriebenen Direktanbindungen des Gebiets 2 unterhalb der Gate-Elektrode 5 an die Kollek tortiefimplantationsgebiete 6 im Verhältnis zur gesamten Va raktorfläche lediglich eine geringe Fläche einnehmen, um zu verhindern, daß die parasitären Überlappungs- und Randkapazi täten erkennbar zunehmen.

Die beschriebenen Direktanbindungsgebiete sind dabei entlang der Querschnittslinie II eingezeichnet.

Fig. 4 zeigt einen Querschnitt durch eine weitergebildete abstimmbare Kapazität bezüglich Fig. 1 bis 3, mit der Möglichkeit, die Güte noch weiter zu verbessern. Dabei ist an wenigen Stellen bezogen auf die Chipfläche der abstimmbaren Kapazität ein P+-dotiertes Anschlußgebiet 8 zum Anschluß an Bezugspotential vorgesehen. Bezüglich der üblicherweise an dieser Stelle vorgesehenen Wannenanschlußgebiete 6 weist das Bezugspotential-Anschlußgebiet 8 eine entgegengesetzte Dotie rung auf. Das Bezugspotential-Anschlußgebiet ist in die N- Wanne 2 eingebracht, wobei es an die Gate-Oxidschicht 4 an grenzt. Dort, wo das Bezugspotentialanschlußgebiet 8 vorgese hen ist, entfällt neben dem Wannenanschlußgebiet 6 auch das isolierende Dickoxidgebiet 3.

Fig. 5 zeigt eine Draufsicht auf eine integrierte abstimmba re Kapazität mit einem Querschnitt gemäß Fig. 4. Es ist in nicht maßstäblicher Darstellung gezeigt, wie erreicht werden kann, daß die P+-Bezugspotentialanschlußgebiete 8 die Kollek tortiefimplantationsgebiete 6 nur an wenigen Stellen bezogen auf die gesamte Chipfläche der in einer Fingerstruktur ausge bildeten Kapazität ersetzen.

Fig. 6 verdeutlicht die mit dem erfindungsgemäßen BiCMOS- Varaktor erzielbare Erhöhung der Güte im Vergleich zu einem in CMOS-Fertigungstechnik hergestellten Referenzvaraktor. In Abhängigkeit von der Gatespannung ist dabei die Güte aufge tragen. Als Schar-Parameter ist zusätzlich die Abstimmspan nung des Varaktors zum einen mit 0 V und zum anderen mit 2,5 V eingetragen. Die zum erfindungsgemäßen BiCMOS-Varaktor ge hörigen Kurven sind mit Bezugszeichen 9, diejenigen, welche dem CMOS-Varaktor zuzuordnen sind, mit Bezugszeichen 10 ver sehen. Der erfindungsgemäße BiCMOS-Varaktor gemäß Kurven 9 ist dabei mit P+-Anschlußgebieten zur Direktanbindung an Be zugspotential gemäß Fig. 4 und 5 ausgebildet. Man erkennt, daß mit vorliegendem Gegenstand die minimale Güte bei gerin ger Wannenspannung von 16 auf 34 und bei hoher Wannenspannung von 67 auf 145 verbessert werden konnte.

Die Güte der abstimmbaren Kapazität berechnet sich dabei aus der Serienschaltung der variablen Kapazität C sowie eventuell vorhandener Serienwiderstände R mit der Formel Q = 1/ωRC mit ω = Betriebs-Kreisfrequenz und Q = Güte.

Anstelle der gezeigten Ausführungsbeispiele mit P-Substrat und N-Wanne sowie N+ Kollektortiefimplantationsgebiete kann vorliegendes Prinzip selbstverständlich auch auf Fertigungs prozesse mit N-Substrat übertragen werden. Dabei ist P- dotiertes Gebiet als wannenförmiges Gebiet 2 zu verwenden, während die Kollektortiefimplantationsgebiete sowie die ver grabene Schicht P+ dotiert auszuführen sind. Die beschriebe nen Direktanbindungen sind dann ebenfalls mit umgekehrtem Leitfähigkeitstyp bezüglich der gezeigten Ausführungsbeispie le vorzusehen.

Bezugszeichenliste

1

P-Substrat

2

N-Wanne

3

Dickoxid, STI

4

Gateoxid

5

Gate-Elektrode

6

N+ Wannenanschlußgebiet

7

N+ Buried Layer

8

Bezugspotential-Anschlußgebiet

9

Güte

10

Güte
A Dicke
B Dicke
D Dicke
C_ox

Gateoxid-Kapazität
C_jd

Raumladungskapazität
C_r

Randkapazität
C_ü

Überlappungskapazität
R₁

Widerstand
R₂

Widerstand
R₃

Widerstand
R₄

Widerstand
R_G

Widerstand

Claims

1. Integrierte, abstimmbare Kapazität, aufweisend
einen Halbleiterkörper (1), mit einem wannenförmig ausge bildeten Halbleitergebiet (2) von einem ersten Leitfähig keitstyp (N), wobei der Halbleiterkörper (1) von einem zweiten Leitfähigkeitstyp (P) ist,
zumindest ein erstes isolierendes Gebiet (3), das in den Halbleiterkörper (1) eingebracht ist, an das wannenförmig ausgebildete Halbleitergebiet (2) anschließt und eine erste Schichtdicke (A) hat,
ein zweites isolierendes Gebiet (4), das eine gemeinsame Grenzfläche mit dem Halbleitergebiet (2) hat,
eine Steuer-Elektrode (5), die auf dem zweiten isolierenden Gebiet (4) angeordnet ist, und
zumindest ein Wannenanschlußgebiet (6) zum Anschluß des Halbleitergebiets (2) an eine Steuerspannung zum Abstimmen der Kapazität, welches eine höhere Dotierstoffkonzentration (N+) als das Halbleitergebiet (2) aufweist und welches eine zweite Schichtdicke (B) größer als die erste Schichtdicke (A) hat.

2. Kapazität nach Anspruch 1, dadurch gekennzeichnet, daß eine vergrabene Schicht (7) vom ersten Leitfähigkeitstyp (N) mit der höheren Dotierstoffkonzentration (N+) vorgesehen ist, welche an das zumindest eine Wannenanschlußgebiet (6) an grenzt.

3. Kapazität nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das zumindest eine Wannenanschlußgebiet (6) in bipolarer Fer tigungstechnik gebildet ist.

4. Kapazität nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das zumindest eine Wannenanschlußgebiet (6) je eine gemeinsa me Grenzfläche mit dem zweiten isolierenden Gebiet (4) und dem Halbleitergebiet (2) unter der Steuer-Elektrode (5) hat.

5. Kapazität nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Gebiet zum Anschluß an Bezugspotential (8) vorgesehen ist, welches von dem zweiten Leitfähigkeitstyp (P) sowie hochdotiert (P+) ist und je eine gemeinsame Grenzfläche mit dem zweiten isolierenden Gebiet (4) und dem Halbleiterge biet (2) unter der Steuer-Elektrode (5) hat.

6. Kapazität nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das zweite isolierende Gebiet (4) eine dritte Schichtdic ke (D) hat, die kleiner als die erste Schichtdicke (A) des ersten isolierenden Gebiets (3) ist.

7. Kapazität nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das erste isolierende Gebiet (3) ein Shallow-Trench- Insulation-Gebiet ist.

8. Kapazität nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das zweite isolierende Gebiet (4) eine Oxidschicht ist.

9. Kapazität nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Steuer-Elektrode (5) mittels einer polykristallinen Schicht als Gate-Elektrode gebildet ist.