KR101146224B1 - Ｍｏｓ 바랙터 및 그를 포함하는 전압 제어 발진기 - Google Patents
Ｍｏｓ 바랙터 및 그를 포함하는 전압 제어 발진기 Download PDFInfo
- Publication number
- KR101146224B1 KR101146224B1 KR1020050109846A KR20050109846A KR101146224B1 KR 101146224 B1 KR101146224 B1 KR 101146224B1 KR 1020050109846 A KR1020050109846 A KR 1020050109846A KR 20050109846 A KR20050109846 A KR 20050109846A KR 101146224 B1 KR101146224 B1 KR 101146224B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- drain region
- impurity ions
- gate electrode
- region
- Prior art date
Links
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 150000002500 ions Chemical class 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 16
- 239000003989 dielectric material Substances 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 8
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- -1 Ta 2 O 5 Inorganic materials 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
- H01L27/0808—Varactor diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
- H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/03—Varying beside the frequency also another parameter of the oscillator in dependence on the frequency
- H03B2201/036—Varying beside the frequency also another parameter of the oscillator in dependence on the frequency the parameter being the quality factor of a resonator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Abstract
본 발명은 MOS 바랙터 및 그를 포함하는 전압 제어 발진기에 관한 것으로, 게이트 전극과 소스/드레인 영역 사이에 산화막을 형성하고, 게이트 전극 사이에 새로운 소스/드레인 영역을 추가함에 따라 주파수 튜닝 범위를 늘릴 수 있게 되고, 복수개의 MOS 바랙터를 병렬로 연결한 후 상기 병렬로 연결된 MOS 바랙터 사이에 스위치를 연결함으로써 보다 넓은 영역의 주파수 튜닝 범위를 확보할 수 있는 이점이 있다.
본 발명에 의한 MOS 바랙터는, 기판 내에 형성되는 n형 웰 영역; 상기 기판 내에 소정 영역을 격리시키는 제 1 산화막; 상기 기판 상에 차례대로 형성된 게이트 절연막 및 게이트 전극; 상기 n형 웰 영역 내에 위치하며, 상기 게이트 전극과 상기 제 1 산화막 사이에 불순물 이온이 주입되어 형성되는 제 1 소스/드레인 영역; 상기 n형 웰 영역 내에 위치하며, 상기 게이트 전극 사이에 불순물 이온이 주입되어 형성되는 제 2 소스/드레인 영역; 및 상기 n형 웰 영역 내에 위치하며, 상기 게이트 전극과 상기 제 1 소스/드레인 영역 사이에 형성된 제 2 산화막;을 포함한다.
전압 제어 발진기, MOS 바랙터, 산화막, 드레인/소스 영역, 스위치
Description
도 1은 종래 기술에 의한 MOS 바랙터의 구성도
도 2a는 본 발명의 실시예 1에 따른 MOS 바랙터의 구성도
도 2b는 MOS 바랙터를 포함하는 실시예 1의 전압 제어 발진기의 회로도
도 3a는 본 발명의 실시예 2에 따른 MOS 바랙터의 구성도
도 3b는 MOS 바랙터를 포함하는 실시예 2의 전압 제어 발진기의 회로도
<도면의 주요 부호에 대한 설명>
200, 300 : MOS 바랙터 210, 310 : n형 웰 영역
215, 315 : 제 1 산화막 220, 320 : 게이트 전극
225, 325 : 게이트 절연막 230, 330 : 제 1 소스/드레인 영역
235, 335 : 제 2 소스/드레인 영역 240, 340 : 제 2 산화막
245, 345 : 스위치 250, 350 : 전압 제어 발진기
본 발명은 MOS 바랙터 및 그를 포함하는 전압 제어 발진기에 관한 것으로, 게이트 전극과 소스/드레인 영역 사이에 산화막을 형성하고, 게이트 전극 사이에 새로운 소스/드레인 영역을 추가함에 따라 주파수 튜닝 범위를 늘릴 수 있게 되고, 종래의 제조 공정을 그대로 이용할 수 있어 저가의 비용으로 용이하게 제조할 수 있을 뿐 아니라, 복수개의 MOS 바랙터를 병렬로 연결한 후 상기 병렬로 연결된 MOS 바랙터 사이에 스위치를 연결함으로써 보다 넓은 영역의 주파수 튜닝 범위를 확보할 수 있는 MOS 바랙터 및 그를 포함하는 전압 제어 발진기에 관한 것이다.
일반적으로 위상 동기 루프(phase locked loop)를 갖는 주파수 합성 장치는 주로 무선 수신기에 사용되며, VCO(Voltage Controlled Oscillator)는 주파수 합성 장치의 제작에 있어 가장 중요한 핵심 소자이다.
여기서, VCO의 가장 중요한 파라메터는 VCO의 주파수 튜닝 범위를 결정하는 바랙터(varactor)이다
일반적으로, 바랙터는 가변 리액터(Variable reactor)를 지칭하는 용어로써, 인가되는 전압 크기에 따라 정전 용량을 제어할 수 있는 반도체 소자이며, CMOS 공정에 의해 제조된다.
또한, 바랙터는 제어 회로나 발진기 등에서 널리 사용되고 있는데, 예를 들어, 고주파(Radio Frequency ; RF) 발진기에서 발진 주파수를 특정한 값으로 조절하기 위해 필요한 소자가 바로 바랙터이다.
VCO에 적용 가능한 바랙터에는 실리콘 회로의 역바이어스(reverse bias)하의 PN 접합 바랙터, 디플리션-인버젼(depletion-inversion) 영역의 모스 타입 바랙터, 그리고 화합물 반도체 기반에서의 쇼키트 다이오드 타입의 바랙터 등이 있는데, PN 접합 바랙터는 주파수 튜닝 범위가 비교적 좁아 VCO의 주파수 튜닝 소자로서 제약이 많으므로, 튜닝 및 충실도(Quality-factor) 특성이 좋은 모스 타입 바랙터가 많이 이용되고 있다.
도 1은 종래 기술에 의한 MOS 바랙터(100)의 구성도를 나타낸 것으로, 도 1 에서 도시한 바와 같이, 종래 기술에 MOS 바랙터(100)는, n형 웰 영역(110), 제 1 산화막(115), 게이트 전극(120), 게이트 절연막(125), 소스/드레인 영역(130)으로 구성되어 있다.
그러나, 상술한 바와 같은 종래 기술에 따른 MOS 바랙터는, 게이트 전극과 드레인/소스 영역 사이에 발생되는 오버랩(overlap) 및 프린징(fringing)에 의해 기생 캐패시턴스가 발생되고, 이에 따라, MOS 바랙터의 주파수 튜닝 범위가 감소되는 문제점이 있었다.
또한, 넓은 영역의 주파수 튜닝 범위를 확보하기 위해 게이트 절연막의 두께, n형 웰 영역의 농도, 산화막의 두께 등을 변화시켜야 하나, 이러한 제조공정의 변화는 매우 어려울 뿐 아니라 고가의 비용이 요구된다는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 게이트 전극과 드레인/소스 영역 사이에 산화막을 형성하고, 게이트 전극 사이에 새로운 드레인/소스 영역을 추가함에 따라 주파수 튜닝 범위를 늘릴 수 있게 되고, 종래의 제조 공정을 그대로 이용할 수 있어 저가의 비용으로 용이하게 제조할 수 있을 뿐 아니라, 복수개의 MOS 바랙터를 병렬로 연결한 후 상기 병렬로 연결된 MOS 바랙터 사이에 스위치를 연결함으로써 보다 넓은 영역의 주파수 튜닝 범위를 확보할 수 있는 MOS 바랙터 및 그를 포함하는 전압 제어 발진기를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 MOS 바랙터는, 기판 내에 형성되는 n형 웰 영역; 상기 기판 내에 소정 영역을 격리시키는 제 1 산화막; 상기 기판 상에 차례대로 형성된 게이트 절연막 및 게이트 전극; 상기 n형 웰 영역 내에 위치하며, 상기 게이트 전극과 상기 제 1 산화막 사이에 불순물 이온이 주입되어 형성되는 제 1 소스/드레인 영역; 상기 n형 웰 영역 내에 위치하며, 상기 게이트 전극 사이에 불순물 이온이 주입되어 형성되는 제 2 소스/드레인 영역; 및 상기 n형 웰 영역 내에 위치하며, 상기 게이트 전극과 상기 제 1 소스/드레인 영역 사이에 형성된 제 2 산화막;을 포함한다.
여기서, 상기 게이트 절연막은, 유전물질로 구성되는 것을 특징으로 한다.
또한, 상기 제 2 산화막은, Al2O3, Ta2O5, HfO2, ZrO2, BST, TiO2 중 어느 하나로 구성되는 것을 특징으로 한다.
또한, 상기 제 1 소스/드레인 영역은 N형 불순물 이온이 주입되어 형성되는 것을 특징으로 한다.
이때, 상기 제 2 소스/드레인 영역은, 접지 전압이 인가되며, P형 불순물 이온이 주입되어 형성되는 것을 특징으로 한다.
또한, 상기 제 1 소스/드레인 영역은 P형 불순물 이온이 주입되어 형성되는 것을 특징으로 한다.
이때, 상기 제 2 소스/드레인 영역은, 전원 전압이 인가되며, N형 불순물 이온이 주입되어 형성되는 것을 특징으로 한다.
한편, 본 발명에 의한 전압 제어 발진기는, 발진 주파수를 변화시키는 복수개의 가변 용량 소자를 포함하되, 상기 복수개의 가변 용량 소자는 병렬로 연결되고, 상기 병렬로 연결된 복수개의 가변 용량 소자 사이에는 복수개의 스위치가 연결되며, 상기 가변 용량 소자는, 기판 내에 형성되는 n형 웰 영역; 상기 기판 내에 소정 영역을 격리시키는 제 1 산화막; 상기 기판 상에 차례대로 형성된 게이트 절연막 및 게이트 전극; 상기 n형 웰 영역 내에 위치하며, 상기 게이트 전극과 상기 제 1 산화막 사이에 불순물 이온이 주입되어 형성되는 제 1 소스/드레인 영역; 상기 n형 웰 영역 내에 위치하며, 상기 게이트 전극 사이에 불순물 이온이 주입되어 형성되는 제 2 소스/드레인 영역; 및 상기 n형 웰 영역 내에 위치하며, 상기 게이트 전극과 상기 제 1 소스/드레인 영역 사이에 형성된 제 2 산화막;을 포함하는 MOS 바랙터인 것을 특징으로 한다.
여기서, 상기 스위치는, MOS 트랜지스터인 것을 특징으로 한다.
또한, 상기 게이트 절연막은, 유전물질로 구성되는 것을 특징으로 한다.
또한, 상기 제 2 산화막은, Al2O3, Ta2O5, HfO2, ZrO2, BST, TiO2 중 어느 하나로 구성되는 것을 특징으로 한다.
또한, 상기 제 1 소스/드레인 영역은 N형 불순물 이온이 주입되어 형성되는 것을 특징으로 한다.
이때, 상기 제 2 소스/드레인 영역은, 접지 전압이 인가되며, P형 불순물 이온이 주입되어 형성되는 것을 특징으로 한다.
또한, 상기 제 1 소스/드레인 영역은 P형 불순물 이온이 주입되어 형성되는 것을 특징으로 한다.
이때, 상기 제 2 소스/드레인 영역은, 전원 전압이 인가되며, N형 불순물 이온이 주입되어 형성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 실시예들에 대하여 보다 상세히 설명하기로 한다.
실시예
1
도 2a는 본 발명의 실시예 1에 따른 MOS 바랙터(200)의 구성도를 나타낸 것으로, 도 2a에서 도시한 바와 같이, 실시예 1에 따른 MOS 바랙터(200)는, n형 웰 영역(210), 제 1 산화막(215), 게이트 전극(220), 게이트 절연막(225), 제 1 소스/드레인 영역(230), 제 2 소스/드레인 영역(235), 제 2 산화막(240)으로 구성되어 있다.
여기서, 상기 n형 웰 영역(210)은, 웰 확산 공정 후 잔류 산화막(미도시)을 제거하는 공정을 통해 기판(205) 내에 형성되며, 상기 제 1 산화막(215)은, 소정영역을 격리시키기 위해 형성된 것으로, 여기서, 상기 소정 영역이란 활성(active) 영역을 말하며, 상기 소정 영역을 제외한 영역을 필드(field) 영역이라 한다.
또한, 상기 게이트 전극(220)은, 먼저 상기 게이트 절연막(225)를 성장시키고, 폴리 실리콘 증착 공정 및 포토 리소그래피 공정을 통하여 형성된다.
이때, 상기 게이트 절연막(225)은 SiO2나 SiON 등의 유전 물질을 증착하여 형성되며, 상기 게이트 전극(220)에는 게이트 전압(Vg)이 인가된다.
또한, 상기 제 1 소스/드레인 영역(230)은, 주파수 튜닝을 제어하는 튜닝 전압(Vt)이 인가되고, 상기 n형 웰 영역(210) 내에 위치하고 있을 뿐 아니라, 상기 게이트 전극(220)과 상기 제 1 산화막(215) 사이에 n형 불순물 이온을 주입하여 형성되므로, n형의 소스/드레인을 형성하기 위한 영역이라 할 수 있다.
한편, 상기 제 2 소스/드레인 영역(235)의 경우, 접지 전압(VSS)이 인가되 고, 상기 n형 웰 영역(210) 내에 위치하고 있으나, 상기 게이트 전극(220) 사이에 p형 불순물 이온을 주입하여 형성되므로, 상기 제 1 소스/드레인 영역(230)과는 달리, p형의 소스/드레인을 형성하기 위한 영역이라 할 수 있다.
또한, 상기 제 2 산화막(240)은, 상기 n형 웰 영역(210) 내에 위치하고 있으며, 상기 게이트 전극(220)과 상기 제 1 소스/드레인 영역(230) 사이에 형성되어 있는데, 이때, 제 2 산화막(240)은, 고유전물질인 Al2O3, Ta2O5, HfO2, ZrO2, BST, TiO2 중 어느 하나를 약 400 ℃ 이하에서 ALD, PEALE, MOCVD 등의 증착기술로 증착하여 트랜지스터의 특성 변화가 발생되지 않도록 형성한다.
상기와 같이 구성된 실시예 1의 MOS 바랙터(200)는, 상기 게이트 전극(220) 사이에 p형 불순물 이온을 주입하여 형성된 상기 제 2 소스/드레인 영역(235)을 추가함에 따라, 반전층(Inversion layer)을 형성시키는 홀(hole)을 끌어들일 수 있게 되고, 이에 따라, 주파수 튜닝 범위의 최소값은 감소하게 되며, 상기 게이트 전극(220)과 상기 제 1 소스/드레인 영역(230) 사이에 상기 제 2 산화막(240)을 형성함으로써, 상기 게이트 전극(220) 및 제 1 소스/드레인 영역(230) 사이에서 구조적으로 발생되는 기생 캐패시턴스를 종래보다 낮출 수 있게 되므로, 주파수 튜닝 범위의 최대값은 증가하게 된다.
또한, 상기 실시예 1의 MOS 바랙터(200)는, 제조 공정의 변화없이 종래의 CMOS 제조 공정을 그대로 이용하여 제조할 수 있으므로, 저가의 비용으로 용이하게 제조할 수 있는 이점도 가지게 된다.
도 2b는 MOS 바랙터(200)를 포함하는 실시예 1의 전압 제어 발진기(250)의 회로도를 나타낸 것으로, 도 2b에서 도시한 바와 같이, 상기 전압 제어 발진기(250)는, 발진 주파수를 변화시키는 복수개의 MOS 바랙터(200)를 포함하되, 상기 복수개의 MOS 바랙터(200)는 병렬로 연결되고, 상기 병렬로 연결된 복수개의 MOS 바랙터(200) 사이에는 복수개의 스위치(245)가 연결되어 있다.
이때, 상기 MOS 바랙터(200)는, 도 2a에서 도시한 MOS 바랙터이며, 상기 스위치(245)로는, 바이폴라 정션 트랜지스터(BJT), 정션 전계 효과 트랜지스터(JFET), 금속 반도체 전계 효과 트랜지스터(MESFET), MOS 트랜지스터 등이 있는데, 그 중 MOS 트랜지스터가 주로 사용된다.
이에 따라, 이하의 설명에서는 상기 스위치(245)로서, MOS 트랜지스터를 중심으로 설명하고자 한다. 그러나, 본 발명의 기술적 사상은 MOS 트랜지스터 뿐만 아니라 상기 스위치로서 온/오프 할 수 있는 모든 소자에 적용될 수 있다. 비록 본 명세서에서는 MOS 트랜지스터를 중심으로 설명하지만, 본 발명의 개념과 범위가 MOS 트랜지스터로 한정되는 것은 아니다.
상기와 같은 구성을 가진 전압 제어 발진기(250)는, 상기 MOS 트랜지스터(245)의 온/오프 동작에 의하여 상기 MOS 트랜지스터(245) 수의 배수만큼 주파수 튜닝 범위를 확대할 수 있으므로, 매우 넓은 영역의 주파수 튜닝 범위를 가지는 무선 시스템을 구현할 수 있게 된다.
실시예
2
도 3a는 본 발명의 실시예 2에 따른 MOS 바랙터(300)의 구성도를 나타낸 것으로, 도 3a에서 도시한 바와 같이, 실시예 2에 따른 MOS 바랙터(300)는, n형 웰 영역(310), 제 1 산화막(315), 게이트 전극(320), 게이트 절연막(325), 제 1 소스/드레인 영역(330), 제 2 소스/드레인 영역(335), 제 2 산화막(340)으로 구성되어 있다.
이때, 실시예 2에 따른 MOS 바랙터(300)는, 도 3a에서 도시한 바와 같이, 상기 제 1 소스/드레인 영역(330)이 상기 게이트 전극(320)과 상기 제 1 산화막(315) 사이에 p형 불순물 이온을 주입하여 형성되는 p형 소스/드레인 영역이라는 점과, 상기 제 2 소스/드레인 영역(335)에는 전원 전압(VDD)이 인가되고, 상기 제 2 소스/드레인 영역(335)이 상기 게이트 전극(320) 사이에 n형 불순물 이온을 주입하여 형성되는 n형 소스/드레인 영역이라 점을 제외하고는 실시예 1의 MOS 바랙터와 거의 동일하다.
따라서, 상기 게이트 절연막(325)은 SiO2나 SiON 등의 유전 물질을 증착하여 형성하며, 상기 제 2 산화막(340)은, 고유전물질인 Al2O3, Ta2O5, HfO2, ZrO2, BST, TiO2 중 어느 하나를 약 400 ℃ 이하에서 ALD, PEALE, MOCVD 등의 증착기술로 증착하여 트랜지스터의 특성 변화가 발생되지 않도록 형성한다.
상기와 같이 구성된 실시예 2의 MOS 바랙터(300)는, 실시예 1의 MOS 바랙터와 마찬가지로, 상기 제 2 소스/드레인 영역(335)을 추가함에 따라, 반전층을 형성 시키는 홀을 끌어들일 수 있게 되고, 이에 따라, 주파수 튜닝 범위의 최소값은 감소하게 되며, 상기 제 2 산화막(340)을 형성함으로써, 상기 게이트 전극(320) 및 제 1 소스/드레인 영역(330) 사이에서 구조적으로 발생되는 기생 캐패시턴스를 종래보다 낮출 수 있게 되므로, 주파수 튜닝 범위의 최대값은 증가하게 된다.
도 3b는 MOS 바랙터(300)를 포함하는 실시예 2의 전압 제어 발진기(350)의 회로도를 나타낸 것으로, 도 3b에서 도시한 바와 같이, 상기 전압 제어 발진기(350)는, 발진 주파수를 변화시키는 복수개의 MOS 바랙터(300)를 포함하되, 상기 복수개의 MOS 바랙터(300)는 병렬로 연결되고, 상기 병렬로 연결된 복수개의 MOS 바랙터(300) 사이에는 복수개의 스위치(345)가 연결되어 있다.
이때, 상기 MOS 바랙터(300)는, 도 3a에서 도시한 MOS 바랙터이며, 상기 스위치(345)로는, 실시예 1의 전압 제어 발진기와 같이, 바이폴라 정션 트랜지스터(BJT), 정션 전계 효과 트랜지스터(JFET), 금속 반도체 전계 효과 트랜지스터(MESFET), MOS 트랜지스터 등이 있으며, 그 중 MOS 트랜지스터가 주로 사용되므로, 이하의 설명에서는 MOS 트랜지스터를 중심으로 설명하고자 한다. 그러나, 본 발명의 기술적 사상은 실시예 1의 전압 제어 발진기와 마찬가지로, MOS 트랜지스터 뿐만 아니라 상기 스위치로서 온/오프 할 수 있는 모든 소자에 적용될 수 있다.
상기와 같은 구성을 가진 전압 제어 발진기(350) 또한 실시예 1의 전압 제어 발진기와 마찬가지로, 상기 MOS 트랜지스터(345)의 온/오프 동작에 의하여 상기 MOS 트랜지스터(345) 수의 배수만큼 주파수 튜닝 범위를 확대할 수 있으므로, 매우 넓은 영역의 주파수 튜닝 범위를 가지는 무선 시스템을 구현할 수 있게 된다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
상술한 바와 같이, 본 발명에 따른 MOS 바랙터 및 그를 포함하는 전압 제어 발진기에 의하면, 게이트 전극과 소스/드레인 영역 사이에 산화막을 형성하고, 게이트 전극 사이에 새로운 소스/드레인 영역을 추가함에 따라, 주파수 튜닝 범위를 좀더 늘릴 수 있는 효과가 있다.
또한, 주파수 튜닝 범위를 늘리기 위한 추가 마스크 및 제조 공정 변화가 요구되지 않으므로, 저가의 비용으로 용이하게 제조할 수 있는 효과가 있다.
아울러, 복수개의 MOS 바랙터를 병렬로 연결한 후 상기 병렬로 연결된 MOS 바랙터 사이에 스위치를 연결함으로써 주파수 튜닝 범위를 확대할 수 있게 되고, 이에 따라, 보다 넓은 영역의 주파수 튜닝 범위를 가지는 무선 시스템을 구현할 수 있다는 이점이 있다.
Claims (15)
- 기판 내에 형성되는 n형 웰 영역;상기 기판 내에 소정 영역을 격리시키는 제 1 산화막;상기 기판 상에 차례대로 형성된 게이트 절연막 및 게이트 전극;상기 n형 웰 영역 내에 위치하며, 상기 게이트 전극과 상기 제 1 산화막 사이에 불순물 이온이 주입되어 형성되는 제 1 소스/드레인 영역;상기 n형 웰 영역 내에 위치하며, 상기 게이트 전극 사이에 불순물 이온이 주입되어 형성되는 제 2 소스/드레인 영역; 및상기 n형 웰 영역 내에 위치하며, 상기 게이트 전극과 상기 제 1 소스/드레인 영역 사이에 형성되고, 고유전물질로 구성된 제 2 산화막;을 포함하는 MOS 바랙터.
- 제 1항에 있어서,상기 게이트 절연막은, 유전물질로 구성되는 것을 특징으로 하는 MOS 바랙터.
- 제 2항에 있어서,상기 제 2 산화막은, Al2O3, Ta2O5, HfO2, ZrO2, BST, TiO2 중 어느 하나로 구성되는 것을 특징으로 하는 MOS 바랙터.
- 제 3항에 있어서,상기 제 1 소스/드레인 영역은 N형 불순물 이온이 주입되어 형성되는 것을 특징으로 하는 MOS 바랙터.
- 제 4항에 있어서,상기 제 2 소스/드레인 영역은, 접지 전압이 인가되며, P형 불순물 이온이 주입되어 형성되는 것을 특징으로 하는 MOS 바랙터.
- 제 3항에 있어서,상기 제 1 소스/드레인 영역은 P형 불순물 이온이 주입되어 형성되는 것을 특징으로 하는 MOS 바랙터.
- 제 6항에 있어서,상기 제 2 소스/드레인 영역은, 전원 전압이 인가되며, N형 불순물 이온이 주입되어 형성되는 것을 특징으로 하는 MOS 바랙터.
- 발진 주파수를 변화시키는 복수개의 가변 용량 소자를 포함하되, 상기 복수개의 가변 용량 소자는 병렬로 연결되고, 상기 병렬로 연결된 복수개의 가변 용량 소자 사이에는 복수개의 스위치가 연결되며,상기 가변 용량 소자는,기판 내에 형성되는 n형 웰 영역;상기 기판 내에 소정 영역을 격리시키는 제 1 산화막;상기 기판 상에 차례대로 형성된 게이트 절연막 및 게이트 전극;상기 n형 웰 영역 내에 위치하며, 상기 게이트 전극과 상기 제 1 산화막 사이에 불순물 이온이 주입되어 형성되는 제 1 소스/드레인 영역;상기 n형 웰 영역 내에 위치하며, 상기 게이트 전극 사이에 불순물 이온이 주입되어 형성되는 제 2 소스/드레인 영역; 및상기 n형 웰 영역 내에 위치하며, 상기 게이트 전극과 상기 제 1 소스/드레인 영역 사이에 형성되고, 고유전물질로 구성된 제 2 산화막;을 포함하는 MOS 바랙터인 것을 특징으로 하는 전압 제어 발진기.
- 제 8항에 있어서,상기 스위치는, MOS 트랜지스터인 것을 특징으로 하는 전압 제어 발진기.
- 제 9항에 있어서,상기 게이트 절연막은, 유전물질로 구성되는 것을 특징으로 하는 전압 제어 발진기.
- 제 10항에 있어서,상기 제 2 산화막은, Al2O3, Ta2O5, HfO2, ZrO2, BST, TiO2 중 어느 하나로 구성되는 것을 특징으로 하는 전압 제어 발진기.
- 제 11항에 있어서,상기 제 1 소스/드레인 영역은 N형 불순물 이온이 주입되어 형성되는 것을 특징으로 하는 전압 제어 발진기.
- 제 12항에 있어서,상기 제 2 소스/드레인 영역은, 접지 전압이 인가되며, P형 불순물 이온이 주입되어 형성되는 것을 특징으로 하는 전압 제어 발진기.
- 제 11항에 있어서,상기 제 1 소스/드레인 영역은 P형 불순물 이온이 주입되어 형성되는 것을 특징으로 하는 전압 제어 발진기.
- 제 14항에 있어서,상기 제 2 소스/드레인 영역은, 전원 전압이 인가되며, N형 불순물 이온이 주입되어 형성되는 것을 특징으로 하는 전압 제어 발진기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050109846A KR101146224B1 (ko) | 2005-11-16 | 2005-11-16 | Ｍｏｓ 바랙터 및 그를 포함하는 전압 제어 발진기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050109846A KR101146224B1 (ko) | 2005-11-16 | 2005-11-16 | Ｍｏｓ 바랙터 및 그를 포함하는 전압 제어 발진기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070052143A KR20070052143A (ko) | 2007-05-21 |
| KR101146224B1 true KR101146224B1 (ko) | 2012-05-15 |
Family
ID=38274980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050109846A KR101146224B1 (ko) | 2005-11-16 | 2005-11-16 | Ｍｏｓ 바랙터 및 그를 포함하는 전압 제어 발진기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101146224B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018194743A1 (en) * | 2017-04-21 | 2018-10-25 | Qualcomm Incorporated | Variable capacitor structures with reduced channel resistance |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100874772B1 (ko) | 2007-10-24 | 2008-12-19 | 한국정보통신대학교 산학협력단 | 스위치, 부성 저항부 및 이를 이용하는 차동 전압 제어발진기 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040094824A1 (en) * | 2001-05-29 | 2004-05-20 | Judith Maget | Integrated, tunable capacitance |
-
2005
- 2005-11-16 KR KR1020050109846A patent/KR101146224B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040094824A1 (en) * | 2001-05-29 | 2004-05-20 | Judith Maget | Integrated, tunable capacitance |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018194743A1 (en) * | 2017-04-21 | 2018-10-25 | Qualcomm Incorporated | Variable capacitor structures with reduced channel resistance |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070052143A (ko) | 2007-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100552916B1 (ko) | 전기 소자 및 그 제조방법 | |
| US6521939B1 (en) | High performance integrated varactor on silicon | |
| US5965912A (en) | Variable capacitor and method for fabricating the same | |
| US9800204B2 (en) | Integrated circuit capacitor including dual gate silicon-on-insulator transistor | |
| KR20070053219A (ko) | 분리 웰을 이용한 ｍｏｓ 버랙터 | |
| US10522534B2 (en) | FinFET varactor with low threshold voltage and method of making the same | |
| US10340395B2 (en) | Semiconductor variable capacitor using threshold implant region | |
| US6320474B1 (en) | MOS-type capacitor and integrated circuit VCO using same | |
| US7091797B2 (en) | MOS-type variable capacitance element and voltage control oscillation circuit | |
| KR101146224B1 (ko) | Ｍｏｓ 바랙터 및 그를 포함하는 전압 제어 발진기 | |
| US6949440B2 (en) | Method of forming a varactor | |
| US7211876B2 (en) | Semiconductor device utilizing multiple capacitors each having an insulating layer having a different thickness | |
| US20050067674A1 (en) | Integrated tuneable capacitance | |
| JP4107362B2 (ja) | Ｍｏｓ型キャパシタ及び半導体集積回路装置 | |
| US7019384B2 (en) | Integrated, tunable capacitance device | |
| US20040201052A1 (en) | Semiconductor integrated circuit device | |
| WO2018194743A1 (en) | Variable capacitor structures with reduced channel resistance | |
| US10622492B2 (en) | Variable capacitor flat-band voltage engineering | |
| KR100645928B1 (ko) | Ｐｎ 접합 바랙터 | |
| US20170358691A1 (en) | Reconfigurable MOS Varactor | |
| KR100316052B1 (ko) | Ｎｍｏｓ형 바렉터 제조 방법 | |
| KR100486114B1 (ko) | 바랙터 소자 및 그의 제조 방법 | |
| US20060012009A1 (en) | Semiconductor device | |
| US10608124B2 (en) | Back silicided variable capacitor devices | |
| JP3939688B2 (ja) | バリキャップの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170418 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180418 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 8 |