JP3939688B2 - バリキャップの製造方法 - Google Patents
バリキャップの製造方法 Download PDFInfo
- Publication number
- JP3939688B2 JP3939688B2 JP2003299884A JP2003299884A JP3939688B2 JP 3939688 B2 JP3939688 B2 JP 3939688B2 JP 2003299884 A JP2003299884 A JP 2003299884A JP 2003299884 A JP2003299884 A JP 2003299884A JP 3939688 B2 JP3939688 B2 JP 3939688B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity concentration
- conductivity type
- varicap
- forming
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
2 基板保護膜
3 カソード形成溝
4 アノード形成溝
5 カソード形成マスク材料
6 B+イオン注入層
7 As+イオン注入層
8 アノード形成マスク材料
9 BF2 +イオン注入層
10 p領域
11 カソード層
12 アノードコンタクト層
13 層間絶縁膜
14 カソード電極
15 アノード電極
16 PN接合部
17 アノード層
18 n半導体基板
19 p-領域
20 SOI層
Claims (19)
- 低不純物濃度を有する第1導電型の半導体基板上のバリキャップ形成領域に第1の溝と第2の溝を形成する工程と、前記第1の溝の内壁に中不純物濃度を有する第1導電型の半導体領域を形成する工程と、前記第1の溝の内壁に高不純物濃度を有する第2導電型の半導体領域を形成する工程と、前記第2の溝の内壁に高不純物濃度を有する第1導電型の半導体領域を形成する工程と、前記半導体基板を熱処理して前記中不純物濃度を有する第1導電型の半導体領域と前記高不純物濃度を有する第2導電型の半導体領域と高不純物濃度を有する第1導電型の半導体領域を活性化させる工程を備え、
熱処理後の前記中不純物濃度を有する第1導電型の半導体領域のピーク濃度位置を、前記高不純物濃度を有する第2導電型の半導体領域とのPN接合部分に位置させることを特徴とするバリキャップの製造方法。 - 前記低不純物濃度を有する第1導電型の半導体基板は、低不純物濃度を有する第2導電型の半導体基板上に低不純物濃度を有する第1導電型の半導体領域を形成したことを特徴とする請求項1記載のバリキャップの製造方法。
- 前記半導体基板として、SOI層を有する半導体基板を用いたことを特徴とする請求項1または2記載のバリキャップの製造方法。
- 前記第1の溝と前記第2の溝を、同一かつ同時に形成することを特徴とする請求項1記載のバリキャップの製造方法。
- 前記第1の溝と前記第2の溝を、素子分離における溝と同一かつ同時に形成することを特徴とする請求項1または4記載のバリキャップの製造方法。
- 前記低不純物濃度を有する第1導電型の半導体領域を、CMOSトランジスタにおけるウエル領域と同一かつ同時に形成することを特徴とする請求項2記載のバリキャップの製造方法。
- 前記中不純物濃度を有する第1導電型の半導体領域を、CMOSトランジスタにおけるソースおよびドレイン領域と同一かつ同時に形成することを特徴とする請求項1記載のバリキャップの製造方法。
- 前記高不純物濃度を有する第2導電型の半導体領域を、CMOSトランジスタにおけるソースおよびドレイン領域と同一かつ同時に形成することを特徴とする請求項1記載のバリキャップの製造方法。
- 前記高不純物濃度を有する第1導電型の半導体領域を、CMOSトランジスタにおけるソースおよびドレイン領域と同一かつ同時に形成することを特徴とする請求項1記載のバリキャップの製造方法。
- 前記中不純物濃度を有する第1導電型の半導体領域を、イオン注入法により形成することを特徴とする請求項1記載のバリキャップの製造方法。
- 前記中不純物濃度を有する第1導電型の半導体領域を、蒸着拡散法により形成することを特徴とする請求項1記載のバリキャップの製造方法。
- 前記中不純物濃度を有する第1導電型の半導体領域を、プラズマドーピング法により形成することを特徴とする請求項1記載のバリキャップの製造方法。
- 前記高不純物濃度を有する第2導電型の半導体領域を、イオン注入法により形成することを特徴とする請求項1記載のバリキャップの製造方法。
- 前記高不純物濃度を有する第2導電型の半導体領域を、蒸着拡散法により形成することを特徴とする請求項1記載のバリキャップの製造方法。
- 前記高不純物濃度を有する第2導電型の半導体領域を、プラズマドーピング法により形成することを特徴とする請求項1記載のバリキャップの製造方法。
- 前記高不純物濃度を有する第1導電型の半導体領域を、イオン注入法により形成することを特徴とする請求項1記載のバリキャップの製造方法。
- 前記高不純物濃度を有する第1導電型の半導体領域を、蒸着拡散法により形成することを特徴とする請求項1記載のバリキャップの製造方法。
- 前記高不純物濃度を有する第1導電型の半導体領域を、プラズマドーピング法あるいは蒸着拡散法により形成することを特徴とする請求項1記載のバリキャップの製造方法。
- 前記中不純物濃度を有する第1導電型の半導体領域と前記高不純物濃度を有する第2導電型の半導体領域を形成する工程において、前記高不純物濃度を有する第2導電型の半導体領域を形成した後に、前記中不純物濃度を有する第1導電型の半導体領域を形成することを特徴とする請求項1記載のバリキャップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299884A JP3939688B2 (ja) | 2003-08-25 | 2003-08-25 | バリキャップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299884A JP3939688B2 (ja) | 2003-08-25 | 2003-08-25 | バリキャップの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005072245A JP2005072245A (ja) | 2005-03-17 |
JP3939688B2 true JP3939688B2 (ja) | 2007-07-04 |
Family
ID=34404982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003299884A Expired - Fee Related JP3939688B2 (ja) | 2003-08-25 | 2003-08-25 | バリキャップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3939688B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4777618B2 (ja) * | 2004-03-22 | 2011-09-21 | シチズンホールディングス株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-08-25 JP JP2003299884A patent/JP3939688B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005072245A (ja) | 2005-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7700453B2 (en) | Method for forming hyper-abrupt junction varactors | |
JP5005224B2 (ja) | 半導体装置及びその製造方法 | |
US6521939B1 (en) | High performance integrated varactor on silicon | |
TWI353654B (en) | Mos varactor using isolation well | |
JP4665141B2 (ja) | 半導体装置とその製造方法 | |
US7378327B2 (en) | Method for fabricating a junction varactor with high Q factor | |
JP2008244082A (ja) | 半導体可変容量素子及びその製造方法 | |
JP4636785B2 (ja) | 半導体装置及びその製造方法 | |
US6653716B1 (en) | Varactor and method of forming a varactor with an increased linear tuning range | |
KR100699607B1 (ko) | 쇼트키 바리캡 생성 방법 | |
US6949440B2 (en) | Method of forming a varactor | |
US7321158B2 (en) | Method of manufacturing variable capacitance diode and variable capacitance diode | |
JP3939688B2 (ja) | バリキャップの製造方法 | |
KR20030057391A (ko) | 가변 용량 컨덴서 및 증폭기에 적용되는 반도체 장치 | |
US6882029B1 (en) | Junction varactor with high Q factor and wide tuning range | |
KR100710195B1 (ko) | 모스 버랙터의 제조 방법 | |
JP3939694B2 (ja) | バリキャップの製造方法 | |
WO2008137309A1 (en) | Inverted junction field effect transistor and method of forming thereof | |
JP2005175351A (ja) | 半導体装置の製造方法 | |
KR20030011706A (ko) | 고주파 반도체 소자 및 그 제조 방법 | |
JP2023074723A (ja) | 可変容量素子及びその製造方法 | |
JP2008283072A (ja) | 可変容量ダイオード、半導体装置及びその製造方法 | |
JP2003158199A (ja) | 半導体装置およびその製造方法 | |
JP2005175135A (ja) | 半導体装置およびその製造方法 | |
JP2008294039A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |