JP5005224B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5005224B2 JP5005224B2 JP2006018915A JP2006018915A JP5005224B2 JP 5005224 B2 JP5005224 B2 JP 5005224B2 JP 2006018915 A JP2006018915 A JP 2006018915A JP 2006018915 A JP2006018915 A JP 2006018915A JP 5005224 B2 JP5005224 B2 JP 5005224B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- semiconductor device
- soi
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Description
この発明は、複数種のデバイスに適応した構造の半導体装置、主としてＳＯＩ（Silicon On Insulator）構造の半導体装置及びその製造方法に関する。
図１０２〜図１１１はＳＯＩ基板上に形成される従来のＭＯＳトランジスタの製造方法を示す断面図である。以下、これらの図を参照して製造方法を説明する。
まず、図１０２に示すように、半導体基板であるシリコン支持基板１上に膜厚が１０ｎｍ〜１０００ｎｍの埋込酸化膜２、膜厚が３０ｎｍ〜２００ｎｍのシリコン層３を順次成膜することにより、シリコン支持基板１、埋込酸化膜２及びシリコン層３よりなるＳＯＩ基板（構造）を得る。さらに、シリコン層３上に膜厚が５ｎｍ〜４００ｎｍのシリコン酸化膜７を形成し、シリコン酸化膜７上に膜厚が１０ｎｍ〜２００ｎｍのシリコン窒化膜４を成膜する。
次に、図１０３に示すように、全面にレジスト膜を塗布し、写真製版技術（フォトリソグラフィー）を用いてトレンチ形成用のレジストパターン９（素子分離用パターン）を形成する。
その後、図１０４に示すように、レジストパターン９をマスクとして、シリコン窒化膜４、シリコン酸化膜７及びシリコン層３に対しエッチング処理を施しトレンチを形成する。このとき、シリコン層３の一部が残るように行う（パーシャルトレンチ分離(PTI(Partial Trench Isolation))）。さらに、シリコン層３のトレンチ内壁の酸化を行い膜厚が５ｎｍ〜５０ｎｍの内壁酸化膜２５をシリコン層３の露出面に形成する。なお、内壁酸化膜２５の形成処理は省略してもよい。
そして、図１０５に示すように、シリコン酸化膜１０による埋め込みを行い、５００℃〜１３００℃のアニール処理を行い、シリコン窒化膜４をストッパとしてＣＭＰ（Chemical Mechanical Polishing）処理を行いシリコン酸化膜１０を平坦化する。なお、上記アニール処理は省略しても良い。
続いて、図１０６に示すように、シリコン酸化膜１０に対しエッチングを行い、シリコン酸化膜１０の膜厚を所定の膜厚に設定した後、図１０７に示すように、シリコン窒化膜４及びシリコン酸化膜６を除去する。
次に、図１０８に示すように、シリコン酸化膜１０，１０間のシリコン層３の露出面上にシリコン酸化膜１２を形成する。
その後、図１０９に示すように、ポリシリコン膜を成膜し、フォトリソフグラフィーを用いてパターニングすることによりゲート電極１３を形成し、ゲート電極１３の側面にシリコン酸化膜スペーサ１４を形成した後、ゲート電極１３及びシリコン酸化膜スペーサ１４をマスクとしてシリコン層３内に不純物イオン１５を注入し、後にエクステンション＆ポケット領域となる拡散領域３７を形成する。
そして、図１１０に示すように、シリコン酸化膜スペーサ１４の側面にシリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７を順次形成し、ゲート電極１３、シリコン酸化膜スペーサ１４、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７をマスクとして、不純物イオンを注入しソース・ドレイン領域３８を形成する。このとき、ソース・ドレイン領域３８はシリコン層３を貫通してシリコン層３に到達し、主としてシリコン窒化膜サイドウォール１７下の拡散領域３７がエクステンション・ポケット領域３７ｅとなる。さらに、ゲート電極１３上及びソース・ドレイン領域３８上にコバルト（Ｃｏ）シリサイド等の金属シリサイド領域１８及び２９がそれぞれ形成する。
最後に、図１１１に示すように、全面にシリコン窒化膜４２を形成し、シリコン窒化膜４２上に層間絶縁膜１９を形成した後、ＣＭＰ処理を施し層間絶縁膜１９を平坦化する。また、フォトリソフグラフィーを用いてエッチング用レジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてコンタクトホールを形成し、コンタクトホール内に金属を埋め込み金属プラグ２０を形成し、さらに層間絶縁膜１９上に金属プラグ２０と電気的に接続して金属配線２１を形成する。金属配線２１の材料としてはＡｌ（アルミ）、銅（Ｃｕ）等が考えられる。
このようにしてＳＯＩ基板上にＭＯＳトランジスタが形成される。このＭＯＳトランジスタのボディ領域は、シリコン酸化膜１０下のシリコン層３を介して所定のボディ電位が付与されるボディコンタクト領域（図示せず）と電気的に接続されることにより、ボディ電位が固定される。
スケーリングによりＳＯＩ膜厚（シリコン層３の膜厚）の薄膜化が進むと、ボディ抵抗が高抵抗化し、Ｉ／Ｏ回路やアナログ回路に用いられるデバイスに要求される特性を満足できないという問題点があった。また、ＳＯＩ膜厚が厚い場合は寄生容量が大きくなり速度性能が劣化し論理回路等に用いられるデバイスに要求される速度特性を満足てきないという問題点があった。
このような問題点を解決するための半導体装置として、例えば、特許文献１に開示されたＳＯＩ構造に形成されたトランジスタがある。特許文献１で開示された構造では、メモリセル領域の埋込絶縁膜の上に第１半導体層が設けられ、周辺回路領域の埋込絶縁膜上に第２半導体層が設けられたＳＯＩ構造が挙げられる。上記第１及び第２の半導体層の膜厚を異なる厚さにして、メモリセル領域のトランジスタが完全空乏型となり、周辺回路領域のトランジスタが部分空乏型となるように設定されている。
しかしながら、単に２種類のＳＯＩ膜厚を有するＳＯＩ構造の半導体層を設けただけでは、様々な回路に用いられる多様なデバイス特性の要求を満足することができないという問題点があった。
この発明は上記問題点を解決するためになされたもので、多様なデバイス特性の要求を満足させることができる構造の半導体装置を得ることを目的とする。
この発明に係る請求項１記載の半導体装置は、半導体支持基板、埋込絶縁膜及び半導体層からなるＳＯＩ基板に形成される絶縁ゲート型の第１及び第２のトランジスタを含み、前記半導体層は第１及び第２の膜厚の第１及び第２のＳＯＩ領域を有し、前記第１の膜厚は前記第２の膜厚より厚く、前記第１及び第２のトランジスタは第１及び第２のＳＯＩ領域に形成され、それぞれ前記半導体層上に選択的に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極下の前記半導体層の領域であるボディ領域を挟み、前記半導体層を貫通して形成されるソース・ドレイン領域とを備え、前記第１のトランジスタの前記ソース・ドレイン領域は、その表面高さが前記ボディ領域の表面高さより低く配置されるリセス構造を有し、前記第１及び第２のトランジスタは、それぞれ前記埋込絶縁膜の近傍領域における、前記ボディ領域と前記ソース・ドレイン領域との界面において、前記ソース・ドレイン領域と同一導電型の低濃度化領域をさらに備えている。
この発明に係る請求項６記載の半導体装置の製造方法は、絶縁ゲート型の第１及び第２のトランジスタを含む半導体装置の製造方法であって、(a) 半導体支持基板、埋込絶縁膜及び半導体層からなるＳＯＩ基板を準備するステップと、(b) 前記半導体層の一部の膜厚を変化させ、第１の膜厚の第１ＳＯＩ領域と前記第１の膜厚より薄い第２の膜厚の第２のＳＯＩ領域を設けるステップと、(c) 前記半導体層の上方において、前記第１及び第２のトランジスタの素子分離用パターンを形成するステップと、(d) 前記素子分離用パターンに基づき、前記第１及び第２のトランジスタ用の素子分離領域を形成するステップと、(e) 前記第１及び第２のＳＯＩ領域に第１及び第２のトランジスタを形成するステップとを含み、前記ステップ(e) は、(e-1) 前記第１及び第２のＳＯＩ領域それぞれ上にゲート絶縁膜及びゲート電極を順次選択的に形成するステップと、(e-2) 前記第１のＳＯＩ領域において、前記ゲート電極下のボディ領域の外側のおいてリセス部を形成するステップと、(e-3) 前記第１及び第２のＳＯＩ領域において、前記ボディ領域を挟み前記半導体層を貫通して形成されるソース・ドレイン領域を形成するステップとを備え、前記第１のＳＯＩ領域における前記ソース・ドレイン領域は少なくとも前記リセス部下に形成され、前記第１及び第２のＳＯＩ領域に形成される、前記ゲート絶縁膜、前記ゲート電極及び前記ソース・ドレイン領域により、前記第１及び第２のトランジスタが規定され、(f) 前記ステップ(b)後、前記ステップ(c) 前に実行され、前記半導体層上に形成され、前記第１及び第２のＳＯＩ領域上の形成高さを一致させ表面を平坦化する平坦化層を形成するステップをさらに備え、前記ステップ(c) は、前記平坦化層上に前記素子分離用パターンを形成するステップを含む。
この発明における請求項１記載の半導体装置は同一ＳＯＩ基板上に第１及び第２のトランジスタを形成している。
第１のトランジスタのボディ領域は第２の膜厚より厚い第１の膜厚で形成されるため、ボディ領域の低抵抗化を図ることができる分、ボディ電位の安定性の向上に伴う動作特性の向上を図ることができる。さらに、第１のトランジスタのソース・ドレイン領域はリセス構造を有している分、第１の膜厚より薄い膜厚で形成されるため、寄生容量の低抵抗化に伴う動作特性の向上を図ることができる。一方、第２のトランジスタの半導体層の膜厚（ＳＯＩ膜厚）全体を第１の膜厚より薄い第２の膜厚で形成しているため、第１のトランジスタ以上の寄生容量の低抵抗化に伴う動作特性の向上を図ることができる。
その結果、請求項１記載の半導体装置は、第１及び第２のトランジスタを使い分けることにより、多様なデバイス（トランジスタ）特性の要求を満足させることができる効果を奏する。
この発明に係る請求項６記載の半導体装置の製造方法で製造される半導体装置は同一ＳＯＩ基板上に第１及び第２のトランジスタを形成している。
第１のトランジスタのボディ領域は第２の膜厚より厚い第１の膜厚で形成されるため、ボディ領域の低抵抗化を図ることができる分、ボディ電位の安定性の向上に伴う動作特性の向上を図ることができる。さらに、第１のトランジスタのソース・ドレイン領域はリセス部下に形成される分、第１の膜厚より薄い膜厚で形成されるため、寄生容量の低抵抗化に伴う動作特性の向上を図ることができる。一方、第２のトランジスタのＳＯＩ膜厚全体を第１の膜厚より薄い第２の膜厚で形成しているため、寄生容量の優れた低抵抗化に伴う動作特性の向上を図ることができる。
その結果、請求項６記載の半導体装置の製造方法で製造される半導体装置は、第１及び第２のトランジスタを使い分けることにより、多様なデバイス特性の要求を満足させることができる効果を奏する。
＜＜実施の形態１＞＞
＜第１の態様＞
（製造方法）
図１〜図２０はこの発明の実施の形態１である半導体装置の製造方法の第１の態様を示す断面図である。以下、これらの図を参照して実施の形態１の第１の態様の製造方法を説明する。
＜第１の態様＞
（製造方法）
図１〜図２０はこの発明の実施の形態１である半導体装置の製造方法の第１の態様を示す断面図である。以下、これらの図を参照して実施の形態１の第１の態様の製造方法を説明する。
まず、図１に示すように、半導体基板であるシリコン支持基板１上に膜厚が１０ｎｍ〜１０００ｎｍの埋込酸化膜２、膜厚（第１の膜厚）が３０ｎｍ〜２００ｎｍのシリコン層３を順次成膜することにより、シリコン支持基板１、埋込酸化膜２及びシリコン層３よりなるＳＯＩ基板（構造）を得る。さらに、シリコン層３上に膜厚が１０ｎｍ〜２００ｎｍのシリコン窒化膜４を成膜する。
次に、図２に示すように、全面にレジスト膜を塗布し、フォトリソフグラフィーを用いてトレンチ形成用のレジストパターン５を形成する。以降の処理において、このレジストパターン５で覆われる領域が厚膜ＳＯＩ領域１０１（第１のＳＯＩ領域）として規定され、レジストパターン５が形成されない領域が薄膜ＳＯＩ領域１０２（第２のＳＯＩ領域）として規定される。
その後、図３に示すように、レジストパターン５をマスクとして、シリコン窒化膜４をパターニングすることにより、シリコン層３の表面が露出した開口部４０を得た後、レジストパターン５を除去する。
続いて、図４に示すように、開口部４０からシリコン層３に対して酸化処理を行い、開口部４０におけるシリコン層３の膜厚が所望の膜厚（第２の膜厚）にまで薄くなるようにシリコン酸化膜６を形成する。
そして、図５に示すように、シリコン窒化膜４及びシリコン酸化膜６を除去した後、図６に示すように、全面に膜厚が５ｎｍ〜４００ｎｍのシリコン酸化膜７を形成し、シリコン酸化膜７上に膜厚が１０ｎｍ〜１０００ｎｍシリコン窒化膜８を形成する。
次に、図７に示すように、全面にレジスト膜を塗布し、フォトリソグラフィーを用いてトレンチ形成用のレジストパターン９（素子分離用パターン）を形成する。
その後、図８に示すように、レジストパターン９をマスクとして、シリコン窒化膜８、シリコン酸化膜７及びシリコン層３に対しエッチング処理を施しトレンチを形成した後、レジストパターン９を除去する。このとき、シリコン層３の一部が残るように行う（パーシャルトレンチ分離）。さらに、シリコン層３のトレンチ内壁の酸化を行い膜厚が５ｎｍ〜５０ｎｍの内壁酸化膜２５をシリコン層３の露出面に形成する。なお、内壁酸化膜２５はシリコン層３の界面へのダメージ緩和目的で形成されるが、内壁酸化膜２５の形成処理は省略してもよい。
続いて、図９に示すように、全面にレジスト膜を塗布し、フォトリソフグラフィーを用いてトレンチ形成用のレジストパターン５０を形成し、このレジストパターン５０及びシリコン窒化膜８をマスクとして、内壁酸化膜２５及びシリコン層３に対しエッチング処理を施しトレンチを形成する。このとき、シリコン層３の全てを除去して（フルトレンチ分離(FTI(Full Trench Isolation)））、埋込酸化膜２の表面が露出した開口部４１を得る。
そして、図１０に示すように、レジストパターン５０を除去した後、膜厚が１５ｎｍ〜１０００ｎｍのシリコン酸化膜１０を形成した後、５００℃〜１３００℃のアニール処理を行う。なお、このアニール処理は省略しても良い。
次に、図１１に示すように、シリコン窒化膜８をストッパとしてＣＭＰ処理を行いシリコン酸化膜１０を平坦化する。したがって、厚膜ＳＯＩ領域１０１（第１のＳＯＩ領域）のシリコン窒化膜８の直上または少し研磨した位置高さでシリコン酸化膜１０が平坦化される。
続いて、図１２に示すように、シリコン酸化膜１０に対しエッチングを行い、厚膜ＳＯＩ領域１０１のシリコン酸化膜１０の膜厚を所定の膜厚に設定する。
その後、図１３に示すように、全面にレジスト膜を塗布し、フォトリソフグラフィーを用いて、厚膜ＳＯＩ領域１０１を覆うトレンチ形成用のレジストパターン１１を得る。
そして、図１４に示すように、レジストパターン１１をマスクとして、シリコン酸化膜１０の薄膜ＳＯＩ領域１０２（第２のＳＯＩ領域）側の分離酸化膜厚が所望の膜厚になるようにエッチングを行う。
その後、図１５に示すように、レジストパターン１１を除去し、さらに、シリコン窒化膜８及びシリコン酸化膜７を除去する。
次に、図１６に示すように、シリコン酸化膜１０，１０間のシリコン層３の露出面上にシリコン酸化膜１２を形成する。
その後、図１７に示すように、ポリシリコン膜を成膜し、フォトリソフグラフィーを用いてパターニングすることによりゲート電極１３を形成し、ゲート電極１３の側面にシリコン酸化膜スペーサ１４を形成した後、ゲート電極１３及びシリコン酸化膜スペーサ１４をマスクとしてシリコン層３内に不純物イオン１５を注入し、後にエクステンション＆ポケット領域となる拡散領域３１及び３３を厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２にそれぞれ形成する。
なお、実際には、エクステンション領域となる拡散領域はソース・ドレイン領域と同一の導電型で形成され、ポケット領域となる拡散領域はソース・ドレイン領域と反対の導電型で、かつエクステンション領域よりさらにゲート電極１３下側のシリコン層３の表面内に形成されるが、本明細書では説明の都合上、エクステンション領域及びポケット領域形成用のイオンとして不純物イオン１５をまとめ、厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２においてエクステンション領域及びポケット領域形成用の拡散領域をまとめて拡散領域３１及び３３として示している。
そして、図１８に示すように、シリコン酸化膜スペーサ１４の側面にシリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７を順次形成した後、全面にレジスト膜を塗布し、フォトリソフグラフィー用いて、薄膜ＳＯＩ領域１０２を覆うエッチング用のレジストパターン２６を得る。このレジストパターン２６並びに厚膜ＳＯＩ領域１０１のゲート電極１３、シリコン酸化膜スペーサ１４、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７をマスクとして厚膜ＳＯＩ領域１０１のシリコン層３に対してエッチングを施し、厚膜ＳＯＩ領域１０１のシリコン層３の上層部にリセス部３０を形成する。なお、図１８において、便宜上、シリコン酸化膜スペーサ１４及びシリコン酸化膜サイドウォール１６を併せた構造を一の領域として示している。
続いて、図１９に示すように、レジストパターン２６を除去後、厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２双方において、ゲート電極１３、シリコン酸化膜スペーサ１４、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７をマスクとして、不純物イオンを注入し、厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２にソース・ドレイン領域３２及び３４を形成する。その後、ゲート電極１３上及びソース・ドレイン領域３８上にＣｏシリサイド等の金属シリサイド領域１８及び２９をそれぞれ形成する。
このとき、厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２において、ソース・ドレイン領域３２及び３４は共にシリコン層３を貫通して埋込酸化膜２の表面に到達する。さらに、主としてシリコン窒化膜サイドウォール１７下の拡散領域３１及び３３がエクステンション・ポケット領域３１ｅ及び３３ｅとなる。なお、実際にはエクステンション・ポケット領域３１ｅ及び３３ｅの先端部分（ゲート電極１３の中心に近い部分）がポケット領域、それ以外の部分がエクステンション領域となる。
その結果、厚膜ＳＯＩ領域１０１にはボディ領域のＳＯＩ膜厚（シリコン層３の膜厚）が厚く、リセス部３０によってソース・ドレイン領域３２のＳＯＩ膜厚が薄い構造のボディ厚膜トランジスタＱ１（第１のトランジスタ）が形成され、薄膜ＳＯＩ領域１０２には全体のＳＯＩ膜厚が薄い構造のボディ薄膜トランジスタＱ２（第２のトランジスタ）が得られる。
最後に、図２０に示すように、全面にシリコン窒化膜４２を形成し、シリコン窒化膜４２上に層間絶縁膜１９を形成した後、ＣＭＰ処理を施し層間絶縁膜１９を平坦化する。また、フォトリソフグラフィーを用いてエッチング用レジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてコンタクトホールを形成し、コンタクトホール内に金属を埋め込み金属プラグ２０を形成し、さらに層間絶縁膜１９上に金属プラグ２０と電気的に接続して金属配線２１を形成する。金属配線２１の材料としてはＡｌ、Ｃｕ等が考えられる。上記したコンタクトホール形成時にはシリコン窒化膜４２は層間絶縁膜１９のエッチングストッパとして機能する。また、ストレスを有するシリコン窒化膜４２の存在によってシリコン層３へのダメージ緩和やリーク電流の抑制を図ることができる。
上述した第１の態様の製造方法によってＳＯＩ基板上に実施の形態１のＭＯＳトランジスタが形成される。このＭＯＳトランジスタのボディ領域は、シリコン酸化膜１０下のシリコン層３を介して所定のボディ電位が付与されるボディコンタクト領域（図示せず）と電気的に接続されることにより、ボディ電位が固定される。なお、ボディコンタクト領域によるボディ電位を固定する具体的構造は後述する図９５及び図９６で示した実施の形態５の構造と同様である。
厚膜ＳＯＩ領域１０１に形成されるボディ厚膜トランジスタＱ１のボディ領域のＳＯＩ膜厚ｔａ１が１００ｎｍ〜２００ｎｍの範囲に設定され、ソース・ドレイン領域のＳＯＩ膜厚ｔａ２は４０ｎｍ〜１００ｎｍの範囲に設定され、薄膜ＳＯＩ領域１０２に形成されるボディ薄膜トランジスタＱ２のＳＯＩ膜厚ｔｂは４０ｎｍ〜１００ｎｍの範囲に設定され、ｔａ１＞ｔａ２，ｔｂの関係となる。なお、ＳＯＩ膜厚ｔａ２及びＳＯＩ膜厚ｔｂは同程度であればその大小関係はさほど重要でない。また、シリコン酸化膜１０下に残存するシリコン層３の膜厚は１０ｎｍ〜５０ｎｍに設定される。
（実施の形態１の効果）
実施の形態１の半導体装置は、同一のＳＯＩ基板（シリコン支持基板１、埋込酸化膜２及びシリコン層３）上に、ボディ膜厚の異なるボディ厚膜トランジスタＱ１とボディ薄膜トランジスタＱ２とを形成している。
実施の形態１の半導体装置は、同一のＳＯＩ基板（シリコン支持基板１、埋込酸化膜２及びシリコン層３）上に、ボディ膜厚の異なるボディ厚膜トランジスタＱ１とボディ薄膜トランジスタＱ２とを形成している。
ボディ厚膜トランジスタＱ１はボディ膜厚（第１の膜厚）を比較的厚く形成することにより、低ボディ抵抗化を図りボディ電位の安定性の向上を図ることができる。一方、ボディ薄膜トランジスタＱ２はＳＯＩ膜厚全体を比較的薄い膜厚（第２の膜厚）で形成することにより低寄生容量化に伴い高速処理を図ることができる。
さらに、ボディ厚膜トランジスタＱ１は、ソース・ドレイン領域３２の表面高さをボディ領域の表面高さ比べて低く配置したリセス構造を有することににより、ソース・ドレイン領域３２のＳＯＩ膜厚をボディ薄膜トランジスタＱ２のＳＯＩ膜厚と同程度に薄く形成することにより、低寄生容量化を図るができ、リセス構造でない場合に比べ高速処理が可能となる。
さらに、ボディ厚膜トランジスタＱ１はリセス構造のソース・ドレイン領域３２を形成し、ソース・ドレイン領域３２の形成深さはボディ薄膜トランジスタＱ２のソース・ドレイン領域３４と同程度の形成深さとなるため、リセス構造を有さないソース・ドレイン領域を形成する場合に比べ、ソース・ドレイン領域形成用の不純物イオンの注入エネルギーの低エネルギー化を図ることができる。その結果、ソース・ドレイン領域３２の形成時に横方向の拡散を抑制することができるため、ショートチャネル効果を効果的に抑制することができる。なお、上述した効果を以下の表１にまとめる。
表１に示すように、論理（Logic）回路及びＳＲＡＭ回路用にボディ薄膜トランジスタＱ２を用いることにより高速処理の要求に応えることができる。一方、ＲＦ（高周波）回路用にボディ厚膜トランジスタＱ１を用いてボディ電位を安定性良く固定することにより、低ジッター（及び小さい閾値電圧）の変動の要求に応えることができる。また、Ｉ／Ｏ回路及びアナログ（Analog）回路用にボディ厚膜トランジスタＱ１を用いて低自己発熱及び高耐圧の要求に応えることができる。
さらに、実施の形態１の半導体装置は、シリコン層３を貫通して埋め込まれるシリコン酸化膜１０よりなる完全分離領域によって厚膜ＳＯＩ領域１０１に形成されるボディ厚膜トランジスタＱ１と、薄膜ＳＯＩ領域１０２に形成されるボディ薄膜トランジスタＱ２との素子分離を分離精度良く行うことができる。
（第１の態様の効果）
また、第１の態様の製造方法は、図７，図８の工程で示すように、段差を有するシリコン窒化膜８を直接パターニングすることにより、製造工程数を必要最小限に抑えてボディ厚膜トランジスタＱ１及びボディ薄膜トランジスタＱ２を製造することができる。
また、第１の態様の製造方法は、図７，図８の工程で示すように、段差を有するシリコン窒化膜８を直接パターニングすることにより、製造工程数を必要最小限に抑えてボディ厚膜トランジスタＱ１及びボディ薄膜トランジスタＱ２を製造することができる。
＜第２の態様＞
（製造方法）
図２１〜図４４はこの発明の実施の形態１である半導体装置の製造方法の第２の態様を示す断面図である。以下、これらの図を参照して実施の形態１の製造方法の第２の態様を説明する。
（製造方法）
図２１〜図４４はこの発明の実施の形態１である半導体装置の製造方法の第２の態様を示す断面図である。以下、これらの図を参照して実施の形態１の製造方法の第２の態様を説明する。
まず、図２１に示すように、シリコン支持基板１上に膜厚が１０ｎｍ〜１０００ｎｍの埋込酸化膜２、膜厚が３０ｎｍ〜２００ｎｍのシリコン層３を順次成膜することにより、シリコン支持基板１、埋込酸化膜２及びシリコン層３よりなるＳＯＩ構造を得る。さらに、シリコン層３上に膜厚が１０ｎｍ〜２００ｎｍのシリコン窒化膜４を成膜する。
次に、図２２に示すように、全面にレジスト膜を塗布し、フォトリソフグラフィーを用いてトレンチ形成用のレジストパターン５を形成する。
その後、図２３に示すように、レジストパターン５をマスクとして、シリコン窒化膜４をパターニングすることにより、シリコン層３の表面が露出した開口部４０を得た後、レジストパターン５を除去する。
続いて、図２４に示すように、開口部４０からシリコン層３に対して酸化処理を行い、開口部４０におけるシリコン層３の膜厚が所望の膜厚にまで薄くなるようにシリコン酸化膜６を形成する。そして、図２５に示すように、シリコン窒化膜４及びシリコン酸化膜６を除去する。
その後、図２６に示すように、全面に膜厚が５ｎｍ〜４００ｎｍの下敷き膜であるシリコン酸化膜７を形成し、このシリコン酸化膜７上に全面にポリシリコン膜２２を堆積する。ポリシリコン膜２２の膜厚はシリコン層３のＳＯＩ膜厚ｔａとＳＯＩ膜厚ｔｂとの差（ｔａ−ｔｂ）より厚い膜厚で形成される。
次に、図２７に示すように、シリコン酸化膜７をストッパとしてＣＭＰ処理を行うことによりポリシリコン膜２２を平坦化する。したがって、薄膜ＳＯＩ領域１０２上にのみポリシリコン膜２２が残存し、ポリシリコン膜２２は厚膜ＳＯＩ領域１０１のシリコン酸化膜７の形成高さと同一の高さで平坦化される。すなわち、シリコン酸化膜７及びポリシリコン膜２２は、厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２上の形成高さを一致させて表面を平坦化する平坦化層として機能する。
その後、図２８に示すように、シリコン酸化膜７上に膜厚が１０ｎｍ〜１０００ｎｍシリコン窒化膜８を形成する。
次に、図２９に示すように、全面にレジスト膜を塗布し、フォトリソグラフィーを用いてトレンチ形成用のレジストパターン９を形成する。
その後、図３０に示すように、レジストパターン９をマスクとして、シリコン窒化膜８に対しエッチング処理を施し、シリコン窒化膜８をパターニングし、レジストパターン９を除去する。
そして、図３１に示すように、シリコン窒化膜８をマスクとして、ポリシリコン膜２２、シリコン酸化膜７及びシリコン層３に対しエッチング処理を施しトレンチを形成する。このとき、シリコン層３の一部が残るように行う。さらに、シリコン層３のトレンチ内壁の酸化を行い膜厚が５ｎｍ〜５０ｎｍの内壁酸化膜２５をシリコン層３の露出面に形成する。なお、内壁酸化膜２５の形成処理は省略してもよい。
続いて、図３２に示すように、全面にレジスト膜を塗布し、フォトリソフグラフィーを用いてトレンチ形成用のレジストパターン５０を形成し、このレジストパターン５０及びシリコン窒化膜８をマスクして、内壁酸化膜２５及びシリコン層３に対しエッチング処理を施しトレンチを形成する。このとき、シリコン層３の全てを除去して埋込酸化膜２の表面が露出した開口部４１を得る。
そして、図３３に示すように、膜厚が１５ｎｍ〜１０００ｎｍのシリコン酸化膜１０を形成した後、５００℃〜１３００℃のアニール処理を行う。なお、このアニール処理は省略しても良い。
次に、図３４に示すように、シリコン窒化膜８をストッパとしてＣＭＰ処理を行いシリコン酸化膜１０を平坦化する。したがって、厚膜ＳＯＩ領域１０１のシリコン窒化膜８の直上または少し研磨した形成高さでシリコン酸化膜１０が平坦化される。
続いて、図３５に示すように、シリコン酸化膜１０に対しエッチングを行い、厚膜ＳＯＩ領域１０１のシリコン酸化膜１０の膜厚を所定の膜厚に設定する。
その後、図３６に示すように、全面にレジスト膜を塗布し、フォトリソフグラフィーを用いてトレンチ形成用のレジストパターン１１を得る。そして、レジストパターン１１をマスクとして、シリコン酸化膜１０の薄膜ＳＯＩ領域１０２側の分離酸化膜厚が所望の膜厚になるようにエッチングを行う。
そして、図３７に示すように、レジストパターン１１を除去した後、シリコン窒化膜８を除去する。
続いて、図３８に示すように、ポリシリコン膜２２を除去し、さらに、図３９に示すように、シリコン酸化膜７を除去する。
次に、図４０に示すように、シリコン酸化膜１０，１０間のシリコン層３の露出面上にシリコン酸化膜１２を形成する。
その後、図４１に示すように、ポリシリコン膜を成膜し、フォトリソフグラフィーを用いてパターニングすることによりゲート電極１３を形成し、ゲート電極１３の側面にシリコン酸化膜スペーサ１４を形成した後、ゲート電極１３及びシリコン酸化膜スペーサ１４をマスクとしてシリコン層３内に不純物イオン１５を注入し、後にエクステンション＆ポケット領域となる拡散領域３１及び３３を厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２に形成する。
そして、図４２に示すように、シリコン酸化膜スペーサ１４の側面にシリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７を順次形成した後、全面にレジスト膜を塗布し、フォトリソフグラフィー用いて、薄膜ＳＯＩ領域１０２を覆うエッチング用のレジストパターン２６を得る。このレジストパターン２６並びに厚膜ＳＯＩ領域１０１のゲート電極１３、シリコン酸化膜スペーサ１４、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７をマスクとして厚膜ＳＯＩ領域１０１のシリコン層３に対してエッチングを施し、厚膜ＳＯＩ領域１０１のシリコン層３の上層部にリセス部３０を形成する。
続いて、図４３に示すように、レジストパターン２６を除去後、厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２双方において、ゲート電極１３、シリコン酸化膜スペーサ１４、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７をマスクとして、不純物イオンを注入し、厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２にソース・ドレイン領域３２及び３４を形成する。その後、ゲート電極１３上及びソース・ドレイン領域３８上にＣｏシリサイド等の金属シリサイド領域１８及び２９をそれぞれ形成する。
このとき、厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２において、ソース・ドレイン領域３２及び３４は共にシリコン層３を貫通して埋込酸化膜２の表面に到達する。さらに、主としてシリコン窒化膜サイドウォール１７下の拡散領域３１及び３３がエクステンション・ポケット領域３１ｅ及び３３ｅとなる。
その結果、第１の態様と同様、厚膜ＳＯＩ領域１０１にはソース・ドレイン領域３２のＳＯＩ膜厚が薄い構造のボディ厚膜トランジスタＱ１が形成され、薄膜ＳＯＩ領域１０２には全体のＳＯＩ膜厚が薄い構造のボディ薄膜トランジスタＱ２が得られる。
最後に、図４４に示すように、全面にシリコン窒化膜４２を形成し、シリコン窒化膜４２上に層間絶縁膜１９を形成した後、ＣＭＰ処理を施し層間絶縁膜１９を平坦化する。また、フォトリソフグラフィーを用いてエッチング用レジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてコンタクトホールを形成し、コンタクトホール内に金属を埋め込み金属プラグ２０を形成し、さらに層間絶縁膜１９上に金属プラグ２０と電気的に接続して金属配線２１を形成する。金属配線２１の材料としてはＡｌ、Ｃｕ等が考えられる。
上述した第２の態様の製造方法によってＳＯＩ基板上に実施の形態１のＭＯＳトランジスタが形成される。
（第２の態様の効果）
第２の態様の製造方法では、図２７〜図３０に示すように、ポリシリコン膜２２を形成した全面を平坦化した後に、シリコン窒化膜８のパターニング処理を行っているため、シリコン窒化膜８のパターニング精度向上を図ることにより、形成されるＭＯＳトランジスタの寸法精度向上が実現する効果を奏する。
第２の態様の製造方法では、図２７〜図３０に示すように、ポリシリコン膜２２を形成した全面を平坦化した後に、シリコン窒化膜８のパターニング処理を行っているため、シリコン窒化膜８のパターニング精度向上を図ることにより、形成されるＭＯＳトランジスタの寸法精度向上が実現する効果を奏する。
また、図２７に示すように、下敷き膜であるシリコン酸化膜７をストッパとした研磨処理によりポリシリコン膜２２を平坦化することにより、精度良く平坦化することができる。
＜第３の態様＞
（製造方法）
図４５〜図６３はこの発明の実施の形態１である半導体装置の製造方法の第３の態様を示す断面図である。以下、これらの図を参照して実施の形態１の第３の態様の製造方法を説明する。
（製造方法）
図４５〜図６３はこの発明の実施の形態１である半導体装置の製造方法の第３の態様を示す断面図である。以下、これらの図を参照して実施の形態１の第３の態様の製造方法を説明する。
まず、図４５に示すように、シリコン支持基板１上に膜厚が１０ｎｍ〜１０００ｎｍの埋込酸化膜２、膜厚が３０ｎｍ〜２００ｎｍのシリコン層３を順次成膜することにより、シリコン支持基板１、埋込酸化膜２及びシリコン層３よりなるＳＯＩ構造を得る。さらに、シリコン層３上に膜厚が１０ｎｍ〜１０００ｎｍのシリコン窒化膜４を成膜する。
次に、図４６に示すように、全面にレジスト膜を塗布し、フォトリソフグラフィーを用いてトレンチ形成用のレジストパターン５を形成する。
その後、図４７に示すように、レジストパターン５をマスクとして、シリコン窒化膜４をパターニングすることにより、シリコン層３の表面が露出した開口部４０を得た後、レジストパターン５を除去する。
続いて、図４８に示すように、開口部４０からシリコン層３に対して酸化処理を行い、開口部４０におけるシリコン層３の膜厚が所望の膜厚にまで薄くなるようにシリコン酸化膜６を形成する。そして、図４９に示すように、シリコン窒化膜４及びシリコン酸化膜６を除去する。
そして、図５０に示すように、全面に膜厚が５ｎｍ〜４００ｎｍのシリコン酸化膜７を形成し、シリコン酸化膜７上に膜厚が１０ｎｍ〜１０００ｎｍのシリコン窒化膜８を形成する。さらに、全面にレジスト膜を塗布し、フォトリソフグラフィーを用いて、薄膜ＳＯＩ領域１０２を覆ったトレンチ形成用のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、厚膜ＳＯＩ領域１０１のシリコン窒化膜８に対してエッチング処理を行い、厚膜ＳＯＩ領域１０１上のシリコン窒化膜８の上層部にプリエッチ開口部２３を形成する。
次に、図５１に示すように、ＣＭＰ処理を行うことによりシリコン窒化膜８を平坦化する。シリコン窒化膜８は厚膜ＳＯＩ領域１０１，薄膜ＳＯＩ領域１０２間に段差が形成されているが、厚膜ＳＯＩ領域１０１に予めプリエッチ開口部２３が形成されているため、シリコン窒化膜８を平坦性よく研磨することができる。このように、シリコン窒化膜８は厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２上の形成高さを一致させ表面を平坦化する平坦化層として機能する。さらに、全面にレジスト膜を塗布し、フォトリソグラフィーを用いてトレンチ形成用のレジストパターン９を形成する。
その後、図５２に示すように、レジストパターン９をマスクとして、シリコン窒化膜８に対しエッチング処理を施し、シリコン窒化膜８をパターニングし、レジストパターン９を除去する。さらに、シリコン窒化膜８をマスクとして、シリコン酸化膜７及びシリコン層３に対しエッチング処理を施しトレンチを形成する。このとき、シリコン層３の一部が残るように行う。さらに、シリコン層３のトレンチ内壁の酸化を行い膜厚が５ｎｍ〜５０ｎｍの内壁酸化膜２５をシリコン層３の露出面に形成する。なお、内壁酸化膜２５の形成処理は省略してもよい。
続いて、図５３に示すように、全面にレジスト膜を塗布し、フォトリソフグラフィーを用いてトレンチ形成用のレジストパターン５０を形成し、このレジストパターン５０及びシリコン窒化膜８をマスクして、内壁酸化膜２５及びシリコン層３に対しエッチング処理を施しトレンチを形成する。このとき、シリコン層３の全てを除去して埋込酸化膜２の表面が露出した開口部４１を得る。
そして、図５４に示すように、膜厚が１５ｎｍ〜１０００ｎｍのシリコン酸化膜１０を形成した後、５００℃〜１３００℃のアニール処理を行う。なお、このアニール処理は省略しても良い。その後、シリコン窒化膜８をストッパとしてＣＭＰ処理を行いシリコン酸化膜１０を平坦化する。
続いて、図５５に示すように、シリコン酸化膜１０に対しエッチングを行い、厚膜ＳＯＩ領域１０１のシリコン酸化膜１０の膜厚を所定の膜厚に設定する。
その後、図５６に示すように、全面にレジスト膜を塗布し、フォトリソフグラフィーを用いてトレンチ形成用のレジストパターン１１を得る。そして、レジストパターン１１をマスクとして、シリコン酸化膜１０の薄膜ＳＯＩ領域１０２側の分離酸化膜厚が所望の膜厚になるようにエッチングを行う。
そして、図５７に示すように、レジストパターン１１を除去し、シリコン窒化膜８を除去した後、図５８に示すように、シリコン酸化膜７を除去する。
次に、図５９に示すように、シリコン酸化膜１０，１０間のシリコン層３の露出面上にシリコン酸化膜１２を形成する。
その後、図６０に示すように、ポリシリコン膜を成膜し、フォトリソフグラフィーを用いてパターニングすることによりゲート電極１３を形成し、ゲート電極１３の側面にシリコン酸化膜スペーサ１４を形成した後、ゲート電極１３及びシリコン酸化膜スペーサ１４をマスクとしてシリコン層３内に不純物イオン１５を注入し、後にエクステンション＆ポケット領域となる拡散領域３１及び３３を厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２に形成する。
そして、図６１に示すように、シリコン酸化膜スペーサ１４の側面にシリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７を順次形成した後、全面にレジスト膜を塗布し、フォトリソフグラフィー用いて、薄膜ＳＯＩ領域１０２を覆うエッチング用のレジストパターン２６を得る。このレジストパターン２６並びに厚膜ＳＯＩ領域１０１の厚膜ＳＯＩ領域１０１の厚膜ＳＯＩ領域１０１のゲート電極１３、シリコン酸化膜スペーサ１４、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７をマスクとして厚膜ＳＯＩ領域１０１のシリコン層３に対してエッチングを施し、厚膜ＳＯＩ領域１０１のシリコン層３の上層部にリセス部３０を形成する。
続いて、図６２に示すように、レジストパターン２６を除去後、厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２双方におけるゲート電極１３、シリコン酸化膜スペーサ１４、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７をマスクとして、不純物イオンを注入し、厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２にソース・ドレイン領域３２及び３４を形成する。その後、ゲート電極１３上及びソース・ドレイン領域３８上にＣｏシリサイド等の金属シリサイド領域１８及び２９をそれぞれ形成する。
このとき、厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２において、ソース・ドレイン領域３２及び３４は共にシリコン層３を貫通して埋込酸化膜２の表面に到達する。さらに、主としてシリコン窒化膜サイドウォール１７下の拡散領域３１及び３３がエクステンション・ポケット領域３１ｅ及び３３ｅとなる。
その結果、第１及び第２の態様と同様、厚膜ＳＯＩ領域１０１にはソース・ドレイン領域３２のＳＯＩ膜厚が薄い構造のボディ厚膜トランジスタＱ１が形成され、薄膜ＳＯＩ領域１０２には全体のＳＯＩ膜厚が薄い構造のボディ薄膜トランジスタＱ２が得られる。
最後に、図６３に示すように、全面にシリコン窒化膜４２を形成し、シリコン窒化膜４２上に層間絶縁膜１９を形成した後、ＣＭＰ処理を施し層間絶縁膜１９を平坦化する。また、フォトリソフグラフィーを用いてエッチング用レジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてコンタクトホールを形成し、コンタクトホール内に金属を埋め込み金属プラグ２０を形成し、さらに層間絶縁膜１９上に金属プラグ２０と電気的に接続して金属配線２１を形成する。金属配線２１の材料としてはＡｌ、Ｃｕ等が考えられる。
上述した第３の態様の製造方法によってＳＯＩ基板上に実施の形態１のＭＯＳトランジスタが形成される。
（第３の態様の効果）
第３の態様の製造方法では、図５０〜図５２に示すように、シリコン窒化膜８を直接を平坦化した後に、シリコン窒化膜８のパターニング処理を行っているため、シリコン窒化膜８のパターニング精度向上を図るとともに、製造工程数を必要最小限に抑えることができる。
第３の態様の製造方法では、図５０〜図５２に示すように、シリコン窒化膜８を直接を平坦化した後に、シリコン窒化膜８のパターニング処理を行っているため、シリコン窒化膜８のパターニング精度向上を図るとともに、製造工程数を必要最小限に抑えることができる。
さらに、図５０に示す工程でシリコン窒化膜８の上層部にプリエッチ開口部２３を設けた後、図５１で示す工程で、ＣＭＰ処理を施すことによりシリコン窒化膜８を精度良く平坦化することができる。
＜＜実施の形態２＞＞
＜第１の態様＞
（製造方法）
図６４〜図６７はこの発明の実施の形態２である半導体装置の製造方法の第１の態様の一部を示す断面図である。以下、これらの図を参照して実施の形態２の製造方法を説明する。
＜第１の態様＞
（製造方法）
図６４〜図６７はこの発明の実施の形態２である半導体装置の製造方法の第１の態様の一部を示す断面図である。以下、これらの図を参照して実施の形態２の製造方法を説明する。
図６４に示すように、実施の形態１の第１の態様における図１〜図１６で示す工程、第２の態様における図２１〜図４０で示す工程、あるいは第３の態様における図４５〜図５９で示す工程を経た後、実施の形態１の第１〜第３の態様と同様、ゲート電極１３を形成し、ゲート電極１３の側面にシリコン酸化膜スペーサ１４を形成する。
そして、ゲート電極１３及びシリコン酸化膜スペーサ１４をマスクとしてシリコン層３内に不純物イオン２４を注入して埋込酸化膜２の（シリコン層３との）界面付近の厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２に低濃度化領域２７及び２８を形成する。
不純物イオン２４は、ソース・ドレイン領域と同一の導電型の不純物イオンであり、ソース・ドレイン領域とボディ領域とのＰＮ接合形成予定領域で、かつ埋込酸化膜２の界面付近に不純物濃度がピークになる注入エネルギー（ＳＯＩ膜厚に依存）及び注入角度（０゜〜１５゜）で打ち込まれる。なお、不純物イオン２４の不純物としては、ＮＭＯＳトランジスタではリン等、ＰＭＯＳトランジスタではボロン等が考えられる。
その後、実施の形態１の第１〜第３の態様と同様、ゲート電極１３及びシリコン酸化膜スペーサ１４をマスクとしてシリコン層３内に不純物イオン１５を注入し、後にエクステンション＆ポケット領域となる拡散領域３１及び３３を厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２に形成する。
そして、図６５に示すように、シリコン酸化膜スペーサ１４の側面にシリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７を順次形成した後、全面にレジスト膜を塗布し、フォトリソフグラフィー用いて、薄膜ＳＯＩ領域１０２を覆うエッチング用のレジストパターン２６を得る。このレジストパターン２６並びに厚膜ＳＯＩ領域１０１のゲート電極１３、シリコン酸化膜スペーサ１４、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７をマスクとして厚膜ＳＯＩ領域１０１のシリコン層３に対してエッチングを施し、厚膜ＳＯＩ領域１０１のシリコン層３の上層部にリセス部３０を形成する。
続いて、図６６に示すように、レジストパターン２６を除去後、ゲート電極１３、シリコン酸化膜スペーサ１４、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７をマスクとして、不純物イオンを注入し、厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２にソース・ドレイン領域３２及び３４を形成する。その後、ゲート電極１３上及びソース・ドレイン領域３８上にＣｏシリサイド等の金属シリサイド領域１８及び２９をそれぞれ形成する。
このとき、厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２において、ソース・ドレイン領域３２及び３４は共にシリコン層３を貫通して埋込酸化膜２の表面に到達する。さらに、主としてシリコン窒化膜サイドウォール１７下の拡散領域３１及び３３がエクステンション・ポケット領域３１ｅ及び３３ｅとなる。
加えて、実施の形態２の構造では、厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２において、ソース・ドレイン領域３２及び３４と低濃度化領域２７及び２８とが、埋込酸化膜２の界面上において一部重複する。
その結果、実施の形態１と同様、厚膜ＳＯＩ領域１０１にはボディ厚膜トランジスタＱ１が形成され、薄膜ＳＯＩ領域１０２にはボディ薄膜トランジスタＱ２が得られる。
最後に、図６７に示すように、全面にシリコン窒化膜４２を形成し、シリコン窒化膜４２上に層間絶縁膜１９を形成した後、ＣＭＰ処理を施し層間絶縁膜１９を平坦化する。また、フォトリソフグラフィーを用いてエッチング用レジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてコンタクトホールを形成し、コンタクトホール内に金属を埋め込み金属プラグ２０を形成し、さらに層間絶縁膜１９上に金属プラグ２０と電気的に接続して金属配線２１を形成する。金属配線２１の材料としてはＡｌ、Ｃｕ等が考えられる。
上述した実施の形態２の第１の態様の製造方法によってＳＯＩ基板上にＭＯＳトランジスタが形成される。
（実施の形態２の効果）
実施の形態２の半導体装置は、実施の形態１と同様、同一のＳＯＩ基板上に、ボディ膜厚の異なるボディ厚膜トランジスタＱ１とボディ薄膜トランジスタＱ２とを形成している。その結果、実施の形態１と同等の効果を奏する。
実施の形態２の半導体装置は、実施の形態１と同様、同一のＳＯＩ基板上に、ボディ膜厚の異なるボディ厚膜トランジスタＱ１とボディ薄膜トランジスタＱ２とを形成している。その結果、実施の形態１と同等の効果を奏する。
さらに、実施の形態２の半導体装置では、ソース・ドレイン領域３２及び３４の埋込酸化膜２の界面付近において、ＣＤ（チャネルドーズ）濃度が低くなるように、チャネルの導電型と反対の導電型の低濃度化領域２７及び２８を設けることにより、低濃度化領域２７及び２８において空乏層を伸ばすことができるため、実施の形態１以上に低寄生容量化を図ることができる。
（第１の態様の効果）
また、第１の態様の製造方法は、図６４の工程で示すように、シリコン酸化膜サイドウォール１６，シリコン窒化膜サイドウォール１７の形成前であるシリコン酸化膜スペーサ１４の形成直後の状態で、不純物イオン２４を注入して低濃度化領域２７及び２８を形成しているため、例えば、注入角度を０゜で不純物イオン２４を打ち込むことにより位置精度良く低濃度化領域２７及び２８を形成することができる。
また、第１の態様の製造方法は、図６４の工程で示すように、シリコン酸化膜サイドウォール１６，シリコン窒化膜サイドウォール１７の形成前であるシリコン酸化膜スペーサ１４の形成直後の状態で、不純物イオン２４を注入して低濃度化領域２７及び２８を形成しているため、例えば、注入角度を０゜で不純物イオン２４を打ち込むことにより位置精度良く低濃度化領域２７及び２８を形成することができる。
＜第２の態様＞
第１の態様では、図６４の工程で示すように、シリコン酸化膜スペーサ１４の形成直後の状態で不純物イオン２４を注入しているが、図６５，図６６に示すように、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７並びにリセス部３０を形成後に、第１の態様と同様な不純物プロファイルの低濃度化領域２７及び２８が形成可能な注入エネルギー及び注入角度（０゜〜６０゜）で、不純物イオン２４を注入することもできる。
第１の態様では、図６４の工程で示すように、シリコン酸化膜スペーサ１４の形成直後の状態で不純物イオン２４を注入しているが、図６５，図６６に示すように、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７並びにリセス部３０を形成後に、第１の態様と同様な不純物プロファイルの低濃度化領域２７及び２８が形成可能な注入エネルギー及び注入角度（０゜〜６０゜）で、不純物イオン２４を注入することもできる。
（第２の態様の効果）
また、第２の態様の製造方法は、図６５，図６６で示す状態、すなわち、シリコン酸化膜サイドウォール１６，シリコン窒化膜サイドウォール１７並びにリセス部３０の形成後の状態で、不純物イオン２４を注入して低濃度化領域２７及び２８を形成しているため、リセス部３０を形成している分、注入エネルギーを低く抑えることができる効果を奏する。
また、第２の態様の製造方法は、図６５，図６６で示す状態、すなわち、シリコン酸化膜サイドウォール１６，シリコン窒化膜サイドウォール１７並びにリセス部３０の形成後の状態で、不純物イオン２４を注入して低濃度化領域２７及び２８を形成しているため、リセス部３０を形成している分、注入エネルギーを低く抑えることができる効果を奏する。
＜＜実施の形態３＞＞
図６８はこの発明の実施の形態３である半導体装置の構造を示す断面図である。同図に示すように、シリコン支持基板１、埋込酸化膜２及びシリコン層３からあるＳＯＩ基板上にボディ厚膜トランジスタＱ１及びＱ３を形成している。
図６８はこの発明の実施の形態３である半導体装置の構造を示す断面図である。同図に示すように、シリコン支持基板１、埋込酸化膜２及びシリコン層３からあるＳＯＩ基板上にボディ厚膜トランジスタＱ１及びＱ３を形成している。
ボディ厚膜トランジスタＱ１（第１のトランジスタ）は実施の形態１及び実施の形態２で示したように、ソース・ドレイン領域３２にリセス部３０が設けられ、ソース・ドレイン領域３２はシリコン層３を貫通し埋込酸化膜２に到達する。
一方、ボディ厚膜トランジスタＱ３（第２のトランジスタ）のソース・ドレイン領域３６はリセス部３０を有することなくシリコン層３の上層部に貫通することなく形成される。なお、ボディ厚膜トランジスタＱ１と同様、シリコン酸化膜スペーサ１４下のシリコン層３の表面にはエクステンション・ポケット領域３３ｅが形成されている。
また、ボディ厚膜トランジスタＱ１，Ｑ３間を含む素子分離はシリコン酸化膜１０とシリコン酸化膜１０の下方に残存するシリコン層３（部分半導体領域）とからなる部分分離領域によって行われている。この部分分離領域に代えて実施の形態１のボディ厚膜トランジスタＱ１，ボディ薄膜トランジスタＱ２間のように完全分離領域を用いても良い。なお、他の構成は、実施の形態１の半導体装置の同様であるため、実施の形態１の半導体装置と同一の参照符号を付しその説明を適宜省略する。
（実施の形態３の効果）
このように、実施の形態３の半導体装置はＳＯＩ構造に同一ＳＯＩ膜厚のシリコン層３にリセス部３０を有しソース・ドレイン領域３２がシリコン層３を貫通して形成されるボディ厚膜トランジスタＱ１と、リセス部３０を有さずソース・ドレイン領域３４がシリコン層３を貫通することなく形成されるボディ厚膜トランジスタＱ３とを併せて形成している。
このように、実施の形態３の半導体装置はＳＯＩ構造に同一ＳＯＩ膜厚のシリコン層３にリセス部３０を有しソース・ドレイン領域３２がシリコン層３を貫通して形成されるボディ厚膜トランジスタＱ１と、リセス部３０を有さずソース・ドレイン領域３４がシリコン層３を貫通することなく形成されるボディ厚膜トランジスタＱ３とを併せて形成している。
ボディ厚膜トランジスタＱ１，Ｑ３は実施の形態１で述べた通り、ＳＯＩ膜厚が比較的厚く形成されるため、低ボディ抵抗化を図りボディ電位の安定性の向上を図ることができる。
さらに、ボディ厚膜トランジスタＱ１はリセス構造にすることにより、ソース・ドレイン領域３２のＳＯＩ膜厚をボディ薄膜トランジスタＱ２のＳＯＩ膜厚と同程度に薄く形成することにより、低寄生容量化を図るができる分、高速処理が可能となる。
一方、ボディ厚膜トランジスタＱ３は寄生容量の点ではボディ厚膜トランジスタＱ１に劣るが、ソース・ドレイン領域３６下にシリコン層３が残存している分、ボディ電位の安定性に優れ、動作耐圧が向上とするという効果を奏する。以下、ボディ厚膜トランジスタＱ３の高耐圧性について説明する。
一般に、ＳＯＩ基板上に形成するＭＯＳトランジスタでは、ボディ電位が浮遊状態かボディ電位を固定していても抵抗が高いため、動作耐圧が例えば２Ｖと低い。ボディ厚膜トランジスタＱ１のようにボディ領域のＳＯＩ膜厚を比較的厚くしてボディ抵抗を下げても耐圧の上昇には限界がある。
これに対し、ボディ厚膜トランジスタＱ３は、ドレイン電界によるインパクトイオン化で発生したホールがボディ領域で発生しても、ソース・ドレイン領域３６の下部にもボディ領域と同じ導電型の領域が存在するため、ホールを効果的に引き抜くことができる。このように、ボディ厚膜トランジスタＱ３は耐圧性に優れている。
したがって、低電圧動作回路はボディ厚膜トランジスタＱ１を用いて構成し、高電圧動作回路はボディ厚膜トランジスタＱ３を用いて構成することにより、高電圧動作回路と低電圧動作回路とが混載した半導体集積回路を動作特性良く得ることができる。
システムＬＳＩにおいては、様々な回路を混載する必要がある。例えば、高電圧アナログ回路や３．３Ｖ等の高耐圧Ｉ／Ｏ回路等が挙げられる。また、フラッシュメモリなどの不揮発性メモリの混載も必須であり、５Ｖ以上の動作電圧に耐えるＭＯＳトランジスタが必要なる。
したがって、実施の形態３の半導体装置のように、２種類のボディ厚膜トランジスタＱ１，Ｑ３を同一ＳＯＩ基板上に形成することにより、様々な回路に用いられる多様なデバイス特性の要求を満足することができる。
（製造方法）
図６９〜図７１は実施の形態３の半導体装置の製造方法の一部を示す断面図である。以下、これらの図を参照して実施の形態３の半導体装置の製造方法を説明する。
図６９〜図７１は実施の形態３の半導体装置の製造方法の一部を示す断面図である。以下、これらの図を参照して実施の形態３の半導体装置の製造方法を説明する。
まず、図６９に示すように、シリコン支持基板１、埋込酸化膜２及びシリコン層３からなＳＯＩ基板上において、シリコン層３を部分分離領域（シリコン酸化膜１０＋シリコン酸化膜１０下のシリコン層３）によって素子分離されたリセスＴｒ形成領域１０３及び非リセスＴｒ形成領域１０４それぞれにおいて、シリコン層３上にゲート酸化膜１２ｇ及びゲート電極１３を形成し、ゲート電極１３の側面にシリコン酸化膜スペーサ１４を形成した後、ゲート電極１３及びシリコン酸化膜スペーサ１４をマスクとして不純物イオンを注入して拡散処理を行うことにより、リセスＴｒ形成領域１０３及び非リセスＴｒ形成領域１０４に拡散領域３１及び３５を形成する。その後、シリコン酸化膜スペーサ１４の側面に、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７を順次形成する。
そして、図７０に示すように、非リセスＴｒ形成領域１０４を覆うようにレジストパターン３９を形成した後、レジストパターン３９並びにリセスＴｒ形成領域１０３におけるゲート電極１３、シリコン酸化膜スペーサ１４、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７をマスクとしてプラズマドライエッチング法によるエッチング処理を行い、拡散領域３１を含むシリコン層３の上層部を一部除去することにより、リセスＴｒ形成領域１０３にリセス部３０を形成する。例えば、シリコン層３の膜厚が１００ｎｍである、エッチング処理により３０ｎｍ除去し、７０ｎｍのＳＯＩ膜厚に薄膜化する。
その後、図７１に示すように、リセスＴｒ形成領域１０３及び非リセスＴｒ形成領域１０４双方において、レジストパターン３９を除去した後、ゲート電極１３、シリコン酸化膜スペーサ１４、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７をマスクとして不純物イオンを注入して拡散処理を行うことにより、リセスＴｒ形成領域１０３にシリコン層３を貫通したソース・ドレイン領域３２を形成するとともに、非リセスＴｒ形成領域１０４にシリコン層３を貫通しないソース・ドレイン領域３６を形成する。
以降、実施の形態１の半導体装置と同様にして、金属シリサイド領域１８，３９の形成、層間絶縁膜１９の形成、金属プラグ２０及び金属配線２１を形成することにより、図６８で示す構造を得ることができる。
＜＜実施の形態４＞＞
（第１の態様）
図７２はこの発明の実施の形態４である半導体装置の第１の態様の構造を示す断面図である。同図に示すように、シリコン支持基板１、埋込酸化膜２及びシリコン層３からあるＳＯＩ基板上にボディ厚膜トランジスタＱ１を形成している。
（第１の態様）
図７２はこの発明の実施の形態４である半導体装置の第１の態様の構造を示す断面図である。同図に示すように、シリコン支持基板１、埋込酸化膜２及びシリコン層３からあるＳＯＩ基板上にボディ厚膜トランジスタＱ１を形成している。
ただし、図２０で示す実施の形態１のように、ボディ厚膜トランジスタＱ１を含む全面を層間絶縁膜１９で覆うことはせず、リセス部３０を含む全面に薄膜（１〜２００ｎｍ）のシリコン酸化膜５１を形成し、シリコン酸化膜５１上に薄膜（１〜１００ｎｍ）のシリコン窒化膜５２を形成している。なお、図７２では、素子分離はシリコン酸化膜１０とシリコン酸化膜１０の下方に残存するシリコン層３とからなる部分分離領域によって行われている。この部分分離領域に代えて実施の形態１のボディ厚膜トランジスタＱ１，ボディ薄膜トランジスタＱ２間のように完全分離領域を用いても良い。
このような構造の実施の形態４の半導体装置は、実施の形態１のボディ厚膜トランジスタＱ１と同様、ソース・ドレイン領域はリセス構造を有していることから、ボディ領域におけるＳＯＩ膜厚より薄い膜厚で形成されるため、寄生容量の低抵抗化に伴う動作特性の向上を図ることができる。
加えて、実施の形態４の半導体装置は、リセス部３０に形成されるシリコン窒化膜５２はボディ厚膜トランジスタＱ１のゲート酸化膜１２ｇ直下のシリコン層３（ボディ領域）の表面であるチャネル表面と同程度の形成高さに位置しており、チャネル表面の側面方向からシリコン窒化膜５２による応力を直接加えることができるため、キャリア移動度の向上効果を発揮させることができる。以下、この点を詳述する。
シリコン窒化膜５２は内部ストレスを有しているが、リセス部３０が形成されない従来構造のＭＯＳトランジスタ上にシリコン窒化膜が形成される場合は、チャネル表面より高い位置に形成されるため、チャネル表面に与えることができるシリコン窒化膜５２による応力はごく僅かであった。しかし、実施の形態４のように、シリコン支持基板１の表面より低い形成高さのリセス部３０上にシリコン窒化膜５２を形成することにより、チャネル表面と同程度に形成することができることができ、従来構造に比べ、シリコン窒化膜５２による応力を効果的にチャネル表面に与えることができる。
なお、図７２で示した例では、シリコン窒化膜５２下にシリコン酸化膜５１を形成することにより、シリコン窒化膜５２によるストレスによるシリコン層３へのダメージ緩和やリーク電流の抑制を図ることができる。
加えて、シリコン酸化膜５１を形成することにより、シリコン窒化膜５２内に含まれる水素等のボディ厚膜トランジスタＱ１への拡散によるホットキャリア信頼性の劣化等の抑制効果も発揮することができる。
一方、シリコン酸化膜５１を形成することなく直接シリコン窒化膜５２を形成する構造にすることもできる。この場合、シリコン酸化膜５１を設ける場合に比べ、より大きな応力をチャネル表面に与えることができる効果を奏する。
なお、シリコン窒化膜には圧縮型と伸縮型があるが、ＮＭＯＳトランジスタには伸長型のシリコン窒化膜、ＰＭＯＳトランジスタには圧縮型のシリコン窒化膜を用いることにより、それぞれキャリア移動度の向上、駆動電流の増加効果を奏する。なお、シリコン窒化膜による応力は窒化膜成膜条件により変わり、水素含有量とＳｉＨ4ガスの圧力等がパラメータとなっている。なお、シリコン窒化膜による応力及び応力によるトランジスタ特性の影響に関しては例えば文献「Shinya Ito et al.,IEDM Tech. Dig.,pp.247-250(2000),"Mechanical Stress Effect of Etch-Stop Nitride and its Impact on Deep Submicron Transistor Design"」に開示されている。
このように、実施の形態４の第１の態様では、ＳＯＩ基板上において、リセス部３０にシリコン窒化膜５２を形成することにより、ボディ厚膜トランジスタＱ１の動作特性の向上を図ることができる。
（第２の態様）
図７３はこの発明の実施の形態４である半導体装置の第２の態様の構造を示す断面図である。同図に示すように、バルクＳｉ基板である単体構造の半導体基板６１が分離絶縁膜６２により素子分離された素子形成領域にリセス型トランジスタＱ５を設けている。
図７３はこの発明の実施の形態４である半導体装置の第２の態様の構造を示す断面図である。同図に示すように、バルクＳｉ基板である単体構造の半導体基板６１が分離絶縁膜６２により素子分離された素子形成領域にリセス型トランジスタＱ５を設けている。
半導体基板６１の表面上にゲート酸化膜７０を介してゲート電極６５が設けられ、ゲート電極６５の側面にスペーサ６６が設けられ、スペーサ６６の側面にサイドウォール６７が設けられ、サイドウォール６７，シリコン酸化膜１０間の半導体基板６１の上部にリセス部７８が設けられ、スペーサ６６及びサイドウォール６７下の半導体基板６１の表面にエクステンション・ポケット領域６８が設けられ、リセス部７８下からエクステンション・ポケット領域６８の一部下にかけてソース・ドレイン領域６９が設けられる。
リセス型トランジスタＱ５はＳＯＩ基板上でなくバルク基板上に形成された点において第１の態様のボディ厚膜トランジスタＱ１とは異なる。このような第２の態様のリセス型トランジスタＱ５においても、第１の態様と同様の理由で、リセス型トランジスタＱ５の動作特性の向上を図ることができる。
（第３の態様）
図７４はこの発明の実施の形態４である半導体装置の第３の態様の構造を示す断面図である。同図に示すように、サイドウォール６７の側面にさらに第２スペーサ７１を設けた点が第２の態様との大きな相違点である。
図７４はこの発明の実施の形態４である半導体装置の第３の態様の構造を示す断面図である。同図に示すように、サイドウォール６７の側面にさらに第２スペーサ７１を設けた点が第２の態様との大きな相違点である。
このように、第３の態様では、スペーサ６６，サイドウォール６７よりなる第１のサイドウォール部に加え、第２スペーサ７１よりなる第２のサイドウォール部をさらに設けている。さらに、ソース・ドレイン領域７４は、ゲート電極６５下のボディ領域を基準として、第２スペーサ７１下より外側の領域において、リセス部７５を有していることを特徴としている。
（製造方法）
図７５〜図８０は実施の形態４における第３の態様の半導体装置の製造方法を示す断面図である。以下、これらの図を参照して、第３の態様の構造の製造方法の説明を行う。
図７５〜図８０は実施の形態４における第３の態様の半導体装置の製造方法を示す断面図である。以下、これらの図を参照して、第３の態様の構造の製造方法の説明を行う。
まず、図７５に示すように、半導体基板６１の上層部に選択的に分離絶縁膜６２を形成して素子形成領域を設けた後、分離絶縁膜６２，６２間の半導体基板６１の表面上にゲート酸化膜７０を形成し、ゲート酸化膜７０上にゲート電極６５を形成し、ゲート電極６５の側面にスペーサ６６を形成し、ゲート電極６５及びスペーサ６６をマスクとして不純物イオンを注入して拡散することにより、半導体基板６１の表面内に拡散領域７２を形成した後、スペーサ６６の側面にサイドウォール６７を形成する。
そして、図７６に示すように、ゲート電極６５、スペーサ６６及びサイドウォール６７をマスクとして不純物イオン１５を注入して拡散することにより拡散領域７３を形成する。この際、主としてスペーサ６６及びサイドウォール６７下の拡散領域７２がエクステンション・ポケット領域７２ｅとなる。
その後、図７７に示すように、サイドウォール６７の側面にさらに第２スペーサ７１を形成する。第２スペーサ７１の形成は例えば以下のようにして行うことができる。膜厚が２０ｎｍのシリコン酸化膜をＬＰＣＶＤ法により全面に堆積し、その後シリコン酸化膜に対するドライエッチング法により、エッチバックして第２スペーサ７１を形成する。なお、第２スペーサ７１は、シリコン酸化膜でなくても、シリコン窒化膜あるいはシリコン酸化膜及びシリコン窒化膜の複合膜でも良い。
続いて、図７８に示すように、ゲート電極６５、スペーサ６６、サイドウォール６７及び第２スペーサ７１をマスクとして、拡散領域７３の表面をエッチングすることにより拡散領域７３の上部にリセス部７５を形成する。
さらに、図７９に示すように、ゲート電極６５、スペーサ６６、サイドウォール６７及び第２スペーサ７１をマスクとして、不純物イオンを注入して拡散することにより、リセス部７５の下方にソース・ドレイン領域７４を形成する。この際、主として第２スペーサ７１下の拡散領域７３が部分ソース・ドレイン領域７３ｓｄとなる。なお、ソース・ドレイン領域７４の形成時の方が拡散領域７３形成時に比べ、注入する不純物イオンのドーズ量が大きく、不純物濃度のピーク深さが深くなるように行われる。
最後に、図８０に示すように、ゲート電極６５の表面にシリサイド領域７６を形成し、ソース・ドレイン領域７４の表面にシリサイド領域７７を形成し、全面にシリコン酸化膜６３を形成し、シリコン酸化膜６３上にシリコン窒化膜６４を形成することにより、第３の態様の半導体装置が完成する。
このように、第３の態様の半導体装置は、リセス部７５の下方において深く形成されるソース・ドレイン領域７４，７４間の距離が第２スペーサ７１を設ける分長くなるため、ソース・ドレイン領域７４がゲート電極６５下方に延びて形成されることに伴う、短チャネル効果による閾値電圧の低下現象を効果的に抑制することができる効果を奏する。
なお、第３の態様の第２スペーサ７１を設ける構造を図７２で示した第１の態様に適用（第４の態様）とすることもできる。さらに、実施の形態１〜実施の形態３の構造及び後述する実施の形態５に適用することもできる。ただし、リセス部を有しないボディ薄膜トランジスタＱ２やボディ厚膜トランジスタＱ３には第２スペーサは不要なため形成する必要はない。ただし、製造工程が複雑化するのを避けるべく、駆動電流等の問題がボディ薄膜トランジスタＱ２やボディ厚膜トランジスタＱ３に生じないことを条件に、第２スペーサを設ける構成も考えられる。
＜＜実施の形態５＞＞
（製造方法）
図８１〜図９４はこの発明の実施の形態５である半導体装置の製造方法の一部を示す断面図である。以下、これらの図を参照して実施の形態５の半導体装置の製造方法を説明する。
（製造方法）
図８１〜図９４はこの発明の実施の形態５である半導体装置の製造方法の一部を示す断面図である。以下、これらの図を参照して実施の形態５の半導体装置の製造方法を説明する。
まず、図１〜図６で示した実施の形態１の製造方法の第１の態様と同様にして図８１で示す構造を得る。
次に、図８２に示すように、全面にレジスト膜を塗布し、フォトリソグラフィーを用いてトレンチ形成用のレジストパターン９（素子分用パターン）を形成する。
その後、図８３に示すように、レジストパターン９をマスクとして、シリコン窒化膜８、シリコン酸化膜７及びシリコン層３に対しエッチング処理を施しトレンチを形成した後、レジストパターン９を除去する。このとき、シリコン層３の一部が残るように行う。さらに、シリコン層３のトレンチ内壁の酸化を行い膜厚が５ｎｍ〜５０ｎｍの内壁酸化膜２５をシリコン層３の露出面に形成する。なお、内壁酸化膜２５の形成処理は省略してもよい。
続いて、図８４に示すように、全面にレジスト膜を塗布し、フォトリソフグラフィーを用いてトレンチ形成用のレジストパターン５０を形成し、このレジストパターン５０及びシリコン窒化膜８をマスクして、内壁酸化膜２５及びシリコン層３に対しエッチング処理を施しトレンチを形成する。このとき、シリコン層３の全てを除去して、埋込酸化膜２の表面が露出した開口部４１を得る。
そして、図８５に示すように、レジストパターン５０を除去した後、膜厚が１５ｎｍ〜１０００ｎｍのシリコン酸化膜１０を形成した後、５００℃〜１３００℃のアニール処理を行う。なお、このアニール処理は省略しても良い。
次に、図８６に示すように、シリコン窒化膜８をストッパとしてＣＭＰ処理を行いシリコン酸化膜１０を平坦化する。したがって、厚膜ＳＯＩ領域１０１のシリコン窒化膜８の直上または少し研磨した位置高さでシリコン酸化膜１０が平坦化される。
続いて、図８７に示すように、シリコン酸化膜１０に対しエッチングを行い、厚膜ＳＯＩ領域１０１のシリコン酸化膜１０の膜厚を所定の膜厚に設定する。
その後、図８８に示すように、全面にレジスト膜を塗布し、フォトリソフグラフィーを用いて、厚膜ＳＯＩ領域１０１を覆うトレンチ形成用のレジストパターン１１を得た後、レジストパターン１１をマスクとして、シリコン酸化膜１０の薄膜ＳＯＩ領域１０２側の分離酸化膜厚が所望の膜厚になるようにエッチングを行う。
その後、図８９に示すように、レジストパターン１１を除去し、さらに、シリコン窒化膜８及びシリコン酸化膜７を除去する。
次に、図９０に示すように、薄膜ＳＯＩ領域１０２及び厚膜ＳＯＩ領域１０１のリセスＴｒ形成領域１０３におけるシリコン酸化膜１０，１０間のシリコン層３の露出面上に比較的薄膜のシリコン酸化膜４５を形成し、厚膜ＳＯＩ領域１０１の非リセスＴｒ形成領域１０４におけるシリコン酸化膜１０，１０間のシリコン層３の露出面上に比較的厚膜のシリコン酸化膜４６を形成する。
その後、図９１に示すように、ポリシリコン膜を成膜し、フォトリソフグラフィーを用いてパターニングすることにより、薄膜ＳＯＩ領域１０２、リセスＴｒ形成領域１０３及び非リセスＴｒ形成領域１０４にそれぞれゲート電極１３を形成する。この際、残存したシリコン酸化膜４５及び４６が薄膜ゲート酸化膜４５ｇ及び厚膜ゲート酸化膜４６ｇとなる。そして、各ゲート電極１３の側面にシリコン酸化膜スペーサ１４を形成した後、ゲート電極１３及びシリコン酸化膜スペーサ１４をマスクとしてシリコン層３内に不純物イオン１５を注入し、後にエクステンション＆ポケット領域となる拡散領域３１、３３及び３５をリセスＴｒ形成領域１０３、薄膜ＳＯＩ領域１０２及び非リセスＴｒ形成領域１０４に形成する。
そして、図９２に示すように、シリコン酸化膜スペーサ１４の側面にシリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７を順次形成した後、全面にレジスト膜を塗布し、フォトリソフグラフィー用いて、薄膜ＳＯＩ領域１０２及び非リセスＴｒ形成領域１０４を覆うエッチング用のレジストパターン２６を得る。このレジストパターン２６並びにリセスＴｒ形成領域１０３のゲート電極１３、シリコン酸化膜スペーサ１４、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７をマスクとしてリセスＴｒ形成領域１０３のシリコン層３に対してエッチングを施し、リセスＴｒ形成領域１０３のシリコン層３の上層部にリセス部３０を形成する。なお、図９２において、便宜上、シリコン酸化膜スペーサ１４及びシリコン酸化膜サイドウォール１６を併せた構造を一の領域として示している。
続いて、図９３に示すように、レジストパターン２６を除去後、薄膜ＳＯＩ領域１０２、リセスＴｒ形成領域１０３及び非リセスＴｒ形成領域１０４それぞれにおいて、ゲート電極１３、シリコン酸化膜スペーサ１４、シリコン酸化膜サイドウォール１６及びシリコン窒化膜サイドウォール１７をマスクとして、不純物イオンを注入して拡散することにより、ソース・ドレイン領域３２、３４及び３６を形成する。その後、ゲート電極１３上及びソース・ドレイン領域３８上にＣｏシリサイド等の金属シリサイド領域１８及び２９をそれぞれ形成する。
このとき、ソース・ドレイン領域３２及び３４は共にシリコン層３を貫通して埋込酸化膜２の表面に到達し、ソース・ドレイン領域３６はシリコン層３を貫通することなく、シリコン層３の上層部に形成される。なお、ソース・ドレイン領域３２，３４及び３６の形成は不純物イオンを同じ注入エネルギーで注入することにより行われる。上記注入エネルギーとして、ソース・ドレイン領域３２及び３４がシリコン層３を貫通して埋込酸化膜２に到達し、ソース・ドレイン領域３６がシリコン層３を貫通しない注入エネルギーが用いられる。
さらに、主としてシリコン窒化膜サイドウォール１７下の拡散領域３１及び３３がエクステンション・ポケット領域３１ｅ及び３３ｅとなり、主としてシリコン窒化膜サイドウォール１７下の拡散領域３５がエクステンション３５ｅとなる。
その結果、厚膜ＳＯＩ領域１０１のリセスＴｒ形成領域１０３にはボディ領域のＳＯＩ膜厚（シリコン層３の膜厚）が厚く、ソース・ドレイン領域３２のＳＯＩ膜厚が薄い構造のボディ厚膜トランジスタＱ１（第１のトランジスタ）が形成され、薄膜ＳＯＩ領域１０２には全体のＳＯＩ膜厚が薄い構造のボディ薄膜トランジスタＱ２（第２のトランジスタ）が形成され、厚膜ＳＯＩ領域１０１の非リセスＴｒ形成領域１０４には全体のＳＯＩ膜厚が厚く、ソース・ドレイン領域３６がシリコン層３を貫通しない構造のボディ厚膜トランジスタＱ３（第３のトランジスタ）が形成される。
最後に、図９４に示すように、全面にシリコン窒化膜４２を形成し、シリコン窒化膜４２上に層間絶縁膜１９を形成した後、ＣＭＰ処理を施し層間絶縁膜１９を平坦化する。また、フォトリソフグラフィーを用いてエッチング用レジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてコンタクトホールを形成し、コンタクトホール内に金属を埋め込み金属プラグ２０を形成し、さらに層間絶縁膜１９上に金属プラグ２０と電気的に接続して金属配線２１を形成する。金属配線２１の材料としてはＡｌ、Ｃｕ等が考えられる。
厚膜ＳＯＩ領域１０１に形成されるボディ厚膜トランジスタＱ１，Ｑ３のボディ領域のＳＯＩ膜厚ｔａ１が１００ｎｍ〜２００ｎｍの範囲に設定され、ボディ厚膜トランジスタＱ１のソース・ドレイン領域３２のＳＯＩ膜厚ｔａ２は４０ｎｍ〜１００ｎｍの範囲に設定され、薄膜ＳＯＩ領域１０２に形成されるボディ薄膜トランジスタＱ２のＳＯＩ膜厚ｔｂは４０ｎｍ〜１００ｎｍの範囲に設定され、ｔａ１＞ｔａ２，ｔｂの関係となる。なお、ＳＯＩ膜厚ｔａ２及びＳＯＩ膜厚ｔｂは同程度であればその大小関係はさほど重要でない。また、シリコン酸化膜１０下に残存するシリコン層３の膜厚は１０ｎｍ〜５０ｎｍに設定される。
（平面構造）
図９５は実施の形態５の半導体装置の平面構造を示す平面図である。同図のＡ−Ａ断面が図９３に相当する。なお、図９５では、トランジスタＱ１〜Ｑ３がＮＭＯＳトランジスタで構成される場合を示している。また、金属シリサイド領域１８，２９は説明の都合上、図９５では図示していない。
図９５は実施の形態５の半導体装置の平面構造を示す平面図である。同図のＡ−Ａ断面が図９３に相当する。なお、図９５では、トランジスタＱ１〜Ｑ３がＮＭＯＳトランジスタで構成される場合を示している。また、金属シリサイド領域１８，２９は説明の都合上、図９５では図示していない。
同図に示すように、ボディ厚膜トランジスタＱ１，ボディ薄膜トランジスタＱ２間、ボディ厚膜トランジスタＱ１，ボディ厚膜トランジスタＱ３間、ボディ厚膜トランジスタＱ１の周辺の大部分、ボディ薄膜トランジスタＱ２の周辺の大部分は完全分離領域５７（埋込酸化膜２に到達するシリコン酸化膜１０による素子分離領域；ＦＴＩ）により、素子分離される。
したがって、ボディ厚膜トランジスタＱ１，ボディ薄膜トランジスタＱ２間、及びボディ厚膜トランジスタＱ１，ボディ厚膜トランジスタＱ３間それぞれの素子分離を分離精度良く行うことができる効果を奏する。
一方、ボディ厚膜トランジスタＱ１，ボディ薄膜トランジスタＱ２のボディコンタクト部分及びボディ厚膜トランジスタＱ３の周辺部分は部分分離領域５６（シリコン酸化膜１０とシリコン酸化膜１０下に残存するシリコン層３による素子分離領域；ＰＴＩ）により、素子分離される。
ボディ厚膜トランジスタＱ１，Ｑ３及びボディ薄膜トランジスタＱ２は、それぞれボディ領域が部分分離領域５６下のシリコン層３を介して対応のボディコンタクト領域５５に電気的に接続されることによりボディ電位の固定を行うことができる。
図９６は図９５のＢ−Ｂ断面を示す断面図である。以下、同図を参照してボディ薄膜トランジスタＱ２のボディ電位固定内容について説明する。なお、図９６においては、説明の都合上、ゲート酸化膜１２ｇの図示を省略している。
同図に示すように、ゲート電極１３直下のボディ領域５４はシリコン酸化膜１０下のシリコン層３を介してボディコンタクト領域５５と電気的に接続されている。したがって、ボディコンタクト領域５５に所定のボディ電位を付与することにより、ボディ薄膜トランジスタＱ２のボディ電位を設定することができる。
なお、ボディ厚膜トランジスタＱ１もボディ薄膜トランジスタＱ２と全く同様にしてボディ電位設定される。また、ボディ厚膜トランジスタＱ３もボディ薄膜トランジスタＱ２とほぼ同様にボディ電位設定されるが、部分分離領域５６の形成領域がボディ厚膜トランジスタＱ１，ボディ薄膜トランジスタＱ２より大きいため、より安定性良くボディ電位設定を行うことができる。
このように、実施の形態５の半導体装置のボディ厚膜トランジスタＱ１、ボディ薄膜トランジスタＱ２及びボディ厚膜トランジスタＱ３は、ボディコンタクト領域５５から部分分離領域５６の部分半導体領域（シリコン酸化膜１０下に残存するシリコン層３）を介してボディ領域の電位固定を行うことにより、トランジスタＱ１〜Ｑ３それぞれの素子分離特性を劣化させることなく、ボディ領域の電位設定を行うことができる。
（実施の形態５の効果）
実施の形態５の半導体装置は、同一のＳＯＩ基板（シリコン支持基板１、埋込酸化膜２及びシリコン層３）上に、ボディ膜厚の異なるボディ厚膜トランジスタＱ１，Ｑ３とボディ薄膜トランジスタＱ２とを形成し、さらに、ボディ厚膜トランジスタＱ１，Ｑ３のソース・ドレイン領域３２，３６間を異なる構造にしている。すなわち、ソース・ドレイン領域３２はリセス構造を有しシリコン層３を貫通するのに対し、ソース・ドレイン領域３６はリセス構造を有さずシリコン層３を貫通させていない。
実施の形態５の半導体装置は、同一のＳＯＩ基板（シリコン支持基板１、埋込酸化膜２及びシリコン層３）上に、ボディ膜厚の異なるボディ厚膜トランジスタＱ１，Ｑ３とボディ薄膜トランジスタＱ２とを形成し、さらに、ボディ厚膜トランジスタＱ１，Ｑ３のソース・ドレイン領域３２，３６間を異なる構造にしている。すなわち、ソース・ドレイン領域３２はリセス構造を有しシリコン層３を貫通するのに対し、ソース・ドレイン領域３６はリセス構造を有さずシリコン層３を貫通させていない。
ボディ厚膜トランジスタＱ１，Ｑ３はボディ膜厚を比較的厚く形成することにより、低ボディ抵抗化を図りボディ電位の安定性の向上を図ることができる。一方、ボディ薄膜トランジスタＱ２はボディ膜厚全体を比較的薄く形成することにより低寄生容量化に伴い高速処理を図ることができる。
さらに、ボディ厚膜トランジスタＱ１はソース・ドレイン領域３２をリセス構造にすることにより、ソース・ドレイン領域３２のＳＯＩ膜厚をボディ薄膜トランジスタＱ２のＳＯＩ膜厚と同程度に薄く形成することにより、低寄生容量化を図るができ、リセス構造でない場合に比べ高速処理が可能となる。
さらに、ボディ厚膜トランジスタＱ１はリセス構造のソース・ドレイン領域３２を形成し、ソース・ドレイン領域３２の形成深さはボディ薄膜トランジスタＱ２のソース・ドレイン領域３４と同程度の形成深さとなるため、リセス構造を有さずシリコン層３を貫通するソース・ドレイン領域を形成する場合に比べ、ソース・ドレイン領域形成用の不純物イオンの注入エネルギーの低エネルギー化を図ることができる。その結果、ソース・ドレイン領域３２の形成時に横方向の拡散を抑制することができるため、ショートチャネル効果を効果的に抑制することができる。
一方、ボディ厚膜トランジスタＱ３は寄生容量の点ではボディ厚膜トランジスタＱ１に劣るが、ソース・ドレイン領域３６下にシリコン層３が残存している分、ボディ電位の安定性に優れ、動作耐圧が向上とするという効果を奏する。
このように、実施の形態５の半導体装置は、ボディ厚膜トランジスタＱ１及びボディ薄膜トランジスタＱ２に加え、ボディ厚膜トランジスタＱ３を同一ＳＯＩ基板上に形成している。
これら３つのトランジスタＱ１〜Ｑ３は上述したように各々のトランジスタ特性が異なるため、実施の形態５の半導体装置は、ボディ厚膜トランジスタＱ１、ボディ薄膜トランジスタＱ２及びボディ厚膜トランジスタＱ３使い分けることにより、より多様なデバイス（トランジスタ）特性の要求を満足させることができる効果を奏する。
（応用例）
図９７は実施の形態５の半導体装置を用いて構成される半導体集積回路の構成例を示す説明図である。
図９７は実施の形態５の半導体装置を用いて構成される半導体集積回路の構成例を示す説明図である。
同図に示すように、半導体チップ８０に薄膜トランジスタ形成領域８１、厚膜リセストランジスタ形成領域８２、及び厚膜高耐圧トランジスタ形成領域８３が設けられ、これらの領域８１、８２及び８３に形成される回路は、ボディ薄膜トランジスタＱ２、ボディ厚膜トランジスタＱ１及びボディ厚膜トランジスタＱ３を用いて構成される。
薄膜トランジスタ形成領域８１にはコア論理回路８４及びＳＲＡＭ回路８５が形成され、厚膜リセストランジスタ形成領域８２にはコア論理回路８４及びアナログ回路８６が形成され、厚膜高耐圧トランジスタ形成領域８３には高電圧Ｉ／Ｏ回路８７、ＥＳＤ(ＥlectroＳtaticＤischarge;静電気放電）回路８８及び不揮発性メモリ回路８９が構成される。なお、コア論理回路８４はその目的によって薄膜トランジスタ形成領域８１あるいは厚膜リセストランジスタ形成領域８２に形成される。
図９８はＳＲＡＭ回路８５の内部構成の一部を示す回路図である。同図に示すように、ＰＭＯＳトランジスタＱ１１及びＮＭＯＳトランジスタＱ１２よりなるインバータＩ１と、ＰＭＯＳトランジスタＱ１３及びＮＭＯＳトランジスタＱ１４よりなるインバータＩ２との交叉接続によりメモリセルが構成され、インバータＩ１の出力部（インバータＩ２の入力部）がＮＭＯＳトランジスタＱ１５を介してビット線ＢＬに接続され、インバータＩ２の出力部（インバータＩ１の入力部）がＮＭＯＳトランジスタＱ１６を介して反転ビット線バーＢＬに接続される。ＮＭＯＳトランジスタＱ１５，Ｑ１６のゲートは共通にワード線ＷＬに接続される。
ＳＲＡＭ回路８５は高速性が要求されるため、上述したＭＯＳトランジスタＱ１１〜Ｑ１６は実施の形態５のボディ薄膜トランジスタＱ２を用いて構成される。
図９９はアナログ回路８６の一例である電圧制御発振回路の内部構成を示す回路図である。同図に示すように、電源Ｖcc，ノードＮ０間に抵抗Ｒ１が設けられ、ノードＮ０，Ｎ１間にインダクタＬ１が設けられ、ノードＮ０，Ｎ２間にインダクタＬ２が設けられ、ノードＮ１，Ｎ３間にＮＭＯＳトランジスタＱ１７が設けられ、ノードＮ２，Ｎ３間にＮＭＯＳトランジスタＱ１８が設けられる。そして、ノードＮ１に可変容量であるバラクタＣ１の一方電極が接続され、ノードＮ２にバラクタＣ２の一方電極が接続され、ノードＮ３，接地レベル（Ｖss）間に電流源９１が設けられる。
このような構成の電圧制御発振器は比較的高い耐圧及び比較的早い処理速度が要求されるため、双方の要求を満足すべく、上述したＮＭＯＳトランジスタＱ１７，Ｑ１８は、実施の形態５のボディ厚膜トランジスタＱ１を用いて構成される。
図１００は不揮発性メモリ回路８９の内部構成の一部を示す回路図である。同図に示すように、不揮発な記憶が可能なＭＯＮＯＳ型のメモリトランジスタＱＭの一方電極はＮＭＯＳトランジスタＱ１９を介してビット線ＢＬに接続され、ＮＭＯＳトランジスタＱ１９のゲートはワード線ＷＬに接続される。
このような構成の不揮発性メモリは高耐圧性が強く要求されるため、上述したメモリトランジスタＱＭの選択用に用いられるＮＭＯＳトランジスタＱ１９は、実施の形態５のボディ厚膜トランジスタＱ３を用いて構成される。
図１０１はＥＳＤ回路８８の内部構成の概略を示す説明図である。同図に示すように、入力端子Ｐ１に付与される外部信号が内部回路９０に与えられる場合に、入力端子Ｐ１から内部回路９０に至る信号経路上のノードＮ４にＮＭＯＳトランジスタＱ２１及びＰＭＯＳトランジスタＱ２２のソースが接続される。
ＮＭＯＳトランジスタＱ２１はドレインが電源Ｖccに接続され、ゲート及びソースが共通にノードＮ４に接続され、ＰＭＯＳトランジスタＱ２２はドレインが接地され、ゲート及びソースが共通にノードＮ４に接続される。
このような構成のＥＳＤ回路は高耐圧性が最も要求されるため、上述したＮＭＯＳトランジスタＱ２１及びＰＭＯＳトランジスタＱ２２は、実施の形態５のボディ厚膜トランジスタＱ３を用いて構成される。
図９７〜図１０１で示した応用例から明らかなように、実施の形態５の半導体装置は、同一ＳＯＩ基板上に特性の異なる、ボディ厚膜トランジスタＱ１、ボディ薄膜トランジスタＱ２及びボディ厚膜トランジスタＱ３を設けることにより、多様なデバイス特性の要求を満足させることができる効果を奏する。
１ シリコン支持基板、２ 埋込酸化膜、３ シリコン層、４，８，５２ シリコン窒化膜、５，９，１１，２６，５０ レジストパターン、６，７，１０，１２，５１ シリコン酸化膜、１２ｇ ゲート酸化膜、１３ ゲート電極、１４ シリコン酸化膜スペーサ、１５，２４ 不純物イオン、１６ シリコン酸化膜サイドウォール、１８，２９ 金属シリサイド領域、１９ 層間絶縁膜、２０ 金属プラグ、２１ 金属配線、２２ ポリシリコン膜、２３ プリエッチ開口部、２５ 内壁酸化膜、２７，２８ 低濃度化領域、３１，３３，３５ 拡散領域、３１ｅ エクステンション・ポケット領域、３２，３４ ソース・ドレイン領域、４１ 開口部、６１ 半導体基板、７１ 第２スペーサ、Ｑ１，Ｑ３ ボディ厚膜トランジスタ、Ｑ２ ボディ薄膜トランジスタ、Ｑ５ リセス型トランジスタ。
Claims (8)
- 半導体支持基板、埋込絶縁膜及び半導体層からなるＳＯＩ基板に形成される絶縁ゲート型の第１及び第２のトランジスタを含む半導体装置であって、
前記半導体層は第１及び第２の膜厚の第１及び第２のＳＯＩ領域を有し、前記第１の膜厚は前記第２の膜厚より厚く、
前記第１及び第２のトランジスタは第１及び第２のＳＯＩ領域に形成され、それぞれ
前記半導体層上に選択的に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極下の前記半導体層の領域であるボディ領域を挟み、前記半導体層を貫通して形成されるソース・ドレイン領域とを備え、
前記第１のトランジスタの前記ソース・ドレイン領域は、その表面高さが前記ボディ領域の表面高さより低く配置されるリセス構造を有し、
前記第１及び第２のトランジスタは、それぞれ
前記埋込絶縁膜の近傍領域における、前記ボディ領域と前記ソース・ドレイン領域との界面において、前記ソース・ドレイン領域と同一導電型の低濃度化領域をさらに備えることを特徴とする、
半導体装置。 - 請求項１記載の半導体装置であって、
前記第１のＳＯＩ領域に形成される第３のトランジスタをさらに備え、
前記第３のトランジスタは、
前記半導体層上に選択的に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極下の前記半導体層の領域であるボディ領域を挟み、前記リセス構造を有さず、前記半導体層を貫通することなく下方に前記半導体層の一部を残して形成されるソース・ドレイン領域とを備える、
半導体装置。 - 請求項２記載の半導体装置であって、
前記第１ないし第３のトランジスタは、それぞれ
ボディ電位が付与されるボディコンタクト領域と、
前記半導体層の上層部に形成された絶縁物とその下層の半導体層である部分半導体領域とよりなる部分分離領域を備え、
前記ボディコンタクト領域は前記部分分離領域の前記部分半導体領域を介して前記ボディ領域と電気的に接続される、
半導体装置。 - 請求項１ないし請求項３のうち、いずれか１項に記載の半導体装置であって、
前記第１及び第２のＳＯＩ領域間において前記半導体層を貫通した絶縁膜よりなる完全分離領域をさらに備える、
半導体装置。 - 請求項２あるいは請求項３記載の半導体装置であって、
前記第１及び第３のトランジスタの形成領域間の前記第１のＳＯＩ領域を貫通した絶縁膜よりなる完全分離領域をさらに備える、
半導体装置。 - 絶縁ゲート型の第１及び第２のトランジスタを含む半導体装置の製造方法であって、
(a) 半導体支持基板、埋込絶縁膜及び半導体層からなるＳＯＩ基板を準備するステップと、
(b) 前記半導体層の一部の膜厚を変化させ、第１の膜厚の第１ＳＯＩ領域と前記第１の膜厚より薄い第２の膜厚の第２のＳＯＩ領域を設けるステップと、
(c) 前記半導体層の上方において、前記第１及び第２のトランジスタの素子分離用パターンを形成するステップと、
(d) 前記素子分離用パターンに基づき、前記第１及び第２のトランジスタ用の素子分離領域を形成するステップと、
(e) 前記第１及び第２のＳＯＩ領域に第１及び第２のトランジスタを形成するステップとを含み、
前記ステップ(e) は、
(e-1) 前記第１及び第２のＳＯＩ領域それぞれ上にゲート絶縁膜及びゲート電極を順次選択的に形成するステップと、
(e-2) 前記第１のＳＯＩ領域において、前記ゲート電極下のボディ領域の外側のおいてリセス部を形成するステップと、
(e-3) 前記第１及び第２のＳＯＩ領域において、前記ボディ領域を挟み前記半導体層を貫通して形成されるソース・ドレイン領域を形成するステップとを備え、前記第１のＳＯＩ領域における前記ソース・ドレイン領域は少なくとも前記リセス部下に形成され、
前記第１及び第２のＳＯＩ領域に形成される、前記ゲート絶縁膜、前記ゲート電極及び前記ソース・ドレイン領域により、前記第１及び第２のトランジスタが規定され、
(f) 前記ステップ(b)後、前記ステップ(c) 前に実行され、前記半導体層上に形成され、前記第１及び第２のＳＯＩ領域上の形成高さを一致させ表面を平坦化する平坦化層を形成するステップをさらに備え、
前記ステップ(c) は、前記平坦化層上に前記素子分離用パターンを形成するステップを含む、
半導体装置の製造方法。 - 請求項６記載の半導体装置の製造方法であって、
前記平坦化層は、
下敷き膜と、
前記下敷き膜上に形成されたポリシリコン膜とを含み、
前記ステップ(f) は、
(f-1) 前記下敷き膜及び前記ポリシリコン膜を順次形成するステップと、
(f-2) 前記下敷き膜をストッパとした研磨処理により前記ポリシリコン膜を平坦化するステップとを含む、
半導体装置の製造方法。 - 請求項６記載の半導体装置の製造方法であって、
前記平坦化層は窒化膜を含み、
前記ステップ(f) は、
(f-1) 前記第１のＳＯＩ領域上における前記窒化膜の上層部を除去し開口部を設けるステップと、
(f-2) 研磨処理により前記開口部を有する前記窒化膜を平坦化するステップとを含む、
半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006018915A JP5005224B2 (ja) | 2006-01-27 | 2006-01-27 | 半導体装置及びその製造方法 |
| US11/627,167 US8350331B2 (en) | 2006-01-27 | 2007-01-25 | Semiconductor device and manufacturing method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006018915A JP5005224B2 (ja) | 2006-01-27 | 2006-01-27 | 半導体装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007201240A JP2007201240A (ja) | 2007-08-09 |
| JP2007201240A5 JP2007201240A5 (ja) | 2009-02-26 |
| JP5005224B2 true JP5005224B2 (ja) | 2012-08-22 |
Family
ID=38321212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006018915A Expired - Fee Related JP5005224B2 (ja) | 2006-01-27 | 2006-01-27 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8350331B2 (ja) |
| JP (1) | JP5005224B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4551429B2 (ja) | 2006-09-29 | 2010-09-29 | 株式会社神戸製鋼所 | 燃料電池用セパレータの製造方法、燃料電池用セパレータおよび燃料電池 |
| KR20090008568A (ko) * | 2007-07-18 | 2009-01-22 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
| US8106459B2 (en) | 2008-05-06 | 2012-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs having dielectric punch-through stoppers |
| US8120110B2 (en) | 2008-08-08 | 2012-02-21 | International Business Machines Corporation | Semiconductor structure including a high performance FET and a high voltage FET on a SOI substrate |
| US8012814B2 (en) * | 2008-08-08 | 2011-09-06 | International Business Machines Corporation | Method of forming a high performance fet and a high voltage fet on a SOI substrate |
| KR101442177B1 (ko) * | 2008-12-18 | 2014-09-18 | 삼성전자주식회사 | 커패시터 없는 1-트랜지스터 메모리 셀을 갖는 반도체소자의 제조방법들 |
| US8293616B2 (en) * | 2009-02-24 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of fabrication of semiconductor devices with low capacitance |
| JP5465907B2 (ja) * | 2009-03-27 | 2014-04-09 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| JP4970507B2 (ja) | 2009-08-27 | 2012-07-11 | 株式会社東芝 | 半導体記憶装置 |
| US8680617B2 (en) * | 2009-10-06 | 2014-03-25 | International Business Machines Corporation | Split level shallow trench isolation for area efficient body contacts in SOI MOSFETS |
| US8426278B2 (en) | 2010-06-09 | 2013-04-23 | GlobalFoundries, Inc. | Semiconductor devices having stressor regions and related fabrication methods |
| US9064742B2 (en) | 2011-03-29 | 2015-06-23 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US8546208B2 (en) * | 2011-08-19 | 2013-10-01 | International Business Machines Corporation | Isolation region fabrication for replacement gate processing |
| JP5837387B2 (ja) * | 2011-10-11 | 2015-12-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置および半導体集積回路装置の製造方法 |
| CN103811322B (zh) * | 2012-11-13 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US9412736B2 (en) | 2014-06-05 | 2016-08-09 | Globalfoundries Inc. | Embedding semiconductor devices in silicon-on-insulator wafers connected using through silicon vias |
| US9543153B2 (en) * | 2014-07-16 | 2017-01-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Recess technique to embed flash memory in SOI technology |
| US9634020B1 (en) * | 2015-10-07 | 2017-04-25 | Silicon Storage Technology, Inc. | Method of making embedded memory device with silicon-on-insulator substrate |
| US10504912B2 (en) * | 2017-07-28 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal method to integrate non-volatile memory (NVM) into logic or bipolar CMOS DMOS (BCD) technology |
| US11348944B2 (en) * | 2020-04-17 | 2022-05-31 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor wafer with devices having different top layer thicknesses |
| US11398403B2 (en) | 2020-05-28 | 2022-07-26 | Taiwan Semiconductor Manufacturing Company Limited | Multiple thickness semiconductor-on-insulator field effect transistors and methods of forming the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4823408B2 (ja) * | 2000-06-08 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
| JP2003243662A (ja) * | 2002-02-14 | 2003-08-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法、半導体ウェハ |
| JP2004241755A (ja) * | 2003-01-15 | 2004-08-26 | Renesas Technology Corp | 半導体装置 |
| JP4050663B2 (ja) * | 2003-06-23 | 2008-02-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP4346433B2 (ja) * | 2003-12-24 | 2009-10-21 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP4700295B2 (ja) * | 2004-06-08 | 2011-06-15 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US7247547B2 (en) * | 2005-01-05 | 2007-07-24 | International Business Machines Corporation | Method of fabricating a field effect transistor having improved junctions |
| US7491615B2 (en) * | 2005-09-23 | 2009-02-17 | United Microelectronics Corp. | Method of fabricating strained-silicon transistors and strained-silicon CMOS transistors |
| US7326601B2 (en) * | 2005-09-26 | 2008-02-05 | Advanced Micro Devices, Inc. | Methods for fabrication of a stressed MOS device |
| US7582947B2 (en) * | 2005-10-05 | 2009-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance device design |
-
2006
- 2006-01-27 JP JP2006018915A patent/JP5005224B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-25 US US11/627,167 patent/US8350331B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20070176235A1 (en) | 2007-08-02 |
| US8350331B2 (en) | 2013-01-08 |
| JP2007201240A (ja) | 2007-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5005224B2 (ja) | 半導体装置及びその製造方法 | |
| US9755067B2 (en) | Semiconductor device and fabrication method thereof | |
| US7094652B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7989302B2 (en) | Methods of forming a hyper-abrupt P-N junction and design structures for an integrated circuit | |
| CN111900164B (zh) | 半导体结构及制备方法 | |
| JPH1187664A (ja) | 半導体装置及びその製造方法 | |
| US8053309B2 (en) | Methods of fabricating semiconductor devices | |
| US20150340426A1 (en) | Component, for example nmos transistor, with an active region under relaxed compressive stress, and associated decoupling capacitor | |
| JP2006344809A (ja) | 半導体装置及びその製造方法 | |
| US8907382B2 (en) | Semiconductor device and fabrication method thereof | |
| US8012849B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7173302B2 (en) | Integrated circuit arrangement having capacitors and having planar transistors and fabrication method | |
| US8198662B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| US10475740B2 (en) | Fuse structure of dynamic random access memory | |
| JP2005175306A (ja) | 半導体集積回路装置及びその製造方法 | |
| US8878253B2 (en) | Semiconductor devices | |
| KR100311842B1 (ko) | 컨택트 형성 방법 및 반도체 장치 | |
| JP2010123721A (ja) | 半導体装置 | |
| US20070196983A1 (en) | Method of manufacturing non-volatile memory device | |
| JPH06334146A (ja) | 半導体装置 | |
| US20050272199A1 (en) | Method of manufacturing a semiconductor device | |
| US9006812B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| JPH11317506A (ja) | 半導体装置及びその製造方法 | |
| JP2008172262A (ja) | 半導体装置 | |
| JP2000349259A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090109 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090109 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120523 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5005224 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |