DE2324914A1 - Integrierte igfet-eimerkettenschaltung - Google Patents

Integrierte igfet-eimerkettenschaltung

Info

Publication number
DE2324914A1
DE2324914A1 DE2324914A DE2324914A DE2324914A1 DE 2324914 A1 DE2324914 A1 DE 2324914A1 DE 2324914 A DE2324914 A DE 2324914A DE 2324914 A DE2324914 A DE 2324914A DE 2324914 A1 DE2324914 A1 DE 2324914A1
Authority
DE
Germany
Prior art keywords
bucket chain
field effect
gate electrodes
chain circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2324914A
Other languages
English (en)
Other versions
DE2324914B2 (de
Inventor
Guenter Dipl Phys Dr Adam
Cornelius Dipl Ing Obermeier
Gerhard Dipl Phys Scheffer
Klaus Dipl Phys Dr Wilmsmeyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE2324914A priority Critical patent/DE2324914A1/de
Priority to US458615A priority patent/US3922567A/en
Priority to NL7406434A priority patent/NL7406434A/xx
Priority to IT22708/74A priority patent/IT1012358B/it
Priority to FR7417176A priority patent/FR2230039B1/fr
Priority to JP49055345A priority patent/JPS5020677A/ja
Publication of DE2324914A1 publication Critical patent/DE2324914A1/de
Publication of DE2324914B2 publication Critical patent/DE2324914B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/1055—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices of the so-called bucket brigade type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04—Shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Bipolar Transistors (AREA)

Description

DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG
FREIBURG I. BR.
Integrierte IGFET-Eimerkettenschaltung
Eimerkettensehaltungen sind Schieberegister, die zur Kurzzeitspeicherung oder zur Verzögerung digitaler oder analoger Signale geeignet sind. Eine Eimerkettenschaltung besteht aus einer kettenartigen Anordnung von Schalttransistoren und zugehöriger Kapazitäten, deren Umladung von Stufe zu Stufe im Rhythmus einer Taktfrequenz erfolgt. Zur Realisierung einer solchen Schaltung mit einer großen Stufenzahl bietet sich ganz besonders die halbleitertechnologische Integration an.
Bekanntgeworden sind bisher Ausführungen in bipolarer Siliciumplanartechnologie sowie in Silicium-MOS-Technologie mit MOS-Transistoren vom Anreicherungstyp. In diesem Zusammenhang wird orientierend auf die Zeitschrift "Electronics" vom 28,2.1972, Seiten 62 bis 77 verwiesen. Gegenüber der bipolaren Eimerkette zeichnet sich die MOS-Eimerkette durch größere Einfachheit der
409849/0509
Fl 754 F.G. Adam et al 21-3-3-3
Technologie und durch geringere Ladungsverluste aus. Letzteres ermöglicht die Realisierung höherer Stufenzahlen.
Es ist auch bekannt, zwecks Erhöhung der Signalbandbreite Eimerketten in MOS-n-Kanaltechnologie auszuführen. N-Kanal-Transistoren schalten wegen der größeren Beweglichkeit der Elektronen gegenüber der von Löchern etwa dreimal schneller als p-Kanal-Transistoren. Daher erzielt man mit n-Kanal-Eimerketten größere Signalbandbreiten als mit p-Kanal-Eimerketten.
Für viele Anwendungen ist jedoch eine weitere Erhöhung der Bandbreite von großem Interesse. Aus dem Aufsatz von B. Kurz,
M.B. Barron und W4J. Butler "New monolithic high-speed analog
delay lines" in "IEEE Journal of Solid-state Circuits" (August 1972), Seite 300 ist bekannt, Eimerketten mit Sperrschichtfeldeffekt-Transistoren (JFET) oder mit Metall-Halbleiter-Sperrschichtfeldeffekt-Transistoren (MESFET) zu realisieren. Beides sind Feldeffekttransistoren vom Verarmungstyp und würden folgende Vorteile bieten:
1) Den Wegfall der Gate-Überlappkapazitäten, daher minimale
Rückwirkung, größeren Aussteuerbereich und indirekt dadurch auch geringere Dämpfung,
2) höhere Trägerbeweglichkeit durch größere Kanaltiefe und
geringeren Oberflächeneinfluß, daher höhere Schaltgeschwindigkeit, geringere Dämpfung, größere Bandbreite,
3) die Möglichkeit des Betriebs mit kleinen Taktspannungen,
4) die Möglichkeit der gleichzeitigen Verkleinerung von Drain-Source-Rückwirkung und Sperrschichtkapazität.
409849/0509 ~3~
F1 754 F.G. Adam et al 21-3-3-3
Es ist jedoch ein Nachteil der relativ schwierigen JFET- oder MESFET-Technologien, daß sie bei der Anwendung auf Schaltungen entsprechender Komplexität wesentlich geringere Ausbeuten liefern als die erprobte MOS-Technologie.
Die Autoren der vorstehend genannten Veröffentlichung stellen die Vorteile der JFET- oder MESFET-Eimerkette den Eigenschaften der MIS-Eimerkette gegenüber und beziehen sich dabei auf die bisher nur bekannte MIS-Eimerkette vom Anreicherungstyp. Die Möglichkeit, daß eine MIS-Eimerkette auch mit MlS-Verarmungstransistoren realisiert werden könnte, wird nicht in Erwägung gezogen, weil offenbar ein Vorurteil gegen diese besteht.
Das Vorurteil erklärt sich aus der Tatsache, daß bei einer MIS-Eimerkette aus gewöhnlichen MlS-Verarmungstransistoren mit Inversionskanal die Vorteile 2 und 4 wegfallen würden.
Die Möglichkeit, MlS-Verarmungstransistoren mit dotiertem Kanal zu verwenden, bei denen wenigstens der Vorteil Nr. 4 dazugewonnen werden kann, wird von den Autoren nicht erwähnt. Offenbar erstreckt sich das Vorurteil bezüglich des wichtigen Vorteils Nr. 2 (Bulk-Bewegliehkeit) auch auf diese Struktur; denn auch bei diesen Transistoren grenzt der Kanal an die Oberfläche. Bei dem Vorurteil wird aber außer acht gelassen, daß der Kanal beim Zusteuern mit wachsender Gate-Spannung sehr bald nicht mehr an der Oberfläche anliegt, sondern von dieser durch eine Raumladungszone getrennt ist. Je mehr sich der Kanal dem Zustand der Abschnürung (ü_„ = Un) nähert, um so größer.wird der
Gp- Jt
Abstand des Restkanals von der Oberfläche. Daher wird mit zunehmender Abschnürung die hohe Bulk-Bewegliehkeit im Kanal schließlich voll wirksam. Somit bleibt auch der Vorteil 2 im wesentlichen erhalten.
409849/0509
' " 4 - 232A9U
Fl 754 F.G. Adam et al 21-3-3-3
Der Erfindungsgedanke ist es, unter anderem gerade diese Tatsache auszunutzen; denn die Beweglichkeit im fast abgeschnürten Kanal hat einen entscheidenden Einfluß auf die Signaldämpfung der Eimerkette. Der Einfluß der Oberfläche auf den Kanal kann auch von vornherein durch eine Vorspannung U^. am Gate der Transistoren ausgeschaltet werden.
Es ist daher die Aufgabe der Erfindung, die herstellungstechnischen und wirtschaftlichen Vorteile der MOS-Technologie mit den funktionsmäßigen Vorteilen einer Eimerkette aus Verarmungstransistoren zu verbinden.
Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst.
Als Feldeffekttransistoren werden vorzugsweise n-Kanal-Feldeffekttransistoren verwendet, deren Gate-Isolierschicht zumindest teilweise aus einem Oxyd besteht und/oder die weitgehend mit den bewährten Prozeß-Schritten der MOS-Technologie hergestellt werden können.
Insbesondere werden Feldeffekttransistoren mit dotiertem n-Kanal unter der Gate-Isolierschicht auf einem p-Substrat verwendet, wobei die dotierte n-Kanalzone durch Epitaxie, durch Diffusion, durch Ionenimplantation oder durch eine Kombination von Ionenimplantation und Diffusion erzeugt werden soll. In diesem Fall weisen die Kanalzonen also dotierende Verunreinigungen vom Leitungstyp der Source- und Drain-Zonen in einer Konzentration oberhalb der Verunreinigungskonzentration im Substrat auf.
Die Erfindung soll aber auch den Fall einer MlS-Verarmungseimerkette einbeziehen, bei der der Kanal nicht durch eine dotierte Schicht realisiert wird, sondern wo er durch gezielten
409849/050 9
Fl 754 F.G. Adam et al 21-3-3-3
Einbau von genügend vielen positiven festen Ladungen im Gate-Oxyd oder in der Oxyd-Halbleiter-Grenzfläche an der Halbleiteroberfläche induziert wird. Dabei handelt es sich also um einen reinen Inversionskanal, so daß hier auf den Vorteil 2 verzichtet werden muß. Beim Einbau der positiven Ladungen wird es sich z.B. am Alkaliionen handeln (K, Na, Cs), deren Einbau durch Ionenimplantation erfolgen kann. Die Herstellung von MOS-Feldeffekttransistoren durch Ionenimplantation ist im Prinzip aus der Zeitschrift "Electronics" vom 24. April 1972, Seiten 85 bis 90 bekannt.
Die vollen Vorteile einer IGFET-Verarmungseimerkette erhält man jedoch bei einer Struktur mit dotiertem n-Kanal.
Der Erfindungsgedanke soll nun anhand der Figuren der Zeichnung näher erläutert werden.
Fig. 1 zeigt die bekannte integrierte Eimerkettenschaltung mit η-Kanal-Anreicherungstransistoren im Schnitt senkrecht zur Oberflächenseite eines plattenförmigen Halbleiterkörpers 1. Dargestellt sind die Eingangsstufe und die zwei ersten verzögernden Stufen mit den Gate—Elektroden G.,, G-, G auf der Gate-Isolierschicht 2.
Fig» 2 zeigt das; zugehörige Schaltbild. Die Kapazitäten sind
die Arbeits- oder Pumpkapazität:
die .Rückwirkungskapazität:
cr = w · Δ€ c
.409849/0fo9
~6- . 232A9H
Fl 754 F.G. Adam et al 21-3-3-3
und die Sperrschichtkapazität:
CT = W · (1 + A-£ + s) c. J 3
mit c =. —s—— und c . =
οχ · Χοχ — -j V 2U W ist die Breite der Struktur senkrecht zur Zeichenebene.
Fig. 3 zeigt die Potentialverläufe UE (t), URo (t), üRl (t) und U0 (t) am Signaleingang der Leitung und an den Knotenpunkten K . K, und K_ hinter der Eingangsstufe und hinter den zwei folgenden Stufen. Ebenfalls dargestellt ist das Gate-Potential an den jeweiligen Transistoren (UQo, U G]/ üg2^*
Man kann^zeigen, daß der maximale Aussteuerbereich dieser Anreicherungsleitung ΔϋΜχ = U^3x - U^1n von der Amplitude Uc der Takt spannung 0 bzw. J? abhängt und durch die in Fig. 4 angegebene Beziehung darzustellen ist. Fig. 4 zeigt ^U (U ) auch in graphischer Darstellung.
Dabei gilt
^ für U_< U1n
Emax
C + C, + C U-U
C-C C + C+(
für üc > ϋΤ Jr J r
Die entsprechende Information, welche der Fig. 1, 2, 3 und 4 für die Anreicherungsleitung liefern, bringen die Fig. 5, 6, 7 und 8 für eine integrierte Eimerkettenschaltung nach der Erfin-
dung' 40984970509
Fl 754 F.G. Adam et al 21-3-3-3
Die Fig. 5 zeigt im Querschnitt senkrecht zur Halbleiteroberfläche die integrierte Eimerkettenschaltung nach der Erfindung, die Fig. 6 deren Ersatzschaltbild.
Beim Vergleich der Fig. 5 und 1 sowie 6 und 2 erkennt man das Fehlen der Überlappkapazitäten bei den Verarmungstransistoren einer integrierten Eimerkettenschaltung nach der Erfindung. Die η -Diffusionspolster 4, die als Source- bzw. Dräin-Gebiet zweier benachbarter Transistoren dienen, brauchen die n-Zone mit der Dicke χ nicht zu durchstoßen, wie es in Fig. 5 dargestellt ist. Sie können auch bei geringerer Tiefe in der n-Zone 3 eingebettet sein. Bei Herstellung der n-Zone 3 durch Ionenimplantation und/oder Diffusion kann die Dotierung durch selektives, maskiertes Aufbringen des dotierenden Elements (Phosphor, SB oder As) von vornherein auf die Kanalbreite W beschränkt werden. Wird die n-Zone 3 jedoch mittels epitaktischen Wachstums aufgebracht, so ist es zweckmäßig, eine durchgehende Schicht aufzubringen und die Breite W beispielsweise durch anschließende ρ -Diffusion der Außengebiete zu begrenzen.
Eine andere Möglichkeit der Begrenzung besteht in der Anwendung des bekannten Isoplanar- oder Planox-Verfahrens. Das ρ -Substrat 5 kann relativ hochohmig gewählt werden, ohne daß die Kanallängenmodülation, die zur Dämpfung beiträgt, vergrößert wird. Die Kanallängenmodulation wird primär durch die Dotierung der n-Zone 3, welche in die Kanalzonen aufgeteilt wird, selbst bestimmt.
Man hat daher die Möglichkeit, die Dotierung der Kanalzonen zur Erzielung einer kleinen Dämpfung und die Dotierung des Substrats 5 zur Erzielung einer kleinen Sperrschichtkapazität C7. und damit einer großen Aussteuerung unabhängig voneinander zu optimieren.
4098 49/05 09
"8" 232A9U
Fl 754 F.G. Adam et al 21-3-3-3
Die Dicke χ der η-Zone 3 ist so zu bemessen, daß bei der Abschnürspannung U die beiden Raumladungszonen, von denen die eine von den Gate-Elektroden G , G , G- ... her und die andere vom Substrat 5 her induziert wird, gerade aneinanderstoßen und damit die n-Zone 3 der Dicke χ gerade ausräumen. Bei homogener Dotierung der n-Zone 3 berechnet sich daher ihre Dicke nach der Formel:
xn XRG + XRS
■V
XRG -\ {UP " 1W"
'RS \/ WP q w" ^ 2 ' qN
Mit den Zahlenwerten:
= 1300 S n. = 1,5 χ I©10 cm 3
€sl = 11,8 N = 1O16 cm"3
= ΙΟ15 cnT3
kT/g = 25 mV
und mit der Flachbandspannung ü__ = 1,2 V erhält man z.B. für
X JJ
eine Abschnürspannung üp = 8 V:
409849/0509
Fl 754 " F,G. Adam et al 21-3-3-3
x =0/95 ,um.
■ η ■/
Fig. 6 zeigt die Schaltμng und Fig-. 7" die Potentialverläufe. Fig. 8 zeigt die daraus ableitbare Beziehung zwischen maximalem Aussteuerbereich Au und der Taktamplitude U . Dabei gilt .
für U < U
CP
AUEmax =1 ÜC CT^ für üp< üc <■ Ü P-
C + C. für uo>Dp-T^
Der Vergleich der Fig. 8 und 4 zeigt einen wichtigen Vorteil der Eimerkette mit MIS-Verarmungstransistoren. Beim Anreicherungstyp (Fig. 4) erreicht der maximale Aussteuerbereich -Au „
ΐίΙιΙαΧ
die Größe der Schwellenspannung U erst bei einer Taktspan-
die
nung U , die etwa doppelte Schwellenspannung beträgt. Beim Verarmungstyp dagegen erreicht Aux, die Größe der "Ab schnürspannung schon bei einer TaktSpannungsamplitude, die knapp über der Abschnürspannung liegt. Hinzu kommt, daß die Schwellenspannuhg beim Anreicherungstyp wegen des Substrateffektes relativ hoch liegt. Mit dem Verarmungstyp ist es daher möglich, die gleiche Aussteuerung wie beim Anreieherungstyp mit kleinerer Taktspannung zu erzielen.
Fig. 9 zeigt außerdem ein Ausführungsbeispiel in Silicium-Gate-Technologie, d.h. mit Gate-Elektroden G,, G ... aus polykristallinem Silicium, bei der man eine kleine Überlappkapazität, die durch Unterdiffusion entsteht, in Kauf nimmt. Dieser kleine Nachteil wird aufgewogen durch den Vorteil, daß man die Kon-
40984 9/05 0 9
- ίο -
Fl 754 F.G. Adam et al 21-3-3-3
taktlücke s (vgl. Fig. 1 und 5), d.h. der gegenseitige Abstand der Gate-Elektroden, bis auf etwa die Stärke einer Gate-Oxyd-Dicke verringern kann. Dadurch wird das Verhältnis CT/C verringert und der Aussteuerbereich entsprechend vergrößert.
Die Fig.- IQ, 11 und 12 beziehen sich auf den Fall, wo die Taktpulse -0 und -p einer Vorspannung -U überlagert sind. Fig. IO zeigt die Poten.tialverläufe mit Vorspannung entsprechend der Fig. 7 ohne Vorspannung. Die Kurven unter den Klammern A, B, C betreffen nacheinander den zeitlichen Verlauf der Spannungen an der Eingangsstufe, der ersten Verzögerungsstufe und der zweiten Verzögerungsstufe. Fig. 11 zeigt das Potentialprofil senkrecht .zur Oberfläche der MIS-Struktur mit den üblichen Abkürzungen des Bändermodells. Ee bedeutet die potentielle Energie der Elektronen außerhalb der Schnittfläche. Man beachte die Einbettung der Kanalzone 6 zwischen zwei Raumladungszonen 7 und 8 (daher Bulk-Beweglichkeit!), von denen die Raumladungszone 7 an der Gate-Isolierschicht 2 unter der Gate-Elektrode G sich in die Zone 3 gemäß der Fig. 9 und die Raumladungszone 8 sich in das Substrat (Fig. 9) ausdehnt.
Fig. 12 zeigt eine Schaltungsanordnung der integrierten Eimerkettenschaltung nach der Erfindung mit den Taktgeneratoren für -0 und -0, wahlweise mit oder ohne Vorspannung -U-., sowie mit wahlweisen Ausgängen U (direkt) oder U' (über Source-Folger).
. ■ A. A.
Man beachte auch die Spannung am Anschluß 9, die für die Funktion der Verarmungskette nötig ist. Diese Spannung U _ sollte größer, vorzugsweise mehr als doppelt so groß wie die Abschnürspannung U sein. Dieser Anschluß 9 an der letzten Drain-Zone der integrierten Eimerkette ist nötig für die Funktion der integrierten Eimerkettenschaltung nach der Erfindung. Der Anschluß IO des Source-Folger-Feldeffekttransistors 11 kann mit dem Anschluß verbunden werden, so daß ü_, = U _ .
4098 4 9/050 9

Claims (10)

  1. P.G. Adam et al 21-3-3-3
    Patentansprüche
    Integrierte Eimerkettenschaltung mit einer Mehrzahl von Feldeffekttransistoren mit Gate-Elektroden auf einer Gate-Isolierschicht, gekennzeichnet durch eine Reihe von Feldeffekttransistoren des Verarmungstyps, von denen der letzte der Reihe eine mit einem elektrischen Anschluß versehene Drain-Zone aufweist, die auf eine Betriebsspannung bezüglich des Substrats gelegt ist, welche gegenüber den Taktpulsen von entgegengesetzter Polarität ist und dem Betrag nach mehr als die Abschnürspannung beträgt.
  2. 2. Integrierte Eimerkettenschaltung nach Anspruch 1-, dadurch gekennzeichnet, daß die Feldeffekttransistoren n-Kanalzonen aufweisen.
  3. 3. Integrierte Eimerkettenschaltung nach Anspruch 1 oder 2, gekennzeichnet durch Feldeffekttransistoren mit Gate-Elektroden (G,, G , G ...) auf einer Gate-Isolierschicht {2), die zumindest teilweise aus einem Oxyd besteht.
  4. 4. Integrierte Eimerkettenschaltung nach einem der Ansprüche
    1 bis 3, dadurch gekennzeichnet, daß die Kanalzonen der Feldeffekttransistoren dotierende Verunreinigungen vom Leitungstyp der Source- und Drain-Zonen in einer Konzentration oberhalb der Verunreinigungskonzentration im Substrat aufweisen.
  5. 5. Integrierte Eimerkettenschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Dicke (χ } der Kanalzonen so bemessen ist/ daß bei der Betriebsspannung die Raumladungszonen der Gate-Elektroden und die der pn-übergänge* zwischen dem Substrat und der Kanalzone aneinanderstoßen»
    409849/0509
    - 12 -
    Pl 754 F.G. Adam et al 21-3-3-3
  6. 6. Integrierte Eimerkettenschaltung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch Gate-Elektroden aus polykristallinen! Silicium.
  7. 7. Integrierte Eimerkettenschaltung nach Anspruch 6, dadurch
    gekennzeichnet, daß der gegenseitige Abstand (s) der Gate-Elektroden etwa gleich der Stärke der Gate-Isolierschicht ist.
  8. 8. Schaltungsanordnung zum Betrieb einer integrierten Eimerkettenschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Gate-Elektroden auf ein negatives
    ■ Potential gegen das Substrat gelegt sind.
  9. 9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Gate-Elektroden über die Taktgeneratoren auf ein negatives Potential gegen das Substrat gelegt sind.
  10. 10. Schaltungsanordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß an der Drain-Zone des letzten Feldeffekttransistors der Reihe von Feldeffekttransistoren gegen das Substrat (5) eine Spannung von mehr als das Zweifache der Abschnürspannung (ü ) angelegt ist.
    40 9 849/0509
DE2324914A 1973-05-17 1973-05-17 Integrierte igfet-eimerkettenschaltung Withdrawn DE2324914A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2324914A DE2324914A1 (de) 1973-05-17 1973-05-17 Integrierte igfet-eimerkettenschaltung
US458615A US3922567A (en) 1973-05-17 1974-04-08 Integrated IGFET bucket-brigade circuit
NL7406434A NL7406434A (de) 1973-05-17 1974-05-14
IT22708/74A IT1012358B (it) 1973-05-17 1974-05-15 Circuito a catena di secchi integrato a igfet
FR7417176A FR2230039B1 (de) 1973-05-17 1974-05-17
JP49055345A JPS5020677A (de) 1973-05-17 1974-05-17

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2324914A DE2324914A1 (de) 1973-05-17 1973-05-17 Integrierte igfet-eimerkettenschaltung

Publications (2)

Publication Number Publication Date
DE2324914A1 true DE2324914A1 (de) 1974-12-05
DE2324914B2 DE2324914B2 (de) 1979-04-12

Family

ID=5881199

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2324914A Withdrawn DE2324914A1 (de) 1973-05-17 1973-05-17 Integrierte igfet-eimerkettenschaltung

Country Status (6)

Country Link
US (1) US3922567A (de)
JP (1) JPS5020677A (de)
DE (1) DE2324914A1 (de)
FR (1) FR2230039B1 (de)
IT (1) IT1012358B (de)
NL (1) NL7406434A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295056A (en) * 1979-07-02 1981-10-13 Ebauches S.A. Integrated frequency divider
US4468798A (en) * 1980-10-24 1984-08-28 American Microsystems, Inc. Dual charge pump envelope generator
US4403158A (en) * 1981-05-15 1983-09-06 Inmos Corporation Two-way regulated substrate bias generator
US5172204A (en) * 1991-03-27 1992-12-15 International Business Machines Corp. Artificial ionic synapse
JP2833289B2 (ja) * 1991-10-01 1998-12-09 日本電気株式会社 アナログスイッチ
US5821027A (en) * 1997-05-19 1998-10-13 Eastman Kodak Company Simultaneous coatings of polymeric lubricant layer and transparent magnetic recording layer for photographic element

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL165869C (nl) * 1970-09-25 1981-05-15 Philips Nv Analoog schuifregister.
US3790825A (en) * 1972-10-10 1974-02-05 Gen Electric Gate-diffusion isolation for jfet depletion-mode bucket brigade circuit
US3784847A (en) * 1972-10-10 1974-01-08 Gen Electric Dielectric strip isolation for jfet or mesfet depletion-mode bucket-brigade circuit

Also Published As

Publication number Publication date
DE2324914B2 (de) 1979-04-12
NL7406434A (de) 1974-11-19
US3922567A (en) 1975-11-25
FR2230039B1 (de) 1980-06-27
JPS5020677A (de) 1975-03-05
FR2230039A1 (de) 1974-12-13
IT1012358B (it) 1977-03-10

Similar Documents

Publication Publication Date Title
DE102018204283B4 (de) Programmierbare logikelemente und verfahren zum betreiben derselben
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE69736529T2 (de) Halbleiteranordnung für hochspannung
DE102009041211B4 (de) Vorspannungsanordnung für Transistor-basierende Vorrichtungen und Verfahren
DE102014103561B4 (de) Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement
DE102012222439A1 (de) Halbleiterbauelement und dieses verwendende Leistungsumwandlungsausstattung
EP1741142A1 (de) Hochvolt-sperrschicht-feldeffekttransistor
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3009719A1 (de) Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern
DE19918198B4 (de) Struktur eines P-Kanal-Graben-MOSFETs
DE3440674A1 (de) Feldeffekt-transistor
DE2739586A1 (de) Statischer inverter mit isolierschicht-feldeffekttransistoren und verfahren zur herstellung
DE10393631T5 (de) Floatgate-Transistoren
DE2300116B2 (de) Hochfrequenz-Feldeffekttransistor mit isolierter Gate-Elektrode für Breitbandbetrieb
DE2432352B2 (de) MNOS-Halbleiterspeicherelement
DE2940954A1 (de) Verfahren zur herstellung von hochspannungs-mos-transistoren enthaltenden mos-integrierten schaltkreisen sowie schaltungsanordnung zum schalten von leistungsstromkreisen unter verwendung derartiger hochspannungs-mos-transistoren
DE2324914A1 (de) Integrierte igfet-eimerkettenschaltung
EP0166386A2 (de) Integrierte Schaltung in komplementärer Schaltungstechnik
DE102012108142B4 (de) MOS-Transistor
DE10249009A1 (de) Halbleitervorrichtung
DE112011101277T5 (de) Verfahren und Struktur zum Abgleichen der Austrittsarbeit in Transistoren, die einen Gate-Elektroden-Isolator mit hoher Dielektrizitätskonstante und eine Metall-Gate-Elektrode (HKMG) enthalten
DE102008008931B3 (de) Vorrichtung und Verfahren zum Schalten von elektrischen Signalen und Leistungen
DE7141390U (de) Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen
DE2031048A1 (de) Integrierte MOS Schaltung mit einer bipolaren Emitterfolger Ausgangsstufe
DE3208500A1 (de) Spannungsfester mos-transistor fuer hoechstintegrierte schaltungen

Legal Events

Date Code Title Description
OD Request for examination
8220 Willingness to grant licences (paragraph 23)
8239 Disposal/non-payment of the annual fee